TW384432B - Method and apparatus for supporting two subtractive decode agents on the same bus in a computer system - Google Patents

Method and apparatus for supporting two subtractive decode agents on the same bus in a computer system Download PDF

Info

Publication number
TW384432B
TW384432B TW086108860A TW86108860A TW384432B TW 384432 B TW384432 B TW 384432B TW 086108860 A TW086108860 A TW 086108860A TW 86108860 A TW86108860 A TW 86108860A TW 384432 B TW384432 B TW 384432B
Authority
TW
Taiwan
Prior art keywords
unit
bus
change
computer system
patent application
Prior art date
Application number
TW086108860A
Other languages
English (en)
Inventor
Sung-Soo Cho
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW384432B publication Critical patent/TW384432B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/404Coupling between buses using bus bridges with address mapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Description

月 經濟部中央標準局貝工消费合作杜印製 903,其中包含數個單元904,而單元9〇4的住址範圍包括 ISA原始裝置的位址數擴張。可攜式電腦901可以用第二pci 匯流排905而接到連接站902,其包括數個單元906以提供額 外的資源β兩個PCI匯流排9〇3 , 9〇 5接到PCI到PCI橋907, 期望在連接站902中具有工業標準架構(ISA)匯流排9〇8以提 供數個ISA原始裝置909的支棱。因此在第二pci匯流排9〇5 上有兩個匯流排橋’即接至主PCI匯流排9〇3的橋9〇7,及接 至ISA匯流排908的橋910。這兩個橋之後的位址數擴張可以 重疊,分開或動態的,因此用本發明可較佳地將兩個橋當成 減法式解碼單元來實施。 元件符號說明 \1/ <*請先W讀背*之-注*.事項再本頁) 裝 訂 -線 ο HU、102…PCI匯流排; 103… PCI 橋; 104、105、106、107…單元; 301 > 303 、305… 匯流排; 201 ' 203 ' 205 ' 207···時間; 302、304 、307、308..·單元; 306… NOGO信號; 70卜· 信號線; 309… MT信號; 801 ' 802'803 ' 806 ' 807'809- 時間; 901··. 可攜式電腦; 905— 第二PCI匯流排; 902… 連接站; 906… 單元; 903." 第一PCI匯流排; 907〜 PCI 橋; 904… 單元; 908… 工業標準架構(ISA)匯流排; 909." ISA原始裝置; 910… 橋。 -14- 本紙張尺度適用中國囷家標準(CNS > A4規格(210X297公釐} A7 B7 五、發明説明( 發明範团 本發明有關於電獨系統,尤其有關於決定流排異動之目 標。 發明背景 -般而言需要由主控與目標來執行電腦系統中的匯流排異 動’王控是-匯流排單元以啓始異動,而目標是一匯流排 單元以回應或由異動選擇。若匯流排協定要求決定那一單 元是一特殊異動之目標,則該決定可以集中或分散《當目 標決定是分散時,目標本身即負责要求該異動。 週邊組件互連(PCI)匯流排包括分散目標決定(pci匯流排 規格’ 1995年七月公布的21版),匯流排主控藉由發出 FRAME#信號而啓始異動,並將異動位址堪動到ad線,通 常各異動可具有一目標,所以匯流排上僅有一個單元具有 贵任以回應該異動爲目標。該單元藉由發出devsel#信號 而要求此贵任以回應異動’回應異動的贵任包括以下责 任,即發出TRDY#信號以指示該目標準備完成異動,或是 負責提供或接受資料,這是依異動的讀或窝動作而定β 爲了決定那一單元該要求異動,潜㈣目標單元解碼該位 址以決定其是否係眞實目標。潛在目標單元執行這種解碼 操作者通稱爲正解碼單元,假設沒有兩個目標位於同—位 址,則不會有一個以上的正解碼單元要求異動。藉由限制 位址解碼可用的時間,PC][匯流排協定即允許潛在目標單元 在不執行解碼下要求異動,方法是在有限時間後由正解碼 單疋不聲明要求任何異動,這種單元一般稱爲減法式解碼 本紙張尺度適用中國國家標準(CNS } Α4規格(210X297公釐) 請 先 閱 讀 背 之 注
頁 訂 經濟部中央揉準局貝工消费合作社印裝 A7 ' B7 * 五、發明説明(2 ) 單元。爲了防止目標衝突,習用方法是僅允許匯流排上有 —個執行減法式解碼之單元。 此限制防止匯流排上的多重減法式解碼單元的使用,而在 系統的多重PCI匯流排產生一個問題,例如囷1顯示系統是 以PCI橋103將PCI匯流排101與PCI匯流排102連接。PCI匯流 排103在匯流排之間傳送信號時有兩個時脈遇期的延遲。單 元104位元匯流排101上,而且是要求兩個時脈週期以解碼 的正解碼單元。單元105,106,107位於匯流排102上,單元 105是匯流排102上最慢的正解碼單元,其要求3個時脈週期 以解碼,因此當目標是單元105時,它會在啓始異動後於第 三時脈上要求異動。單元106是匯流排102的減去式解碼單 元,它在啓始異動後於第四時脈上要求所有的未要求的異 動。 參考圖2與圖1的時序圖,假設在時間201單元107會啓始 一異動並定目標在單元104。由於橋103上的延遲,異動的 位址會在匯流排102上的位址驅動後的兩個時脈週期,才在 匯流排101上驅動。因此單元104在時間203開始解碼,即啓 始異動後的兩個時脈週期。單元104在時間205完成解碼, 即啓始異動後的4個時脈週期,並在匯流排101發出 DEVSEL#信號以要求異動,DEVSEL#信號在橋103上傳送, 因而在時間207於匯流排102上發出DEVSEL#信號。惟單元 106已在時間205錯誤的要求異動,即啓始異動後的4個碕脈 週期。 這個問題的一種解決方法是增加正解碼允許有限時間週 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1 B7 五、發明説明(3 ) •面 之 注 項
頁 期,惟此方法違反了.匯流排協定,其僅允許正解碼時有3個 時脈遇期,以及因爲增加減法式解碼單元的異動延遲而減 低性能。另一種可能解決方法是減少橋103上的延遲,並限 制匯流排101上的所有單元的解碼時間《但是該方法改善橋 103與匯流排101的某些單元的性能,並藉由不允許較慢的 解碼單元而減少匯流排101的彈性。另一可能解決方法是要 求橋103替匯流排101上所有的單元於匯流排1〇2上當成正解 碼單元使用,惟該方法會增加橋103的複雜性,且因爲限制 可用的位址數擴張,以及橋103可處理的裝置配置模型,而 減少匯流排101的彈性。 本發明藉由在電腦系統的相同匯流排上支援兩個減法式解 碼單元而克服上述的習用問題。 訂 發明之概述 (-> 本發明提供一種方法及裝置以決定電腦系統中匯流排異動 之目標,在一具體實例中,電腦系統包括一匯流排及兩個 附屬於匯流排之單元》第一單元在不解碼異動所屬之位址 下,要求是異動之目標,雖然第一單元要求異動,唯第二 單元以目標身分回應該異動。 附圈之簡單説明 經濟部中央揉準局貝工消费合作社印製 圈1是習用系統的方塊圖,其具有兩個PCI匯流排與一減 法式解碼單元。 圈2是時序圖説明圖1習用系統的問題》 圈3是本發明電腦系統的具體實例之方塊圈。 圈4是使用NOGO信號的流程圖以決定根據本發明一具鳢 6- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央揉準局貝工消费合作社印製 五、發明説明( 實例的匯流排異動之要求β 圈5是使用ΜΤ信號的流程圖以決定根據本發明一具體實 例的匯流排異動之要求。 圈6的流程圖説明根據本發明一具體實例的減法式解碼單 元之一的動作。 圈7是圈3電腦系統的方塊圈,其中NOGO與ΜΤ信號共有 一信號線。 圖8的時序圖在説明本發明之實際,其中n〇GO與ΜΤ信號 在信號線上作時間多工。 圖9是可攜式電腦中本發明具體實例的方塊囷,該電腦具 有一連接站β 詳細説明 一種於電腦系統中決定匯流排異動目標之方法及系統,在 以下敘述中要説明各項細節如特定的匯流排協定輿信號名 稱,以便對於本發明有更完整的了解。惟熟於此技術者會 了解在無這些詳細説明下也可實際本發明。在其他情況下 會省去一些細述以避免模糊本發明。 圈是本發明電腦系統具體實例的方塊囷,囷3的電腦系統 具有3個匯流排,301,303,305與4個單元302,304,307, 308。惟電腦系統在本發明範圍中可具有大於〇的任何數目 的匯流排,及大於1的任何數目的單元。單元是接到匯流排 的任何裝置,例如記憶體控制器,輸入輸出控制器,或匯 流排橋。匯流排301可以是任一種匯流排其遵守協定,其中 目標要求異動β週邊组件互連^(:”匯流排是這種匯流排的 請 Μ 之 注 項
C 本紙珉尺度適用中國國家標準(CNS ) Α4规格(210Χ:297公釐) A7 ;. B7 五、發明説明(5 ) 例子(PCI)區域匯流排規格,· 1995年七月公布的2.1版)。 單元302是位於匯流排301的減法式解碼單元,在此具殖實 例中減法式解碼單元302是接到另一匯流排的橋。將匯流排 橋當成減法式解碼單元來實際的優點是當匯流排上啓始一 異動時,橋不會替所有的單元執行正解碼’其位於匯流 排。這種正解碼多數都很慢且極可能使匯流排具有大、分 開與可能是動態的位址數擴張。圖中的單元302是接到匯流 排303的橋,但是單元302在本發明範園内可以是任一種減 法式解碼單元》 單元304是位於匯流排301的第二單元,爲了説明本發明的 優點,囷3的單元304是接到匯流排305的橋,爲了解釋上述 理由最好將單元304當成減法式解碼單元來實際,惟爲了將 橋304當成眞的減法式解碼單元來實際,任何時間都會在單 元302與304之間產生目標衝突,其中匯流排301上的正解碼 單元沒有要求異動。 經濟部中央樣準局甬工消费合作社印装 藉由定義單元304與橋302不能使其當成減法式解碼單元使 用,惟本發明允許單元304與單元302藉由使用信號306而當 成減法式解碼單元。信號306在此稱爲單元302與304之間的 NOGO信號,以指示回應異動的责任是否從單元302轉移到 單元304。 圖4説明NOGO信號306的使用,假設匯流排301,303是 PCIS流排,在步驟401中,主控單元307在匯流排301上啓 始一異動,其可將單元定目標在匯流排301,匯流排303或 匯流排305上》若異動的目標是匯流排301上的單元,則單 -8- 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0><297公釐) A7 · 、 * » B7 五、發明説明(6 ) 元於步驟405執行正解碼及要求異動。惟若正解碼在匯流排 301上沒 要求異動,則單元302藉由步驟407的減法式解碼 而要求異動,並將異動送入匯流排303。接著若異動的目標 是匯流排303上的單元,則單元在步驟411執行正解碼並在 匯流排303上要求異動,使得單元302仍負责回應匯流排301 上的異動。在此情況下單元304藉由減法式解碼而不要求異 動是合理的。惟若匯流排303上無單元要求異動,則接著藉 由刪除過程,如果沒有單元在匯流排303上,則異動的目標 必須位於匯流排305上。在此情況下單元304非單元302應該 負贵回應匯流排301上的異動。因此,在步驟413中單元302 使用NOGO信號306以轉移回應的貴任到單元304。單元304 從步驟401追蹤異動到步驟413以準備回應,若需要也包括 閂鎖位址與匯流排指令信號。接著在步驟413,單元,304 將NOGO信號306取樣以決定單元304是否應該回應異動。 經濟部中央標準局貝工消费合作社印製 在本發明之一具體實例,其中匯流排301是PCI匯流排, 將回應的責任轉移表示單元304,非單元302,發出傳送其 信號以指示目標準備完成異動,並且依異動是讀或寫而決 定提供或接受資料。在本發明的另一具體實例,其中匯流 排301也是PCI匯流排,將回應的责任轉移也包括從單元302 轉移到责任的單元304以發出DEVSEL#信號。在這2種具體 實例中將回應的貴任轉移是完全由主控單元307控制。主控 單元307將DEVSEL#與傳送其信號取樣以決定目標的狀態, 但是主控單元3 07不知道也不在乎DEVSEL#與傳送其信號是 否由同一單元或不同單元發出》在本發明的具體實例,其 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ______B7 · 五、發明説明(7 ) 中匯流排301不是PCI匯流排,而回應的贵任與贵任的轉移 是根據匯流排協定而定義。 本發明電腦系統的另一具禮實例,在圖4的步揉4〇1由單 元304而非單元307啓始匯流排301上的異動,在此具體實例 中,單元304能和主控一樣的啓始,以及當成匯流排3〇1上 同一異動的目標來回應。因此,單元3〇4可以在不需要單元 304之下而成異動的主控以決定目標在那,單元3〇4在匯流 排301上啓始異動’而且若目標在匯流排3〇5上則回應的责 任會由單元302轉移到單元304 » 因此本發明在不需要任一單元之下提供兩個耦合到匯流排 的單元以實施正解碼<•本發明也提供兩個單元在匯流排3〇1 當成減法式解碼單元,雖然時間不同。本發明之此特性需 要在單元3〇2與單元304之間使用信號309,在此稱爲MT(主 控型)》 經濟部中央搮準局負工消费合作社印焚 圖5説明MT信號309的頰示,在圖5的步樣501主控單元 30.8在匯流排303上啓始異動,其目標可以是匯流排3〇1,匯 流排303,匯流排305上的單元。若異動的目標是匯流排303 上的單元,則單元在步驟505執行正解碼並要求異動。惟若 匯流排303上的正解碼不要求異動,則單元302在步驟507要 求藉由減法式解碼作異動,並送出異動到匯流排301。在此 情況下,單元302仍是匯流排303上的減法式解碼單元, 惟,在匯流排303上的功能是減法式解碼單元並不要求單元 302的功能是匯流排301上的減法式解碼單元。此外單元302 的功能不必是匯流排301上的減法式解碼單元,因此單元 -10- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0ΧΜ7公釐) A7 # . * * B7 五、發明説明(8 ) 302不必將異動送回匯流排303。因此單元304的功能可以是 匯流排301上的減法式解碼單元,單元302使用MT信號309 以指示單元304,異動啓始於匯流排303上,而且是單元304 而非單元302應該當成匯流排301上的減法式解碼單元,方 法是在不解碼下於要求異動前等待一段時間。接著若異動 的目標是匯流排301上的單元,則單元在步驟511執行正解 碼並要求異動。惟若匯流排301上沒有單元要求異動,則藉 由删除過程使異動的目標必須定位於匯流排305上。因此在 步驟513,單元304在不解碼下要求異動。 經濟部中央標準局員工消费合作社印製 單元304的動作如圖6的流程囷所述,在此説明中假設MT 信號309是數位信號,當主控在匯流排303上時,單元302即 驅動成1,當主控在匯流排301上時,單元302即是0。也假 設單元302仍負責回應該異動時,則NOGO信號306是使單元 302驅動成"Γ的數位信號,而當單元302將回應異動的責任 轉移到單元304時即成爲0 »囷6顯示NOGO信號306依Μ 丁信 號.309的値而可忽略。若ΜΤ信號309是1,則單元304的功能 會一直是減法式解碼單元(符號602),惟若ΜΤ信號309是 0,則可藉由減法式解碼而防止單元304要求異動,而單元 304的後續常對則依NOGO信號306而定。若1^000信號306 是1,則單元304不會回應異動(符號604),若NOGO信號306 是0,則單元304回應異動(符號605),若期望,則也可使用 其他信號類型或编碼。 雖然在本發明的範圍内可使用不同的信號線供NOGO信號 306與MT信號309使用,但最好在2所信號上使用一條線以 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) A7 B7 五、發明説明(9) 減少接腳數,則單元302與304之間路徑。圈7是圖3電腦系 統的方塊圖,其中NOGO信號306與MT信號309共有信號線 701,圖8的時序囷説明本發明的實施,其中NOGO信號306 與MT信號309在信號線701是時間多工。
訂 cl 爲了解圖8重要的是了解在本發明的範圍内單元302可以 多種方式實施。例如單元302可以在極小延遲下實施,即在 通過幾乎所有信號下從一匯流排至另一匯流排。或者單元 302可以用另一種方式實施,即選擇一匯流排上的某些異 動,且僅重建在另一匯流排上的異動,因此步驟,信號, 與將異動從一匯流排送入另一匯流排的時序,會根據單元 302的實施而變化極大。此外爲了更佳引入NOGO信號306與 MT信號309妁使用’而假設單元302於單元302藉由減法式 解碼而要求異動的同時送出一異動。惟在單元302藉由減法 式解碼要求異動之前或之後,單元302能傳送異動或送出該 異動附屬的信號,或甚至若單元3〇2不藉由減法式解碼要求 異動。爲了圈8的目的,假設單元302於藉由減法式解碼而 要求異動之前,送出一些信號,如FRAME#信號與位址》此 外假設從橋的一端至橋的另一端有2時脈週期的延遲。 經濟部中央揉牟局β;工消费合作社印製 現在參考囷8並配合圖7 ’藉由在匯流排301上送出 FRAME#信號而於時間8〇1啓始異動,此外在時間801中,匯 .流排301的位址會改變以回應新異動的目標位址’ FRAME# 信號與新位址則通過單元302 ’使得單元302在時間803新出 FRAME#信號並驅動匯流排302上的新位址。 在時間802,即異動啓動後的一個時脈週期,單元302在 -12 本紙張尺度適用中囷國家標率(CNS ) M規格(2丨〇><297公瘦) A7 * B7 ' 五、發明説明(1〇 ) 信號線701上驅動MT信號的適當値,因此在時間802開始的 時脈週期稱爲MT窗,而單元304則將信號線701的狀態取樣 以決定MT信號的値。 信號線701稍後再使用以傳送.N0G0信號,NOGO信號的傳 送僅發生於已判定目標位於匯流排301或匯流排303上之 後,假設在一匯流排上最慢的正解碼都需要3個時脈週期才 能解碼,點此正解碼發生於匯流排301上的時間週期821, 以及匯流排303上的時間週期822。要求異動的正解碼單元 的最後機會是在時間806開始的時脈週期中。因此在時間 807單元302決定目標是否在匯流排301或匯流排303上。接 著在單元302驅動信號線701上的NOGO信號的適當値之前, 有兩個時脈遇期的延遲。因此在時間809開始的時脈週期稱 爲NOGO窗,在NOGO窗的結束,單元304將信號線701的狀 態取樣以決定NOGO信號的値》 如上所述MT信號與NOGO特是在信號線701上時間多工, MT窗於啓始異動後的一個時脈週期才開始,藉著PCI至PCI 橋的兩個時脈週期的延遲,NOGO窗在啓始異動後的8個時 脈週期才開始。通常NOGO窗在啓始異動後的η個時脈週期 才開始,其中Ν是4個時脈週期加上PCI至PCI橋延遲二倍。 當然可以改變任一窗的時間與置入以適應設計考量或不同 的匯流排協定。 因此本發明提供相同匯流排上兩個減法式解碼單元的支 援,本發明的一應用是在可攜式電腦的連接站中的PCI匯流 排上,如囷9所示。可攜式電腦901具有一主PCI匯流排 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
月 經濟部中央標準局貝工消费合作杜印製 903,其中包含數個單元904,而單元9〇4的住址範圍包括 ISA原始裝置的位址數擴張。可攜式電腦901可以用第二pci 匯流排905而接到連接站902,其包括數個單元906以提供額 外的資源β兩個PCI匯流排9〇3 , 9〇 5接到PCI到PCI橋907, 期望在連接站902中具有工業標準架構(ISA)匯流排9〇8以提 供數個ISA原始裝置909的支棱。因此在第二pci匯流排9〇5 上有兩個匯流排橋’即接至主PCI匯流排9〇3的橋9〇7,及接 至ISA匯流排908的橋910。這兩個橋之後的位址數擴張可以 重疊,分開或動態的,因此用本發明可較佳地將兩個橋當成 減法式解碼單元來實施。 元件符號說明 \1/ <*請先W讀背*之-注*.事項再本頁) 裝 訂 -線 ο HU、102…PCI匯流排; 103… PCI 橋; 104、105、106、107…單元; 301 > 303 、305… 匯流排; 201 ' 203 ' 205 ' 207···時間; 302、304 、307、308..·單元; 306… NOGO信號; 70卜· 信號線; 309… MT信號; 801 ' 802'803 ' 806 ' 807'809- 時間; 901··. 可攜式電腦; 905— 第二PCI匯流排; 902… 連接站; 906… 單元; 903." 第一PCI匯流排; 907〜 PCI 橋; 904… 單元; 908… 工業標準架構(ISA)匯流排; 909." ISA原始裝置; 910… 橋。 -14- 本紙張尺度適用中國囷家標準(CNS > A4規格(210X297公釐}

Claims (1)

  1. ?I ?I
    申請專利範固 κ 一種電腦系統,包含: ‘ 一第一匯流排; 轉合第一匯流排之第一單元,在不解碼異動附屬位址 之下要求成爲異動目標; 辑合第一匯流排之第二單元,第二單元當成目標來回 應異動》 2.根據申請專利範圍第1項之電腦系統,其中第一單元通 知第二單元以防止第二單元要求成爲異動目標。 3 ·根據申請專利範圍第1項之電腦系統,其中第一單元通 知第二單元以回應異動。 4·根據申請專利範圍第1項之電腦系統,更包含: 第—單元之第一信號,以防止第二單元要求成爲異動 目標;及 第—單元之第二信號,以通知第二單元回應異動。 5.根據申請專利範圍第4項之電腦系統,其中第一信號與 、 第二信號係時間多工。 6 ·根據申請專利範圍第1項之電腦系統,其中第二單元啓 始異動。 7·根據申請專利範圍第1項之電腦系統,更包含— 元以解碼異動。 8.根據申請專利範困第1項之電腦系統,其中第一單元包 含接至第二匯流排之橋。 9·根據申請專利範園第8項之電腦系統,其中第二單元包 含接至第三匯流排之橋》 ___-15- 本紙張纽賴t國囷家標率(CNS ) A4%#· ( 210X297公釐) .l—ilti!-o 裝------訂---丨—0 * (請先W讀背面之注$項再填寫本頁) . 經濟部中央揉準局貝工消費合作社印装 魍濟部中夬標準局篇工消费合作社印装 Α8 Β8 C8 D8 A、申請專利範圍 10·根據申請專利範圍第1項之電腦系統,其中第一匯流排 包含一pci匯流排。 11. 根據申請專利範圍第1 〇項之電腦系統,其中第—單元包 含接至第二PCI匯流排之橋。 12. 根據申請專利範圍第i 〇項之電腦系統,其中第二單元包 含接至ISA里流排之橋。 13. 根據申請專利範圍第1 1項之電腦系丨統,其中第_ ?01匯 流排在連接站中,而第二PCI匯流排在可攜式電腦中。 14. 根據申請專利範圍第i 3項之電腦系統,其中第二單元包 含接至連接站中ISA匯流排之橋》 15. ,種電腦系統,包含: 一第一匯流排; 第一型單元之至少一單元,在解碼異動附屬位址後要 求成爲異動目標; 第二型單元之第一單元,其要求成爲第一匯流排上所 有異動之目標,該異動在有限時間後尚未被要求丨及 一第二單元,若第一單元轉移责任以回應第二單元, 則當成目標以回應第一單元要求之異動。 根據申請專利範团第I5項之電腦系統,其中第一單元包 含接至第二匯流排之橋。 17.根據申請專利範圍第μ項之電腦系統更包含耦合第二里 流排之至少一第一型單元,其中: 第一單元將第一匯流排上之異動送入第二匯流排;及 當無單元要求第二匯流排上之異動時,第一單元轉移 -16- 本紙張尺度適用中國國家榡準(CNS ) A4現格(210X297公釐) ---rll·.__--Q 裝------訂--------iu -(請先》讀背面之注$項再填窝本頁)'·. AS B8 C8 D8 經濟部中央揉率局Λ工消费合作社印裝 申請專利範園 贵任以回應第二橋。 18. 根據申請專利範困第丨6項之電腦系統,更包含一信號以 指示第一匯流排上之異動是否係從第二醒流排送出。 19. 根據申請專利範团第1 8項之電腦系統,其中當送出異動 時’第_單元之動作如第二型單元。 20. 根據申請專利範圍第1 8項之電腦系統,其中指示異動是 否送出之信號係以信號作時間多工,以指示是否將回應 之責任轉移。 21. —種判定電腦系統之第一匯流排上啓始之異動目標之方 法,該方法包含: 第一匯流排上要求成爲異動目標之第一單元;及 第一單元’轉移責任以回應第一匯流排上之第二單 元。 22. 根據申請專利範圍第21項之方法,更包含第一單元等待 一有限時間在第一匯流排上之單元之步驟,並於第一單 元要求異動前藉由解碼異動附屬位址而要求異動。 23. 根據申請專利範圍第21項之方法,更包含於第一單元轉 移贵任以回應第二單元前之以下步骤: ,第一單元將異動送入第二匯流排;及 第一單元等待一單元之有限時間,以藉由解碼異動附 屬位址而要求第二匯流排上之異動。 24. 根據申請專利範团第21項之方法,更包含第一單;^通知 第二單元之步樣,以防止第一單元要求異動前,第二單 -17 本紙張尺度逋用中國國家標準(CNS > A4規格(210X297公釐) n Jlr-H rn I- - !1 I I (請先《讀背面之注意事項再填寫本}r) ,tr' ό A8 B8 C8 , · · D8 、申請專利範圍 元要求異動。 25.根據申請專利範固第24項之方法,其中轉移贵任以回應 之信號係具有信號之時間多工,以防止第二單元要求異 動。 ,(請先«讀背命之注$項再填寫本頁) •0裝. 、1T 經濟部中央標準局員工消费合作社印袋 18 本紙張尺度適用中國國家橾準(CNS )八4規格(210X297公釐)
TW086108860A 1996-06-28 1997-06-25 Method and apparatus for supporting two subtractive decode agents on the same bus in a computer system TW384432B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/673,450 US5748918A (en) 1996-06-28 1996-06-28 Method and apparatus for supporting two subtractive decode agents on the same bus in a computer system

Publications (1)

Publication Number Publication Date
TW384432B true TW384432B (en) 2000-03-11

Family

ID=24702713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086108860A TW384432B (en) 1996-06-28 1997-06-25 Method and apparatus for supporting two subtractive decode agents on the same bus in a computer system

Country Status (7)

Country Link
US (2) US5748918A (zh)
KR (1) KR100291409B1 (zh)
AU (1) AU3404397A (zh)
DE (2) DE19781845T1 (zh)
GB (1) GB2329806B (zh)
TW (1) TW384432B (zh)
WO (1) WO1998000785A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6076128A (en) * 1998-01-28 2000-06-13 International Business Machines Corp. Data transfer method between buses, bridge devices for interconnecting buses, and data processing system including multiple buses
US6260093B1 (en) * 1998-03-31 2001-07-10 Lsi Logic Corporation Method and apparatus for arbitrating access to multiple buses in a data processing system
KR100285956B1 (ko) 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
JP3026796B1 (ja) * 1998-10-16 2000-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータと周辺デバイスの接続装置および接続方法
US6230227B1 (en) * 1998-12-11 2001-05-08 Compaq Computer Corp. Computer system with support for a subtractive agent on the secondary side of a PCI-to-PCI bridge
US6581141B1 (en) * 1999-05-18 2003-06-17 International Business Machines Corporation Toggle for split transaction mode of PCI-X bridge buffer
KR100392383B1 (ko) * 2000-12-27 2003-07-23 한국전자통신연구원 분할 버스를 가진 반도체 칩
US6950893B2 (en) * 2001-03-22 2005-09-27 I-Bus Corporation Hybrid switching architecture
US6877060B2 (en) * 2001-08-20 2005-04-05 Intel Corporation Dynamic delayed transaction buffer configuration based on bus frequency
US6868468B2 (en) * 2002-02-14 2005-03-15 Standard Microsystems Corporation Switchable hot-docking interface for a portable computer for hot-docking the portable computer to a docking station
US20040059862A1 (en) * 2002-09-24 2004-03-25 I-Bus Corporation Method and apparatus for providing redundant bus control
US7219176B2 (en) * 2002-09-30 2007-05-15 Marvell International Ltd. System and apparatus for early fixed latency subtractive decoding
US9053227B2 (en) * 2012-03-09 2015-06-09 Microsoft Technology Licensing, Llc Concurrent assertion
TW201344445A (zh) * 2012-04-27 2013-11-01 Sunix Co Ltd 可分配低階輸入輸出埠其介面位址的pci介面裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467295A (en) * 1992-04-30 1995-11-14 Intel Corporation Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit
US5379384A (en) * 1992-06-05 1995-01-03 Intel Corporation Configuration data loopback in a bus bridge circuit
US5568621A (en) * 1993-11-10 1996-10-22 Compaq Computer Corporation Cached subtractive decode addressing on a computer bus
US5621900A (en) * 1995-05-17 1997-04-15 Intel Corporation Method and apparatus for claiming bus access from a first bus to a second bus prior to the subtractive decode agent claiming the transaction without decoding the transaction
US5715411A (en) * 1996-01-16 1998-02-03 Texas Instruments Incorporated Apparatus and method of converting subtractive decode device cycles to positive peripheral component interface decode device cycles

Also Published As

Publication number Publication date
WO1998000785A1 (en) 1998-01-08
KR100291409B1 (ko) 2001-09-17
GB9828351D0 (en) 1999-02-17
GB2329806A (en) 1999-03-31
US5892931A (en) 1999-04-06
AU3404397A (en) 1998-01-21
US5748918A (en) 1998-05-05
DE19781845T1 (de) 1999-05-12
GB2329806B (en) 2000-10-25
DE19781845C2 (de) 2003-02-27
KR20000022309A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
TW384432B (en) Method and apparatus for supporting two subtractive decode agents on the same bus in a computer system
EP1046111B1 (en) Data transferring in source-synchronous and common clock protocols
US5528764A (en) Bus system with cache snooping signals having a turnaround time between agents driving the bus for keeping the bus from floating for an extended period
US5535340A (en) Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge
US5935233A (en) Computer system with a switch interconnector for computer devices
US6263397B1 (en) Mechanism for delivering interrupt messages
US6981088B2 (en) System and method of transferring data words between master and slave devices
US6449677B1 (en) Method and apparatus for multiplexing and demultiplexing addresses of registered peripheral interconnect apparatus
US5919254A (en) Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple processing system
KR100271203B1 (ko) 데이타처리시스템및버스상호접속방법
US5507002A (en) Peripheral component interconnect special cycle protocol using soft message IDS
US6301632B1 (en) Direct memory access system and method to bridge PCI bus protocols and hitachi SH4 protocols
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
US5968144A (en) System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information
US5809260A (en) Burst mode data transmission retry of previously aborted block transfer of data
US6209054B1 (en) Reliable interrupt reception over buffered bus
US6385686B1 (en) Apparatus for supporting multiple delayed read transactions between computer buses
JP3377797B2 (ja) 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第1のエージェントがサービスの必要を第2のエージェントへ知らせる方法
EP0920665A1 (en) A method and system for interfacing a pci device to an external pci bus in a differing clock domain
US6230227B1 (en) Computer system with support for a subtractive agent on the secondary side of a PCI-to-PCI bridge
JP2000148664A (ja) Pci機能拡張制御装置、及びpci機能拡張制御方法
US6381667B1 (en) Method for supporting multiple delayed read transactions between computer buses
US6611882B1 (en) Inbound and outbound message passing between a host processor and I/O processor local memory
US6032210A (en) Method for maintaining bus ownership while bus mastering
JPS6159563A (ja) バス制御方式

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees