TW201344445A - 可分配低階輸入輸出埠其介面位址的pci介面裝置 - Google Patents
可分配低階輸入輸出埠其介面位址的pci介面裝置 Download PDFInfo
- Publication number
- TW201344445A TW201344445A TW101115032A TW101115032A TW201344445A TW 201344445 A TW201344445 A TW 201344445A TW 101115032 A TW101115032 A TW 101115032A TW 101115032 A TW101115032 A TW 101115032A TW 201344445 A TW201344445 A TW 201344445A
- Authority
- TW
- Taiwan
- Prior art keywords
- pci
- interface
- address
- data
- low
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 abstract 1
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本發明係為一種可分配低階輸入輸出埠其介面位址的PCI介面裝置,其包含有一定址電路、一連接至該定址電路及一PCI介面埠之PCI控制器及一連接至該PCI控制器及一設備介面埠之設備控制器;其中該定址電路係設定有一介面位址,由該PCI控制器將來自該設備介面埠控制器的一數據資料加入該介面位址以PCI收發程序傳送至一PCI介面埠,並且自該PCI介面埠上接收標示有上述介面位址的數據資料,再將數據資料取出後傳送至該設備控制器,由設備控制器轉換對應的設備介面埠用數據至該設備介面埠;藉此,使本發明能使用低階輸入輸出埠的介面位址進行數據資料的傳輸。
Description
本發明係為一種電腦介面裝置,尤指一種可分配低階輸入輸出埠其介面位址的PCI介面裝置。
在傳統的微電腦系統中,係透過輸入設備與輸出設備與使用者進行溝通;其中上述輸入設備比較常見的有滑鼠或鍵盤;而在輸出設備方面則是有螢幕顯示器、喇叭或印表機;但,無論是輸入設備或輸出設備至少都會透過一個電腦介面與上述微電腦系統聯繫,這些介面被稱之為「埠」(Port);一般在微電腦系統中係透過該埠取得該輸入設備的資料或是將資料送給該輸出設備;又對於一般常用的輸入設備與輸出設備來說,早期AT/286/386/486微電腦系統均定義並內建有相對應該埠的介面位址,請參照下表所示:
由上表可知,上述微電腦系統至少內建有27組基本常用的介面位址以供各種不同設備所採用的低階輸入輸出埠(Legacy I/O Port)使用,例如0x278~0x27F、0x378~0x37F及0x3BC~0x3BF等介面位址係用以提供採用並列埠(Parallel Port)的印表機或是其他設備使用;因此目前微電腦系統仍保留這些介面位址以提供該等埠使用,使微電腦系統可透過該些埠與其對應的傳統工業設備相互聯繫。
又,隨著目前的科技的日新月異,各種微電腦系統均採用較為新式的介面埠,例如目前較為新式的PCI或PCIe的介面埠;故,一旦升級或更換上述微電腦系統時,原設置低階輸入輸出埠,例如並列埠、串列埠等的工業設備即無法與目前微電腦系統聯繫使用。雖然目前市面已有一種PCI埠轉低階輸入輸出埠的PCI介面卡,但由於PCI或PCIe介面埠係為隨插即用架構,其輸入輸出埠的資源或介面位址均由微電腦系統重新分配,而目前微電腦系統均設定並非以低階輸入輸出埠的介面位址分配予該PCI介面卡;因此,上述PCI埠轉低階輸入輸出埠的PCI介面卡所使用的介面位址即非前述低階輸入輸出埠的介面位址,進而造成該些低階輸入輸出埠的介面位址無法被使用,因此有必要針對此一情形進一步改進之。
有鑑於上述PCI埠轉低階輸入輸出埠的PCI介面卡無法使用低階輸入輸出埠的介面位址;故本發明主要目的係提供一種可分配低階輸入輸出埠其介面位址的PCI介面裝置。
欲達上述目的所使用的主要技術手段係令該可分配低階輸入輸出埠其介面位址的PCI介面裝置,其包含有:一定址電路,係設定有至少一組低階輸入輸出埠之介面位址;一PCI控制器,係連接至該定址電路及一PCI介面埠,並讀取其中一組該定址電路所設定之低階輸入輸出埠之介面位址;其中該PCI控制器係以PCI收發程序將一數據資料加入該介面位址傳送至該PCI介面埠,並且自該PCI介面埠接收標示有上述介面位址的數據資料;及一設備控制器,係連接至該PCI控制器及一設備介面埠;係將上述數據資料轉換為對應該設備介面埠的設備資料,並將上述設備資料傳送至該設備介面埠;又自該設備介面埠接收該設備資料並轉換為該數據資料傳送至該PCI控制器。
由上述結構可知,本發明之PCI控制器係藉由讀取該定址電路所設定的其中一組低階輸入輸出埠之介面位址,並且將該介面位址加入至數據資料中收送至該PCI介面埠上;因此,使得前述之微電腦系統能透過該低階輸入輸出埠之介面位址對傳統工業設備進行存取,進而能使用低階輸入輸出埠的介面位址。
請參照圖1所示,係為本發明可分配低階輸入輸出埠其介面位址的PCI介面裝置,其包含有:一定址電路10,係設定有至少一組低階輸入輸出埠之介面位址;於本實施例中,該定址電路10係內建複數組介面位址,並連接至一位址選擇開關11,由該位址選擇開關11設定該定址電路的其中一組介面位址;其中上述低階輸入輸出埠之介面位址其範圍係選自0x000~0x7FF位址範圍;又於本實施例中,上述定址電路10係內建有三組介面位址(0x278~0x27F、0x378~0x37F及0x3BC~0x3BF);一PCI控制器20,係連接至該定址電路10及一PCI介面埠21,並讀取其中一組該定址電路10所設定之低階輸入輸出埠之介面位址;其中該PCI控制器20係以PCI收發程序將一數據資料加入該介面位址傳送至該PCI介面埠21,並且自該PCI介面埠21接收標示有上述介面位址的數據資料;於本實施例中,該PCI介面埠21係包含有一PCI資料匯流排(AD)及一PCI控制匯流排(Frame、C/BE、IRDY、Devsel及TRDY),而該PCI控制器20於執行該PCI收發程序時,係控制該PCI控制匯流排,將該數據資料及該介面位址傳送至該PCI資料匯流排,以及自該PCI資料匯流排接收標示有介面位址的數據資料;及一設備控制器30,係連接至該PCI控制器20及一設備介面埠31;係將上述數據資料轉換為對應該設備介面埠31的設備資料,並將上述設備資料傳送至該設備介面埠31;又自該設備介面埠31接收設備資料並轉換為上述數據資料傳送至該PCI控制器20;於本實施例中,上述設備介面埠31係對應前述介面位址(0x378~0x37F)為並列埠(LPT1)。
請參照圖2及圖3所示,當該PCI控制器欲透過低階並列埠(LPT1)的介面位址(0x378)對微電腦系統以PCI讀寫程序進行讀寫時,係令該PCI控制匯流排(Frame、C/BE、IRDY、Devsel及TRDY)產生相對應的訊號,且透過該PCI資料匯流排(AD)將其介面位址(0x378)傳送至該微電腦系統;接著等到該微電腦系透過其PCI控制匯流排回應該PCI控制器20時,該PCI控制器20便透過該PCI資料匯流排與該微電腦系統進行數據資料的傳輸。
再者,由於目前PCI介面埠21在微電腦系統的使用上,該為電腦系統係先透過掃描並且確認是否有設備插入於該PCI介面埠21,才透過前述的控制匯流排及資料匯流排對插入PCI介面埠21的設備進行讀寫;因此,如果僅單獨將本發明插入微電腦系統中的PCI介面埠21,而且同時沒有與任何設備一起使用時;該微電腦系統會因本發明並無送出任何一裝置序號提供給該微電腦系統進行資源及介面位址的分配;遂,立即的停止時脈訊號(Clock)的供給,進而使各式的讀寫動作均無法進行;故,為此係令該可分配低階輸入輸出埠其介面位址的PCI介面裝置,進一步包含有:一PCI裝置辨識器40,係電連接至該PCI控制器20,並輸出一裝置序號給予該PCI控制器20;其中該PCI控制器20係將所接收到的裝置序號輸出至該PCI介面埠21;於本實施例中,該PCI裝置辨識器40係為一PCI轉ISA橋接器。
由於該PCI控制器20可藉由該PCI裝置辨識器40將裝置序號輸出至PCI介面埠21;因此,前述之微電腦系統係可藉此得知確實有設備插入於該PCI介面埠21上。
請參照圖4所示,係為本發明具體應用於介面卡上的典型例子,其中上述之位址選擇開關11係為指撥開關並與本發明一同整合至同一介面卡上;若使用者需要切換使用不同的低階輸入輸出埠位址時,如並列埠(LPT1、LPT2或Print Port);則可藉由切換該位址選擇開關11,進而對應輸出不同輸入輸出埠的介面位址,如0x378、0x278、0x3BC;如此一來,係可方便使用者依據目前設備介面埠調整與其對應的介面位址;再者,該定址電路10除了可依據該位址選擇開關11選擇輸出其中一組低階輸入輸出埠的介面位址之外,還可直接內建有一位址設定程式,供設定該至少一組介面位址;於本實施例中,上述位址選擇開關11係配置有一供上述位址設定程式使用的指定開關;當該指定開關開啟時,該定址電路10係透過該位址設定程式選擇其介面位址;又當該指定開關關閉時該定址電路10係透過該位址選擇開關11,選擇其介面位址。
綜上所述,本發明之PCI控制器20係直接藉由該定址電路10所提供的介面位址將該數據資料收送至該PCI介面埠21;因此,使得插入有本發明之微電腦系統直接使用低階輸入輸出埠的介面位址,令PCI介面裝置能有效利用低階輸入輸出埠的介面位址。
10...定址電路
11...位址選擇開關
20...PCI控制器
21...PCI介面埠
30...設備控制器
31...設備介面埠
40...PCI裝置辨識器
圖1:本發明可分配低階輸入輸出埠其介面位址的PCI介面裝置之電路方塊圖。
圖2:本發明於寫入數據資料至微電腦系統之時序圖。
圖3:本發明於從微電腦系統讀取數據資料之時序圖。
圖4:本發明應用於介面卡上之結構示意圖。
10...定址電路
11...位址選擇開關
20...PCI控制器
21...PCI介面埠
30...設備控制器
31...設備介面埠
40...PCI裝置辨識器
Claims (11)
- 一種可分配低階輸入輸出埠其介面位址的PCI介面裝置,其包含有:一定址電路,係設定有至少一組低階輸入輸出埠之介面位址;一PCI控制器,係連接至該定址電路及一PCI介面埠,並讀取其中一組該定址電路所設定之低階輸入輸出埠之介面位址;其中該PCI控制器係以PCI收發程序將一數據資料加入該介面位址傳送至該PCI介面埠,並且自該PCI介面埠接收標示有上述介面位址的數據資料;及一設備控制器,係連接至該PCI控制器及一設備介面埠;係將上述數據資料轉換為對應該設備介面埠的設備資料,並將上述設備資料傳送至該設備介面埠;又自該設備介面埠接收該設備資料並轉換為該數據資料傳送至該PCI控制器。
- 如請求項1所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,該定址電路係內建複數組介面位址,並連接至一位址選擇開關,由該位址選擇開關設定該定址電路的其中一組介面位址。
- 如請求項2所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,該位址選擇開關係為指撥開關。
- 如請求項1所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,該定址電路係內建有一位址設定程式,供設定該至少一組介面位址。
- 如請求項2所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,該定址電路係內建有一位址設定程式,供設定該至少一組介面位址;且上述位址選擇開關係配置有一供上述位址設定程式使用的指定開關。
- 如請求項1至5中任一項所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,其中上述低階輸入輸出埠之介面位址係選自0x000~0x7FF位址範圍。
- 如請求項1至5中任一項所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,係進一步包含有:一PCI裝置辨識器,係電連接至該PCI控制器,並輸出一裝置序號給予該PCI控制器;其中該PCI控制器係將所接收到的裝置序號輸出至該PCI介面埠。
- 如請求項6所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,係進一步包含有:一PCI裝置辨識器,係電連接至該PCI控制器,並輸出一裝置序號給予該PCI控制器;其中該PCI控制器係將所接收到的裝置序號輸出至該PCI介面埠。
- 如請求項8所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,該PCI裝置辨識器係為一PCI轉ISA橋接器。
- 如請求項1至5中任一項所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,該PCI介面埠係包含有一PCI資料匯流排及一PCI控制匯流排,而該PCI控制器於執行該PCI收發程序時,係控制該PCI控制匯流排,將該數據資料及該介面位址傳送至該PCI資料匯流排,以及自該PCI資料匯流排接收標示有介面位址的數據資料。
- 如請求項8所述之可分配低階輸入輸出埠其介面位址的PCI介面裝置,該PCI介面埠係包含有一PCI資料匯流排及一PCI控制匯流排,而該PCI控制器於執行該PCI收發程序時,係控制該PCI控制匯流排,將該數據資料及該介面位址傳送至該PCI資料匯流排,以及自該PCI資料匯流排接收標示有介面位址的數據資料。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101115032A TW201344445A (zh) | 2012-04-27 | 2012-04-27 | 可分配低階輸入輸出埠其介面位址的pci介面裝置 |
US13/611,788 US9256568B2 (en) | 2012-04-27 | 2012-09-12 | PCI-based interfacing device with mappable port addresses to legacy I/O port addresses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101115032A TW201344445A (zh) | 2012-04-27 | 2012-04-27 | 可分配低階輸入輸出埠其介面位址的pci介面裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201344445A true TW201344445A (zh) | 2013-11-01 |
TWI477972B TWI477972B (zh) | 2015-03-21 |
Family
ID=49478369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101115032A TW201344445A (zh) | 2012-04-27 | 2012-04-27 | 可分配低階輸入輸出埠其介面位址的pci介面裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9256568B2 (zh) |
TW (1) | TW201344445A (zh) |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548746A (en) * | 1993-11-12 | 1996-08-20 | International Business Machines Corporation | Non-contiguous mapping of I/O addresses to use page protection of a process |
US5909560A (en) * | 1995-06-06 | 1999-06-01 | National Semiconductor Corporation | Target peripheral device detection in a multi-bus system |
JP3576647B2 (ja) * | 1995-08-11 | 2004-10-13 | 株式会社東芝 | コンピュータシステム |
JPH0954746A (ja) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | コンピュータシステム |
US5774680A (en) * | 1995-12-11 | 1998-06-30 | Compaq Computer Corporation | Interfacing direct memory access devices to a non-ISA bus |
US5748918A (en) * | 1996-06-28 | 1998-05-05 | Intel Corporation | Method and apparatus for supporting two subtractive decode agents on the same bus in a computer system |
US5864688A (en) * | 1996-07-19 | 1999-01-26 | Compaq Computer Corporation | Apparatus and method for positively and subtractively decoding addresses on a bus |
US5968151A (en) * | 1996-12-31 | 1999-10-19 | Opti, Inc. | System and method of positively determining ISA cycle claiming |
US5890011A (en) * | 1997-01-27 | 1999-03-30 | International Business Machines Corporation | Method and system for dynamically translating bus addresses within a computer system |
US6081861A (en) * | 1998-06-15 | 2000-06-27 | International Business Machines Corporation | PCI migration support of ISA adapters |
US6230227B1 (en) * | 1998-12-11 | 2001-05-08 | Compaq Computer Corp. | Computer system with support for a subtractive agent on the secondary side of a PCI-to-PCI bridge |
US6622244B1 (en) * | 1999-08-11 | 2003-09-16 | Intel Corporation | Booting from a reprogrammable memory on an unconfigured bus by modifying boot device address |
US6799220B1 (en) * | 2000-04-13 | 2004-09-28 | Intel Corporation | Tunneling management messages over a channel architecture network |
US20040003317A1 (en) * | 2002-06-27 | 2004-01-01 | Atul Kwatra | Method and apparatus for implementing fault detection and correction in a computer system that requires high reliability and system manageability |
US7251746B2 (en) * | 2004-01-21 | 2007-07-31 | International Business Machines Corporation | Autonomous fail-over to hot-spare processor using SMI |
TWI259393B (en) * | 2004-12-31 | 2006-08-01 | Giga Byte Tech Co Ltd | Display device having plural display cards and method for same |
US20060212627A1 (en) * | 2005-03-15 | 2006-09-21 | Durham Michael R | Legacy serial/parallel port device |
TWM298175U (en) * | 2006-01-27 | 2006-09-21 | Askey Computer Corp | Integrated computer apparatus capable of detecting peripheral devices |
TW200734887A (en) * | 2006-03-08 | 2007-09-16 | Tyan Computer Corp | Computing system and I/O board thereof |
US7600093B2 (en) * | 2007-01-16 | 2009-10-06 | International Business Machines Corporation | Device, method and computer program product for multi-level address translation |
US9256560B2 (en) * | 2009-07-29 | 2016-02-09 | Solarflare Communications, Inc. | Controller integration |
-
2012
- 2012-04-27 TW TW101115032A patent/TW201344445A/zh unknown
- 2012-09-12 US US13/611,788 patent/US9256568B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9256568B2 (en) | 2016-02-09 |
TWI477972B (zh) | 2015-03-21 |
US20130290579A1 (en) | 2013-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7603501B2 (en) | Communication circuit of serial peripheral interface devices | |
US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
US20090234998A1 (en) | Connection system | |
US8566416B2 (en) | Method and system for accessing storage device | |
US10120827B2 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
US10133497B1 (en) | SPI command censoring method and apparatus | |
EP3159802B1 (en) | Sharing method and device for pcie i/o device and interconnection system | |
JP2017521788A (ja) | インターバス通信のブリッジング | |
TW201535267A (zh) | 虛擬功能分配系統、方法及其管理主機 | |
CN105389276A (zh) | 一种基于amba总线架构的lpc主机控制器装置 | |
KR20140078161A (ko) | Pci 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 | |
WO2017032137A1 (zh) | 一种数据访问装置及方法 | |
CN105786736A (zh) | 一种多芯片级联的方法、芯片和装置 | |
CN102073611A (zh) | 一种i2c总线控制系统及方法 | |
WO2018155791A1 (ko) | 다목적 어댑터 카드 및 그 통합 방법 | |
JP2013088879A (ja) | 情報処理装置 | |
US10176133B2 (en) | Smart device with no AP | |
CN104077200A (zh) | 一种脱离于主机的cpci模块独立测试装置 | |
TW201344445A (zh) | 可分配低階輸入輸出埠其介面位址的pci介面裝置 | |
KR100602204B1 (ko) | 메인 제어부와 부 제어부로 구성된 제어 시스템 및 버스연결 방법 | |
US20190079888A1 (en) | Information processing apparatus | |
KR100975950B1 (ko) | 엑세스 제어 장치 및 엑세스 제어 방법 | |
US20100191895A1 (en) | System, test apparatus and relay apparatus | |
US20120260013A1 (en) | KVM switcher (Multi-computer switcher) with integrated parallel transmission, serial peripheral interface and universal serial bus | |
JP2019174990A (ja) | タッチモニタおよび表示システム |