TW304242B - - Google Patents

Description

經濟部中央橾準局貝工消費合作社印装 A7 B7 五、發明説明（i ) 本發明之領域·’ 本發明提出一種使用在單一及多個處理機電腦中的記 憶體，更確切而言，是指能在多個處理機、記憶體及區域 匯流排和記憶體中進行交錯式互連的記憶體。 本發明之背景： 個人電腦（P C )，工作站和伺服器在使用主記憶時 ，由於僅有一條存取此主記憶體的路徑，因此常造成瓶頸 ，而使速度慢下來，在許多髙性能系統中的非阻隔式二次 快捷記憶體架構裡，主記憶體成了限制系統性能的瓶頸， 特別是在多處理器的系統中，近來，由於多媒體系統及共 用記憶的視訊應用，需傳輸大量增加的資料，因此，希望 能存在一種新的記憶體架構來應付大量的資料傳輸。 在過去幾年，動態隨機存取記憶體（dram)架構 並未有所突破，除了傳統多工式定址的dram ’最重要 的架構進展是視訊應用中的視訊隨機存取記憶體（ VRAM)，爲了提升系統性能，最近已發展出幾種先進 的記憶體架構，它們是RAMB u s ，擴充資料輸出（

Extended Data Out, EDO) ’ 叢集 E D 0 ’ 同步 DRAM (SRAM)，以上是由Mi cron或Samsung公司所開發， 以及由 Mitsubishi 所開發的 CD RAM ’ RAMTR ON 所開發的EDRAM，和Mosys所開發的多區塊（ MDRAM)，這些新進的架構由於具備先進的架構特點 以及較高的存取速度，故可提升整體的系統性能。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 -4 - A7 B7 3G4242 五、發明説明（2 ) 吾人希望存在一種能應付大量資料傳輸的記憶體，例 如是使用在資料庫，檔案和列印伺服器，多媒體應用中的 #處理機工作站、伺服器及個人電腦。 本發明之總結： 在本發明中所提出的同步多埠動態隨機存取記憶體（ SMPDRAM)是將主記憶體直接地至少一個中央處理 單元（CPU)，一個視訊加速器，或至少一個輸出/輸 入（I / 0)處理機，或二者以上組合的裝置相連，此種 SMP D RAM具有一個使得上述裝置能進行直接存取的 輸出入埠，而針對美國專利於1 9 9 5年3月3 1日所提 出序號No . 08/414，1 18之多區塊交錯式協定 ’可提供更佳性能的實現方案，以降低存取衝突並提升效 能，此專利的方法在此係作爲參考。SMPDRAM所具 備的連結器（crossbar )可使用在主記憶體晶片中，此記 憶體晶片包含一個與C P U直接相連的介面，而無需加入 其它邏輯或晶片組，此記憶體晶片可依據由J TAG埠傳 送的配置資訊，更新記憶體晶片的配置。 有了多埠動態隨機存取記憶體，各個C P U或處理機 可同時存取記憶體，否則的話，各個處理機必須具備自已 擁有的記憶體，此時則需要同步，或是當一處理機正在取 存一記憶體時，另一個處理器必須等待。由於多埠 DRAM的存在，對於低快捷記憶資料相符率的狀況而言 ，諸如資料庫應用、多媒體系統、多工、及多處理機系統 本紙張尺度適用中國國家檩準（CNS > A4規格（210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) 裝. .Λ_ 經濟部中央樣準局員工消費合作社印製 -5 - A7 B7 五、發明説明（3 ) 的應用，可獲致更大的產出。 (請先閲讀背面之注意事項再填寫本頁) 附圖簡述： 圖1 a ，lb ’ 1 C和1 e顯示了各種記憶體的定址 架構，它們分別是傳統的非交錯式記憶體、頁交錯架構記 憶體，單快捷記憶線架構記憶體、雙快捷記憶線架構記憶 體，以及四快捷記憶線架構記憶體。 圖2顯示本發明所提出的記憶體晶片。 圖3針對圖2中的記憶體晶片，顯示其中的記憶體陣 列方塊圖； 圖4中的方塊圖針對圖2中的記憶體晶片，顯示其中 的記憶體次陣列。 圖5 a ，5b及5 c中的方塊圖顯示單一，雙，和四 排的記憶體模組系統》 圖6顯示一個個人電腦系統的方塊圖。 圖7顯示一個雙C P U電腦系統的方塊圖。 圖8顯示一個四C P U系統的方塊圖。 經濟部中央標準局員工消費合作社印製 圖9中的流程圖顯示藉由多陣列交錯方式，自記憶體 晶片中讀取資料的過程。 圖1 0中的流程圖顯示藉由交錯方式，將資料寫入記 憶體晶片中的過程。 圖1 1中的方塊圖顯示一個位於單排記憶體模組和一 主機板之間的介面。 圖1 2中的方塊圖針對一個雙處理機系統的記憶體， 本紙張尺度適用中國國家梂準（CNS > A4規格（210X297公釐） 6 A7 B7 五、發明説明（4 ) 顯示其中單排記憶模組的資料匯流排/插槽連接狀況。 圖1 3中的方塊圖針對三或四處理機系統的記憶體， 顯示其中單排記憶體模組的資料匯流排/插槽連接狀況。 最佳實施例的詳述： 參見圖la ，lb，lc，Id和le ，其中分別顯 示了傳統非交錯式記憶體、頁交錯架構記憶體、單一快捷 記憶線架構記憶體、雙快捷記憶線架構記憶體，以及四快 捷記憶線架構記憶體的定址架構。現參見圖1 a ，傳統非 交錯式記憶體具有1 0 0 — 0至1 0 0_7的記憶體陣列 ，在定址的架構上，是將定址空間分割成相等且連續的位 址區塊，並將此些區塊總稱爲記憶陣列1 0 0，例如，對 一個8 Μ的記憶體而言，記憶陣列1 0 0 - 0，記憶陣列 1 0 0 - 1至記憶陣列1 0 0 — 7是分別被定址爲0 — 1 Μ，1-2Μ 至 7 — 8Μ。 經濟部中央標準局貝工消費合作社印策 (請先閲讀背面之注意事項再填寫本頁) 現參見圖lb，記憶陣列102 — 0至102 — 7定 址的方式是將位址空間分割爲許多的記憶頁（page) ’且 將這些記憶頁連續性地指定給各個記憶陣列’例如’對 1 2 8字組的記憶頁而言，記憶陣列1 〇 2 — 0所指定的 位址爲 0-127，256-383，至 2096896 一 2097023 ;記億陣列102 - 1所指定的位址是 128-255，384- 511 ’640- 767’ 至 2097024 — 2097151 ;而記憶陣列 1〇2 一 7所指定的位址則是6291584-629171 1 ’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印製 A7 B7____ 五、發明説明（5 ) 6292608-6292735 ’6293632-6293759 至 8388480 — 8388607。 現參見圖lc ，記憶陣列102 — 0至102-7是 以單一快捷記憶線爲基礎所構成’記憶陣列1 〇 2 - 0至 1 0 2 - 7所定址的方式是將位址空間以快捷記憶線爲單 位作分割，且將連續的快捷記憶線指定給連續的記憶陣列 。例如，對每個具有4個字組的快捷記憶線而言’記憶陣 列102 — 0所指定的位址是0-3，32 — 35，64 一 67，至 8388 5 76 — 8388579 ;記憶陣列 102 — 1所指定的位址是4 — 7，36 — 39，68 — 71至8388580 — 8388583 ;而記憶陣列 102 — 7所指定的位址則是28 — 31 ，60-63， 92 — 95 至 8388604-8388607。 參見圖Id，記憶陣列102-0至102-7是以 雙快捷記億線爲基礎所構成，記憶陣列1 0 2 - 0至 1 0 2 — 7的定址是以快捷記憶線爲單位作位址空間的分 割，且將連續的快捷記憶線指定給連續的記憶陣列。例如 ，對每個具有8個字組的快捷記憶線而言，記憶陣列 102 — 0所指定的位址爲0-7，64 — 71 ，128 -135 至 8388544-8388551 ;記憶陣列 102 — 1所指定的位址爲8 — 15 ，72 — 79 ， 136 — 143 至 8388552-8399559 ;而 記憶陣列1 0 2 — 7所指定的位址則是1 1 2 — 1 2 7， 176-191，304-319 至 8388592- 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公嫠） f ·裝 訂 {請先閲讀背面之注意事項再填寫本頁) -8 - 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明（6 ) 8 3 8 8 6 0 7 ° 參見圓le ，記憶陣列102 — 0至102 — 7是以 四快捷記憶線爲基礎所構成，記憶陣列1 〇 2 - 1至 1 0 2 — 8的定址是以四快捷記憶線爲單位作位址空間的 分割，且將連續的快捷記憶線指定給連續的記憶陣列。例 如，對每個具有1 6字組的快捷記憶線而言，記憶陣列 102-0所指定的位址是0-15，128-143 ， 192-207 至 8388480-8388495 ;記 憶陣列102 — 1所指定的位址是16 — 31 ，144 — 159，208 -223 至 8388496-838851 1 ;而記憶陣列102 — 7所指定的位址則 是 112-127，176 — 191，304-419 至 8388592-8388607。 對於多個中央處理單元（C P U )多線式的應用而言 ，記憶體1 0 0的架構可降低記憶體陣列存取的衝突，而 在此狀況中，由於記憶體所在的配置，在執行同一種應用 時’上述各個C P U經常會存取相同的記憶陣列。交錯式 架構可針對應用程式的定址，較平均地分佈在記憶陣列中 ，如此可降低二個C P U同時存取到相同記憶陣列的可能 性’而交錯的方式可依據操作系統的型式和系統執行之應 用程式的方式來調整，在1 9 9 5年3月3 1日提出申請 的美國專利序號No · 08/4 14，1 18中有提及記 憶體交錯的方法，在此作爲參考。 參考圖2 ’其依據本發明，顯示記憶體晶片2 〇 〇 ^ 本紙張尺度適用中關家揉準（CNS ) A4^ ( 210X297公釐) ' -9 - I--------f 裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 304242 五、發明説明（7 ) 參考圖3，其顯示記憶體晶片2 0 0中某一記憶陣列的方 塊圖，參考圖4，其顯示記憶晶片2 0 0中某一次記憶陣 列的方塊圖，記憶體晶片2 0 0的架構稱爲同步多埠動態 隨機存取記憶體（SMPDRAM)，然而’此種架構亦 適用於其他型式的動態隨機存取記憶體（RAM)，例如 靜態隨機存取記憶體（SRAM)或快閃記憶體，這種記 憶體晶片2 0 0可以是單一的半導體元件包裝。 爲說明起見，令此記憶體晶片爲一帶有8個8位元或 9位元埠的6 4百萬位元組DRAM，這些輸出入埠可區 分爲4個1 6位元埠，2個3 2位元埠或1個6 4位元埠 。此外，亦存在有8個8百萬位元組或9百萬元組的記憶 體；雖然記憶體晶片2 0 0可以具有其他數目的輸出入埠 和記憶體。 記憶體晶片2 0 0所使用的是圖1 b至1 e中所說明 的多埠交錯式協定，如此可降低二個處理機可能同時存取 相同記憶陣列所發生的時間等待耗損，藉由以快捷記憶線 爲基礎的交錯方式，各處理機可存取一記憶陣列一小段時 間，然後停止存取此記憶陣列，並釋放給已在等待的另一 個處理機。若有二個C P U將同時存取相同的記憶陣列時 ，其中一個C P U的存取動作將先延後，然而，藉由交錯 方式，使得先取得存取權的第1個C P U極有可能存取下 一個陣列，若欲存取的下一筆資料係緊接著第一筆資料放 置時，上述的延遲就可以減少，相反的，對於非交錯式的 架構而言，只要是第一個C P U欲存取的下一筆資料係與 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝·

、1T 10 - A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（8 ) 第一筆資料連續放置時’欲存取與第一個c p u相同資料 的第2個c Ρ ϋ必須等待’因此使得延遲的時間加長。 記憶體晶片2 0 0具有若干個雙向的輸入/輸出（I /〇）捧20 1 — 〇至20 1 — 7 ’ 一個輸入/輸出匯流 排線2 0 7，一個連結器連線2 0 9 ’若干個快捷記憶選 擇器222 - 0至222 — 7 ’若干個內建快捷記憶體 204 - 0至204 — 7 ’若干個連結切換器206 — 〇 至206 — 7，若干個感應放大器214 — 0至214 — 7，若干個記憶陣列2 0 8- 0至2 0 8 — 7以及可規畫 控制器2 1 2爲說明起見’此記憶體晶片2 0 0具有8個 輸入/輸出埠2 0 1及8個記憶陣列2 0 8 ’各個記憶陣 列2 0 8 - 0至2 0 8 - 7分別連接至一個錯誤檢查及修 正（ECC)電路2 1 0 — 0至2 1 0 — 7，在工作站和 伺服器中，記憶體晶片2 0 0有支援C P U所使用的錯誤 檢查及修正功能，對於不需要E C C功能的個人電腦（ PC)而言，記億體晶片200所具備的ECC可修正可 能發生的缺陷，如此可降低生產成本並提升良率，對於可 提供同位檢查的C P U而言’額外存在的位元作爲各輸出 入埠20 1的第9個位元，如下述之說明。記憶體晶片 200亦包含有列解碼器216-0至216 — 3 » 各個雙向輸入/輸出埠2 0 1 — 0至2 0 1 — 7分別 具有一個暫存器202 — 0至202_7，輸入/輸出匯 流排線2 0 7將各個暫存器2 0 2經由接結器連線2 0 9 連接至多個快捷記憶選擇器2 2 2中的各個裝置，因此， (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 Λ 本紙張尺度逋用中國國家橾準（CNS ) Α4规格（210 X297公釐） 11 A7 B7 經濟部中央橾準局貝工消費合作社印裝 五、發明説明（9 ) 對一個暫存器2 0 2的8/9位元輸入而言，各個快捷記 憶選擇器2 2 2-0至2 2 2-7/自各個暫存器2 0 2 一 0至7接收8/9位元的資料。輸入/輸出控制器 2 4 2將控制信號傳送至暫存器2 0 2，如此可根據來自 可規畫控制器2 1 2的控制信號，控制輸出入埠2 0 1和 記憶陣列2 0 8之間的資料傳送。 現參考圖3，各個陣列2 0 8包含有若干個次陣列 308 — 0至308 — 7，各個快捷記憶選擇器222 — 0至222 — 7包含有302 — 0至3 0 2 — 1 5的次快 捷記憶選擇器，如此可控制連結器連線1 0 9和各個快捷 記憶體2 0 4間的資料傳輸。快捷記憶選擇器2 2 2可以 是，例如，若干個通過電晶體（pass transistor)所構 成，此電晶體可將一個位元由連結器連線2 0 9接連至一 個次快捷記憶體3 0 4，各個快捷記憶體2 0 4包含若干 個次快捷記憶體3 0 4 — 0至3 0 4 — 8，這些次快捷記 憶體用以儲存在記憶體和輸出入埠2 0 1間傳送的資料， 各個連結切換器2 0 6包含有若干個連結切換器3 0 6 -0至3 0 5 — 1 5，如此可選擇性地將次快捷記憶體 302連接至各別的記憶體次陣列308，ECC電路 2 1 0包含若干個ECC電路3 1 0-0至3 1 〇 — 7， 各個ECC電路3 1 0 — 0至3 1 0 — 7針對所對應的一 對連結的切換器3 0 6 — 0至3 0 6 — 7，提供錯誤檢查 和修正。每一行次陣列具有一個相對應的感應放大器 3 1 4，資料將如下述之方式，針對每一次的定址動作中 (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 Λ 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -12 - 經濟部中央標準局員工消费合作社印製 A 7 B7 五、發明説明（10) ’在記憶次陣列3 0 8中的記憶細元中傳輸。 參考圖2，在電源開啓時，記憶體晶片2 0 0透過一 個介面埠2 2 4，接收到陣列和控制信號配置資訊，以便 規畫可再規畫控制器2 1 2，該介面埠2 2 4最好是一個 J TAG埠，此控制信號資訊的配置可以針對特定的處理 機’諸如某一族系的處理機，或針對選擇資料的信號配置 ’例如輸入/輸出信號的電壓準位，諸如低電壓電晶體-電晶體邏輯（LVTTL)或增強射撃式邏輯（GTL + )° 爲了提供位元組寫入能力，可再規畫控制器2 1 2具 有一分離的位元組致能（B E )信號2 2 3來與各輸出入 埠2 0 1相連，如此可進行寫入動作。可再規畫控制器 212具有一分離的備妥（BRDY)信號226，作爲 開機時配置資訊的一部份，而該備妥信號可經由規畫來與 任一個輸出入埠2 0 1搭配工作。可再規畫控制器2 1 2 接收位址（A0 — A24)信號2 2 8且依據開機時所出 現的陣列控制信號來定址記憶陣列2 0 8。以下將詳述此 種定址的方法。可再規畫控制器2 1 2將位址信號傳給列 解碼器2 1 6-0至2 1 6 — 3以選取記憶陣列2 0 8中 的列（rows)，可再規畫控制器2 1 2將選擇信號傳送給 陣列/快捷記憶線選擇器2 1 8 — 0至2 1 8 — 3，如此 可選擇性地將連結切換器2 0 6連接至快捷記憶選擇器 2 2 2 ° 璋辨識（I D)信號2 3 0用以規畫可再規畫控制器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 -13 - 經濟部中央梂準局貝工消費合作社印製 A7 _______ B7 五、發明説明（n) 2 1 2以定義輸出入埠2 0 1 — 〇至2 〇工_7的埠編號 (例如璋0至埠7),爲避免匯流排的衝突，各個記憶體 晶片2 0 0最好能以相同的方式動作，如此可使得同一記 憶區塊中的所有記憶晶片2 0 〇進行相同的仲裁選擇，因 此’記憶體晶片2 0 0將依據埠編號來賦予優先權，舉例 而言’埠〇具有最高的優先權，而埠7的優先權則最低， 如此使得各個處理器依照次序來作連結，而使用者亦可視 要來規畫優先權’時脈（C 1 k )信號2 3 3則提供讀寫 動作所需的時序控制。 —對選擇（S E L )信號2 4 0提供了定址記億體晶 片2 〇 〇所需的識別處理，以下將配合圖6來加以說明， 記憶體晶片2 0 0具有一個用以接收控制信號的介面。針 對與奔騰（Pentium)處理機相介面以進行記憶體讀寫動 作解碼之所需，這些控制信號可包括：AD S， CACHE，M/I 0，D/C 和 W/R。 針對陣列控制信號，可再規畫控制器2 1 2能將記憶 體陣列2 0 8和輸入/輸出埠2 0 1配置成任何數目的可 能配置型式，爲清楚說明起見，ηιΧ n2/n <2>< η3χ η4的格式係用以表示具有111埠，埠寬爲η2位元（或 n2>位元，若未使用同位），n3陣列以及陣列深度爲 n4位元的配置，舉例而言，如圖6中的說明’此配置可 以是2x32/36x8x256Kb。如圖7中之說明 ’該配置亦可以是4xl6/18x8x512Kb。如 圖8中之說明，此配置爲8x8/9x8xlMb ;或者 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. -a •Λ -14 - A7 B7 經濟部中央橾準局負工消費合作社印製 五、發明説明（12 ) 爲lx64/72x4x256Kb (未顯示），若記憶 體晶片200被配置爲2x32/36x8x256Kb ，舉例而言，則有4個輸出入埠存取被選取到的陣列。在 lx64/72x4x256Kb的配置中，是平行地存 取二個記憶陣列。 控制信號可搭配特定的處理機，顯示在圖2中的記憶 體晶片2 0 0配置是一個預設的配置，且可與加州， Santa Clara的Intel公司所製造的X 8 6系列處理機相容 ，此配置具有8位元寬的輸出入埠，有2 X 3 2 X 8 X 2 5 6 K的記憶配置，有錯誤檢査和修正功能，且具有單 一快捷記憶線交錯協定。 記憶體大小可藉著將其他的記憶體晶片2 0 0平行地 加入原有的記憶體晶片2 0 0而得到擴充。如圖6中的實 施例所示，可實現不同密度和配置的記憶體架構。在單一 CPU的系統，例如個人電腦中，記憶體晶片200可作 爲傳統6 4位元寬的記憶體，如此可增加8百萬位元組， 或者（如圖6所示）2 X 3 2位元寬的記憶體，其中使用 了連結器2 0 6來分隔輸入/輸出和C P U的存取。此種 2 X 3 2/3 6位元寬的架構所承受的負荷較少，但增加 了 1 6百萬位元組的記憶體，同理，若記憶體晶片2 0 0 係作爲一個4 X 1 6 / 1 8的記憶體，則所增加的記億體 爲3 2百萬位元組，此外，若其作爲一個8 X 8的記憶體 ，所增加的記憶體爲6 4百萬位元組。 各個記憶陣列2 0 8具有若干個通常是連接成行列的 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） I---------f ·裝-- ·- (請先閲讀背面之注$項再填寫本頁)

、1T

J Λ 15 - 經濟部中央標準局貝工消費合作杜印製 A7 ___ B7 五、發明説明（13) 記憶細元（未顯示），舉例而言，這些記憶細元可以是傳 統的動態隨機存取記憶體細元，例如，對一個8陣列的記 憶體而言’這些細元可連接爲8K列及1 . 1 5 2行，成 行的細元均爲交錯的配置，如此錯誤檢査和修正電路 2 1 0可檢查出記憶陣列2 0 8中的單一缺陷，並予以修 正，甚至是影響相鄰記憶體細元的多個缺陷，而這些記憶 體細元係位於不同且交錯的記憶群。行感知放大器2 1 4 可經由選擇來與連結切換器2 0 6相連，以便將行資料指 派給快捷記憶體2 0 4。 記憶體陣列2 0 8包含三部位：資料部位，錯誤檢査 及修正（E C C )部位和一個混合部位；若有E C C的功 能，則混合部位作爲E C C之用，若無E C C之功能，貝 作爲各輸出入埠的附加位元，例如，記憶陣列可將8 K X 1K的空間用於資料，將8KX128用於ECC，若配 置有E C C之功能，或者作爲各輸出入埠的第9個位元。 各個E C C電路2 1 0-0至2 1 0 — 7具有一個用 於寫入動作的傳統式E C C產生器以及用於讀取動作的傳 統式檢查器，E C C電路2 1 0修正單一位元錯誤，並檢 知雙位元錯誤，因此，在記憶體陣列的讀取期間，E C C 電路210將檢査ECC，而在寫入期間，則產生ECC ，並透過介面璋2 2 4將E C C錯誤記錄下來。 現參見圖4，一個次陣列3 0 8包含若干個記憶行群 401 — 0至401 — 7，爲說明起見，各個次陣列可分 爲1 4 4行，在圖4中顯示出：具有行0至1 4 3的次陣 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 λ -16 - 經濟部中央樣準局貝工消费合作社印製 A7 B7 五、發明説明（14 ) 列308 — 0，連結切換器306 — 0和306 - 1 ，快 捷記憶體3 0 4 — 0和3 0 4 — 1 ，以及快捷記憶選擇器 302-0和302 — 1 ，其他的次陣列308，連結切 換器3 0 6，快捷記憶體3 0 4和快捷記憶選擇器3 0 2 具有相同的架構。 各個輸入/輸出埠2 0 1 - 0係透過連結線2 0 9中 各別的互連群4 0 3 — 0至4 0 2 — 7而與各個快捷記憶 選擇器302 — 0和302 — 1相接。 各個快捷記憶體3 0 4包含有次快捷記憶體4 0 4 -0至404 — 9，各個快捷記憶體304爲4字組深X 3 6位元寬，至少可存放一次X8 6系列處理機中的4個 快捷記憶線，其中X8 6系列處理機是由加州Santa Clara的Intel公司所製造。各個快捷記憶體3 0 4可以先 暫存欲寫入的資料，直到記憶體陣列2 0 8有時間處理該 資料，而對資料的讀取而言，可預先取出下一個連續的快 捷記憶線。各個次陣列4 0 4具有一個可再規畫控制器 2 12所使用的配合用標示（tag)，如此可確定是否有 快捷記憶相符（hit)發生，各個快捷記憶選擇器3 0 2 選擇性地將互連群，以及輸入/輸出埠2 0 1 - 0至 2 0 1 — 7連接至次快捷記憶體4 0 4。一對連結切換器 306 — 0至306 — 1包含有連結切換器406 — 0至 406 — 17，以便將快捷記憶體304 — 0和304 — 1中的次快捷記憶體404 — 0至404 — 8透過ECC 電路3 1 0_0連接至感知放大器3 1 4。 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -17 - (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局貝工消費合作社印褽 A7 ___ _B7__五、發明説明（15 ) 參考圖2至圖4，對於快捷記億體大小的選用，應在 小快捷記憶的經濟性和大快捷記憶的儲存大容量之間作一 妥協。快捷記憶線的數目愈大，則陣列存取的機會將會減 少，而記憶頁不符（miss)發生的機會將會增加，若儲存 的快捷記憶線愈少，則陣列釋放給等待存取之其他輸出入 埠的速度愈快。藉著改變各陣列中的行數，可調整快捷記 憶體的大小。一個較大的快捷記憶體需具有較多的行以及 較少的列。 欲存取一個陣列2 0 8中的資料，首先選擇其中的列 (或記憶頁page)，接著資料被感知且栓鎖在相對應的行 感知放大器2 1 4。當錯誤檢査和修正電路2 1 0將針對 記憶陣列2 0 8，如前述之方法檢查其中各列的資料，在 被定址到的記憶行中，資料將經由連結切換器2 〇 6與適 當的快捷記憶體2 0 4相接，此資料經由輸出入埠的快捷 記憶選擇2 2 2，以及經由連線2 0 9，傳送至輸入/輸 出匯流排線2 0 7，且經由輸入/輸出埠2 0 1傳送至輸 入/輸出端。如此可避免必須存取陣列2 0 8，且若另一 個處理機已存取陣列2 0 8至另一記憶頁，亦可避免潛在 的sB憶頁不符（miss)發生。 連結切換器2 0 6亦具備有SNARF功能，其中， 一個C P U可讀取另一個C P U正寫入陣列中的資料，在 此狀況下’一個記憶陣列2 0 8被連接至埠2 ο 1 - 〇中 的一個和埠2 0 1 — 〇至20 1 — 7中的至少一個填，其 中埠2 0 1 — 〇至2 0 1 — 7係用於資料的寫入，而埠 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) '裝_ 、?τ. λ 18 - S04242 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 16 ) 2 0 1 — 0 和 2 0 1 一 7 則 用 於 資 料 的 讀 取 同 理 資 料 可 由 一 輸 出 入 埠 傳 送 至 另 一 埠 例 如 當 C P U 直 接 存 取 輸 入 / 輸 出 裝 置 時 〇 記 憶 陣 列 2 0 8 的 行 是 成 群 存 在 的 舉 例 而 以 8 行 爲 '~- 群 各 個 行 群 被 連 結 至 連 結 切 換 器 其 中 的 連 結 切 換 器 將 依 據 陣 列 和 控 制 配 置 資 訊 將 各 行 連 接 至 快 捷 記 憶 體 2 0 4 此 處 的 連 結 切 換 器 是 — 個 8 X 8 的 切 換 器 〇 當 埠 2 0 1 連 接 至 — 陣 列 2 0 8 時 根 據 快 捷 記 憶 選 擇 位 元 ， 如 表 I 至 IV 中 的 說 明 A 0 和 A 1 位 址 信 號 2 2 8 而 且 若 有 業 集 存 取 動 作 發 生 時 快 捷 記 憶 線 交 錯 式 協 定 ( 線 性 或 灰 階 式 ) 埠 2 0 1 所 用 之 1 6 個 次 快 捷 記 憶 體 3 0 0 中 的 — 個 將 針 對 各 個 週 期 透 過 其 快 捷 記 憶 選 擇 2 2 2 連 接 到 埠 2 0 2 的 輸 入 / 輸 出 匯 流 排 線 2 0 7 直 到 兩 者 間 的 資 訊 傳 遞 結 束 0 各 個 次 快 捷 記 憶 體 均 具 有 一 個 各 個 輸 入 / 輸 出 位 元 所 使 用 的 位 元 因 此 須 具 備 4 個 次 快 捷 記 憶 體 以 供 應 —· 個 快 捷 記 憶 線 而 每 一 次 有 4 個 快 捷 記 憶 線 暫 存在 各 個 輸 出 入 埠 或 各 組 輸 出 入 埠 中 的 各 個 陣 列 中 〇 根 據 埠 配 置 可 如 表 I 中 所 示 地 定 址 快 捷 記 憶 線 和 陣 列 而 交 錯 式 的 協 定 可 分 別 提 供 諸 如 單 一 二 個 或 4 個 能 暫 存 4 8 或 1 6 字 組 的 交 錯 方 式 0 在 表 —. 中 括 弧 ( ) 中 的 數 巨 等 於 存 放 於 快 捷 記 憶 體 Γϋζ. 中 字 組 的 數 量 A 0 — A 1 位 址 信 號 2 2 8 係 使 用 在 非 叢 集 動 作 中 如 此 可 白 ^· 個 快 捷 記 憶 線 中 選 取 — 個 別 的 字 本紙張尺度適用中國國家橾準（CNS > A4規格（210X297公釐） -19 - A7 B7五、發明説明（17)組。 ---------^威------1T------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -20 - A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（18 ) 表I —陣列/讎記讎選擇 交錯協定 記憶體 單⑷ 雙⑻ 四（1 6) 頁 埠 架構 陣列/快捷記讎選擇 選擇 ID (s) 8X8/9X8xlMb A2-4/A5-9 A3-5/A2, 6-9 A4-6/A2, 3, 7-A9 A10-22 3 4X16/18X8X512 Kb A2-4/A5-8 A3-5/A2, 6-8 A4-6/A2, 3, 7, 8 A9-21 2 2X32/36X8X256 Kb A2-4/A5-7 A3-5/A2, 6-7 A4-6/A2,3,7 A8-20 1 1X64/72X4X256 Kb A2,3/A4-6 A3,4/A2, 5, 6 A4, 5/A2, 3, 6 A7-19 0 -；---------f -裝-- (請先閱讀背面之注意事項再填寫本頁) 訂

J Λ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 A7 B7五、發明説明（19) 快捷記憶線的分佈構成了表π，最高次位址（ah ) 是A22位址信號228。 __表 II - for 8x8/9xSxlMb (ah = A22)_ ~ Anay4 ATay3 Aray2 />nay1 ； MayO Line#； _Anay7_Anay6 j〇nay5 2,097,149 ： 2CH7,151 ： a〇Sf7,150 ； 2,097,149 ： ^007,148 ： 2,097,147 2,097,146 ： 2,097,145'乏597^^';飞5^:12+'「_^^石1'—云0^'1：33了''^^^运 ................................................................................................ 之097,144 aCB7^36 ncciy： ^XX\ '259<rli 159^2 63! 62! 61： 60Ϊ 5Θ： 5S： 57i 56! s ： — 一可' 51厂 ~49Ϊ""""" ~7： 4T： 4© 45； 44! 4Ϊ 42 41! 4tt 6 3Θ： 38: 37： 36; 35： 34； 33； 32丨 5 31： 30； 29| 28： 27 26 25： 执 4| 23： 22： 21： 20丨 19 18： 17： 16： a 15： 14; 13 12： 11： ία 9： 8： a ； J, — 6：…·"… 5i 4| 3： 2 1ΐ 0： 1! (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局貝工消費合作社印製 記憶陣列2 0 8可分割爲兩個共同工作的組群；各組 群具有其自身所擁有的交錯式結構，各個記憶陣列2 0 8 組群具有交錯式位址’此位址不同於其他記憶陣列組群的 交錯式位址，例如，記憶陣列2 0 8可分割爲兩個組群’ 第一個組群係作爲共有視訊記憶體的二個陣列2 0 8 一0 至2 0 8 - 1 ’而第2組群係作爲主記憶體的六個陣列 2^0 8 — 2至2 0 8 — 7 ’其中’六個陣列2 0 8彼此交 錯，而其他二個陣列亦彼此交錯’可能的組群爲：2 1 6 ，3 1 5 ，4 1 4 ’然而’若存在有超過一整列的晶片時 ，則只使用到4/4或8/0的組群’這種組群將影響到 陣列和快捷記憶線的選擇’各個組群擁有其本身特有的解 碼功能’如此可保證不會有一個連續的快捷記憶線存在於 本紙張尺度適用中國國家梯準（CNS ) A4規格（2丨〇〆297公釐） -22 - 經濟部中央樣準局員工消費合作社印製 304242 at B7 五、發明説明（2〇 ) 相同的陣列中，並可簡化解碼，快捷記憶線和陣列可以表 m所示之4陣列交錯方式來定址。 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） .I---------f 裝------訂------ (請先閱讀背面之注意事項再填寫本頁) -23 - A7 A7 經濟部中央標準局員工消費合作社印製 _B7 五、發明説明（21 ) 表m—4陣列交錯 交錯協定 記憶體 單（4 ) 雙（8 ) 架構 陣列/快捷記憶線選擇 選擇 8 X 8/9 X 8 X 1Mb A2,3,22/ A4-8 A3, 4, 22/ A2,5-8 A4,5,22/ A2,3,6-8 A9-21 4X16/18X8X512 Kb A2,3,21/ A4-7 A3,4,21/ A2,5-7 A4,5,21/ A2, 3, 6, 7 A8-20 2 x 32/36 x 8 x 256 Kb A2,3,20/ A4-6 A3,4,20/ A2,5, 6 A4, 5, 20/ A2, 3, 6 A7-19 1 x 64/72 X 4 X 256 Kb A2, 19/ A3-5 A3,19/ A2,4,5 A4, 19/ A2, 3,5 Al A2 A3 A4 J---------f 袭-- (請先閱讀背面之注意事項再填寫本頁) 訂

J Λ 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -24 - A7 B7 五、發明説明（22 )4/4的快捷記憶線分佈構成表IV。 _表 IV - for 8x8/9x8xlMb (Ah = A22)

Array7 Aray6 i Arrays ； Aray4 2/397,151 ： 2,097,150 ； 2,097,149 5 2^397,148 一一 .》«ί>·.ι_ι III.· I "和——- - --m-rr· -Γι l l _ _ 周 l_ . . l. 2,007,147； 2,097,146 I 2,007,145 * ^007,144 一一·“··“· ------,, ---,—— ^097,139 ΐ ^097,138: 2,097,137; Ζ097,136 1,048,607! 1t04ae〇6i 1,048,605： 1¾¾¾ 丁 1,048,(1¾

Anay3 i Anay2 i Anayl AnayO Line#： W8575 ToiasyT Tcwb'^ Τ0485Ώ 1,048574; 1,048,573； 1^)48,572： _ I· _>· _I· I_¥·，_一· 1,018570 ： 1,048^69 ： 1,048568 ： 25EKr1 1,04^566； 1,048565； 1,01^564 256K2 1,018^62； 1,048,561 i 1,048560： 256K3：

1,048,591 ； 1.C 1,048596 Tf048^2* 7,0¾¾ TC48584 ；1,048,582 ; ΐ:·ό^έέΤ…Τ:6^^ό· 75¾¾ 丁 發 31 3〇i 29i 28! s 27 26丨 25! 24! 7 23 22! 21 I 20! e "Ϊ9 18 i 17： 16 i 5； 15 14 i 13： 12! 4 ~ 10; 9： 8; 3 7 6; 5; 4; 2 3 2； 1 : 0 1: (請先閲讀背面之注意事項再填寫本頁) 裝. 對於2/6和3/5交錯方式而言，類似表IV中的樣 式是可以使用的，然而’表V顯示了 一種可簡化位址解碼 的另一種樣式。 訂 經濟部中央榡準局員工消費合作衽印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 25 - 7 Β 經濟部中失標準局貝工消費合作社印裝 五、發明説明（23 ) 表V—2/6或3/5陣列交錯

交錯協定 記憶體 單（4) 雙（8) 四（1 6) 頁 架構 快捷記憶線/陣列選擇 A H 選擇 8X8/9X8xlMb AS〇- i/CLS〇, 1， A4-6 ASo, ι/CLSo, l, A2,5, 6 AS〇, ι/CLSo· 1， A2, 3, 6 22 A7-19 4X16/18X8X512 Kb AS〇, ι/CLSo, l, A4,5 AS〇, ι/CLSo, i, A2,5 AS〇，ι/CLSo, 1， A2,3 21 A6-18 2X32/36X8X256 Kb AS〇, ι/CLSo, l, A4 AS〇, ι/CLSo, 1， A2 N/A 20 A5-17 1X64/72X4X256 Kb N/A N/A N/A (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 λ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26 - A7 304242 B7__ 五、發明説明（24) 其中Ah爲最高次位址’而Al爲最低次位址。 (請先閱讀背面之注意事項再填寫本頁) 對於6 L / 2 U ( 6個陣列爲低次陣列’而2個陣列 爲高次陣列）交錯方式而言’位址的選擇信號可定義爲： AS2 = Ml+i/Al + AhAh-1+ Ah/Al; ASi = /AhAl + AhAh-1; AS〇 = AH-2； CLSi = Ah/Ah-1 + Al+1Al + AhAl； CLS〇 = /AhAh-1 + AhAl+i 6 L/2 U的快捷記憶線分佈構成了表VI ° 表 VI - 6L / 2U for 8x8/9x8xlMb (Ah = A22) ：ATay7 Anay6 Aray5 Anay4 Aray3 Array2 Arayl finayO ； Line# ；2,007,151 ； 2,C07,15O 1,572,861 1^2,800 1,048575： 1,048574 1,572,863! 1^72,862 ： 256K [1^,007^ 1,835,006 1310,717： 1310716 524287： 5242B6 1,310,719： 1^10,718^ 2S6K-1 786^429 ! 78^428 78W31 ： 1,048#; ί 1,83B，0Q5: 1,835,0¾ 26ai41 ： 26ai40； 262*143 丨 262J42 524285： 524284; 256Κθ; ： · ： · i · ; · ·'·"·：· » 丨» i»」 i ： :: ·：·'·!· 參 丨雖丨 »: ； · ： · ; 9 ί 參 : ： ： ： ： ·:··:» 參 ：#丨· ： · ! ♦ ♦丨 參; ：1,835t015； 1,835,014 1310,725： 1^10,724 786,439 ! 786^438: 130,727^13107¾ 丨 8; ί 1572,871 ： 1572,870 Γ'ί^έ^Τ'Τ^0Ϊ2 1,0«^81 ： 1,048590 26^151 丨 262,150： 1,018,583： 1,048582 j 7 —品涵……………^4^'；.一7^^Tm7Q5^e}——飞 I 1,572^69! 1572^68 ΓΤ^；οτΓΠ^οϊο' 5! 4； 7| 匕函㊉运河__5_ j 1,572,867； 1,572,806 Γι,835ΑβΤι33^ι5' 1,wa577； 1,048,576： 262,147； 262,146： 1,048,579： 1,048^78； 3 ；1,572,866： 1572,864 1 ： 0 3i 2 262,146； 262,144; 1 經濟部中央標準局貝工消费合作社印製 對於2L/6U交錯方式而言，AS信號是反相的。 對於5 L/3 U交錯方式而言’位址選擇信號可定義 本紙張尺度逋用中國國家梂準（CNS〉A4规格（210X297公嫠） -27 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（25 ) AS2=AL+1Al/Ah + AhAh-1 + AhAh-2； ASi=/Ah/Al+1 + Ah/Ah-I/AlAh-2 + AHAlAH-1 + AhAh-1/Ah-2； AS〇=/Al+i/Al/Ah + /Ah/AlAh-1 + Ah/Al + Ah/Ah-iAh-2； CLSI = Ah-iAh-2 + Ah-i/Ah-2/aL + / AH-l/ aH-2Al；

CLS〇 = /AhAh-2 + Ah-1/Al+iAl + Al+iALAH 5 L/3 U的快捷記憶線分佈構成了表W。 表 VII - 5L / 3U for 8x8/9x8xlMb (Ah = A22)

Aray6 Aray5 Anay4 Aray3 Aray2 Arayl Ara/0 Lire# ：1,835,a»： a〇97,151 ： aG07,148 1,Οί8575： 1,048572 聊 573: 1,048574： 131Q719 256K 1,835,006： ZC07,149: 戰150 2Gai43： 786,428 262,141 ： 786,430； 13ia717 259<·1 ；1,5Ώ,8Θ3： 1,835,007： 成863 E2A2S7. 524284 524285'： 1310716; 524^6 259^-2 ：1^2,862； 1,835,005： 1572.861 7Β&431 i 262,140^ 78&429ί 1310718； 2^142 259« 參 • • • • • • 參 參 • • • • • • • ；1,52,868 1,835,015 i 1,835,012 786Ι43Θ； 786^436 786^437； 786^438 i 1,048,583； 8 ；1^870 1,8$t013! 1,835,014 7! 524292 5； 5^29^! 1,018^81 ： 7 i 1310^24 131^727 262,151： 松148 262,149； 1,048580： 2B2,150; 6 ;1310-7¾ 1,572369： 131QT25 524295： 4 524293； 1,048582： 6: 5 ! 1,572,8^ 1,835,011 ： 1,835,006 78^435: 78^432 786^433： 786^； 1,018579： 4 ί 1,572.806 1,825,0C6i 1,835,010 3： 524238 1 ： 5^290 Ϊ 1,018,577* 3 j 1^CV72D 1,572,857: 13ΐα^23 23^147； 22,144 262,145! 1,048,576! 运 146; 2 ! 1310,722 1,572,865! 131Q721 524,291 ： 0 524239; 1,0^578 2； 1 對於3 L/5 U交錯方式而言，A S信號是反相的。 亦可使用其他的樣式’這些樣式簡化了解碼’也保證 不會有二個連續的快捷記憶線存在於相同的陣列中，各個 樣式是具有4個快捷記億線的增量’且在各個記憶頁中重 覆出現，各記憶頁中的增量與輸出埠的組群相關。 參考圖5a ，5b和5c ’它們分別顯示出一個，二 個和四個單排記憶模組系統5 0 0，5 0 1和5 0 2的方 塊圖。特別值的注意的是在圖5 a中，系統5 0 0包含一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝_ 訂 -28 - A7 B7 五、發明説明（26 ) 對處理器5 〇 4 — 0和5 0 4 - 1 ’以及一個單排記憶模 組5 〇 6 — 〇，它包含了同步同埠動態隨機存取記憶體（ SMPDRAM) 508 — 0 至 508-3，此模組 5 0 6可以是以下圖1 1所說明的單排記憶體模組（ (S IMM) 1 102，而系統500的連結可以是圖 1 2所說明的方式，處理器5 0 4-0的資料匯流排 5 1 〇可區分爲組群5 1 0 — 0至5 1 0 — 3，各個組群 具有預設的位元數目，同理，處理機5 0 4 — 1的資料匯 流排512可區分爲組群512-0至512 — 3，各個 組群具有預設的位元數目。組群5 1 0 — 〇至5 1 0- 3 和5 1 2 - 0至5 1 2_ 3最好各包含各資料匯流排 510和512的相同位元，510-0至510 — 3中 的各個組群係連接至各別的SMPDRAM 508-0 至508-3 ;同理，512-0至512 — 3中的各個 組群將連接至一各別的SMPDRAM 5 0 8 - 〇至 (請先閲讀背面之注意事項再填寫本頁) 裝. -訂. 經濟部中央標準局員工消費合作社印簟 I ο 1 是匯個資 4 1M1 以料各的 06A 圖可資 ，1 5 o R 下結的 7 一 機 5D 以連 ο 1 4 理組 P 是的 一 4 ο 處模 Μ 以 1415 對體 S 可 005 器 一 憶了 6 5 5 至理 含記含 ο 統機 ο 處 包的包 5 系理 -， 1 排 6 組，處 4 理 ο 單 ο 模 2 。 1 同 5 對 5 , ο 式 5 ， 統一組 3 1 方群目 系及模 I 1 的組數 ， 以個 8 Μ 明爲元 b ，各 ο Μ 說分位 51 > 51 所區的 。 圖 I 1 至 S 中可設 3 見 4 _ ο 的 24 預 | 參 ο 6 I 明 1 1 有 8 現 508 說圖 5 具 ο 和 5 0 所下排群 5 ο 和 5 中以流組 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） -29 - A7 B7五、發明説明（27 ) 料匯流排5 1 6可區分爲組群5 1 6 — 0至5 1 6 — 7 , 各個組群具有一預設的位元數目。5 1 4 - 〇至5 1 4 — 匯 料 資’ 個 ο 各 | 含 4 包 1 好 5 最群 群組 組。 的元 7 位 I 同 6 相 I 的 5 6 至 1 ο 5 - 和 6 4 II 5 5 和排 7 流 4 1 5 2 - 4 IX 5 ο 6 IX 5 群 組 和 6 I 4 5 2 的 I 1 6 I 1 6 5 ο , 5 8 組 1 模 5 至和 接 ο 連 I 各 8 6 1 I 5 6 1 Μ 5 A ， R 4 D I p 6 M IX Qw 5 別 ’ 各 5 I 6 1 I 5 4 ， 1 3 5 1 , 6 3 1 i 5 4 ， X 1—I 5 1 ， 6 IX 1± - 5 4 群 1 組 5 和 群 7 組一 ， 4 00 1J_ I 5 5 ^--------^ ^-- (請先閱讀背面之注意事項再填寫本頁) 別 各。 的 3 ο I I 8 6 1 ο 5 5 和 組 ο 模 I 至 8 接 1 連 5 自 各 Μ 7 A - R 6 D 1 p 5 M ， s 4 至 o o 5 I 機 6 理 o 處 5 對組 一 模 含憶 包記 2 排 ο 單 5 個 統 4 系及 ’ 以 C , 5 1 圖 I 見 4 參 ο 5 和 8 3 5 排 流 Μ 匯 Α 料 R資 D的 ρ ο Μ - 5 4 含 ο 包 5 6 機 ο 理 5 處 組。 模 3 各-, 8 3 3 I 5 6 至 ο ο 5 | 5 5 至機 ο 理 1 處 4 > 2 理 5 同 群’ 組目 爲數 分元 可位 4 的 2 設 5 預 2 ο 有排 具流 二二丨 vum 群匯 組料 各資 ’ 的 7 1 I 1 4 4 訂 經濟部中央標準局員工消費合作社印製 具 群 組和 個 7 各-， 4 7 2 1 5 6 至 2 ο 5 | 至 4 ο 2 - 5 6 群 2 組 5 , 群目 組數 爲元 分位 可的 6 設 2 預 5 有 5 5 4 排 2 流 5 匯， 料 ο 資 I 別 4 各 2 含 5 包群 各組 好’ 最元 7 位 1 同 6 相 2 的 5 6 至 2 ο 5 - 和 6 4 2 2 6 一 2 6 5 3 和 ， 5 2 ο 組 I | 模 8 6 至 2 2 接 5 5 連 群自 Μ 組各 A 和 6R 6 I D 1 6 P 4 2 Μ 2 5 S 5 ， 的 ， 4 中 4 I 3 - 6 - 4 2 6 2 5 3 5 ， 5 ，2 至 2 _ ο 本紙張尺度逋用中國國家橾準（CNS > A4規格（210X297公釐） -30 - 經濟部中央橾準局貝工消費合作社印裝 A7 B7 五、發明说明（28) 528 — 3 ’ 組群 524 — 1，524 — 3，524-5 ，524 — 7 和組群 526 — 1 ，526 — 3，526 -5，526-7各自連接至模組536 — 0至536 — 3 的 SMPDRAM 528-0 和 528— 1。 參考圖6 ，其中的方塊圓顯示出—個個人電腦（Pc )系統6 0 0，此系統中具有2 X 3 2/3 6架構的記憶 體602、一個中央處理單元（CPU) 604和一個輸 入/輸出處理器6 0 6，記憶體6 0 2包含有若干個記憶 區塊6 0 8 — 0至6 0 8 — 3，各區塊6 0 8包含有記憶 晶片2 0 0 ’對於例如是奔騰（Pentium)晶片的6 4位 元處理機而言，各個記憶區塊是6 4位元的寬度，有二個 匹配記憶體晶片200中二個選擇（SEL)接腳240 的附加位址線（A2 3 — A24)可針對晶片20 0中的 各個區塊6 0 8，提供單一的位址，有了這些附加的位址 線’有多達4個晶片的記憶體區塊可在不需要外加解碼的 狀況下使用。 參考圖7，其顯示出一個雙CPU電腦系統7 0 0的 方塊圖，這樣的系統可使用在個人電腦或工作站上。有一 個输入/輸出匯流排702與CPU 704—1和 7 0 4 - 2，和一個視訊處理機7 0 8相接，如此可使得 CPU 704透過一個輸入/輸出處理機706直接對 輸入/輸出裝置（未顯示）作讀寫，輸入/輸出匯流排 7 0 2可以是一種高速輸入/輸出匯流排，例如一個 RAMB u s ，或是一個迷你輸入/輸出匯流排，該匯流 本紙張尺度適用中國國家橾準（CNS } A4规格（210X297公嫠） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 -31 A7 ^04242 _ B7 五、發明説明（29 ) (請先閱讀背面之注意事項再填寫本頁) 排是使用在Intel公司所製造的Triton晶片組中。輸入/ 輸出記憶體傳輸是透過輸入/輸出處理機7 0 6以及與輸 入/輸出處理機7 0 6搭配使用的記憶體匯流排所掌控。 記憶體匯流排7 1 4 — 1和7 1 4 — 2分別將CPU 704 - 1和704 — 2連接至若干個SMPDRAM記 憶體71 1_0至71 1_3以進行資料的傳輸，記憶體 7 1 1可以是記憶體晶片2 0 0，爲簡單說明起見，本文 提及的記憶體7 1 1具有4個資料埠和4個記億陣列，4 個資料陣列中的各個陣列包含了前述8個8位元埠中的二 個8位元埠，此外，在各個晶片中有8個陣列，而非簡化 說明的4個。記憶體71 1 — 0至71 1 — 3分別了包含 陣列 712-0 至 712-3 ，712 — 4 至 712 — 7 ，712 — 8 至 712 — 11 ，以及 712-12 至 7 1 2 — 1 5。在圖7中，記憶體7 1 1內的連線係圖示 爲連結器連線。 經濟部中央橾準局員工消費合作社印製 記憶體匯流排7 1 6將視訊處理機7 0 8連接至記憶 體71 1 - 0至71 1 — 3以進行資料傳输，而記億體匯 流排7 1 8則將輸入/輸出處理機7 0 6連接至記憶體 7 1 1 — 0至7 1 1 — 3以進行資料傳輸。對於各資料匯 流排714 ’ 716和718而言，資料匯流排中的相同 位元可連接至相同的記憶體7 1 1 ，例如，資料匯流排中 的位元0到1 5爲各個CPU704所用，資料匯流排 7 1 6中的位元0至1 5爲視訊處理器7 0 8所用，而資 料匯流排7 1 8中的位元〇至1 5則爲輸入/輸出處理器 本紙張尺度逋用中關家縣（CNS )八4祕（21GX297公釐) "" -32 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（30) 7 0 6所用，以上各個匯流排均與記憶體7 1 1 ~〇相接 〇 各個記憶體陣列7 1 2 — 0至7 1 2— 1 5提供一個 BRDY信號給一個別的處理機。CPU704 — 1和 704 — 2，輸入/輸出輸出機706和視訊處理機 7 0 8將位址信號透過一個位址匯流排7 1 4傳送給記憶 陣列712_0至712 — 15 ，而控制信號（未顯示） 可使得處理機能夠仲裁位址匯流排（如Intel P6處理機之 作法），然後直接控制記憶體。 由於各個陣列2 0 8有其自己的記憶頁相符或不符， 因此各個記憶陣列7 1 1能將一個別的備妥信號（ 8尺〇丫）2 2 6提供給各個〇卩11704，視訊處理機 7 0 8和輸入/輸出處理機7 0 6。各記憶陣列7 1 1 — 0至7 1 1 _ 3自不同的輸出入埠送出BRDY信號 2 2 6 ，在開機時’該輸出入埠可予以規畫，這個規畫的 動作是可再規畫控制器2 1 2中程式的一部份，這種作法 是有效率的，因爲所有的記憶體晶片所具有的區塊記憶體 晶片對於各個讀寫動作有相同的操作方式。此系統7 0 0 具有至少與處理機數目相同的記憶體晶片^ 參見圖8 ’其顯示一個具有4個CPU的系統8 00 方塊圖’這種四CPU系統8 0 〇具有4個C PU8 0 2 -0至8 0 2_ 3以及4個輸入/輸出處理機8 0 4_0 至804 — 3 ’記憶體區塊807 — 〇和807 — 1各包 含有記憶體晶片8 0 8 — 0至8 0 8 — 7，這些晶片可使 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公廣） I. m n—^ I I 1^1 a^—^π · -- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 ____ _B7_ 五、發明説明（31) 用記憶體晶片2 〇 〇，在記憶體區塊8 0 7 — 〇中，各個 記憶體晶片8 0 8~〇至8 0 8 — 7的一個輸出入埠 8 1 0係連接至記憶體區塊807 — 1中各個記憶體晶片 808 — 0至808 — 7的相同輸出入璋810。各個 〇卩！；802 — 〇至8〇2 — 3的資料匯流排805 — 0 至8 0 5 - 3將各個c PU 8 0 2連接至各個記憶體晶片 2 0 0的個別输出入埠。各別輸入/輸出處理機8 〇 4 — 0至804 — 3的資料匯流排806 — 0至806 - 3將 各個輸入/輸出處理機8 0 4連接至各個記憶體晶片 2 0 0的個別輸出入埠8 1 0，因此，對於有8個輸入埠 的記憶體晶片2 0 〇而言，四個c P U和四個輸入/輸出 的配置使用到記憶體晶片2 0 0的每個輸出入埠。對於大 型陣列而言’一種3 2位元寬度的記億體晶片2 0 0可配 置成8輸出埠X 4位元，以便減少匯流排的負荷。爲了可 搭配更多的CPU802和輸入/輸出處理機804，可 將記憶體晶片2 0 〇配置成具有更多的輸出入埠：例如， 1 6個4位元的輸出入埠。對於各個資料匯流排8 0 5和 8 0 6，資料匯流排中的相同位元係連接至相同的記憶體 晶片808，例如，資料匯流排805 — 0至805 — 3 的位元0至1 5以及匯流排806 — 0至806 — 3的位 元0至1 5係連接至記憶體區塊8 0 7中的記億晶片 808 — 0，其中，上述的資料匯流排805-0至 805 — 3係用於各個CPU802，而資料匯流排係用 於各個輸入/输出處理機8 0 4。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： —— — 裝— n 訂 (請先閲讀背面之注意事項再填寫本頁) A7 _______B7__ 五、發明説明（32) 參見圖9 ’其中的流程圖說明了自記憶體晶片2 〇〇 讀取資料的操作，而此記憶體晶片2 0 0具有多陣列交錯 式的架構。在一個讀取週期9 0 0中，首先，輸出入埠將 透過對應的輸入/輸出端子，連接到連線9 〇 2 »在步驟 9 0 4中’若欲讀取的資料出現在快捷記憶體2 〇 4中， 亦即發生快捷記憶相符（hit)，則將進行步驟9 0 6， 亦即將資料移至輸出入埠，並且傳送至輸入/輸出端，記 憶體晶片2 0 0送出BRDY信號2 2 8以通知對應的 C P U ’資料已出現在輸入/輸出端上，在步驟9 0 7中 ，叢集計數器將會遞增，而來自快捷記憶體2 0 4的資料 則持續地傳送至輸入/輸出端，直到叢集的存取動作結束 爲止（步驟9 0 8 )。 經濟部中央標準局貞工消费合作社印製 ^ϋ. - ^^1 m 1^1 m ^^1 I 1^1 ^^1 an n (請先閲讀背面之注意事項再填寫本頁) 在步驟9 0 4中，若欲讀取的資料未出現在快捷記憶 體2 0 4中，快捷記憶體2 0 4將透過連結切換器2 0 6 連接（步驟9 1 2 )至陣列，只要步驟9 1 0中的陣列當 時並未執行他項動作。若在步驟9 1 4中，當時陣列 2 0 8所存取的資料存在於記憶頁中，則欲存取的快捷記 憶線將被傳送至快捷記憶體2 0 4，並且在步驟9 0 6中 如上述方式移至輸入/輸出端，在步驟9 1 4中，若記憶 頁先前未並被存取，則將起始記憶頁的存取（步驟9 1 6 )。一旦該記憶頁可被存取時，資料將如上述方式被移至 連結器2 0 6/快捷記憶體2 0 4/輸入/輸出端’而此 時亦進行E C C的檢査。 在此同時，在步驟9 2 0中，若次一快捷記億線並不 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ' -35 - A7 B7 五、發明説明（ 存在於陣列 作時，陣列 9 2 4 )° ，則在步驟 線被存取， 步驟9 3 0 埠的快捷記 一次的存取 考圖 交錯式架構 入埠是致能 至快捷記憶 行存入（步 將一個B R 資料已存入 1 0 0 8 ) 記憶體，直 取結束後， 2 0 8將連 取正確的記 1 0 1 4 中 則欲寫入的 捷記憶體2 (步驟1 0 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局貝工消費合作社印製 流程圓說 2 0 0, 入埠將被 欲寫入的 快捷記憶 至對應的 叢集計數 行暫存（ 0 6 )叢 0中的陣 1 2 )至 進行一次 是寫入相 一般地存 是在步驟 E C C ， ，則當步驟9 2 2中的次一陣列並未動 將連接至快捷記憶體2 0 4 (步驟 驟9 2 6中，並未取存到正確的記憶時 中，適當的記憶頁將連同次一快捷記憶 行錯誤檢査及修正（E C C )功能。在 一快捷記憶線將被置入其具相同輸出入 在此處係預測該輸出入埠將針對它作下 33 / 2 2 8 2 0 8 若在步 9 2 8 同時執 中，次 憶體。 動作。 10, 的記憶 的，則 體2 0 驟1 0 D Y信 快捷記 ，而資 到（步 當步驟 接（步 憶頁， * 卜.——* 資料將 0 4» 16)

其中的 體晶片 此輸出 4，而 0 4) 號傳送 憶體， 料則先 驟1 0 10 1 驟1 0 並準備 個週期 如上述 否則若 並產生 明如何 在寫入 連接（ 資料將 體，記 CPU 器將有 步驟1 集存取 列可進 快捷記 寫入動 同記憶 入（步 10 1 在此同 將資料 週期中 步驟1 透過叢 憶體晶 ，以通 所遞增 0 0 4 結束， 行存取 憶體2 作。若 頁的寫 驟1 0 4中， 時，將 寫入具有 ，若輸出 0 0 2 ) 集方式先 片2 0 0 知C P U (步驟 )入快捷 在叢集存 時，陣列 0 4以存 在步驟 入週期， 0 4 )快 將會檢查 會出現針 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 36 -36 - 經濟部中央標準局貝工消費合作社印袋 A7 ΒΊ____ 五、發明説明（μ ) 34 / 對交錯群集所寫入的所有資料，當不存在寫入記憶頁的新 資料時，則結束陣列2 0 8的寫入動作。 參見圖1 1 ，其中的方塊圖顯示出單排記憶體模組（ S IMM) 1 1 〇 2和主機母板1 1 04間的介面，此主 機母板1 1 0 4，例如，是傳統個人電腦的主機母板， S IMM1 1 〇2和主機母板1 1 04可使用在系統 501 ，502和503 (圖5a — 5c)中。單排記憶 體模組（S I MM) 1 1 〇 2包括若干個記憶體晶片 1106 — 0至1106 — 3，記憶體晶片1106可以 是記憶體晶片200，S IMM1 102具有8個1 6位 元輸入埠，其中每個資料線具有一個負載；以及4個1 6 位元的輸出入埠，其中每個資料線具有二個負載。更確切 而言’記憶體晶片11〇6_0和1106-1各具有分 別與資料匯流排A，C，E和G相連接的輸出入埠A，C ’ E和G。同理，記憶體晶片1 1 〇6 — 2和1 106 — 3各具有分別與資料匯流排b，D，F和Η相連接的输出 入埠Β，D ’ F和Η ’記憶體晶片1 1 〇6_0至 1106 — 3各具有分別與資料匯流排A - ，b< ，C 一 和相連接的輸出入埠，C—和D，。

參見圖1 2 ，其中的方塊圖針對一個雙處理機系統 1 2 0 0 ’顯示S I MM的資料匯流排/插座連接狀況， 資料匯流排1 203 — 0至1 203 — 3將插座1 202 —1至1 2 0 2 — 4的各別輸出入埠a和A - ，B —和B ，E和A - ’ F和B /連接至處理機1 2〇 1 - 〇。資料 本紙張歧適用中國國家揉準（CNS ) A4規格（210父297公釐·)- -37 - (請先閲讀背面之注意Ϋ項再填寫本頁) 裝. -訂 S0^42 Λ7 _ B7 五、發明説明（35) 匯流排1 203 — 4至1 203 — 7將插座1 20 2 — 1 至1 202 — 4的各別輸出入埠C和C > ，D和D β ，G 和C- ，Η和Ε)/連接至處理機120 1 — 1 ,表Μ顯示 出插座1 2 0 2的定址。

Soclcpf 2 0 2 -1 2 〇 2 - 2 2 0 2 -3 2 0 2 -4 J.--------{'^.— * (請先閱讀背面之注$項再填寫本頁) 表 YE Addresses AO-A21/A0-A22 - A 23 AO-A22/A0-A22，A23 AO-A22/A0-A22，A23 A0-A22，A23 經濟部中央橾準局員工消費合作社印製 個插槽1201- S I Μ Μ 1 1 〇 2 。一個具有一區塊 一區塊的資料匯流 —1相連。一個具 0 0具有該二區塊 插座1 2 0 2 — 2 S I Μ Μ 1 1 〇 2 排Α - G，這三個 —3相連。一個具 0 0具有4區塊的 插槽1 2 0 2 — 1 在此雙處理機系統1 2 0 0中，各 1至1 2 0 2 — 4可接收一區塊的一個 ’此系統1 2 0 0可具有一至四個區塊 S IMM1 1 02的系統1 200具有 排A — G，而該區塊係與插座1 2 0 2 有二區塊S IMM1 1 0 2的系統1 2 的資料匯流排A-G，此二個區塊係與 和1 202 — 3相連。一個具有三區塊 的系統1 2 0 0具有三區塊的資料匯流 區塊係與插槽1 202 - 1至1 202 有四區塊S I MM1 1 0 2的系統1 2 資料匯流排A /—D/ ，此4區塊係與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -38 - 經濟部中央標準局員工消費合作社印製 A7 ___ _B7___ 五、發明説明（36 ) 至1 20 2 — 4相連。 參見圖13 ，其中的方塊圖針對一個三或四處理機系 統1300，顯示記憶體1300中，SIMM的資料匯 流排/插座連結狀況，在此種三或四處理機系統1 3 0 0 中，各插座1 302 — 1至1 302 — 4可接收一區塊的 二個S IMM1 1 02。對於每個區塊有二個S IMM 1 1 02的架構而言，第2個S IMM1 1 0 2中的資料 匯流排標識著I至P，且與圖1 1中的A至Η匯流排相符 合，資料匯流排1 303 — 0至1 203 — 3將插座 1 202— 1至1 202 — 4的各個輸出入埠Α和Α —， B和，I和I / ，：[和J >連接至處理機1301 — 1 ，資料匯流排1 303 — 4至1 203 — 7將插座 1 202 — 1至1 202 — 4的各個輸出入埠C和， D和D > ，K和K — ，L和L >連接至一個處理機 1301 — 1，資料匯流排1303 — 8至1203 — 1 1將插座1 202 — 1至1 202 — 4的各個輸出入埠 Μ和I > ，N和J > ，E和A，，F和B >連接至處理機 1301 — 2，資料匯流排 1303 — 12 至 1203 — 1 5將插座1 202-1至1 20 2-4的各個輸出入埠 0和，Ρ和L， ，G和，Η和連接至處理機 1301 — 3。在此種三或四個處理機的系統1300中 ，各個插座1 3 0 2- 1至1 3 0 2 — 4可插接一區塊具 有二個S IMM1 1 02的記憶體，這個系統1 200可 具有一至4個區塊，一個具有一區塊S I MM1 1 〇 2的 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 一 39 - 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（37) 系統1 3 0 0亦具有與插座1 3 0 2 - 1相連之一區塊中 的資料匯流排A — P。具有2區塊S IMM1 1 〇 2的系 統1 300亦具有與插座1 302-2和1 30 2 — 3相 連之兩個區塊的資料匯流排A - P。一個具有三區塊 S IMM1 1 02的系統1 300亦具有與插座1 302 ~ 1至1 3 0 2 — 3相連之三個區塊的資料匯流排A_ P 。一個具有4區塊S IMM1 1 02的系統1 300具有 連接至區塊1 3 0 2_ 1至1 3 0 2_4之4個區塊的資 料匯流排A，— D，和I / — L，。 現參見圖12和13，插座1202 — 1和1302 -1的黑點代表著一系統的電氣連線，此系統具有一個區 塊 SIMM1201 和 1301。插座 1202 — 2 和 1 202 — 3 和 1 302-2 和 1 302-3 的 〇 代表著 一系統的電氣連線，此系統具有二個s I MM區塊 1201 和 1301。插座 1202 — 1 至 1202 — 4 和1 302-1至1 302 — 4的X代表著一系統的電氣 連線，此系統具有4個區塊的S I MM1 2 0 1和 1 3 0 1。一個有三個區塊記憶體的系統具有由黑點和Ο 所代表的電氣連線，在此系統中的負載將會加倍。所有的 匯流排A — Η將在一個匯流排系統中致能，在一個雙區塊 記憶體的系統中僅有標識出來的匯流排是致能的，在插座 1 202 — 2 和 1302 — 2 中’匯流排 E ，F，G 和 Η 是致能的。在插座1 202-3和1 302 — 3中，匯流 排A，Β，C和D是致能的。在一個有4個區塊記憶體的 本紙張尺度適用中國國家揉準（CNS > Α4規格（210 X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 A7 B7 _ 五、發明説明（38) 系統中，使用了 A /至D /匯流排來連接S I MM ’這些 匯流排是在sIMM中與A至D匯流排相反的一邊。 總結而言，由於使用了記憶體陣列的交錯定址方式’ 本發明中的記憶體晶片可提供記憶體陣列和記憶體輸出入 埠之間的可配置性連結，如此可同時對多個記憶體陣列作 多次的存取。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） 一 41 ~

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 _ D8 六、申請專利範圍 1 . 一種記憶體包括： 若干個動態隨機存取記憶體陣列，各個記憶陣列包含 有多個記憶細元，這些細元排列成預定數目的列以及預定 數目的行； 若干個記憶體輸出入埠；以及 一個連結切換器，它可以選擇性地將若干個記憶陣列 連接至若干個記憶體輸出入埠。 2 .申請專利範圍第1項中的記憶體可實現在半導體 元件中。 3 .申請專利範圍第1項中的記憶體亦包含： 一個可程式化的控制器，此控制器連接至若干個記憶 細元，如此可依據位址信號，送出致能信號來啓動交錯組 群中的細元，此交錯組群可依據陣列控制資訊來選擇；以 及 一種用以接收陣列控制資料的介面，此控制資訊用以 規畫可程式控制器。 4 .申請專利範圍第1項中的記憶體可實現在一種具 有可重新配置的單排記憶體模組，如此使得多數個記憶體 輸出入埠和若干個外界處理機中的一個處理機可進行點對 點的連接，各個處理機具有屬於自己的介面。 5.申請專利範圍第1項中的記憶體包含： 若干個快捷記憶體，各個快捷記憶體連接至多個陣列 中的各個陣列，如此構成各組輸出入埠一陣列間的連線。 6 .申請專利範圍第5項中的記憶體可實現在半導體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) T-------袭-- * (請先閱讀背面之注意事項再填寫本寅) 訂 -42 - ^04242 A8 B8 C8 D8__ &、申請專利範圍 元件中。 7 .申請專利範圍第5項中的記億體亦包含： (請先閲讀背面之注$項再填寫本頁) —個連接至多個記憶細元的可程式控制器’藉此控制 器’可送出致能信號，且依據位址信號來啓動交錯組群中 的細元，此外，可將控制信號送至記憶陣列，送至記憶體 輸出入埠，以及送至快捷記憶體，以此方式，啓動記憶陣 列、記憶體輸出入埠、和快捷記憶體，而交錯的組群可依 據陣列控制信號來加以選擇；以及 一個用以接收陣列控制資訊的介面，此控制資訊用以 規畫可程式控制器。 8 .申請專利範圍第5項中的記憶體可實現在一種具 有可重新配置功能的單排記憶模組中，此使得若干個記憶 體输出入埠以及若干個外界處理機中的一個處理機能進行 點對點的連接，各個處理機具有不同的界面。 9 .申請專利範圍第5項中的記憶體包含一個與記憶 陣列相連的錯誤檢査和修正電路。 經濟部中央標準局員工消費合作社印製 1 〇 .申請專利範圍第9項中的記億體可實現在一個半 導體元件中。 1 1 .申請專利範圍第9項中的記憶體亦包含： 一種與多個記憶細元相連的可程式控制器，藉此控制 器可送出致能信號，且依據位址信號來啓動交錯群中的細 元，同時，可將控制信號傳給記憶陣列，傳給記憶體輸出 入埠，以及傳給快捷記憶體，如此可啓動記憶體陣列，記 憶體輸出入埠’和快捷記憶體間的傳輸，而交錯組群則是 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -43 - A8 B8 C8 ___ D8 六、申請專利範圍 依據陣列控制資訊來作選擇；以及 一種用以接收陣列控制資訊的介面，該控制資訊用以 規畫可程式控制器。 1 2 .申請專利範圍第9項中的記憶體可實現在一種 具有可重新配置功能的單排記憶體模組中，如此使得多個 記憶體輸出入埠和多個外界處理機中的一個處理機能進行 點對點的連結，各個處理機具有不同的界面》 1 3 .根據申請專利範圍第5項中的記憶體，其中， 對於記憶體陣列的交錯方式而言，有二個與快捷記憶線相 關的位址，其中一個快捷記憶線的位址係指定給若干個記 憶陣列中的一個陣列，而緊接著的快捷記憶線位址則是指 定給該若干個陣列中的另一個陣列，上述一個快捷記憶線 位址將啓動該個記憶陣列的資料傳輸，而上述次一快捷記 億線的位址則啓動另一個記憶陣列，如此可針對下一次的 資料傳輸，事先存取次一快捷記憶線或一組快捷記憶線。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 1 4 .申請專利範圍第1項中的記憶體亦包含一個與 多個記憶陣列相連的錯誤檢查和修正電路，各個記憶陣列 的行（column)是交錯配置的。 1 5 ·根據申請專利範圍第1項中的記憶體，其中的 連結切換器選擇性地將若干個輸出入埠中的至少二個連接 至若干個陣列中的一個相同陣列，如此可藉由多個輸出埠 中的至少二個輸出入埠來進行存取。 1 6 .根據申請專利範圍第1項中的記憶體，其中的 多個記億陣列包含第1和第2群的記憶陣列，各群的記憶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -44 - A8 B8 C8 D8 ^04242 六、申請專利範圍 陣列具有交錯式的位址，而這些位址則與另一群記憶陣列 中的交錯式位址不同。 (請先閲讀背面之注意事項再填寫本頁) 1 7 . —種可重新配置的記憶體包含： 多數個記億細元，它們排列成預定數目的列和預定數 目的行； 多數個記憶體輸出入埠，可選擇性地依據控制信號連 接至多數個記億細元，且具有一個可依據控制信號送出資 料信號的輸出端，此資料信號具有多個可選擇資料信號格 式中的一種格式，這多個可選擇資料信號格式中的一種格 式相對應一個外界處理機的協定； 一種與多個記憶細元相連的可程式控制器，此控制器 可送出致能信號，如此可依據位址信號來啓動交錯組群中 的細元，亦可產生選擇信號以及產生控制信號，這些控制 信號可經由配置以符合多個外界處理機中某個處理機的控 制信號協定；以及 一個用以接收資訊的介面，此資訊用以規畫可程式控 制器。 經濟部中央標準局員工消費合作社印裂 1 8 .根據申請專利範圍第1 7項中的可配置式記憶 體，其中的資料信號格式係對應一個電壓準位，此準位對 應於資料信號的狀態。 1 9 . 一種計算機系統包含： 若干個處理機； 若干個資料匯流排，其中各個匯流排係直接地連接至 若干個處理機中的一個處理機；以及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A8 B8 C8 D8 ^、申請專利範圍 若干個記憶體，其中的各個記憶體係直接地連接至分 離資料匯流排中的一部份，該部份之匯流排對於若干個處 理機中的各個處理機而言是相同的。 (請先閱讀背面之注意事項再填寫本瓦) 裝· -、va 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -46 -