TW202425037A - 用於在檢測期間用偵測器偵測粒子之系統及方法 - Google Patents

用於在檢測期間用偵測器偵測粒子之系統及方法 Download PDF

Info

Publication number
TW202425037A
TW202425037A TW112130614A TW112130614A TW202425037A TW 202425037 A TW202425037 A TW 202425037A TW 112130614 A TW112130614 A TW 112130614A TW 112130614 A TW112130614 A TW 112130614A TW 202425037 A TW202425037 A TW 202425037A
Authority
TW
Taiwan
Prior art keywords
silicon substrate
detector
type region
back side
region
Prior art date
Application number
TW112130614A
Other languages
English (en)
Inventor
恩城 文
勇新 王
賴瑞霖
法恆 威薩
冷重陽
Original Assignee
荷蘭商Ａｓｍｌ荷蘭公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍｌ荷蘭公司 filed Critical 荷蘭商Ａｓｍｌ荷蘭公司
Publication of TW202425037A publication Critical patent/TW202425037A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/244—Detection characterized by the detecting means
    • H01J2237/2441—Semiconductor detectors, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/244—Detection characterized by the detecting means
    • H01J2237/2446—Position sensitive detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3174—Etching microareas
    • H01J2237/31745—Etching microareas for preparing specimen to be viewed in microscopes or analyzed in microanalysers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本發明提供包括一偵測器之系統、設備及方法，該偵測器包括一偵測元件，該偵測元件包括一矽基板之一部分，該部分包含：包括一PIN二極體之該矽基板之該部分的一前側，該PIN二極體包含一p型區及一n型區；該矽基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；及一層，其位於該矽基板之該部分的該背側上；其中：位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且該PIN二極體經組態以偵測進入該矽基板之該部分的該背側且穿過該矽基板之該部分至該空乏區的一電子。

Description

用於在檢測期間用偵測器偵測粒子之系統及方法
本文中之描述係關於檢測系統之領域，且更特定言之，係關於用於在檢測期間用偵測器偵測粒子之系統。
在積體電路(IC)之製造程序中，檢測未完成或已完成電路組件以確保該等組件係根據設計製造且無缺陷。利用光學顯微鏡之檢測系統通常具有降至幾百奈米之解析度；且解析度受光之波長限制。隨著IC組件之實體大小繼續減至低於100奈米或甚至低於10奈米，需要具備比利用光學顯微鏡之檢測系統更高解析度之檢測系統。
具備降至小於奈米之解析度之帶電粒子(例如，電子)束顯微鏡，諸如掃描電子顯微鏡(SEM)或透射電子顯微鏡(TEM)充當用於檢測具有低於100奈米之特徵大小之IC組件的可行工具。在SEM之情況下，單個初級電子束之電子或複數個初級電子束之電子可聚焦於受檢測晶圓之所關注位置處。初級電子與晶圓相互作用且可反向散射或可使晶圓發射二次電子。包含反向散射電子及二次電子之電子束的強度可基於晶圓之內部及外部結構之屬性而變化，且藉此可指示晶圓是否具有缺陷。
本發明之實施例提供用於用偵測器偵測粒子之設備、系統及方法。在一些實施例中，系統及方法可包括：一矽基板，其經薄化至30 µm或更小；包括一側向PIN二極體之該矽基板之一前側，該側向PIN二極體由一p型注入及一n型注入形成；一區域，其位於該p型注入與該n型注入之間，其經組態以在該p型注入與該n型注入之間施加一反向偏壓時形成一空乏區；該矽基板之與該前側相對的一背側，其包含一實質上均勻表面；及一保護層，其位於該矽基板之該背側上的該實質上均勻表面上，其中該側向PIN二極體經組態以偵測進入該矽基板之該背側且穿過該矽基板至該空乏區之一電子。
在一些實施例中，一種偵測器可包括複數個偵測元件，該複數個偵測元件中之一偵測元件包含：一矽基板之一部分，其包含：包括一PIN二極體之該矽基板之該部分的一前側，該PIN二極體包含一p型區及一n型區；該矽基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；及一層，其位於該矽基板之該部分的該背側上；其中：位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且該PIN二極體經組態以偵測進入該矽基板之該部分的該背側且穿過該矽基板之該部分至該空乏區之一電子。
在一些實施例中，一種偵測器可包括複數個偵測元件，該複數個偵測元件中之一偵測元件包含：一矽基板之一部分，其包含：該矽基板的該部分之包括一PIN二極體的一前側，該PIN二極體包含一p型區及一n型區；該矽基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；及一層，其位於該矽基板之該部分之該背側上；其中：位於該p型區與該n型區之間的一區經組態以當在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且該PIN二極體經組態以接收入射於該基板之該部分之該背側上的一電子。
在一些實施例中，一種偵測器可包括複數個偵測元件，該複數個偵測元件中之一偵測元件包含：一矽基板之一部分，其包含：包括一p型區及一n型區之該矽基板之該部分的一前側，該p型區及該n型區形成一PIN二極體；及該矽基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；其中：位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且該PIN二極體經組態以接收自該基板之該部分之該背側穿過該基板的該部分之一電子。
在一些實施例中，一種形成一偵測器之一偵測元件的方法可包括：藉由在一矽基板中注入p型摻雜劑以形成一p型區且注入n型摻雜劑以形成一n型區來在該矽基板的一前側上形成一PIN二極體，其中位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區；薄化該矽基板之與該前側相對之一背側，其中該背側包含一實質上均勻表面；及在該矽基板之該背側上形成一層，其中該PIN二極體經組態以偵測進入該矽基板之該背側且穿過該矽基板至該空乏區之一電子。
現將詳細參考例示性實施例，該等例示性實施例之實例繪示於隨附圖式中。以下描述參考隨附圖式，其中除非另外表示，否則不同圖式中之相同數字表示相同或類似元件。例示性實施例之以下描述中所闡述之實施並不表示所有實施符合本發明。實情為，該等實施僅為符合與隨附申請專利範圍中所敍述之主題相關之態樣的設備及方法之實例。舉例而言，儘管一些實施例係在利用電子束之上下文中進行描述，但本發明不限於此。可類似地應用其他類型之帶電粒子束。此外，可使用其他成像系統，諸如光學成像、光偵測、X射線偵測、極紫外線檢測、深紫外線檢測或類似者，其中該等成像系統產生對應類型的影像。
電子裝置由在稱為基板之矽片上形成的電路構成。許多電路可共同形成於相同矽片上且稱為積體電路或IC。此等電路之大小已顯著減小，使得更多該等電路可安裝於基板上。舉例而言，智慧型手機中之IC晶片可為拇指甲大小且又可包括超過20億個電晶體，各電晶體之大小小於人類毛髮大小之1/1000。
製造此等極小IC為通常涉及數百個個別步驟之複雜、耗時及昂貴的程序。甚至一個步驟中之錯誤具有導致成品IC中之缺陷的可能，從而導致成品IC為無用的。因此，製造程序之一個目標為避免此類缺陷以使在該程序中製造之功能性IC的數目最大化，亦即改良程序之整體良率。
改良良率之一個組成為監測晶片製造程序，以確保其正產生足夠數目之功能性積體電路。監測程序之一種方式為在晶片電路結構形成之各個階段處檢測該等晶片電路結構。可使用掃描電子顯微鏡(SEM)進行檢測。SEM可用於使此等極小結構成像，實際上拍攝晶圓之結構之「圖像」。影像可用以判定結構是否正常形成，且亦判定結構是否形成於適當位置處。若結構有缺陷，則可調整該程序，使得缺陷不大可能再現。缺陷可在半導體處理之各個階段期間產生。出於上述原因，儘可能早地準確且高效地發現缺陷至關重要。
SEM之工作原理與攝影機類似。攝影機藉由接收及記錄自人或物件反射或發射之光的亮度及顏色來拍攝圖像。SEM藉由接收及記錄自結構反射或發射之電子的能量或數量來拍攝「圖像」。在拍攝此類「圖像」之前，可將電子束提供至結構上，且當電子自結構反射或發射(「出射」)時，SEM之偵測器可接收及記錄彼等電子之能量或數量以產生影像。為了拍攝此類「圖像」，一些SEM使用單個電子束(稱為「單光束SEM」)，而一些SEM使用多個電子束(稱為「多光束SEM」)來拍攝晶圓之多個「圖像」。藉由使用多個電子束，SEM可將更多電子束提供至結構上以獲得此等多個「圖像」，從而引起更多電子自結構出射。因此，偵測器可同時接收更多出射電子，且以較高效率及較快速度產生晶圓之結構之影像。
舉例而言，典型偵測器可經像素化(例如，包括複數個偵測元件)，使得各偵測元件可接收自樣本投影之粒子(例如，光子、帶電粒子，諸如電子、質子等)且輸出偵測信號。偵測信號可用於重建構在檢測下之樣本結構之影像，且可用以例如顯示樣本中之缺陷。
然而，典型偵測系統遭受約束。典型檢測系統可包括位於基板上之具有側向或豎直PIN二極體之偵測元件，該偵測元件藉由前側照明來偵測粒子。亦即，偵測元件藉由經由PIN二極體在偵測元件之前側上接收粒子而非經由基板在偵測元件之背側上偵測粒子。藉由前側照明偵測粒子，尤其低能量粒子(例如，小於5 keV之電子)之偵測元件歸因於PIN二極體的前側之載流子損耗而展現低回應度及低回應速率。舉例而言，載流子損耗可歸因於PIN二極體之前側上之表面保護層、重摻雜區、表面金屬層或電觸點等而發生。舉例而言，載流子損耗可歸因於PIN二極體之前側上之表面金屬層或電接觸吸收一些電子而發生。具有豎直PIN二極體之偵測元件亦受限制，諸如需要併入複雜基板穿孔以將PIN二極體整合至讀出積體電路。
此外，偵測元件基板通常太厚而無法經由背側照明偵測粒子。雖然具有純硼層之偵測元件可用前側照明或背側照明達成較高回應度，但歸因於薄結層之高薄層電阻，此等偵測元件以低回應速率操作低能量粒子。
所揭示實施例中之一些提供藉由提供具有偵測元件之偵測器來解決此等缺點中之一些或所有的系統及方法，該等偵測元件包括薄基板上之側向PIN二極體且使用背側照明。所揭示實施例可包括提供具有PIN二極體之矽基板，該PIN二極體位於基板之前側上；矽基板之背側，其包括實質上均勻表面(例如，無注入摻雜劑之表面、具有為零之注入摻雜劑濃度之材料、零PIN二極體、零陰極、零陽極等)；保護層，其位於矽基板之背側上；且其中PIN二極體經組態以偵測進入矽基板之背側且穿過矽基板至PIN二極體的空乏區之電子，藉此以可接受寄生電容位準增加偵測回應速率、回應度及填充因數，且容易地與讀出積體電路整合。
出於清楚起見，可誇大圖式中之組件之相對尺寸。在以下圖式描述內，相同或類似元件符號係指相同或類似組件或實體，且僅描述關於個別實施例之差異。
如本文中所使用，除非另外特定陳述，否則術語「或」涵蓋所有可能組合，除非不可行。舉例而言，若陳述組件可包括A或B，則除非另外特別陳述或不可行，否則組件可包括A，或B，或A及B。作為第二實例，若陳述組件可包括A、B或C，則除非另有特定陳述或不可行，否則組件可包括A，或B，或C，或A及B，或A及C，或B及C，或A及B及C。
在不限制本發明之範疇的情況下，一些實施例可在提供利用電子束之系統中的偵測器及偵測方法之上下文中進行描述。然而，本發明不限於此。可類似地應用其他類型之帶電粒子束。此外，用於偵測之系統及方法可用於其他成像系統中，諸如光學成像、光子偵測、x射線偵測、離子偵測等。
圖 1繪示符合本發明之實施例之例示性電子束檢測(EBI)系統100。EBI系統100可用於成像。如 圖 1中所展示，EBI系統100包括主腔室101、裝載/鎖定腔室102、電子束工具104及設備前端模組(EFEM) 106。電子束工具104位於主腔室101內。EFEM 106包括第一裝載埠106a及第二裝載埠106b。EFEM 106可包括額外裝載埠。第一裝載埠106a及第二裝載埠106b接收含有待檢測之晶圓(例如，半導體晶圓或由其他材料製成之晶圓)或樣本(晶圓與樣本可互換使用)之晶圓前開式傳送盒(FOUP)。「批次」為可裝載以成批處理之複數個晶圓。
EFEM 106中之一或多個機械手臂(未圖示)可將晶圓轉運至裝載/鎖定腔室102。裝載/鎖定腔室102連接至裝載/鎖真空泵系統(未圖示)，其移除裝載/鎖定腔室102中之氣體分子以達至低於大氣壓之第一壓力。在達到第一壓力後，一或多個機器手臂(未圖示)可將晶圓自裝載/鎖定腔室102轉運至主腔室101。主腔室101連接至主腔室真空泵系統(未圖示)，其移除主腔室101中之氣體分子以達到低於第一壓力之第二壓力。在達到第二壓力之後，晶圓經受電子束工具104檢測。電子束工具104可為單光束系統或多光束系統。
控制器109電連接至電子束工具104。控制器109可為經組態以對EBI系統100執行各種控制之電腦。雖然控制器109在 圖 1中展示為在包括主腔室101、裝載/鎖定腔室102及EFEM 106之結構外部，但應瞭解，控制器109可為該結構之一部分。
在一些實施例中，控制器109可包括一或多個處理器(未圖示)。處理器可為能夠操縱或處理資訊之通用或特定電子裝置。舉例而言，處理器可包括任何數目個中央處理單元(或「CPU」)、圖形處理單元(或「GPU」)、光學處理器、可程式化邏輯控制器、微控制器、微處理器、數位信號處理器、智慧財產權(IP)核心、可程式化邏輯陣列(PLA)、可程式化陣列邏輯(PAL)、通用陣列邏輯(GAL)、複合可程式化邏輯裝置(CPLD)、場可程式化閘陣列(FPGA)、系統單晶片(SoC)、特殊應用積體電路(ASIC)及能夠進行資料處理之任何類型電路的任何組合。處理器亦可為虛擬處理器，其包括跨經由網路耦合之多個機器或裝置分佈之一或多個處理器。
在一些實施例中，控制器109可進一步包括一或多個記憶體(未圖示)。記憶體可為能夠儲存可由處理器存取(例如，經由匯流排)之程式碼及資料的通用或特定電子裝置。舉例而言，記憶體可包括任何數目的隨機存取記憶體(RAM)、唯讀記憶體(ROM)、光碟、磁碟、硬碟機、固態硬碟、快閃隨身碟、安全數位(SD)卡、記憶棒、緊湊型快閃(CF)卡或任何類型之儲存裝置的任何組合。程式碼可包括作業系統(OS)及用於特定任務的一或多個應用程式(或「app」)。記憶體亦可為虛擬記憶體，其包括跨經由網路耦合之多個機器或裝置分佈之一或多個記憶體。
本發明之實施例可提供單個帶電粒子束成像系統(「單光束系統」)。相較於單光束系統，多個帶電粒子束成像系統(「多光束系統」)可經設計以針對不同掃描模式最佳化產出量。本發明之實施例提供一種多光束系統，其具有藉由使用具有不同幾何形狀之光束陣列且適於不同產出量及解析度要求來針對不同掃描模式最佳化產出量的能力。
現參考 圖 2A，其為繪示符合本發明之實施例的例示性電子束工具104的示意圖，該例示性電子束工具包括作為 圖 1之EBI系統100之部分的多光束檢測工具。在一些實施例中，電子束工具104可操作為單光束檢測工具，該單光束檢測工具為 圖 1之EBI系統100之部分。多光束電子束工具104 (在本文中亦稱作設備104)包含電子源201、庫侖(Coulomb)孔徑板(或「槍孔徑板」) 271、聚光透鏡210、源轉換單元220、初級投影系統230、機動載物台209及樣本固持器207，該樣本固持器由機動載物台209支撐以固持待檢測之樣本208 (例如，晶圓或光遮罩)。多光束電子束工具104可進一步包含次級投影系統250及電子偵測裝置240。初級投影系統230可包含物鏡231。電子偵測裝置240可包含複數個偵測元件241、242及243。光束分離器233及偏轉掃描單元232可定位於初級投影系統230內部。
電子源201、庫侖孔徑板271、聚光透鏡210、源轉換單元220、光束分離器233、偏轉掃描單元232及初級投影系統230可與設備104之初級光軸204對準。次級投影系統250及電子偵測裝置240可與設備104之次級光軸251對準。
電子源201可包含陰極(未圖示)及提取器或陽極(未圖示)，其中在操作期間，電子源201經組態以自陰極發射初級電子且藉由提取器及/或陽極提取或加速初級電子以形成初級電子束202，該等初級電子形成初級光束交越(虛擬或真實的) 203。初級電子束202可視覺化為自初級光束交越203發射。
源轉換單元220可包含影像形成元件陣列(未圖示)、像差補償器陣列(未圖示)、光束限制孔徑陣列(未圖示)及預彎曲微偏轉器陣列(未圖示)。在一些實施例中，預彎曲微偏轉器陣列偏轉初級電子束202之複數個初級細光束211、212、213以正常進入光束限制孔徑陣列、影像形成元件陣列及像差補償器陣列。在一些實施例中，設備104可操作為單光束系統，使得產生單個初級細光束。在一些實施例中，聚光透鏡210經設計以將初級電子束202聚焦成為平行光束且自然入射至源轉換單元220上。影像形成元件陣列可包含複數個微偏轉器或微透鏡以影響初級電子束202之複數個初級細光束211、212、213且形成初級光束交越203之複數個平行影像(虛擬或真實的)，一個影像係針對初級細光束211、212及213中之各者。在一些實施例中，像差補償器陣列可包含場彎曲補償器陣列(未圖示)及散光補償器陣列(未圖示)。場彎曲補償器陣列可包含複數個微透鏡以補償初級細光束211、212及213之場彎曲像差。像散補償器陣列可包含複數個微散光校正器以補償初級細光束211、212及213之散光像差。光束限制孔徑陣列可經組態以限制個別初級細光束211、212以及213之直徑。 圖 2A展示三個初級細光束211、212及213作為實例，且應瞭解，源轉換單元220可經組態以形成任何數目個初級細光束。控制器109可連接至 圖 1之EBI系統100之各種部件，諸如源轉換單元220、電子偵測裝置240、初級投影系統230或機動載物台209。在一些實施例中，如下文進一步詳細地解釋，控制器109可執行各種影像及信號處理功能。控制器109亦可產生各種控制信號以管控帶電粒子束檢測系統之操作。
聚光透鏡210經組態以使初級電子束202聚焦。聚光透鏡210可進一步經組態以藉由改變聚光透鏡210之聚焦倍率來調整源轉換單元220下游的初級細光束211、212及213之電流。替代地，可藉由變更光束限制孔徑陣列內之對應於個別初級細光束的光束限制孔徑之徑向大小來改變電流。可藉由更改光束限制孔徑之徑向大小及聚光透鏡210之聚焦倍率兩者來改變電流。聚光透鏡210可為可經組態以使得其第一主平面之位置可移動之可調整聚光透鏡。可調整聚光透鏡可經組態為磁性的，此可產生以旋轉角照明源轉換單元220之離軸細光束212及213。旋轉角隨著可調整聚光透鏡之聚焦倍率或第一主平面之位置而改變。聚光透鏡210可為反旋轉聚光透鏡，其可經組態以在聚光透鏡210之聚焦倍率改變時保持旋轉角不變。在一些實施例中，聚光透鏡210可為可調整反旋轉聚光透鏡，其中當聚光透鏡之聚焦倍率及其第一主面之位置變化時，旋轉角並不改變。
物鏡231可經組態以將細光束211、212及213聚焦至用於檢測之樣本208上，且在當前實施例中，在樣本208之表面上形成三個探測光點221、222及223。庫侖孔徑板271在操作中經組態以阻擋初級電子束202之周邊電子以減小庫侖效應。庫侖效應可放大初級細光束211、212、213之探測光點221、222及223中之各者的大小，且因此使檢測解析度劣化。
光束分離器233可例如為韋恩濾光器(Wien filter)，其包含產生靜電偶極場及磁偶極場之靜電偏轉器(在 圖 2A中未圖示)。在操作中，光束分離器233可經組態以由靜電偶極場對初級細光束211、212及213之個別電子施加靜電力。靜電力與由光束分離器233之磁偶極場對個別電子施加之磁力的量值相等但方向相反。初級細光束211、212及213可因此以至少實質上零偏轉角至少實質上筆直地穿過光束分離器233。
偏轉掃描單元232在操作中經組態以使初級細光束211、212及213偏轉，以使探測光點221、222及223跨樣本208之表面之區段中的個別掃描區域進行掃描。回應於初級細光束211、212及213或探測光點221、222及223入射於樣本208上，電子自樣本208顯現且產生三個次級電子束261、262及263。次級電子束261、262及263中之各者通常包含次級電子(具有≤50 eV之電子能量)及反向散射電子(具有在50 eV與初級細光束211、212及213之著陸能量之間的電子能量)。光束分離器233經組態以使次級電子束261、262及263朝向次級投影系統250偏轉。次級投影系統250隨後將次級電子束261、262及263聚焦至電子偵測裝置240之偵測元件241、242及243上。偵測元件241、242及243經配置以偵測對應次級電子束261、262及263且產生對應信號，該等信號經發送至控制器109或信號處理系統(未圖示)，例如以建構樣本208之對應經掃描區域的影像。
在一些實施例中，偵測元件241、242及243分別偵測對應次級電子束261、262及263，且產生對應強度信號輸出(未圖示)至影像處理系統(例如控制器109)。在一些實施例中，各偵測元件241、242及243可包含一或多個像素。偵測元件之強度信號輸出可為由偵測元件內之所有像素產生之信號總和。
在一些實施例中，控制器109可包含影像處理系統，該影像處理系統包括影像獲取器(未圖示)、儲存器(未圖示)。影像獲取器可包含一或多個處理器。舉例而言，影像獲取器可包含電腦、伺服器、大型電腦主機、終端機、個人電腦、任何種類之行動運算裝置及其類似者，或其組合。影像獲取器可經由諸如電導體、光纖纜線、攜帶型儲存媒體、IR、藍牙、網際網路、無線網路、無線電以及其他或其組合之媒體以通信方式耦合至設備104之電子偵測裝置240。在一些實施例中，影像獲取器可自電子偵測裝置240接收信號，且可建構影像。影像獲取器可因此獲取樣本208之影像。影像獲取器亦可執行各種後處理功能，諸如在所獲取影像上產生輪廓、疊加指示符及類似者。影像獲取器可經組態以執行所獲取影像之亮度及對比度等的調整。在一些實施例中，儲存器可為諸如硬碟、快閃隨身碟、雲端儲存器、隨機存取記憶體(RAM)、其他類型之電腦可讀記憶體及類似者之儲存媒體。儲存器可與影像獲取器耦合且可用於保存經掃描原影像資料作為初始影像，及處理後影像。
在一些實施例中，影像獲取器可基於自電子偵測裝置240接收到之成像信號而獲取樣本之一或多個影像。成像信號可對應於用於進行帶電粒子成像之掃描操作。所獲取影像可為包含複數個成像區域之單個影像。單個影像可儲存於儲存器中。單個影像可為可經劃分成複數個區之原始影像。區中之各者可包含含有樣本208之特徵的一個成像區域。所獲取影像可包含按一時間順序經多次取樣之樣本208之單個成像區域的多個影像。多個影像可儲存於儲存器中。在一些實施例中，控制器109可經組態以用樣本208之同一位置之多個影像來執行影像處理步驟。
在一些實施例中，控制器109可包括量測電路系統(例如，類比至數位轉換器)以獲得所偵測次級電子之分佈。在偵測時間窗期間所收集之電子分佈資料與入射於晶圓表面上之上初級細光束211、212及213中之各者的對應掃描路徑資料的組合可用以重建構受檢測的晶圓結構之影像經重建構影像可用於顯露樣本208之內部或外部結構的各種特徵，且藉此可用於顯露可能存在於晶圓中之任何缺陷。
在一些實施例中，控制器109可控制機動載物台209以在樣本208之檢測期間移動樣本208。在一些實施例中，控制器109可使得機動載物台209能夠在一方向上以恆定速度持續移動樣本208。在其他實施例中，控制器109可使得機動載物台209能夠取決於掃描程序之步驟而隨時間來改變樣本208之移動的速度。
儘管 圖 2A展示設備104使用三個初級電子束，但應瞭解，設備104可使用一個、兩個或更多數目個初級電子束。本發明並不限制用於設備104中之初級電子束之數目。在一些實施例中，設備104可為用於微影之SEM。在一些實施例中，電子束工具104可為單光束系統或多光束系統。
舉例而言，如 圖 2B中所展示，電子束工具100B (在本文中亦被稱作設備100B)可為符合本發明之實施例的用於EBI系統10中之單光束檢測工具。設備100B包括用以固持待檢測之晶圓150的由機動載物台134支撐之晶圓固持器136。電子束工具100B包括電子發射器，其可包含陰極103、陽極121及槍孔徑122。電子束工具100B進一步包括光束限制孔徑125、聚光透鏡126、柱孔徑135、物鏡總成132及偵測器144。在一些實施例中，物鏡總成132可為經修改之SORIL透鏡，其包括極片132a、控制電極132b、偏轉器132c及激勵線圈132d。在成像程序中，自陰極103之尖端發出之電子束161可由陽極121電壓加速，穿過槍孔徑122、光束限制孔徑125、聚光透鏡126，且由經修改之SORIL透鏡聚焦至探測光點170中且照射至晶圓150之表面上。可藉由偏轉器(諸如，偏轉器132c或SORIL透鏡中之其他偏轉器)使探測光點170橫跨晶圓150之表面進行掃描。次級或經散射初級粒子(諸如自晶圓表面發出之次級電子或經散射初級電子)可由偵測器144收集以判定光束之強度，且使得可重建構晶圓150上之所關注區域的影像。
亦可提供影像處理系統199，其包括影像獲取器120、儲存器130及控制器109。影像獲取器120可包含一或多個處理器。舉例而言，影像獲取器120可包含電腦、伺服器、大型電腦主機、終端機、個人電腦、任何種類之行動運算裝置及其類似者，或其一組合。影像獲取器120可經由諸如電導體、光纖纜線、攜帶型儲存媒體、IR、藍牙、網際網路、無線網路、無線電或其組合之媒體與電子束工具100B之偵測器144連接。影像獲取器120可自偵測器144接收信號，且可建構影像。影像獲取器120可因此獲取晶圓150之影像。影像獲取器120亦可執行各種後處理功能，諸如產生關於所獲取影像之輪廓、疊加指示符及其類似者。影像獲取器120可經組態以執行對所獲取影像之亮度及對比度等的調整。儲存器130可為諸如硬碟、隨機存取記憶體(RAM)、雲端儲存器、其他類型之電腦可讀記憶體及其類似者的儲存媒體。儲存器130可與影像獲取器120耦合，且可用於保存經掃描原影像資料作為原始影像，及處理後影像。影像獲取器120及儲存器130可連接至控制器109。在一些實施例中，影像獲取器120、儲存器130及控制器109可一起整合為一個電子控制單元。
在一些實施例中，影像獲取器120可基於自偵測器144接收到之成像信號而獲取樣本之一或多個影像。成像信號可對應於用於進行帶電粒子成像之掃描操作。所獲取影像可為包含可含有晶圓150之各種特徵之複數個成像區域的單個影像。單個影像可儲存於儲存器130中。可基於成像圖框而執行成像。
電子束工具之聚光器及照明光學器件可包含電磁四極電子透鏡或由電磁四極電子透鏡補充。舉例而言，如 圖 2B中所展示，電子束工具100B可包含第一四極透鏡148及第二四極透鏡158。在一些實施例中，四極透鏡用於控制電子束。舉例而言，第一四極透鏡148可經控制以調整光束電流，且第二四極透鏡158可經控制以調整光束點大小及光束形狀。
圖 2B繪示帶電粒子束設備，其中檢測系統可使用可經組態以藉由與晶圓150相互作用而產生次級電子之單個初級光束。偵測器144可沿著光軸105置放，如在 圖 2B中所展示之實施例中。初級電子束可經組態以沿著光軸105行進。因此，偵測器144可在其中心處包括孔，從而使得初級電子束可穿過偵測器至晶圓150。
現參考 圖 3A，其繪示符合本發明之實施例的偵測器300之例示性結構的示意性表示。偵測器300可提供為參考 圖 2A及 圖 2B之偵測器144或電子偵測裝置240。雖然在 圖 3A中展示一個陣列，但應瞭解，偵測器300可包括多個陣列，諸如用於各次級電子束之一個陣列。
偵測器300可包含偵測元件陣列，包括偵測元件311、312及313。偵測元件可配置成平坦二維陣列，陣列之平面實質上垂直於傳入帶電粒子之入射方向。在一些實施例中，偵測器300可經配置以便相對於入射方向傾斜。
偵測器300可包含基板310。基板310可為可包括偵測元件之半導體基板。偵測元件可為二極體。偵測元件亦可為類似於二極體之可將入射能量轉換成可量測信號的元件。偵測元件可包含例如PIN二極體、突崩二極體、電子倍增管(EMT)等，或其組合。另外，術語「偵測元件」可包括或涵蓋「感測元件」、「感測器元件」、「偵測單元」或「偵測器區段」等。在一些實施例中，偵測器上之像素可為偵測元件。
區域325可提供於鄰近偵測元件之間。區域325可為隔離區域，以使相鄰偵測元件之側或隅角彼此隔離。區域325可包含絕緣材料，其為不同於偵測器300之偵測表面的其他區域之材料的材料。區域325可提供為十字形區域，如 圖 3A之平面圖中所見。區域325可提供為正方形。在一些實施例中，區域325可能並不提供於偵測元件之鄰近側之間。舉例而言，在一些實施例中，隔離區域可能未提供於偵測器之偵測表面上。
偵測元件可產生與偵測元件之主動區域中所接收到之帶電粒子相當的電信號。舉例而言，偵測元件可產生與所接收電子之能量相當的電流信號。預處理電路可將所產生電流信號轉換成可表示電子束光點或其部分之強度的電壓。預處理電路系統可包含例如前置放大電路系統。前置放大電路系統可包括例如電荷轉移放大器(CTA)、跨阻抗放大器(TIA)或與CTA或TIA耦合的阻抗轉換電路。在一些實施例中，可提供按時間以任意單位提供輸出信號之信號處理電路系統。可提供可形成用於處理偵測元件之輸出的電路層之一個或複數個基板，諸如晶粒。晶粒可在偵測器之厚度方向上堆疊在一起。亦可提供其他電路系統以用於其他功能。舉例而言，可提供可控制用於將偵測元件彼此連接之切換元件的開關致動電路系統。
現參考 圖 3B，其展示符合本發明之實施例的基板310之橫截面結構的示意性說明，該基板可為包括於PIN偵測器中之結構的實例。基板310可包含一或多個層。舉例而言，基板310可經組態以具有在厚度方向上堆疊之複數個層，該厚度方向實質上平行於電子束之入射方向。在一些實施例中，基板310可具有在垂直於電子束之入射方向的方向上堆疊之複數個層。基板310可具備用於接收入射帶電粒子之感測器表面301。偵測元件(例如，偵測元件311、312及313)可提供於基板310之感測層中。區域325可提供於鄰近偵測元件之間。舉例而言，基板310可包含由絕緣材料製成或填充有絕緣材料之溝槽或其他結構。在一些實施例中，區域325可完全或部分延伸穿過基板310。
如 圖 3C中所展示，在一些實施例中，符合本發明之實施例，可不在偵測元件之間提供區域325。舉例而言，在橫截面圖中，可能不存在提供於鄰近偵測元件之側之間的絕緣材料。複數個偵測元件可在橫截面圖中為相連的。仍可藉由其他手段，諸如藉由控制電場來達成鄰近偵測元件之間的隔離。舉例而言，可在各偵測元件之間控制電場。
儘管圖式可將偵測元件311、312及313展示為離散單元，但此劃分可實際上不存在。舉例而言，偵測器之偵測元件可由構成PIN二極體裝置之半導體裝置形成。PIN二極體裝置可製造為具有包括p型區、固有區及n型區之複數個層的基板。此類層中之一或多者可在橫截面圖中為相連的。然而，在一些實施例中，偵測元件間可具備實體分離。除了感測器層之外，亦可提供其他層，諸如(例如)電路層及讀出層。
作為其他層之一個實例，偵測器300可具備鄰近於感測器層之一或多個電路層。一或多個電路層可包含線路導線、互連件及各種電子電路組件。一或多個電路層可包含處理系統。一或多個電路層可包含信號處理電路系統。一或多個電路層可經組態以接收自感測器層中之偵測元件偵測到之輸出電流。例如，一或多個電路層及感測器層可提供於相同或單獨晶粒中。
圖 3D展示符合本發明之實施例之個別偵測元件的示意性說明，此可為偵測元件311、312及313中之一者的實例。舉例而言，在 圖 3D中，展示偵測元件311A。偵測元件311A可包括p型層321、固有層322及n型層323之半導體結構。偵測元件311A可包括兩個端子，諸如陽極及陰極。偵測元件311A可經反向偏壓，且空乏區330可形成且其可跨越p型層321之長度的部分、固有層322之實質上整個長度及n型層323之長度的部分。在空乏區330中，可移除電荷載流子，且可根據其電荷掃掠掉空乏區330中產生之新電荷載流子。舉例而言，當傳入帶電粒子到達感測器表面301時，可產生電子-電洞對，且電洞351可經吸引朝向p型層321而電子352可經吸引朝向n型層323。在一些實施例中，保護層可提供於感測器表面301上。
在操作中，偵測元件之空乏區可充當捕獲區。傳入帶電粒子可與空乏區中之半導體材料相互作用且產生新電荷。舉例而言，偵測元件可經組態以使得具有某一量或更大的能量的帶電粒子可致使半導體材料之晶格的電子移位，因此產生電子-電洞對。可致使所產生電子及電洞歸因於例如空乏區中之電場而在相對方向上行進。朝向偵測元件之端子行進的載流子之產生可對應於偵測元件中之電流流動。
在比較例中，光電二極體可經組態以回應於接收光子而產生電荷。光子可具有對應於其波長或頻率之能量。典型地，可見光譜中之光子可具有約1 eV級之能量。然而，在半導體光電二極體中，通常可需要約3.6 eV以產生一個電子-電洞對。因此，光電二極體可在偵測電流產生時會遇到諸如以下之困難。
大體而言，光子之能量位準可類似於在半導體光電二極體中產生電子-電洞對所需之能量位準。因此，為了穩定且可靠地產生電流，可能必需具有高能量之光子入射於半導體光電二極體上。當光子之頻率處於或高於某一位準時，其可具有足以產生一個電子-電洞對之能量。
此外，由電子-電洞對回應於光子到達事件而產生之電流可相對低。回應於光子到達事件而產生之電流可能不足以克服背景雜訊。諸如經偏壓為突崩或蓋革計數模式之光電二極體的一些二極體可採用放大以產生較大位準之電流，從而使得可產生有用的偵測信號。在一些實施例中，光電二極體可經偏壓為突崩操作模式。在一些實施例中，放大可由附接至光電二極體之增益區塊提供。突崩效應可產生自由偏壓電壓引起之強內部電場。突崩效應可用於歸因於衝擊離子化而達成放大。
圖 4展示符合本發明之實施例之個別偵測元件的示意性說明，該偵測元件可為偵測元件311、312及313中之一者的實例。舉例而言，在 圖 4中，展示偵測元件400。偵測元件400可包括具有側向PIN二極體之基板(例如，矽基板) 401，其中第一PIN二極體包括n型區403a (例如，n型摻雜劑)、p型區404a (例如，p型摻雜劑)及固有區405a；第二PIN二極體包括n型區403b、p型區404a及固有區405b；且第三PIN二極體包括n型區403b、p型區404b及固有區405c。雖然展示三個PIN二極體，但應理解，偵測元件400可包括任何數目個PIN二極體。PIN二極體可形成於偵測元件400之前側410上。在一些實施例中，鈍化層411可形成於前側410上。
偵測元件400可包括端子，諸如n型區403a上之陰極413a、p型區404a上之陽極414a、n型區403b上之陰極413b及p型區404b上之陽極414b。位於n型區403a與p型區404a之間的區可在n型區403a與p型區404a之間施加反向偏壓時形成空乏區407a。空乏區407a可跨越n型區403a之部分長度、固有區405a之實質上整個長度及p型區404a的部分長度。在空乏區407a中，可移除電荷載流子，且產生於空乏區407a中之新電荷載流子可根據其電荷而經掃掠掉。舉例而言，當傳入帶電粒子(例如，電子)到達前側410時，可產生電子-電洞對，且電洞可經吸引朝向p型區404a而電子可經吸引朝向n型區403a。類似地，空乏區407b可形成在n型區403b與p型區404a之間且空乏區407c可形成在n型區403b與p型區404b之間。
在操作中，偵測元件400之空乏區可充當捕獲區。傳入帶電粒子可與空乏區中之半導體材料相互作用且產生新電荷。舉例而言，偵測元件400可經組態以使得具有某一量或更大的能量的帶電粒子可致使半導體材料之晶格的電子移位，因此產生電子-電洞對。可致使所產生電子及電洞歸因於例如空乏區中之電場而在相對方向上行進。朝向偵測元件400之端子行進的載流子之產生可對應於偵測元件400中之電流流動。
在一些實施例中，鈍化層421可形成於基板401之與前側410相對的背側420上。不同於包括n型區403a至403b及p型區404a至404b之前側410，背側420可包括實質上均勻表面(例如，無注入摻雜劑之表面、注入摻雜劑濃度為零的材料、零PIN二極體、零陰極、零陽極等)。背側420之實質上均勻表面可位於前側410與鈍化層421之間。
基板401可包括大於零之摻雜劑濃度，其中摻雜劑為非注入摻雜劑。當形成矽基板時，可將非注入摻雜劑添加至矽基板。舉例而言，當矽晶體生長以形成矽基板時，摻雜劑可添加至熔融矽且變成矽基板之部分。
為了偵測粒子，偵測元件400之PIN二極體可組態以偵測進入背側420且穿過矽基板401至空乏區的粒子422 (例如，帶電粒子)。在一些實施例中，鈍化層421可包括對電子實質上透明之材料(例如，SiN、薄金屬等)，使得粒子422 (電子)可自背側420穿過偵測元件400且偵測元件400之PIN二極體可偵測電子。因此，當偵測元件400用於偵測電子時，鈍化層421將不包括對電子不透明的材料，諸如SiO 2。
有利地，偵測元件400可藉由背側照明使用側向PIN二極體來偵測粒子(例如，基板之背側可曝光於二次電子而基板之前側可不曝光於二次電子)，藉此增加偵測元件400的回應度、回應速率及填充因數。偵測回應度可描述為偵測元件之輸出與輸入(例如，輸出電流與輸入電流)之比率。偵測回應速率可描述為當粒子著陸在偵測元件上時由偵測元件產生電信號的時間。偵測填充因數可描述為偵測器之區域中產生信號之偵測元件的百分比。
偵測元件400之背側照明偵測可藉由避免通常將由前側照明偵測發生之載流子損耗，諸如歸因於PIN二極體的前側上之前側表面保護層、前側重度摻雜區、表面金屬層或電觸點的載流子損耗而在偵測期間表現出增加的回應度及回應速率。舉例而言，載流子損耗可歸因於PIN二極體之前側上之表面金屬層或電觸點吸收一些電子而發生。
有利地，偵測元件400可使用薄基板，藉此允許前側410上之PIN二極體偵測進入背側420的粒子422。舉例而言，基板402之厚度402可小於20 µm或小於30 µm，使得粒子422可以高回應度及高回應速率達到前側410。薄基板402亦避免在偵測元件400中使用溝渠及額外注入物，此通常為使用厚基板之背側照明偵測所需要的。
由於基板401薄(例如，小於20 µm或小於30 µm)，因此空乏區407a至407c可包括背側420，使得耗盡整個基板401部。有利地，完全耗盡之基板401可產生偵測元件400之高回應度及高回應速率。
在一些實施例中，可調整或控制基板厚度402以控制偵測元件400之偵測回應速率。在一些實施例中，可藉由調整PIN二極體來調整或控制偵測元件400之偵測回應度、回應速率、填充因數及寄生效應，例如n型區403a至403b及p型區404a至404b之寬度、n型區403a至403b及p型區404a至404b的摻雜劑濃度、固有區405a至405c之寬度等。
一些典型偵測元件可使用厚度大於30 µm之基板，該等偵測元件受到限制。舉例而言，基板厚度大於30 µm之偵測元件可歸因於粒子未能達到偵測元件之前側或緩慢達到偵測元件的前側而展現低回應度及低回應速率。基板厚度大於30 µm之偵測元件亦可歸因於需要額外溝渠及注入物以使粒子以高回應度及高回應速率達到偵測元件的前側而需要更複雜製造。本發明之實施例藉由使用厚度小於20 µm或小於30 µm之基板來克服此等限制。
一些偵測元件亦可包括偵測元件之背側上之注入摻雜劑(亦即，在粒子進入之偵測元件之側上的注入摻雜劑、前側及背側兩者上之注入摻雜劑等)，該等偵測元件受到限制。舉例而言，歸因於偵測元件之背側中之載流子損耗，偵測元件之背側上的具有注入摻雜劑的偵測元件可展現低回應度及低回應速率。舉例而言，載流子損耗可歸因於偵測元件之背側上之注入摻雜劑吸收一些電子而發生。本發明之實施例藉由使用具有實質上均勻表面之背側(例如，無注入摻雜劑的表面、注入摻雜劑濃度為零之材料、零PIN二極體、零陰極、零陽極等)來克服此等限制。
圖 5展示符合本發明之實施例之個別偵測元件的示意性說明，該偵測元件可為偵測元件311、312、313及400及讀出積體電路中之一者的實例。
如 圖 5中所展示，偵測元件500可包括具有側向PIN二極體之基板(例如，矽基板) 501 (例如， 圖 4之基板401)，其中PIN二極體包括n型區503 (例如，n型摻雜劑) (例如， 圖 4的n型區403a至403b)、p型區504 (例如，p型摻雜劑) (例如， 圖 4之p型區404a至404b)及固有區505 (例如， 圖 4的固有區405a至405c)。PIN二極體可形成於偵測元件500之前側510 (例如， 圖 4的前側410)上。在一些實施例中，鈍化層511 (例如， 圖 4之鈍化層411)可形成於前側510上。
偵測元件500可包括端子，諸如n型區503上之陰極513 (例如， 圖 4之陰極413a至413b)及p型區504上的陽極514 (例如， 圖 4之陽極414a至414b)。位於n型區503與p型區504之間的區可當在n型區503與p型區504之間施加反向偏壓時形成空乏區507 (例如， 圖 4的空乏區407a至407c)。空乏區507可跨越n型區503之部分長度、固有區505之實質上整個長度及p型區504的部分長度。由於基板501薄(例如，小於20 µm或小於30 µm)，因此空乏區507可包括背側520，使得耗盡整個基板501。有利地，完全耗盡之基板501可導致產生偵測元件500之高回應度及高回應速率。
在一些實施例中，鈍化層521 (例如， 圖 4之鈍化層421)可形成於基板501之與前側510相對的背側520 (例如， 圖 4的背側420)上。不同於包括n型區503及p型區504之前側510，背側520可包括實質上均勻表面(例如，無注入摻雜劑之表面、注入摻雜劑濃度為零的材料、零PIN二極體、零陰極、零陽極等)。為了偵測粒子，偵測元件500之PIN二極體可組態以偵測進入背側520且穿過矽基板501至空乏區507的粒子522 (例如，帶電粒子) (例如， 圖 4的粒子422)。在一些實施例中，鈍化層521可包括對電子實質上透明之材料(例如，SiN、薄金屬等)，使得粒子522 (電子)可自背側520穿過偵測元件500且偵測元件500之PIN二極體可偵測電子。因此，當偵測元件500用於偵測電子時，鈍化層521將不包括對電子不透明的材料，諸如SiO 2。
如 圖 5中所展示，由於陰極513及陽極514位於同一前側510上，因此偵測元件500可在不使用基板501中之晶圓通孔的情況下容易地且直接整合至讀出積體電路520 (例如，CMOS ASIC)。舉例而言，偵測元件500可使用接合材料551 (例如，焊料凸塊)接合至讀出積體電路550。
圖 6A、 圖 6B及 圖 6C展示符合本發明之實施例之個別偵測元件的金屬幾何形狀之示意性說明，該個別偵測元件可為偵測元件311、312、313、400及500中之一者的實例。
如 圖 6A中所展示，偵測元件600a (例如， 圖 4之偵測元件400、 圖 5之偵測元件500)可包括位於其前側610a (例如， 圖 4的前側410、 圖 5之前側510)上之陰極613a (例如， 圖 4的陰極413a至413b、 圖 5之陰極513)及陽極614a (例如， 圖 4之陽極414a至414b、 圖 5的陽極514)。在一些實施例中，偵測元件600a之陰極613a及陽極614a可經配置以相互交錯。在一些實施例中，相互交錯的偵測元件600a之金屬幾何形狀可經調整以控制或調整前側610a之偵測回應度、回應速率、寄生效應或損耗。
如 圖 6B中所展示，偵測元件600b (例如， 圖 4之偵測元件400、 圖 5之偵測元件500)可包括位於其前側610b (例如， 圖 4的前側410、 圖 5之前側510)上之陰極613b (例如， 圖 4的陰極413a至413b、 圖 5之陰極513)及陽極614b (例如， 圖 4之陽極414a至414b、 圖 5的陽極514)。在一些實施例中，偵測元件600b之陰極613b及陽極614b可同心地配置成圓形形狀。在一些實施例中，偵測元件600b之金屬幾何形狀可經調整以控制或調整前側610b之偵測回應度、回應速率、寄生效應或損耗。
如 圖 6C中所展示，偵測元件600c (例如， 圖 4之偵測元件400、 圖 5之偵測元件500)可包括位於其前側610c (例如， 圖 4的前側410、 圖 5之前側510)上之陰極613c (例如， 圖 4的陰極413a至413b、 圖 5之陰極513)及陽極614c (例如， 圖 4之陽極414a至414b、 圖 5的陽極514)。在一些實施例中，偵測元件600c之陰極613c及陽極614c可同心地配置成六邊形形狀。在一些實施例中，偵測元件600c之金屬幾何形狀可經調整以控制或調整前側610c之偵測回應度、回應速率、寄生效應或損耗。在一些實施例中，偵測元件600c之金屬幾何形狀可用於減少偵測元件600c之擊穿電壓。
在一些實施例中，偵測元件600a、600b及600c之金屬幾何形狀可改良跨偵測器之偵測回應度、回應速率及填充因數的均勻性及一致性。
現參考 圖 7，此繪示符合本發明之實施例之偵測器700 (例如， 圖 3的偵測器300)之例示性結構的示意性說明。偵測器700可提供為參考 圖 2A及 圖 2B之偵測器144或電子偵測裝置240。儘管在 圖 7中展示一個陣列，但應瞭解，偵測器700可包括多個陣列，諸如各次級電子束一個陣列。
偵測器700可包括偵測元件陣列，包括偵測元件701 (例如，311、312、313、400、500、600a、600b、600c)。偵測元件可配置成平坦二維陣列，陣列之平面實質上垂直於傳入帶電粒子之入射方向。在一些實施例中，偵測器700可經配置以便相對於入射方向傾斜。偵測元件之PIN二極體可定位於側向幾何形狀中以提供每單位面積較大密度的PIN二極體。舉例而言，陣列可包括交替順序之任何數目個p型及n型區的任何組合。
如 圖 7中所展示，偵測元件701可包括位於其前側710 (例如， 圖 4之前側410、 圖 5之前側510)上的陰極713 (例如， 圖 4之陰極413a至413b、 圖 5之陰極513)及陽極714 (例如， 圖 4的陽極414a至414b、 圖 5之陽極514)。儘管陰極713及陽極714經配置以相互交錯(例如， 圖 6A之偵測元件600a)，但應理解，偵測元件701之金屬幾何形狀不受限制且亦可使用其他金屬幾何形狀(例如， 圖 6B的偵測元件600b、 圖 6C之偵測元件600c)。
現參考 圖 8A及 圖 8B，繪示符合本發明之實施例之形成偵測元件(例如，311、312、313、400、500、600a、600b、600c、701)的例示性程序800A及800B的流程圖。出於說明的目的，程序800A及800B之步驟可由在運算裝置(例如， 圖 1、 圖 2A、 圖 2B等之控制器109)上執行或以其他方式使用該運算裝置之特徵的系統進行。應理解，所繪示的程序800A及800B可經變更以修改步驟順序且包括額外步驟。
舉例而言， 圖 8A之程序800A展示在步驟801處，可製備基板801a (例如，矽、SOI等) (例如， 圖 4之基板401、 圖 5的基板501)以供處理。在一些實施例中，基板801a可為厚基板(例如，500至600 µm)，其形成PIN二極體之固有區(例如， 圖 4的固有區405a至405c、 圖 5之固有區505)。
在步驟802處，層802a可用以在基板801a中注入p型摻雜劑以形成p型區802b (例如， 圖 4之p型區404a至404b、 圖 5的p型區504)。在一些實施例中，層802a (例如，SiN、SiO 2、基於重氮基萘醌之抗蝕劑(DNQ-Novolak)等)可能夠阻擋離子進入p型區802b外部之基板801a的區域。在一些實施例中，p型區802b可經調整以調整PIN二極體之空乏區。舉例而言，p型區802b可藉由調整其深度、寬度或摻雜劑濃度而得到調整。在一些實施例中，層802a可為經沈積且圖案化之光阻。光阻可在離子注入之前經沈積且圖案化，且光阻可在離子注入之後經移除。在一些實施例中，層802a可包括絕緣體及光阻。絕緣體及光阻可經沈積且光阻可經圖案化。使用光阻圖案，可使用選擇性蝕刻程序來圖案化絕緣體。可移除光阻且可執行離子注入。可隨後移除絕緣體。
在步驟803處，層803a可使以在基板801a中注入n型摻雜劑以形成n型區803b (例如， 圖 4之n型區403a至403b、 圖 5的n型區503)。在一些實施例中，層803a (例如，SiN、SiO 2、基於重氮基萘醌之抗蝕劑(DNQ-Novolak)等)可能夠阻擋離子進入n型區803b外部之基板801a的區域。在一些實施例中，n型區803b可經調整以調整PIN二極體之空乏區。舉例而言，n型區803b可藉由調整其深度、寬度或摻雜劑濃度而得到調整。
在步驟804處，金屬層可經沈積於p型區802b上且圖案化以形成陽極804a且沈積於n型區803b上且圖案化以形成陰極804b。舉例而言，可經由使用犧牲遮罩之光微影圖案化，繼之以金屬填充或金屬沈積來將金屬層選擇性地沈積至p型區802b及n型區803b上。在一些實施例中，陽極804a及陰極804b可屬於合金或純金屬(例如，鋁(Al)、鎢(W)、矽化物(TiSi 2、MoSi 2、PtSi、CoSi 2、WSi 2)等)。
在步驟805處，第一鈍化層805a可形成於陽極804a及陰極804b上，且第二鈍化層805b可形成於第一鈍化層805a上。在一些實施例中，鈍化層805a及805b可充當絕緣體。在一些實施例中，可調整鈍化層805a及805b之厚度。舉例而言，鈍化層805b (例如，5至10 µm)可比鈍化層805a (例如，100 nm)厚。在一些實施例中，鈍化層805a可用於減少基板801a之表面的再組合損耗，該基板可為薄的(例如，小於100 nm)。在一些實施例中，鈍化層805b可視情況地包括用於薄化基板801a之步驟(步驟808)之機械支撐，其中較厚層提供更多支撐。
如 圖 8B中所展示，在程序800B中，在 圖 8A之步驟805後的步驟806處，可在鈍化層805a及805b中圖案化介層窗孔806a及806b，使得介層窗孔806a及806b分別與陽極804a及陰極804b對準，使得陽極804a及陰極804b可自鈍化層805a及805b曝光。
在步驟807處，可將載體基板807a附接至鈍化層805b以準備用於基板薄化。
在步驟808處，可薄化基板801a之背側808a，使得基板801a之厚度減小(例如，減小至20 µm、30 µm等的厚度)，而載體基板807a附接至鈍化層805b。在一些實施例中，基板801a可經由基於化學之蝕刻(例如，經由化學機械拋光(CMP)之拋光、乾式蝕刻等)或研磨之程序來薄化。如上文所論述，經薄化基板允許電子之方向性自基板801a之背面行進至PIN二極體，而不損失其在固有區內的路徑之能量或方向。
在步驟809處，層809a (例如， 圖 4之層421、 圖 5之層521)可經沈積於經薄化基板801a的背側808a上。在一些實施例中，層809a可保護基板801a且包括對電子實質上透明的材料(例如，SiN、薄金屬等)。
在步驟810處，可移除載體基板807a。在一些實施例中，當鈍化層805b經包括用於基板薄化步驟之機械支撐時，鈍化層805b可保留在最終偵測元件中或可經移除。
可使用以下條項來進一步描述實施例： 1.一種偵測器，其包含： 一矽基板，其經薄化至30 µm或更小之一厚度； 包括一側向PIN二極體之該矽基板之一前側，該側向PIN二極體由一p型注入及一n型注入形成； 一區，其位於該p型注入與該n型注入之間，該區經組態以在該p型注入與該n型注入之間施加一反向偏壓時形成一空乏區； 該矽基板之與該前側相對之一背側，其包含一實質上均勻表面；及 一保護層，其位於該矽基板之該背側上之該實質上均勻表面上， 其中該側向PIN二極體經組態以偵測進入該矽基板之該背側且穿過該矽基板至該空乏區的一電子。 2.如條項1之偵測器，其中該保護層包含對電子實質上透明的一材料。 3.如條項1至2中任一項之偵測器，其中該矽基板之該背側的該實質上均勻表面包含實質上為零之一注入摻雜劑濃度。 4.如條項3之偵測器，其中該矽基板包含大於零之一摻雜劑濃度，其中該摻雜劑濃度之該摻雜劑為非注入摻雜劑。 5.如條項4之偵測器，其中在形成該矽基板時，將該非注入摻雜劑添加至該矽基板。 6.如條項1至5中任一項之偵測器，其中該矽基板之該背側的該實質上均勻表面位於該前側與該保護層之間。 7.如條項1至6中任一項之偵測器，其中該矽基板之該背側包含零PIN二極體。 8.如條項1至7中任一項之偵測器，其中該矽基板之該背側包含零陽極及零陰極。 9.如條項1至8中任一項之偵測器，其中該矽基板之該背側經組態以曝光於二次電子，而該矽基板之該前側經組態以不曝光於二次電子。 10.如條項1至9中任一項之偵測器，其中該側向PIN二極體包含位於該p型注入上之一陽極及位於該n型注入上之一陰極。 11.如條項10之偵測器，其中該陰極及該陽極經配置以相互交錯。 12.如條項10之偵測器，其中該陰極及該陽極同心地配置成一圓形形狀。 13.如條項10之偵測器，其中該陰極及該陽極同心地配置成一六邊形形狀。 14.如條項10之偵測器，其中該側向PIN二極體由該陰極及該陽極接合至一讀出積體電路。 15.一種偵測器，其包含： 複數個偵測元件，該複數個偵測元件中之一偵測元件包含： 一矽基板之一部分，其包含： 包括一PIN二極體之該矽基板之該部分的一前側，該PIN二極體包含一p型區及一n型區； 該矽基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；及 一層，其位於該矽基板之該部分的該背側上； 其中： 位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且 該PIN二極體經組態以偵測進入該矽基板之該部分的該背側且穿過該矽基板之該部分至該空乏區之一電子。 16.如條項15之偵測器，其中該層包含對電子實質上透明的一材料。 17.如條項15至16中任一項之偵測器，其中該矽基板之該部分的一厚度為30 µm或更小。 18.如條項15至17中任一項之偵測器，其中該矽基板之該部分的該背側的該實質上均勻表面包含實質上為零之一注入摻雜劑濃度。 19.如條項18之偵測器，其中該矽基板之該部分包含大於零的一摻雜劑濃度，其中該摻雜劑濃度之該摻雜劑為非注入摻雜劑。 20.如條項19之偵測器，其中在形成該矽基板之該部分時，將該非注入摻雜劑添加至該矽基板的該部分。 21.如條項15至20中任一項之偵測器，其中該矽基板之該部分的該背側之該實質上均勻表面位於該前側與該層之間。 22.如條項15至21中任一項之偵測器，其中該矽基板之該部分的該背側包含零PIN二極體。 23.如條項15至22中任一項之偵測器，其中該矽基板之該部分的該背側包含零陽極及零陰極。 24.如條項15至23中任一項之偵測器，其中該矽基板之該部分的該背側經組態以曝光於二次電子，而該矽基板之該部分的該前側經組態以不曝光於二次電子。 25.如條項15至24中任一項之偵測器，其中該PIN二極體包含位於該p型區上之一陽極及位於該n型區上之一陰極。 26.如條項25之偵測器，其中該陰極及該陽極經配置以相互交錯。 27.如條項25之偵測器，其中該陰極及該陽極同心地配置成一圓形形狀。 28.如條項25之偵測器，其中該陰極及該陽極同心地配置成一六邊形形狀。 29.如條項25之偵測器，其中該PIN二極體由該陰極及該陽極接合至一讀出積體電路。 30.一種偵測器，其包含複數個偵測元件，該複數個偵測元件中之一偵測元件包含： 一矽基板之一部分，其包含： 包括一PIN二極體之該基板之該部分的一前側，該PIN二極體包含一p型區及一n型區； 該基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；及 一層，其位於該基板之該部分之該背側上； 其中： 位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且 該PIN二極體經組態以接收入射於該基板之該部分之該背側上的一電子。 31.如條項30之偵測器，其中該層包含對電子實質上透明的一材料。 32.如條項30至31中任一項之偵測器，其中該基板之該部分的一厚度為30 µm或更小。 33.如條項30至32中任一項之偵測器，其中該基板之該部分的該背側的該實質上均勻表面包含實質上為零之一注入摻雜劑濃度。 34.如條項33之偵測器，其中該基板之該部分包含大於零的一摻雜劑濃度，其中該摻雜劑濃度之該摻雜劑為非注入摻雜劑。 35.如條項34之偵測器，其中在形成該基板之該部分時，將該非注入摻雜劑添加至該基板的該部分。 36.如條項30至35中任一項之偵測器，其中該基板之該部分的該背側之該實質上均勻表面位於該前側與該層之間。 37.如條項30至36中任一項之偵測器，其中該基板之該部分的該背側包含零PIN二極體。 38.如條項30至37中任一項之偵測器，其中該基板之該部分的該背側包含零陽極及零陰極。 39.如條項30至38中任一項之偵測器，其中該基板之該部分的該背側經組態以曝光於二次電子，而該基板之該部分的該前側經組態以不曝光於二次電子。 40.如條項30至39中任一項之偵測器，其中該PIN二極體包含位於該p型區上之一陽極及位於該n型區上的一陰極。 41.如條項40之偵測器，其中該陰極及該陽極經配置以相互交錯。 42.如條項40之偵測器，其中該陰極及該陽極同心地配置成一圓形形狀。 43.如條項40之偵測器，其中該陰極及該陽極同心地配置成一六邊形形狀。 44.如條項40之偵測器，其中該PIN二極體由該陰極及該陽極接合至一讀出積體電路。 45.一種偵測器，其包含複數個偵測元件，該複數個偵測元件中之一偵測元件包含： 一基板之一部分，其包含： 包括一p型區及一n型區之該基板之該部分的一前側，該p型區及該n型區形成一PIN二極體；及 該基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面； 其中： 位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且 該PIN二極體經組態以接收自該基板之該部分的該背側穿過該基板的該部分之一電子。 46.如條項45之偵測器，其中該基板之該部分的一厚度為30 µm或更小。 47.如條項45至46中任一項之偵測器，其中該基板之該部分的該背側的該實質上均勻表面包含實質上為零之一注入摻雜劑濃度。 48.如條項47之偵測器，其中該基板之該部分包含大於零的一摻雜劑濃度，其中該摻雜劑濃度之該摻雜劑為非注入摻雜劑。 49.如條項48之偵測器，其中在形成該基板之該部分時，將該非注入摻雜劑添加至該基板的該部分。 50.如條項45至49中任一項之偵測器，其中該基板之該部分的該背側之該實質上均勻表面位於該前側與該層之間。 51.如條項45至50中任一項之偵測器，其中該基板之該部分的該背側包含零PIN二極體。 52.如條項45至51中任一項之偵測器，其中該基板之該部分的該背側包含零陽極及零陰極。 53.如條項45至52中任一項之偵測器，其中該基板之該部分的該背側經組態以曝光於二次電子，而該基板之該部分之該前側經組態以不曝光於二次電子。 54.如條項45至53中任一項之偵測器，其中該PIN二極體包含位於該p型區上之一陽極及位於該n型區上之一陰極。 55.如條項54之偵測器，其中該陰極及該陽極經配置以相互交錯。 56.如條項54之偵測器，其中該陰極及該陽極同心地配置成一圓形形狀。 57.如條項54之偵測器，其中該陰極及該陽極同心地配置成一六邊形形狀。 58.如條項54之偵測器，其中該PIN二極體由該陰極及該陽極接合至一讀出積體電路。 59.一種形成一偵測器之一偵測元件的方法，該方法包含： 藉由在一矽基板中注入p型摻雜劑以形成一p型區且注入n型摻雜劑以形成一n型區來在該矽基板的一前側上形成一PIN二極體， 其中位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區； 薄化該矽基板之與該前側相對之一背側，其中該背側包含一實質上均勻表面；及 在該矽基板之該背側上形成一層， 其中該PIN二極體經組態以偵測進入該矽基板之該背側且穿過該矽基板至該空乏區的一電子。 60.如條項59之方法，其進一步包含使用一光阻來注入該等p型摻雜劑及該等n型摻雜劑。 61.如條項60之方法，其進一步包含在該p型區上沈積及圖案化一金屬層以形成一陽極且在該n型區上沈積及圖案化一金屬層以形成一陰極。 62.如條項61之方法，其中該陰極及該陽極經配置以相互交錯。 63.如條項61之方法，其中該陰極及該陽極同心地配置成一圓形形狀。 64.如條項61之方法，其中該陰極及該陽極同心地配置成一六邊形形狀。 65.如條項61至64中任一項之方法，其進一步包含在該圖案化金屬層上沈積一第一鈍化層且在該第一鈍化層上沈積一第二鈍化層，該第二鈍化層比該第一鈍化層厚。 66.如條項65之方法，其進一步包含在圖案化該第一鈍化層及該第二鈍化層中之介層窗孔，其中該等介層窗孔與該陰極及該陽極對準。 67.如條項66之方法，其進一步包含將一載體基板附接至該第二鈍化層。 68.如條項67之方法，其中薄化該矽基板之該背側包含將該矽基板的一厚度減小至30 µm或更小同時將該載體基板附接至該第二鈍化層。 69.如條項67至68中任一項之方法，其中薄化該矽基板之該背側包含研磨或乾式蝕刻該矽基板之該背側。 70.如條項59至69中任一項之方法，其進一步包含在薄化該矽基板之該背側之後將該層沈積於該矽基板之該背側上。 71.如條項59至70中任一項之方法，其中該層包含對電子透明之一材料。 72.如條項67至71中任一項之方法，其進一步包含移除該載體基板。 73.如條項59至72中任一項之方法，其中該基板之該背側的該實質上均勻表面包含為零之一注入濃度。 74.如條項72至73中任一項之方法，其進一步包含藉由該陰極及該陽極將該PIN二極體接合至一讀出積體電路。 75.一種由條項59至74中任一項形成之偵測器，該偵測器包含： 複數個偵測元件，該複數個偵測元件中之一偵測元件包含： 一矽基板之一部分，其包含： 包括一PIN二極體之該矽基板之該部分的一前側，該PIN二極體包含一p型區及一n型區； 該矽基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；及 一層，其位於該矽基板之該部分的該背側上； 其中： 位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且 該PIN二極體經組態以偵測進入該矽基板之該部分之該背側且穿過該矽基板至該空乏區之一電子。
應瞭解，本發明之實施例不限於已在上文所描述及在隨附圖式中繪示之確切構造，且可在不脫離本發明之範疇的情況下作出各種修改及改變。
100:電子束檢測系統 100B:電子束工具 101:主腔室 102:裝載/鎖定腔室 103:陰極 104:電子束工具、設備 105:光軸 106:設備前段模組 106a:第一裝載埠 106b:第二裝載埠 109:控制器 120:影像獲取器 121:陽極 122:槍孔徑 125:光束限制孔徑 126:聚光透鏡 130:儲存器 132:物鏡總成 132a:極片 132b:控制電極 132c:偏轉器 132d:激勵線圈 134:機動載物台 135:柱孔徑 136:晶圓固持器 144:偵測器 148:第一四極透鏡 150:晶圓 158:第二四極透鏡 161:電子束 170:探測光點 199:影像處理系統 201:電子源 202:初級電子束 203:初級光束交越 204:初級光軸 207:樣本固持器 208:樣本 209:機動載物台 210:聚光透鏡 211:初級細光束 212:初級細光束 213:初級細光束 220:源轉換單元 221:探測光點 222:探測光點 223:探測光點 230:初級投影系統 231:物鏡 232:偏轉掃描單元 233:光束分離器 240:電子偵測裝置 241:偵測元件 242:偵測元件 243:偵測元件 250:次級投影系統 251:次級光軸 261:次級電子束 262:次級電子束 263:次級電子束 271:庫侖孔徑板 300:偵測器 301:感測器表面 310:基板 311:偵測元件 311A:偵測元件 312:偵測元件 313:偵測元件 321:p型層 322:固有層 323:n型層 325:區域 330:空乏區 351:電洞 352:電子 400:偵測元件 401:基板 402:厚度 403a:n型區 403b:n型區 404a:p型區 404b:p型區 405a:固有區 405b:固有區 405c:固有區 407a:空乏區 407b:空乏區 407c:空乏區 410:前側 411:鈍化層 413a:陰極 413b:陰極 414a:陽極 414b:陽極 420:背側 421:鈍化層 422:粒子 500:偵測元件 501:基板 503:n型區 504:p型區 505:固有區 507:空乏區 510:前側 511:鈍化層 513:陰極 514:陽極 520:背側 521:鈍化層 522:粒子 550:讀出積體電路 551:接合材料 600a:偵測元件 600b:偵測元件 600c:偵測元件 610a:前側 610b:前側 610c:前側 613a:陰極 613b:陰極 613c:陰極 614a:陽極 614b:陽極 614c:陽極 700:偵測器 701:偵測元件 710:前側 713:陰極 714:陽極 800A:程序 800B:程序 801:步驟 801a:基板 802:步驟 802a:層 802b:p型區 803:步驟 803a:層 803b:n型區 804:步驟 804a:陽極 804b:陰極 805:步驟 805a:第一鈍化層 805b:第二鈍化層 806:步驟 806a:介層窗孔 806b:介層窗孔 807:步驟 807a:載體基板 808:步驟 808a:背側 809:步驟 809a:層 810:步驟
圖 1為繪示符合本發明之實施例之例示性電子束檢測(EBI)系統的示意圖。
圖 2A為繪示符合本發明之實施例的作為 圖 1之例示性帶電粒子束檢測系統之部分的例示性多光束系統的示意圖。
圖 2B為繪示符合本發明之實施例的作為 圖 1之例示性帶電粒子束檢測系統之部分的例示性單光束系統的示意圖。
圖 3A為符合本發明之實施例的偵測器之例示性結構的示意性表示。
圖 3B為符合本發明之實施例的偵測器之基板之橫截面結構的示意性說明。
圖 3C為符合本發明之實施例的偵測器之基板之橫截面結構的示意性說明。
圖 3D為符合本發明之實施例的個別偵測元件之示意性說明。
圖 4為符合本發明之實施例的個別偵測元件之示意性說明。
圖 5為符合本發明之實施例的個別偵測元件之示意性說明。
圖 6A、 圖 6B及 圖 6C為符合本發明之實施例之個別偵測元件的金屬幾何形狀之示意性說明。
圖 7為符合本發明之實施例之偵測器的示意性說明。
圖 8A及 圖 8B為繪示符合本發明之實施例之形成偵測元件的例示性程序的流程圖。
400:偵測元件
401:基板
402:厚度
403a:n型區
403b:n型區
404a:p型區
404b:p型區
405a:固有區
405b:固有區
405c:固有區
407a:空乏區
407b:空乏區
407c:空乏區
410:前側
411:鈍化層
413a:陰極
413b:陰極
414a:陽極
414b:陽極
420:背側
421:鈍化層
422:粒子

Claims (15)

  1. 一種偵測器，其包含： 複數個偵測元件，該複數個偵測元件中之一偵測元件包含： 一矽基板之一部分，其包含： 包括一PIN二極體之該矽基板之該部分的一前側，該PIN二極體包含一p型區及一n型區； 該矽基板之該部分之與該前側相對的一背側，其包含一實質上均勻表面；及 一層，其位於該矽基板之該部分的該背側上； 其中： 位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區，且 該PIN二極體經組態以偵測進入該矽基板之該部分的該背側且穿過該矽基板之該部分至該空乏區之一電子。
  2. 如請求項1之偵測器，其中該層包含對電子實質上透明之一材料。
  3. 如請求項1之偵測器，其中該矽基板之該部分的一厚度為30 µm或更小。
  4. 如請求項1之偵測器，其中該矽基板之該部分的該背側之該實質上均勻表面包含實質上為零之一注入摻雜劑濃度。
  5. 如請求項4之偵測器，其中該矽基板之該部分包含大於零的一摻雜劑濃度，其中該摻雜劑濃度之該摻雜劑為非注入摻雜劑。
  6. 如請求項5之偵測器，其中在形成該矽基板之該部分時，將該非注入摻雜劑添加至該矽基板之該部分。
  7. 如請求項1之偵測器，其中該矽基板之該部分的該背側之該實質上均勻表面位於該前側與該層之間。
  8. 如請求項1之偵測器，其中該矽基板之該部分的該背側包含零PIN二極體。
  9. 如請求項1之偵測器，其中該矽基板之該部分的該背側包含零陽極及零陰極。
  10. 如請求項1之偵測器，其中該矽基板之該部分的該背側經組態以曝光於二次電子，同時該矽基板之該部分的該前側經組態以不曝光於二次電子。
  11. 如請求項1之偵測器，其中該PIN二極體包含位於該p型區上之一陽極及位於該n型區上之一陰極。
  12. 如請求項11之偵測器，其中該陰極及該陽極經配置以相互交錯。
  13. 如請求項11之偵測器，其中該陰極及該陽極同心地配置成一圓形形狀。
  14. 如請求項11之偵測器，其中該陰極及該陽極同心地配置成一六邊形形狀。
  15. 一種形成一偵測器之一偵測元件的方法，該方法包含： 藉由在一矽基板中注入p型摻雜劑以形成一p型區且注入n型摻雜劑以形成一n型區來在該矽基板的一前側上形成一PIN二極體， 其中位於該p型區與該n型區之間的一區經組態以在該p型區與該n型區之間施加一反向偏壓時形成一空乏區； 薄化該矽基板之與該前側相對之一背側，其中該背側包含一實質上均勻表面；及 在該矽基板之該背側上形成一層， 其中該PIN二極體經組態以偵測進入該矽基板之該背側且穿過該矽基板至該空乏區的一電子。
TW112130614A 2022-09-02 2023-08-15 用於在檢測期間用偵測器偵測粒子之系統及方法 TW202425037A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263403534P 2022-09-02 2022-09-02
US63/403,534 2022-09-02

Publications (1)

Publication Number Publication Date
TW202425037A true TW202425037A (zh) 2024-06-16

Family

ID=87561018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112130614A TW202425037A (zh) 2022-09-02 2023-08-15 用於在檢測期間用偵測器偵測粒子之系統及方法

Country Status (2)

Country Link
TW (1) TW202425037A (zh)
WO (1) WO2024046685A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022106161A1 (en) * 2020-11-23 2022-05-27 Asml Netherlands B.V. Semiconductor charged particle detector for microscopy

Also Published As

Publication number Publication date
WO2024046685A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US11984295B2 (en) Charged particle assessment tool, inspection method
JP7286778B2 (ja) 利得要素を備えた荷電粒子検出器およびその製造方法
JP7179839B2 (ja) 荷電粒子のためのマルチセル検出器
TWI836310B (zh) 單體式偵測器
TWI808411B (zh) 用於高效能偵測裝置之增強架構
KR102498662B1 (ko) 광범위 활성 영역 고속 검출기를 위한 픽셀 형상 및 섹션 형상 선택
JP2024105368A (ja) 検査装置
TWI820425B (zh) 增強型偵測器
TW202420456A (zh) 用於影像擾動補償之系統和方法
EP3869535A1 (en) Charged particle assessment tool, inspection method
TW202425037A (zh) 用於在檢測期間用偵測器偵測粒子之系統及方法
WO2021165136A1 (en) Charged particle inspection tool, inspection method
WO2024141261A1 (en) Hybrid detectors featuring low temperature surface passivation
WO2024033071A1 (en) Particle detector with reduced inter-symbol interference
US20240242930A1 (en) Manipulation of carrier transport behavior in detector
EP4390464A1 (en) Detector for detecting radiation
EP3869536A1 (en) Inspection apparatus
TW202420368A (zh) 用於在檢測期間對偵測器上之粒子進行計數之系統及方法
WO2023213500A1 (en) Radiation tolerant detector architecture for charged particle detection
WO2024017766A1 (en) Charged particle detector for microscopy
WO2024078821A1 (en) Charged particle detector for microscopy