TW202424941A

TW202424941A - 顯示面板

Info

Publication number: TW202424941A
Application number: TW112140021A
Authority: TW
Inventors: 崔載二
Original assignee: 南韓商Ｌｇ顯示器股份有限公司
Priority date: 2022-12-14
Filing date: 2023-10-19
Publication date: 2024-06-16

Abstract

根據本發明實施例的顯示面板可以包括：基板，其中分為顯示區域和非顯示區域；閘極驅動電路，設置在基板上，並設置在非顯示區域內的閘極驅動電路區域中；複數條閘極時脈線，設置在基板上，並設置在位於非顯示區域中閘極驅動電路區域外側的第一線路區域中；覆蓋層，設置在複數條閘極時脈線和閘極驅動電路上；陰極電極，設置在顯示區域中並延伸至非顯示區域；以及負載偏差補償圖案，與複數條閘極時脈線重疊。

Description

顯示面板

本發明實施例涉及一種顯示面板。

隨著資訊化社會的發展，對顯示影像的顯示裝置的需求以各種形式不斷增加。近年來，已使用諸如液晶顯示裝置和有機發光顯示裝置的各種顯示裝置。

為了顯示影像，顯示裝置可以包含：顯示面板，其中設置有複數條資訊線和複數條閘極線；資料驅動電路，向複數條資訊線輸出資料訊號；以及閘極驅動電路，向複數條閘極線輸出閘極訊號。

在傳統顯示領域中，為了減少元件數量和外框尺寸，已開發了在顯示面板中嵌入閘極驅動電路的板內閘極（GIP）技術。

發明人已了解了，如果將閘極驅動電路嵌入顯示面板中，則可能會發生閘極驅動電路的意外故障或螢幕異常。在發現了這種故障的可能性之後，本發明在此揭露一種減少或完全消除此類問題的發生的技術。

本發明的實施例可以提供一種顯示面板，儘管閘極驅動電路嵌入其中，仍能減少或完全防止螢幕異常。

本發明的實施例可以提供一種顯示面板，儘管閘極驅動電路嵌入其中，仍維持閘極驅動電路的正常運作。

本發明的實施例可以提供一種顯示面板，其能夠減少包含閘極驅動電路的閘極外框的面積。

本發明的實施例可以提供一種顯示面板，其能夠減少與閘極驅動電路的運作相關的閘極時脈線之間的負載偏差。

根據本發明實施例的顯示面板可以包括：基板，具有顯示區域和非顯示區域；閘極驅動電路，設置在基板上，並設置在非顯示區域內的閘極驅動電路區域中；複數條閘極時脈線，設置在基板上，並設置在位於非顯示區域中閘極驅動電路區域外側的第一線路區域中；覆蓋層，設置在複數條閘極時脈線和閘極驅動電路上；陰極電極，設置在顯示區域中並延伸至非顯示區域；以及負載偏差補償圖案，與複數條閘極時脈線重疊。在一個實施例中，陰極電極從顯示區域延伸至非顯示區域，以作為連續的、一體型的構件。

在根據本發明實施例的顯示面板中，負載偏差補償圖案可以位於複數條閘極時脈線上面。

在根據實施例的顯示面板中，負載偏差補償圖案可以包含與陽極電極相同的材料。

根據本發明實施例的顯示面板可以包括：基板，具有顯示區域和非顯示區域；陰極電極，設置在顯示區域中並延伸至非顯示區域；閘極驅動電路，設置在基板上，並設置在非顯示區域內的閘極驅動電路區域中；複數條閘極時脈線，設置在基板上，並設置在位於非顯示區域中閘極驅動電路區域外側的第一線路區域中，且設置以不與陰極電極重疊；以及覆蓋層，設置在複數條閘極時脈線和閘極驅動電路上。

根據本發明的實施例可以提供一種顯示面板，儘管閘極驅動電路嵌入其中，仍不會造成螢幕異常。

根據本發明的實施例可以提供一種顯示面板，儘管閘極驅動電路嵌入其中，仍能夠使閘極驅動電路正常運作。

根據本發明的實施例可以提供一種顯示面板，其能夠減小與嵌入閘極驅動電路相關的閘極外框。

根據本發明的實施例可以提供一種顯示面板，其能夠藉由將與閘極驅動電路的運作相關的閘極時脈線設置以不與陰極電極重疊，來減少閘極時脈線之間的負載偏差。

根據本發明的實施例可以提供一種顯示面板，其能夠藉由進一步設置與閘極時脈線重疊的負載偏差補償圖案，來減少閘極時脈線之間的負載偏差。

根據本發明的實施例可以提供一種顯示面板，其能夠藉由減少閘極時脈線之間的負載偏差，來減少閘極驅動電路中的掃描訊號輸出特性偏差。

在下文對本發明的示例或實施例的說明中，將參考附圖，其中附圖中顯示了可以實施的具體示例或實施例，並且其中即使相同或相似的元件在彼此不同的附圖中顯示時，也可以使用相同的元件符號和記號來表示相同或相似的元件。此外，在以下對本發明的示例或實施例的描述中，當確定說明可能使本發明的部分實施例中的專利標的不清楚時，將省略本發明包含的已知功能和元件的詳細描述。本發明使用的術語，諸如「包含、包括」、「具有」、「含有」、「由...構成」、「由...組成」和「由...形成」，通常允許加入其他組件，除非這些術語與術語「只」一起使用。如本發明所使用的，單數形式旨在包含複數形式，除非上下文另有清楚說明。

用於描述本發明實施例的附圖所示的元件的形狀、尺寸（例如，長度、寬度、高度、厚度、半徑、直徑、面積等）、比例、角度、數量等僅為示例，並且本發明不限於此。

為了便於描述，圖中顯示包含尺寸和厚度在內的各組件的尺寸，並且本發明內容不限於圖示部件的尺寸和厚度，但需要注意的是，本發明提交的各個附圖中所示的部件的相對尺寸是本發明的一部分，其包含相對尺寸、位置和厚度。

諸如「第一」、「第二」、「A」或「B」等術語可以在本發明中用來描述本發明的元件。這些術語之中每一個並不用於界定元件的本質、順序、次序或數量等，而僅用於將對應的元件與其他的元件區分開。

當提到第一元件「連接或耦接至」、「接觸或重疊於」等第二元件時，應解釋為第一元件不僅可以「直接連接或耦接至」或「直接接觸或重疊於」第二元件，第一元件與第二元件之間還可以「插入」第三元件在，或者第一元件和第二元件可以藉由第四元件互相「連接或耦接」、「接觸或重疊」等。本發明中，第二元件可以包含互相「連接或耦接」、「接觸或重疊」等中的至少一個的兩個或更多個元件。

當時間相對用語，例如「之後」、「接著」、「下一個」、「之前」等等，用於描述元件或配置的處理或操作，或者操作、加工、製造方法中的流程或步驟，這些用語可用於描述非連續或非順序處理或操作，除非與用語「直接」或「立即」一起使用。

此外，當提到任何尺寸、相對尺寸等時，應考慮一個元件或特徵的數值或者相應的資訊（例如，等級、範圍等）包含可能因各種因素（例如，處理因素、內部或外部影響、雜訊等）引起的公差或誤差範圍，即使未指定相關描述也是如此。此外，用語「可以（may）」完全涵蓋用語「可以（can）」的所有含義。

在下文中，將參考附圖詳細描述本發明各個實施例。

圖1是顯示根據本發明實施例的顯示裝置100的結構的示意圖。

參照圖1，根據本發明實施例的顯示裝置100可以包括：顯示面板110；以及驅動電路，用於驅動顯示面板110。

驅動電路可以包含：資料驅動電路120；以及閘極驅動電路130。顯示裝置100可以進一步包括控制器140，控制資料驅動電路120和閘極驅動電路130。

顯示面板110可以包括：基板SUB；以及訊號線，例如設置在基板SUB上的複數條資料線DL和複數條閘極線GL。顯示面板110可以包括複數個子像素SP，連接到複數條資料線DL和複數條閘極線GL。

顯示面板110可以包括：顯示區域DA，其中顯示影像；以及非顯示區域NDA，其中不顯示影像。在顯示面板110中，用於顯示影像的複數個子像素SP可以設置在顯示區域DA中，資料驅動電路120、閘極驅動電路130和控制器140可以電性連接或設置在非顯示區域NDA中。此外，用於連接積體電路或印刷電路的焊墊單元可以設置在非顯示區域NDA中。

資料驅動電路120是用於驅動複數條資料線DL的電路，並可以向複數條資料線DL供應資料訊號。閘極驅動電路130是用於驅動複數條閘極線GL的電路，並可以向複數條閘極線GL供應閘極訊號。控制器140可以向資料驅動電路120供應資料控制訊號DCS，以控制資料驅動電路120的工作時序。控制器140可以將用於控制閘極驅動電路130的工作時序的閘極控制訊號GCS供應給閘極驅動電路130。

控制器140可以根據在每個畫面中實施的時序開始掃描，將從外部輸入的影像資料轉換為適合在資料驅動電路120中使用的資料訊號格式的影像資料Data，將影像資料供應置給資料驅動電路120，並在適合掃描的適當時間控制資料驅動。

控制器140接收來自外界（主機系統150）的各種時序訊號以及輸入影像資料，時序訊號包含垂直同步訊號（vertical synchronization signal，VSYNC）、水平同步訊號（horizontal synchronization signal，HSYNC）、輸入資料致能訊號（data enable signal，DE）和時脈訊號（clock signal，CLK）。

為了控制資料驅動電路120和閘極驅動電路130，控制器140接收時序訊號，諸如垂直同步訊號（VSYNC）、水平同步訊號（HSYNC）、輸入資料致能訊號（DE）和時脈訊號（CLK），產生各種控制訊號（資料控制訊號DCS和控制訊號GCS），並將控制訊號輸出至資料驅動電路120和閘極驅動電路130。

例如，為了控制閘極驅動電路130，控制器140輸出包含閘極啟動脈衝（gate start pulse，GSP）、閘極偏移時脈（gate shift clock，GSC）和閘極輸出致能（Gate Output Enable，GOE）的各種閘極控制訊號GCS。

為了控制資料驅動電路120，控制器140輸出各種資料控制訊號DCS，例如包含源極啟動脈衝（source start pulse，SSP）、源極時脈訊號（source sampling clock，SSC）和源極輸出致能訊號（source output enable signal，SOE）。

控制器140可以實施為獨立於資料驅動電路120的元件，或者控制器140與資料驅動電路120一起可以實施為積體電路。

資料驅動電路120從控制器140接收影像資料Data並向複數條資料線DL供應資料電壓，從而驅動複數條資料線DL。資料驅動電路120也稱為源極驅動電路。

資料驅動電路120可以包含一個或多個源極驅動器積體電路（source driver integrated circuit，SDIC）。

每個源極驅動器積體電路（SDIC）可以包含：偏移暫存器；鎖定電路；數位至類比轉換器（digital-analog converter，DAC）；以及輸出緩衝器。在部分情況下，每個源極驅動器積體電路（SDIC）可以進一步包含類比至數位轉換器（analog-digital converter，ADC）。

例如，每個源極驅動器積體電路SDIC可以透過捲帶式自動接合（tape automated bonding，TAB）方法連接顯示面板110，或者透過玻璃覆晶封裝（chip on glass，COG）或面板覆晶封裝（chip on panel，COP）方法連接至顯示面板110的接合墊，或者可以透過薄膜覆晶封裝（chip on film，COF）方法實施並連接顯示面板110。

閘極驅動電路130可以根據控制器140的控制輸出導通位準電壓的閘極訊號或關斷位準電壓的閘極訊號。閘極驅動電路130可以藉由向複數條閘極線GL依序供應閘極訊號的導通位準電壓來依序驅動複數條閘極線GL。

閘極驅動電路130可以透過TAB方法連接顯示面板110，或者透過COG方法或COP方法連接至顯示面板110的接合墊，或者可以根據COF方法連接顯示面板110。可選地，閘極驅動電路130可以以板內閘極（GIP）類型形成在顯示面板110的非顯示區域NDA中。閘極驅動電路130可以設置在基板SUB上或可以連接至基板SUB。換句話說，GIP型的閘極驅動電路130可以設置在基板SUB的非顯示區域NDA中。玻璃覆晶封裝（COG）型或薄膜覆晶封裝（COF）型的閘極驅動電路130可以連接至基板SUB。

同時，資料驅動電路120和閘極驅動電路130中的至少一個可以設置在顯示區域DA中。例如，資料驅動電路120和閘極驅動電路130中的至少一個可以設置以不與子像素SP重疊，或與所有或部分子像素SP重疊。

當特定閘極線GL由閘極驅動電路130導通時，資料驅動電路120可以將從控制器140接收的影像資料Data轉換為類比資料電壓，並將其供應給複數條資料線DL。

資料驅動電路120可以連接至顯示面板110的一個側面（例如，上側或下側）。根據驅動方案和面板設計方案，資料驅動電路120可以連接至顯示面板110的兩側（例如，上下兩側），或者可以連接至顯示面板110的四個側面之中的兩個或多個。

閘極驅動電路130可以連接至顯示面板110的一個側面（例如，左側和右側）。根據驅動方案和面板設計方案，閘極驅動電路130可以連接至顯示面板110的兩側（例如，左右兩側），或者可以連接至顯示面板110的四個側面之中的兩個或多個。

控制器140可以是：典型顯示技術中使用的時序控制器；可以執行其他控制功能以及時序控制器功能的控制裝置；或者時序控制器以外的控制裝置；或者可以是控制裝置中的電路。控制器140可以實施為各種電路或電子元件，例如積體電路（integrated circuit，IC）、現場可程式邏輯閘陣列（field programmable gate array，FPGA）、特殊應用積體電路（application specific integrated circuit，ASIC）或者處理器。

控制器140可以安裝在印刷電路板或可撓性印刷電路上，並可以透過印刷電路板或可撓性印刷電路電性連接資料驅動電路120和閘極驅動電路130。

控制器140可以根據一個或多個預定介面傳送訊號給資料驅動電路120或從資料驅動電路120接收訊號。介面可以例如包含低壓差分訊號（low voltage differential signaling，LVDS）介面、嵌入式時脈點對點介面（ embedded clock point to point interface，EPI）和串列式周邊介面（serial peripheral interface，SPI）。

控制器140可以包含諸如一個或多個暫存器的儲存媒體。

根據本發明實施例的顯示裝置100可以是包含背光單元的顯示器，例如液晶顯示器，並可以是自發光顯示器，例如有機發光二極體（OLED）顯示器、量子點顯示器或微型發光二極體（LED）顯示器。

如果根據本發明實施例的顯示裝置100是OLED顯示器，則每個子像素SP可以包含自身發光的有機發光二極體（OLED）作為發光元件。如果根據本發明實施例的顯示裝置100是量子點顯示器，則每個子像素SP可以包含由量子點形成的發光元件，量子點是自發光半導體晶體。如果根據本發明實施例的顯示裝置100是微型LED顯示器時，則每個子像素SP可以包含自發光且由無機材料形成的微型LED作為發光元件。

圖2A和圖2B是顯示根據本發明的實施例的顯示裝置100的子像素SP的等效電路圖。

參考圖2A，根據本發明的實施例，設置在顯示裝置100的顯示面板110上的複數個子像素SP中的每一個可以包含：發光元件ED；驅動電晶體DRT；掃描電晶體SCT；以及儲存電容器Cst。

參考圖2A，發光元件ED可以包含：陽極電極AE；以及陰極電極CE，並可以包含發光層EL，位於陽極電極AE與陰極電極CE之間。基極電壓EVSS可以施加到發光元件ED的陰極電極CE。

發光元件ED的陽極電極AE可以是設置在每個子像素SP中的像素電極，而陰極電極CE可以是共同地設置在所有子像素SP中的共同電極。因此，陽極電極AE可以是像素電極，而陰極電極CE可以是共同電極。相反地，陽極電極AE可以是共同電極，而陰極電極CE可以是像素電極。

例如，發光元件ED可以是有機發光二極體（OLED）、基於無機材料的發光二極體（LED）、或者量子點發光元件。

驅動電晶體DRT是用於驅動發光元件ED的電晶體，並可以包含：第一節點N1；第二節點N2；以及第三節點N3。

驅動電晶體DRT的第一節點N1可以是驅動電晶體DRT的閘極節點，並可以與掃描電晶體SCT的源極節點或汲極節點電性連接。驅動電晶體DRT的第二節點N2可以是驅動電晶體DRT的源極節點或汲極節點，並也可以與發光元件ED的陽極電極AE電性連接。驅動電晶體DRT的第三節點N3可以與供應驅動電壓EVDD的驅動電壓線DVL電性連接。

掃描電晶體SCT可以由閘極訊號類型的掃描訊號SC控制，並可以連接在驅動電晶體DRT的第一節點N1與資料線DL之間。換句話說，掃描電晶體SCT可以根據從閘極線GL類型的掃描訊號線SCL供應的掃描訊號SC來導通或關斷，掃描訊號線SCL控制資料線DL與驅動電晶體DRT的第一節點N1之間的連接。

掃描電晶體SCT可以由具有導通位準電壓的掃描訊號SC導通，並將從資料線DL供應的資料電壓Vdata傳送至驅動電晶體DRT的第一節點N1。

如果掃描電晶體SCT是n型電晶體，則掃描訊號SC的導通位準電壓可以是高位準電壓。如果掃描電晶體SCT是p型電晶體，則掃描訊號SC的導通位準電壓可以是低位準電壓。

儲存電容器Cst可以電性連接在驅動電晶體DRT的第一節點N1與第二節點N2之間。儲存電容器Cst充電有與其兩端之間的電壓差相對應的電荷量，並用以將兩端之間的電壓差維持一預定畫面時間。因此，在該預定畫面時間期間，對應的子像素SP可以發光。

參照圖2B，根據本發明的實施例，設置在顯示裝置100的顯示面板110上的複數個子像素SP中的每一個可以進一步包含感測電晶體SENT。

感測電晶體SENT可以由閘極訊號類型的感測訊號SE控制，並可以連接在驅動電晶體DRT的第二節點N2與參考電壓線RVL之間。換句話說，感測電晶體SENT可以根據從另一種閘極線GL類型的感測訊號線SENL供應的感測訊號SE來導通或關斷，以控制參考電壓線RVL與驅動電晶體DRT的第二節點N2之間的連接。

感測電晶體SENT可以由具有導通位準電壓的感測訊號SE導通，並將從參考電壓線RVL供應的參考電壓Vref傳送至驅動電晶體DRT的第二節點N2。

感測電晶體SENT可以由具有導通位準電壓的感測訊號SE導通，以將驅動電晶體DRT的第二節點N2的電壓傳送至參考電壓線RVL。

如果感測電晶體SENT是n型電晶體，則感測訊號SE的導通位準電壓可以是高位準電壓。如果感測電晶體SENT是p型電晶體，則感測訊號SE的導通位準電壓可以是低位準電壓。

感測電晶體SENT將驅動電晶體DRT的第二節點N2的電壓傳送至參考電壓線RVL的功能可以在驅動時使用以感測子像素SP的特徵值。在這種情況下，傳送至參考電壓線RVL的電壓可以是用於計算子像素SP的特徵值的電壓或反映子像素SP的特徵值的電壓。

在本發明中，子像素SP的特徵值可以是驅動電晶體DRT或發光元件ED的特徵值。驅動電晶體DRT的特性值可以包含驅動電晶體DRT的臨界電壓和遷移率。發光元件ED的特性值可以包含發光元件ED的臨界電壓。

驅動電晶體DRT、掃描電晶體SCT和感測電晶體SENT中的每一個可以是n型電晶體或p型電晶體。在本發明中，為了描述方便，驅動電晶體DRT、掃描電晶體SCT和感測電晶體SENT皆為n型電晶體。

儲存電容器Cst不是寄生電容器（例如，Cgs或Cgd是存在於驅動電晶體DRT的閘極節點與源極節點（或汲極節點）之間的內部電容器），但可以是有意設計在驅動電晶體DRT外的外部電容器。

掃描訊號線SCL和感測訊號線SENL可以是不同的閘極線GL。在這種情況下，掃描訊號SC和感測訊號SE可以是分別的閘極訊號，並且一個子像素SP中的掃描電晶體SCT的開關時序和感測電晶體SENT的開關時序可以是獨立的。換句話說，一個子像素SP中的掃描電晶體SCT的開關時序與感測電晶體SENT的開關時序可以相同，也可以不同。

或者，掃描訊號線SCL和感測訊號線SENL可以是相同的閘極線GL。換句話說，一個子像素SP中的掃描電晶體SCT的閘極節點和感測電晶體SENT的閘極節點可以與一條閘極線GL連接。在這種情況下，掃描訊號SC和感測訊號SE可以是相同的閘極訊號，並且一個子像素SP中的掃描電晶體SCT的開關時序和感測電晶體SENT的開關時序可以是相同的。

圖2A和圖2B所示的子像素SP的結構僅是示例，並可以對其進行各種改變，例如，包含一個或多個電晶體或一個或多個電容器。

結合圖2A和圖2B，儘管子像素結構是在假設顯示裝置100是自發射顯示裝置的情況下描述，但如果顯示裝置100是液晶顯示器，則每個子像素SP可以包含電晶體和像素電極。

圖3是顯示根據本發明實施例的顯示裝置100的示例系統結構。

參考圖3，顯示面板110可以包括：顯示區域DA，其中顯示影像；以及非顯示區域NDA，其中不顯示影像。

參考圖3，當資料驅動電路120包含一個或多個源極驅動器積體電路SDIC且以薄膜覆晶封裝（COF）類型實施時，每個源極驅動器積體電路SDIC可以安裝在與顯示面板110的非顯示區域NDA連接的源極驅動器積體電路SDIC-封裝薄膜SF上。

參考圖3，閘極驅動電路130可以實現為板內閘極（GIP）型電路。在這種情況下，閘極驅動電路130可以形成在顯示面板110的非顯示區域NDA中。與圖3不同，閘極驅動電路130可以實施為薄膜覆晶封裝（COF）型電路。

顯示裝置100可以包括：至少一個源極印刷電路板SPCB，用於在一個或多個源極驅動器積體電路SDIC與其他裝置之間的電路連接；以及控制印刷電路板CPCB，用於安裝控制元件和各種電子裝置。

源極驅動器積體電路SDIC-封裝薄膜SF可以連接至至少一個源極印刷電路板SPCB。換句話說，源極驅動器積體電路SDIC-封裝薄膜SF的一側可以與顯示面板110電性連接，而其相對側可以與源極印刷電路板SPCB電性連接。

控制器140和電源管理積體電路（power management IC，PMIC）310可以安裝在控制印刷電路板CPCB上。控制器140可以執行與顯示面板110的驅動相關的整體控制功能，並可以控制資料驅動電路120和閘極驅動電路130的操作。電源管理積體電路310可以向資料驅動電路120和閘極驅動電路130供應各種電壓或電流，或可以控制向其供應的各種電壓或電流。

至少一個源極印刷電路板SPCB和該控制印刷電路板CPCB可以通過至少一條連接電纜CBL來電路連接。本發明中，連接電纜CBL可以是例如可撓性印刷電路（flexible printed circuit，FPC）或可撓性扁平排線（flexible flat cable，FFC）。

至少一個源極印刷電路板SPCB和該控制印刷電路板CPCB可以以一體結合為一個印刷電路板。

根據本發明實施例的顯示裝置100可以進一步包括位準偏移器300，用於調整電壓位準。例如，位準偏移器300可以設置在控制印刷電路板CPCB或源極印刷電路板SPCB上。

具體來說，在根據本發明實施例的顯示裝置100中，位準偏移器300可以將閘極驅動所需的訊號供應給閘極驅動電路130。例如，位準偏移器300可以向閘極驅動電路130供應複數個時脈訊號。因此，閘極驅動電路130可以基於從位準偏移器300輸入的複數個時脈訊號，將複數個閘極訊號輸出至複數條閘極線GL。複數條閘極線GL可以將複數個閘極訊號傳送至設置在基板SUB的顯示區域DA中的子像素SP。

參考圖3，在顯示面板110設置閘極驅動電路130和相關線路處的非顯示區域NDA中的區域稱為閘極外框GBZ。

參考圖3，閘極驅動電路130的操作所需的各種線路及閘極驅動電路130應設置在閘極外框GBZ上。在本發明中，閘極驅動電路130的操作所需的各種線路可以包含複數條閘極時脈線、高位準閘極電壓線和低位準閘極電壓線。以下描述根據本發明實施例的顯示面板110的閘極外框GBZ的結構。

圖4是顯示根據本發明實施例設置在顯示面板110上的陰極電極CE的示意圖。

參考圖4，根據實施例，顯示面板110可以包括陰極電極CE，用作LED中的陰極，用於形成每個子像素SP的發光元件ED。

參考圖4，在顯示面板110中，基板SUB可以包含：顯示區域DA，其中顯示影像；以及非顯示區域NDA，其中不顯示影像。複數個子像素SP可以設置在顯示區域DA中。非顯示區域NDA可以是顯示區域DA外部的區域。

參考圖4，在顯示面板110中，陰極電極CE可以設置在基板SUB上，可以設置在整個顯示區域DA中，並可以延伸到非顯示區域NDA的一部分。

參考圖4，非顯示區域NDA可以包含閘極外框GBZ，其與其中設置閘極驅動電路130和相關線路的區域對應。陰極電極CE可以延伸至閘極外框GBZ的部分區域。換句話說，陰極電極CE可以與閘極外框GBZ的一部分重疊。

陰極電極CE是一種用於配置發光元件ED的顯示驅動電極類型，並可以是被施加基極電壓EVSS的電極。例如，施加到陰極電極CE的基極電壓EVSS可以是接地電壓。

閘極驅動電路130可以設置在閘極外框GBZ上。

閘極驅動電路130可以僅設置在顯示區域DA的第一側（例如左側）上，或者可以設置在顯示區域DA的第一側（例如左側）和第二側（例如右側）上。因此，閘極外框GBZ的存在位置可以改變。換句話說，閘極外框GBZ可以僅存在於顯示區域DA的第一側（例如左側）上，或者可以存在於顯示區域DA的第一側（例如左側）和第二側（例如右側）兩者上。

此外，用於將閘極驅動電路130的運作所需的閘極時脈訊號供應給閘極驅動電路130的複數條閘極時脈線GCLKL可以設置在閘極外框GBZ上。

閘極時脈線GCLKL的數量可以根據閘極驅動方法而改變。例如，閘極時脈線GCLKL的數量可以是2、4、6或8。

複數條閘極時脈線GCLKL可以僅設置在顯示區域DA的第一側（例如左側）上，或者可以設置在顯示區域DA的第一側（例如左側）和第二側（例如右側）上。

此外，用於將閘極驅動電路130的運作所需的高位準閘極電壓供應給閘極驅動電路130的高位準閘極電壓線可以設置在閘極外框GBZ上。

此外，用於將閘極驅動電路130的運作所需的低位準閘極電壓供應給閘極驅動電路130的低位準閘極電壓線可以設置在閘極外框GBZ上。

同時，在閘極外框GBZ中，當陰極電極CE與複數條閘極時脈線GCLKL中的至少一條重疊時，在複數條閘極時脈線GCLKL中的至少一條與陰極電極CE之間可以形成電容器。在此電容器中，陰極電極充當電容器的第一極板而閘極時脈線充當電容器的第二極板，或者多條閘極時脈線可以充當一個或多個電容器的第二極板、第三極板、第四極板等等。隨著陰極電極與一條或多條時脈線之間的電壓差變化，這些電容器對電路的影響也會改變。

形成在陰極電極CE與閘極時脈線GCLKL之間的電容器可對應於不想要且不必要的寄生電容器，並可對陰極電極CE和閘極時脈線GCLKL兩者具有不想要的影響。因此，當將閘極時脈訊號提供給顯示區域時，寄生電容器可以負面方式改變閘極時脈訊號的時序和振幅。由於在多個實施例中，陰極電極CE將保持在接地或ELVSS，當時脈訊號驅動閘極且其將從低電壓轉換到高電壓再轉換回低電壓時，可能會發生電容性負載。

例如，由陰極電極CE在複數條閘極時脈線GCLKL中的至少一條中感應的電容器可能充當不必要的負載或可能造成閘極時脈訊號的變形，從而執行異常的閘極驅動操作，導致影像品質惡化。

即使顯示面板110中的複數條閘極時脈線GCLKL與陰極電極CE之間形成電容器，如果不發生電容器偏差，也不會出現問題。

然而，即使面板設計形成為複數條閘極時脈線GCLKL不與陰極電極CE重疊，由於在製造面板時不可避免地發生的製程誤差，複數條閘極時脈線GCLKL的其中一部分可能會與陰極電極CE重疊。

陰極電極CE對閘極時脈線GCLKL的上述負載偏差（也稱為「電容負載偏差」）可能導致異常閘極驅動，進而導致影像異常。例如，螢幕上可能會出現異常的水平線。

因此，根據本發明實施例的顯示面板110揭露閘極外框GBZ的三種結構，其能夠減少陰極電極CE在閘極時脈線GCLKL中的負載偏差。

圖5是顯示根據本發明實施例的顯示面板110的閘極外框GBZ的第一垂直結構的剖面圖。

參照圖5，根據本發明實施例的顯示面板110可以包括：基板SUB，具有顯示區域DA和非顯示區域NDA；陰極電極CE，設置在顯示區域DA 中並延伸至非顯示區域NDA；閘極驅動電路130，設置在基板SUB上，並設置在非顯示區域NDA內的閘極驅動電路區域GIPA中；複數條閘極時脈線GCLKL，設置在基板SUB上，並設置在位於非顯示區域NDA中閘極驅動電路區域GIPA外側的第一線路區域LA1中；以及覆蓋層OC，設置在複數條閘極時脈線GCLKL和閘極驅動電路130上。

參照圖5，當根據本發明實施例的顯示面板110具有閘極外框GBZ的第一垂直結構時，設置在第一線路區域LA1中的複數條閘極時脈線GCLKL可以設置為不與陰極電極CE重疊。垂直結構是延伸一定高度的層，亦即選定厚度的層。

由於閘極外框GBZ的第一垂直結構，設置在閘極外框GBZ上的複數條閘極時脈線GCLKL與陰極電極CE之間沒有形成電容器，並且不存在電容器負載偏差。

參照圖5，在根據本發明實施例的顯示面板110中，陰極電極CE的至少一部分可以與閘極驅動電路130重疊。

參照圖5，高位準閘極電壓線可以設置在第一線路區域LA1中。

參照圖5，根據本發明實施例的顯示面板110可以進一步包括：低位準閘極電壓線，設置在基板SUB上，並設置在位於非顯示區域NDA中閘極驅動電路區域GIPA外側的第二線路區域LA2中。

參照圖5，根據本發明實施例的顯示面板110可以進一步包括：陽極電極AE，設置在顯示區域DA中；以及發光層EL，設置在陽極電極AE上。

陽極電極AE、發光層EL和陰極電極CE可以構成顯示區域DA中子像素SP的發光元件ED。發光元件ED可以形成在顯示區域DA中每個子像素SP的像素區域PA中。像素區域PA可以包含：複數個電晶體（例如驅動電晶體、掃描電晶體等）；至少一個電容器（例如儲存電容器Cst等）、以陽極電極AE，包含在複數個子像素的每一個中。

覆蓋層OC可以包含溝槽TRC。覆蓋層OC的溝槽TRC可以位於非顯示區域NDA中。覆蓋層OC位於陰極電極CE與閘極時脈線GCLKL之間，從而減少或完全防止在其重疊位置處電容器的形成。電容由方程式C=KA/d決定，其中K是包含介電值的電容常數、A是面積且d是極板之間的距離。藉由增加距離d，在陰極電極CE與閘極時脈線GCLKL之間形成的任何電容器的值會被減少或消除。陰極電極CE與閘極時脈線GCLKL之間的覆蓋層OC增加了其間的距離，並減少或完全消除了這兩個導體之間可能出現的電容負載。

發光層EL可以延伸至非顯示區域NDA並存在於覆蓋層OC的溝槽TRC內部。

參照圖5，根據本發明實施例的顯示面板110可以進一步包括：覆蓋層CPL，位於陰極電極CE上；第一封裝層ENCAP1，設置在覆蓋層CPL上；以及第二封裝層ENCAP2。

例如，第一封裝層ENCAP1可以包含乾燥劑。第二封裝層ENCAP2可以設置以覆蓋陰極電極CE、覆蓋層CPL和第一封裝層ENCAP1。

第二封裝層ENCAP2可以與複數條閘極時脈線GCLKL和閘極驅動電路130重疊。

當製造顯示面板110時，發光層EL、陰極電極CE和覆蓋層CPL中的每一個可以具有與設計相對應的尺寸，並可以精確地形成在與設計相對應的位置處。

當在製造顯示面板110的時候發生製程誤差時，發光層EL、陰極電極CE和覆蓋層CPL的至少其中之一可能形成為與對應於設計的尺寸不同的尺寸，或者可能在與設計對應的位置不同的位置處形成。

例如，發光層EL的邊緣位置可以位於最大邊緣位置MAX_EL與最小邊緣位置MIN_EL之間。

對應於設計，作為發光層EL的邊緣位置的最大邊緣位置MAX_EL可以位於比正常位置TYP_EL更向外，且當發光層EL設置以最大地向外延伸時，可以是發光層EL的邊緣位置。在陰極電極CE與閘極時脈線GCLKL之間也存在著發光層EL亦會導致其間的距離d增加。因此，使發光層EL延伸到非顯示區域中且對正常位置TYP_EL或最大邊緣位置MAX_EL將進一步減少電容負載。陽極不存在於像素區域PA外側，因此不形成LED，且即使陰極電極CE直接位於發光層EL上也不存在LED。

對應於設計，作為發光層EL的邊緣位置的最小邊緣位置MIN_EL可以位於比正常位置TYP_EL更向內，並且當發光層EL設置以最小地向外延伸時，可以是發光層EL的邊緣位置。

例如，陰極電極CE的邊緣位置可以位於最大邊緣位置MAX_CE與最小邊緣位置MIN_CE之間。

對應於設計，作為陰極電極CE的邊緣位置的最大邊緣位置MAX_CE可以位於比正常位置TYP_CE更向外，並且當陰極電極CE設置以最大地向外延伸時，可以是陰極電極CE的邊緣位置。

對應於設計，作為陰極電極CE的邊緣位置，最小邊緣位置MIN_CE可以位於比正常位置TYP_CE更向內，並且當陰極電極CE設置以最大地向內延伸時，可以是陰極電極CE的邊緣位置。

相較於對應發光層EL的設計的總體正常位置TYP_EL，對應陰極電極CE的設計的總體正常位置TYP_CE可以位於更向外。

相較於發光層EL的最大邊緣位置MAX_EL，陰極電極CE的最大邊緣位置MAX_CE可以位於更向外。

例如，覆蓋層CPL的邊緣位置可以位於最大邊緣位置MAX_CPL與最小邊緣位置MIN_CPL之間。

對應於設計，作為覆蓋層CPL的邊緣位置的最大邊緣位置MAX_CPL可以位於比正常位置TYP_CPL更向外，並且當覆蓋層CPL設置以最大地向外延伸時，可以是覆蓋層CPL的邊緣位置。

對應於設計，作為覆蓋層CPL的邊緣位置的最小邊緣位置MIN_CPL可以位於比正常位置TYP_CPL更向內，並且當覆蓋層CPL設置以最小地向外延伸時，可以是覆蓋層CPL的邊緣位置。

覆蓋層CPL的邊緣位置可以對應陰極電極CE的邊緣位置。

如上所述，當根據本發明實施例的顯示面板110具有閘極外框GBZ的第一垂直結構時，設置在閘極外框GBZ上的所有複數條閘極時脈線GCLKL與陰極電極CE之間沒有形成電容器，也不存在電容器負載偏差。

然而，當根據本發明實施例的顯示面板110具有閘極外框GBZ的第一垂直結構時，閘極外框GBZ的面積和高度可能會稍微增加。

下文中，描述根據本發明另一實施例的顯示面板110的閘極外框GBZ的第二垂直結構。

圖6是顯示根據本發明實施例的顯示面板110的閘極外框GBZ的第二垂直結構的剖面圖。

圖6的第二垂直結構包含與圖5的第一垂直結構相同的層和材料。因此，以下的描述主要集中在與圖5的第一垂直結構不同的事項。

參考圖6，期望減少閘極外框GBZ以實現窄外框，為此，可以簡化GIP類型的閘極驅動電路130。因此，其中設置有複數條閘極時脈線GCLKL的第一線路區域LA1和閘極驅動電路區域GIPA可以設置靠近顯示區域DA。

在這種情況下，其中設置有複數條閘極時脈線GCLKL的第一線路區域LA1可以進入陰極電極CE下方。

當複數條閘極時脈線GCLKL設置在陰極電極CE的容差區域CTA中時，由於陰極電極CE沉積時的製程偏差，複數條閘極時脈線GCLKL中的至少一條與陰極電極CE重疊的區域可以對於一個顯示面板110中的每一個位置而改變，或者可以對於數個顯示面板110中的每一個而變化。在圖6的實施例中，外框較窄，導致GIPA較短且兩個線路區域LA1和LA2彼此更靠近。因此，第一線路區域LA1更靠近陰極電極CE且存在更多電容耦合誤差出現的機會。

因此，複數條閘極時脈線GCLKL的各個電容器負載可以彼此不同。換句話說，複數條閘極時脈線GCLKL之間可能出現電容器負載偏差。此電容器負載偏差可能會導致影像中出現水平線。

下文中，如圖7、圖8和圖9所示，描述根據本發明實施例的顯示面板110的閘極外框GBZ的第三垂直結構。根據本發明實施例的顯示面板110可以具有閘極外框GBZ的第三垂直結構，從而允許窄外框並減輕電容器負載偏差。

圖7顯示根據本發明實施例的顯示面板110的第三垂直結構的負載偏差補償圖案COMP。

參照圖7，當根據本發明實施例的顯示面板110具有第三垂直結構時，顯示面板110可以包含負載偏差補償圖案COMP，其設置在非顯示區域 NDA中並與複數條閘極時脈線GCLKL重疊。

參考圖7，由於顯示面板110具有包含與複數條閘極時脈線GCLKL重疊的負載偏差補償圖案COMP的第三垂直結構，因此可以減少複數條閘極時脈線GCLKL之間的電容器負載偏差，同時減少顯示面板110的閘極外框GBZ。

圖8是顯示根據本發明實施例的顯示面板110的閘極外框GBZ的第三垂直結構的剖面圖；以及圖9是顯示根據本發明實施例的顯示面板110的閘極外框GBZ的第三垂直結構的平面圖。圖8是顯示示出第三垂直結構的圖7的部分區域700的剖面圖；以及圖9是顯示示出第三垂直結構的圖7的部分區域700的平面圖。

參照圖8和圖9，根據本發明實施例的顯示面板110可以包括：基板SUB，其中分為顯示區域DA和非顯示區域NDA；閘極驅動電路130，設置在基板SUB上，並設置在非顯示區域NDA中的閘極驅動電路區域GIPA中；複數條閘極時脈線GCLKL，設置在基板SUB上，並設置在位於非顯示區域NDA中閘極驅動電路區域GIPA外側的第一線路區域LA1中；覆蓋層OC，設置在複數條閘極時脈線GCLKL和閘極驅動電路130上；以及陰極電極CE，設置在顯示區域DA 中並延伸至非顯示區域NDA。

參照圖8和圖9，根據本發明實施例的顯示面板110可以包括負載偏差補償圖案COMP，其與所有複數條閘極時脈線GCLKL重疊。

參照圖8和圖9，負載偏差補償圖案COMP可以位於複數條閘極時脈線GCLKL上。覆蓋層OC可以設置在複數條閘極時脈線GCLKL與負載偏差補償圖案COMP之間。

參考圖8和圖9，負載偏差補償圖案COMP與複數條閘極時脈線GCLKL一起可以形成電容器。然而，由於負載偏差補償圖案COMP與所有複數條閘極時脈線GCLKL重疊，因此即使出現製程偏差，在其與複數條閘極時脈線GCLKL之間也不會出現電容器負載偏差。

參考圖8和圖9，負載偏差補償圖案COMP可以連接至陰極電極CE。

參考圖8和圖9，陰極電極CE可以位於比負載偏差補償圖案COMP更高的層上。因此，陰極電極CE可以接觸負載偏差補償圖案COMP的一端的側表面和上表面。

參照圖8和圖9，負載偏差補償圖案COMP可以與閘極驅動電路130的至少一部分重疊。

參考圖8和圖9，陰極電極CE可以位於覆蓋層OC上，且陰極電極CE的至少一部分可以與閘極驅動電路130重疊。

參照圖8和圖9，根據本發明實施例的顯示面板110可以進一步包括：陽極電極AE，設置在顯示區域DA中；以及發光層EL，設置在陽極電極AE上，並且陽極電極AE、發光層EL和陰極電極CE可以構成顯示區域DA中子像素SP的發光元件ED。

例如，負載偏差補償圖案COMP可以包含與陽極電極AE相同的材料。換句話說，當形成陽極電極AE以配置顯示區域DA中的發光元件ED時，可以一起形成負載偏差補償圖案COMP。負載偏差補償圖案COMP不耦接至陽極電壓電路。在一個實施例中，其可以保持浮動，這將減少或完全消除線路區域LA1與陰極電極CE之間的所有電容耦合問題。如前所述，在許多實施例中，陰極電極CE將保持在接地或ELVSS，且在其與線路區域LA1之間具有負載偏差補償圖案將減少電容耦合。

參照圖8和圖9，在根據本發明實施例的顯示面板110中，覆蓋層OC可以包含溝槽TRC。覆蓋層OC的溝槽TRC可以位於非顯示區域NDA中。

發光層EL可以延伸至非顯示區域NDA並插入覆蓋層OC的溝槽TRC內部。

參照圖8和圖9，根據本發明實施例的顯示面板110可以進一步包括低位準閘極電壓線VGLL，設置在基板SUB上，並設置在位於非顯示區域NDA中閘極驅動電路區域GIPA外側的第二線路區域LA2中。

參照圖8和圖9，在根據本發明實施例的顯示面板110中，高位準閘極電壓線VGHL可以設置在第一線路區域LA1。

參照圖8和圖9，根據本發明實施例的顯示面板110可以進一步包括：覆蓋層CPL，位於陰極電極CE上；第一封裝層ENCAP1，設置在覆蓋層CPL上；以及第二封裝層ENCAP2，覆蓋陰極電極CE、覆蓋層CPL、第一封裝層ENCAP1和負載偏差補償圖案COMP。

參照圖8，若在製造顯示面板110的時候發生製程誤差時，發光層EL、陰極電極CE和覆蓋層CPL的至少其中之一可能形成為與對應於設計的尺寸不同的尺寸，或者可能在與設計對應的位置不同的位置處形成。

對應於設計，作為發光層EL的邊緣位置的最大邊緣位置MAX_EL可以位於比正常位置TYP_EL更向外，且當發光層EL設置以最大地向外延伸時，可以是發光層EL的邊緣位置。

對應於設計，作為發光層EL的邊緣位置的最小邊緣位置MIN_EL可以位於比正常位置TYP_EL更向內，且當發光層EL設置以最小地向外延伸時，可以是發光層EL的邊緣位置。

對應於設計，作為陰極電極CE的邊緣位置的最大邊緣位置MAX_CE可以位於比正常位置TYP_CE更向外，且當陰極電極CE設置以最大地向外延伸時，可以是陰極電極CE的邊緣位置。

對應於設計，作為陰極電極CE的邊緣位置，最小邊緣位置MIN_CE可以位於比正常位置TYP_CE更向內，且當陰極電極CE設置以最大地向內延伸時，可以是陰極電極CE的邊緣位置。

對應於設計，作為覆蓋層CPL的邊緣位置的最大邊緣位置MAX_CPL可以位於比正常位置TYP_CPL更向外，且當覆蓋層CPL設置以最大地向外延伸時，可以是覆蓋層CPL的邊緣位置。

對應於設計，作為覆蓋層CPL的邊緣位置的最小邊緣位置MIN_CPL可以位於比正常位置TYP_CPL更向內，且當覆蓋層CPL設置以最小地向外延伸時，可以是覆蓋層CPL的邊緣位置。

覆蓋層CPL的邊緣位置可以對應陰極電極CE的邊緣位置。

如上所述，當根據本發明實施例的顯示面板110具有閘極外框GBZ的第三垂直結構時，在顯示面板110的製造過程中出現製程誤差，且當陰極電極CE的邊緣位置是最大邊緣位置MAX_CE時，亦即，當陰極電極CE形成到最大邊緣位置MAX_CE時，陰極電極CE可以與複數閘極時脈線GCLKL中的至少一條重疊。

如上所述，即使複數條閘極時脈線GCLKL中的至少一條與陰極電極CE重疊，負載偏差補償圖案COMP可存在於複數條閘極時脈線GCLKL與陰極電極CE之間，並且因此，所有的複數條閘極時脈線GCLKL可以與負載偏差補償圖案COMP形成電容器。

因此，可以消除設置在閘極外框GBZ上的複數條閘極時脈線GCLKL之間的電容器負載偏差。

下文對上述本發明的實施例進行概述。

在根據本發明實施例的顯示面板中，負載偏差補償圖案與複數條閘極時脈線形成電容器。

在根據本發明實施例的顯示面板中，負載偏差補償圖案可以連接至陰極電極。

在根據實施例的顯示面板中，陰極電極可以接觸負載偏差補償圖案的一端的側表面和上表面。

在根據本發明實施例的顯示面板中，負載偏差補償圖案的至少一部分可以與閘極驅動電路的至少一部分重疊。

在根據實施例的顯示面板中，陰極電極可以位於覆蓋層上，並且陰極電極的至少一部分可以與閘極驅動電路重疊。

在根據本發明實施例的顯示面板中，複數條閘極時脈線中的至少一條可以與陰極電極重疊。

根據本發明實施例的顯示面板可以進一步包括：陽極電極，設置在顯示區域中；以及發光層，設置在陽極電極上。陽極電極、發光層和陰極電極可以構成顯示區域中的子像素的發光元件。負載偏差補償圖案可以包含與陽極電極相同的材料。

在根據實施例的顯示面板中，覆蓋層包含溝槽，其位於非顯示區域中，且發光層可以延伸至非顯示區域並可以插入到溝槽中。

根據本發明實施例的顯示面板可以進一步包括：低位準閘極電壓線，設置在基板上，並設置在位於非顯示區域中閘極驅動電路區域外側的第二線路區域中。

在根據本發明實施例的顯示面板中，高位準閘極電壓線可以設置在設置複數條閘極時脈線的第一線路區域中。

根據本發明實施例的顯示面板可以進一步包括：覆蓋層，位於陰極電極上；第一封裝層，設置在覆蓋層上；以及第二封裝層，覆蓋陰極電極、覆蓋層、第一封裝層和負載偏差補償圖案。

第二封裝層可以與複數條閘極時脈線和閘極驅動電路重疊。

根據本發明實施例的顯示面板可以包括：基板，其中分為顯示區域和非顯示區域；陰極電極，設置在顯示區域中並延伸至非顯示區域；閘極驅動電路，設置在基板上，並設置在非顯示區域內的閘極驅動電路區域中；複數條閘極時脈線，設置在基板上，設置在位於非顯示區域中閘極驅動電路區域外側的第一線路區域中，並設置以不與陰極電極重疊；以及覆蓋層，設置在複數條閘極時脈線和閘極驅動電路上。

在根據實施例的顯示面板中，陰極電極的至少一部分可以與閘極驅動電路重疊。

在根據本發明實施例的顯示面板中，高位準閘極電壓線可以設置在第一線路區域中。

根據本發明實施例的顯示面板可以進一步包括：陽極電極，設置在顯示區域中；以及發光層，設置在陽極電極上。陽極電極、發光層和陰極電極可以構成顯示區域中的子像素的發光元件。

覆蓋層可以包含溝槽，位於非顯示區域中。

發光層可以延伸至非顯示區域並可以插入到溝槽中。

根據本發明實施例的顯示面板可以進一步包括：覆蓋層，位於陰極電極上；第一封裝層，設置在覆蓋層上；以及第二封裝層，覆蓋陰極電極、覆蓋層和第一封裝層。第二封裝層可以與複數條閘極時脈線和閘極驅動電路重疊。

根據本發明實施例的顯示面板可以包括：基板，具有顯示區域和非顯示區域；陰極電極，設置在顯示區域中及非顯示區域中；閘極驅動電路，設置在基板上，位於非顯示區域內的閘極驅動電路區域中；複數條閘極時脈線及第一位準閘極電壓線，設置在基板上，位於非顯示區域中置於閘極驅動電路區域外側的第一線路區域中，並設置以不與非顯示區域中的陰極電極重疊；第二位準閘極電壓線，設置在基板上，位於非顯示區域中置於閘極驅動電路區域外側的第二線路區域中，並位於被非顯示區域中的陰極電極重疊的位置上；發光層，設置在非顯示區域中，並位於陰極電極與第二線路區域中的第二位準閘極電壓線之間；以及覆蓋層，設置在複數條閘極時脈線和閘極驅動電路上。

在根據本發明實施例的顯示面板中，第一位準閘極電壓線為高位準閘極電壓線，而第二位準閘極電壓線為低位準閘極電壓線。

根據本發明實施例的顯示面板可以進一步包括：板內閘極陣列（閘極驅動電路），設置在非顯示區域中並位於覆蓋層下方。

根據本發明實施例的顯示面板可以進一步包括：第一溝槽，位於置於板內閘極陣列上方的覆蓋層中，並於其中具有發光層。

根據本發明實施例的顯示面板可以進一步包括：第二溝槽，位於置於第二線路區域上方的覆蓋層中，並於其中具有發光層。

如上所述，根據本發明的實施例可以提供一種顯示面板，儘管閘極驅動電路嵌入其中，仍不會造成螢幕異常。

根據本發明的實施例可以提供一種顯示面板，其能夠藉由將與閘極驅動電路的操作相關的閘極時脈線設置以不與陰極電極重疊，來減少閘極時脈線之間的負載偏差。

上述說明已呈現，以使任何所屬領域中具有通常知識者能夠製作和使用本發明的技術構思，並提供在特定應用及其要求的情況下。所描述的實施例的各種修改例、添加例和替換例對於所屬技術領域中具有通常知識者是顯而易見的，並且在不脫離本發明的設計理念和範疇的情況下，本發明中界定的一般原理可以應用於其他實施例和用途。以上說明和附圖提供了本發明的技術構思的示例僅用於說明。亦即，所揭露的實施例旨在說明本發明的技術構思的範疇。

上述各種實施例可以組合以提供進一步的實施例。本說明書中提及和/或申請資料表中列出的所有美國專利、美國專利申請公開、美國專利申請案、外國專利、外國專利申請案和非專利公開物均透過引用以其全文併入本文。如果需要採用各種專利、申請和出版物的概念來提供額外的實施例，則可以修改實施例的各個態樣。

根據上述詳細說明，可以對實施例進行這些和其他變更。一般而言，在所附申請專利範圍中，所使用的術語不應解釋為將申請專利範圍限制在說明書和申請專利範圍中所揭露的特定實施例，而應解釋為包含所有可能的實施例以及此類申請專利範圍有權獲得的等同物的全部範疇。因此，申請專利範圍不受本發明的限制。

本申請案主張於2022年12月14日申請的韓國專利申請第10-2022-0174943號的優先權，其全部內容特此引用併入本發明中。

100:顯示裝置 110:顯示面板 120:資料驅動電路 130:閘極驅動電路 140:控制器 150:主機系統 300:位準偏移器 310:電源管理積體電路 700:區域 AE:陽極電極 CBL:連接電纜 CE:陰極電極 COMP:負載偏差補償圖案 CPL:覆蓋層 Cst:儲存電容器 CTA:容差區域 DA:顯示區域 Data:影像資料 DCS:資料控制訊號 DL:資料線 DRT:驅動電晶體 DVL:驅動電壓線 ED:發光元件 EL:發光層 ENCAP1:第一封裝層 ENCAP2:第二封裝層 EVDD:驅動電壓 EVSS:基極電壓 GBZ:閘極外框 GCLKL:閘極時脈線 GCS:閘極控制訊號 GIPA:閘極驅動電路區域 GL:閘極線 LA1:線路區域、第一線路區域 LA2:線路區域、第二線路區域 MAX_CE:最大邊緣位置 MAX_CPL:最大邊緣位置 MAX_EL:最大邊緣位置 MIN_CE:最小邊緣位置 MIN_CPL:最小邊緣位置 MIN_EL:最小邊緣位置 N1:第一節點 N2:第二節點 N3:第三節點 NDA:非顯示區域 OC:覆蓋層 PA:像素區域 RVL:參考電壓線 SC:掃描訊號 SCL:掃描訊號線 SCT:掃描電晶體 SDIC:源極驅動器積體電路 SE:感測訊號 SENL:感測訊號線 SENT:感測電晶體 SF:封裝薄膜 SP:子像素 SPCB:源極印刷電路板 SUB:基板 TRC:溝槽 TYP_CE:正常位置 TYP_CPL:正常位置 TYP_EL:正常位置 Vdata:資料電壓 VGHL:高位準閘極電壓線 VGLL:低位準閘極電壓線 Vref:參考電壓

根據結合附圖的以下詳細描述，將更加清楚地理解本發明的上述和其他目的、特徵和優點，其中：圖1是顯示根據本發明實施例的顯示裝置的系統結構的示意圖；圖2A和圖2B是顯示根據本發明實施例的顯示裝置的子像素的等效電路圖；圖3是顯示根據本發明實施例的顯示裝置的示例系統結構的示意圖；圖4是顯示根據本發明實施例設置在顯示面板上的陰極電極的示意圖；圖5是顯示根據本發明實施例的顯示面板的閘極外框的第一垂直結構的剖面圖；圖6是顯示根據本發明實施例的顯示面板的閘極外框的第二垂直結構的剖面圖；圖7是顯示根據本發明實施例設置在顯示面板上的陰極電極和負載偏差補償圖案的示意圖；圖8是顯示根據本發明實施例的顯示面板的閘極外框的第三垂直結構的剖面圖；以及圖9是顯示根據本發明實施例的顯示面板的閘極外框的第三垂直結構的平面圖。

CE:陰極電極

DA:顯示區域

GBZ:閘極外框

GCLKL:閘極時脈線

SUB:基板

Claims

一種顯示面板，包括：一基板，具有一顯示區域和一非顯示區域；一閘極驅動電路，設置在該基板上，位於該非顯示區域內的一閘極驅動電路區域中；複數條閘極時脈線，設置在該基板上，位於該非顯示區域中置於該閘極驅動電路區域外側的一第一線路區域中；一覆蓋層，設置在該複數條閘極時脈線和該閘極驅動電路上；一陰極電極，設置在該顯示區域中及該非顯示區域中；以及一負載偏差補償圖案，設置在該非顯示區域中並與該複數條閘極時脈線重疊。
如請求項1所述之顯示面板，其中，該負載偏差補償圖案位於該複數條閘極時脈線上面。
如請求項1所述之顯示面板，其中，該負載偏差補償圖案是一電容器的一第一極板，而該複數條閘極時脈線是該電容器的一第二極板。
如請求項1所述之顯示面板，其中，該負載偏差補償圖案連接至該陰極電極。
如請求項1所述之顯示面板，其中，該陰極電極接觸該負載偏差補償圖案的一端的一側表面和一上表面。
如請求項1所述之顯示面板，其中，該負載偏差補償圖案的至少一部分與該閘極驅動電路的至少一部分重疊。
如請求項1所述之顯示面板，其中，該陰極電極位於該覆蓋層上，以及其中，該陰極電極的至少一部分與該閘極驅動電路重疊。
如請求項1所述之顯示面板，其中，該複數條閘極時脈線中的至少一條與該陰極電極重疊。
如請求項1所述之顯示面板，進一步包括：一陽極電極，設置在該顯示區域中；以及一發光層，設置在該陽極電極上，其中，該陽極電極、該發光層和該陰極電極構成該顯示區域中的一子像素的一發光元件，以及其中，該負載偏差補償圖案包含與該陽極電極相同的材料。
如請求項9所述之顯示面板，進一步包括：一溝槽，位於該覆蓋層中，該溝槽位於該非顯示區域中，以及其中，該發光層延伸至該非顯示區域，並包含位於該溝槽內的部分。
如請求項1所述之顯示面板，進一步包括：一低位準閘極電壓線，設置在該基板上，並設置在位於該非顯示區域中該閘極驅動電路區域外側的一第二線路區域中。
如請求項1所述之顯示面板，進一步包括：一高位準閘極電壓線，設置在該第一線路區域中。
如請求項1所述之顯示面板，進一步包括：一覆蓋層，位於該陰極電極上；一第一封裝層，設置在該覆蓋層上；以及一第二封裝層，覆蓋該陰極電極、該覆蓋層、該第一封裝層和該負載偏差補償圖案，其中，該第二封裝層與該複數條閘極時脈線和該閘極驅動電路重疊。
如請求項1所述之顯示面板，其中，該陰極電極從該顯示區域延伸至該非顯示區域，以作為連續的、一體型的構件。
一種顯示面板，包括：一基板，具有一顯示區域和一非顯示區域；一陰極電極，設置在該顯示區域中及該非顯示區域中；一閘極驅動電路，設置在該基板上，位於該非顯示區域內的一閘極驅動電路區域中；複數條閘極時脈線，設置在該基板上，位於該非顯示區域中置於該閘極驅動電路區域外側的一第一線路區域中，並設置以不與該非顯示區域中的該陰極電極重疊；以及一覆蓋層，設置在該複數條閘極時脈線和該閘極驅動電路上。
如請求項15所述之顯示面板，其中，該陰極電極從該顯示區域延伸至該非顯示區域，以作為連續的、一體型的構件。
如請求項15所述之顯示面板，其中，該陰極電極的至少一部分與該閘極驅動電路重疊。
如請求項15所述之顯示面板，進一步包括：一低位準閘極電壓線，設置在該基板上，位於該非顯示區域中置於該閘極驅動電路區域外側的一第二線路區域中。
如請求項15所述之顯示面板，進一步包括：一高位準閘極電壓線，設置在該第一線路區域中。
如請求項15所述之顯示面板，進一步包括：一覆蓋層，位於該陰極電極上；一第一封裝層，設置在該覆蓋層上；以及一第二封裝層，覆蓋該陰極電極、該覆蓋層和該第一封裝層，其中，該第二封裝層與該複數條閘極時脈線和該閘極驅動電路重疊。
一種顯示面板，包括：一基板，具有一顯示區域和一非顯示區域；一陰極電極，設置在該顯示區域中及該非顯示區域中；一閘極驅動電路，設置在該基板上，位於該非顯示區域內的一閘極驅動電路區域中；複數條閘極時脈線及一第一位準閘極電壓線，設置在該基板上，位於該非顯示區域中置於該閘極驅動電路區域外側的一第一線路區域中，並設置以不與該非顯示區域中的該陰極電極重疊；一第二位準閘極電壓線，設置在該基板上，位於該非顯示區域中置於該閘極驅動電路區域外側的一第二線路區域中，並位於被該非顯示區域中的該陰極電極重疊的位置上；一發光層，設置在該非顯示區域中，並位於該陰極電極與該第二線路區域中的該第二位準閘極電壓線之間；以及一覆蓋層，設置在該複數條閘極時脈線和該閘極驅動電路上。
如請求項21所述之顯示面板，其中，該第一位準閘極電壓線為一高位準閘極電壓線，而該第二位準閘極電壓線為一低位準閘極電壓線。
如請求項21所述之顯示面板，進一步包括：一板內閘極陣列，設置在該非顯示區域中並位於該覆蓋層下方。
如請求項23所述之顯示面板，進一步包括：一第一溝槽，位於置於該板內閘極陣列上方的該覆蓋層中，並於其中具有該發光層。
如請求項21所述之顯示面板，進一步包括：一第二溝槽，位於置於該第二線路區域上方的該覆蓋層中，並於其中具有該發光層。