TW202420578A - 影像感測器以及製造影像感測器的方法 - Google Patents

Abstract

一種影像感測器包含一三維積體電路，該三維積體電路包含至少一個具有頂層、中層及底層的堆疊。該底層(BTR)包含一第一光探測器陣列，表示為第一像素(PD1)，且該第一像素在可見光及/或近紅外光譜範圍內敏感。該中間層(MTR)包含一第二光探測器陣列，表示為第二像素(PD2)，且該第二像素在短波紅外光譜範圍內敏感。該頂層(TTR)包含一特殊應用積體電路，表示為ASIC，可操作並讀出該第一及第二光電二極體(PD1、PD2)陣列。

Description

影像感測器以及製造影像感測器的方法

本揭示關於一種影像感測器及製造影像感測器的方法。此外，本揭示關於一種包含影像感測器的電子裝置。

同時在可見(VIS)、近紅外(NIR)與短波紅外(SWIR)光譜範圍內使用相同的裝置(即使用相同的覆蓋區與讀出電路)，並使用相同的光學路徑/光學軸對許多應用可非常有價值，例如人工與虛擬現實、AR/VR、消費品、健康、安全、機器人等應用。該技術已經提出了一種在單元(cells)中以並排方式實現可見光與近紅外像素的影像感測器，因此需要大面積。這些裝置通常無法縮小。到目前為止，尚未存在任何現有的單一個像素可以將所有同時成像的關鍵特性結合成一個緊湊的影像感測器，並使用相同的覆蓋區(footprint)與讀出電路。

本揭露的目的是提供一種影像感測器、電子裝置與製造影像感測器的方法，允許使用同一裝置進行可見(VIS)及/或近紅外(NIR)以及短波紅外(SWIR)光譜範圍的成像。

這些目標藉由獨立項的申請標的(subject matter)實現。進一步的改進與實施例在附屬項中描述。

以下是關於在影像感測器領域的改進概念。一個態樣涉及將一個SWIR敏感的子像素堆疊在VIS光敏感的子像素上以形成一個單一像素。一個共享讀出電路，例如ASIC，可以個別或一起讀出可見(VIS)與短波紅外(SWIR)光譜範圍的圖像。例如，所提出的概念採用背面照明(BSI)，可實現優秀的光學性能(特別是NIR響應度)，且一像素内堆疊處理將SWIR光電二極體堆疊在常規可見(及/或NIR)的光敏光電二極體上。可以藉由磊晶在矽中生長一個SWIR吸收區域(SiGe或僅Ge)。來自第一晶片(可見光感測)的浮動擴散和傳輸閘極可以經由第二晶片(SWIR晶片)存取，以同時或依序捕獲SWIR與可見光圖像。可見(與NIR)光電二極體可保持優秀的暗噪音性能。包含所述像素的影像感測器可作為滾動快門(RS)、電壓域或電荷域全局快門模式來操作。另一態樣涉及將超穎透鏡(metalens)添加在兩個晶片之間，以將入射光例如具有SWIR波長的光聚焦到像素上。

術語VIS、NIR與SWIR表示可見光、近紅外與短波紅外光譜範圍內的電磁輻射。VIS波長範圍為380至780nm。紅外光譜的NIR區域被認為是780至1400nm的波長範圍。SWIR是短波紅外線的縮寫且指的是波長大致落在1400至3000 nm之間的非可見光。

三維積體電路(或3D-IC)表示藉由堆疊晶片例如矽晶片或晶粒，並將它們垂直互連(例如，相對於堆疊的表面法線)而製造的積體電路。例如3D-IC是藉由堆疊矽晶片或晶粒並使用混合鍵合(hybrid bonding)、矽穿孔(TSVs)或使用MOS(金屬-氧化物半導體)技術的銅-銅連接來製造的。與傳統的二維製程相比，所產生的3D-IC作為單一元件能夠以更低的功耗與更小的覆蓋區實現性能改進。

術語頂層、中層與底層表示堆疊形成3D IC的晶片或晶粒。由「頂部」、「中間」或「底部」指示的定向可以是任意的並且受設計選擇的影響。例如，頂層包含光探測器陣列可以是頂部，在某種意義上相對於堆疊的表面法線，它是被配置為接收入射光的層。

在至少一個實施例中，影像感測器包含一三維積體電路，該三維積體電路包含一具有至少一頂層、一中間層與一底層的堆疊。底層包含一第一光探測器陣列，在下文中表示為第一像素。第一像素在可見光及/或近紅外光譜範圍內敏感。中間層包含一第二光探測器陣列，下文中表示為第二像素。第二像素在短波紅外光譜範圍內敏感。頂層包含一特殊應用積體電路，下文中表示為ASIC，其可操作並讀出該第一及該第二光電二極體陣列，例如形成圖像。

所提出的影像感測器可同時對可見光和短波紅外波長進行成像，或根據需要在所述波長之間來回切換。SWIR敏感第二像素堆疊在可見光敏感第一像素上。ASIC可單獨或一起判讀它們。可見光敏感像素在此配置中可保持最佳的暗噪音性能。獲得的優勢是可以使用相同的成像裝置來同時進行VIS、NIR與SWIR成像，保持相同的覆蓋區，同時使用相同的讀出電路及管道。VIS、NIR及/或SWIR成像的光程是共同的或相同的。所有三個波長範圍(VIS、NIR及SWIR)共享相同的光軸，以確保來自所有三個範圍的影像重疊。

在至少一個實施例中，頂層、中間層與底層配置在堆疊中以形成背面照明式影像感測器。或者，頂層、中間層與底層配置在堆疊中以形成前面照明式影像感測器。背面照明式與前面照明式可供選擇以滿足應用要求或設計規則。

在至少一個實施例中，ASIC可操作以從第一與第二陣列按順序或並行地讀出像素。例如，ASIC向與各個像素相關聯的主幹電晶體配置(trunk transistor arrangements)發出控制信號，以實現例如滾動快門或全局快門讀出。

在至少一個實施例中，用於讀出第一及第二像素的主幹電晶體配置分佈在底層與中間層上。或者，用於讀出第一像素的主幹電晶體配置配置在底層中，且用於讀出第二像素的主幹電晶體配置配置在中間層中。

主幹電晶體配置，例如3T單元、4T單元或其修改形式構成實現層中像素讀出的電路。從這個意義上說，主幹電晶體配置為ASIC提供電路與電性連接以執行讀出，例如根據滾動快門模式或全局快門模式。

在至少一個實施例中，在ASIC控制下的主幹電晶體配置可操作以根據滾動快門模式、根據電壓域全局快門模式(voltage domain global shutter mode)或電荷域全局快門模式(charge domain global shutter mode)來操作。

在至少一個實施例中，至少一個超穎透鏡配置在底層與中間層之間的堆疊中。超穎透鏡可操作以將來自短波紅外光譜範圍波長的入射光聚焦到來自第二陣列的第二像素上。例如每個像素(第一或第二)可以有一個超穎透鏡。

在至少一個實施例中，超穎透鏡或透鏡形成一次波長透鏡並包含週期性或非週期性的一半導體柱圖案。例如半導體柱可設計成具有不同的高度、直徑及彼此之間的距離，從而為透鏡的光學設計提供高自由度。超穎透鏡可增加藉由第二像素，即SWIR敏感像素檢測到的入射量。

在至少一個實施例中，成對或成組的相鄰柱形成奈米天線。它們可包含二聚體(dimer)，即兩個相鄰的柱，或更多相鄰柱的多聚體(multimer)。這些二聚體或多聚體形成奈米天線，並進一步增加光學設計的自由度。

在至少一個實施例中，來自底層的第一浮動擴散與中間層的第二浮動擴散經由垂直電連接而與中間層的金屬層電性連接，以便由ASIC透過中間層存取。垂直電連接有利於並行讀出。

在至少一個實施例中，第一像素包含光電二極體，例如矽系光電二極體。

在至少一個實施例中，第二像素包含具摻雜區域的光電二極體，例如矽系光電二極體上的p-SiGe或Ge區域。另外或替代地，量子點或量子點堆疊可用作為第二像素。

在至少一個實施例中，影像感測器更包含至少一個防護結構，例如一防護護環或一深溝槽隔離(DTI)。防護結構配置在中間層及/或底層的一基板中，以圍繞第一及/或第二像素。防護結構具有將像素與相鄰像素光學隔離的作用。這可增加由像素檢測到之入射光的量，並減少對相鄰像素的光學與電串擾。

在至少一個實施例中，包含一濾光器陣列的濾光層配置在底層或頂層的基底表面上。另外或替代地，一NIR結構配置在底層或頂層的基板表面上以散射入射光。濾光層及/或NIR結構可配置為改變入射到像素上的光之光譜內容，從而允許實現多光譜感測器或彩色影像感測器。

在至少一個實施例中，一電子裝置包含至少一個根據上述態樣之一的影像感測器。主機系統包含至少一個影像感測器。主機系統可包含相機、移動設備、電腦、影像感測器模組等。例如電子裝置可用作為SWIR相機或多光譜成像的CMOS影像感測器。

此外，提出一種製造影像感測器的方法。該方法包含堆疊至少一頂層、中層與底層以形成三維積體電路的步驟。另一步驟包含在底層配置第一光探測器陣列，表示為第一像素，且第一像素在可見光及/或近紅外光譜範圍內敏感。另一個步驟包含在中間層配置第二光探測器陣列，表示為第二像素，且第二像素在短波紅外光譜範圍內敏感。另一個步驟包含在頂層配置特殊應用積體電路(表示為ASIC)，其可操作以讀出第一及第二光電二極體的陣列。

從上述影像感測器與電子裝置的前述實施例，該方法的進一步實施例對於本領域通常知識者來說變得顯而易見，反之亦然。

以下對圖示的描述可以進一步例示及解釋影像感測器、電子裝置與製造影像感測器的方法之各態樣。自混合干涉測量感測器的功能相同或具有相同效果的組件與部件由相同的圖示標號表示。相同或實際上相同的組件與部件可能僅針對它們首先出現的附圖進行描述。它們的描述不一定在連續的圖中重複。

圖1示出影像感測器的一實施例。影像感測器包含三維積體電路，該三維積體電路包含具有至少一個頂層TTR、中間層MTR及底層BTR的堆疊。在此示例中，頂層、中間層與底層配置在堆疊中以形成背面照明式影像感測器，即入射光經由底層照射到影像感測器。該圖式顯示來自這樣的像素陣列的兩個相鄰像素，每個像素包含二個子像素PD1、PD2。以下討論集中於一個像素，該像素可以被認為代表其他像素，並且因此代表整個影像感測器。

底層BTR包含一第一基板SB1，例如矽。第一光探測器陣列被積體到第一基板中。在下文中，所述光探測器被表示為第一子像素，或者簡稱為第一像素。在圖示中顯示二個第一像素。第一像素被實施為光電二極體，例如矽系光電二極體。第一像素係對從可見光VIS及/或近紅外NIR光譜範圍來的入射光敏感。

此外，一第一浮動擴散FD1(也稱為「感測節點」)，配置在第一基板SB1中，例如藉由pn接面，並與其他節點電性隔離。第一浮動擴散FD1被配置為存儲電荷並由一第一電容Cfd1表示。

可選地，一NIR濾光器結構NFS配置在第一基板上或第一基板中。NIR濾光器結構被設計成使入射NIR光可朝向第一像素傳遞或被阻止到達第一像素。NIR濾光器結構可以僅配置在每一個像素的前面，例如作為顏色單元的一部分。例如NIR濾光器結構包含半導體材料的散射結構，例如金字塔，其根據入射光的波長來散射入射光。

可選地，一防護結構GRG，例如防護環及/或深溝槽隔離DTI配置在第一基板SB1中。防護結構將相鄰的第一像素PD1彼此光學隔離。這樣一來，入射光被引導至底層BTR中的像素，並進一步引導至中間層MTR。防護結構GRG可由例如鎢、矽、氧化物或多晶矽製成。

第一中間層IL1配置在底層BTR與中間層MTR之間。第一中間層IL1可被認為是底層BTR的一部分且可基於氧化物，例如氧化矽。在該示例中，一第一傳輸閘極(a first tranfer gate) TX1配置在第一中間層IL1中。例如，該傳輸閘極TX1被引入在第一像素PD1與浮動擴散FD1之間。該傳輸閘極TX1可操作以將電荷傳輸到感測節點FD1上。

中間層MTR配置在底層BTR上，之間具有第一中間層IL1。中間層MTR包含一第二基板SB2，例如矽。一第二光探測器陣列被積體到第二基板SB2中。在下文中，光探測器被表示為第二子像素，或者簡稱為第二像素PD2。第二像素PD2在短波紅外光譜範圍內敏感。在圖式中顯示二個第二像素PD2。第二像素被實行為光電二極體。例如，第二像素包含一摻雜區域DPR，例如被配置為矽系光電二極體上的p-SiGe或Ge。摻雜區域DPR在短波紅外光譜範圍內具有一吸收帶。此外，一第二浮動擴散FD2或「感測節點」配置在第二基板SB2中，例如藉由pn接面，並與其他節點電性隔離。摻雜區域DPR，例如SiGe層可以沉積在第二基板SB2的表面上，例如矽，或者嵌入在第二基板深處。該浮動擴散FD2被配置為存儲電荷且由第二電容Cfd2表示。

一第二中間層IL2配置在中間層MTR與頂層TTR之間。第二中間層IL2可被認為是中間層MTR的一部分且可基於氧化物，例如氧化矽。在該示例中，第二傳輸閘極TX2配置在第二中間層IL2中。例如，該傳輸閘極TX2被引入在像素及浮動擴散FD2之間。該傳輸閘極TX2可操作以將電荷傳輸至感測節點FD2上。此外，一本質半導體區域ISR，例如i-SiGe的，係配置在第二像素PD2及第二傳輸閘極TX2之間。本質半導體區域ISR(i-SiGe)，係配置在摻雜區域DPR(p-SiGe)的下方。摻雜區域DPR為可選的。本質半導體區域ISR可配置在第二像素PD2的頂部或下方。此外，主幹電晶體TRT配置在中間層中，如下將進一步討論。

一金屬層MLY配置在第二中間層IL2與頂層TTR之間。金屬層MLY包含在層之間建立電性連接的多個金屬層。例如金屬層分別電性連接到第一浮動擴散FD1與第二浮動擴散FD2以及第一傳輸閘極TX1與第二傳輸閘極TX2。電性連接係藉由穿過金屬層MLY且局部地穿過中間層MTR之第二基板SB2的垂直電連接來建立起來。例如一氧化物區域OXR配置在第二基板中，且垂直電連接穿過所述氧化物區域到達第一中間層IL1及底層BTR。在該示例中，第一浮動擴散FD1與第二浮動擴散FD2藉由垂直電連接之手段而電性互連。此外，底層BTR中的第一傳輸閘極TX1可以從中間層MTR，即中間層MTR上的金屬層MLY存取。

此外，頂層TTR配置在中間層MTR上，其間有第二中間層IL2。頂級TTR包含特殊應用積體電路，表示為ASIC，其用於控制影像感測器的操作。例如，ASIC控制讀出陣列的像素PD1、PD2。將參照以下附圖，更詳細地討論操作。

基本上，在操作中，影像感測器暴露於入射光，這可能來自VIS、NIR及SWIR(例如，1550nm)。入射光經由底層BTR照射到影像感測器。光在NIR濾光器結構NFS處被散射且最終被耦合至第一基板SB1中。光可穿過第一基板SB1並朝向第一像素PD1傳播，其中VIS與NIR分量可被吸收。當圖像擷取結束時，電荷可以暫時保存在浮動擴散FD1中並藉由傳輸閘極TX1讀出。光可以進一步傳播到中間層MTR中且沿著第二基板SB2朝向第二像素PD2，其中SWIR分量可例如藉由摻雜區域DPR被吸收。當圖像擷取結束時，電荷可以暫時保存在浮動擴散FD2中並藉由傳輸閘極TX2讀出。

例如，暗電流(DC)可針對純矽光電二極體進行最佳化，其中作為SWIR紅外光電二極體(由於SiGe積體化)，暗電流通常要高幾個數量級。Si上的SiGe會產生一個可能有許多缺陷的界面，該等缺陷會產生暗電流(DC)。

圖2顯示一電壓域全局快門裝置(voltage domain global shutter arrangement)的示例。電路佈局顯示控制圖1的影像感測器之一種可能的配置。如前所述，第一像素PD1(可見光與NIR)及第一傳輸閘極TX1位於底層BTR中。類似地，第二像素PD2(SWIR)及第二傳輸閘極TX2位於中間層MTR中。第一浮動擴散FD1與第二浮動擴散FD2(由電容Cfd1與Cfd2表示)經由第一電路節點CN1藉由垂直電連接的手段而電性互連。進一步的電路類似於已知的電壓域全局快門電路，其包含配置為改良的4T單元的主幹電晶體TTR。

改良的4T單元包含CMOS(互補式金屬氧化物半導體)主幹電晶體，主幹電晶體包含該二傳輸閘極TX1、TX2、一重置閘極(reset gate)RST、一雙轉換閘極DCG、一選擇閘極GS_SEL及二源極追隨器讀出電晶體SF1、SF2。重置閘極RST及雙轉換閘極DCG在一個分支中互連到電路節點CN1，電路節點CN1進一步連接到第一源極追隨器讀出電晶體SF1。第一及第二源極追隨器讀出電晶體SF1、SF2經由電晶體PC、S1與S2互連。該時序圖顯示控制信號的示例排序(由相應主幹電晶體的參考數字表示並應用於它們各自的控制側，例如閘極)。電壓域全局快門裝置在兩層(即底層及中間層)上共享。像素PD1、PD2可一個接一個地按順序讀出，或一次並行兩個地讀出。

圖3顯示滾動快門裝置的示例。電路佈局顯示控制圖1影像感測器的另一種可能配置。該電路僅在改良的4T單元上有所不同。該佈局僅包含一個連接到電路節點CN1及選擇閘極SEL的源極追隨器讀出電晶體SF。該時序圖顯示控制信號的示例排序(由相應主幹電晶體的參考數字表示並應用於它們各自的控制側，例如閘極)。滾動快門裝置在兩層上共享，即底層與中間層。像素PD1、PD2可以一個接一個地按順序讀出，或一次並行兩個地讀出。

圖4顯示影像感測器的另一個示例實施例。本實施例是基於圖1所示的實施例。其有兩個主要區別，可以在如圖所示的一個實施例中一起實現，或者也可以只實現兩者的一個。首先，摻雜區域DPR例如p-SeGe，以及本質半導體區域ISR，例如配置在中層MTR的i-SiGe配置在第二基板SB2中或配置在第二像素PD2下方(從底層BTR看)的第二基板SB2的表面中。其次，在中間層MTR中或上有獨立的主幹電晶體TTR，例如被配置為電壓域全局快門裝置或滾動快門裝置，且也在底層BTR中或上。在本實施例中，另一金屬層MLY配置在第一中間層IL1與中間層MTR之間。金屬層MLY包含在層之間建立電性連接的金屬層。在某種意義上，第一像素PD1具有其主幹電晶體TTR與金屬層MLY。例如ASIC可以與行級混合鍵合(column level hybrid bond)共用。

圖5顯示滾動快門裝置的另一個示例。電路佈局顯示兩個堆疊像素PD1、PD2(針筒光電二極體；pinned photodiodes)，其各自的浮動擴散FD1、FD2以電容Cfd1、Cfd2和主幹電阻器TTR表示，配置在包含CMOS電晶體之改良的4T單元中：傳輸閘極TX1、TX2、重置閘極RST1、RST2、選擇閘極、雙轉換閘極DCG1、DCG2、源極追隨器讀出電晶體SF1、SF2以及選擇閘極SEL1、SEL2。控制信號的定時或排序可根據滾動快門方案(rolling shutter scheme)來應用。這樣一來，每層都有自己的滾動快門裝置。像素PD1、PD2可一個接一個地按順序讀出，或者一次並行兩個地讀出。

在另一實施例(未示出)中，每層BTR、MTR包含相應的全局快門裝置，針對配置在其中的像素，在每層中配置有改良的4T單元。

可在一層及/或兩層之間添加一超穎透鏡MLS，以更好地將光聚焦到相應的光探測器中。超穎透鏡可由半導體材料的柱PLS製成，例如矽或其他高折射率材料，如氮化矽、二氧化鈦。例如從第一基板SB1射出到第一中間層IL1(如氧化物)中的光通常受角度限制，例如大約25度(假設Si到SiO ₂界面)。這限制超穎透鏡MLS的入射角範圍。例如，超穎透鏡被設計為在離開第一基板SB1或第一像素PD1之後將SWIR光聚焦到第二像素上。摻雜區DPR，例如SiGe層可以沉積在第二基板SB2的表面上例如矽，或埋入在第二基板深處。可相應地選擇超穎透鏡MLS的位置與聚焦功率(設計)。

該超穎透鏡MLS可蝕刻至基板中，例如第一或第二基板SB1、SB2，或是形成在中間層IL1、IL2或另一層，例如生長在SiO2上的矽層中。超穎透鏡MLS通常與防護結構GRG例如第一個像素互補，以防止SWIR從像素洩漏到相鄰像素並導致串擾。由於第二像素PD2的橫向尺寸有限(可以與第一像素的橫向尺寸相同或整數倍)，超穎透鏡MLS將具有有限的橫向尺寸。

圖6顯示具有超穎透鏡之影像感測器的實施例。該示例顯示基於圖4的示例的改良影像感測器。此外，超穎透鏡MLS配置在底層BTR與中間層MTR之間的第一中間層IL1(氧化物)中。超穎透鏡MLS被配置為將光聚焦到第二像素PD2上，例如摻雜區域DPR。圖7顯示具有超穎透鏡的影像感測器之另一個實施例。該示例顯示基於圖1示例的改良影像感測器。此外，超穎透鏡配置在底層BTR與中間層MTR之間的第一中間層IL1(氧化物)中，但被蝕刻到第二基板SB2中。

圖6與圖7進一步地顯示防護結構GRG配置在第一像素PD1與第二像素PD2周圍，如配置在第一基板SB1與第二基板SB2中。該環可由鎢(BSME)所製成。

此外，可選地，圖6與圖7皆顯示一濾光層FLY，其例如可配置在底層BTR的外表面上。濾光層FLY可以配置在NIR濾光器結構NFS的頂部上，或代替所述結構。在該示例中，濾光層FLY包含單個光學濾光器OPF的一相應圖案以形成顏色單元。例如，可以有配置在各個第一像素前的紅色、綠色、藍色及NIR濾色器以形成RGB-NIR敏感像素。此外，一微透鏡陣列MLA可配置在濾光層FLY上(例如以間隔層之手段間隔開)，藉以進一步將光聚焦到影像感測器的像素中。

圖8顯示具有前面照明式影像感測器的實施例。該圖顯示一單個像素，具有第一像素與第二像素作為子像素PD1、PD2。在該設計中，底層BTR與頂層TTR被交換，使ASIC配置在底層BTR中，而第一像素PD1配置在頂層TTR中。光線從頂部入射到影像感測器上。

該堆疊包含(按此順序)：底層BTR、具有金屬層MLY的第一中間層IL1、包含具摻雜區域DPR之第二像素PD2的中間層MTR以及被防護結構GGR包圍的改良4T單元。此外，在堆疊中，第二中間層IL2(氧化物)配置在底層BTR與中間層MTR之間。該層IL2包圍一超穎透鏡MLS，其在本示例中被蝕刻到底層BTR的基板SB1中。第二中間層IL2被另一個防護結構GGR包圍，以改善SWIR光的調製傳遞函數(MTF)並減少對相鄰像素的光學串擾。作為一種選擇，第二中間層IL2覆蓋有電介質布拉格二向色反射器BDR，其傳輸SWIR但反射VIS與NIR。作為進一步的選擇，可以將光柵(grating)GRT(例如用於NIR)蝕刻到頂層TTR的基板SB2表面中。頂層包含第一像素PD1與被防護結構GGR包圍的改良4T單元。第二中間層IL2配置在頂層TTR上且包含金屬層MLY，該金屬層MLY提供垂直電連接到ASIC。

濾光層FLY配置在頂層TTR的外表面上。在該示例中，濾光層包含濾光器以形成顏色單元的一部分。例如，濾光器可為紅色、綠色、藍色及NIR濾色器，該等配置在各自的第一像素PD1前面以形成RGB-NIR敏感像素的一部分。此外，微透鏡陣列MLA可配置在濾光層FLY上(例如以間隔層之手段間隔開)，以進一步將光聚焦到影像感測器的像素中。

製造步驟可包含在進行SWIR製造步驟(SWIR fab steps)時將頂層或晶圓附著到載體晶圓上。微透鏡陣列可在具有ASIC(載體)晶圓的底層附著之後再附著。底層的矽可藉由使用在SOI晶圓製造中使用的CVD技術來生長。

圖9顯示具前面照明式影像感測器的另一個實施例。該示例基於關於圖8討論的示例。然而，對SWIR敏感的第二像素PD2與一量子點堆疊QDT互相交換。量子點堆疊被配置為吸收來自SWIR光譜範圍內的光。所述量子點也可用於替換上面討論的其他示例中的第二像素。

圖10A與10B顯示超穎透鏡的實施例。圖10A顯示一設計，其填充矩形網格中的所有空間以提高聚焦效率。超穎透鏡包含具有相同直徑並以週期性或非週期性圖案配置的多組柱子。

上述關於各實施例的超穎透鏡包含基板材料的柱，例如矽，以週期性或非週期性方式配置。超穎透鏡可以形成次波長透鏡。柱PLS的高度範圍介於500nm至1000nm(根據設計)。柱的直徑可以介於50nm至500nm不等。在超穎透鏡被實現為週期性柱陣列的情況下，週期性可以介於200nm至600nm不等(週期性值依據第一和第二像素尺寸且因此取決於設計)。

柱PLS到一第二像素邊緣的距離通常由設計規則決定，且需要利用這約束來最佳化超穎透鏡柱，以提高第二像素的量子效率。超穎透鏡MLS也可以藉由以週期性或非週期性方式配置奈米天線(由兩個柱子組成)來創建。在這種情況下，可以透過在空間上改變直徑或柱PLS及它們之間的間距來調節透鏡的焦點。奈米天線的一個例子可以是二聚體結構(dimer struture)-兩個具有不同直徑的柱，且每個柱具有藉由改變柱之間的間距及/或柱的直徑來調整的偏轉角度。

圖10A與10B顯示超穎透鏡的實施例。圖10A顯示一設計，其填充矩形網格中的所有空間以提高聚焦效率。超穎透鏡包含多組相同直徑的柱，且柱配置成同心矩形。具有正方形狀的第一組位於一中心。4x4柱顯示為示例且具有一相同的第一直徑。所述正方形被具有第二相同直徑的一第二組柱圍繞並居中。這些柱將第一組的柱包含在一單個連續層中。最後，具有第三相同直徑的一第三組柱圍繞第二組柱並以第二組柱為中心。這些柱將第二組的柱包含在另一個連續層中。圖10B顯示一修改後的設計，其中與圖10A的網格部分相比，例如中心部分沒有填充柱，以提高傳輸效率。

圖11A與11B顯示超穎透鏡的進一步實施例。圖11A的示例與圖10A的示例類似，但具有圓形柱組而不是矩形。此設計也使用圓形對稱性來填充基板空間以創建超穎透鏡。圖11B的示例包含形成奈米天線的成對柱或二聚體柱。這些對可以週期性或非週期性的方式配置，例如以一共同中心點為中心。奈米天線的週期性/非週期性配置(在這種情況下是由兩個不同直徑的柱組成的二聚體)。二聚體可配置成矩形或圓形對稱。

一般而言，超穎透鏡的設計不限於本文所討論的示例。通常，實際的超穎透鏡設計可能是使用專用光學設計軟件進行模擬的結果。因此，任何超穎透鏡設計都可以針對期望的應用並由此所要求的光學特性進行定制。

上述在影像感測器領域提出的改進概念允許使用相同的裝置(使用相同的覆蓋區與讀出電路)，且使用相同的光路/光軸同時對VIS、NIR及SWIR光譜範圍進行成像，這對人工與虛擬現實(AR/VR)、消費者、健康、安全、機器人等許多應用都非常有價值。

改進的概念可在同一晶粒、覆蓋區上實現可見光與SWIR成像。影像可一起或按順序捕獲。所有波長範圍(VIS、NIR與SWIR)共享相同的光路/光軸。這允許影像預先對準及光學重疊，而不需要軟件影像配準/重疊。

改進的概念揭露了一種成像裝置，該成像裝置可以同時對可見光與SWIR(短波紅外)波長進行成像，或根據需求在它們之間來回切換。SWIR敏感像素堆疊在可見光敏感像素上，然後ASIC可以單獨或一起判讀它們。可見光敏感像素在此配置中可以保持最佳的暗噪音(dark noise)性能。

雖然本說明書包含許多細節，但這些不應被解釋為對本發明範圍或所請求範圍的限制，而是對本發明特定實施例之特有特徵的描述。在本說明書中在單獨實施例的上下文中描述的某些特徵也可以在單個實施例中組合實現。相反地，在單個實施例的上下文中描述的各種特徵也可以單獨地在多個實施例中或以任何合適的子組合來實現。此外，雖然特徵可能在上面被描述為在某些組合中起作用並且甚至最初如此主張，但在一些情況下可以從所主張的組合中刪除來自所主張的組合的一個或多個特徵，且所主張的組合可以針對子組合或子組合的變形。

類似地，雖然在圖式中以特定順序描繪操作，但這不應被理解為要求以所示的特定順序或連續的順序來執行此類操作，或執行所有例示的操作，以實現期望的結果。在某些情況下，多工處理和並行處理可能是有利的。

在單獨附屬項中記載的特徵可有利地組合。此外，請求項中使用的圖示標記不限於被解釋為限制請求項的範圍。

此外，如本文所使用的術語「包含」不排除其他元件。另外，如本文所使用的，冠詞「一」旨在包含一個或多於一個的組件或元件，並且不限於被解釋為僅表示一個。

本專利申請主張美國專利申請17/852,676的優先權，其公開內容以參照方式併入本文。

BTR:底層 Cfd1:電容 Cfd2:電容 CN1:電路節點 BDR:電介質布拉格二向色反射器 DCG:雙轉換閘極 DCG1:雙轉換閘極 DCG2:雙轉換閘極 DPR:摻雜區域 DTI:深溝槽隔離 FD1:浮動擴散 FD2:浮動擴散 FLY:濾光層 GRG:防護結構 GRT:光柵 GS_SEL:選擇閘極 IL1:第一中間層 IL2:第二中間層 ISR:本質半導體區域 MLA:微透鏡陣列 MLS:超穎透鏡 MLY:金屬層 MTR:中間層 NFS:NIR濾光器結構 OPF:光學濾光器 OXR:氧化物區域 PC:電晶體 PD1:第一像素 PD2:第二像素 QDT:量子點堆疊 PLS:柱 RST:重置閘極 RST1:重置閘極 RST2:重置閘極 S1:電晶體 S2:電晶體 SB1:第一基板 SB2:第二基板 SEL:選擇閘極 SEL1:選擇閘極 SEL2:選擇閘極 SF:源極追隨器讀出電晶體 SF1:源極追隨器讀出電晶體 SF2:源極追隨器讀出電晶體 TRT:主幹電晶體 TTR:頂層 TX1:傳輸閘極 TX2:傳輸閘極

圖1顯示影像感測器的實施例， 圖2顯示電壓域全局快門裝置的示例， 圖3顯示滾動快門裝置的示例， 圖4顯示影像感測器的另一個實施例， 圖5顯示滾動快門裝置的另一個示例， 圖6顯示具有超穎透鏡之影像感測器的實施例， 圖7顯示具有超穎透鏡之影像感測器的另一個實施例， 圖8顯示前面照明式影像感測器的實施例， 圖9顯示前面照明式影像感測器的另一個實施例， 圖10A、10B顯示超穎透鏡的實施例，以及 圖11A、11B顯示超穎透鏡的進一步實施例。

ASIC:積體電路

DPR:摻雜區域

ISR:本質半導體區域

FD1:浮動擴散

FD2:浮動擴散

IL1:第一中間層

IL2:第二中間層

MLY:金屬層

MTR:中間層

PD1:第一像素

PD2:第二像素

SB2:第二基板

TTR:頂層

TX1:傳輸閘極

TX2:傳輸閘極

GRG:防護結構

NFS:NIR濾光器結構

Claims (15)

1. 一種影像感測器，包含一三維積體電路，該三維積體電路包含一具有至少一個頂層、一個中層及一個底層的堆疊，其中： -     該底層(BTR)包含一第一光探測器陣列，表示為第一像素(PD1)，該第一像素在可見光及/或近紅外光譜範圍內敏感； -     該中間層(MTR)包含一第二光探測器陣列，表示為第二像素(PD2)，該第二像素在短波紅外光譜範圍內敏感，以及 -     該頂層(TTR)包含一特殊應用積體電路，表示為ASIC，可操作並讀出該第一及該第二光電二極體(PD1、PD2)陣列。
2. 根據請求項1的影像感測器，其中： -     該頂層(TTR)、該中間層(MTR)及該底層(BTR)配置在該堆疊中，以形成一背面照明式影像感測器，或 -     該頂層(TTR)、該中間層(MTR)及該底層(BTR)配置在該堆疊中，以形成一前面照明式影像感測器。
3. 根據請求項1的影像感測器，其中該積體電路可操作從該第一陣列及該第二陣列按順序或並行地讀出該等像素。
4. 根據請求項1的影像感測器，其中： -     用於讀出第一及第二像素(PD1、PD2) 的主幹電晶體配置分佈在該底層(BTR)及該中間層(MTR)上，或 -     用於讀出第一像素(PD1)的主幹電晶體配置配置在該底層(BTR)中，且用於讀出該第二像素(PD2)的主幹電晶體配置配置在該中間層(MTR)中。
5. 根據請求項1的影像感測器，其中該主幹電晶體配置在該積體電路的控制下可操作為，根據滾動快門模式、根據電壓域全局快門模式或電荷域全局快門模式來操作。
6. 根據請求項1的影像感測器，其中 -     一超穎透鏡(MLS)被配置該底層(BTR)及該中間層(MTR)之間的該堆疊中，以及 -     該超穎透鏡(MLS)可操作以將來自從短波紅外光譜範圍波長的入射光聚焦到從來自該第二陣列的該第二像素(PD2)上。
7. 根據請求項6的影像感測器，其中該超穎透鏡(MLS)形成一次波長透鏡並且包含週期性或非週期性的一半導體柱圖案(PIL)。
8. 根據請求項7的影像感測器，其中成對或成組的相鄰柱(PIL)形成奈米天線。
9. 根據請求項1的影像感測器，其中： -     來自該底層(BTR)之一第一浮動擴散(FD1)及一第一傳輸閘極(TX1)經由垂直電連接而與該中間層(MTR)的金屬層(MLS)電性連接，以便透過該中間層(MTR)由ASIC存取。
10. 根據請求項1的影像感測器，其中該第一像素(PD1)包含一光電二極體，例如矽系光電二極體。
11. 根據請求項1的影像感測器，其中該第二像素(PD2)包含： -     一光電二極體，具有一摻雜區域，例如矽系光電二極體上的p-SiGe或Ge區域，及/或 -     一量子點或量子點堆疊。
12. 根據請求項1的影像感測器，更包含至少一個防護結構，該防護結構配置在該第一像素及/或該第二像素(PD1、PD2)周圍的一基板中。
13. 根據請求項1的影像感測器，包含： -     一濾光層(FLR)，包含配置在該底層(BTR)或該頂層(TTR)的一基板表面上的一光學濾光片(OFS)的陣列，及/或 -     一NIR結構(NSE)，配置為散射入射光，配置在該底層(BTR)或該頂層(TTR)的一基板表面上。
14. 一種電子裝置，包含： -     至少一個根據請求項1的影像感測器，以及 -     一主機系統，包含該至少一個影像感測器。
15. 一種製造影像感測器的方法，該方法包含以下步驟： -     至少一個頂層、一個中層及一個底層的堆疊形成三維積體電路； -     配置該底層(BTR)，其具有一第一光探測器陣列，表示為第一像素(PD1)，該第一像素在可見光及/或近紅外光譜範圍內敏感； -     配置該中間層(MTR)，其具有一第二光探測器陣列，表示為第二像素(PD2)，該第二像素在短波紅外光譜範圍內敏感，以及 -     配置該頂層(TTR)，其具有一特殊應用積體電路，表示為ASIC，可操作並讀出該第一及該第二光電二極體(PD1、PD2)的陣列。