TW202416797A - 製造半導體裝置的方法 - Google Patents

Abstract

提供一種製作半導體裝置的方法。所述方法包括：形成包括單元陣列區及延伸區的下部結構，單元陣列區包括第一雜質區、第二雜質區及在第一方向上延伸的字元線；在下部結構上形成初步位元線結構；在初步位元線結構及下部結構上形成罩幕層；在罩幕層上形成在第二方向上延伸的間隔件圖案；在間隔件圖案的側表面上形成材料層；藉由對罩幕層進行圖案化來形成罩幕圖案；以及藉由對初步位元線結構進行圖案化來形成位元線結構。位元線結構中的每一者包括形成於單元陣列區上的第一部分及形成於延伸區上的第二部分，且第一部分窄於第二部分。

Description

製造半導體裝置的方法

[相關申請案的交叉參考]

本申請案主張優先於在2022年6月24日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0077670號，所述韓國專利申請案的揭露內容全文併入本案供參考。

本揭露是有關於一種製作半導體裝置的方法且是有關於藉此製作的一種半導體裝置。

正在進行研究以減小構成半導體裝置的元件的大小且提高效能。舉例而言，在動態隨機存取記憶體（dynamic random access memory，DRAM）中，正在進行研究以可靠且穩定地形成大小減小的元件。

實例性實施例提供一種製作半導體裝置的方法（包括一種形成具有二元寬度的圖案的方法）。

根據實例性實施例，一種製作半導體裝置的方法包括：形成包括單元陣列區及延伸區的下部結構，單元陣列區包括第一雜質區、第二雜質區及在第一方向上延伸的字元線，且延伸區包括絕緣層；在下部結構上形成初步位元線結構；在初步位元線結構及下部結構上形成罩幕層；在罩幕層上形成在與第一方向相交的第二方向上延伸的間隔件圖案；在延伸區上在間隔件圖案的側表面上形成材料層；藉由使用間隔件圖案及材料層作為第一蝕刻罩幕對罩幕層進行圖案化來形成罩幕圖案；以及藉由使用罩幕圖案作為第二蝕刻罩幕對初步位元線結構進行圖案化來形成位元線結構。位元線結構中的每一者包括形成於單元陣列區上的第一部分及形成於延伸區上的第二部分，且第一部分窄於第二部分。

根據實例性實施例，一種製作半導體裝置的方法包括：形成包括單元陣列區及延伸區的下部結構；在下部結構上形成初步位元線結構；在初步位元線結構上形成在自單元陣列區至延伸區的延伸方向上延伸的間隔件結構，間隔件結構相對於延伸方向具有對稱形狀，且間隔件結構在單元陣列區中較在延伸區中窄；以及藉由使用間隔件結構作為蝕刻罩幕對初步位元線結構進行圖案化來形成位元線結構。

根據實例性實施例，一種製作半導體裝置的方法包括：形成包括單元陣列區及延伸區的下部結構；在下部結構上形成初步位元線結構；在初步位元線結構上形成在自單元陣列區至延伸區的方向上延伸的間隔件圖案；在單元陣列區及延伸區中在間隔件圖案的側表面上依序形成第一間隔件層與第二間隔件層；選擇性地移除單元陣列區中的第二間隔件層；藉由使用間隔件圖案、第一間隔件層及第二間隔件層作為蝕刻罩幕對初步位元線結構進行圖案化來形成位元線結構；以及移除間隔件圖案、第一間隔件層及第二間隔件層。位元線結構中的每一者包括位於單元陣列區中的第一部分及位於延伸區中的第二部分，第一部分窄於第二部分。

根據實例性實施例，一種半導體裝置包括：基板，包括單元陣列區及延伸區；多條字元線，設置於基板上且在第一方向上在單元陣列區之上延伸；以及多條位元線，設置於基板上且在與第一方向交叉的第二方向上自單元陣列區延伸至延伸區。所述多條位元線中的每一者沿著第一方向在延伸區中較在單元陣列區中寬。

在下文中，將參照附圖闡述實例性實施例。本文中闡述的實施例是作為實例提供的，且因此，本揭露並不限於此，且可以各種其他形式達成。以下說明中提供的每一實例性實施例並不排除與同樣在本文中提供或未在本文中提供但與本揭露一致的另一實例或另一實例性實施例的一或多個特徵相關聯。應理解，當一元件或層被稱為「位於」另一元件或層「上」、「連接至」或「耦合至」另一元件或層時，它可直接位於另一元件或層上、直接連接至或直接耦合至另一元件或層，或者可存在中間元件或層。相比之下，當一元件被稱為「直接位於」另一元件或層「上」、「直接連接至」或「直接耦合至」另一元件或層時，不存在中間元件或層。例如「…中的至少一者」等表達在位於一系列元件之後時修飾整個系列的元件而並非修飾所述一系列元件中的各別元件。舉例而言，應將表達「a、b及c中的至少一者」理解成包括僅a、僅b、僅c、a與b二者、a與c二者、b與c二者以及a、b及c全部。

圖1是示出根據實例性實施例的半導體裝置的示意性佈局圖。

圖2及圖3是示出根據實例性實施例的半導體裝置的剖視圖。圖2示出沿著切割線A-A'及B-B'截取的圖1所示半導體裝置的橫截面，且圖3示出沿著切割線C-C'及D-D'截取的圖1所示半導體裝置的橫截面。

為了便於闡釋，在圖1至圖3中僅示出半導體裝置的一些組件。

參照圖1至圖3，半導體裝置100可包括第一區R1及第二區R2。第一區R1及第二區R2可界定於基板101中。第一區R1可包括其中設置有記憶體單元的單元陣列區CAR、以及包括絕緣層的延伸區EXT。第二區R2可設置於第一區R1周圍。在第二區R2中可設置有字元線驅動器、感測放大器、列解碼器及行解碼器以及控制電路。

參照圖1至圖3，半導體裝置100可包括：基板101，包括主動區ACT；裝置隔離區110，在基板101中界定主動區ACT；字元線結構（word line structure，WLS），嵌入於基板101中且進行延伸並且包括字元線（word line，WL）；以及位元線結構BLS，延伸成在基板101上與字元線結構WLS交叉且包括位元線BL。主動區ACT、字元線結構WLS及位元線結構BLS可設置於第一區R1中。半導體裝置100可更包括位於主動區ACT上的下部導電圖案150以及位於下部導電圖案150上的上部導電圖案160。半導體裝置100可更包括位於上部導電圖案160上的資料儲存結構170。舉例而言，資料儲存結構170可為DRAM的記憶體單元電容器。

半導體裝置100可更包括：虛設位元線結構BL_D，在第二區R2中設置於基板101上；絕緣襯墊152；以及層間絕緣層156及158。

半導體裝置100可包括例如動態隨機存取記憶體（DRAM）的單元陣列。舉例而言，位元線BL連接至主動區ACT的第一雜質區105a，且主動區ACT的第二雜質區105b可藉由下部導電圖案150及上部導電圖案160電性連接至能夠在上部導電圖案160上儲存資料的資料儲存結構170，例如DRAM的記憶體單元電容器。另外，記憶體單元電容器可包括例如下部電極、電容器介電層及上部電極，且結構不受特別限制。

基板101可包含半導體材料，例如IV族半導體、III-V族化合物半導體或II-VI族化合物半導體。舉例而言，IV族半導體可包括矽、鍺或矽-鍺。基板101可更包含雜質。基板101可包括矽基板、絕緣體上矽（silicon on insulator，SOI）基板、鍺基板、絕緣體上鍺（germanium on insulator，GOI）基板、矽-鍺基板或包括磊晶層的基板。

主動區ACT可由裝置隔離區110界定於基板101中。主動區ACT可具有條形狀，且可被設置成在基板101內在一個方向上延伸的島形狀。所述一個方向可為相對於字元線WL的延伸方向及位元線BL的延伸方向傾斜的方向。主動區ACT被佈置成彼此平行，且一個主動區ACT的端部可被佈置成相鄰於與所述一個主動區ACT相鄰的另一主動區ACT的中心。

主動區ACT可具有第一雜質區105a及第二雜質區105b，第一雜質區105a及第二雜質區105b距基板101的頂表面具有預定深度。第一雜質區105a與第二雜質區105b可彼此間隔開。第一雜質區105a及第二雜質區105b可用作由字元線WL形成的電晶體的源極/汲極區。舉例而言，可在與一個主動區ACT交叉的兩條字元線WL之間形成汲極區，且可分別在所述兩條字元線WL之外形成源極區。源極區與汲極區由第一雜質區105a及第二雜質區105b藉由使用實質上相同的雜質進行摻雜或離子植入來形成，且可相依於最終形成的電晶體的電路配置而互換地指代。雜質可包括具有與基板101的導電類型相反的導電類型的摻雜劑。在實例性實施例中，源極區與汲極區中的第一雜質區105a與第二雜質區105b的深度可彼此不同。

裝置隔離區110可藉由淺溝渠隔離（shallow trench isolation，STI）製程形成。裝置隔離區110環繞主動區ACT中的每一者且將主動區ACT彼此電性隔離。裝置隔離區110可由絕緣材料（例如氧化矽、氮化矽或其組合）形成。裝置隔離區110可根據在其中對基板101進行蝕刻的溝渠的寬度而包括具有不同底部深度的多個區。

裝置隔離區110可包括：第一裝置隔離層110A，在第一區R1的單元陣列區CAR中界定主動區ACT；以及第二裝置隔離層110C，在第一區R1及第二區R2的延伸區EXT中設置於基板101上。

字元線結構WLS可設置於在基板101中延伸的閘極溝渠115中。字元線結構WLS中的每一者可包括閘極介電層120、字元線WL及閘極頂蓋層125。「閘極（120，WL）」可被稱為包括閘極介電層120及字元線WL二者的結構。字元線WL可被稱為「閘極電極」，且字元線結構WLS可被稱為「閘極結構」。

字元線WL可被設置成跨越主動區ACT在第一方向X上延伸。字元線WL可在第一區R1上在第一方向X上延伸且延伸至第二區R2上。舉例而言，一對相鄰的字元線WL可被設置成與一個主動區ACT交叉。字元線WL可構成隱埋通道陣列電晶體（buried channel array transistor，BCAT）的閘極，但並不限於此。在實例性實施例中，字元線WL可具有設置於基板101上的形狀。字元線WL可設置於閘極溝渠115的下部部分上以具有預定厚度。字元線WL的上表面可定位於較基板101的上表面低的水準處。用語「水準」的高以及低可基於基板101的實質上平坦的頂表面來界定。

字元線WL可由例如以下導電材料形成：多晶矽（Si）、鈦（Ti）、氮化鈦（titanium nitride，TiN）、鉭（Ta）、氮化鉭（tantalum nitride，TaN）、鎢（W）、氮化鎢（tungsten nitride，WN）及鋁（Al）中的至少一者。舉例而言，字元線WL可包括由不同材料形成的下部圖案121與上部圖案122。

舉例而言，下部圖案121可包含鎢（W）、鈦（Ti）、鉭（Ta）、氮化鎢（WN）、氮化鈦（TiN）及氮化鉭（TaN）中的至少一者。舉例而言，上部圖案122可為包含摻雜有P型雜質或N型雜質的複晶矽的半導體圖案，且下部圖案121可為包含金屬及金屬氮化物中的至少一者的金屬圖案。下部圖案121的厚度可厚於上部圖案122的厚度。下部圖案121及上部圖案122中的每一者可在第一方向（X）上延伸。

閘極介電層120可設置於閘極溝渠115的內表面上。閘極介電層120可共形地覆蓋閘極溝渠115的底表面及內壁。閘極介電層120可包含氧化矽、氮化矽及氮氧化矽中的至少一者。閘極介電層120可為例如氧化矽膜或具有高介電常數的絕緣膜。在實例性實施例中，閘極介電層120可為藉由對主動區ACT進行氧化而形成的層或者藉由沈積而形成的層。

閘極頂蓋層125可被設置成在字元線WL上對閘極溝渠115進行填充。閘極頂蓋層125的頂表面可定位於與基板101的頂表面實質上相同的水準處。閘極頂蓋層125可由絕緣材料（例如氮化矽）形成。

包括基板101、主動區ACT、第一雜質區105a及第二雜質區105b、裝置隔離區110及字元線結構WLS的結構可被稱為「下部結構」。下部結構可包括基板101、主動區ACT、第一雜質區105a及第二雜質區105b、裝置隔離區110及字元線結構WLS。

位元線結構BLS可在垂直於字元線WL的一個方向（例如第二方向Y）上延伸。位元線結構BLS可在第一區R1的單元陣列區CAR上在第二方向Y上延伸且延伸至第一區R1的延伸區EXT上。位元線結構BLS可被設置成在第一區R1中沿著第一方向X彼此間隔開。

位元線結構BLS可包括分別設置於單元陣列區CAR上的第一部分BLS1及設置於延伸區EXT上的第二部分BLS2。位元線結構BLS在第一方向X上在第一部分BLS1與在第二部分BLS2中可具有不同的寬度。在實例性實施例中，位元線結構BLS的第一部分BLS1具有第一寬度，且位元線結構BLS的第二部分BLS2可具有大於第一寬度的第二寬度。如圖2中的線A-A'的橫截面所示，位元線結構BLS的第二部分BLS2可設置於裝置隔離區110上。在設置於位元線結構BLS的第二部分BLS2下方的裝置隔離區110中產生的氧自由基可能損壞位元線BL。藉由確保位元線結構BLS的第二部分BLS2具有相對大的寬度，可防止設置於延伸區EXT上的位元線結構BLS的斷裂故障（breakage failure）。藉此，可提高半導體裝置100的可靠性。

虛設位元線結構BL_D可在第一方向X上與位元線結構BLS間隔開且設置於第二區R2上。虛設位元線結構BL_D可以與位元線結構BLS相同的方式在第二方向Y上延伸。虛設位元線結構BL_D在第一方向X上可具有較位元線結構BLS大的寬度。除了具有較大的寬度之外，虛設位元線結構BL_D可具有與位元線結構BLS的結構類似的結構。

位元線結構BLS可包括位元線BL及位於位元線BL上的位元線頂蓋圖案BC。位元線BL可包括依序堆疊的第一導電圖案141、第二導電圖案142及第三導電圖案143。位元線頂蓋圖案BC可設置於第三導電圖案143上。在第一導電圖案141與基板101之間可設置有緩衝絕緣層128，且第一導電圖案141的一部分（下文中為位元線接觸圖案DC）可接觸主動區ACT的第一雜質區105a。每一位元線BL可藉由位元線接觸圖案DC電性連接至第一雜質區105a。位元線接觸圖案DC的下表面可位於較基板101的上表面低的水準處，且可位於較字元線WL的上表面高的水準處。在實例性實施例中，位元線接觸圖案DC可形成於基板101中，以局部設置於暴露出第一雜質區105a的位元線接觸孔洞135中。

第一導電圖案141可包含例如多晶矽等半導體材料。第一導電圖案141可直接接觸第一雜質區105a。第二導電圖案142可包含金屬半導體化合物。金屬半導體化合物可為例如其中第三導電圖案143的一部分被矽化的層。舉例而言，金屬半導體化合物可包括矽化鈷（cobalt silicide，CoSi）、矽化鈦（titanium silicide，TiSi）、矽化鎳（nickel silicide，NiSi）、矽化鎢（tungsten silicide，WSi）或其他金屬矽化物。第三導電圖案143可包含例如鈦（Ti）、鉭（Ta）、鎢（W）及鋁（Al）等金屬材料。可根據實施例而不同地改變形成位元線BL的導電圖案的數目、材料類型及/或堆疊次序。

位元線頂蓋圖案BC可包括依序堆疊於第三導電圖案143上的第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148。第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148中的每一者可包含絕緣材料，例如氮化矽。第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148可由相同的材料或不同的材料形成。當第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148中包含相同的材料時，由於實體性質的差異，可對頂蓋圖案之間的邊界進行區分。第二頂蓋圖案147的厚度可分別小於第一頂蓋圖案146的厚度及第三頂蓋圖案148的厚度。可根據實例性實施例而不同地改變構成位元線頂蓋圖案BC的頂蓋圖案的數目及/或材料類型。

位元線間隔件SS可設置於位元線結構BLS中的每一者 的兩個側壁上以在一個方向（例如，第二方向Y）上延伸。位元線間隔件SS可設置於位元線結構BLS與下部導電圖案150之間。位元線間隔件SS可被設置成沿著位元線BL的側壁及位元線頂蓋圖案BC的側壁延伸。設置於一個位元線結構BLS的兩個側上的一對位元線間隔件SS可具有相對於位元線結構BLS不對稱的形狀。根據實例性實施例，位元線間隔件SS中的每一者可包括多個間隔件層，且可更包括空氣間隔件。

下部導電圖案150可連接至主動區ACT的一個區，例如第二雜質區105b。下部導電圖案150可設置於位元線BL之間及字元線WL之間。下部導電圖案150可穿過緩衝絕緣層128以連接至主動區ACT的第二雜質區105b。下部導電圖案150可直接接觸第二雜質區105b。下部導電圖案150的下表面可位於較基板101的上表面低的水準處，且可位於較位元線接觸圖案DC的下表面高的水準處。下部導電圖案150可藉由位元線間隔件SS而與位元線接觸圖案DC絕緣。下部導電圖案150可由導電材料形成，且例如可包含多晶矽（Si）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）及鋁（Al）中的至少一者。

在下部導電圖案150與上部導電圖案160之間可設置有金屬半導體化合物層155。舉例而言，當下部導電圖案150包含金屬材料時，金屬半導體化合物層155可為其中下部導電圖案150的一部分被矽化的層。金屬半導體化合物層155可包含例如矽化鈷（CoSi）、矽化鈦（TiSi）、矽化鎳（NiSi）、矽化鎢（WSi）或其他金屬矽化物。在一些實例性實施例中，可省略金屬半導體化合物層155。

上部導電圖案160可在第一區R1中設置於下部導電圖案150上。上部導電圖案160可在位元線間隔件SS之間延伸以覆蓋金屬半導體化合物層155的上表面。另外，上部導電圖案160可包括障壁層及導電層。障壁層可覆蓋導電層的下側及側面。障壁層可包含金屬氮化物，例如氮化鈦（TiN）、氮化鉭（TaN）及氮化鎢（WN）中的至少一者。導電層可由導電材料形成，且可包含例如多晶矽（Si）、鈦（Ti）、鉭（Ta）、鎢（W）、釕（Ru）、銅（Cu）、鉬（Mo）、鉑（Pt）、鎳（Ni）、鈷（Co）、鋁（Al）、氮化鈦（TiN）、氮化鉭（TaN）及氮化鎢（WN）中的至少一者。

絕緣圖案165可被設置成穿透上部導電圖案160。可藉由絕緣圖案165而將多個上部導電圖案160分隔開。絕緣圖案165可包含絕緣材料，例如，氧化矽、氮化矽及氮氧化矽中的至少一者。

圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A及圖9B示出根據實例性實施例的製作半導體裝置的方法。圖4A、圖5A、圖6A、圖7A、圖8A及圖9A是對應於圖1的佈局圖。圖4B、圖5B、圖6B、圖7B、圖8B及圖9B是對應於圖2的剖視圖。為了便於闡述，將省略圖4A至圖9B中緩衝絕緣層128下方的下部結構的圖示。

首先，將參照圖2及圖3闡述形成下部結構的製程。可在基板101上形成裝置隔離區110以在第一區R1的單元陣列區CAR中界定主動區ACT。可在基板101中形成裝置隔離溝渠，且裝置隔離區110可對裝置隔離溝渠進行填充。在平面圖中，主動區ACT可具有細長的條形狀。可藉由實行離子植入製程而在主動區ACT上形成雜質區。可對主動區ACT及裝置隔離區110進行圖案化以形成閘極溝渠115。一對閘極溝渠115可穿過一個主動區ACT，但並不限於此。亦可藉由閘極溝渠115將雜質區分隔開以形成第一雜質區105a及第二雜質區105b。

可共形地在閘極溝渠115的內表面上形成閘極介電層120以具有實質上均勻的厚度。隨後，可形成下部圖案121及上部圖案122以對閘極溝渠115進行填充，且可局部地對上部圖案122的上部部分進行蝕刻以形成字元線WL。可使字元線WL的上表面凹陷至低於主動區ACT的上表面。可藉由在基板101上堆疊絕緣層以對閘極溝渠115進行填充並且進行蝕刻而在字元線WL上形成閘極頂蓋層125。因此，可形成字元線結構WLS。藉此，下部結構可包括基板101、主動區ACT、第一雜質區105a及第二雜質區105b、裝置隔離區110及字元線結構WLS。

此後，可在基板101上形成覆蓋字元線結構WLS及裝置隔離區110的緩衝絕緣層128。緩衝絕緣層128可由氧化矽、氮化矽及氮氧化矽中的至少一者形成。

參照圖4A及圖4B，可在第一區R1上形成第一導電層141L、第二導電層142L及第三導電層143L、第一頂蓋層146L及第二頂蓋層147L。第一導電層141L可更包括電性連接至主動區（圖2及圖3中的ACT）的雜質區（圖2及圖3中的105a）的位元線接觸圖案（圖3中的DC）。形成第一導電層141L可包括形成暴露出第一雜質區（圖3中的105a）的位元線接觸孔洞（圖3中的135）、形成對位元線接觸孔洞（圖3中的135）進行填充的第一導電材料層、以及在第一導電材料層上形成第二導電材料層。

可在第二區R2上形成虛設位元線結構BL_D。可在虛設位元線結構BL_D的側表面上形成虛設間隔件結構SS_D。可形成覆蓋虛設位元線結構BL_D的絕緣襯墊152，且可在絕緣襯墊152上形成第一層間絕緣層156。第二頂蓋層147L、絕緣襯墊152及第一層間絕緣層156可包括定位於同一水準處的頂表面。

可在第一區R1及第二區R2上形成第三頂蓋層148L、第一罩幕層171L及第二罩幕層173L。包括第一導電層141L、第二導電層142L及第三導電層143L以及第一頂蓋層146L、第二頂蓋層147L及第三頂蓋層148L的結構可被稱為「備用位元線結構」。

可在第二罩幕層173L上形成在一個方向（例如，第二方向Y）上延伸的處於平行線或條的形狀的間隔件圖案175。在實例性實施例中，可藉由雙重圖案化（double patterning，DPT）形成間隔件圖案175。舉例而言，在形成在第二方向（Y）上延伸的線形犧牲材料之後，且在形成環繞犧牲材料的側表面的間隔件層之後，可藉由移除犧牲材料的方法來形成間隔件圖案175。然而，形成間隔件圖案175的方法並不限於此。在其他實例性實施例中，可藉由四重圖案化來形成間隔件圖案175。

如圖4A中所示，間隔件圖案175可包括具有平行線形狀的線部分及對相鄰線部分進行連接的「U」形邊緣部分。然而，間隔件圖案175的形狀並不限於此。在其他實例性實施例中，間隔件圖案175可僅包括在一個方向上延伸的線部分。

參照圖5A及圖5B，可在第二罩幕層173L及間隔件圖案175上形成具有第一開口OP1的第一光阻罩幕181。第一開口OP1可暴露出第一區R1的延伸區EXT的一部分及第二區R2的一部分。可藉由第一開口OP1暴露出間隔件圖案175的一部分。

此後，可在間隔件圖案175的側表面及第一光阻罩幕181的側表面上形成材料層177。形成材料層177可包括沿著間隔件圖案175的頂表面及側表面、第二罩幕層173L的頂表面以及第一光阻罩幕181的頂表面及側表面形成材料層，且然後移除形成於間隔件圖案175的上表面、第二罩幕層173L的上表面以及第一光阻罩幕181的上表面上的材料層。因此，可在間隔件圖案175的側表面及第一光阻罩幕181的側表面上形成材料層177。間隔件圖案175及第一材料層177可被稱為「間隔件結構（ST）」。間隔件結構ST可具有相對於第二方向Y對稱的形狀。

可使用原子層沈積（atomic layer deposition，ALD）來形成材料層177。材料層177中的每一者可具有約20埃或小於20埃的厚度。在實例性實施例中，材料層177中的每一者的厚度可介於自約10埃至約20埃的範圍內。

參照圖6A及圖6B，在形成材料層177之後，可移除第一光阻罩幕181。在移除第一光阻罩幕181的製程中，可一起移除形成於第一光阻罩幕181的側表面上的材料層177。因此，材料層177可僅保留於間隔件圖案175的側表面上。

參照圖7A及圖7B，可在第二罩幕層173L及間隔件圖案175上形成具有第二開口OP2的第二光阻罩幕183。第二開口OP2可暴露出第一區R1的一部分。第二開口OP2可暴露出第一區R1的單元陣列區CAR及第一區R1的延伸區EXT的一部分。

參照圖8A及圖8B，在由第二光阻罩幕183的圖7A及圖7B所示第二開口OP2暴露出的區中，使用間隔件圖案175及第一材料層177作為蝕刻罩幕以形成第一蝕刻罩幕及第二蝕刻罩幕。可對圖7A及圖7B所示罩幕層171L及173L進行圖案化。藉此，可藉由使用間隔件圖案175及第一材料層177作為蝕刻罩幕對罩幕層171L及173L進行圖案化來形成多個第一罩幕圖案171及多個第二罩幕圖案173。可形成在第一方向X上彼此間隔開的所述多個第一罩幕圖案171。可形成在第一方向X上彼此間隔開的所述多個第二罩幕圖案173。

可藉由使用間隔件圖案175作為蝕刻罩幕對罩幕層171L及173L進行圖案化來形成位於第一區R1的單元陣列區CAR上的第一罩幕圖案171A及第二罩幕圖案173A。位於第一區R1的單元陣列區CAR上的第一罩幕圖案171A及第二罩幕圖案173A中的每一者可具有第一寬度W1。可藉由使用間隔件圖案175及第一材料層177作為蝕刻罩幕對罩幕層171L及173L進行圖案化來形成位於第一區R1的延伸區EXT上的第一罩幕圖案171B及第二罩幕圖案173B。位於第一區R1的延伸區EXT上的第一罩幕圖案171B及第二罩幕圖案173B中的每一者可具有第二寬度W2。第二寬度W2可大於第一寬度W1。

參照圖9A及圖9B，可使用第一罩幕圖案171A、171B及第二罩幕圖案173A、173B作為蝕刻罩幕對圖8B所示第一導電層141L、第二導電層142L及第三導電層143L以及圖8B所示第一頂蓋層146L、第二頂蓋層147L及第三頂蓋層148L進行圖案化。藉此，可在第一區R1上形成第一導電圖案141、第二導電圖案142及第三導電圖案143以及第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148，且可在第二區R2上形成第二層間絕緣層158。可藉由使用第一罩幕圖案171A、171B及第二罩幕圖案173A、173B作為蝕刻罩幕對圖8B所示第一頂蓋層146L、第二頂蓋層147L及第三頂蓋層148L進行圖案化來形成第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148。可藉由使用第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148以及第一罩幕圖案171A、171B及第二罩幕圖案173A、173B作為蝕刻罩幕對圖8B所示第一導電層141L、第二導電層142L及第三導電層143L進行圖案化來形成第一導電圖案141、第二導電圖案142及第三導電圖案143。可移除用作蝕刻罩幕的第一罩幕圖案及第二罩幕圖案（圖8B所示171及173）。

使用具有第一寬度W1的第一罩幕圖案及第二罩幕圖案（圖8B中的171A及173A）作為蝕刻罩幕，第一區R1的單元陣列區CAR的第一導電圖案141、第二導電圖案142及第三導電圖案143以及第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148中的每一者可具有第一寬度W1。使用具有第二寬度W2的第一罩幕圖案及第二罩幕圖案（圖8B中的171B及173B）作為蝕刻罩幕，第一區R1的延伸區EXT的第一導電圖案141、第二導電圖案142及第三導電圖案143以及第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148中的每一者可具有大於第一寬度W1的第二寬度W2。

第一導電圖案141、第二導電圖案142及第三導電圖案143可構成位元線BL，且第一頂蓋圖案146、第二頂蓋圖案147及第三頂蓋圖案148可構成位元線頂蓋圖案BC。位元線BL及位元線頂蓋圖案BC可構成位元線結構BLS。

返回參照圖1至圖3，可在位元線結構BLS的側表面上形成位元線間隔件SS。位元線間隔件SS可由多個層形成。可在位元線間隔件SS之間形成柵欄絕緣圖案154。柵欄絕緣圖案154可包含氮化矽或氮氧化矽。可藉由使用柵欄絕緣圖案154及第三頂蓋圖案148作為蝕刻罩幕實行非等向性蝕刻製程來形成暴露出第二雜質區105b的孔洞。

可在孔洞的下部部分上形成下部導電圖案150。下部導電圖案150可由例如複晶矽等接收導體材料（receiving conductor material）形成。舉例而言，可藉由形成對孔洞進行填充的複晶矽層且然後實行回蝕製程來形成下部導電圖案150。可在下部導電圖案150上形成金屬半導體化合物層155。金屬半導體化合物層155的形成可包括金屬層沈積製程及熱處理製程。可同時在第一區R1的上部部分上與第二區R2的上部部分上形成上部導電圖案160。

此後，可對上部導電圖案160實行圖案化製程以形成穿過其中的絕緣圖案165。此後，可在上部導電圖案160上形成資料儲存結構（圖3所示170），例如包括下部電極、電容器介電層及上部電極的電容器結構。

將參照圖10A、圖10B、圖11A、圖11B、圖12A及圖12B闡述根據實例性實施例的製作半導體裝置的方法。圖10A、圖11A及圖12A是對應於圖1的佈局圖。圖10B、圖11B及圖12B是對應於圖2的剖視圖。為了便於闡述，將省略圖10A至圖12B中緩衝絕緣層128下方的下部結構的圖示。將省略與上面參照圖4A至圖9B闡述的內容重復的內容。

首先，可實行圖4A及圖4B所示的製作製程。此後，參照圖10A及圖10B，可在間隔件圖案175的側表面上依序形成第一材料層177與第二材料層179。形成第一材料層177及第二材料層179可包括沿著間隔件圖案175的頂表面及側表面形成第一材料層、沿著第一材料層177的頂表面及側表面形成第二材料層，且然後移除形成於間隔件圖案175的上表面上的第一材料層及第二材料層。舉例而言，第一材料層177可相對於第二材料層179具有蝕刻選擇性。

參照圖11A及圖11B，可在第二罩幕層173L及間隔件圖案175上形成第三光阻罩幕185。第三光阻罩幕185可遮蓋（cap）第一區R1的延伸區EXT的一部分及第二區R2的一部分。

此後，在未被第三光阻罩幕185遮蓋的其餘區中，可移除第二材料層179。舉例而言，由於第一材料層177及第二材料層179的蝕刻選擇性，可移除第二材料層179且第一材料層177可保留。因此，在被第三光阻罩幕185遮蓋的區中，第一材料層177及第二材料層179可形成於間隔件圖案175的側表面上，且在未被第三光阻罩幕185遮蓋的區中，第一材料層177可形成於間隔件圖案175上。此後，可移除第三光阻罩幕185。

參照圖12A及圖12B，可在第二罩幕層173L及間隔件圖案175上形成具有第二開口OP2的第二光阻罩幕183。第二開口OP2可暴露出第一區R1的一部分。第二開口OP2可暴露出第一區R1的單元陣列區CAR且可暴露出第一區R1的延伸區EXT的一部分。

此後，在由第二光阻罩幕183的第二開口OP2暴露出的區中，可使用間隔件圖案175、第一材料層177及第二材料層179作為蝕刻罩幕對第一罩幕層171L及第二罩幕層173L進行圖案化。因此，如圖8A及圖8B中所示，可形成在第一方向X上彼此間隔開的多個第一罩幕圖案171與多個第二罩幕圖案173。第一罩幕圖案171A及第二罩幕圖案173A可在單元陣列區CAR中具有第一寬度W1，且第一罩幕圖案171B及第二罩幕圖案173B可在延伸區EXT中具有大於第一寬度W1的第二寬度W2。間隔件圖案175、第一材料層177及第二材料層179可被稱為「間隔件結構（ST'）」。間隔件結構ST'可具有相對於第二方向Y對稱的形狀。

此後，可實行包括圖9A及圖9B所示製程的後續製程。因此，可製作圖1至圖3中所示的半導體裝置100。

如上所述，根據實例性實施例，可提供一種製作半導體裝置的方法（包括一種對針對相應區具有不同寬度的位元線結構進行圖案化的方法）。因此，可能可靠地形成不具有缺陷的位元線結構。

儘管上文已示出及闡述實例性實施例的態樣，但對於熟習此項技術者而言將顯而易見的是，可在不背離由所附申請專利範圍界定的本發明概念的範圍的條件下進行修改及變化。

100:半導體裝置 101:基板 105a:第一雜質區/雜質區 105b:第二雜質區 110:裝置隔離區 110A:第一裝置隔離層 110C:第二裝置隔離層 115:閘極溝渠 120:閘極介電層/閘極 121:下部圖案 122:上部圖案 125:閘極頂蓋層 128:緩衝絕緣層 135:位元線接觸孔洞 141:第一導電圖案 141L:第一導電層 142:第二導電圖案 142L:第二導電層 143:第三導電圖案 143L:第三導電層 146:第一頂蓋圖案 146L:第一頂蓋層 147:第二頂蓋圖案 147L:第二頂蓋層 148:第三頂蓋圖案 148L:第三頂蓋層 150:下部導電圖案 152:絕緣襯墊 154:柵欄絕緣圖案 155:金屬半導體化合物層 156:第一層間絕緣層/層間絕緣層 158:第二層間絕緣層/層間絕緣層 160:上部導電圖案 165:絕緣圖案 170:資料儲存結構 171、171A、171B:第一罩幕圖案 171L:第一罩幕層/罩幕層 173、173A、173B:第二罩幕圖案 173L:第二罩幕層/罩幕層 175:間隔件圖案 177:第一材料層/材料層 179:第二材料層 181:第一光阻罩幕 183:第二光阻罩幕 185:第三光阻罩幕 A-A'、B-B'、C-C'、D-D':切割線 ACT:主動區 BC:位元線頂蓋圖案 BL:位元線 BL_D:虛設位元線結構 BLS:位元線結構 BLS1:第一部分 BLS2:第二部分 CAR:單元陣列區 DC:位元線接觸圖案 EXT:延伸區 OP1:第一開口 OP2:第二開口 R1:第一區 R2:第二區 SS:位元線間隔件 SS_D:虛設間隔件結構 ST、ST':間隔件結構 W1:第一寬度 W2:第二寬度 WL:字元線/閘極 WLS:字元線結構 X:第一方向 Y:第二方向

根據以下結合附圖對實例性實施例的說明，將更清楚地理解本揭露的上述及其他態樣及特徵，在附圖中： 圖1是示出根據實例性實施例的半導體裝置的示意性佈局圖。 圖2是示出根據實例性實施例的半導體裝置的剖視圖。 圖3是示出根據實例性實施例的半導體裝置的剖視圖。 圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A及圖12A是示出根據實例性實施例的製作半導體裝置的方法的示意性佈局圖。 圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B及圖12B是示出根據實例性實施例的製作半導體裝置的方法的剖視圖。

100:半導體裝置

A-A'、B-B'、C-C'、D-D':切割線

BL_D:虛設位元線結構

BLS:位元線結構

BLS1:第一部分

BLS2:第二部分

CAR:單元陣列區

EXT:延伸區

R1:第一區

R2:第二區

X:第一方向

Y:第二方向

Claims (10)

1. 一種製作半導體裝置的方法，包括： 形成包括單元陣列區及延伸區的下部結構，所述單元陣列區包括第一雜質區、第二雜質區及在第一方向上延伸的字元線，且所述延伸區包括絕緣層； 在所述下部結構上形成初步位元線結構； 在所述初步位元線結構及所述下部結構上形成罩幕層； 在所述罩幕層上形成在與所述第一方向相交的第二方向上延伸的間隔件圖案； 在所述延伸區上在所述間隔件圖案的側表面上形成材料層； 藉由使用所述間隔件圖案及所述材料層作為第一蝕刻罩幕對所述罩幕層進行圖案化來形成罩幕圖案；以及 藉由使用所述罩幕圖案作為第二蝕刻罩幕對所述初步位元線結構進行圖案化來形成位元線結構， 其中所述位元線結構中的每一者包括形成於所述單元陣列區上的第一部分及形成於所述延伸區上的第二部分，且 其中所述第一部分窄於所述第二部分。
2. 如請求項1所述的方法，其中所述罩幕圖案中的每一者包括位於所述單元陣列區上的第一圖案及位於所述延伸區上的第二圖案，且 其中所述第一圖案窄於所述第二圖案。
3. 如請求項2所述的方法，其中所述第一圖案的側表面相對於所述第二圖案的側表面偏置開。
4. 如請求項1所述的方法，更包括： 移除用作所述第一蝕刻罩幕的所述間隔件圖案及所述材料層；以及 移除用作所述第二蝕刻罩幕的所述罩幕圖案。
5. 如請求項1所述的方法，其中所述第一部分的側表面相對於所述第二部分的側表面偏置開。
6. 如請求項1所述的方法，其中形成所述材料層包括： 在所述下部結構上形成用於界定開口的光阻罩幕，所述開口暴露出所述延伸區；以及 使用所述光阻罩幕作為抗沈積層而在所述延伸區上在所述間隔件圖案的所述側表面上沈積所述材料層。
7. 一種製作半導體裝置的方法，包括： 形成包括單元陣列區及延伸區的下部結構； 在所述下部結構上形成初步位元線結構； 在所述初步位元線結構上形成在自所述單元陣列區至所述延伸區的延伸方向上延伸的間隔件結構，所述間隔件結構相對於所述延伸方向具有對稱形狀，且所述間隔件結構在所述單元陣列區中較在所述延伸區中窄；以及 藉由使用所述間隔件結構作為蝕刻罩幕對所述初步位元線結構進行圖案化來形成位元線結構。
8. 如請求項7所述的方法，其中所述間隔件結構包括： 間隔件圖案，在自所述單元陣列區至所述延伸區的所述延伸方向上延伸且具有預定寬度；以及 材料層，在所述單元陣列區及所述延伸區中位於所述間隔件圖案的側表面上。
9. 如請求項8所述的方法，其中所述材料層包括： 第一間隔件層，在所述單元陣列區及所述延伸區中位於所述間隔件圖案的所述側表面上；以及 第二間隔件層，在所述延伸區中位於所述第一間隔件層上。
10. 一種製作半導體裝置的方法，包括： 形成包括單元陣列區及延伸區的下部結構； 在所述下部結構上形成初步位元線結構； 在所述初步位元線結構上形成在自所述單元陣列區至所述延伸區的方向上延伸的間隔件圖案； 在所述單元陣列區及所述延伸區中在所述間隔件圖案的側表面上依序形成第一間隔件層與第二間隔件層； 選擇性地移除所述單元陣列區中的所述第二間隔件層； 藉由使用所述間隔件圖案、所述第一間隔件層及所述第二間隔件層作為蝕刻罩幕對所述初步位元線結構進行圖案化來形成位元線結構；以及 移除所述間隔件圖案、所述第一間隔件層及所述第二間隔件層， 其中所述位元線結構中的每一者包括位於所述單元陣列區中的第一部分及位於所述延伸區中的第二部分，所述第一部分窄於所述第二部分。

Images