TW202416641A - 功率級適應無感時間及驅動強度 - Google Patents
功率級適應無感時間及驅動強度 Download PDFInfo
- Publication number
- TW202416641A TW202416641A TW112134580A TW112134580A TW202416641A TW 202416641 A TW202416641 A TW 202416641A TW 112134580 A TW112134580 A TW 112134580A TW 112134580 A TW112134580 A TW 112134580A TW 202416641 A TW202416641 A TW 202416641A
- Authority
- TW
- Taiwan
- Prior art keywords
- power stage
- dead time
- voltage
- parameter
- drive strength
- Prior art date
Links
- 230000003044 adaptive effect Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 65
- 230000004044 response Effects 0.000 claims description 30
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 20
- 238000005457 optimization Methods 0.000 description 17
- 230000006978 adaptation Effects 0.000 description 8
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
本揭露闡述用於操作一電壓調節器的方法及系統。一積體電路可經組態以基於提供至一功率級之一輸入電壓、該功率級之一切換節點電壓及該功率級之一輸出電流中之至少一者來調整一功率級之一無感時間參數及一驅動強度參數中之至少一者。該功率級之一控制器可進一步經組態以基於該無感時間參數之調整來調整該功率級之一無感時間。該控制器可進一步經組態以基於該驅動強度參數之調整來調整第一驅動器及第二驅動器之一驅動強度。
Description
本揭露大體而言係關於功率級之操作。更具體而言,本揭露係關於功率級之適應無感時間及驅動強度。
DC至DC電壓轉換可藉由對電壓調節器或功率轉換器進行切換以將一電壓自一較高位準轉換至一負載可能需要的一較低位準來執行。一實例架構可將較高電壓分配至多個電壓調節器或功率級,且每一電壓調節器可針對一或多個負載生成相同或不同的電壓。一切換型電壓調節器可使用兩個或更多個功率電晶體來將來自一個電壓之能量轉換至另一電壓。此一切換型電壓調節器之一項實例可係降壓調節器,該降壓調節器通常對一對功率電晶體進行切換以在該對功率電晶體之間的一共用節點處生成一方形波。所生成的方形波可使用一諧振電路(例如,一電感器-電容器(LC)電路)平滑化以生成用於一負載之一所要電壓。一回饋控制迴路可經組態以控制所生成的方形波之一工作週期以及電壓轉換器之一輸出電壓之一所得值。
一實例電壓調節器架構係包含數個相之一多相電壓調節器。每一相包含一功率級及一電感器。所有相共用一控制器及輸出電容器。該控制器向該等功率級產生PWM信號以控制FET接通及關斷。該控制器可調整PWM信號之工作週期來獲得目標輸出電壓。該等相係並聯連接,該等相之接通可交錯進行以減少輸出電流漣波、輸出電壓漣波及輸入電流漣波,從而改良系統效能。每一功率級包含一功率電晶體對及一功率級控制器。該功率級控制器可量測某些關鍵參數(例如,電流及溫度)並回饋至該控制器以幫助最佳化系統效能,諸如電流平衡、效率及負載瞬態。另外,功率級控制器亦可調整某些關鍵參數(例如,無感時間及驅動器強度)以最佳化系統效能(振鈴及效率)。
在一項實施例中,大體上闡述一種用於操作一電壓調節器的裝置。一積體電路可經組態以基於提供至一功率級之一輸入電壓、該功率級之一切換節點電壓及該功率級之一輸出電流中之至少一者來調整該功率級之一無感時間參數及一驅動強度參數中之至少一者。一控制器可經組態以基於該無感時間參數之調整來調整該功率級之一無感時間。該控制器可進一步經組態以調整基於該驅動強度參數之調整來該功率級中之驅動器之一驅動強度。
在一項實施例中,大體上闡述一種用於操作一電壓調節器的系統。該系統可包含:一第一驅動器,其經組態以驅動一功率級之一高側電晶體;及一第二驅動器,其經組態以驅動該功率級之一低側電晶體。該系統可進一步包含一控制器,該控制器經組態以基於提供至一功率級之一輸入電壓、該功率級之一切換電壓及該功率級之一輸出電流中之至少一者來調整該功率級之一無感時間參數及一驅動強度參數中之至少一者。該控制器可進一步經組態以基於該無感時間參數之調整來調整該功率級之一無感時間。該控制器可進一步經組態以基於該驅動強度參數之調整來調整該第一驅動器及該第二驅動器之一驅動強度。
在一項實施例中,大體上闡述一種用於操作一電壓調節器的方法。該方法可包含量測提供至一功率級之一輸入電壓。該方法可進一步包含量測該功率級之一切換節點電壓。該方法可進一步包含量測該功率級之一輸出電流。該方法可進一步包含基於該所量測輸入電壓、該所量測切換節點電壓及該所量測輸出電流中之至少一者來調整該功率級之一無感時間參數及一驅動強度參數中之至少一者。
前述發明內容僅係說明性的且並非意欲以任一方式加以限制。除上文所闡述之說明性態樣、實施例及特徵之外,其他態樣、實施例及特徵將藉由參考各圖及以下詳細說明而變得顯而易見。在該等圖式中,相似元件符號指示相同或功能類似的元件。
系統效能之關鍵量測中之某些可包含振鈴及效率。振鈴可直接影響FET電壓應力。較低振鈴及較高效率可改良系統可靠性及使用壽命。無感時間係影響效率的參數之一,特別係在高頻率操作或高電流操作下該影響可係明顯的。本文中所闡述之系統、裝置及方法可改良振鈴及效率。在一態樣中,振鈴可隨著增加的輸入電壓而增加。本文中所闡述之系統、裝置及方法可調整驅動器強度以在變化的輸入電壓下維持低振鈴。此外,無感時間可隨著驅動強度之調整而改變,且本文中所闡述之系統、裝置及方法可隨著驅動強度之變化來調整無感時間,以最佳化在輕負載及全負載下之效率。本文中所闡述之系統、裝置及方法可根據不同的驅動器強度及負載電流來調整無感時間以改良效率。
圖1係展示在一項實施例中可實施功率級適應無感時間及驅動強度之一實例系統100之一圖式。系統100可係實施一多相電壓調節器之一裝置,包含一控制器102及至少一個電壓調節器或功率級(諸如一功率級110及一功率級120 )。在一實例中,控制器102可係一主控制器或一多相控制器,且功率級110、120可包含DC至DC轉換器。控制器102可經組態以使用自控制器102發送至功率級110之一PWM接腳之一脈衝寬度調變(PWM)信號PWM1來控制功率級110。功率級110可包含一功率電晶體對112及一功率級控制器114。功率電晶體對112可包含一高側場效電晶體(FET)及一低側FET。PWM信號PWM1可係對功率電晶體對112進行切換以將一輸入電壓Vin轉換成一輸出電壓Vout之一控制信號。功率級控制器114、124可包含經組態以分別驅動功率級110、120之功率電晶體對112、122之閘驅動器。
控制器102可經組態以使用自控制器102發送至功率級120之一PWM接腳之另一PWM信號PWM2來控制功率級120。功率級120可包含一功率電晶體對122及一功率級控制器124。功率電晶體對122可包含一高側FET及一低側FET。PWM信號PWM2可係對功率電晶體對122進行切換以將輸入電壓Vin轉換成一輸出電壓Vout之一控制信號。該等相(例如PWM1及PWM2)之交錯減小總輸出電流漣波且由此減小輸出電壓漣波。
功率級110、120係智慧功率級(SPS)器件,其經組態以利用諸如基於回饋電壓之回饋控制等額外特徵及/或作為系統100中之功率級之輸出而量測之諸如溫度及電感器電流之其他參數來執行電壓調節。此等參數將回饋至控制器102用於各種控制實施方案。舉例而言,功率級110、120可將功率級110、120之操作溫度自功率級110、120之TMON接腳提供至控制器102之一TSEN接腳。在另一實例中,功率級110、120可分別量測電感器L1、L2之電感器電流。功率級110、120可向控制器102提供所量測電感器電流,分別自功率級110、120之IMON接腳提供至控制器102之ISEN_1接腳及ISEN_2接腳。
在一態樣中,功率級110、120之功率級控制器114、124可經組態以在將所量測參數提供至控制器102之前分別處理功率級110、120之所量測參數。舉例而言,功率級控制器114、124可在將所量測參數提供至控制器102之前對該等所量測參數進行放大及/或校準。在一態樣中,功率級亦可利用該等所量測參數來最佳化參數(諸如功率級之驅動器強度及無感時間)以改良系統效能。
在一態樣中,驅動器強度可係判定FET可被開啟及關閉之速度之一參數,且驅動器強度可影響FET電壓振鈴。低電壓振鈴可係所需的,以減小FET電壓應力並改良可靠性。驅動器強度參數通常設定為可在維持良好效率的同時獲得低振鈴之值。然而,當輸入電壓VIN變化時,FET振鈴隨著增加的VIN而增加。為了將振鈴保持在一可接受或一安全的範圍內,一功率級控制器需要基於所量測VIN來調整驅動器強度以減小振鈴(適應驅動器強度)。
在一態樣中,一無感時間係系統100中兩個事件之間的一持續時間。舉例而言,功率電晶體對112之高側FET與低側FET可被交替地開啟,且在切換之間(例如,當兩個FET皆關閉時)可出現一無感時間。無感時間之量可影響功率轉換器之系統效率、可靠性及使用壽命。在一態樣中,較低無感時間可改良系統100之一效率。然而,對於其中負載104係一相對輕負載(例如,汲取的電流低於峰值至峰值電感器電流漣波之一半)之情形,經縮短無感時間可降低系統100之效率。因此,需要不同的無感時間,以獲得在所有負載下之最佳效率。功率級控制器將偵測負載電流且然後相應地選擇無感時間來最佳化無感時間及系統效率。在一態樣中,當驅動器強度隨著VIN改變時,可需要調整無感時間以避免擊穿並最佳化效率。
為了在下文更詳細地闡述,功率級控制器(例如,控制器114、124)可包含一積體電路(IC) 130,該積體電路經組態以藉由基於一電感器電流或一切換節點處(諸如功率級110之一切換節點119或功率級120之一切換節點129)之一切換電壓來適應性地調整無感時間參數來最佳化系統100之效率。此外,IC 130可最佳化用於功率電晶體對112、122之驅動器之驅動強度參數,以藉由基於Vin適應性地調整驅動強度以及基於所調整驅動強度進一步調整無感時間來減小電壓振鈴。控制器114、124可使用由IC 130調整的無感時間及/或驅動強度參數來修改用於驅動其相應的功率電晶體對112、122之PWM信號。由此,可基於對無感時間及/或驅動強度參數之適應調整來最佳化系統100之FET電壓振鈴及效率。
圖2係展示在一項實施例中圖1之系統之額外細節之一圖式。圖2中所展示之實例可適用於圖1中所展示之功率級110及功率級120或經連接至圖1中之系統100之控制器102之其他功率級(未展示)。功率級110之控制器114可接收來自控制器102之PWM信號PWM1。控制器114可包含PWM邏輯,該PWM邏輯經組態以產生標記為PWMHS之一PWM信號及一PWM信號PWMLS。PWMHS、PWMLS可基於由IC 130設定之一無感時間參數自PWM1轉換而來。控制器114可將信號PWMHS分配至一高側驅動器(HS驅動器) 210,且可將信號PWMLS分配至一低側驅動器(LS驅動器) 220。HS驅動器210可使用PWMHS產生一驅動信號UG,且可使用驅動信號UG來驅動一高側FET (HS FET) 212之一閘。LS驅動器220可使用PWMLS產生一驅動信號LG,且可使用驅動信號LG來驅動一低側FET (LS FET) 222之一閘。控制器114可進一步經組態以產生驅動強度信號DSHS及DSLS。控制器114可將DSHS發送至HS驅動器210,且HS驅動器210可在由DSHS指定的一速率下驅動HS FET 212。控制器114可將DSLS發送至LS驅動器220,且LS驅動器220可在由DSLS指定的一速率下驅動LS FET 222。HS FET 212與LS FET 222可係圖1中所展示的功率電晶體對112中之一對電晶體。
控制器114可藉由自Vin與HS FET 212之間的一節點204量測一電壓Vin_Sense來監測輸入電壓Vin。控制器114可藉由感測LS FET 222之汲極源電壓且然後產生一電壓信號IOUT,以進一步監測電感器電流。一參考電壓REFIN與IOUT電壓之間的一差值(例如,IOUT – REFIN)可與流動穿過LS FET 222之電流成比例。控制器114可進一步監測自LS FET 222之汲極處之切換節點VSW (或圖1中之節點119)所量測之一切換電壓PHASE。切換節點電壓PHASE可係跨越低側FET 222之一電壓降。
在一項實施例中,控制器114可經組態以設定一無感時間參數207來程式化PWMHS及PWMLS之脈衝寬度。無感時間參數207可係定義功率級110之一無感時間之一變數。控制器114可讀取或解碼無感時間參數207並對信號PWMHS及/或PWMLS進行調整以修改信號事件之間(諸如HS FET 212之接通狀態(例如,高)與LS FET 222之接通狀態之間)的無感時間。在一項實施例中,控制器114可進一步經組態以設定一驅動強度參數208以程式化由HS驅動器210及LS驅動器220用以分別驅動HS FET 212及LS FET 222之速率。驅動強度參數208可係定義HS驅動器210及LS驅動器220之一驅動強度之一變數。控制器114可進一步讀取或解碼驅動強度參數208並對DSHS及DSLS進行調整以程式化HS驅動器210及LS驅動器220之驅動強度。
在一項實施例中,可在控制器114中嵌入IC 130。IC 130可使用所量測Vin_Sense、IOUT及/或PHASE來判定對無感時間參數207及驅動強度參數208之調整量。在一項實施例中,IC 130可判定調整量且可將所判定調整量鎖存在控制器114中之儲存元件(例如,鎖存器)中,直至一預定時間以更新無感時間參數207及驅動強度參數208。舉例而言,IC 130可週期性地輸出一更新信號及控制器114。回應於該更新信號,控制器114可擷取該等經鎖存調整量以調整無感時間參數207及驅動強度參數208。
圖3A係展示在一項實施例中可最佳化無感時間之一積體電路之細節之一圖式。圖3A中之實施例可使用所量測電流資訊來調整無感時間。在圖3A中所展示之實施例中,IC 130可包含一比較器306。比較器306之一非反相輸入端子可接收一偏移電壓VOFFSET作為輸入。比較器306之一反相輸入端子可接收來自一求和節點304之一輸出電壓。求和節點304可自IOUT減去一參考電壓REFIN。VOFFSET可藉由控制器114設定為大約一預定義低電流(例如,5毫伏(mV))之上邊界。VOFFSET和IOUT與REFIN之間的一差值(例如,IOUT – REFIN)之一比較可致使比較器306輸出一電壓V_dead。V_dead之一電壓位準可指示負載104 (參見圖1及圖2)是一輕負載還是一重負載。在一項實施例中,若IOUT – REFIN小於VOFFSET,則負載104可係一輕負載,且IC 130可執行一最佳化程序302來調整無感時間參數207以增加功率級110 (參見圖1及圖2)之無感時間。若IOUT – REFIN大於VOFFSET,則負載104可係一重負載,且IC 130可執行最佳化程序302來調整無感時間參數207以最佳化功率級110之無感時間。最佳化程序302之細節將相對於圖5更詳細地闡述。
在圖3B中所展示之另一實施例中,IC 130可藉由基於輸入電壓Vin (圖2中之Vin_Sense)及所感測電流資訊(例如,IOUT-REFIN)執行最佳化程序302來執行驅動器強度最佳化及然後無感時間最佳化。IC 130可首先感測VIN,且當VIN>VREF (例如,當VIN>VREF時,一電壓參考指示高VIN)時,最佳化程序302可降低驅動強度以減小振鈴。當VIN<VREF時,最佳化程序302將驅動強度參數重新設定為一預設值。最佳化程序302可調整驅動器強度參數,且此後相應地調整全負載無感時間參數。此外,最佳化程序302可遵循相同的處理程序以基於電流資訊IOUT-REFIN來最佳化全負載無感時間及輕負載無感時間。
圖4A係展示在一項實施例中可最佳化無感時間之另一積體電路之細節之一圖式。圖4A中之實施例可使用所感測切換節點電壓來調整無感時間。在圖4A中所展示之實施例中,IC 130可包含一比較器406。比較器406之一非反相輸入端子可接收VOFFSET作為輸入。在一項實施例中,VOFFSET之一值或電壓位準可端視是否使用所量測電流資訊(例如,圖1)或所感測切換節點電壓(例如,圖4A)而變化。比較器406之一反相輸入端子可接收來自一求和節點404之一輸出電壓。求和節點404可用標記為PHASE (例如,圖2中之PHASE)之一切換電壓減去一電源-接地電壓(PGND),使得來自求和節點404之輸出電壓(PGND-PHASE=(-1)*(PHASE-PGND))與一負載電流成比例。VOFFSET和PGND與PHASE之間的一差值(例如,PGND - PHASE)之一比較可致使比較器406輸出電壓V_dead。在一項實施例中,若PGND-PHASE小於VOFFSET,則負載104可係一輕負載,且IC 130可執行最佳化程序302來調整無感時間參數207以增加功率級110 (參見圖1及圖2)之無感時間。若PGND-PHASE大於VOFFSET,則負載104可係一重負載,且IC 130可執行最佳化程序302來調整無感時間參數207以最佳化功率級110之無感時間。在圖4B中所展示之一實施例中,IC 130可藉由基於輸入電壓Vin (圖2中之Vin_Sense)及所感測電壓PGND-PHASE執行最佳化程序302來執行驅動強度最佳化及然後相應地無感時間最佳化。
圖5係在一項實施例中可實施功率級適應無感時間及驅動強度之一實例程序500之一流程圖。程序500可包含如由方塊502、504、506、508、510、512、514、516、518、520及/或522中之一或多者所圖解說明之一或多個操作、動作或功能。儘管圖解說明為離散的方塊,但各種方塊可端視所要實施方案而劃分成額外方塊,組合成較少方塊,消除方塊,以不同次序執行方塊,或者並行執行方塊。
在一項實施例中,程序500可係圖3A至圖4B中所展示之最佳化程序302。舉例而言,程序500可由圖1至圖4B中所展示之控制器114、控制器124及/或IC 130實施。程序500可在方塊502處開始,在此處可將一功率級(例如,圖1中之功率級110或功率級120)通電。程序500可自方塊502進行至方塊504。在方塊504處,可將功率級之一初始無感時間(DT)設定為一輕負載無感時間(LLDT),可將一初始驅動器強度(DS)設定為針對正常VIN之最佳值。LLDT可係可回應於一負載(例如,圖1及圖2中之負載104)係一輕負載(例如,汲取的電流較低於峰值至峰值電感器電流漣波之一半)而指派給功率級之一預定無感時間。
程序500可自方塊504進行至方塊506。在方塊506處,可比較輸入電壓Vin與一參考電壓VREF。在一項實施例中,參考電壓VREF可係一相對高輸入電壓臨限值,諸如針對一資料中心Vcore電源之一電壓調節器為大約14 V或14.5 V。若輸入電壓Vin大於VREF (506:是),則程序500可進行至方塊508。若輸入電壓Vin小於VREF (506:否),則程序500可進行至方塊512。
在方塊508處,可調整一驅動強度參數(例如,圖2中之驅動強度參數208)以降低功率級中之驅動器之一驅動強度,從而有效地降低切換功率級之該對高側FET與低側FET之一切換速度。在相對較高輸入電壓(例如,Vin > VREF)下,可降低驅動強度以減小FET峰值振鈴且在維持相對高效率的同時避免FET崩潰。在一態樣中,用以切換功率級中之FET之驅動強度與無感時間成反比變化。舉例而言,在方塊508處經降低的驅動強度可增加無感時間。由此,程序500可自方塊508進行至方塊510。在方塊510處,回應於調整驅動強度,可調整及/或最佳化一無感時間參數(例如,圖2中之無感時間參數207)以適應經降低的驅動強度。舉例而言,可調整(例如,增加或減少)全負載無感時間(FLDT)以提供功率級之一最佳化的效率。最佳化的FLDT可需要設定得儘可能短,具有特定的限度,以防止在不同條件下擊穿。在一態樣中,一相對較輕負載可需要較長無感時間且隨著負載增加,可縮短無感時間以在全負載範圍內達成一最佳化的效率。
為最佳化功率級之無感時間,程序500可進行至方塊512。在方塊512處,可使用不同類型的資訊來判定輕負載與全負載。一第一類型的資訊可係功率級之輸出電壓(IOUT)與一參考電壓REFIN之間的一差值(參見圖3A及圖3B,其中IOUT-REFIN可與負載電流成比例),且一第二類型的資訊可係PGND與功率級之一切換節點電壓(圖2、圖4A、圖4B中之PHASE)之間的一差值。在方塊512處,可比較差值(例如,第一類型或第二類型的資訊)與一偏移電壓VOFFSET (圖3A至圖4B),且VOFFSET電壓可基於正在使用第一類型地資訊還是第二類型的資訊而變化。
在方塊512處,若差值小於VOFFSET (512:是),則程序500可進行至方塊516。差值IOUT–REFIN (或PGND-PHASE)小於VOFFSET可指示自功率級汲取電流之一負載係一輕負載(例如,汲取的電流低於峰值至峰值電感器電流漣波之一半)。在方塊512處,若差值大於VOFFSET (512:否),則程序500可進行至方塊514。差值IOUT – REFIN (或PGND-PHASE)大於VOFFSET可指示自功率級汲取電流之一負載係一重負載。
在一項實施例中,在方塊512處,可對功率級之多個持續或連續操作循環執行差值之比較。舉例而言,可比較來自X個持續循環之差值IOUT – REFIN或PGND-PHASE與VOFFSET。若X個持續循環的差值小於VOFFSET,則程序500可進行至方塊516。若在一個循環中差值大於VOFFSET (在所有X個持續循環中不小於VOFFSET),則程序500可進行至方塊514,且在方塊512處之比較可重新開始,以將下一X個持續循環的差值與VOFFSET進行比較。
在方塊516處,回應於方塊512處之比較指示存在一輕負載,可調整無感時間參數以增加功率級之無感時間。在一項實施例中,在方塊512處,無感時間FLDT已自方塊510最佳化。因此,在方塊516處,功率級之輕負載無感時間可為向FLDT添加一預定量的時間。舉例而言,可向FLDT添加一無感時間偏移(例如,大約6奈秒至10奈秒),以在方塊516處設定輕負載無感時間。
在方塊514處,若在方塊512中使用了第一類型的資訊,則可比較IOUT – REFIN和VOFFSET與一磁滯電壓VHyst之一總和(例如, VOFFSET + VHyst)。若在方塊512中使用了第二類型的資訊,則可比較差值PGND-PHASE和VOFFSET與VHyst之總和。磁滯電壓VHyst可係由功率級之一磁滯引起的一電壓。在一項實施例中,至少大約10毫伏之一磁滯電壓可避免功率級處之彈振或抖動。在方塊514處,若差值大於VOFFSET與VHyst之總和(514:是),則程序500可進行至方塊518。在方塊518處,可調整無感時間參數以將功率級之無感時間最佳化成全負載無感時間(FLDT)。
程序500可自方塊516及/或方塊518進行至方塊520。在方塊520處,可監測(例如,由IC 130輸出之)一更新信號。回應於更新信號之一上升邊緣(520:是),程序500可進行至方塊522。否則(520:否),程序500可返回至方塊506。在方塊522處,可將方塊516及/或方塊518中設定之無感時間參數以及方塊508中設定或調整之驅動強度參數鎖存在功率級之一儲存元件(例如,鎖存器)中並輸出至功率級之功率級控制器(例如,控制器114、124)。接收到經更新無感時間及/或驅動強度參數之控制器可做出調整,諸如修改提供至驅動器之PWM信號(例如,修改開啟延遲或脈衝寬度)或組態驅動器之驅動強度。在其中多於一個功率級連接至一主控制器之一或多個實施例中,可由每一功率級中之一IC (例如,IC 130)個別地執行程序500,使得每一功率級可獨立地且適應地調整其自身無感時間及驅動強度以切換功率電晶體。舉例而言,參考圖1中所展示之系統100,功率級110及功率級120可各自實施IC 130以個別地控制無感時間及驅動強度。
圖6係展示在一項實施例中功率級適應無感時間及驅動強度之一實施方案之一時序圖式之一圖式。在圖6中所展示之一時序圖式中,展示了針對一PWM信號(例如,圖1中之PWM1、PWM2)、驅動信號UG及LG (參見圖2)、切換電壓VSW (參見圖2)及一更新信號S
UPDATE之信號波形。回應於PWM信號之一上升邊緣,驅動信號LG可切換成低並關閉一低側FET (參見圖2),且在一預定延遲之後,驅動信號UG可切換成高以開啟一高側FET (參見圖2)。預定延遲可展示為VSW信號上之一無感時間DTR,其中在DTR期間,切換電壓VSW可在全負載時變為負。在針對高側FET之一預定被開啟時間(例如,UG之脈衝寬度)之一結束之後,UG可切換成低,且在等效於VSW信號中所展示之無感時間DTF之一預定延遲之一結束之後,LG可切換成高,其中DTF可等效於DTR。類似於DTR,切換電壓VSW可在全負載之無感時間DTF期間變為負。
如圖6之時序圖式中所展示,功率級控制器將持續地監測Vin、PHASE及電流,且將基於所感測VIN、電流或PHASE電壓相應地調整驅動器強度及無感時間。舉例而言,若用以接通HS FET之驅動強度增加(例如,變快),則將縮短無感時間(例如,DTR、DTF)。若用以接通HS之驅動強度降低(例如,變慢),則將增加無感時間(例如,DTR、DTF)。為在不中斷切換之情況下調整驅動強度及無感時間,IC 130 (參見圖1)可輸出更新信號S
UPDATE以控制對驅動強度及無感時間之一週期性更新。如圖6中所展示,回應於S
UPDATE之一上升邊緣,可鎖存無感時間及/或驅動強度參數,且經鎖存參數將調整隨後的PWM循環之驅動器強度及無感時間。使用S
UPDATE來控制無感時間及/或驅動強度之一週期性更新,以避免在無感時間DTR或DTF期間或在FET切換時之立即更新。在一DTR或一DTF期間或在FET切換時之無感時間及/或驅動強度之更新可導致電路故障並影響高側FET與低側FET之切換。
圖7係在一項實施例中可實施功率級適應無感時間及驅動強度之另一實例程序700之一流程圖。舉例而言,圖7中之程序700可使用上文所討論之系統100來實施。一實例程序可包含如由方塊702、704、706及/或708中之一或多者所圖解說明之一或多個操作、動作或功能。儘管圖解說明為離散的方塊,但各種方塊可端視所要實施方案而劃分成額外方塊,組合成較少方塊,消除方塊,以不同次序執行方塊,或者並行執行方塊。
程序700可由一功率級之一控制器執行。在一項實施例中,功率級可係在由一主控制器控制之複數個功率級中。在一項實施例中,程序700可由複數個功率級當中的每一個別的功率級之控制器執行。程序700可在方塊702處開始。在方塊702處,一功率級之一控制器可量測提供至一功率級之一輸入電壓。程序700可自方塊702進行至方塊704。在方塊704處,功率級之控制器可量測功率級之一切換電壓。程序700可自方塊704進行至方塊706。在方塊706處,功率級之控制器可量測功率級之一輸出電流。在一項實施例中,可同時執行方塊702、704、706。
程序700可自方塊706進行至方塊708。在方塊708處,可嵌入在控制器中之一積體電路可基於所量測輸入電壓、所量測切換電壓及所量測輸出電流中之至少一者來調整功率級之一無感時間參數及一驅動強度參數中之至少一者。
在一項實施例中,積體電路可經組態以回應於輸入電壓大於一預定參考電壓而調整驅動強度參數以減小功率級中之驅動器之驅動強度。在一項實施例中,積體電路可經組態以基於回應一電壓模式下之功率級操作之輸出電流來調整功率級之無感時間參數。在一項實施例中,積體電路可經組態以基於切換節點電壓來調整功率級之無感時間參數。
在一項實施例中,積體電路可經組態以回應於輸入電壓大於一預定參考電壓而調整驅動強度參數以減小功率級中之驅動器之驅動強度。積體電路可經組態以比較輸出電流與一預定偏移電壓。積體電路可經組態以回應於輸出電流小於預定偏移電壓而調整無感時間參數以增加功率級之無感時間。
在一項實施例中,積體電路可經組態以調整驅動強度參數以減小功率級中之驅動器之驅動強度。積體電路可經組態以比較切換節點電壓與一預定偏移電壓。積體電路可經組態以回應於切換節點電壓小於預定偏移電壓而調整無感時間參數以增加功率級之無感時間。
在一項實施例中,積體電路可經組態以週期性地輸出一更新信號。積體電路可經組態以鎖存經調整無感時間參數及經調整驅動強度參數。積體電路可經組態以回應於輸出信號之一上升邊緣而向控制器輸出經調整無感時間參數及經調整驅動強度參數。
圖式中之流程圖及方塊圖解說明根據本發明之各種實施例之系統、方法及電腦程式化產品之可能實施方案之架構、功能性及操作。在此方面,流程圖或方塊圖中之每一方塊可表示若干個指令之一模組、分段或部分,該等指令包括用於實施所指定邏輯功能之一或多個可執行指令。在某些替代實施方案中,方塊中所註明之功能可不按照圖式中所註明之次序出現。舉例而言,事實上,可取決於所涉及之功能性,可實質上同時執行連續展示之兩個方塊,或有時可按相反次序執行該等方塊。亦應注意,方塊圖及/或流程圖圖解說明中之每一方塊以及方塊圖及/或流程圖圖解說明中之方塊之組合可由執行指定功能或動作或者執行特殊用途硬體及電腦指令之組合之基於特殊用途硬體之系統來實施。
本文中所使用之術語僅出於闡述特定實施例之目的而並非意欲限制本發明。如本文中所使用,單數形式「一(a)」、「一(an)」及「該(the)」亦意欲包含複數形式,除非內容脈絡另外明確指示。將進一步理解,術語「包括(comprises)」及/或「包括(comprising)」在本說明書中使用時指定存在所陳述特徵、整數、步驟、操作、元件及/或組件,但並不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組。
下文中申請專利範圍中之所有構件或步驟加功能元件(若存在)之對應結構、材料、動作及等效物意欲包含用於結合如具體主張之其他所主張元件一起執行功能之任一結構、材料或動作。對本發明之所揭露實施例已出於圖解及說明之目的呈現,而非意欲為窮盡性的或將本發明限制於所揭露之形式。在不背離本發明之範疇及精神之情況下,熟習此項技術者將明瞭許多修改及變化形式。選擇及闡述該等實施例以便最佳地解釋本發明之原理及實際應用,且使其他熟習此項技術者能夠理解本發明,從而得出具有適於所涵蓋之特定用途之各種修改之各種實施例。
100:系統
102:控制器
104:負載
110:功率級
112:功率電晶體對
114:功率級控制器/控制器
119:切換節點/節點
120:功率級
122:功率電晶體對
124:功率級控制器/控制器
129:切換節點
130:積體電路
204:節點
207:無感時間參數
208:驅動強度參數
210:高側驅動器
212:高側場效電晶體
220:低側驅動器
222:低側場效電晶體
302:最佳化程序
304:求和節點
306:比較器
404:求和節點
406:比較器
500:程序
502:方塊
504:方塊
506:方塊
508:方塊
510:方塊
512:方塊
514:方塊
516:方塊
518:方塊
520:方塊
522:方塊
700:程序
702:方塊
704:方塊
706:方塊
708:方塊
DSHS:驅動強度信號
DSLS:驅動強度信號
DTF:無感時間
DTR:無感時間
IMON:接腳
IOUT:電壓信號/電壓/輸出電壓
ISEN_1:接腳
ISEN_2:接腳
L1:電感器
L2:電感器
LG:驅動信號
PGND:電源-接地電壓/所感測電壓
PHASE:切換電壓/切換節點電壓/電壓
PWM:接腳
PWM1:脈衝寬度調變信號/相
PWM2:脈衝寬度調變信號/相
PWMHS:脈衝寬度調變信號/信號
PWMLS:脈衝寬度調變信號/信號
REFIN:參考電壓
S
UPDATE:更新信號
TMON:接腳
TSEN:接腳
UG:驅動信號
V_dead:電壓
Vin:輸入電壓/電壓
Vin_Sense:電壓/輸入電壓
Vout:輸出電壓
VSW:切換節點/切換電壓/信號
圖1係展示在一項實施例中可實施功率級適應無感時間及驅動強度之一實例系統之一圖式。
圖2展示在一項實施例中圖1之系統之額外細節之一圖式。
圖3A係展示在一項實施例中可最佳化無感時間之一積體電路之細節之一圖式。
圖3B係展示圖3A之積體電路之一實施例之一圖式。
圖4A係展示在一項實施例中可最佳化驅動強度之一積體電路之細節之一圖式。
圖4B係展示圖4A之積體電路之一實施例之一圖式。
圖5係在一項實施例中可實施功率級適應無感時間及驅動強度之一實例程序之一流程圖。
圖6係展示在一項實施例中功率級適應無感時間及驅動強度之一實施方案之一時序圖式之一圖式。
圖7係在一項實施例中可實施功率級適應無感時間及驅動強度之另一實例程序之一流程圖。
100:系統
102:控制器
104:負載
110:功率級
112:功率電晶體對
114:功率級控制器/控制器
119:切換節點/節點
120:功率級
122:功率電晶體對
124:功率級控制器/控制器
129:切換節點
130:積體電路
IMON:接腳
ISEN_1:接腳
ISEN_2:接腳
L1:電感器
L2:電感器
PWM:接腳
PWM1:脈衝寬度調變信號/相
PWM2:脈衝寬度調變信號/相
TMON:接腳
TSEN:接腳
Vin:輸入電壓/電壓
Vout:輸出電壓
Claims (20)
- 一種裝置,其包括: 一積體電路,其經組態以基於以下各項中之至少一者來調整一功率級之一無感時間參數及一驅動強度參數中之至少一者: 提供至一功率級之一輸入電壓; 該功率級之一切換節點電壓;及 該功率級之一輸出電流;以及 一控制器,其經組態以: 基於該無感時間參數之調整來調整該功率級之一無感時間;且 基於該驅動強度參數之調整來調整該功率級中之驅動器之一驅動強度。
- 如請求項1之裝置,其中該積體電路經組態以回應於該輸入電壓大於一預定參考電壓而調整該驅動強度參數以減小該功率級中之該等驅動器之該驅動強度。
- 如請求項1之裝置,其中該積體電路經組態以基於該輸出電流來調整該功率級之該無感時間參數。
- 如請求項1之裝置,其中該積體電路經組態以: 回應於該輸入電壓大於一預定參考電壓,調整該驅動強度參數以減小該功率級中之該等驅動器之該驅動強度; 比較該輸出電流與一預定偏移電壓;且 回應於該輸出電流小於該預定偏移電壓,調整該無感時間參數以增加該功率級之該無感時間。
- 如請求項1之裝置,其中該積體電路經組態以基於該切換節點電壓來調整該功率級之該無感時間參數。
- 如請求項1之裝置,其中該積體電路經組態以: 回應於該輸入電壓大於一預定參考電壓,調整該驅動強度參數以減小該功率級中之該等驅動器之該驅動強度; 比較該切換節點電壓與一預定偏移電壓;且 回應於該切換電壓小於該預定偏移電壓,調整該無感時間參數以增加該功率級之該無感時間。
- 如請求項1之裝置,其中該積體電路經組態以: 週期性地輸出一更新信號; 鎖存該經調整無感時間參數及該經調整驅動強度參數;且 回應於該輸出信號之一上升邊緣,向該控制器輸出該經調整無感時間參數及該經調整驅動強度參數。
- 一種系統,其包括: 一第一驅動器,其經組態以驅動一功率級之一高側電晶體; 一第二驅動器,其經組態以驅動該功率級之一低側電晶體;及 一控制器,其經組態以: 基於以下各項中之至少一者來調整該功率級之一無感時間參數及一驅動強度參數中之至少一者: 提供至一功率級之一輸入電壓; 該功率級之一切換節點電壓;及 該功率級之一輸出電流; 基於該無感時間參數之調整來調整該功率級之一無感時間;且 基於該驅動強度參數之調整來調整該第一驅動器及該第二驅動器之一驅動強度。
- 如請求項8之系統,其中該控制器經組態以回應於該輸入電壓大於一預定參考電壓而調整該驅動強度參數以減小該第一驅動器及該第二驅動器之該驅動強度。
- 如請求項8之系統,其中該控制器經組態以基於該輸出電流來調整該功率級之該無感時間參數。
- 如請求項8之系統,其中該控制器經組態以: 回應於該輸入電壓大於一預定參考電壓,調整該驅動強度參數以減小該第一驅動器及該第二驅動器之該驅動強度; 比較該輸出電流與一預定偏移電壓;且 回應於該輸出電流小於該預定偏移電壓,調整該無感時間參數以增加該功率級之該無感時間。
- 如請求項8之系統,其中該控制器經組態以基於該切換節點電壓來調整該功率級之該無感時間參數。
- 如請求項8之系統,其中該控制器經組態以: 回應於該輸入電壓大於一預定參考電壓,調整該驅動強度參數以減小該第一驅動器及該第二驅動器之該驅動強度; 比較該切換電壓與一預定偏移電壓;且 回應於該切換電壓小於該預定偏移電壓,調整該無感時間參數以增加該功率級之該無感時間。
- 如請求項8之系統,其中該控制器經組態以: 週期性地輸出一更新信號; 鎖存該經調整無感時間參數及該經調整驅動強度參數;且 回應於該輸出信號之一上升邊緣,輸出該經調整無感時間參數及該經調整驅動強度參數。
- 一種用於操作一電壓調節器的方法,該方法包括: 量測提供至一功率級之一輸入電壓; 量測該功率級之一切換節點電壓; 量測該功率級之一輸出電流;及 基於該所量測輸入電壓、該所量測切換電壓及該所量測輸出電流中之至少一者來調整該功率級中之驅動器之一無感時間參數及一驅動強度參數中之至少一者。
- 如請求項15之方法,其進一步包括基於該輸出電流來調整該功率級之該無感時間參數。
- 如請求項15之方法,其進一步包括: 回應於該輸入電壓大於一預定參考電壓,調整該驅動強度參數以減小該功率級中之該等驅動器之該驅動強度; 比較該輸出電流與一預定偏移電壓;及 回應於該輸出電流小於該預定偏移電壓,調整該無感時間參數以增加該功率級之無感時間。
- 如請求項15之方法,其進一步包括基於該切換節點電壓來調整該功率級之該無感時間參數。
- 如請求項15之方法,其進一步包括: 回應於該輸入電壓大於一預定參考電壓,調整該驅動強度參數以減小該功率級中之該等驅動器之該驅動強度; 比較該切換電壓與一預定偏移電壓;及 回應於該切換電壓小於該預定偏移電壓,調整該無感時間參數以增加該功率級之該無感時間。
- 如請求項15之方法,其進一步包括: 週期性地輸出一更新信號; 鎖存該經調整無感時間參數及該經調整驅動強度參數;及 回應於該輸出信號之一上升邊緣,輸出該經調整無感時間參數及該經調整驅動強度參數。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/965,206 | 2022-10-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202416641A true TW202416641A (zh) | 2024-04-16 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271656B2 (ja) | 出力レギュレータ | |
US7453250B2 (en) | PWM controller with dual-edge modulation using dual ramps | |
US8981751B1 (en) | Control system optimization via adaptive frequency adjustment | |
TWI483528B (zh) | 直流對直流轉換器電路及偵測直流對直流轉換器電路內之零電流交跨的偵測電路和方法以及其電源供應器控制器、電源供應器、系統 | |
US9013165B2 (en) | Switching regulator including a configurable multi-mode PWM controller implementing multiple control schemes | |
US8829872B1 (en) | Systems and methods for dropping and/or adding phases in multiphase regulators | |
US7928714B2 (en) | Load-induced voltage overshoot detection and correction in switching power supplies | |
CN109997301B (zh) | 用于控制dc-dc电压转换器的功率级的装置和方法 | |
JP2005533471A5 (zh) | ||
CN104467413A (zh) | Dc/dc转换器 | |
TW200845548A (en) | Semiconductor device | |
JP2014226026A (ja) | Dc/dcコンバータおよびそれを用いた電子機器 | |
KR101919625B1 (ko) | 전류제어 모드 dc-dc 컨버터 | |
CN114208011B (zh) | 在连续导电模式下具有预偏置启动的基于校准的纹波注入的恒定导通时间降压转换器 | |
TW202416641A (zh) | 功率級適應無感時間及驅動強度 | |
US20240128858A1 (en) | Power stage adaptive deadtime and drive strength | |
EP3780370B1 (en) | Control device for a switching voltage regulator and control method | |
CN104953824A (zh) | Dc/dc转换器 | |
CN116964920A (zh) | 具有平滑切换脉冲频率调制和负载线补偿的dc-dc电压控制架构 | |
WO2015190170A1 (ja) | スイッチング電源 | |
JP5641555B2 (ja) | Dcdcコンバータおよびその起動制御方法 | |
TW202320467A (zh) | 擴展用於直直流轉換器之操作電壓範圍之適應性最小工作週期設計 | |
JP2022154921A (ja) | スイッチング電源回路 | |
CN117411279A (zh) | 具有不同控制回路和切换频率的高频切换dc/dc转换器 | |
CN117707267A (zh) | 切换电压调节器的控制设备以及控制方法 |