TW202414856A

TW202414856A - 發光元件及其製造方法

Info

Publication number: TW202414856A
Application number: TW111134870A
Authority: TW
Inventors: 沈建賦; 黃鈺婷
Original assignee: 晶元光電股份有限公司
Filing date: 2022-09-15
Publication date: 2024-04-01

Abstract

提供發光元件。發光元件包含支撐基板、半導體疊層與電極結構。半導體疊層包含沿著垂直方向依序堆疊於支撐基板上的第一型半導體層、主動區域及第二型半導體層。第二型半導體層包含第一區及與第一區相連的第二區。第一區具有第一粗糙上表面。第二區具有第二粗糙上表面。電極結構形成於第二型半導體層的第一區的第一粗糙上表面上且電性連接第二型半導體層。第一區在垂直方向上的第一厚度大於第二區在垂直方向上的第二厚度。第一粗糙上表面和第二粗糙上表面的粗糙度(Ra)大致相等。

Description

發光元件及其製造方法

本申請案係有關於發光元件及其製造方法，且特別有關於半導體發光元件及其製造方法。

半導體發光元件，例如發光二極體，已廣泛地應用於各種照明領域中。然而，半導體發光元件仍面臨出光效率較低、亮度損失等問題。因此，如何提出一種新的半導體發光元件，其可有效提升半導體發光元件之出光效率，實為研發人員研發的重點之一。

根據本申請案之一實施例，發光元件包含支撐基板、半導體疊層與電極結構。半導體疊層包含沿著垂直方向依序堆疊於支撐基板上的第一型半導體層、主動區域及第二型半導體層。第二型半導體層包含第一區及與第一區相連的第二區。第一區具有第一粗糙上表面。第二區具有第二粗糙上表面。電極結構形成於第二型半導體層的第一區的第一粗糙上表面上且電性連接第二型半導體層。第一區在垂直方向上的第一厚度大於第二區在垂直方向上的第二厚度。第一粗糙上表面和第二粗糙上表面的粗糙度(Ra)大致相等。

根據本申請案之一實施例，用以製造發光元件的方法包含以下步驟。提供半導體疊層，半導體疊層包含第一型半導體層、第二型半導體層、及介於第一型半導體層和第二型半導體層之間的主動區域。對第二型半導體層進行第一蝕刻處理，以形成粗糙區，其中粗糙區包含第一區及與第一區相連的第二預備區。對第二預備區進行第二蝕刻處理，以移除位於第二預備區的部分形成被第一區圍繞的第二區，其中第一區在垂直方向上的第一厚度大於第二區在垂直方向上的第二厚度，第一區具有第一粗糙上表面，第二區具有第二粗糙上表面，第一粗糙上表面和第二粗糙上表面的粗糙度(Ra)大致相等。在第二型半導體層的第一區的第一粗糙上表面上形成電極結構。

為了對本申請案之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

本說明書中所使用的序數例如「第一」、「第二」、「第三」等用詞，是用以修飾元件，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的順序，或是製造方法上的順序，這些序數的使用僅用來使具有相同命名的元件能做出清楚區分。另外，圖式係簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製。相同或相似的元件符號用以代表相同或相似的元件。

請同時參照第1-2圖。第1圖係繪示根據一實施例之發光元件1的上視示意圖，第2圖係為沿著第1圖所示之剖面線A-A’繪示的發光元件1的剖面示意圖。為了便於理解半導體疊層11中的第二型半導體層110和電極結構12的相對位置關係，第1圖所示之發光元件1的上視示意圖僅繪示第二型半導體層110、電極結構12與圖案化絕緣層14，省略保護層13。參考第2圖所示，發光元件1可包含下電極結構20、支撐基板19、半導體疊層11與半導體疊層11上的電極結構12。下電極結構20與半導體疊層11分別設置於支撐基板19的相反側。支撐基板19與電極結構12分別設置於半導體疊層11的相反側。半導體疊層11可包含第一型半導體層111、第二型半導體層110與形成於第一型半導體層111與第二型半導體層110之間的主動區域112。第一型半導體層111、主動區域112及第二型半導體層110可沿著垂直方向（例如正Z方向）依序堆疊於支撐基板19上。電極結構12電性連接第二型半導體層110。

參考第1-2圖所示，第二型半導體層110可包含第一區120與第二區130。在一實施例中，第二型半導體層110的第一區120可封閉式地圍繞第二區130，第一區120可為封閉環形，例如方環形或圓環形等；第一區120可形成於第二區130的每一側邊附近。在另一實施例中，第二型半導體層110的第一區120可非封閉式地圍繞第二區130，第一區120可為開放環形，例如ㄇ形或C形等；第一區120可形成於第二區130的部分側邊附近，例如第一區120可形成於第二區130的三個側邊附近。在另一實施例中，第一區120與第二區130相連。

第一區120在垂直方向（例如Z方向）上具有厚度T1，第二區130在垂直方向（例如Z方向）上具有厚度T2。在一實施例中，厚度T1大於厚度T2。在一實施例中，厚度T1和厚度T2之差值可介於1至1.5微米( )。在一實施例中，第一區120在垂直於垂直方向的水平面（例如XY平面）上的面積可小於第二區130在XY平面上的面積。在一實施例中，第一區120在XY平面上的面積和第二區130在XY平面上的面積之比例不小於0.3且不大於0.9。在一實施例中，第一區120在XY平面上的面積和第二區130在XY平面上的面積之比例不小於0.4且不大於0.8。

第二型半導體層110之第一區120具有第一粗糙上表面120s。第二區130具有第二粗糙上表面130s。第一區120之第一粗糙上表面120s和第二區130之第二粗糙上表面130s，例如是發光元件1的出光面。在一實施例中，第一粗糙上表面120s及第二粗糙上表面130s具有複數個凸部及凹部交錯設置，前述厚度T1及Ｔ2分別為第二型半導體層110靠近主動區域112的下表面至第一區120複數個凸部之一的頂點及第二區130複數個凸部之一的頂點的距離。在一實施例中，第一粗糙上表面120s和第二粗糙上表面130s的粗糙度(Ra)大致相等。在一實施例中，第一粗糙上表面120s和第二粗糙上表面130s的粗糙度(Ra)差值不大於0.05微米( )。在一實施例中，第一粗糙上表面120s和第二粗糙上表面130s的粗糙度(Ra)差值與第一粗糙上表面120s和第二粗糙上表面130s的粗糙度(Ra)的比例不大於0.2。在一實施例中，第一粗糙上表面120s和第二粗糙上表面130s的粗糙圖案可為角錐、或圓錐體。粗糙圖案大小可以是相同或不同。粗糙圖案的分布可為規則或不規則排列。第二型半導體層110之第一區120具有側壁120w。側壁120w可連接第一粗糙上表面120s與第二粗糙上表面130s。在一實施例中，第一區120之側壁120w具有粗糙面，粗糙面的粗糙度(Ra)小於第一區120之第一粗糙上表面120s的粗糙度(Ra)及/或小於第二區130之第二粗糙上表面130s的粗糙度(Ra)。第一區120之側壁120w具有粗糙面可提升光提取效率。電極結構12可形成於第二型半導體層110的第一區120的第一粗糙上表面120s上。在一實施例中，側壁120w粗糙面的粗糙圖案可為角錐。粗糙圖案大小可以是相同或不同。粗糙圖案的分布可為規則或不規則排列。在一實施例中，側壁120w粗糙面的粗糙圖案可以為具有多個面的角錐，並且角錐的至少一個面可以包括六方晶體結構的非極性面。此外，角錐的截面可為三角形。

具體而言，第二型半導體層110的第一區120可包含一或多個第一子區120a與週邊區120b。在一實施例中，週邊區120b可封閉式地圍繞一或多個第一子區120a，週邊區120b可為封閉環形，例如方環形或圓環形等。在另一實施例中，週邊區120b可非封閉式地圍繞一或多個第一子區120a，週邊區120b可為開放環形，例如ㄇ形或C形等。一或多個第一子區120a可沿水平方向（例如X方向）間隔設置。第二型半導體層110的第二區130可包含多個第二子區130a。多個第二子區130a可沿水平方向（例如X方向）間隔設置。在一實施例中，多個第二子區130a與一或多個第一子區120a可沿水平方向（例如X方向）交錯設置。電極結構12可包含一或多個第一導電子部12a與第二導電子部12b。在一實施例中，第二導電子部12b可封閉式地圍繞一或多個第一導電子部12a，第二導電子部12b可為封閉環形，例如方環形或圓環形等。在另一實施例中，第二導電子部12b可非封閉式地圍繞一或多個第一導電子部12a，第二導電子部12b可為開放環形，例如ㄇ形或C形等。在一實施例中，電極結構12之一或多個第一導電子部12a分別配置在第二型半導體層110的第一區120的一或多個第一子區120a上。

如第1圖所示，第二型半導體層110的第一區120的一或多個第一子區120a之一或全部在水平方向（例如X方向）上具有寬度W1；第二型半導體層110的第二區130的多個第二子區130a之一或全部在水平方向（例如X方向）上具有寬度W2；電極結構12的一或多個第一導電子部12a之一或全部在水平方向（例如X方向）上具有寬度W3。在一實施例中，寬度W2可大於寬度W1。在一實施例中，寬度W1和寬度W2之比例不小於0.1且不大於0.5。在一實施例中，寬度W1和寬度W2之比例不小於0.2且不大於0.4。在一實施例中，寬度W1可大於寬度W3。在一實施例中，寬度W1和寬度W3之差值不小於20微米( )。在一實施例中，寬度W1和寬度W3之差值不大於40微米( )。

在一實施例中，支撐基板19包含導電材料或半導體材料，支撐基板19可為透光或不透光的。導電透光材料包含但不限於透明導電氧化物(TCO)，例如氧化鋅(ZnO)；導電不透光材料包含但不限於金屬材料，例如鋁(Al)、銅(Cu)、鉬(Mo)、鍺(Ge)或鎢(W)等元素或上述材料之合金或疊層；半導體材料包含矽(Si)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)、氮化鋁(AlN)、磷化鎵(GaP)、磷砷化鎵(GaAsP)、硒化鋅(ZnSe)、硒化鋅(ZnSe)或磷化銦(InP)。在一實施例中，支撐基板19可包含絕緣材料，例如藍寶石(Sapphire)、鑽石(Diamond)、玻璃(Glass)、石英(Quartz)、壓克力(Acryl)、環氧樹脂(Epoxy)。

在一實施例中，半導體疊層11為發光疊層，第一型半導體層111與第二型半導體層110可用作侷限層、載子供應層、或接觸層。主動區域112可用作發光結構。第一型半導體層111與第二型半導體層110可包含不同摻雜類型的半導體材料以供應載子，例如第一型半導體層111包含n型半導體層，第二型半導體層110包含p型半導體層，以分別提供電子與電洞；或者第一型半導體層111包含p型半導體層，第二型半導體層110包含n型半導體層，以分別提供電洞與電子。第一型半導體層111、主動區域112與第二型半導體層110可包含相同系列之III-V族化合物半導體材料，例如AlInGaAs系列、AlGaInP系列、InGaAsP系列或AlInGaN系列。其中，AlInGaAs系列可表示為(Al _x1In _(1-x1)) _1-x2Ga _x2As，AlInGaP系列可表示為(Al _x1In _(1-x1)) _1-x2Ga _x2P，AlInGaN系列可表示為(Al _x1In _(1-x1)) _1-x2Ga _x2N，InGaAsP系列可表示In _x1Ga _1-x1As _x2P _1-x2，其中，0 x1 1，0 x2 1。發光元件1例如為一發光二極體，其所發出之光線的波長取決於主動區域112之材料組成。具體來說，主動區域112之材料可包含AlInGaAs系列、InGaAsP系列、AlGaInP系列、InGaN系列或AlGaN系列。當主動區域112之材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光、或波長介於530 nm及570 nm之間的綠光。當主動區域112之材料為InGaN系列材料時，可發出波長介於400 nm及490 nm之間的藍光、波長介於490 nm及530 nm之間的青色光(Cyan)、或波長介於530 nm及570 nm之間的綠光。當主動區域112之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於400 nm及250 nm之間的紫外光。在一實施例中，主動區域112可包含單異質結構(single heterostructure)、雙異質結構(double heterostructure)或多重量子井結構(multiple quantum wells)。在一實施例中，主動區域112包含多重量子井結構，主動區域112包含在Z方向上一次或多次交替堆疊的一或複數個量子井層(quantum well layer)與一或複數個障蔽層(barrier layer)，且障蔽層的能障大於量子井層以限制載子分布，此外，複數個量子井層彼此之間可以具有相同或不同的材料組成及能障，本申請案對此不加以限制。在一實施例中，主動區域112之材料可以是i型、p型或n型半導體。

電極結構12與下電極結構20可包含導電材料。電極結構12與下電極結構20可包含相同或不同的材料。電極結構12與下電極結構20可包含金屬材料或透明導電材料；例如，金屬材料可包含但不限於鋁(Al)、鉻(Cr)、銅(Cu)、錫(Sn)、金(Au)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鈀(Pd)、銀(Ag)、鉛(Pb)、鋅(Zn)、鎘(Cd)、銻(Sb)、鈷(Co)、銠(Rh)或上述材料之合金等；透明導電材料可包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、氮化鈦(TiN)、類鑽碳薄膜(DLC)或石墨烯。在一實施例，電極結構12與下電極結構20係分別包含單層或多層結構。電極結構12與下電極結構20設置於半導體疊層11的相反側，以形成垂直式的發光元件。在另一實施例中，電極結構12與下電極結構20可設置於半導體疊層11的同一側，以形成水平式的發光元件。電極結構12與下電極結構20均可用以連接外部電源，並將電流均勻擴散至半導體疊層11中。

發光元件1還可包含圖案化絕緣層14、反射層15與第一阻障層16。圖案化絕緣層14與反射層15可設置於第一型半導體層111之表面111s上。在一實施例中，圖案化絕緣層14可直接接觸第一型半導體層111。在一實施例中，圖案化絕緣層14可連接反射層15。在一實施例中，圖案化絕緣層14可對應電極結構12的位置設置。例如，電極結構12可在Z方向上重疊於圖案化絕緣層14。電極結構12在XY平面上的面積可小於圖案化絕緣層14在XY平面上的面積，以避免過多的電極結構12的面積遮蔽主動區域112發出的光。此外，當第一型半導體層111為p型半導體層，第二型半導體層110為n型半導體層時，電子在第二型半導體層110橫向擴散速度大於電洞在第一型半導體層111的橫向擴散速度，因此自下電極結構20注入的電流（電洞）藉由較大的圖案化絕緣層14能夠和橫向擴散較快的電子匹配，可避開電極結構12遮蔽光線區域，集中在主動區域112中遮蔽光線區域以外處複合發光，以進一步減少電極結構12遮光的影響。在一實施例中，反射層15直接接觸第一型半導體層111，以形成歐姆接觸。在一實施例中，反射層15與第一型半導體層111之間更包含透明導電層（圖未示），例如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、氮化鈦(TiN)、類鑽碳薄膜(DLC)或石墨烯，透明導電層直接接觸第一型半導體層111，以形成歐姆接觸。在一實施例中，反射層15可圖案化形成於兩相鄰的圖案化絕緣層14之間或形成於兩相鄰的圖案化絕緣層14之間且延伸至部分圖案化絕緣層14上。

第一阻障層16可設置於圖案化絕緣層14與反射層15上。第一阻障層16與半導體疊層11分別設置於圖案化絕緣層14及/或反射層15的相反側。第一阻障層16可覆蓋圖案化絕緣層14與反射層15。第一阻障層16可用以避免反射層15之材料於製程中擴散而破壞發光元件1之電性。

圖案化絕緣層14可包含對光低吸收率的材料，例如二氧化矽(SiO ₂)、二氧化鈦(TiO ₂)或五氧化二鈮(Nb ₂O ₅)等。圖案化絕緣層14的材料選擇可根據主動區域112發出的光的波長進行選擇調整。反射層15可包含金屬材料，例如銀(Ag)、金(Au)、鋁(Al)、鈦(Ti)、鉻(Cr)、銅(Cu)、鎳(Ni)、鉑(Pt)、釕(Ru)、鎢(W)、銠(Rh)或上述材料之合金或疊層。在一實施例中，反射層15可包含多層結構（圖未示），例如，反射層15可包含堆疊的第一金屬層、第二金屬層與第三金屬層之多層結構，第一金屬層、第二金屬層與第三金屬層可沿著負Z方向依序堆疊，第一金屬層可包含銀(Ag)，第二金屬層可包含鈦鎢(TiW)，第三金屬層可包含鉑(Pt)。

第一阻障層16可包含金屬材料，例如鋁(Al)、鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)、銠(Rh)或上述材料之合金或疊層。在一實施例中，第一阻障層16可包含多層結構（圖未示），例如，第一阻障層16可包含堆疊的第一金屬層、第二金屬層與第三金屬層之多層結構，第一金屬層、第二金屬層與第三金屬層可沿著負Z方向依序堆疊。第一阻障層16的金屬層堆疊方式及材料選擇可根據主動區域112發出的光的波長進行選擇調整。例如當主動區域112發出的光為UV波段的光線時，可藉由選擇對UV波段的光線有較高反射率的金屬做為第一阻障層16的材料，例如第一金屬層可包含鋁(Al)，第二金屬層可包含鈦鎢(TiW)，第三金屬層可包含鉑(Pt)。在一實施例中，第一阻障層16可包含堆疊的第一金屬層與第二金屬層之多層結構，第一金屬層與第二金屬層可沿著負Z方向依序堆疊，第一金屬層可包含鈦鎢(TiW)，第二金屬層可包含鉑(Pt)。

發光元件1還可包含設置於第一阻障層16和支撐基板19之間的第二阻障層17與接合層18。第二阻障層17與接合層18可沿著負Z方向依序設置於第一阻障層16上。第二阻障層17可用以避免接合層18之材料於製程中擴散而至第一阻障層16及/或反射層15，而影響反射層15及/或第一阻障層16之反射率及導電特性。接合層18可用以接合支撐基板19、半導體疊層11及形成於其上的上述層疊結構。

第二阻障層17可包含金屬材料，例如鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)或上述材料之合金或疊層。在一實施例中，當第二阻障層17為金屬疊層時，第二阻障層17可包含由兩層或兩層以上的金屬交替堆疊形成的結構，例如Cr/Pt、Cr/Ti、Cr/TiW、Cr/W、Cr/Zn、Ti/Pt、Ti/W、Ti/TiW、Ti/Zn、TiW/Pt、Pt/W、Pt/Zn、TiW/W、TiW/Zn、或W/Zn等。在發光元件1為垂直式發光元件時，接合層18可包含透明導電材料或金屬材料；透明導電材料包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)、石墨烯或上述材料之組合；金屬材料包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)、鎢(W)、銦(In)或上述材料之合金或疊層等。在發光元件1為水平式發光元件時，接合層18可包含非導電材料，例如氧化矽(SiO ₂)、苯並環丁烯(benzocyclobutene, BCB)、氮化矽(SiN _x)、接合膠（如環氧樹脂、UV固化膠等）等或前述之組合。

發光元件1還可包含保護層13。保護層13可設置於第二型半導體層110之第一區120之第一粗糙上表面120s上與第二區130之第二粗糙上表面130s上。保護層13可覆蓋第二型半導體層110之第二區130之第二粗糙上表面130s，且可覆蓋第二型半導體層110之第一區120之第一粗糙上表面120s之一部分。保護層13可延伸覆蓋半導體疊層11的側表面。保護層13更可覆蓋圖案化絕緣層14。在第2圖所示的實施例中，保護層13具有多個開口，電極結構12可穿過開口而接觸半導體疊層11之第二型半導體層110。在另一實施例中，電極結構12位於保護層13上且覆蓋保護層13之一部分，並穿過開口而接觸半導體疊層11之第二型半導體層110。在一實施例中，保護層13可順應覆蓋第二型半導體層110的粗糙上表面，並延伸覆蓋於電極結構12上。在一實施例中，保護層13可順應覆蓋第二型半導體層110的粗糙上表面，故保護層13之上表面可包含凹凸圖案。保護層13可包含絕緣材料；絕緣材料包含但不限於氧化矽(SiO ₂)、氮化矽(SiN _x或Si ₃N ₄)、氧化鋁(Al ₂O ₃)或上述材料之組合。

以下係搭配第3-9圖示例性描述根據本申請案之發光元件1的製造過程，但本申請案不以此為限。

請參照第3圖。半導體疊層31可成長於成長基板晶圓301上，例如是透過有機金屬化學氣相沉積法(metal-organic chemical vapor deposition; MOCVD)、分子束磊晶法(molecular beam epitaxy; MBE)、氫化物氣相磊晶法(hydride vapor phase epitaxy; HVPE)或如濺鍍或蒸鍍等離子鍍法，以在成長基板晶圓301上依序成長緩衝層302、第二型半導體層310、主動區域112與第一型半導體層111。第二型半導體層310介於緩衝層302和主動區域112之間。主動區域112介於第一型半導體層111和第二型半導體層310之間。

請參照第4-5圖。在第一型半導體層111之表面111s上形成絕緣材料層314。接著，對絕緣材料層314進行圖案化，例如是透過溼式蝕刻、乾式蝕刻或掀離(Lift-off)製程來移除部分的絕緣材料層314，以形成圖案化絕緣層14，並使部分的表面111s暴露（如第5圖所示）。

接著，如第6圖所示，使反射層15形成於暴露的表面111s上以及圖案化絕緣層14上，使反射層15和第一型半導體層111形成電性連接。在一實施例中，反射層15直接接觸第一型半導體層111，以形成歐姆接觸。在一實施例中，反射層15與第一型半導體層111之間更包含一透明導電層（圖未示），透明導電層直接接觸第一型半導體層111，以形成歐姆接觸。

接著，如第7圖所示，在圖案化絕緣層14與反射層15上依序形成第一阻障層16和第二阻障層17，例如是透過沉積、濺鍍或蒸鍍等方法來形成。在第二阻障層17上形成接合層18，以藉由接合層18和支撐基板19接合。在一實施例中，接合層18可形成於支撐基板19上，再使支撐基板19透過接合層18和第二阻障層17接合。在另一實施例中，接合層18也可部分形成於第二阻障層17上、部分形成於支撐基板19上，再使此兩部分的接合層18相互接合以使支撐基板19藉由接合層18和第二阻障層17接合。在一實施例中，第二阻障層17、接合層18和支撐基板19之接合例如是透過熱壓製程。接著，可透過沉積、濺鍍或蒸鍍等方法，於支撐基板19上形成下電極結構20。

可透過雷射移除第二型半導體層310上的成長基板晶圓301。再對緩衝層302進行前蝕刻處理，以移除緩衝層302暴露出第二型半導體層310。前蝕刻處理的方式可以是乾式蝕刻或溼式蝕刻。在一實施例中，用以移除緩衝層302的前蝕刻處理係為乾式蝕刻，例如可使用感應耦合電漿(inductively coupled plasma; ICP)蝕刻法。接著，對第二型半導體層310進行第一蝕刻處理以形成粗糙區。粗糙區包含第一區120及被第一區120圍繞的第二預備區（圖未示）。對第二預備區進行第二蝕刻處理，以移除位於第二預備區的部分第二型半導體層310，形成包含第一區120與被第一區120圍繞的第二區130之第二型半導體層110，如第8圖所示。第一蝕刻處理及第二蝕刻處理的方式可以是乾式蝕刻或溼式蝕刻。第一蝕刻處理及第二蝕刻處理的方式可以相同或不同。在一實施例中，第一蝕刻處理係為溼式蝕刻，例如可使用氫氧化鉀(KOH)進行溼式蝕刻。在一實施例中，第二蝕刻處理係為乾式蝕刻，例如可使用感應耦合電漿蝕刻法，但不限於上述方式。在一實施例中，第二蝕刻處理後的第二粗糙上表面130s和第一粗糙上表面120s的粗糙度(Ra)可大致相同或不同。在一實施例中，第二蝕刻處理後的第二粗糙上表面130s的粗糙度小於或大於第一粗糙上表面120s的粗糙度。藉由調整第一粗糙上表面120s的粗糙度及第二粗糙上表面130s的粗糙度不同，可提高發光元件的光摘出效率。藉由調整第一粗糙上表面120s與第二粗糙上表面130s具有相同或近似的粗糙度，使得上表面外觀不會因為粗糙度差異造成後續辨識上的困難，可提高後續製程的可靠度。接著，可對第一型半導體層111、主動區域112及第二型半導體層110進行圖案化，移除部分的第一型半導體層111、部分的主動區域112及部分的第二型半導體層110以暴露出部分的圖案化絕緣層14，形成晶片分離區域。晶片分離區域定義出發光元件1之周圍。對第一型半導體層111、主動區域112及第二型半導體層110進行圖案化的方式可包含乾式蝕刻或溼式蝕刻。

接著，可透過沉積、濺鍍或蒸鍍等方法，在第二型半導體層110的上表面與側壁、主動區域112的側壁、第一型半導體層111的側壁、以及圖案化絕緣層14暴露的上表面上形成保護材料層（圖未示），再透過溼式蝕刻、乾式蝕刻或掀離製程來移除部分的保護材料層以暴露出第二型半導體層110的第一區120的一部分並形成保護層13。然後可透過沉積、濺鍍或蒸鍍等方法形成一金屬膜層或膜堆，再透過溼式蝕刻、乾式蝕刻或掀離製程圖案化金屬膜層或膜堆形成電極結構12，使電極結構12形成於第二型半導體層110的第一區120上，如第9圖所示。可沿著晶片分離區域切割支撐基板19及其上之疊層，分割成多個獨立的發光元件1。在一實施例中，可通過施行上述方法，得到如第1-2圖所述的發光元件1。

根據不同的應用，可對發光元件1進行封裝製程。請參照第10圖，係繪示根據一實施例之發光封裝體80的剖面示意圖。根據實施例的發光封裝體80可以包含封裝牆805、封裝基板801、安裝在封裝基板801上的外部電極813和814、安裝在封裝牆805中且與外部電極813和814電連接的發光元件1以及封裝材840（可包括螢光體以圍繞發光元件1）。外部電極813和814彼此電性絕緣，並且通過導線830將電力提供給發光元件1。此外，外部電極813和814可以反射從發光元件1發射的光以提高出光效率，並且將從發光元件1發出的熱量排放到外部。發光封裝體80可以應用於背光單元、照明單元、顯示裝置、指示器、電燈、路燈、用於車輛的照明裝置、用於車輛的顯示裝置或智慧手錶，但不限於此。

第11圖係繪示根據一實施例之發光裝置90的示意圖。發光裝置90包括燈罩901、反射鏡902、發光模組905、燈座906、散熱片907、連接部908以及電連接元件909。發光模組905包含承載部903，以及位於承載部903上的複數個發光單元904。複數個發光單元904可為前述實施例中的發光元件1或發光封裝體80。

在本申請案的實施例中，第二型半導體層包含厚度不同的第一區與第二區，電極結構設置於厚度較大的第一區上，可有效減少第二型半導體層吸收光導致發光元件亮度損失之問題，同時避免設置電極結構時擊穿第二型半導體層導致短路之問題。此外，第二型半導體層之第一區與第二區具有粗糙上表面，可提升光提取效率。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1:發光元件 11:半導體疊層 12:電極結構 12a:第一導電子部 12b:第二導電子部 13:保護層 14:圖案化絕緣層 15:反射層 16:第一阻障層 17:第二阻障層 18:接合層 19:支撐基板 20:下電極結構 31:半導體疊層 80:發光封裝體 90:發光裝置 110:第二型半導體層 111:第一型半導體層 111s:表面 112:主動區域 120:第一區 120a:第一子區 120b:週邊區 120s:第一粗糙上表面 120w:側壁 130:第二區 130a:第二子區 130s:第二粗糙上表面 301:成長基板晶圓 302:緩衝層 310:第二型半導體層 314:絕緣材料層 801:封裝基板 805:封裝牆 813,814:外部電極 830:導線 840:封裝材 901:燈罩 902:反射鏡 903:承載部 904:發光單元 905:發光模組 906:燈座 907:散熱片 908:連接部 909:電連接元件 A-A’:剖面線 T1,T2:厚度 W1,W2,W3:寬度 X,Y,Z:方向

第1圖係繪示根據一實施例之發光元件1的上視示意圖；第2圖係為沿著第1圖所示之剖面線A-A’繪示的發光元件1的剖面示意圖；第3-9圖係繪示根據一實施例之發光元件1的部分製造步驟的剖面示意圖；第10圖係繪示根據一實施例之發光封裝體80的剖面示意圖；及第11圖係繪示根據一實施例之發光裝置90的示意圖。

1:發光元件

11:半導體疊層

12:電極結構

13:保護層

14:圖案化絕緣層

15:反射層

16:第一阻障層

17:第二阻障層

18:接合層

19:支撐基板

20:下電極結構

110:第二型半導體層

111:第一型半導體層

111s:表面

112:主動區域

120:第一區

120a:第一子區

120b:週邊區

120s:第一粗糙上表面

120w:側壁

130:第二區

130a:第二子區

130s:第二粗糙上表面

T1,T2:厚度

X,Y,Z:方向

Claims

一種發光元件，包含：一支撐基板；一半導體疊層，包含一第一型半導體層、一主動區域及一第二型半導體層沿著一垂直方向依序堆疊於該支撐基板上，其中該第二型半導體層包含一第一區及與該第一區相連的一第二區，該第一區具有一第一粗糙上表面，該第二區具有一第二粗糙上表面；以及一電極結構，形成於該第二型半導體層的該第一區的該第一粗糙上表面上且電性連接該第二型半導體層，其中該第一區在該垂直方向上的一第一厚度大於該第二區在該垂直方向上的一第二厚度，該第一粗糙上表面和該第二粗糙上表面的粗糙度(Ra)大致相等。
如請求項1所述之發光元件，其中該第二區被該第一區圍繞。
如請求項1所述之發光元件，其中該第一厚度和該第二厚度之差值介於1至1.5微米( )。
如請求項1所述之發光元件，其中該第二型半導體層的該第一區具有一側壁，該側壁具有一粗糙面，該粗糙面的粗糙度(Ra)小於該第一區的該第一粗糙上表面的粗糙度(Ra)。
如請求項4所述之發光元件，其中該側壁連接該第一粗糙上表面與該第二粗糙上表面。
如請求項1所述之發光元件，其中該第二型半導體層的該第一區包含一或多個第一子區與一週邊區圍繞該一或多個第一子區，該一或多個第一子區沿垂直該垂直方向的一水平方向間隔設置；該電極結構包含一或多個第一導電子部與一第二導電子部圍繞該一或多個第一導電子部；該一或多個第一導電子部分別配置在該一或多個第一子區上。
如請求項6所述之發光元件，其中該第二區包含沿該水平方向間隔設置的多個第二子區。
如請求項7所述之發光元件，其中該些第二子區與該一或多個第一子區沿該水平方向交錯設置。
如請求項7所述之發光元件，其中該些第二子區之一在該水平方向上的一寬度大於該一或多個第一子區之一在該水平方向上的一寬度。
如請求項9所述之發光元件，其中該一或多個第一子區之該一在該水平方向上的該寬度和該些第二子區之該一在該水平方向上的該寬度之比例不小於0.1且不大於0.5。
如請求項6所述之發光元件，其中該一或多個第一子區之一在一水平方向上的一寬度大於該一或多個第一導電子部之一在該水平方向上的一寬度。
如請求項11所述之發光元件，其中該一或多個第一子區之該一在該水平方向上的該寬度和該一或多個第一導電子部之該一在該水平方向上的該寬度之差值不小於20 。
如請求項11所述之發光元件，其中該一或多個第一子區之該一在該水平方向上的該寬度和該一或多個第一導電子部之該一在該水平方向上的該寬度之差值不大於40 。
如請求項1所述之發光元件，其中該第一區的一面積和該第二區的一面積之比例不小於0.3且不大於0.9。
如請求項1所述之發光元件，其中該第一粗糙上表面和該第二粗糙上表面是該發光元件的出光面。
如請求項1所述之發光元件，更包含一反射層形成於該支撐基板和該半導體疊層之間。
如請求項1所述之發光元件，更包含一接合層形成於該支撐基板和該反射層之間。
一種用以製造發光元件的方法，包含：提供一半導體疊層，該半導體疊層包含一第一型半導體層、一第二型半導體層、及沿著一垂直方向介於該第一型半導體層和該第二型半導體層之間的一主動區域；對該第二型半導體層進行一第一蝕刻處理，以形成一粗糙區，其中該粗糙區包含一第一區及被該第一區圍繞的一第二預備區；對該第二預備區進行一第二蝕刻處理，以移除位於該第二預備區的部分該第二型半導體層形成與該第一區相連的一第二區，其中該第一區在該垂直方向上的一第一厚度大於該第二區在該垂直方向上的一第二厚度，該第一區具有一第一粗糙上表面，該第二區具有一第二粗糙上表面，該第一粗糙上表面和該第二粗糙上表面的粗糙度(Ra)大致相等；以及在該第二型半導體層的該第一區的該第一粗糙上表面上形成一電極結構。
如請求項18所述之製造發光元件的方法，其中該第一蝕刻處理為溼式蝕刻，該第二蝕刻處理為乾式蝕刻。
如請求項18所述之製造發光元件的方法，其中該半導體疊層包含一緩衝層，該第二型半導體層沿該垂直方向介於該緩衝層和該主動區域之間。
如請求項20所述之製造發光元件的方法，於對該第二型半導體層進行一第一蝕刻處理的步驟之前，更包含對該緩衝層進行一前蝕刻處理，以移除該緩衝層露出該第二型半導體層。
如請求項21所述之製造發光元件的方法，其中該前蝕刻處理為乾式蝕刻。