TW202414671A - 半導體封裝固定裝置和製造方法 - Google Patents

半導體封裝固定裝置和製造方法 Download PDF

Info

Publication number
TW202414671A
TW202414671A TW112108301A TW112108301A TW202414671A TW 202414671 A TW202414671 A TW 202414671A TW 112108301 A TW112108301 A TW 112108301A TW 112108301 A TW112108301 A TW 112108301A TW 202414671 A TW202414671 A TW 202414671A
Authority
TW
Taiwan
Prior art keywords
interposer
semiconductor die
connector
base structure
die package
Prior art date
Application number
TW112108301A
Other languages
English (en)
Other versions
TWI848603B (zh
Inventor
陳志豪
施應慶
鄭禮輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202414671A publication Critical patent/TW202414671A/zh
Application granted granted Critical
Publication of TWI848603B publication Critical patent/TWI848603B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

用於包括半導體晶粒封裝和形成方法的固定裝置的技術和裝置。半導體晶粒封裝安裝到中介層。除了半導體晶粒封裝之外，固定裝置更包括具有頂部結構的蓋部件和將蓋部件連接到中介層的基腳結構。該固定裝置包括在半導體晶粒封裝的頂表面和蓋部件的頂部結構之間的熱界面材料。使用環氧樹脂材料的沉積物連接到中介層的基腳結構提供了相對於不包括基腳結構的另一個固定裝置的增加的結構剛度。

Description

半導體封裝固定裝置和製造方法
高性能計算（high performance computing，HPC）半導體晶粒封裝可以包括來自半導體晶圓的一個或多個積體電路（integrated circuit，IC）晶粒或晶片，例如晶片上系統（system-on-chip，SoC）IC晶粒或動態隨機存取記憶體（dynamic random aC-Cess memory，DRAM）積體電路模具。在一些實施方式中，固定裝置（例如，插座、外殼或其他結構等）將HPC半導體晶粒封裝連接到主機系統。為了從一個或多個IC晶粒散熱，熱界面材料（thermal interface material，TIM）可以位於一個或多個IC晶粒與固定裝置的蓋部件之間。
以下揭露內容提供用於實施本發明的不同特徵的諸多不同實施例或實例。以下闡述構件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「下伏的（underlying）」、「位於…下方（below）」、「下部的（lower）」、「上覆的（overlying）」、「上部的（upper）」或類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。裝置可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
在一些情況下，安裝在固定裝置中的諸如HPC半導體晶粒封裝之類的半導體晶粒封裝可以包括連接件（例如，光纖連接件或電纜連接件，等等）。連接件可以將半導體晶粒封裝與另一裝置（例如，影音源或客戶端計算系統等）通訊連接。為了接近連接件，固定裝置可以包括在蓋部件中或在固定裝置的側壁中的開口。在一些實施方式中，開口的存在可能降低固定裝置的結構剛度，使得固定裝置的蓋部件可能翹曲並與熱界面材料分離，導致固定裝置的有效熱阻（effective thermal resistance）增加。固定裝置的有效熱阻的這種增加可能降低半導體晶粒封裝內的一個或多個IC晶粒的性能。此類性能降低可包括晶片上系統（SoC）IC晶粒的計算速度降低或動態隨機存取記憶體（DRAM）IC晶粒的刷新率降低等。
用於包括半導體晶粒封裝和形成方法的固定裝置的技術和裝置。半導體晶粒封裝安裝到中介層。除了半導體晶粒封裝之外，固定裝置更包括具有頂部結構的蓋部件和將蓋部件連接到中介層的基腳結構。該固定裝置包括在半導體晶粒封裝的頂表面和蓋部件的頂部結構之間的熱界面材料。使用環氧樹脂材料的沉積物連接到中介層的基腳結構相對於不包括基腳結構的另一個固定裝置增加了固定裝置的結構剛度。
增加的結構剛度與環氧樹脂材料的沉積物提供的保持力相結合，可以減少翹曲並保持固定裝置的一個或多個部件的位置，包括蓋部件的頂部結構的位置。以此方式，可以維持半導體晶粒封裝的頂表面與蓋部件的頂部結構之間的熱界面材料的壓縮以滿足固定裝置的熱性能閾值（thermal performance threshold）。滿足熱性能閾值又可以導致半導體晶粒封裝內的一個或多個IC晶粒滿足電路性能閾值以與計算應用兼容。另外，或者替代性地，滿足熱性能閾值可以延長包括一個或多個IC晶粒的半導體晶粒封裝的使用壽命。
圖1是示例環境100的圖，在該示例環境100中可以實現本文描述的系統和/或方法。如圖1所示，環境100可以包括多個半導體處理工具組105-150和傳輸工具組155。多個半導體處理工具組105-150可以包括重分佈層（redistribution layer，RDL）工具組105，平坦化工具組110、連接工具組115、自動測試裝置（automated test equipment，ATE）工具組120、單體化工具組125、晶片附接工具組130、封裝工具組135、印刷電路板（printed circuit board，PCB）工具組140、表面安裝（surface mount SMT）工具組145和成品工具組150。示例環境100的半導體處理工具組105-150可以包含在一個或多個設施中，例如半導體清潔或半-無塵室、半導體鑄造廠、半導體加工設施、外包組裝和測試（outsourced assembly and test，OSAT）設施和/或製造設施等。
在一些實施方式中，半導體處理工具組105-150和由半導體處理工具組105-150執行的操作分佈在多個設施中。此外，或替代性地，半導體處理工具組105-150中的一個或多個可以跨多個設施被細分。由半導體處理工具組105-150執行的操作順序可以基於半導體晶粒封裝的類型或半導體晶粒封裝的完成狀態而變化。
一個或多個半導體處理工具組105-150可以執行操作的組合以組裝半導體晶粒封裝（例如，將一個或多個IC晶粒附接到基底，其中該基底提供到計算裝置的外部連接等等）。此外，或替代性地，一個或多個半導體處理工具組105-150可以執行操作的組合以確保半導體晶粒封裝的質量和/或可靠性（例如，在製造的各個階段測試和分類一個或多個IC晶粒，和/或半導體晶粒封裝）。
半導體晶粒封裝可以對應於一種類型的半導體晶粒封裝。例如，半導體晶粒封裝可以對應於倒裝晶片（flipchip，FC）類型的半導體晶粒封裝、球柵陣列（ball grid array，BGA）類型的半導體晶粒封裝、多晶片封裝（multi-chip package，MCP）類型的半導體晶粒封裝，或者晶片級封裝（chip scale package，CSP）類型的半導體晶粒封裝。此外，或替代性地，半導體晶粒封裝可以對應於塑料無引線晶片載體（plastic leadless chip carrier，PLC-C）類型的半導體晶粒封裝、系統級封裝（system-in-package，SIP）類型的半導體晶粒封裝、陶瓷無引線晶片載體（ceramic leadless chip carrier，CLC-C）類型半導體晶粒封裝，或薄型小輪廓封裝（thin small outline package，TSOP）類型的半導體晶粒封裝，等等。
RDL工具組105包括一個或多個工具，能夠在半導體基底（例如，半導體晶圓等）上形成一個或多個層和材料圖案（例如，介電層、導電重分佈層和/或垂直連接通路結構（通孔），以及其他例子）。RDL工具組105可以包括一個或多個微影工具的組合（例如，微影曝光工具、微影膠分配工具、微影膠顯影工具等示例）、一個或多個蝕刻工具的組合（例如，基於等離子的蝕刻工具、乾式蝕刻工具或濕式蝕刻工具等），以及一個或多個沉積工具（例如，化學氣相沉積（chemical vapor deposition，CVD）工具、物理氣相沉積（physical vapor deposition，PVD）工具、原子層沉積（atomic layer deposition，ALD）工具或電鍍工具等）。在一些實施方式中，示例環境100包括多種類型的此類工具作為RDL工具組105的一部分。
平坦化工具組110包括能夠拋光或平坦化半導體基底（例如，半導體晶片）的各個層的一個或多個工具。平坦化工具組110還可以包括能夠減薄半導體基底的工具。平坦化工具組110可包括化學機械平坦化（chemical mechanical planarization，CMP）工具或研磨工具等。在一些實施方式中，示例環境100包括多種類型的此類工具作為平面化工具組110的一部分。
連接工具組115包括能夠形成連接結構（例如，導電結構）作為半導體晶粒封裝的一部分的一個或多個工具。由連接工具組115形成的連接結構可包括線、螺柱、柱、凸塊或焊球等。連接工具組115形成的連接結構可以包括金（Au）材料、銅（Cu）材料、銀（Ag）材料、鎳（Ni）材料、錫（Sn）材料、或鈀（Pd）材料等。連接工具組115可包括凸塊工具、引線鍵合工具或電鍍工具等。在一些實施方式中，示例環境100包括多種類型的此類工具作為連接工具組115的一部分。
ATE工具組120包括能夠測試一個或多個IC晶粒和/或半導體晶粒封裝（例如，封裝後的一個或多個IC晶粒）的質量和可靠性的一個或多個工具。ATE工具組120可以執行晶片測試操作、已知良好晶粒（known good die，KGD）測試操作、半導體晶粒封裝測試操作或系統級（例如，電路板填充有一個或多個半導體晶粒封裝和/或一個或多個IC模具）測試操作等示例。ATE工具組120可以包括參數測試器工具、速度測試器工具、光子學測試器工具和/或老化工具，等等。此外，或替代性地，ATE工具組120可以包括探測器工具、探測卡工具、測試接口工具、測試插座工具、測試處理器工具、老化板工具和/或老化板加載器/卸載器工具，等等。在一些實施例中，示例環境100包括多種類型的此類工具作為ATE工具組120的一部分。
單體化工具組125包括能夠從載體分割（例如，分離、移除）一個或多個IC晶粒或半導體晶粒封裝的一個或多個工具。例如，單體化工具組125可以包括從半導體基底切割一個或多個IC晶粒的切割工具、鋸切工具或雷射工具。此外，或替代性地，單體化工具組125可以包括從引線框切除半導體晶粒封裝的修整成形工具。此外，或替代性地，單體化工具組125可以包括從有機基底材料的條帶或面板移除半導體晶粒封裝的切割工具或雷射工具，等等。在一些實施方式中，示例環境100包括多種類型的此類工具作為單體化工具組125的一部分。
晶粒附接工具組130包括能夠將一個或多個IC晶粒或半導體晶粒封裝附接到中介層、引線框、切割帶和/或有機基底材料條的一個或多個工具，等等。晶片附接工具組130可以包括取放工具、編帶工具、回流工具（例如，熔爐）、雷射工具、焊接工具或環氧樹脂分配工具等。在一些實施方式中，示例環境100包括多種類型的此類工具作為晶片連接工具組130的一部分。
封裝工具組135包括能夠封裝一個或多個IC晶粒（例如，附接至中介層、引線框或有機基底材料帶的一個或多個IC晶粒）的一個或多個工具。例如，封裝工具組135可以包括將一個或多個IC晶粒封裝在塑料模製化合物中的模製工具。此外，或替代性地，封裝工具組135可以包括分配工具，其在一個或多個IC晶粒和其下面的表面之間分配環氧聚合物底部填充材料（例如，中介層或有機基底材料帶，等等）.在一些實現中，示例環境100包括多種類型的此類工具作為封裝工具組135的一部分。
PCB工具組140包括能夠形成具有一層或多層導電跡線的PCB的一個或多個工具。PCB工具組140可以形成一種類型的PCB，例如單層PCB、多層PCB或高密度連接（high density connection，HDI）PCB等。在一些實施方式中，PCB工具組140使用一層或多層堆積膜材料和/或玻璃纖維增強環氧樹脂材料形成中介層和/或基底。PCB工具組140可以包括層壓工具、電鍍工具、微影工具、雷射切割工具、取放工具、蝕刻工具、分配工具、結合工具和/或固化工具（例如，熔爐）等等。在一些實施方式中，示例環境100包括多種類型的此類工具作為PCB工具組140的一部分。
SMT工具組145包括能夠將半導體晶粒封裝安裝到電路板（例如，中央處理單元（central processing unit，CPU）PCB、記憶體模塊PCB、汽車電路板和/或顯示器）的一個或多個工具系統板等）。SMT工具組145可以包括模板工具、焊膏印刷工具、取放工具、回流工具（例如，熔爐）和/或檢查工具，等等。在一些實施方式中，示例環境100包括多種類型的此類工具作為SMT工具組145的一部分。
成品工具組150包括一個或多個工具，這些工具能夠準備包括半導體晶粒封裝的最終產品以運送給客戶。成品工具組150可包括捲帶工具、拾放工具、承載托盤堆疊工具、裝箱工具、跌落測試工具、轉盤工具、受控環境存儲工具和/或密封工具，等等。在一些實施方式中，示例環境100包括多種類型的此類工具作為成品工具組150的一部分。
傳輸工具組155包括能夠在半導體處理工具105-150之間傳輸半成品（work-in-process，WIP）的一個或多個工具。傳輸工具組155可被配置成容納一個或多個傳送載體，諸如晶圓傳送載體（例如，晶圓盒或前開式聯合盒（front opening unified pod，FOUP），等等）、晶粒載體傳送載體（例如，膠片框架載體等）和/或包裝運輸載體（例如，聯合電子裝置工程（joint electron device engineering，JEDEC）托盤或載帶捲盤等）。運輸工具組155還可以被配置為在運輸載體之間轉移和/或組合WIP。運輸工具組155可包括拾放工具、傳送工具、機械臂工具、高架起重機運輸（overhead hoist transport，OHT）工具、自動材料處理系統（automated materially handling system，AMHS）工具和/或其他類型的工具。在一些實施方式中，示例環境100包括多種類型的此類工具作為傳輸工具組155的一部分。
半導體處理工具組105-150中的一個或多個可以執行本文描述的一個或多個操作。例如，半導體處理工具組105-150中的一個或多個可以執行結合圖2A-10描述的一個或多個操作，等等。一個或多個操作包括形成蓋部件的基腳結構，其中形成基腳結構包括形成包括沿蓋部件的第一側的第一寬度的第一部分，以及形成包括沿蓋部件的第二側的第二寬度的第二部分，與第一側相對，其中第二寬度相對於第一寬度更大，或者形成沿著蓋部件的第一側的多於一個的第三部分和沿著蓋部件的第二側的第二部分。一個或多個操作包括將包括光連接件的半導體晶粒封裝安裝到中介層。一個或多個操作包括將基腳結構附接到中介層，其中將基腳結構附接到中介層將蓋部件的頂部結構固定在半導體晶粒封裝之上。
圖1中所示的工具組的數量和排列是作為一個或多個示例提供的。實際上，可能存在與圖1中所示的工具組不同的附加工具組、不同的工具組或不同排列的工具組。此外，圖1中所示的兩個或更多個工具組可以在單個工具組中實現，或者圖1中所示的工具組可以實現為多個分佈式工具組。此外，或替代性地，環境100的一個或多個工具組可以執行描述為由環境100的另一工具組執行的一個或多個功能。
圖2A和2B是本文描述的固定裝置202的實施例200的圖。圖2A和2B包括固定裝置202的剖面圖。
如圖2A所示，固定裝置202包括中介層204。中介層204可以對應於基底上晶圓上晶片（chip-on-wafer-on substrate，CoWoS）中介層、矽或陶瓷中介層，包括一個或多個重分佈層（redistribution layer，RDL），或印刷電路板（printed circuit board，PCB）中介層等。
半導體晶粒封裝206可以安裝到中介層204的跡線和/或焊盤。半導體晶粒封裝206包括安裝到半導體晶粒封裝的基底210的連接件208。在一些實施方式中，連接件208對應於光學連接件（例如，用於光纖電纜的連接件）、通用串行總線（universal serial bus，USB）連接件、邊緣連接件、針連接件或其他類型的連接件等例子。基底210可以對應於包括矽通孔（through-silicon via，TSV）的晶圓上晶片（CoWoS）、包括一個或多個重分佈層（RDL）的矽或陶瓷基底、或印刷電路板（PCB）底物，等等。半導體晶粒封裝206更包括與連接件208相鄰的積體電路（integrated circuit，IC）晶粒212。IC晶粒212可以對應於片上系統（SoC）IC晶粒、記憶體IC晶粒、邏輯IC晶粒、收發器IC晶片或其他類型的IC晶片等。
固定裝置202更包括蓋部件214。蓋部件214包括定位在半導體晶粒封裝206上方的頂部結構216。蓋部件214更包括基腳結構218（例如，一個或多個基腳結構218a-218c）從蓋部件214的頂部結構216延伸到中介層204。
包括頂部結構216和/或基腳結構218的蓋部件214可以包括一種或多種材料的組合。一種或多種材料的組合可包括銅（Cu）材料、鎳（Ni）材料、不銹鋼材料、鋁材料和/或碳（C）材料等。
在一些實施方式中，環氧樹脂材料的沉積物220（例如，環氧樹脂材料的一個或多個沉積物220a-220c的組合）將基腳結構218連接到中介層204。在一些實施方式中，一個或多個的相應寬度沉積物220a-220c與一個或多個基腳結構218a-218c的相應寬度成比例。
蓋部件214進一步包括提供連接件208的存取埠222。例如，在一些實施方式中並且如圖2A所示，存取埠222a（例如，頂部入口）穿過頂部結構216以提供對連接件208的連接。
在一些實施方式中，半導體晶粒封裝206（例如，包括IC晶粒212的一個或多個IC晶粒）產生一定量的熱量。例如，半導體晶粒封裝206在IC晶粒212的工作周期期間可能產生高達大約3000瓦（W）的熱量。然而，半導體晶粒封裝206產生的熱量的其他值和範圍也在該本公開的範圍內。
為了從半導體晶粒封裝206散熱，使得IC晶粒212的接面溫度（例如，IC晶粒212內的二極體的溫度）滿足閾值（例如，保持在或低於目標溫度，以攝氏度為單位），固定裝置202可以包括位於半導體晶粒封裝206的頂表面和頂部結構216之間的熱界面材料（thermal interface material，TIM）224。熱界面材料224可以包括一種或多種導熱材料或結構的組合。例如，熱界面材料224可以包括矽基凝膠材料或丙烯酸基凝膠材料。此外，或替代性地，熱界面材料224可以包括石墨材料。此外，或替代性地，熱界面材料224可以包括一個或多個碳奈米管的組合。此外，或替代性地，熱界面材料224可以包括合金材料或純金屬材料，包括錫（Sn）材料、銀（Ag）材料、金（Au）材料、鋅（Zn）材料、鉍（Bi）材料和/或銦（In）材料，等等。
在一些實施方式中，並且使得包括熱界面材料224的熱網絡的性能滿足閾值（例如，以瓦特每米克耳文（W/m·K）為單位的熱導率閾值，等等），熱界面材料224被壓縮在半導體晶粒封裝206的頂表面和頂部結構216之間。熱界面材料224的這種壓縮增強了熱界面材料224和頂部結構216之間的熱接觸（例如，降低熱接觸電阻）。此外，或替代性地，這樣的壓縮可以增強熱界面材料224和半導體晶粒封裝206的頂表面之間的熱接觸（例如，降低熱接觸電阻）。
在一些實施方式中，基腳結構218a-218c有助於蓋部件214的慣性力矩。在這種情況下，慣性力矩可以使得蓋部件214的剛度（例如，結構穩健性）滿足保持熱界面材料224的壓縮的彎曲力矩閾值。此外，或替代性地，相對於不包括基腳結構218a-218c的另一個蓋部件，頂部結構216從熱界面材料224分層的可能性可以更少。
此外，環氧樹脂材料的沉積物220a-220c可以保留基腳結構218（例如，對應於基腳結構218a-218c的部分）以保持半導體晶粒封裝206的頂表面和頂部結構216之間的熱界面材料224的壓縮。
以此方式，固定裝置202的熱性能（例如，包括熱界面材料224的熱網絡的熱導率等）被保持以滿足熱性能閾值（例如，與熱網絡傳輸或消散的熱量的速率）。通過滿足熱性能閾值，一個或多個IC晶粒（例如，IC晶粒212）可以滿足接面溫度閾值（例如，IC晶粒212內的二極體的溫度）。通過滿足接面溫度閾值，一個或多個IC晶粒可以滿足用於與應用兼容的電路性能閾值（例如，計算速度閾值或刷新率閾值，等等）。此外，或替代性地，滿足熱性能閾值（和接面溫度閾值）可以延長包括一個或多個IC晶粒的半導體晶粒封裝206的使用壽命。
在圖2B所示的實施例中，包括半導體晶粒封裝206的固定裝置202使用電纜230通訊地耦合到數據源228。例如，數據源228可以包括光子源（例如產生光波的雷射，等等），電纜230可以對應於光纖電纜，並且連接件208可以對應於光連接件。
在一些實施例中，固定裝置202通訊地耦合到計算資源232（例如，包括在ATE工具組120中的光子學測試器工具，等等）。在一些實施方式中，中介層204使用一個或多個邊緣連接件、彈簧針連接件、佈線構件和/或固定裝置202安裝的接口板通訊地耦合到計算資源232。半導體晶粒封裝206的一個或多個IC晶粒（例如，IC晶粒212）可以與計算資源232交換訊息和/或數據以支持計算資源232執行應用程序（例如，測試應用程序等）。
如圖2B所示，蓋部件214包括基腳結構218a-218c。電纜230通過存取埠222a佈線，穿過頂部結構216以與連接件208連接。此外，電纜230在基腳結構218b（例如，“內部”基腳結構）和熱界面材料224之間佈線。
如上所述，圖2A和2B作為示例提供。其他示例可能不同於關於圖2A和2B所描述。
圖3A和3B是本文描述的固定裝置202的實施例300的圖。圖3A包括俯視圖302，其包括基腳結構218的佔用區域（例如，平面圖或佈局圖），其中基腳結構218包括具有不同寬度的部分。在圖3A中，連接件208在俯視圖302中通過存取埠222a（例如，穿過頂部結構216的存取埠222a）是可見的。
固定裝置202可以具有一個或多個維度特性。例如，固定裝置202具有包括在大約40毫米到大約200毫米的範圍內的長度D1。此外，或替代性地，固定裝置202可以具有包括在大約40毫米到大約200毫米的範圍內的寬度D2。然而，長度D1和寬度D2的其他值和範圍也在本公開的範圍內。
此外，或替代性地，存取埠222a可具有一維或多維特性。例如，存取埠222a可以具有包括在大約0.4毫米到大約5毫米的範圍內的長度D3。此外，或替代性地，存取埠222a可具有包括在大約0.4毫米至大約5毫米的範圍內的寬度D4。然而，長度D3和寬度D4的其他值和範圍也在本公開的範圍內。
如圖3A所示，基腳結構218包括沿著固定裝置202（和/或蓋部件214）的近似周長304的部分。如參照剖面線A-A結合圖3B更詳細地描述，基腳結構218可以從近似周長304延伸到下面的中介層（例如，中介層204）。此外，或替代性地，如結合圖3B更詳細地描述，基腳結構218的部分可以包括具有不同寬度的截面區域。
圖3B包括沿圖3A的剖面線A-A截取的固定裝置202的剖面圖A-A。如圖3B所示，連接件208可通過存取埠222a連接。此外，連接件208、IC晶粒212、基腳結構218a和基腳結構218d在剖面圖A-A中可見。基腳結構218d鄰近連接件208的一側（例如，第一側），並且IC晶粒212鄰近連接件208的相對側（例如，第二側）。此外，或替代性地，基腳結構218a和218d從頂部結構216延伸到中介層204。此外，如圖3B所示，連接件208、IC晶粒212、基腳結構218的第一截面區域和基腳結構218的第二截面區域一端彼此對齊。
如圖3B所示，基腳結構218d（換言之，基腳結構218的第一部分或第一截面區域）包括寬度D5。在一些實施方式中，寬度D5包括在大約2.0毫米至大約50.0毫米的範圍內。如果寬度D5小於大約2.0毫米，則基腳結構218的慣性矩（例如，剛度）可能不足以防止導致頂部結構216從熱界面材料224脫層的彎曲撓曲。如果寬度D5大於大約50.0毫米，蓋部件214的尺寸可能增加以增加固定裝置202的成本並消耗包含固定裝置202的系統中的額外空間。然而，寬度D5的其他值和範圍在本公開的範圍內。
如圖3B所示，基腳結構218a（換言之，基腳結構218的第二部分或第二截面區域）包括寬度D6。在一些實施方式中，寬度D6包括在大約0.2毫米至大約15.0毫米的範圍內。如果寬度D6小於約0.2毫米，則環氧樹脂材料的沉積物220a提供的黏附力可能不足以防止蓋部件214與中介層204分離。如果寬度D6大於約15.0毫米，蓋部件214的尺寸可能增加以增加固定裝置202的成本並且消耗包含固定裝置202的系統中的額外空間。然而，寬度D6的其他值和範圍在本公開的範圍內。
如圖3B進一步所示，環氧樹脂材料的沉積物220d（例如，第一沉積物）可以與寬度D5成比例，並且環氧樹脂材料的沉積物220a（例如，第二沉積物）可以與寬度D6成比例。
在一些實施方式中，並且如圖3B所示，寬度D5相對於D6更大（例如，基腳結構218d和218a的寬度可以是“不均勻的”）。如果寬度D5等於D6，或小於D6，則蓋部件214的結構剛度可能不足以降低頂部結構216從熱界面材料224剝離的可能性。此外，或替代性地，由環氧樹脂材料的沉積物220d和220a提供的保持力可能不足以降低蓋部件214（例如，基腳結構218d和218a）與中介層204分離的可能性。
頂部結構216從熱界面材料224分層和/或蓋部件214從中介層204分離，可能會降低包括熱界面材料224的熱網絡的有效性，並在操作期間損害IC晶粒212的性能（例如，降低計算速度和/或縮短使用壽命等）。然而，寬度D6相對於寬度D5的其他關係也在本公開的範圍內。
如圖3A和3B所示，固定裝置202的實施例300包括中介層204。固定裝置202包括安裝到中介層204的半導體晶粒封裝206，並且包括安裝到基底210的連接件208和安裝到基底210的IC晶粒212。固定裝置202包括安裝到中介層204並且包括位於半導體晶粒封裝206上方的頂部結構216的蓋部件214、被配置為提供對連接件的連接的存取埠222a、以及基腳結構218，其中基腳結構從蓋部件214的近似周長304延伸到中介層204，其中基腳結構218的第一截面區域（例如，對應於基腳結構218d的截面區域）與連接件208的第一側相鄰，第一截面區域包括第一寬度（例如，寬度D5），其中基腳結構218的第二截面區域（例如，對應於基腳結構218a的截面區域）鄰近連接件208的與第一側相對的第二側，其中第二截面區域包括第二寬度（例如，寬度D6），其相對於第一寬度較小，並且其中連接件208、積體電路晶粒212、基腳結構218的第一截面區域與基腳結構218的第二截面區域彼此對齊。
如上所述，圖3A和3B作為示例提供。其他示例可能不同於關於圖3A和3B所描述。
圖4A和4B是本文描述的固定裝置202的實施例400的圖。圖4A包括俯視圖402，其包括基腳結構218的佔用區域（例如，平面圖或佈局圖）。表面安裝區域404（例如，用於安裝一個或多個積體電路裝置的表面安裝區域）可以位於基腳結構218的兩個或更多部分之間。在圖4A中，連接件208在俯視圖402中通過存取埠222a可見（例如，穿過頂部結構216的存取埠222a）。
如圖4A所示，基腳結構218包括沿著固定裝置202（和/或蓋部件214）的近似周長304的部分。如參照剖面線B-B結合圖4B更詳細地描述，基腳結構218可以包括從近似周長304延伸到下面的中介層（例如，中介層204）的部分。此外，或替代性地，如結合圖4B更詳細地描述，基腳結構218可以包括一個或多個延伸到中介層204的附加基腳結構（例如，內部部分）。
圖4B包括沿圖4A的剖面線B-B截取的固定裝置202的剖面圖B-B。如圖4B所示，連接件208可通過存取埠222a連接。此外，連接件208、IC晶粒212、基腳結構218a、基腳結構218b和基腳結構218c在剖面圖B-B中可見。基腳結構218c（例如，第一基腳結構）鄰近連接件208的一側（例如，第一側），並且IC晶粒212鄰近連接件208的相對側（例如，第二側）。基腳結構218b（例如，第二基腳結構或“內部”基腳結構）位於基腳結構218c和連接件208之間。此外，或替代性地，基腳結構218b和218c從頂部結構216延伸到中介層204。
IC裝置226可以安裝到基腳結構218c和218b之間的中介層204（例如，在表面安裝區域404內）。IC裝置226的示例包括整合被動裝置，例如電容器或電阻器等。
固定裝置202包括安裝到中介層204的蓋部件214。蓋部件214包括位於半導體晶粒封裝206上方的頂部結構216。蓋部件214包括被配置為提供到連接件208的接入的存取埠222a。蓋部件214包括從頂部結構216延伸到中介層204的第一基腳結構（例如，基腳結構218c）和從頂部結構216延伸到中介層204的第二基腳結構（例如，基腳結構218b），其中第二基腳結構鄰近連接件208的與第一側相對的第二側，並且其中第二基腳結構在連接件208和第一基腳結構之間。
如圖4A和4B所示，固定裝置202的實施例400包括中介層204。固定裝置202包括安裝到中介層204的半導體晶粒封裝206，並且半導體晶粒封裝206包括安裝到基底210的連接件208和鄰近連接件208的第一側的安裝到基底210的IC晶粒212。固定裝置202包括安裝到中介層204並且包括位於半導體晶粒封裝206上方的頂部結構216的蓋部件214，存取埠222a被配置以提供對連接件208、從頂部結構216延伸到中介層204的第一基腳結構（例如，基腳結構218c）和從頂部結構216延伸到中介層204的第二基腳結構（例如，基腳結構218b）的連接，其中第二基腳結構與連接件208的與第一側相對的第二側相鄰，並且第二基腳結構是在連接件208和第一基腳結構之間。
如上所述，圖4A和4B作為示例提供。其他示例可能不同於關於圖4A和4B所描述。
圖5是本文描述的固定裝置202的實施例500的圖。圖5包括俯視圖502，其包括基腳結構218的佔用區域（例如，平面圖或佈局圖），其中基腳結構218包括多個部分和連接至少兩個部分的延伸結構504（例如，基腳結構218b和218c，等等）。如圖5所示，基腳結構218可以包括附加部分（例如，基腳結構218e和218f，等等）。附加部分可大致正交於基腳結構218的一個或多個其他部分（例如，大致正交於基腳結構218b和218c）。
如上所述，提供圖5作為示例。其他示例可能與關於圖5所描述的不同。
圖6A和6B是本文描述的固定裝置202的實施例600的圖。圖6A包括俯視圖602，其包括基腳結構218的佔用區域（例如，平面圖或佈局圖），其中基腳結構218包括具有不同寬度的部分。在圖6A中，連接件208隱藏在俯視圖602中並且可以通過穿過基腳結構218（例如，通過蓋部件214的側壁）的存取埠222b（例如，側存取埠）被連接。
如圖6A所示，基腳結構218包括沿著固定裝置202（和/或蓋部件214）的近似周長304的部分。如參考剖面線C-C結合圖6B更詳細地描述，基腳結構218可以從近似周長304延伸到下面的中介層（例如，中介層204）。此外，或替代性地，如結合圖6B更詳細地描述，基腳結構218的部分可以包括具有不同寬度的截面區域。
圖6B包括沿圖6A的剖面線C-C截取的固定裝置202的剖面圖C-C。如圖6B所示，連接件208可通過穿過基腳結構218d的存取埠222b接入（例如，通過蓋部件214的側壁）。此外，連接件208、IC晶粒212、基腳結構218a和基腳結構218d在剖面圖C-C中可見。基腳結構218d鄰近連接件208的一側（例如，第一側），並且IC晶粒212鄰近連接件208的相對側（例如，第二側）。此外，或替代性地，基腳結構218a和218d從蓋部件214的頂部結構216延伸到中介層204。
如上所述，圖6A和6B作為示例提供。其他示例可能不同於關於圖6A和6B所描述。
圖7A和7B是本文描述的固定裝置202的實施例700的圖。圖7A包括俯視圖702，其包括基腳結構218的佔用區域（例如，平面圖或佈局圖）。表面安裝區域404（例如，用於安裝一個或多個積體電路裝置的區域）可以在基腳結構218的兩個或更多部分之間。在圖7A中，連接件208隱藏在俯視圖702中，並且可以通過穿過基腳結構218b和218c的存取埠222b連接（例如，通過蓋部件214的側壁）。
如圖7A所示，基腳結構218包括沿著固定裝置202（和/或蓋部件214）的近似周長304的部分。如參照剖面線D-D結合圖7B更詳細地描述，基腳結構218可以包括從近似周長304延伸到下面的中介層（例如，中介層204）的部分。此外，或替代性地，基腳結構218可以包括一個或多個延伸至中介層的額外的基腳結構（例如，內部部分）。
圖7B包括沿圖7A的剖面線D-D截取的固定裝置202的剖面圖D-D。如圖7B所示，連接件208可通過穿過基腳結構218b和218c的存取埠222b進入。此外，連接件208、IC晶粒212、基腳結構218a、基腳結構218b和基腳結構218c在剖面圖D-D中可見。基腳結構218c（例如，第一基腳結構）鄰近連接件208的一側（例如，第一側），並且IC晶粒212鄰近連接件208的相對側（例如，第二側）。基腳結構218b（例如，第二基腳結構或“內部”基腳結構）在基腳結構218c和連接件208之間。此外，或替代性地，基腳結構218b和218c從蓋部件214的頂部結構216延伸到中介層204。
IC裝置226可以安裝到基腳結構218c和218b之間的中介層204（例如，在表面安裝區域404內）。
如上所述，圖7A和7B作為示例提供。其他示例可能不同於關於圖7A和7B所描述。
圖8A-8F是本文描述的示例製造流程800的圖。在一些實施方式中，製造流程800使用半導體處理工具組105-150中的一個或多個工具來形成包括蓋部件214的固定裝置202的部分。此外，圖8A-8F示出了製造流程800的剖面圖E-E，其可以對應於結合圖3B、4B、6B或7B所示的剖面圖A-A至D-D中的一個或多個。
如圖8A中所示，半導體處理工具組105-150中的一個或多個工具可以執行一系列操作802以將半導體晶粒封裝206附接到中介層204。例如，拾取和放置晶粒附接工具組130的工具和回流工具可以將半導體晶粒封裝206連接到中介層204。此外，或者作為一系列操作802的一部分，封裝工具組135的分配工具可以分配半導體晶粒封裝206周圍的包封體材料804（例如，基於環氧樹脂的材料）。
如圖8B所示，半導體處理工具組105-150中的一個或多個工具可以執行一系列操作806以在半導體晶粒封裝206的頂表面上形成熱界面材料224。例如，封裝工具組135的分配工具可以將熱界面材料224分配到半導體晶粒封裝206的頂表面上。此外，或替代性地，晶粒附接工具組130的拾放工具可以連接熱界面材料224到半導體晶粒封裝206的頂表面。
可以沉積熱界面材料224，使得熱界面材料224包括一個或多個維度特性。例如，可以沉積熱界面材料224使得熱界面材料224具有包括在大約20微米到大約300微米的範圍內的厚度D7。此外，或替代性地，可以沉積熱界面材料224使得熱界面材料224具有包括在大約20毫米至大約70毫米的範圍內的長度（或寬度）D8。然而，厚度D7和長度（或寬度）D8的其他值和範圍也在本公開的範圍內。
如圖8C所示，半導體處理工具組105-150中的一個或多個工具可以執行一系列操作808以在中介層上形成環氧樹脂材料的沉積物220。例如，封裝工具組135的分配工具可以將環氧樹脂材料的沉積物220分配到中介層204上。
如圖8D所示，一系列操作810可包括沖壓工具或注塑模具工具形成包括頂部結構216和基腳結構218的蓋部件214。蓋部件214可形成為包括一個或多個維度。例如，蓋部件214可以形成為包括在大約35毫米到大約195毫米的範圍內的寬度（或長度）D9。然而，寬度（或長度）D8的其他值和範圍也在本公開的範圍內。
此外，或替代性地，如圖8D所示的一系列操作810可以包括半導體處理工具組105-150中的一個或多個工具將蓋部件214附接到中介層204。例如，拾取和放置晶粒附接工具組130的工具可以將蓋部件214附接到中介層204（例如，將基腳結構218附接到環氧樹脂材料的沉積物220）。
如圖8E所示，夾緊工具可以將蓋部件214壓入環氧樹脂材料的沉積物220中以形成固定裝置202。
如圖8F所示，半導體處理工具組105-150中的一個或多個工具可以執行一系列操作812以固化環氧樹脂材料的沉積物220（例如，固定裝置202）。例如，PCB工具組140的固化工具（例如，爐）可以固化環氧樹脂材料的沉積物220以增強環氧樹脂材料的沉積物220的結合性能。
如上所述，圖8A-8F作為示例。其他示例可能不同於關於圖8A-8F所描述。
圖9是本文描述的裝置900的示例構件的圖。在一些實施方式中，一個或多個半導體處理工具組105-150和/或傳輸工具組155可以包括一個或多個裝置900和/或裝置900的一個或多個部件。如圖9所示，裝置900可以包括匯流排910、處理器920、記憶體930、輸入構件940、輸出構件950和通訊構件960。
匯流排910可以包括一個或多個構件，這些構件能夠在裝置900的構件之間進行有線和/或無線通訊。匯流排910可以將圖9的兩個或多個構件耦合在一起，例如通過操作耦合、通訊耦合、電子耦合，以及/或電耦合。處理器920可以包括中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數字信號處理器、現場可程式化邏輯閘陣列、專用積體電路和/或其他類型的處理構件。處理器920以硬件、固件或硬件和軟件的組合來實現。在一些實施方式中，處理器920可以包括一個或多個處理器，該處理器能夠被編程以執行本文別處描述的一個或多個操作或過程。
記憶體930可以包括易失性和/或非易失性記憶體。例如，記憶體930可以包括隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read only memory，ROM）、硬碟驅動器和/或另一種類型的記憶體（例如，快閃記憶體、磁記憶體和/或光記憶體）。記憶體930可以包括內部記憶體（例如，RAM、ROM或硬碟驅動器）和/或可移動記憶體（例如，可通過通用串行總線連接移動）。記憶體930可以是非暫時性計算機可讀介質。記憶體930存儲與裝置900的操作相關的訊息、指令和/或軟件（例如，一個或多個軟件應用程序）。在一些實施例中，記憶體930可以耦合到一個或多個處理器（例如，處理器920），例如通過匯流排910。
輸入構件940使裝置900能夠接收輸入，例如用戶輸入和/或感測到的輸入。例如，輸入構件940可以包括觸摸螢幕、鍵盤、小鍵盤、鼠標、按鈕、麥克風、開關、傳感器、全球定位系統傳感器、加速度計、陀螺儀和/或致動器。輸出構件950使裝置900能夠提供輸出，例如經由顯示器、揚聲器和/或發光二極體。通訊構件960使裝置900能夠經由有線連接和/或無線連接與其他裝置通訊。例如，通訊構件960可以包括接收器、發射器、收發器、調製解調器、網絡接口卡和/或天線。
裝置900可以執行本文描述的一個或多個操作或過程。例如，非暫時性計算機可讀介質（例如，記憶體930）可以存儲一組指令（例如，一個或多個指令或代碼）以供處理器920執行。處理器920可以執行該組指令以執行一個或本文描述的更多操作或過程。在一些實施方式中，由一個或多個處理器920執行指令集導致一個或多個處理器920和/或裝置900執行本文描述的一個或多個操作或過程。在一些實施方式中，使用硬連線電路代替指令或與指令結合使用以執行本文描述的一個或多個操作或過程。此外，或替代性地，處理器920可以被配置為執行本文描述的一個或多個操作或過程。因此，本文描述的實施方式不限於硬件電路和軟件的任何特定組合。
圖9中所示的構件的數量和排列是作為示例提供的。與圖9所示的構件相比，裝置900可以包括額外的構件、更少的構件、不同的構件或不同排列的構件。此外，或替代性地，裝置900的一組構件（例如，一個或多個構件）可以執行一個或多個描述為由裝置900的另一組構件執行的功能。
圖10是與形成半導體晶粒封裝相關的示例製程1000的流程圖。在一些實施方式中，圖10的一個或多個製程方框由一個或多個半導體處理工具組（例如，一個或多個半導體處理工具組105-150）執行。此外，或替代性地，圖10的一個或多個過程方塊可以由裝置900的一個或多個構件執行，例如處理器920、記憶體930、輸入構件940、輸出構件950和/或通訊構件960。
如圖10所示，製程1000可以包括形成蓋部件的基腳結構（方塊1010）。例如，諸如沖壓工具或注模工具的工具可以形成蓋部件214的基腳結構218，如上所述。在一些實施方式中，形成基腳結構218包括形成沿蓋部件214的第一側具有第一寬度（例如，寬度D5）的第一部分（例如，基腳結構218d）和包括沿著蓋部件214的與第一側相對的第二側的第二寬度（例如，寬度D6）的第二部分（例如，基腳結構218a），其中第二寬度相對於第一寬度較小，或者大於沿著蓋部件214的第一側的第三部分（例如，基腳結構218b和218c），第二部分沿著蓋部件214的第二側。
如圖10中進一步所示，製程1000可以包括將包括光連接件的半導體晶粒封裝安裝到中介層（方塊1020）。例如，諸如晶粒附接工具組130的取放工具之類的工具可以將包括光學連接件（例如，連接件208）的半導體晶粒封裝206安裝到中介層204，如上所述。
如圖10進一步所示，製程1000可以包括將基腳結構附接到中介層（方塊1030）。例如，諸如晶粒附接工具組130的取放工具之類的工具可以將基腳結構218附接到中介層204，如上所述。在一些實施方式中，將基腳結構218附接到中介層204且將蓋部件214的頂部結構216定位在半導體晶粒封裝206之上。
製程1000可包括額外的實施方式，例如下文描述的和/或結合本文別處描述的一個或多個其他製程的任何單個實施方式或實施方式的任何組合。
在第一實施方式中，形成基腳結構218包括形成第一部分（例如，基腳結構218d），其包括沿著蓋部件214的第一側的第一寬度（例如，寬度D5），和第二部分（例如，基腳結構218a），其包括沿與蓋部件214的第一側相對的第二側的第二寬度（例如，寬度D6）。在一些實施方式中，將基腳結構218附接到中介層包括在中介層204上形成與第一寬度成比例的環氧樹脂材料的第一沉積物（例如，沉積物220d），在中介層204上形成與第二寬度成比例的環氧樹脂材料的第二沉積物（例如，沉積物220a），將基腳結構的第一部分壓縮到環氧樹脂材料的第一沉積物中並且將基腳結構的第二部分壓縮到環氧樹脂材料的第二沉積物中，固化環氧樹脂材料的第一沉積物和環氧樹脂材料的第二沉積物。
在第二實施方式中，單獨或與第一實施方式相結合，製程1000包括在將基腳結構218附接到中介層之前在半導體晶粒封裝206的頂表面上形成熱界面材料224。在一些實施方式中，將基腳結構218附接至中介層204導致熱界面材料224在半導體晶粒封裝206的頂表面與蓋部件214的頂部結構216之間的壓縮。在一些實施方式中，環氧樹脂材料的第一沉積物（例如，沉積物220d）和環氧樹脂材料的第二沉積物（例如，沉積物220a）保留基腳結構218以維持半導體晶粒封裝206的頂表面與蓋部件214的頂部結構216之間的熱界面材料224的壓縮。
在第三實施方式中，單獨或與第一和第二實施方式中的一個或多個組合，形成基腳結構218包括沿著蓋部件214的第一側形成多於一個的第三部分（例如，基腳結構218b和218c）和沿著蓋部件214的第二側的第二部分（例如，基腳結構218a）。在一些實施方式中，將基腳結構218附接到中介層204包括形成多於一個的環氧樹脂材料的沉積物（例如，沉積物220b和220c）在中介層204上，將超過三分之一的部分壓入超過一個的環氧樹脂材料沉積物中，並固化該超過一個環氧樹脂材料沉積物。
在第四實施方式中，單獨或與第一至第三實施方式中的一個或多個組合，製程1000包括在將基腳結構218附接至中介層204之前，在半導體晶粒封裝206的頂表面上形成熱界面材料224。在一些實施方式中，將基腳結構218附接至中介層204導致熱界面材料224在半導體晶粒封裝206的頂表面和蓋部件214的頂部結構216之間的壓縮。在一些實施方式中，多於一個的環氧樹脂材料的沉積物（例如，沉積物220b和220c）保留基腳結構218的多於三分之一的部分（例如，基腳結構218b和218c）以維持熱界面材料224在半導體晶粒封裝206的頂表面和蓋部件214的頂部結構216的壓縮。
在第五實施方式中，單獨地或與第一至第四實施方式中的一個或多個組合，製程1000包括將IC裝置226在多於一個的第三部分中的兩個（例如，基腳結構218b和218c）之間安裝到中介層204。
在第六實施方式中，單獨地或與第一至第五實施方式中的一個或多個組合，形成蓋部件214包括形成穿過蓋部件214的頂部結構216的存取埠222a以提供到光學連接件的連接（例如，連接件208）。
在第七實施方式中，單獨或與第一至第六實施方式中的一個或多個組合，形成蓋部件214包括形成穿過蓋部件214的一部分基腳結構218的存取埠222b（例如，基腳結構218d，或基腳結構218b和218c，等等）以提供對光學連接件的連接。
儘管圖10顯示了製程1000的示例，但在一些實施例中，製程1000可以包括與圖10中描繪的方塊相比額外的方塊、更少的方塊、不同的方塊或不同排列的方塊。此外，或替代性地，製程1000的方塊中的兩個或更多個步驟可以並行執行。
本文描述的一些實施方式提供了用於包括半導體晶粒封裝和形成方法的固定裝置的技術和裝置。半導體晶粒封裝安裝到中介層。除了半導體晶粒封裝之外，固定裝置更包括具有頂部結構的蓋部件和將蓋部件連接到中介層的基腳結構。該固定裝置包括在半導體晶粒封裝的頂表面和蓋部件的頂部結構之間的熱界面材料。使用環氧樹脂材料的沉積物連接到中介層的基腳結構相對於不包括基腳結構的另一個固定裝置增加了固定裝置的結構剛度。
增加的結構剛度與環氧樹脂材料的沉積物提供的保持力相結合，可以減少翹曲並保持固定裝置的一個或多個部件的位置，包括蓋部件的頂部結構的位置。以此方式，可以維持半導體晶粒封裝的頂表面和頂部結構之間的熱界面材料的壓縮以滿足固定裝置的熱性能閾值。滿足熱性能閾值又可以導致半導體晶粒封裝內的一個或多個IC晶粒滿足電路性能閾值以與計算應用兼容。此外，或替代性地，滿足熱性能閾值可以延長包括一個或多個IC晶粒的半導體晶粒封裝的使用壽命。
如上文更詳細描述的，本文描述的一些實施方式提供固定裝置。固定裝置，包括：中介層；安裝到所述中介層的半導體晶粒封裝，包括：安裝在基底上的連接件；以及安裝到所述基底上的積體電路晶粒；以及安裝到所述中介層的蓋部件，包括：位於所述半導體晶粒封裝上方的頂部結構；存取埠，配置為提供對所述連接件的連接；以及基腳結構，其中所述基腳結構從所述蓋部件的近似周長延伸到所述中介層，其中所述基腳結構的第一截面區域與所述連接件的第一側相鄰，其中所述第一截面區域包括第一寬度，其中所述基腳結構的第二截面區域與所述連接件的與所述第一側相對的第二側相鄰，其中所述第二截面區域包括第二寬度，所述第二寬度小於所述第一寬度，以及其中所述連接件、所述積體電路晶粒、所述基腳結構的所述第一截面區域與所述基腳結構的所述第二截面區域彼此對齊。
如上文更詳細描述的，本文描述的一些實施方式提供一種固定裝置。固定裝置，包括：中介層；安裝到所述中介層的半導體晶粒封裝，包括：安裝在基底上的連接件；以及安裝到所述基底上的積體電路晶粒，鄰近所述連接件的第一側；以及安裝到所述中介層的蓋部件，包括：位於所述半導體晶粒封裝上方的頂部結構；存取埠，配置為提供對所述連接件的連接；第一基腳結構從所述頂部結構延伸到所述中介層；以及第二基腳結構從所述頂部結構延伸到所述中介層，其中所述第二基腳結構鄰近所述連接件的與所述第一側相對的第二側，以及其中所述第二基腳結構位於所述連接件和所述第一基腳結構之間。
如上文更詳細地描述，本文描述的一些實施方式提供了一種方法。方法包括：形成蓋部件的基腳結構，其中形成所述基腳結構包括形成以下其中之一：包括沿著所述蓋部件的第一側的第一寬度的第一部分，以及包括沿著所述蓋部件的與所述第一側相對的第二側的第二寬度的第二部分，其中所述第二寬度相對於所述第一寬度較小，或者超過一個的第三部分沿著所述蓋部件的所述第一側，以及沿著所述蓋部件的所述第二側的所述第二部分；將包括光連接件的半導體晶粒封裝安裝到中介層；以及將所述基腳結構附接到所述中介層，其中將所述基腳結構附接到所述中介層將所述蓋部件的頂部結構定位在所述半導體晶粒封裝之上。
如本文所用，“滿足閾值”可以根據上下文指代為大於閾值、大於或等於閾值、小於閾值、小於或等於閾值、等於閾值、或不等於閾值等。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及更改。
100:示例環境 105:重分佈層工具組 110:平坦化工具組 115:連接工具組 120:自動測試裝置工具組 125:單體化工具組 130:晶粒附接工具組 135:封裝工具組 140:印刷電路板工具組 145:表面安裝工具組 150:成品工具組 155:傳輸工具組 200、300、400、500、600、700:實施例 202:固定裝置 204:中介層 206:半導體晶粒封裝 208:連接件 210:基底 212:IC晶粒 214:蓋部件 216:頂部結構 218、218a、218b、218c、218d、218e、218f:基腳結構 220、220a、220b、220c、220d:沉積物 222、222a、222b:存取埠 224:熱介面材料 226:IC裝置 228:數據源 230:電纜 232:計算資源 302、402、502、602、702:俯視圖 304:近似周長 404:表面安裝區域 504:延伸結構 800:製造流程 802、806、808、810、812:操作 804:包封體材料 900:裝置 910:匯流排 920:處理器 930:記憶體 940:輸入構件 950:輸出構件 960:通訊構件 1000:製程 1010、1020、1030:方塊 D1、D3、D8:長度 D2、D4、D5、D6、D9:寬度 D7:厚度
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是可以在其中實現本文描述的系統和/或方法的示例環境的圖。 圖2A-2B、3A-3B、4A-4B、5、6A-6B和7A-7B是本文描述的固定裝置的實施例的圖。 圖8A-8F是本文描述的示例製程流程的圖。 圖9是本文描述的裝置的示例構件的圖。 圖10是與形成本文描述的固定裝置相關聯的示例過程的流程圖。
200:實施例
202:固定裝置
204:中介層
206:半導體晶粒封裝
208:連接件
210:基底
212:IC晶粒
214:蓋部件
216:頂部結構
218a、218b、218c:基腳結構
220a、220b、220c:沉積物
222a:存取埠
224:熱介面材料
226:IC裝置

Claims (20)

  1. 一種固定裝置，包括： 中介層； 安裝到所述中介層的半導體晶粒封裝，包括： 安裝在基底上的連接件；以及 安裝到所述基底上的積體電路晶粒；以及 安裝到所述中介層的蓋部件，包括： 位於所述半導體晶粒封裝上方的頂部結構； 存取埠，配置為提供對所述連接件的連接；以及 基腳結構， 其中所述基腳結構從所述蓋部件的近似周長延伸到所述中介層， 其中所述基腳結構的第一截面區域與所述連接件的第一側相鄰， 其中所述第一截面區域包括第一寬度， 其中所述基腳結構的第二截面區域與所述連接件的與所述第一側相對的第二側相鄰， 其中所述第二截面區域包括第二寬度，所述第二寬度小於所述第一寬度，以及 其中所述連接件、所述積體電路晶粒、所述基腳結構的所述第一截面區域與所述基腳結構的所述第二截面區域彼此對齊。
  2. 如請求項1所述的固定裝置，其中所述存取埠穿過所述頂部結構。
  3. 如請求項1所述的固定裝置，其中所述存取埠穿過所述基腳結構。
  4. 如請求項1所述的固定裝置，其中將鄰近所述連接件的所述第一側的所述基腳結構連接到所述中介層的環氧樹脂材料的第一沉積物與所述第一寬度成比例，以及 其中將鄰近所述連接件的所述第二側的所述基腳結構連接到所述中介層的所述環氧樹脂材料的第二沉積物與所述第二寬度成比例。
  5. 如請求項4所述的固定裝置，更包括： 所述半導體晶粒封裝的所述頂表面和所述蓋部件的所述頂部結構之間的熱界面材料， 其中所述半導體晶粒封裝的所述頂表面和所述蓋部件的所述頂部結構之間的所述熱界面材料的壓縮，通過所述環氧樹脂材料的所述第一沉積物提供給鄰近所述連接件的所述第一側的所述基腳結構的保持力來維持。
  6. 如請求項1所述的固定裝置，其中所述連接件對應於用於光纖電纜的連接件。
  7. 一種固定裝置，包括： 中介層； 安裝到所述中介層的半導體晶粒封裝，包括： 安裝在基底上的連接件；以及 安裝到所述基底上的積體電路晶粒，鄰近所述連接件的第一側；以及 安裝到所述中介層的蓋部件，包括： 位於所述半導體晶粒封裝上方的頂部結構； 存取埠，配置為提供對所述連接件的連接； 第一基腳結構從所述頂部結構延伸到所述中介層；以及 第二基腳結構從所述頂部結構延伸到所述中介層， 其中所述第二基腳結構鄰近所述連接件的與所述第一側相對的第二側，以及 其中所述第二基腳結構位於所述連接件和所述第一基腳結構之間。
  8. 如請求項7所述的固定裝置，更包括： 半導體裝置安裝到所述第一基腳結構和所述第二基腳結構之間的所述中介層。
  9. 如請求項7所述的固定裝置，更包括： 延伸結構，連接所述第一基腳結構與所述第二基腳結構。
  10. 如請求項7所述的固定裝置，其中所述存取埠對應於穿過所述頂部結構的頂部存取埠。
  11. 如請求項7所述的固定裝置，其中所述存取埠對應於穿過所述第一基腳結構和所述第二基腳結構的側存取埠。
  12. 如請求項7所述的固定裝置，更包括： 所述半導體晶粒封裝的頂表面和所述蓋部件的所述頂部結構之間的熱界面材料， 其中所述半導體晶粒封裝的所述頂表面和所述蓋部件的所述頂部結構之間的所述熱界面材料的壓縮，通過將所述第一基腳結構連接到所述中介層的環氧樹脂材料的第一沉積物和將所述第二基腳結構連接到所述中介層的所述環氧樹脂材料的第二沉積物提供的保持力來維持。
  13. 一種方法，包括： 形成蓋部件的基腳結構， 其中形成所述基腳結構包括形成以下其中之一： 包括沿著所述蓋部件的第一側的第一寬度的第一部分，以及包括沿著所述蓋部件的與所述第一側相對的第二側的第二寬度的第二部分， 其中所述第二寬度相對於所述第一寬度較小，或者 超過一個的第三部分沿著所述蓋部件的所述第一側，以及沿著所述蓋部件的所述第二側的所述第二部分； 將包括光連接件的半導體晶粒封裝安裝到中介層；以及 將所述基腳結構附接到所述中介層， 其中將所述基腳結構附接到所述中介層將所述蓋部件的頂部結構定位在所述半導體晶粒封裝之上。
  14. 如請求項13所述的方法，其中形成所述基腳結構包括形成包括沿著所述蓋部件的所述第一側的所述第一寬度的所述第一部分和包括沿著與所述蓋部件的所述第一側相對的所述第二側的所述第二寬度的所述第二部分，並且其中將所述基腳結構附接至所述中介層包括： 在所述中介層上形成與所述第一寬度成比例的環氧樹脂材料的第一沉積物， 在所述中介層上形成與所述第二寬度成比例的所述環氧樹脂材料的第二沉積物， 將所述基腳結構的所述第一部分壓縮到所述環氧樹脂材料的所述第一沉積物中並且將所述基腳結構的所述第二部分壓縮到所述環氧樹脂材料的所述第二沉積物中， 固化所述環氧樹脂材料的所述第一沉積物和所述環氧樹脂材料的所述第二沉積物。
  15. 如請求項14所述的方法，更包括： 在將所述基腳結構附接到所述中介層之前，在所述半導體晶粒封裝的頂表面上形成熱界面材料， 其中將所述基腳結構附接到所述中介層導致所述半導體晶粒封裝的所述頂表面與所述蓋部件的所述頂部結構之間的所述熱界面材料壓縮，以及 其中所述環氧樹脂材料的所述第一沉積物和所述環氧樹脂材料的所述第二沉積物保留所述基腳結構以維持所述半導體晶粒封裝的所述頂表面和所述蓋部件的所述頂部結構之間的所述熱界面材料的壓縮。
  16. 如請求項13所述的方法，其中形成所述基腳結構包括沿著所述蓋部件的所述第一側形成多於一個的第三部分和沿著所述蓋部件的所述第二側形成的所述第二部分，並且其中將所述基腳結構附接到所述中介層包括: 在所述中介層上形成多於一個的環氧樹脂材料的沉積物， 將所述多於一個的第三部分壓縮到所述多於一個的所述環氧樹脂材料的沉積物中，以及 固化所述多於一個的所述環氧樹脂材料的沉積物。
  17. 如請求項16所述的方法，更包括： 在將所述基腳結構附接到所述中介層之前，在所述半導體晶粒封裝的頂表面上形成熱界面材料， 其中將所述基腳結構附接到所述中介層導致所述半導體晶粒封裝的所述頂表面和所述蓋部件的所述頂部結構之間的所述熱界面材料壓縮，以及 其中所述多於一個的所述環氧樹脂材料的沉積物保持了所述基腳結構的所述多於一個的第三部分，以維持所述半導體晶粒封裝的所述頂表面和所述蓋部件的所述頂部結構之間的所述熱界面材料的壓縮。
  18. 如請求項16所述的方法，更包括： 將積體電路裝置安裝到所述多於一個的第三部分中的兩個之間的所述中介層。
  19. 如請求項13所述的方法，其中形成所述蓋部件包括： 通過所述蓋部件的所述頂部結構形成存取埠，以提供對所述光連接件的連接。
  20. 如請求項13所述的方法，其中形成所述蓋部件包括： 形成穿過所述蓋部件的所述基腳結構的一部分的存取埠，以提供對所述光連接件的連接。
TW112108301A 2022-09-20 2023-03-07 半導體封裝固定裝置和製造方法 TWI848603B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263376333P 2022-09-20 2022-09-20
US63/376,333 2022-09-20
US18/154,329 US20240096732A1 (en) 2022-09-20 2023-01-13 Semiconductor package fixture and methods of manufacturing
US18/154,329 2023-01-13

Publications (2)

Publication Number Publication Date
TW202414671A true TW202414671A (zh) 2024-04-01
TWI848603B TWI848603B (zh) 2024-07-11

Family

ID=90244445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108301A TWI848603B (zh) 2022-09-20 2023-03-07 半導體封裝固定裝置和製造方法

Country Status (3)

Country Link
US (1) US20240096732A1 (zh)
CN (1) CN221466560U (zh)
TW (1) TWI848603B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057884A1 (en) * 2007-08-29 2009-03-05 Seah Sun Too Multi-Chip Package
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
US11152330B2 (en) * 2019-04-16 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure and method for forming the same

Also Published As

Publication number Publication date
CN221466560U (zh) 2024-08-02
TWI848603B (zh) 2024-07-11
US20240096732A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
TWI735551B (zh) 半導體結構及其製造方法
US11043464B2 (en) Semiconductor device having upper and lower redistribution layers
US8138021B2 (en) Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US8802507B2 (en) Fabrication method of semiconductor package device, and fabrication method of semiconductor package structure
US20230260920A1 (en) Chip package and manufacturing method thereof
US20190279925A1 (en) Semiconductor package structure and method of making the same
TW202006905A (zh) 半導體封裝
US20230395526A1 (en) Semiconductor package and methods of manufacturing
US20230402417A1 (en) Semiconductor package and method of manufacturing
TWI848603B (zh) 半導體封裝固定裝置和製造方法
US20230361016A1 (en) Semiconductor package and methods of manufacturing
US20230395443A1 (en) Semiconductor package and methods of manufacturing
US20240128149A1 (en) Cooling interface region for a semiconductor die package
US20230378024A1 (en) Semiconductor package structures and methods of forming the same
US20240128211A1 (en) Semiconductor die package and methods of manufacturing
TWI845113B (zh) 多晶粒封裝及其製造方法
US20230378039A1 (en) Semiconductor package and methods of manufacturing
CN221201166U (zh) 半导体元件封装
US20240071854A1 (en) Multi-die package and methods of formation
CN221201163U (zh) 半导体装置封装
US20230361045A1 (en) Semiconductor package and methods of manufacturing
US20230137512A1 (en) Stacked ssd semiconductor device
CN220914204U (zh) 半导体裸片封装及半导体装置封装
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
TW202416468A (zh) 半導體裝置封裝及其製造方法