TW202412357A - 薄膜電晶體、電致發光顯示裝置及驅動電晶體 - Google Patents

薄膜電晶體、電致發光顯示裝置及驅動電晶體 Download PDF

Info

Publication number
TW202412357A
TW202412357A TW112133278A TW112133278A TW202412357A TW 202412357 A TW202412357 A TW 202412357A TW 112133278 A TW112133278 A TW 112133278A TW 112133278 A TW112133278 A TW 112133278A TW 202412357 A TW202412357 A TW 202412357A
Authority
TW
Taiwan
Prior art keywords
thin film
disposed
gate electrode
transistor
layer
Prior art date
Application number
TW112133278A
Other languages
English (en)
Inventor
韓永勛
李知勳
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW202412357A publication Critical patent/TW202412357A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明提供薄膜電晶體、電致發光顯示裝置及驅動電晶體。根據本發明示例性實施例的薄膜電晶體包括：半導體層；第一絕緣層，設置在該半導體層上；兩個或更多個第一閘極電極，設置在該第一絕緣層上並且彼此分開；第二絕緣層，設置在該第一閘極電極上；源極電極和汲極電極，設置在該第二絕緣層上，並分別電性連接到該半導體層的源極區及汲極區；以及第二閘極電極，設置在該第一閘極電極上面，其中，在該源極區與該汲極區之間可以配置通道區。因此，可以增加次臨界擺幅（subthreshold swing，SS）值，並因此，可以在不增加外框寬度的情況下改善低灰階點。

Description

薄膜電晶體、電致發光顯示裝置及驅動電晶體
本發明係關於一種電致發光顯示裝置，更具體來說，係關於一種具有雙閘極結構的薄膜電晶體、電致發光顯示裝置和驅動電晶體。
近期，隨著我們的社會向資訊化社會發展，用於視覺表達電子資訊訊號的顯示裝置領域迅速發展。正在相應地開發在薄型、輕量化和低功率消耗方面上具有優秀性能的各種顯示裝置。
代表性的顯示裝置包含液晶顯示器（LCD）、有機發光顯示器（OLED）等。
在顯示裝置中，包含有機發光顯示器的電致發光顯示裝置是一種自發光顯示裝置，並且由於不需要獨立光源，因此可以製造成較為輕薄，這與具有獨立光源的液晶顯示器不同。另外，電致發光顯示裝置由於低電壓驅動而在耗電方面具有優勢，並且在色彩實現、回應速度、視角和對比度（contrast ratio，CR）方面表現優異。因此，電致發光顯示裝置有望使用於各種應用領域。
電致發光顯示裝置藉由設置透過使用在稱為陽極和陰極的兩個電極之間的有機材料而形成的發光層來構成。然後，當來自陽極的電洞注入發光層中且來自陰極的電子注入發光層中時，所注入的電子和電洞彼此結合，以在發光層中形成激子並發光以顯示影像。
本發明的態樣是提供一種具有次臨界擺幅（SS）增加的驅動電晶體的薄膜電晶體以及一種具有該薄膜電晶體的電致發光顯示裝置。
本發明的目的並不限於上述所述的目標，並且所屬技術領域中具有通常知識者可以透過下文的描述清楚理解未在上述中提及的其他目的。
根據本發明一示例性實施例的薄膜電晶體包括：半導體層；第一絕緣層，設置在該半導體層上；兩個或更多個第一閘極電極，設置在該第一絕緣層上並且彼此分開；第二絕緣層，設置在該第一閘極電極上；源極電極和汲極電極，設置在該第二絕緣層上，並分別電性連接至該半導體層的源極區及汲極區；以及第二閘極電極，設置在該第一閘極電極上面，其中，在該源極區與該汲極區之間可以配置通道區。
根據本發明一示例性實施例的電致發光顯示裝置包括：第一薄膜電晶體和第二薄膜電晶體，設置在基板上；以及發光元件，設置在第一薄膜電晶體及第二薄膜電晶體上面。該第一薄膜電晶體可以包含：半導體層，設置在該基板上；閘極絕緣層，設置在該半導體層上；兩個或更多個第一閘極電極，設置在該閘極絕緣層上並且彼此分開；層間絕緣層，設置在該第一閘極電極上；源極電極和汲極電極，設置在該層間絕緣層上，並分別電性連接至該半導體層的源極區及汲極區；以及第二閘極電極，設置在該第一閘極電極上面。在該源極區與該汲極區之間可以配置通道區。該第二薄膜電晶體可以包含：半導體層，設置在該基板上；該閘極絕緣層，設置在該半導體層上；閘極電極，設置在該閘極絕緣層上；該層間絕緣層，設置在該閘極電極上；以及源極電極和汲極電極，設置在該層間絕緣層上。
根據本發明一示例性實施例的驅動電晶體包括：兩個或更多個第一薄膜電晶體和一第二薄膜電晶體，其等彼此串聯地佈置，其中，該兩個或更多個第一薄膜電晶體中的每一個和該第二薄膜電晶體具有共同主動區，其中，該兩個或更多個第一薄膜電晶體中的每一個的第一閘極電極和第二薄膜電晶體的第二閘極電極設置在該共同主動區的同一側，以及其中，該第二薄膜電晶體的該第二閘極電極與該共同主動區之間的距離大於該兩個或更多個第一薄膜電晶體中的每一個的第一閘極電極與該共同主動區之間的距離。
示例性實施例的其他詳細內容包含在實施方式和附圖中。
本發明的特徵在於，藉由將驅動電晶體的結構改變為串聯的三個或更多個薄膜電晶體的結構，透過介電層厚度的增加來增加次臨界擺幅（SS）值。因此，可以在不增加外框寬度的情況下防止低灰階（low gradation）點（或低對比度污點）。
根據本發明的效果不限於上面示例的內容，並且在本說明書中包括更多各種效果。
本發明的優點和特徵以及實現這些優點和特徵的方法將藉由參考下文詳細描述的示例性實施例以及附圖來明確說明。然而，本發明不限於本文所揭露的示例性實施例，而是將以各種形式實現。示例性實施例僅作為示例提供，以便所屬技術領域中具有通常知識者能夠充分理解本發明揭露內容和本發明範疇。
用於描述本發明的示例性實施例的附圖所示的形狀、尺寸、比例、角度、數量等僅為示例，並且本發明不限於此。相同元件符號通常在說明書中表示相同元件。此外，本發明的以下敘述中，可以省略對已知相關技術的詳細解釋，以避免不必要地模糊本發明的專利標的。本發明使用的術語，諸如「包括、包含」、「具有」和「由...組成」，通常允許加入其他組件，除非這些術語與術語「只」一起使用。除非另有明確說明，任何單數的表達都可以包含複數。
即使沒有明確說明，組件也解釋為包含普通誤差範圍。
當使用諸如「上」、「上面」、「下面」和「旁」的術語描述兩個元件之間的位置關係時，兩個元件之間可以設置一個或多個元件，除非這些術語與「立即」或「直接」使用。
當元件或層設置在另一元件或層「上」時，另一層或另一元件可以直接插入其他元件上或其間。
雖然術語「第一」、「第二」等用於描述各種組件，但這些組件不受這些術語的限制。這些用語僅用於區分一個組件與其他組件。因此，下文所提的第一組件可以是本發明的技術概念中的第二組件。
相同元件符號通常在說明書中表示相同元件。
圖中顯示的每個組件的尺寸和厚度僅為了便於描述而顯示，並且本發明不限於所示組件的尺寸和厚度。
本發明的各個實施例的特徵可以部分或全部地彼此結合或組合，並可以以技術上的各種方式連結和操作，且實施例可以彼此獨立或相關聯地實施。
在下文中，將參照附圖詳細描述根據本發明的示例性實施例的顯示裝置。
圖1是根據本發明一示例性實施例的電致發光顯示裝置的示意性配置圖。
參照圖1，根據本發明一示例性實施例的電致發光顯示裝置100可以包括：顯示面板PN，包含複數個子像素SP；閘極驅動器GD和資料驅動器DD，用於向顯示面板PN供應各種訊號；以及時序控制器TC，用於控制閘極驅動器GD和資料驅動器DD。
閘極驅動器GD可以根據從時序控制器TC提供的複數個閘極控制訊號GCS向複數個掃描線SL供應複數個掃描訊號。複數個掃描訊號可以包含：第一掃描訊號SCAN1；以及第二掃描訊號SCAN2。
資料驅動器DD可以根據從時序控制器TC提供的複數個資料控制訊號DCS，使用參考伽瑪電壓將從時序控制器TC輸入的影像資料RGB轉換為資料訊號Vdata。此外，資料驅動器DD可以將轉換後的資料訊號Vdata供應到複數條資料線DL。
時序控制器TC排列對齊從外部輸入的影像資料RGB並將其供應給資料驅動器DD。時序控制器TC可以使用從外部輸入的同步訊號SYNC來產生閘極控制訊號GCS和資料控制訊號DCS。
圖2是圖1的電致發光顯示裝置的子像素的電路圖。
參照圖2，複數個子像素SP中的每一個的像素電路可以包含：第一電晶體至第六電晶體（第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5和第六電晶體T6）；以及電容器Cst。在本文中，儘管圖2示出了子像素SP的6T1C結構，該結構包含第一電晶體至第六電晶體（第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5和第六電晶體T6）和電容器Cst，但本發明不限制電晶體和電容器的數量。
第一電晶體T1連接到第二掃描線SL並可以由透過第二掃描線SL供應的第二掃描訊號SCAN2控制。第一電晶體T1可以電性連接在供應資料訊號Vdata的資料線DL與電容器Cst之間。
第二電晶體T2可以電性連接在供應有高電位電源訊號EVDD的高電位電力線PL與第五電晶體T5之間。此外，第二電晶體T2的閘極電極可以電性連接到電容器Cst。
此外，第三電晶體T3可以由透過第一掃描線SL供應的第一掃描訊號SCAN1控制，並補償第二電晶體T2的臨界電壓，並且第三電晶體T3可以稱為補償電晶體。
第四電晶體T4可以電性連接到電容器Cst和供應有初始化訊號Vini的初始化訊號線ISL。此外，第四電晶體T4可以由透過發射控制訊號線ESL供應的發射控制訊號EM控制。
另外，第五電晶體T5電性連接在第二電晶體T2與發光元件LE之間，並可以由透過發射控制訊號線ESL供應的發射控制訊號EM控制。
第六電晶體T6電性連接在供應有初始化訊號Vini的初始化訊號線ISL與發光元件LE的陽極之間，並且第六電晶體T6可以由透過第一掃描線SL供應的第一掃描訊號SCAN1控制。此外，低電位電源訊號EVSS可以供應到發光元件LE的陰極。
在上文中，已描述每個子像素SP的像素電路配置以包含第一電晶體至第六電晶體（第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5和第六電晶體T6）以及電容器Cst的情況，作為一示例，但如上所述，本發明不限於此。
同時，本發明的特徵在於，與其他的電晶體T1、T3、T4、T5和T6不同，第二電晶體T2配置以具有串聯的三個或更多個薄膜電晶體的結構。亦即，第二電晶體T2的特徵在於，其配置以藉由形成兩個或更多個第一閘極電極和一個第二閘極電極，來具有串聯的三個或更多個薄膜電晶體的結構。圖2例示了在根據第一閘極電極兩側的2-1電晶體T2-1之間，根據第二閘極電極的2-2電晶體T2-2與2-1電晶體T2-1串聯佈置的情況。然而，本發明不限於此。此外，本發明的特徵在於，與根據第一閘極電極的2-1電晶體T2-1相比，根據第二閘極電極的2-2電晶體T2-2具有更大厚度的介電層（絕緣層），其插入閘極電極與半導體層之間。
在下文中，將參照圖3至圖5描述根據本發明一示例性實施例的電致發光顯示裝置的像素結構。
圖3是圖1的電致發光顯示裝置的平面圖。
圖4是沿圖3的I-I’線所截取的剖面圖。
圖5是沿圖3的II-II’線所截取的剖面圖。
圖3顯示一個子像素的一部分。
為了便於描述，圖4顯示沿著圖3的I-I’ 線所截取的開關電晶體130和驅動電晶體120的剖面結構。亦即，作為一示例，圖4的左側顯示驅動電晶體120的剖面結構，而圖4的右側顯示開關電晶體130的剖面結構。然而，本發明不限於此，除了開關電晶體130以外，本發明可以包含掃描電晶體、感測電晶體、面板內閘極（GIP）電晶體等。
作為參考，驅動電晶體120是控制發光元件的驅動電流的薄膜電晶體，而掃描電晶體是由掃描訊號切換的薄膜電晶體。另外，感測電晶體是藉由感測訊號切換的薄膜電晶體，並可以應用於外部補償面板，且GIP電晶體是替代傳統閘極驅動器IC的薄膜電晶體。
在本發明中，藉由使用具有高遷移率和低截止電流特性的氧化物薄膜電晶體可以確保顯示面板的優異特性。亦即，使用氧化物薄膜電晶體有利於製造大面積及低功耗、穩定性、和成本降低的顯示面板。具體來說，當非主動區域的驅動電路以與主動區域的相同的方式配置氧化物薄膜電晶體時，其有利於減少製程數量和成本。然而，本發明不限於氧化物薄膜電晶體。
同時，根據本發明示例性實施例之包含薄膜電晶體的顯示裝置可以實現為電子裝置，例如智慧型手機、行動電話、智慧型手錶、導航裝置、遊戲裝置、電視機（TV）、車輛主機單元、筆記本電腦、膝上型電腦、平板電腦、個人媒體播放器（PMP）或個人數位助理（PDA）。此外，電子裝置可以是可撓性裝置。在下文中，將描述電致發光顯示裝置作為顯示裝置的一示例，但本發明不限於電致發光顯示裝置。
參照圖3至圖5，薄膜電晶體可以設置在基板110上。
如上所述，薄膜電晶體可以包含：驅動電晶體120；以及開關電晶體130。
基板110用於支撐和保護設置在其上的電致發光顯示裝置的部件。
近來，可以使用諸如塑膠之具有可撓性特性的可撓性材料用於可撓性基板。
可撓性基板可以是膜的形式，其包含由聚酯系聚合物、矽酮類聚合物、丙烯酸聚合物、聚烯烴聚合物及其共聚物組成的群組的其中之一。
第一遮光層125a可以設置在基板110上。
第一遮光層125a可以設置在驅動電晶體120下面。然而，本發明不限於此，該第一遮光層也可以設置在開關電晶體130下面。
第一遮光層125a可以由具有遮光功能的金屬材料形成，以阻擋外部光引入到驅動電晶體120的半導體層124中。
第一遮光層125a可以形成為單層或多層結構，由如鋁（Al）、鉻（Cr）、鎢（W）、鈦（Ti）、鎳（Ni）、釹（Nd）、鉬（Mo）和銅（Cu）或其合金中的任何一種不透明金屬形成。
第一緩衝層115a和第二緩衝層115b可以依序地設置在其上設置有第一遮光層125a的基板110上。
第一緩衝層115a和第二緩衝層115b可以形成為其中堆疊單個絕緣層或複數個絕緣層的結構，以阻擋從基板110引入之包含水分或氧氣的異物。第一緩衝層115a和第二緩衝層115b可以由諸如氧化矽（SiOx）、氮化矽（SiNx）或氧化鋁（AlOx）的無機絕緣材料形成為單層或多層結構。根據薄膜電晶體的類型，可以去除第一緩衝層115a和第二緩衝層115b。
第二遮光層125b可以設置在第一緩衝層115a上。
第二遮光層125b可以設置在驅動電晶體120下面。然而，本發明不限於此，第二遮光層也可以設置在開關電晶體130下面。
第二遮光層125b可以由具有遮光功能的金屬材料形成，以阻擋外部光引入到驅動電晶體120的半導體層124中。
第二遮光層125b可以形成為單層或多層結構，由如鋁（Al）、鉻（Cr）、鎢（W）、鈦（Ti）、鎳（Ni）、釹（Nd）、鉬（Mo）和銅（Cu）或其合金中的任何一種不透明金屬形成。
第二緩衝層115b可以設置在第二遮光層125b上。
在這種情況下，第二緩衝層115b可以形成為其中堆疊單個絕緣層或複數個絕緣層的結構，以阻擋從基板110引入之包含水分或氧氣的異物。第二緩衝層115b可以由單層或多層結構並由諸如氧化矽、氮化矽或氧化鋁的無機絕緣材料形成。根據薄膜電晶體的類型，可以去除第二緩衝層115b。例如，第二緩衝層115b由氧化矽形成，但本發明不限於此。
薄膜電晶體可以設置在第二緩衝層115b上。
如上文所述，圖4左側上的薄膜電晶體可以是驅動電晶體120，而圖4右側上的薄膜電晶體可以是開關電晶體130。然而，本發明不限於此，感測電晶體和補償電路也可以包含在電致發光顯示裝置中。
開關電晶體130可以透過供應給閘極線的閘極脈衝來導通，並將透過資料線供應的資料電壓傳送給驅動電晶體120的閘極電極121a和121b。
驅動電晶體120可以根據從開關電晶體130接收的訊號將透過電力線傳送的電流傳輸到陽極，並透過傳輸到陽極的電流來控制發光。
驅動電晶體120可以包含：第一閘極電極121a和第二閘極電極121b；半導體層124；源極電極122；以及汲極電極123。
開關電晶體130可以包含：閘極電極131；半導體層134；源極電極132；以及汲極電極133。
半導體層124和134可以由氧化物半導體形成。藉由使用具有高遷移率和低截止電流特性的氧化物薄膜電晶體，可以確保顯示面板的優異特性。具體來說，當面板中閘極（gate in panel，GIP）區域的驅動薄膜電晶體以與主動區域相同的方式由氧化物薄膜電晶體形成時，具有減少製程數量和成本的優點。然而，根據本發明的半導體層124和134不限於氧化物半導體。
氧化物半導體具有優異的遷移率和均勻性特性。在這種情況下，氧化物半導體可以由以下材料形成：四元金屬氧化物，例如氧化銦錫鎵鋅（InSnGaZnO）基材料；三元金屬氧化物，例如氧化銦鎵鋅（InGaZnO）基材料、氧化銦錫鋅（InSnZnO）基材料、氧化銦鋁鋅（InAlZnO）基材料、氧化錫鎵鋅（SnGaZnO）基材料、鋁鎵鋅氧化物（AlGaZnO）基材料和錫鋁鋅氧化物（SnAlZnO）基材料；二元金屬氧化物，例如氧化銦鋅（InZnO）基材料、氧化錫鋅（SnZnO）基材料、氧化鋁鋅（AlZnO）基材料、氧化鋅鎂（ZnMgO）基材料，氧化錫鎂（SnMgO）基材料、氧化銦鎂（InMgO）基材料、氧化銦（InO）基材料、氧化錫（SnO）基材料、氧化銦鎵（InGaO）基材料、氧化鋅（ZnO）基材料等。各個元件的組成比例沒有限制。
半導體層124和134可以包含：源極區124s和134s及汲極區124d和134d，含有p型雜質或n型雜質；以及通道區124c和134c，位於源極區124s和134s與汲極區124d和134d之間。半導體層124和134可以進一步包含低濃度摻雜區，位於與通道區124c和134c相鄰的源極區124s和134s與汲極區124d和134d之間，但本發明不限於此。
源極區124s和134s以及汲極區124d和134d是以高濃度摻雜有雜質的區域，並可以分別連接到薄膜電晶體的源極電極122和132及汲極電極123和133。
作為雜質離子，可以使用p型雜質或n型雜質。p型雜質可以是硼（B）、鋁（Al）、鎵（Ga）和銦（In）中的一種，而n型雜質可以是磷（P）、砷（As）、和銻（Sb），但本發明不限於此。
通道區124c和134c可以根據N-MOS或P-MOS的薄膜電晶體結構，摻雜有n型雜質或p型雜質。
閘極絕緣層115c可以設置在半導體層124和134上。
閘極絕緣層115c由單層氧化矽（SiOx）或氮化矽（SiNx）或其多層組成，並可以設置在第一閘極電極121a和第二閘極電極121b與半導體層124之間，使得流過驅動電晶體120的半導體層124的電流不流入第一閘極電極121a和第二閘極電極121b中。另外，閘極絕緣層115c可以設置在閘極電極131與半導體層134之間，使得流過開關電晶體130的半導體層134的電流不流入閘極電極131中。氧化矽的延展性比金屬差，但延展性優於氮化矽，並可以根據其特性形成為單層或多層。
閘極電極121a、121b和131可以由導電金屬形成的單層或多層組成，該些導電金屬例如為銅（Cu）、鋁（Al）、鉻（Cr）、鉬（Mo）、金（Au）、鈦（Ti）、鎳（Ni）和釹（Nd）或其合金，但本發明不限於此。
源極電極122和132及汲極電極123和133可以由導電金屬形成的單層或多層組成，該些導電金屬例如為銅（Cu）、鋁（Al）、鉻（Cr）、鉬（Mo）、金（Au）、鈦（Ti）、鎳（Ni）和釹（Nd）或其合金，但本發明不限於此。
層間絕緣層115d可以設置在閘極電極121a和131與閘極電極121b、源極電極122和132及汲極電極123和133之間。本文中，層間絕緣層115d可以由單層氧化矽（SiOx）或氮化矽（SiNx）或其多層形成。
在這種情況下，驅動電晶體120的源極電極122可以通過第一接觸孔140a電性連接到半導體層124的源極區124s（也參見圖7E），且驅動電晶體120的汲極電極123可以通過第二接觸孔140b電性連接到半導體層124的汲極區124d。另外，驅動電晶體120的汲極電極123可以通過第三接觸孔140c電性連接到第二遮光層125b。
並且，開關電晶體130的源極電極132可以通過第四接觸孔140d電性連接到半導體層134的源極區134s（也參見圖7E），且其汲極電極133可以通過第五接觸孔140e電性連接到半導體層134的汲極區134d。
同時，根據本發明一示例性實施例的驅動電晶體120的特徵在於，其具有串聯的三個薄膜電晶體的結構，該些薄膜電晶體具有不同厚度的介電層，換句話說，具體來說，其具有兩個具有相同厚度的2-1電晶體T2-1和一個具有與2-1電晶體T2-1厚度不同的厚度的2-2電晶體T2-2。亦即，其特徵在於將現有的薄膜電晶體改為具有串聯的三個薄膜電晶體的結構，該些薄膜電晶體具有不同厚度的介電層。然而，本發明不限於此，本發明的驅動電晶體可以具有串聯的四個或更多個薄膜電晶體的結構，該些薄膜電晶體具有不同厚度的介電層。
為此，本發明一示例性實施例的特徵在於包含：兩個第一閘極電極121a，位於現有的閘極電極層上；以及一個第二閘極電極121b，位於與源極電極122和汲極電極123相同的層上。
兩個第一閘極電極121a彼此間隔開一預定距離（間隔），而第二閘極電極121b可以設置在第一閘極電極121a上面以覆蓋該預定距離。
在這種情況下，其特徵在於，在第一閘極電極121a外部的半導體層124構成源極區124s和汲極區124d，而在第一閘極電極121a和第二閘極電極121b下面的半導體層124構成通道區124c。並且，其特徵在於，一個第一閘極電極121a的邊緣和源極區124s與通道區124c之間的邊界可以自對齊（例如，彼此對齊），而另一個第一閘極電極121a的邊緣和汲極區124d與通道區124c之間的邊界可以自對齊。
第二閘極電極121b可以與第一閘極電極121a的至少一部分重疊，但不限於此。第二閘極電極121b可以設置在源極電極122與汲極電極123之間。
第二閘極電極121b可以通過第六接觸孔140f電性連接到第一閘極電極121a。
由於第二閘極電極121b位於源極電極122和汲極電極123設於其上的層上，因此與第一閘極電極121a相比，第二閘極電極121b設置在距通道區124c相對較遠的距離處。亦即，在第一閘極電極121a與通道區124c之間僅設置（插入）一層介電層，即僅設置閘極絕緣層115c，然而，在第二閘極電極121b與通道區124c之間可以設置（插入）兩層介電層，亦即閘極絕緣層115c和層間絕緣層115d。因此，可以構造為串聯的三個薄膜電晶體的結構，其具有不同厚度的介電層。另外，第二閘極電極121b與通道區124c之間的介電層的厚度大於現有情況，因此導致電容減少，並因此可以增加次臨界擺幅（SS）。具體來說，由於可以只將閘極絕緣層115c作為介電層施加在驅動電晶體120以外的電晶體中，因此可以藉由使用具有與現有絕緣層相同的厚度的閘極絕緣層115c來防止低灰階點，而不增加外框寬度。
作為參考，次臨界擺幅（SS）可以解釋為將電流增加10倍所需的閘極電壓的增加量。亦即，隨著次臨界擺幅（SS）減小，即使閘極電壓稍微升高，也表示電流量呈指數快速增加，並且元件可以更快速地開啟/關閉。
亦即，目前顯示裝置的其中一個問題是以低灰階所表示的點。以低灰階所表示的點的原因可以視為驅動電晶體的次臨界區域中的電流差大。由於汲極電流根據閘極電壓的變化大，因此藉由補償來控制對應的區域並不容易。亦即，由於驅動電晶體的次臨界擺幅（SS）低，可能會出現低灰階點。對於次臨界擺幅（SS）的增加，當緩衝層的厚度減少以增加半導體層與遮光層之間的電容時，半導體層與遮光層之間的斷連可能會有問題。另外，為了增加次臨界擺幅（SS），當增加閘極絕緣層的厚度以減小半導體層與閘極電極之間的電容以便增加次臨界擺幅（SS）時，外框寬度可以因GIP驅動電流的減少而增加。亦即，當驅動電晶體的閘極絕緣層的厚度增加時，GIP電晶體的閘極絕緣層的厚度也增加，使得GIP驅動電流減少並且外框寬度增加。
因此，本發明的特徵在於，透過改變驅動電晶體120的結構，僅增加驅動電晶體120的次臨界擺幅（SS），而沒有損失GIP驅動電流。亦即，本發明的特徵在於，改變驅動電晶體120以具有串聯的三個或更多個薄膜電晶體的結構，該些薄膜電晶體具有不同厚度的介電層。因此，根據第一閘極電極121a位於兩側的2-1電晶體（圖2中的T2-1）可以採用現有的閘極絕緣層115c，亦即，例如，具有約1500Å厚度的閘極絕緣層115c，並且根據第二閘極電極121b介於2-1電晶體T2-1之間位於兩側的2-2電晶體（圖2中的T2-2），除了厚度約為1500Å的閘極絕緣層115c以外，可以進一步採用層間絕緣層115d，其厚度例如約為2000至3000Å。
因此，在2-2電晶體T2-2的情況下，第二閘極電極121b與通道區124c之間的電容減小，導致閘極調變能力降低，使得驅動電晶體120的次臨界擺幅（SS）增加。
圖6是薄膜電晶體顯示汲極電流相對於閘極電壓的特性圖。
圖6中的實線顯示比較示例的驅動電晶體的傳輸特性，而圖6中的虛線顯示根據本發明一示例性實施例作為一示例的驅動電晶體的傳輸特性。亦即，圖6中的實線顯示現有之具有單一厚度的介電層的驅動電晶體的傳輸特性，而圖6中的虛線顯示根據本發明一示例性實施例之具有兩種不同厚度的介電層的驅動電晶體的傳輸特性。
參照圖6，可以看出，與比較例相比，本發明一示例性實施例的驅動電晶體的傳輸曲線在臨界電壓下更平緩。亦即，可以看出，比較例的次臨界擺幅（SS）為0.25，而本發明一示例性實施例的次臨界擺幅（SS）為0.60，增加了約140％。
作為參考，次臨界擺幅（SS）可以解釋為將電流增加10倍所需的閘極電壓的增加量。亦即，隨著次臨界擺幅（SS）減小，即使閘極電壓稍微升高，也表示電流量呈指數快速增加，並且元件可以更快速地開啟/關閉。
例如，次臨界擺幅（SS）可以視為1nA的範圍內轉移曲線的斜率的倒數，亦即1x10 -9A至10nA，亦即圖6的轉移曲線中的1x10 -8A。作為參考，在圖6中，僅顯示根據本發明一示例性實施例的驅動電晶體的次臨界擺幅（SS），但其可以以相同的方式應用於根據比較例的驅動電晶體。
如上文所述，根據本發明的一示例性實施例，可以藉由選擇性地增加驅動電晶體的介電層的厚度來增加次臨界擺幅（SS），而不降低GIP驅動能力。因此，可以防止低灰階點，而不會產生諸如半導體層斷開和外框寬度增加之類的製程問題。
同時，本發明的特徵在於，在形成第一閘極電極圖案後，半導體層被離子摻雜以形成源極區和汲極區，並且第一閘極圖案被圖案化以形成複數個第一閘極電極。在這種情況下，本發明的特徵在於，藉由在半導體層的離子摻雜過程中使用第一閘極電極圖案作為遮罩，因此允許自對齊，其中，通道的長度與第一閘極電極圖案的寬度相匹配。另外，本發明的特徵在於，當在形成第一閘極電極之後形成源極電極和汲極電極時，第二閘極電極形成在複數個第一閘極電極上面。下文將透過本發明的製造製程對此進行詳細描述。
圖7A至圖7F是依序顯示圖4的薄膜電晶體的製造製程的一部分的剖面圖。
圖7A至圖7F是顯示驅動電晶體和開關電晶體的製造製程的剖面圖，作為一示例。圖7A至圖7F的左側依序顯示驅動電晶體的製程，而圖7A至圖7F的右側依序顯示開關電晶體的製程。
參照圖7A，第一遮光層125a可以形成在基板110上。
近來，可以使用諸如塑膠之具有可撓性特性的可撓性材料用於可撓性基板110。
可撓性基板110可以是膜的形式，其包含由聚酯系聚合物、矽酮類聚合物、丙烯酸聚合物、聚烯烴聚合物及其共聚物組成的群組的其中之一。
第一遮光層125a可以設置在驅動電晶體下面。然而，本發明不限於此，第一遮光層也可以設置在開關電晶體下面。
第一遮光層125a可以形成為單層或多層結構，其由如鋁（Al）、鉻（Cr）、鎢（W）、鈦（Ti）、鎳（Ni）、釹（Nd）、鉬（Mo）和銅（Cu）或其合金中的任何一種不透明金屬形成。
接下來，第一緩衝層115a可以形成在其上形成有第一遮光層125a的基板110上。第一緩衝層115a可以由諸如氧化矽（SiOx）、氮化矽（SiNx）或氧化鋁（AlOx）的無機絕緣材料形成為單層或多層結構。
接下來，第二遮光層125b可以形成在第一緩衝層115a上。
第二遮光層125b可以設置在驅動電晶體下面。然而，本發明不限於此，第二遮光層可以設置在開關電晶體下面。
第二遮光層125b可以形成為單層或多層結構，其由如鋁（Al）、鉻（Cr）、鎢（W）、鈦（Ti）、鎳（Ni）、釹（Nd）、鉬（Mo）和銅（Cu）或其合金中的任何一種不透明金屬形成。
第二遮光層125b可以形成以與第一遮光層125a的一部分重疊。
接下來，第二緩衝層115b可以形成在第二遮光層125b上。
第二緩衝層115b可以形成為單層或多層結構，其由諸如氧化矽、氮化矽或氧化鋁的無機絕緣材料形成。
接下來，半導體層124和134可以形成在第二緩衝層115b上。
半導體層124和半導體層134可以由氧化物半導體形成，但不限於此，並可以由非晶矽或多晶矽形成。
半導體層124和134可以包含：驅動電晶體半導體層124；以及開關電晶體半導體層134。
驅動電晶體半導體層124可以形成以與第二遮光層125b的一部分重疊。
接下來，參照圖7B，閘極絕緣層115c可以形成在半導體層124和134上。
閘極絕緣層115c可以由單層氧化矽（SiOx）或氮化矽（SiNx）或其多層形成。
接下來，第一閘極電極圖案121P可以形成在閘極絕緣層115c上的驅動電晶體半導體層124上面，並且同時，閘極電極131形成在開關電晶體半導體層134上面。
第一閘極電極圖案121P可以形成以與驅動電晶體半導體層124的中心部分重疊。
第一閘極電極圖案121P和閘極電極131可以由導電金屬形成的單層或多層形成，該些導電金屬例如為銅（Cu）、鋁（Al）、鉻（Cr）、鉬（Mo）、金（Au）、鈦（Ti）、鎳（Ni）和釹（Nd）或其合金，但本發明不限於此。
接下來，參照圖7C，使用第一閘極電極圖案121P和閘極電極131作為遮罩將離子注入到半導體層124和134的預定區域中，從而形成源極區124s和134s及汲極區124d和134d。
作為雜質離子，可以使用p型雜質或n型雜質。p型雜質可以是硼（B）、鋁（Al）、鎵（Ga）和銦（In）中的一種，而n型雜質可以是磷（P）、砷（As）、和銻（Sb），但本發明不限於此。
在這種情況下，源極區124s和134s及汲極區124d和134d是以高濃度注入雜質的區域，而其中未注入離子的通道區124c和134c可以形成在源極區124s和134s與汲極區124d和134d之間。
低濃度摻雜區可以進一步包含在與通道區124c和134c相鄰的源極區124s和134s與汲極區124d和134d之間，但本發明不限於此。
在這種情況下，在第一閘極電極圖案121P外部的驅動電晶體半導體層124構成驅動電晶體的源極區124s和汲極區124d，而在閘極電極131外部的開關電晶體半導體層134可以構成開關電晶體的源極區134s和汲極區134d。
亦即，第一閘極電極圖案121P的一個外邊緣和驅動電晶體的源極區124s與通道區124c之間的邊界可以自對齊，而第一閘極電極圖案121P的另一個外邊緣和驅動電晶體的汲極區124d與通道區124c之間的邊界可以自對齊。此外，閘極電極131的一個外邊緣和開關電晶體的源極區134s與通道區134c之間的邊界可以自對齊，而閘極電極131的另一個外邊緣和開關電晶體的汲極區134d與通道區134c之間的邊界可以自對齊。
接下來，參照圖7D，複數個第一閘極電極121a可以藉由將第一閘極電極圖案121P圖案化來形成。
圖7D顯示藉由去除第一閘極電極圖案121P的中心部分的一部分來形成兩個第一閘極電極121a的情況，作為一示例，但本發明不限於此。三個或更多個第一閘極電極121a可以藉由去除第一閘極電極圖案121P除了第一閘極電極圖案121P的兩個邊緣以外的部分來形成。
因此，閘極絕緣層115c可以暴露在兩個第一閘極電極121a之間，並且驅動電晶體半導體層124的通道區124c可以位於暴露的閘極絕緣層115c下面。
兩個第一閘極電極121a可以彼此分開一預定距離（間隔）。
接下來，參照圖7E，層間絕緣層115d可以形成在第一閘極電極121a和閘極電極131上。
層間絕緣層115d可以由氧化矽（SiOx）或氮化矽（SiNx）的單層或其多層形成，並可以形成為厚度大於閘極絕緣層115c的厚度。
接下來，可以選擇性地去除閘極絕緣層115c和層間絕緣層115d，以形成暴露出驅動電晶體半導體層124的源極區124s的第一接觸孔140a和暴露出驅動電晶體半導體層124的汲極區124d的第二接觸孔140b。另外，可以藉由選擇性地去除第二緩衝層115b、閘極絕緣層115c和層間絕緣層115d來形成暴露出第二遮光層125b的第三接觸孔140c。
此外，可以選擇性地去除閘極絕緣層115c和層間絕緣層115d，以形成暴露出開關電晶體半導體層134的源極區134s的第四接觸孔140d和暴露出開關電晶體半導體層134的汲極區134d的第五接觸孔140e。
接下來，參照圖7F，源極電極122和132、汲極電極123和133以及第二閘極電極121b可以形成在層間絕緣層115d上。
源極電極122和132、汲極電極123和133以及第二閘極電極121b可以由導電金屬形成的單層或多層形成，該些導電金屬例如為銅（Cu）、鋁（Al）、鉻（Cr）、鉬（Mo）、金（Au）、鈦（Ti）、鎳（Ni）和釹（Nd）或其合金，但本發明不限於此。
在這種情況下，驅動電晶體的源極電極122可以通過第一接觸孔140a電性連接到驅動電晶體半導體層124的源極區124s。此外，驅動電晶體的汲極電極123可以通過第二接觸孔140b電性連接到驅動電晶體半導體層124的汲極區124d，同時驅動電晶體的汲極電極123可以通過第三接觸孔140c電性連接到第二遮光層125b。
並且，開關電晶體的源極電極132可以通過第四接觸孔140d電性連接到開關電晶體半導體層134的源極區134s，並且開關電晶體的汲極電極133可以通過第五接觸孔140e電性連接到開關電晶體半導體層134的汲極區134d。
第二閘極電極121b可以設置在第一閘極電極121a上面以覆蓋兩個第一閘極電極121a之間的預定距離。
在這種情況下，在第一閘極電極121a外部的驅動電晶體半導體層124構成源極區124s和汲極區124d，而在第一閘極電極121a和第二閘極電極121b下面的驅動電晶體半導體層124構成通道區124c。一個第一閘極電極圖案121a的外邊緣和驅動電晶體半導體層124的源極區124s與通道區124c之間的邊界可以自對齊，而另一個第一閘極電極圖案121a的外邊緣和驅動電晶體半導體層124的汲極區124d與通道區124c之間的邊界可以自對齊。
第二閘極電極121b可以與第一閘極電極121a的至少一部分重疊，但不限於此。第二閘極電極121b可以設置在源極電極122與汲極電極123之間。
第二閘極電極121b可以通過第六接觸孔140f電性連接到第一閘極電極121a（參見圖3和圖5）。
同時，本發明的驅動電晶體的特徵在於，其具有串聯的三個或更多個薄膜電晶體的結構，並且將參照圖8詳細描述具有串聯的四個薄膜電晶體的結構的情況。
圖8是顯示根據本發明另一示例性實施例的薄膜電晶體的一示例的剖面圖。
由於圖8實施例的其他配置與上述圖3至圖5實施例的配置基本上相同，僅不同在於三個第一閘極電極221a的配置，因此將省略重複的描述。相同的元件符號將用於相同的部件。
在圖8中，為了便於描述，僅顯示驅動電晶體的剖面結構，並且開關電晶體、掃描電晶體、感測電晶體和GIP電晶體與前述實施例的元件基本上相同。
參照圖8，第一遮光層125a可以設置在基板110上。
第一遮光層125a可以設置在驅動電晶體下面。
第一緩衝層115a和第二緩衝層115b可以依序地設置在其上設置有第一遮光層125a的基板110上。
第二遮光層125b可以設置在第一緩衝層115a上。
第二遮光層125b可以設置在驅動電晶體下面。
第二緩衝層115b可以設置在第二遮光層125b上。
驅動電晶體可以設置在第二緩衝層115b上。
驅動電晶體可以包含：第一閘極電極221a和第二閘極電極221b；半導體層124；源極電極122；以及汲極電極123。
半導體層124可以包含：源極區124s和汲極區124d，含有p型雜質或n型雜質；以及通道區124c，位於源極區124s與汲極區124d之間。低濃度摻雜區可以進一步包含在與通道區124c相鄰的源極區124s與汲極區124d之間，，但本發明不限於此。
源極區124s和汲極區124d是以高濃度摻雜有雜質的區域，並可以分別連接到驅動電晶體的源極電極122和汲極電極133。
閘極絕緣層115c可以設置在半導體層124上。
層間絕緣層115d可以設置在閘極電極221a與閘極電極221b、源極電極122和汲極電極123之間。
驅動電晶體的源極電極122可以通過第一接觸孔140a電性連接到半導體層124的源極區124s，且驅動電晶體的汲極電極123可以通過第二接觸孔140b連接到半導體層124的汲極區124d。另外，驅動電晶體的汲極電極123可以通過第三接觸孔140c電性連接到第二遮光層125b。
同時，根據本發明另一示例性實施例的驅動電晶體的特徵在於，其具有串聯的四個薄膜電晶體的結構，該些薄膜電晶體具有不同厚度的介電層。
為此，本發明另一示例性實施例的特徵在於包含：三個第一閘極電極221a，位於現有的閘極電極層上；以及一個第二閘極電極221b，位於源極電極122和汲極電極123置於其上的層上。
三個第一閘極電極221a彼此間隔開一預定距離（間隔），第二閘極電極221b可以設置在第一閘極電極221a上面以覆蓋該預定距離。
在這種情況下，在第一閘極電極221a外部的半導體層124構成源極區124s和汲極區124d，且第一閘極電極221a和第二閘極電極221b下面的半導體層124構成通道區124c。此外，一個第一閘極電極圖案221a的外邊緣和源極區124s與通道區124c之間的邊界可以自對齊，而另一個第一閘極電極圖案221a的外邊緣和汲極區124d與通道區124c之間的邊界可以自對齊。
第二閘極電極221b可以與第一閘極電極221a的至少一部分重疊，但不限於此。第二閘極電極221b可以設置在源極電極122與汲極電極123之間。
如上所述，第二閘極電極221b可以通過第六接觸孔140f電性連接到第一閘極電極221a。
同時，當顯示裝置是電致發光顯示裝置時，包含陽極、發光單元和陰極的發光元件可以設置在薄膜電晶體上面。
發光單元用於發光，並可以在電洞注入層（HIL）、電洞傳輸層（HTL）、發光層、電子傳輸層（ETL）和電子注入層（EIL）之中包含至少一層。根據電致發光顯示裝置的結構或特性，可以省略發光單元的一些部件。此處，作為發光層，可以使用電致發光層和無機發光層。
另外，封裝層可以設置在發光元件上。
具體來說，封裝層、第一級保護層、有機層和第二級保護層可以依序形成在其上形成有發光元件的基板110的上表面上，以形成用作封裝單元的封裝層。然而，構成封裝層的無機層和有機層的數量不限於此。
在第一級保護層的情況下，由於其由無機絕緣層形成，因此堆疊覆蓋性因較低的台階而不佳。然而，由於有機層用作平坦化單元，因此第二級保護層不會受到由於底層造成的台階的影響。另外，由於由聚合物形成的有機層的厚度足夠厚，因此可以補償由異物造成的裂紋，並且其可以稱為異物防止層。
為了封裝，可以安置多層保護膜以面對包含第二級保護層的基板110的前表面，並且具有黏合特性的透明黏合劑可以插入在封裝層與保護層之間。
用於防止從外部入射的光反射的偏光板可以附接在保護膜上，但本發明不限於此。
本發明的示例性實施例也可以描述如下。
根據本發明的態樣，提供了一種薄膜電晶體。該薄膜電晶體包括：半導體層；第一絕緣層，設置在該半導體層上；兩個或更多個第一閘極電極，設置在該第一絕緣層上並且彼此分開；第二絕緣層，設置在該第一閘極電極上；源極電極和汲極電極，設置在該第二絕緣層上，並分別電性連接至該半導體層的源極區及汲極區；以及第二閘極電極，設置在該第一閘極電極上面，其中，在該源極區與該汲極區之間可以配置通道區。
該第二閘極電極可以設置在該第二絕緣層上，並位於源極電極與汲極電極之間。
兩個或更多個分開的第一閘極電極可以彼此間隔開一預定距離，並且第二閘極電極可以設置在該第一閘極電極上面以覆蓋該預定距離。
在該第一閘極電極外部的該半導體層可以構成該源極區和該汲極區，且在該第一閘極電極和該第二閘極電極下面的該半導體層可以構成該通道區。
一個第一閘極電極的外邊緣和該源極區與該通道區之間的邊界可以自對齊，而另一個第一閘極電極的外邊緣和該汲極區與該通道區之間的邊界可以自對齊。
該第二閘極電極可以與該第一閘極電極的至少一部分重疊。
該第二閘極電極可以通過接觸孔電性連接到該第一閘極電極。
該第二絕緣層的厚度可以大於該第一絕緣層的厚度。
根據本發明的態樣，提供了一種電致發光顯示裝置。該電致發光顯示裝置，包括：第一薄膜電晶體和第二薄膜電晶體，設置在基板上；以及發光元件，設置在第一薄膜電晶體及第二薄膜電晶體上面，其中，該第一薄膜電晶體包含：半導體層，設置在該基板上；閘極絕緣層，設置在該半導體層上；兩個或更多個第一閘極電極，設置在該閘極絕緣層上並且彼此分開；層間絕緣層，設置在該第一閘極電極上；源極電極和汲極電極，設置在該層間絕緣層上，並分別電性連接至該半導體層的源極區和汲極區；以及第二閘極電極，設置在該第一閘極電極上面，其中，在該源極區與該汲極區之間配置通道區，以及其中，該第二薄膜電晶體包含：半導體層，設置在該基板上；該閘極絕緣層，設置在該半導體層上；閘極電極，設置在該閘極絕緣層上，該層間絕緣層，設置在該閘極電極上；以及源極電極和汲極電極，設置在該層間絕緣層上。
該電致發光顯示裝置可以進一步包括：第一遮光層，設置在該基板上；第一緩衝層，設置在該第一遮光層上；第二遮光層，設置在該第一緩衝層上；以及第二緩衝層，設置在該第二遮光層上。
該第一遮光層和該第二遮光層可以設置在該第一薄膜電晶體之下。
該第二閘極電極可以設置在該層間絕緣層上，並位於該第一薄膜電晶體的該源極電極與該汲極電極之間。
該兩個或更多個分開的第一閘極電極可以彼此間隔開一預定距離，並且第二閘極電極可以設置在該第一閘極電極上面以覆蓋該預定距離。
該第二閘極電極可以與該第一閘極電極的至少一部分重疊。
該第二閘極電極可以通過接觸孔電性連接至該第一閘極電極。
該層間絕緣層的厚度可以大於該閘極絕緣層的厚度。
該第一薄膜電晶體可以包含驅動電晶體。
該第二薄膜電晶體可以包含：開關電晶體；掃描電晶體；感測電晶體；以及面板內閘極（GIP）電晶體。
根據本發明的態樣，提供了一種驅動電晶體。該驅動電晶體，包括：兩個或更多個第一薄膜電晶體和一第二薄膜電晶體，其等彼此串聯地佈置，其中，該兩個或更多個第一薄膜電晶體中的每一個和該第二薄膜電晶體具有共同主動區，其中，該兩個或更多個第一薄膜電晶體中的每一個的第一閘極電極和該第二薄膜電晶體的第二閘極電極設置在該共同主動區的同一側，以及其中，該第二薄膜電晶體的該第二閘極電極與該共同主動區之間的距離大於該兩個或更多個第一薄膜電晶體中的每一個的第一閘極電極與該共同主動區之間的距離。
該共同主動區可以包含：源極區；汲極區；以及通道區，並且在該源極區與該汲極區之間可以配置通道區。
該兩個或更多個第一薄膜電晶體的該第一閘極電極可以彼此間隔開一預定距離，並且該第二薄膜電晶體的該第二閘極電極可以設置在每一個第一閘極電極上面以覆蓋該預定距離。
儘管本發明的示例性實施例參考附圖詳細描述，但本發明不限於此，並可以在不脫離本發明的技術構思的情況下以多種不同的形式實施。因此，本發明的示例性實施例僅用於說明而提供，而不旨在限制本發明的技術概念。本發明的技術概念的範疇不限於此。因此，應該理解的是，上述示例性實施例在所有態樣都是說明性的，並不會限制本發明。本發明的保護範圍應基於以下申請專利範圍來解釋，並且在其等同範圍內的所有技術概念應解釋為落入本發明的範疇內。
本申請案主張在大韓民國於2022年9月2日提交之韓國專利申請第10-2022-0111629號的權益和優先權，本發明引用其全文並將其明確併入本發明中。
100:電致發光顯示裝置 110:基板 120:驅動電晶體 122,132:源極電極 123,133:汲極電極 124:半導體層、驅動電晶體半導體層 130:開關電晶體 131:閘極電極 134:半導體層、開關電晶體半導體層 115a:第一緩衝層 115b:第二緩衝層 115c:閘極絕緣層 115d:層間絕緣層 121a,221a:閘極電極、第一閘極電極 121b,221b:閘極電極、第二閘極電極 121P:第一閘極電極圖案 124c,134c:通道區 124d,134d:汲極區 124s,134s:源極區 125a:第一遮光層 125b:第二遮光層 140a:第一接觸孔 140b:第二接觸孔 140c:第三接觸孔 140d:第四接觸孔 140e:第五接觸孔 140f:第六接觸孔 Cst:電容器 DCS:資料控制訊號 DD:資料驅動器 DL:資料線 EM:發射控制訊號 ESL:發射控制訊號線 EVDD:高電位電源訊號 EVSS:低電位電源訊號 GCS:閘極控制訊號 GD:閘極驅動器 ISL:初始化訊號線 PL:高電位電力線 PN:顯示面板 RGB:影像資料 SCAN1:第一掃描訊號 SCAN2:第二掃描訊號 SL:掃描線、第一掃描線、第二掃描線 SP:子像素 SYNC:同步訊號 T1:第一電晶體 T2:第二電晶體 T2-1:2-1電晶體 T2-2:2-2電晶體 T3:第三電晶體 T4:第四電晶體 T5:第五電晶體 T6:第六電晶體 TC:時序控制器 Vdata:資料訊號 Vini:初始化訊號
圖1是根據本發明一示例性實施例的電致發光顯示裝置的示意性配置圖。 圖2是圖1的電致發光顯示裝置的子像素的電路圖。 圖3是圖1的電致發光顯示裝置的平面圖。 圖4是沿圖3的I-I’線所截取的剖面圖。 圖5是沿圖3的II-II’線所截取的剖面圖。 圖6是薄膜電晶體顯示汲極電流相對於閘極電壓的特性圖。 圖7A至圖7F是依序顯示圖4的薄膜電晶體的製造製程的一部分的剖面圖。 圖8是顯示根據本發明另一示例性實施例的薄膜電晶體的一示例的剖面圖。
130:開關電晶體
Cst:電容器
DL:資料線
EM:發射控制訊號
ESL:發射控制訊號線
EVDD:高電位電源訊號
EVSS:低電位電源訊號
ISL:初始化訊號線
PL:高電位電力線
SCAN1:第一掃描訊號
SCAN2:第二掃描訊號
SL:掃描線、第一掃描線、第二掃描線
SP:子像素
T1:第一電晶體
T2:第二電晶體
T2-1:2-1電晶體
T2-2:2-2電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
Vdata:資料訊號
Vini:初始化訊號

Claims (21)

  1. 一種薄膜電晶體，包括： 一半導體層； 一第一絕緣層，設置在該半導體層上； 兩個或更多個第一閘極電極，設置在該第一絕緣層上並且彼此分開； 一第二絕緣層，設置在該些第一閘極電極上； 一源極電極和一汲極電極，設置在該第二絕緣層上，並分別電性連接至該半導體層的一源極區和一汲極區；以及 一第二閘極電極，設置在該第一閘極電極上， 其中，在該源極區與該汲極區之間配置一通道區。
  2. 如請求項1所述之薄膜電晶體，其中，該第二閘極電極設置在該第二絕緣層上，並位於源極電極與汲極電極之間。
  3. 如請求項1所述之薄膜電晶體，其中，該兩個或更多個分開的第一閘極電極以一預定距離彼此間隔開，並且一第二閘極電極設置在該第一閘極電極上面以覆蓋該預定距離。
  4. 如請求項1所述之薄膜電晶體，其中，該第一閘極電極外部的該半導體層構成該源極區和該汲極區，並且該些第一閘極電極和該第二閘極電極下面的該半導體層構成該通道區。
  5. 如請求項4所述之薄膜電晶體，其中，一個第一閘極電極的一外邊緣與該源極區和該通道區之間的一邊界自對齊，而另一個第一閘極電極的一外邊緣與該汲極區和該通道區之間的一邊界自對齊。
  6. 如請求項1所述之薄膜電晶體，其中，該第二閘極電極與該些第一閘極電極的至少一部分重疊。
  7. 如請求項1所述之薄膜電晶體，其中，該第二閘極電極通過一接觸孔電性連接到該些第一閘極電極。
  8. 如請求項1所述之薄膜電晶體，其中，該第二絕緣層的厚度大於該第一絕緣層的厚度。
  9. 一種電致發光顯示裝置，包括： 一第一薄膜電晶體和一第二薄膜電晶體，設置在一基板上；以及 一發光元件，設置在該第一薄膜電晶體及該第二薄膜電晶體上面， 其中，該第一薄膜電晶體包含： 一第一半導體層，設置在該基板上； 一閘極絕緣層，設置在該第一半導體層上； 兩個或更多個第一閘極電極，設置在該閘極絕緣層上並且彼此分開； 一層間絕緣層，設置在該些第一閘極電極上； 一第一源極電極和一第一汲極電極，設置在該層間絕緣層上，並分別電性連接至該第一半導體層的一源極區和一汲極區；以及 一第二閘極電極，設置在該些第一閘極電極上面， 其中，在該源極區與該汲極區之間設置一通道區；以及 其中，該第二薄膜電晶體包含： 一第二半導體層，設置在該基板上； 該閘極絕緣層，設置在該第二半導體層上； 一第三閘極電極，設置在該閘極絕緣層上； 該層間絕緣層，設置在該閘極電極上，以及 一第二源極電極和一第二汲極電極，設置在該層間絕緣層上。
  10. 如請求項9所述之電致發光顯示裝置，進一步包括： 一第一遮光層，設置在該基板上； 一第一緩衝層，設置在該第一遮光層上； 一第二遮光層，設置在該第一緩衝層上；以及 一第二緩衝層，設置在該第二遮光層上。
  11. 如請求項10所述之電致發光顯示裝置，其中，該第一遮光層和該第二遮光層設置在該第一薄膜電晶體之下。
  12. 如請求項9所述之電致發光顯示裝置，其中，該第二閘極電極設置在該層間絕緣層上，並位於該第一薄膜電晶體的該第一源極電極與該第一汲極電極之間。
  13. 如請求項9所述之電致發光顯示裝置，其中，該兩個或更多個分開的第一閘極電極以一預定距離彼此間隔開，並且該第二閘極電極設置在該第一閘極電極上面以覆蓋該預定距離。
  14. 如請求項9所述之電致發光顯示裝置，其中，該第二閘極電極與該些第一閘極電極的至少一部分重疊。
  15. 如請求項9所述之電致發光顯示裝置，其中，該第二閘極電極通過一接觸孔電性連接至該第一閘極電極。
  16. 如請求項9所述之電致發光顯示裝置，其中，該層間絕緣層的厚度大於該閘極絕緣層的厚度。
  17. 如請求項9所述之電致發光顯示裝置，其中，該第一薄膜電晶體包含一驅動電晶體。
  18. 如請求項9所述之電致發光顯示裝置，其中，該第二薄膜電晶體包含：一開關電晶體；一掃描電晶體；一感測電晶體；以及一面板內閘極（GIP）電晶體。
  19. 一種驅動電晶體，包括： 兩個或更多個第一薄膜電晶體和一第二薄膜電晶體，其等彼此串聯地佈置， 其中，該兩個或更多個第一薄膜電晶體中的每一個和該第二薄膜電晶體具有一共同主動區， 其中，該兩個或更多個第一薄膜電晶體中的每一個的一第一閘極電極和該第二薄膜電晶體的一第二閘極電極設置在該共同主動區的同一側，以及 其中，該第二薄膜電晶體的該第二閘極電極與該共同主動區之間的距離大於該兩個或更多個第一薄膜電晶體中的每一個的該一閘極電極與該共同主動區之間的距離。
  20. 如請求項19所述之驅動電晶體，其中，該共同主動區域包含一源極區、一汲極區和一通道區，以及其中，該通道區配置在該源極區與該汲極區之間。
  21. 如請求項19所述之驅動電晶體，其中，該兩個或更多個第一薄膜電晶體的該第一閘極電極彼此間隔開一預定距離，並且該第二薄膜電晶體的該第二閘極電極設置在該些第一閘極電極中的每一個上面以覆蓋該預定距離。
TW112133278A 2022-09-02 2023-09-01 薄膜電晶體、電致發光顯示裝置及驅動電晶體 TW202412357A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0111629 2022-09-02
KR1020220111629A KR20240032525A (ko) 2022-09-02 2022-09-02 박막 트랜지스터 및 이를 갖는 전계 발광 표시 장치

Publications (1)

Publication Number Publication Date
TW202412357A true TW202412357A (zh) 2024-03-16

Family

ID=88296755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112133278A TW202412357A (zh) 2022-09-02 2023-09-01 薄膜電晶體、電致發光顯示裝置及驅動電晶體

Country Status (7)

Country Link
US (1) US20240081098A1 (zh)
JP (1) JP2024035836A (zh)
KR (1) KR20240032525A (zh)
CN (1) CN117650182A (zh)
DE (1) DE102023123616A1 (zh)
GB (1) GB2624073A (zh)
TW (1) TW202412357A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20220111629A (ko) 2021-02-02 2022-08-09 주식회사 엘지화학 점착 조성물 및 이를 포함하는 점착 필름

Also Published As

Publication number Publication date
CN117650182A (zh) 2024-03-05
GB202313273D0 (en) 2023-10-18
KR20240032525A (ko) 2024-03-12
DE102023123616A1 (de) 2024-03-07
US20240081098A1 (en) 2024-03-07
JP2024035836A (ja) 2024-03-14
GB2624073A (en) 2024-05-08

Similar Documents

Publication Publication Date Title
US20210257581A1 (en) Array substrate and method for manufacturing the same, display panel and display device
US8026667B2 (en) Electroluminescence display device having electrode power supply line
US20190013339A1 (en) Organic Light-Emitting Diode (OLED) Array Substrate and Manufacturing Method Thereof and Display Device
CN108172595B (zh) 薄膜晶体管基底
US10553658B2 (en) Encapsulation unit and organic light emitting display device including the same
WO2021023147A1 (zh) 显示基板及其制备方法、显示装置
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR20150079094A (ko) 유기전계발광표시장치 및 그 제조방법
US11227875B2 (en) Display device
US20040079945A1 (en) Device including OLED controlled by n-type transistor
US20230157089A1 (en) Display Apparatus
US20240177659A1 (en) Display substrate and display apparatus
US9728122B2 (en) Organic light emitting diode display
KR20160074333A (ko) 유기전계발광 표시장치 및 그 제조방법
JP2001100655A (ja) Ｅｌ表示装置
KR20050111152A (ko) 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
US20230389380A1 (en) Thin Film Transistor and Display Device Including the Same
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
CN112086485A (zh) 显示设备
TW202412357A (zh) 薄膜電晶體、電致發光顯示裝置及驅動電晶體
WO2023097716A1 (zh) 显示面板及显示装置
KR20150021212A (ko) 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자
CN115735427A (zh) 显示基板及其制备方法、显示装置
CN220402267U (zh) 发射显示装置
US20230209910A1 (en) Organic light emitting diode display device