TW202410190A - 蝕刻多晶矽之方法 - Google Patents

蝕刻多晶矽之方法 Download PDF

Info

Publication number
TW202410190A
TW202410190A TW112122615A TW112122615A TW202410190A TW 202410190 A TW202410190 A TW 202410190A TW 112122615 A TW112122615 A TW 112122615A TW 112122615 A TW112122615 A TW 112122615A TW 202410190 A TW202410190 A TW 202410190A
Authority
TW
Taiwan
Prior art keywords
composition
polysilicon
etching
silicon
surfactant
Prior art date
Application number
TW112122615A
Other languages
English (en)
Inventor
史蒂芬 M 比洛德
丹尼拉 懷特
Original Assignee
美商恩特葛瑞斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商恩特葛瑞斯股份有限公司 filed Critical 美商恩特葛瑞斯股份有限公司
Publication of TW202410190A publication Critical patent/TW202410190A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

本發明提供適用於在氧化矽及氮化矽存在下蝕刻多晶矽之組合物。該等組合物包含氫氧化膽鹼、諸如過碘酸之氧化劑及視情況選用之界面活性劑，且一般適用於多晶矽之蝕刻，且尤其適用於多晶矽修整以及多晶矽剝蝕(exhume)之操作。發現利用所添加之氧化劑可降低基於矽晶體定向之矽蝕刻的選擇性，發現此可降低蝕刻步驟之後的粗糙度及殘餘矽殘餘物，諸如矽(111)殘餘物之存在。

Description

蝕刻多晶矽之方法
本發明大體上係關於在氮化矽及氧化矽膜存在下選擇性地蝕刻多晶矽膜之組合物及方法。
處理半導體及微電子裝置涉及藉由稱為「蝕刻」之化學製程沈積材料層及移除材料之各種步驟。藉由蝕刻，薄遮罩層置放於沈積材料層上方。然後在遮罩中形成開口，且暴露基板之選定部分。然後，經遮罩之基板與蝕刻劑接觸，該蝕刻劑經由遮罩中之開口接觸底層基板之材料且以化學方式降解及移除基板之材料以在基板中形成開口(三維空間)。
一種此類犧牲材料為多晶矽。多晶矽之典型移除方法包括乾式蝕刻及濕式蝕刻方法。在各向異性濕式蝕刻之情況下，已使用諸如氫氧化四甲銨(TMAH)及鹼金屬氫氧化物之鹼。然而，在最終裝置產品之表面處不希望有任何殘餘鹼金屬離子，且TMAH由於其為神經毒素而並非較佳的。另外，TMAH及KOH對n摻雜多晶矽亦展現比p摻雜多晶矽更高的蝕刻速率；此現象係不希望的，因為所有多晶矽物種之移除率對於存在多種多晶矽表面之某些應用係至關重要的。
因此，持續需要用於自微電子裝置基板移除多晶矽材料，尤其在亦含有氮化矽及氧化矽表面之此類裝置基板中選擇性地移除多晶矽之蝕刻組合物。
總體而言，本發明提供適用於在氧化矽及氮化矽存在下蝕刻多晶矽之組合物。該等組合物包含氫氧化膽鹼、諸如過碘酸之氧化劑及視情況選用之界面活性劑，且一般適用於多晶矽之蝕刻，且尤其適用於多晶矽修整以及多晶矽剝蝕之操作。發現利用所添加之氧化劑可降低基於矽晶體定向之矽蝕刻的選擇性，發現此可降低蝕刻步驟之後的粗糙度及殘餘矽殘餘物，諸如矽(111)殘餘物之存在。在某些實施例中，裝置基板含有多晶矽、氮化矽及氧化矽表面，且多晶矽相對於氮化矽及氧化矽之蝕刻選擇性大於約1000:1。
在一些應用中，自溝槽完全移除1-10微米之多晶矽。對於此等應用，需要高移除速率，以使製程在可接受時間內完成。介於30℃與90℃之間的溫度可用於達成大於每分鐘100 Å之速率及介於15與360分鐘之間的製程時間。
在其他應用中，需要自微電子裝置部分地移除多晶矽。在此情況下，可移除少至50 Å。移除速率在每分鐘10-100 Å之範圍內為促進對經移除量之控制所需的。此等較低速率可藉由在較低溫度下處理及藉由控制蝕刻調配物組合物來達成。
本發明之組合物亦用以避免使用已知為神經毒素之TMAH及使用可使表面污染移動離子之鹼金屬氫氧化物諸如KOH。
本發明主張申請日期為2022年6月16日之美國臨時專利第63/352,917號之優先權。優先權文獻以引用的方式併入本文中。
如本說明書及隨附申請專利範圍中所使用，除非上下文另外明確指示，否則單數形式「一(a/an)」及「該(the)」包括複數個指示物。如本說明書及隨附申請專利範圍中所使用，除非上下文另外明確指示，否則術語「或(or)」一般以其包括「及/或」之意義使用。
術語「約(about)」一般係指被認為等效於所列舉值(例如具有相同功能或結果)之數值範圍。在許多情況下，術語「約」可包括經捨入至最接近之有效數字的數字。
使用端點表示之數值範圍包括該範圍內包涵之所有數字(例如1至5包括1、1.5、2、2.75、3、3.80、4及5)。在第一態樣中，本發明提供一種組合物，其包含： a. 氫氧化膽鹼； b. 水； c. 氧化劑；及視情況選用之 d. 界面活性劑。
在某些實施例中，氧化劑選自諸如碘酸鹽及過碘酸、過錳酸鹽及過硫酸鹽之氧化劑。在一個實施例中，氧化劑以不超過約15重量百分比之量存在。在另一實施例中，氧化劑為過碘酸且以按組合物之總重量計約0.1至約1重量百分比之量存在。
在一個實施例中，該含碘氧化劑選自H 5IO 6、HIO 4或其混合物。
在某些實施例中，組合物進一步包含至少一種界面活性劑。如本文所使用，術語「界面活性劑(surfactant)」係指降低兩種液體之間或液體與固體之間之表面張力(或界面張力)的有機化合物，通常為含有疏水性基團(例如烴(例如烷基)「尾端」)及親水性基團的兩親媒性有機化合物。當存在時，適用於本文中所描述之組合物中的界面活性劑包括(但不限於)兩性鹽、陽離子界面活性劑、陰離子界面活性劑、兩性離子界面活性劑、非離子界面活性劑及其組合。例示性界面活性劑包括癸基膦酸、十二烷基膦酸(DDPA)、十二烷基苯磺酸(DDBSA)、其他R 1苯磺酸或其鹽(其中R 1為直鏈或分支鏈C 8-C 18烷基)。非離子界面活性劑包括(但不限於)聚氧乙烯月桂基醚、十二烯基丁二酸單二乙醇醯胺、乙二胺四(乙氧基化物-封端-丙氧基化物)四醇、聚乙二醇、聚丙二醇、聚乙二醇醚或聚丙二醇醚、基於環氧乙烷及環氧丙烷之嵌段共聚物、聚氧丙烯蔗糖醚、三級辛基苯氧基聚乙氧基乙醇、10-乙氧基-9,9-二甲基癸-1-胺、聚氧乙烯(9)壬基苯基醚、分支鏈聚氧乙烯(40)壬基苯基醚、分支鏈二壬基苯基聚氧乙烯、壬基苯酚烷氧基化物、聚氧乙烯山梨糖醇六油酸酯、聚氧乙烯山梨糖醇四油酸酯、聚乙二醇脫水山梨糖醇單油酸酯、脫水山梨糖醇單油酸酯、醇烷氧基化物、烷基-多葡萄糖苷、全氟丁酸鹽乙酯、1,1,3,3,5,5-六甲基-1,5-雙[2-(5-降冰片烯-2-基)乙基]三矽氧烷、單體十八烷基矽烷衍生物、矽氧烷修飾之聚矽氮烷、矽酮-聚醚共聚物及乙氧基化氟界面活性劑。陽離子界面活性劑包括(但不限於)鯨蠟基三甲基溴化銨(cetyl trimethylammonium bromide；CTAB)、十七烷氟辛烷磺酸(heptadecanefluorooctane sulfonic acid)、四乙基銨、十八烷醯三甲氯化銨、4-(4-二乙基胺基苯基偶氮)-1-(4-硝苄基)溴化吡啶、氯化鯨蠟基吡錠單水合物、苯紮氯銨、苄索氯銨苄基二甲基十二烷基氯化銨、苄基二甲基十六烷基氯化銨、十六烷基三甲基溴化銨、二甲基二(十八烷基)氯化銨、十二烷基三甲基氯化銨、十六烷基三甲基氯化銨、對甲苯磺酸鹽、二(十二烷基)二甲基溴化銨、二(氫化動物脂)二甲基氯化銨、四庚基溴化銨、四(癸基)溴化銨、及奧芬溴銨(oxyphenonium bromide)、胍鹽酸鹽(C(NH 2) 3Cl)或三氟甲磺酸鹽諸如四丁銨三氟甲烷磺酸鹽、二甲基二(十八烷基)氯化銨、二甲基二(十六烷基)溴化銨、二(氫化動物脂)二甲基氯化銨及聚氧乙烯(16)動物脂乙基銨基乙醇硫酸酯(polyoxyethylene (16) tallow ethylmonium ethosulfate)。所涵蓋之陰離子界面活性劑包括但不限於聚(丙烯酸鈉鹽)、聚丙烯酸銨、聚環氧乙烷月桂基醚鈉、磺基琥珀酸二己酯鈉(sodium dihexylsulfosuccinate)、十二烷基硫酸鈉、磺基琥珀酸二辛酯鹽、2-磺基琥珀酸酯鹽、2,3-二巰基-1-丙磺酸鹽、二環己基磺基琥珀酸酯鈉鹽、7-乙基-2-甲基-4-十一基硫酸鈉、磷酸酯氟界面活性劑、氟界面活性劑及聚丙烯酸酯。兩性離子界面活性劑包括(但不限於)炔系二醇或經修飾之炔系二醇、環氧乙烷烷基胺、N,N-二甲基十二胺N-氧化物、椰油胺丙酸鈉、3-(N,N-二甲基十四烷基銨基)丙磺酸鹽及(3-(4-庚基)苯基-3-羥丙基)二甲基銨基丙烷磺酸酯。在一個實施例中，界面活性劑為聚乙二醇 對 -(1,1,3,3-四甲基丁基)苯基醚。
蝕刻組合物中界面活性劑之量可為與蝕刻組合物之其他材料組合將提供所需總體效能的量。例如，組合物可含有可在約0.001至約10重量百分比之範圍內之量的界面活性劑。
在某些實施例中，組合物進一步包含一或多種胺，尤其諸如一級胺及二級胺之胺。例示性胺包括二伸乙基三胺(CAS號：111-40-0)、三伸乙基四胺(CAS號：112-24-3)、四亞甲基五胺(CAS號：112-57-2)、哌𠯤(CAS號：110-85-0)及哌啶(CAS號：110-89-4)。
如本文所使用，術語「微電子裝置(microelectronic device)」(或「微電子裝置基板(microelectronic device substrate)」或簡言之「基板(substrate)」以與此術語在電子學、微電子學及半導體製造技術中之一般理解的意義一致之方式使用，例如以指任何各種各樣的不同類型的：半導體基板；積體電路；固態記憶體裝置；硬性記憶體磁碟；讀、寫及讀-寫頭部及其機械或電子組件；平板顯示器；相變記憶體裝置；太陽電池板及其他產品，包括一或多個太陽能電池裝置；光伏打；及製造供微電子、積體電路、能量收集或電腦晶片應用之用的微機電系統(MEMS)。應瞭解，術語「微電子裝置」可指任何製程內微電子裝置或微電子裝置基板，其含有或經製備以含有用於微電子裝置或微電子總成中之最終電子用途的功能性電子(承載電流)結構、功能性半導體結構及絕緣結構。
如本文所使用，術語「氮化矽(silicon nitride)」給出與如微電子學及半導體製造工業中所用之術語的含義一致的意義。與此一致，氮化矽係指包括由非晶氮化矽製成之薄膜的材料，其具有市售低含量之其他材料或雜質且圍繞Si 3N 4之標稱化學計量可能存在一些變化。氮化矽可作為微電子裝置基板之一部分存在，作為裝置之功能部件，例如作為障壁層或絕緣層，或可以充當促進用於製備微電子裝置之多步驟製造方法的材料存在。
如本文所使用，給予術語「氧化矽(silicon oxide)」與如微電子學及半導體製造工業中所用之術語的含義一致的意義。與此一致，氧化矽係指由氧化矽SiO x製成之薄膜，其中x在1與2之間。氧化矽可藉由任何方法置放於基板上，諸如藉由化學氣相沈積自TEOS或另一來源沈積或藉由矽之氧化。氧化矽可有利地含有商用低含量之其他材料或雜質。氧化矽可作為微電子裝置基板之部分存在，作為微電子裝置之部件，例如作為絕緣層。
如本文所使用，「多晶矽(polysilicon)」或多晶Si或多Si應由熟習此項技術者理解為由多個小矽晶體組成之矽的多晶形式。其通常利用低壓化學氣相沈積(LPCVD)經沈積且通常為經摻雜n型多晶矽或p型多晶矽。如由熟習此項技術者容易地理解，摻雜之程度可在輕度摻雜(例如，在10 13cm -3至10 18cm -3之範圍內)至大量摻雜(例如，大於10 18cm -3)之範圍內變化。p摻雜材料之實例包括摻雜有來自週期表之IIIA族的摻雜劑物種(諸如硼、鋁、鎵及/或銦)之多晶矽。n摻雜材料可例如為摻雜有來自週期表之IV族(矽、鍺或錫)或V族(磷、砷、銻或鉍)的摻雜劑物種之多晶矽。
某些蝕刻組合物之實施例包括呈水溶液形式之組合物，其包含以下、基本上由以下組成或由以下組成：氫氧化膽鹼、氧化劑，其量可有效地相對於氮化矽或氧化矽提高多晶矽之蝕刻速率；及視情況選用之界面活性劑。此等及其他示例性組合物可包含所列舉成分及視情況選用之成分、由其組成或基本上由其組成。作為整個本說明書中之一般慣例，諸如如所描述之蝕刻組合物或其成分或組分的物質之組合物，亦即「基本上由一組指定成分或材料組成」，係指含有指定成分或材料之組合物，其具有不超過較低或無關緊要量之其他成分或材料，例如不超過5、2、1、0.5 0.1或0.05重量份之其他成分或材料。
在某些實施例中，本發明之組合物不需要且可不包括通常不包括於蝕刻組合物中之其他類型之成分，諸如pH調節劑及諸如研磨劑之固體材料。
本發明之組合物可藉由將適用於產生如所描述之蝕刻組合物的任何方法製備。藉由一種方法，水性或固體成分可合併，視情況帶有熱量，且混合以達均勻性。
在第二態樣中，本發明提供一種在具有氮化矽及多晶矽表面之微電子裝置上蝕刻多晶矽之方法，該方法包含使該裝置與包含以下之組合物： a. 氫氧化膽鹼； b. 水； c. 氧化劑；及 d. 視情況選用之界面活性劑； 在有效蝕刻多晶矽之條件下接觸。
在某些實施例中，微電子裝置基板將進一步含有經暴露之氧化矽表面。
如上所指出，如所描述之組合物可適用於自微電子裝置基板表面移除多晶矽之方法。基板可含有適用於微電子裝置之其他材料，諸如以下中之一或多者：絕緣體、障壁層、導電材料、半導電材料或適用於處理微電子裝置之材料(例如，光阻劑、遮罩以及其他)。示例性基板具有包括氮化矽、氧化矽及PETEOS (使用電漿增強的正矽酸四乙酯沈積的氧化物)以及多晶矽之表面。
在使用時，本發明之組合物可提供基於商業效能需求及期望的適用蝕刻效能，且相較於比較性蝕刻組合物，可提供關於多晶矽相對於二氧化矽及氮化矽之蝕刻速率及選擇性的改良效能。
此方法可在已知及市售設備上進行。一般而言，為蝕刻基板以選擇性地移除基板表面處之材料，蝕刻組合物可應用於表面且使其接觸表面結構從而以化學方式選擇性地移除某些結構。
在蝕刻步驟中，組合物可以任何適合方式施用於表面，諸如藉由將組合物噴塗至表面上；藉由將基板浸漬(在組合物之靜態或動態體積中)至蝕刻組合物中；藉由使表面與上面吸收有蝕刻組合物之另一材料(例如墊或纖維吸附劑施用器元件)接觸；藉由使基板與循環池中之一定量之蝕刻組合物接觸；或藉由任何其他適合之手段、方式或技術，藉以使蝕刻組合物與含有矽-鍺及矽之微電子基板之表面進行移除接觸。應用可在一批或單個晶圓設備中，以用於動態或靜態清潔。
適用蝕刻製程之條件(例如，時間及溫度)可為經發現有效或有利的任何條件。一般而言，蝕刻組合物諸如藉由浸沒於蝕刻組合物之浴中持續足以選擇性地移除氮化矽的一段時間而與表面接觸。暴露於蝕刻組合物之時間及蝕刻組合物之溫度可對自基板表面移除氮化矽之所需量有效。蝕刻步驟之時間量不應太短，因為此意謂多晶矽之蝕刻速率可能過高，此可導致製程控制困難且在蝕刻步驟結束時降低微電子裝置之品質。當然，蝕刻步驟之所需時間量較佳不過長，以使蝕刻製程及半導體製造線的效率及輸送量良好。用於修整操作之適用時間的實例可在約1分鐘至約30分鐘之範圍內，且對於剝蝕操作，在本文所闡述之溫度範圍下約30分鐘至約360分鐘。此類接觸時間及溫度為說明性的，且可採用對獲得所需移除選擇性有效的任何其他適合時間及溫度條件。
本說明書之蝕刻步驟可適用於自任何類型之基板之表面蝕刻多晶矽材料。示例性蝕刻製程可展現顯著提高之多晶矽蝕刻速率及相對於氧化矽及氮化矽之大於約150且在某些實施例中至少約2000或至少約4000的高選擇性。
完成所需量之多晶矽選擇性蝕刻後，可藉由任何所需及適用的方法，諸如藉由沖洗、洗滌或其他移除步驟自表面移除留存於經蝕刻微電子裝置之表面上的蝕刻組合物。例如，在蝕刻之後，微電子裝置基板可用去離子水沖洗來沖洗(例如在約20℃至約90℃之範圍內的溫度下)，隨後乾燥，例如旋轉乾燥、N 2、蒸氣乾燥等。在沖洗之後，可針對表面處之顆粒的存在及量來量測基板表面。
可藉由簡單添加各別成分且混合至均質狀態而容易地調配本文所描述之組合物。此外，組合物可易於調配為在使用之時或之前經混合之單包裝調配物或多組分調配物，較佳多組分調配物。多組分調配物之單獨組分可在工具處或在混合區/區域中，諸如內嵌攪拌機或在工具上游之儲槽中經混合。經考慮多組分調配物之各種組分可含有成分/成份之任何組合，當混合在一起時形成所希望之移除組合物。各別成分之濃度可以半水性組合物之特定倍數廣泛變化，亦即更稀或更濃，且應瞭解，半水性組合物可不同地且替代地包含與本文中之揭示內容一致的成分之任何組合、由其組成或基本上由其組成。因此，在第三態樣中，本發明提供一種套組，其包括在兩個或更多個容器中之氫氧化膽鹼、氧化劑、視情況選用之界面活性劑及視情況胺中的兩者或更多者。
套組之容器必須適合於儲存及裝運該等半水性組合物組分，例如NOWPak®容器(Entegris, Inc.)。含有組合物之組分的一或多個容器較佳包括用於使該一或多個容器中之組分呈用於摻合及分配的流體連通的構件。例如，參照NOWPak®容器，氣體壓力可施加至該一或多個容器中之襯墊外部以使得襯墊之至少一部分內含物排出且因此使得流體連通以用於摻合及分配。或者，氣體壓力可施加至可用於能夠實現流體連通之習知可加壓容器或泵的頂部空間。另外，系統較佳包括分配埠用以分配經摻合組合物至製程工具。
實質上化學惰性、無雜質、可撓性及彈性聚合物膜材料，諸如高密度聚乙烯可用於製造該一或多個容器之襯墊。通常，處理所需的襯墊材料不需要共擠壓層或障壁層，且不需任何顏料、UV抑制劑或處理劑，其可不利地影響針對待安置於襯墊中之組分的純度要求。合乎需要的襯墊材料之清單包括包含原始(無添加劑)聚乙烯、原始聚四氟乙烯(PTFE)、聚丙烯、聚胺脂、聚偏二氯乙烯、聚氯乙烯、聚縮醛、聚苯乙烯、聚丙烯腈、聚丁烯等之膜。該等襯墊材料之較佳厚度在約5密耳(0.005吋)至約30密耳(0.030吋)之範圍內，例如20密耳(0.020吋)之厚度。
關於用於套組之容器，以下專利及專利申請案之揭示內容以其各別全文引用的方式併入本文中：名稱為「APPARATUS AND METHOD FOR MINIMIZING THE GENERATION OF PARTICLES IN ULTRAPURE LIQUIDS」之美國專利第7,188,644號及標題為「RETURNABLE AND REUSABLE, BAG-IN-DRUM FLUID STORAGE AND DISPENSING CONTAINER SYSTEM」之美國專利第6,698,619號。
實例
實例 1 。參照圖1至圖3中所呈現之資料，採用12.5重量百分比的氫氧化膽鹼與水之溶液。多晶矽、氧化矽及氮化矽之蝕刻速率係在暴露於氫氧化膽鹼溶液之前及之後對毯覆式膜使用光譜橢圓偏振技術來量測。 此資料顯示氧化矽及氮化矽選擇性在所有溫度下令人滿意(氮化矽蝕刻速率在高達80℃下＜0.1 A/min)。多晶矽蝕刻速率對於需要在T＞25℃下之大量多晶矽移除的應用為足夠的。對於需要少量多晶矽移除之應用，較低溫度為較佳的，使得可充分控制移除量。 實例 2 。參照圖4至圖6中所呈現之資料，在環境溫度下測試包含氫氧化膽鹼、過碘酸及界面活性劑Triton™ X-100的本發明之組合物用於多晶矽修整應用。量測一系列時間段之多晶矽蝕刻速率，以使得可內插90 Å移除之蝕刻時間。另外，處理膜以移除90 Å且藉由橢圓偏振技術量測粗糙度(Ra)。此資料顯示，最佳結果係在2-2.4重量百分比氫氧化膽鹼、0.04-0.05重量百分比Triton™ X-100及0.03-0.045重量百分比過碘酸下獲得。
態樣
在第一態樣中，本發明提供一種組合物，其包含： a. 氫氧化膽鹼； b. 水； c. 氧化劑；及 d. 視情況選用之界面活性劑。
在第二態樣中，本發明提供第一態樣之組合物，其中氧化劑選自含碘氧化劑、過錳酸鹽及過硫酸鹽。
在第三態樣中，本發明提供第二態樣之組合物，其中含碘氧化劑選自H 5IO 6、HIO 4或其混合物。
在第四態樣中，本發明提供第一至第三態樣中之任一者之組合物，其中界面活性劑存在且為非離子界面活性劑。
在第五態樣中，本發明提供第一至第四態樣中之任一者之組合物，其中界面活性劑存在且為聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚。
在第六態樣中，本發明提供第一至第五態樣中之任一者之組合物，其中氧化劑選自H 5IO 6、HIO 4或其混合物，且界面活性劑存在且為聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚。
在第七態樣中，本發明提供第一至第六態樣中之任一者之組合物，其中組合物進一步包含一或多種胺。
在第八態樣中，本發明提供第七態樣之組合物，其中胺選自二伸乙基三胺、三伸乙基四胺、四亞甲基五胺、哌𠯤及哌啶。
在第九態樣中，本發明提供第一至第六態樣中任一項之組合物，其包含按組合物之總重量計約2至約2.4重量百分比之氫氧化膽鹼、約0.04至約0.05重量百分比之聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚及約0.03至約0.045重量百分比之過碘酸。
在第十態樣中，本發明提供一種在具有氮化矽及多晶矽表面之微電子裝置上蝕刻多晶矽之方法，該方法包含使該裝置與包含以下之組合物： a. 氫氧化膽鹼； b. 水； c. 氧化劑；及 d. 視情況選用之界面活性劑； 在有效蝕刻多晶矽之條件下接觸。
在第十一態樣中，本發明提供第十態樣之方法，其中氧化劑選自H 5IO 6、HIO 4或其混合物，且界面活性劑存在且為聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚。
在第十二態樣中，本發明提供第十態樣之方法，其中組合物包含約2至約2.4重量百分比之氫氧化膽鹼、約0.04至約0.05重量百分比之聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚及約0.03至約0.045重量百分比之過碘酸。
在第十三態樣中，本發明提供第十、第十一或第十二態樣之方法，其中組合物進一步包含一或多種胺。
在第十四態樣中，本發明提供第十三態樣之方法，其中胺選自二伸乙基三胺、三伸乙基四胺、四亞甲基五胺、哌𠯤及哌啶。
在第十五態樣中，本發明提供第十至第十三態樣中任一項之方法，其中該方法在低於約30℃之溫度下進行。
在第十六態樣中，本發明提供第十至第十三態樣中任一項之方法，其中該方法在約高於約30℃至約90℃之溫度下進行。
在第十七態樣中，本發明提供第十態樣至第十三態樣中任一者之方法，其中微電子裝置進一步包含氧化矽表面，且多晶矽相對於氮化矽及氧化矽之蝕刻選擇性大於約1000:1。
在第十八態樣中，本發明提供第十態樣至第十三態樣中任一者之方法，其中多晶矽摻雜有磷。
在第十九態樣中，本發明提供第十態樣至第十三態樣中任一項之方法，其中僅移除多晶矽之一部分，且如藉由原子力顯微術(AFM)所測定，所得多晶矽表面之粗糙度(Ra)不超過約1 nm。
在第二十態樣中，本發明提供一種套組，其包含在兩個或更多個容器中之氫氧化膽鹼、水、氧化劑、界面活性劑及胺中的一或多者。
在第二十一態樣中，本發明提供第二十態樣之套組，其中氧化劑選自H 5IO 6、HIO 4或其混合物，且界面活性劑存在且為聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚。
因此，根據已描述之本發明的若干說明性實施例，熟習此項技術者將易於瞭解，其他實施例可在此隨附申請專利範圍之範圍內予以製作及使用。此文件所涵蓋之本發明的眾多優點已在前述描述中予以闡述。然而，應理解，本發明在許多態樣中僅為說明性的。當然，本發明之範圍以表述隨附申請專利範圍的語言來限定。
圖1為由14.5重量百分比氫氧化膽鹼於水中組成之組合物的多晶矽蝕刻速率相對於製程溫度之圖。
圖2為由14.5重量百分比氫氧化膽鹼於水中組成之組合物的PETEOS蝕刻速率之圖。
圖3為由多晶矽及PETEOS表面構成之基板的選擇性相對於製程溫度之圖。
圖4為蝕刻90 Å多晶矽所需之時間相對於氫氧化膽鹼濃度及Triton™ X-100的等高線圖。其顯示在低Triton™ X-100 (聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚；CAS編號9002-93-1)(Dow)及高氫氧化膽鹼濃度下需要最短時間。
圖5為粗糙度(Ra)之等高線圖，其在蝕刻90 Å多晶矽之後藉由橢圓偏振技術測定，作為過碘酸與氫氧化膽鹼比率及界面活性劑(Triton™ X-100)濃度之函數。其顯示當溶液中存在較高含量之界面活性劑(Triton™ X-100)時多晶矽具有較低粗糙度。
圖6為粗糙度(Ra)之等高線圖，其在蝕刻90 Å多晶矽之後藉由橢圓偏振技術測定作為氫氧化膽鹼比率及界面活性劑(Triton™ X-100濃度之函數。其顯示在用高氫氧化膽鹼及高Triton™ X-100濃度之溶液蝕刻之後多晶矽具有最低粗糙度。
圖7a展示完全移除多晶矽(多晶矽剝蝕)之製程的所需裝置橫截面。圖7b顯示具有部分多晶矽移除(多晶矽修整)之製程的所需橫截面。

Claims (10)

  1. 一種組合物，其包含： a. 氫氧化膽鹼； b. 水； c. 氧化劑；及 d. 視情況選用之界面活性劑。
  2. 如請求項1之組合物，其中該氧化劑選自含碘氧化劑、過錳酸鹽及過硫酸鹽。
  3. 如請求項2之組合物，其中該含碘氧化劑選自H 5IO 6、HIO 4或其混合物。
  4. 如請求項1之組合物，其中該界面活性劑存在且為聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚。
  5. 如請求項1之組合物，其中該氧化劑選自H 5IO 6、HIO 4或其混合物，且界面活性劑存在且為聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚。
  6. 如請求項1之組合物，其中該組合物進一步包含一或多種胺。
  7. 如請求項6之組合物，其中該胺選自二伸乙基三胺、三伸乙基四胺、四亞甲基五胺、哌𠯤及哌啶。
  8. 如請求項5之組合物，其包含按該組合物之總重量計約2至約2.4重量百分比之氫氧化膽鹼、約0.04至約0.05重量百分比之聚乙二醇對-(1,1,3,3-四甲基丁基)苯基醚及約0.03至約0.045重量百分比之過碘酸。
  9. 一種在具有氮化矽及多晶矽表面之微電子裝置上蝕刻多晶矽之方法，該方法包含使該裝置與包含以下之組合物： a. 氫氧化膽鹼； b. 水； c. 氧化劑；及 d. 視情況選用之界面活性劑； 在有效蝕刻多晶矽之條件下接觸。
  10. 如請求項9之方法，其中該方法係在約30℃至約90℃之溫度下進行。
TW112122615A 2022-06-16 2023-06-16 蝕刻多晶矽之方法 TW202410190A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263352917P 2022-06-16 2022-06-16
US63/352,917 2022-06-16

Publications (1)

Publication Number Publication Date
TW202410190A true TW202410190A (zh) 2024-03-01

Family

ID=89170389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112122615A TW202410190A (zh) 2022-06-16 2023-06-16 蝕刻多晶矽之方法

Country Status (3)

Country Link
US (1) US20230407176A1 (zh)
TW (1) TW202410190A (zh)
WO (1) WO2023244825A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6646073B2 (ja) * 2016-01-22 2020-02-14 富士フイルム株式会社 処理液
KR20180041365A (ko) * 2016-10-14 2018-04-24 동우 화인켐 주식회사 금속막 식각액 조성물
US11180697B2 (en) * 2018-11-19 2021-11-23 Versum Materials Us, Llc Etching solution having silicon oxide corrosion inhibitor and method of using the same
TWI760768B (zh) * 2019-06-13 2022-04-11 美商慧盛材料美國責任有限公司 於製造一半導體裝置時優先p-摻雜矽及矽-鍺選擇性移除多晶矽的液態組合物
JP2021136429A (ja) * 2020-02-27 2021-09-13 株式会社トクヤマ シリコンエッチング液、該エッチング液を用いたシリコンデバイスの製造方法および基板処理方法

Also Published As

Publication number Publication date
US20230407176A1 (en) 2023-12-21
WO2023244825A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
TWI821833B (zh) 濕式蝕刻組合物
TWI789854B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
TW200951204A (en) Non-selective oxide etch wet clean composition and method of use
KR102283745B1 (ko) 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액
KR102049125B1 (ko) 습식 에칭을 위한 방법, 장치 및 조성물
TW202410190A (zh) 蝕刻多晶矽之方法
US12012540B2 (en) Compositions and methods for selectively etching silicon nitride films
TW202210616A (zh) 移除硬遮罩之方法
US20230365863A1 (en) Silicon nitride etching compositions and method
US12129418B2 (en) Selective etchant compositions and methods
US20240105455A1 (en) Methods to provide uniform wet etching of material within high aspect ratio features provided on a patterned substrate
TWI818541B (zh) 選擇性蝕刻劑組合物及方法
US12100599B2 (en) Wet etch process and method to provide uniform etching of material formed within features having different critical dimension (CD)
EP4271765A1 (en) Selective removal of metal oxide hard masks