TW202407972A - 半導體結構及其製備方法 - Google Patents

半導體結構及其製備方法 Download PDF

Info

Publication number
TW202407972A
TW202407972A TW112105864A TW112105864A TW202407972A TW 202407972 A TW202407972 A TW 202407972A TW 112105864 A TW112105864 A TW 112105864A TW 112105864 A TW112105864 A TW 112105864A TW 202407972 A TW202407972 A TW 202407972A
Authority
TW
Taiwan
Prior art keywords
edge
central
sacrificial layer
opening
semiconductor structure
Prior art date
Application number
TW112105864A
Other languages
English (en)
Other versions
TWI833583B (zh
Inventor
林育廷
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202407972A publication Critical patent/TW202407972A/zh
Application granted granted Critical
Publication of TWI833583B publication Critical patent/TWI833583B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭露提供一種半導體結構及其製備方法。該製備方法包括：提供設置於一基板上的一犧牲結構；配置一光罩以覆蓋該犧牲結構，其中該光罩包括複數個透明部分、複數個中央不透明部分、至少一個第一邊緣不透明部分、和位於該第一邊緣不透明部分和該些中央不透明部分之間的至少一個第二邊緣不透明部分；透過該些中央不透明部分、該第一邊緣不透明部分、該第二邊緣不透明部分、和該些透明部分來移除部分的該犧牲結構，以形成複數個中央開口、至少一個第一邊緣開口、和至少一個第二邊緣開口；以及透過該第二邊緣開口來形成至少一個邊緣字元線於該基板上，並透過該些中央開口來形成複數個中央字元線於該基板上。

Description

半導體結構及其製備方法
本申請案主張美國第17/879,971號專利申請案之優先權（即優先權日為「2022年8月3日」），其內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構及其製備方法。特別是關於一種包括字元線的半導體結構及其製備方法。
半導體結構被運用在各種電子應用上，且半導體結構的尺寸不斷微縮化以滿足當前的應用需求。然而，在微縮化的製程期間會出現各種問題，並影響最終的電氣特性、品質、成本和產量。典型的記憶體元件（像是動態隨機存取記憶體（dynamic random access memory; DRAM）元間）包括訊號線，像是字元線和與字元線交叉的位元線。隨著DRAM元件微縮化及訊號線的尺寸及/或間距越來越小，電流洩漏將成為關鍵的議題。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不形成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一方面提供一種半導體結構。該半導體結構包括一基板、複數個中央字元線和至少一個邊緣字元線。該基板包括彼此間隔開的複數個中央半導體部分和至少一個邊緣半導體部分。該些中央字元線延伸到該些中央半導體部分中。該至少一個邊緣字元線延伸到該至少一個邊緣半導體部分中。該至少一個邊緣字元線的一寬度大於該些中央字元線的一寬度。
本揭露的一方面提供一種半導體結構的製備方法。該製備方法包括：提供設置於一基板上的一犧牲結構；配置一光罩以覆蓋該犧牲結構，其中該光罩包括複數個透明部分和複數個不透明部分，該些不透明部分包括複數個中央不透明部分、至少一個第一邊緣不透明部分、和位於該至少一個第一邊緣不透明部分和該些中央不透明部分之間的至少一個第二邊緣不透明部分，且該至少一個第二邊緣不透明部分的一寬度大於該至少一個第一邊緣不透明部分的一寬度；透過該些中央不透明部分、該至少一個第一邊緣不透明部分、該至少一個第二邊緣不透明部分、和該些透明部分來移除部分的該犧牲結構，以形成複數個中央開口、至少一個第一邊緣開口和至少一個第二邊緣開口；以及透過該至少一個第二邊緣開口來形成至少一個邊緣字元線於該基板上，並透過該些中央開口來形成複數個中央字元線於該基板上。
本揭露的另一方面提供一種半導體結構的製備方法。該製備方法包括：提供設置於一基板上的一犧牲結構；移除部分的該犧牲結構以形成複數個中央開口、至少一個邊緣開口、和彼此間隔開的複數個柱體；形成一第一材料層以覆蓋該些柱體、該些中央開口、和該至少一個邊緣開口的一部分，其中該第一材料層的一厚度小於該些柱體的一高度；以及透過該至少一個邊緣開口來形成至少一個邊緣字元線於該基板上，並透過該些中央開口來形成複數個中央字元線於該基板上。
在一些實施例中，在形成該第一材料層之後，該製備方法更包括：移除部分的該第一材料層以暴露出該些柱體的頂表面並形成至少一個穿孔於該至少一個邊緣開口中。
在一些實施例中，在暴露出該些柱體的頂表面之後，該製備方法更包括：移除該些柱體以形成複數個凹槽，其中該些凹槽包括複數個中央凹槽和複數個邊緣凹槽，且該至少一個穿孔位於該些中央凹槽和該些邊緣凹槽之間。
在一些實施例中，在形成該些凹槽之後，該製備方法更包括：形成一第二材料層以覆蓋該些邊緣凹槽。
在一些實施例中，在形成該第二材料層之後，該製備方法更包括：透過該至少一個穿孔形成至少一個邊緣溝槽於基板上，並透過該些中央溝槽形成複數個中央溝槽於基板上，其中該至少一個邊緣溝槽的一寬度大於該些中央溝槽的一寬度。
在一些實施例中，該至少一個邊緣溝槽的一深度實質上等於該些中央溝槽的一深度。
在一些實施例中，在形成該至少一個邊緣溝槽和該些中央溝槽之後，該製備方法更包括：形成該至少一個邊緣字元線於該至少一個邊緣溝槽中，並形成該些中央字元線於該些中央溝槽中。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。形成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下使用特定語言描述圖式中所示本揭露的實施例或示例。應理解的是，於此並不意圖限制本揭露的範圍。所述實施例的任何改變或修改，以及本文中所述原則的任何進一步應用，對於與本揭露相關之本技術領域具有通常知識者來說，都被視為是會正常發生的。在所有實施例中可以重複使用參照符號，但這不一定意味著一實施例的部件適用於另一實施例，即使它們使用相同的參照符號。
應理解的是，儘管本文可以使用第一、第二、第三等用詞來描述各種元件、組件、區域、層、或部分，但是這些元件、組件、區域、層、或部分不受限於這些用詞。相反地，這些用詞僅用於區分一個元件、組件、區域、層、或部分與另一元件、組件、區域、層、或部分。因此，在不悖離本揭露概念教示的情況下，以下所討論的第一元件、組件、區域、層、或部分可以被稱為第二元件、組件、區域、層、或部分。
在此使用的用詞僅出於描述特定示例實施例的目的，且不用於限制本揭露之概念。如本文所使用的，除非上下文另外明確指出，單數形式的“一（a/an）”和“該”也包括複數形式。應理解的是，用詞“包括（comprises）”和“包含（comprising）”在本說明書中使用時指出所述之部件、整數、步驟、操作、元件、或構件的存在，但不排除一或複數個部件、整數、步驟、操作、元件、構件、或前述之組合的存在或增加。
圖1到圖21例示本揭露一些實施例之半導體結構1的製備方法。參照圖1，提供一基板10和一犧牲結構20。圖1根據本揭露一些實施例顯示基板10上的犧牲結構20的剖面圖。在一些實施例中，基板10可以包括例如矽（Si）、鍺（Ge）、矽鍺（SiGe）、碳化矽（SiC）、碳化矽鍺（SiGeC）、鎵（Ga）、砷化鎵（GaAs）、銦（In）、砷化銦（InAs）、磷化銦（InP）、或其他第IV-IV族、第III-V族或第II-VI族半導體材料。
在一些實施例中，如圖1所示，基板10可以包括複數個半導體部分11、複數個隔離部分12、一覆蓋層13、和至少一個襯層部分19。複數個半導體部分11可以彼此間隔且排列成陣列。在一些實施例中，該些半導體部分11可以包括複數個中央半導體部分111和至少一個邊緣半導體部分112。複數個中央半導體部分111可以彼此間隔開。在一些實施例中，至少一個邊緣半導體部分112的寬度可以大於該些中央半導體部分111的寬度。
該些隔離部分12也可以稱為“淺溝槽隔離”。該些隔離部分12可以設置於該些半導體部分11之間。在一些實施例中，該些隔離部分12可以包括例如氧化物，並且可以內埋於基板10中。在一些實施例中，該些隔離部分12可以包括複數個第一隔離部分121和複數個第二隔離部分122。該些第一隔離部分121的每一者可以設置於兩個相鄰的中央半導體部分111之間或設置於至少一個邊緣半導體部分112和該些中央半導體部分111的其中一者之間。該些第二隔離部分122可以圍繞至少一個邊緣半導體部分112。在一些實施例中，該些第二隔離部分122的寬度可以大於該些第一隔離部分121的寬度。
在一些實施例中，從俯視圖來看，邊緣半導體部分112可以是環形，並且可以圍繞該些中央半導體部分111。也就是說，邊緣半導體部分112可以是半導體部分11的最外部分，位於兩個第二隔離部分122所定義的區域中。邊緣半導體部分112可以設置於最外面的第一隔離部分121和第二隔離部分122之間。
覆蓋層13也可以稱為“第六犧牲層”。覆蓋層13可以設置於該些半導體部分11和該些隔離部分12之上。在一些實施例中，覆蓋層13可以包括例如氮化物。
至少一個襯層部分19可以延伸到該些第二隔離部分122中。在一些實施例中，至少一個襯層部分19可以接觸覆蓋層13。在一些實施例中，襯層部分19可以包括例如氮化物。
犧牲結構20可以設置於基板10上或設置於基板10之上。在一些實施例中，如圖1所示，犧牲結構20可以包括複數個犧牲層（包括例如第一犧牲層21、第二犧牲層22、第三犧牲層23、第四犧牲層24、第五犧牲層25、第六犧牲層26、和第七犧牲層27）。該些犧牲層（例如，第一犧牲層21、第二犧牲層22、第三犧牲層23、第四犧牲層24、第五犧牲層25、第六犧牲層26、和第七犧牲層27）可以互相堆疊。
如圖1所示，第一犧牲層21可以形成於基板10（例如，覆蓋層13）上。在一些實施例中，第一犧牲層21可以例如是碳層。第二犧牲層22可以形成於第一犧牲層21上。在一些實施例中，第二犧牲層22可以例如是抗反射塗層。第三犧牲層23可以形成於第二犧牲層22上。在一些實施例中，第三犧牲層23可以例如是碳層。第四犧牲層24可以形成於第三犧牲層23上。在一些實施例中，第四犧牲層24可以例如是抗反射塗層。第五犧牲層25可以形成於第四犧牲層24上。在一些實施例中，第五犧牲層25可以例如是碳層。第六犧牲層26可以形成於第五犧牲層25上。在一些實施例中，第六犧牲層26可以例如是硬罩幕層。第七犧牲層27可以形成於第六犧牲層26上。在一些實施例中，第七犧牲層27可以例如是光阻層。
參照圖2和圖3，配置一光罩30以覆蓋犧牲結構20。圖2根據本揭露一些實施例顯示配置成覆蓋犧牲結構20的光罩30的剖面圖。圖3根據本揭露一些實施例顯示光罩30的俯視圖。在一些實施例中，光罩30可以包括複數個透明部分31和複數個不透明部分32。該些透明部分31可以透過該些不透明部分32彼此間隔開。該些不透明部分32可以設置於該些透明部分31之間。
在一些實施例中，該些不透明部分32可以包括複數個中央不透明部分323、至少一個第一邊緣不透明部分321、和至少一個第二邊緣不透明部分322。該些中央不透明部分323可以彼此間隔開。至少一個第二邊緣不透明部分322可以位於至少一個第一邊緣不透明部分321和該些中央不透明部分323之間。第一邊緣不透明部分321可以是最外面的不透明部分。在一些實施例中，第二邊緣不透明部分322的寬度w 2可以大於第一邊緣不透明部分321的寬度w 1和中央不透明部分323的寬度w 3。第一邊緣不透明部分321的寬度w 1可以大於中央不透明部分323的寬度w 3。
參照圖4到圖14，移除部分的犧牲結構20。參照圖4，藉由例如微影技術（包括曝光和顯影），分別透過複數個中央不透明部分323、至少一個第一邊緣不透明部分321、至少一個第二邊緣不透明部分322來移除部分的第七犧牲層27（例如，光阻層），以形成複數個中央開口203、至少一個第一邊緣開口201、和至少一個第二邊緣開口202。該些中央開口203、至少一個第一邊緣開口201、和至少一個第二邊緣開口202延伸穿過第七犧牲層27並暴露出部分的第六犧牲層26（例如，部分的頂表面）。在一些實施例中，第二邊緣開口202的寬度W 2可以大於第一邊緣開口201的寬度W 1和中央開口203的寬度W 3。第一邊緣開口201的寬度W 1可以大於中央開口203的寬度W 3。第一邊緣開口201的寬度W 1可以等於光罩30的第一邊緣不透明部分321的寬度w 1。第二邊緣開口202的寬度W 2可以等於光罩30的第二邊緣不透明部分322的寬度w 2。中央開口203的寬度W 3可以等於中央不透明部分323的寬度w 3。
參照圖4和圖5，該些中央開口203、至少一個第一邊緣開口201、和至少一個第二邊緣開口202透過例如蝕刻而被修整放大。亦即，經修整的第一邊緣開口201’的寬度W 1’大於圖4的第一邊緣開口201的寬度W 1，經修整的第二邊緣開口202’的寬度W 2’大於圖4的第二邊緣開口202的寬度W 2，經修整的中央開口203’的寬度W 3’大於圖4的中央開口203的寬度W 3。
參照圖5和圖6，藉由例如乾蝕刻，分別透過經修整的中央開口203’、經修整的第一邊緣開口201’、和經修整的第二邊緣開口202’來移除部分的第六犧牲層26和部分的第五犧牲層25，以形成複數個第一中央開口2031、至少一個第三邊緣開口2011、和至少一個第四邊緣開口2021。在一些實施例中，可以透過經修整的中央開口203’來形成該些第一中央開口2031。可以透過經修整的第一邊緣開口201’來形成該至少一個第三邊緣開口2011。可以透過經修整的第二邊緣開口202’來形成該至少一個第四邊緣開口2021。該些第一中央開口2031、至少一個第三邊緣開口2011、和至少一個第四邊緣開口2021延伸穿過第六犧牲層26和第五犧牲層25並暴露出部分的（例如，部分的頂表面）第四犧牲層24。
參照圖7，藉由例如塗佈或沉積來填充該些第一中央開口2031、至少一個第三邊緣開口2011、和至少一個第四邊緣開口2021，以形成一第一材料層51。在一些實施例中，第一材料層51可以例如是氧化物層。
參照圖8，藉由例如乾刻蝕來移除第六犧牲層26和部分的第一材料層51，以形成複數個第二中央開口2032、至少一個第五邊緣開口2012、和至少一個第六邊緣開口2022。如圖8所示，可以形成該些第二中央開口2032的每一者於該些第一中央開口2031的每一者中。第二中央開口2032可以由第一材料層51留在第一中央開口2031中的部分定義。可以形成至少一個第五邊緣開口2012於至少一個第三邊緣開口2011中。至少一個第五邊緣開口2012可以由第一材料層51留在第三邊緣開口2011中的部分定義。可以形成至少一個第六邊緣開口2022於至少一個第四邊緣開口2021中。至少一個第六邊緣開口2022可以由第一材料層51留在第四邊緣開口2021中的部分定義。因此，透過第一材料層51，該些第一中央開口2031可以縮窄為該些第二中央開口2032，至少一個第三邊緣開口2011可以縮窄為至少一個第五邊緣開口2012，且至少一個第四邊緣開口2021可以縮窄為至少一個第六邊緣開口2022。
參照圖8和圖9，藉由例如乾蝕刻來移除第五犧牲層25、部分的第四犧牲層24和部分的第三犧牲層23，以形成複數個第三中央開口2033、至少兩個第七邊緣開口2013、至少一個第八邊緣開口2023、和複數個第一柱體61。該些第三中央開口2033、至少兩個第七邊緣開口2013、和至少一個第八邊緣開口2023延伸穿過第四犧牲層24和第三犧牲層23並暴露出部分的（例如，部分的頂表面）第二犧牲層22。至少一個第八邊緣開口2023可以位於至少兩個第七邊緣開口2013和該些第三中央開口2033之間。該些第一柱體61可以彼此間隔開以定義至少兩個第七邊緣開口2013、至少一個第八邊緣開口2023、和該些第三中央開口2033。在一些實施例中，該些第一柱體61的每一者可以包括第一材料層51的一部分、第四犧牲層24的一部分、和第三犧牲層23的一部分。在一些實施例中，第八邊緣開口2023的寬度可以大於第七邊緣開口2013的寬度和第三中央開口2033的寬度。
參照圖9和圖10，藉由例如濕刻蝕來移除第一材料層51和第四犧牲層24，以形成複數個第二柱體62。該些第二柱體62可以是第三犧牲層23的一部分。圖10的該些第二柱體62的高度可以小於圖9的該些第一柱體61的高度。
參照圖11，藉由例如塗佈或沉積來形成一第二材料層52於第二犧牲層22上，以覆蓋該些第二柱體62、該些第三中央開口2033、部分的至少兩個第七邊緣開口2013、和至少一個第八邊緣開口2023的一部分。第二材料層52可以例如是氧化物層。在一些實施例中，第二材料層52的厚度T可以小於該些第二柱體62的高度H和至少一個第八邊緣開口2023的深度d。在一些實施例中，第二材料層52可以不填充第七邊緣開口2013和第八邊緣開口2023。第二材料層52可以填充第八邊緣開口2023。
參照圖12，藉由例如乾刻蝕來移除部分的第二材料層52，以暴露出該些第二柱體62的頂表面620和第二犧牲層22的頂表面，從而形成至少一個穿孔2024於至少一個第八邊緣開口2023中，並形成至少一個第九邊緣開口2014於第七邊緣開口2013中。穿孔2024可以由第二材料層52留在第八邊緣開口2023中的部分定義。第九邊緣開口2014可以由第二材料層52留在第七邊緣開口2013中的部分定義。在一些實施例中，至少一個穿孔2024的寬度可以大於至少一個第九邊緣開口2014的寬度。
參照圖12和圖13，藉由例如乾蝕刻來移除該些第二柱體62，以形成複數個凹槽63。在一些實施例中，該些凹槽63可以包括複數個中央凹槽631和複數個邊緣凹槽632。至少一個穿孔2024可以位於該些中央凹槽631和該些邊緣凹槽632之間。至少一個第九邊緣開口2014可以位於該些邊緣凹槽632之間。在一些實施例中，至少一個穿孔2024的寬度可以大於該些凹槽63（包括例如該些中央凹槽631和該些邊緣凹槽632）的寬度。
參照圖14，藉由例如微影技術（包括曝光和顯影）來形成一第三材料層53於第二犧牲層22上，以覆蓋該些邊緣凹槽632。在一些實施例中，第三材料層53可以例如是光阻層。如圖14所示，第三材料層53延伸到該些邊緣凹槽632中。因此，第三材料層53可以牢固地固定在第二犧牲層22上。第三材料層53可以定義一開口532以暴露出至少一個穿孔2024和該些中央凹槽631。也就是說，第三材料層53可以不覆蓋穿孔2024和該些中央凹槽631。
參照圖14和圖15，藉由例如蝕刻，透過至少一個穿孔2024來形成至少一個邊緣溝槽114於基板10上的至少一個邊緣半導體部分112上，透過該些中央溝槽631的第一部分來形成複數個中央溝槽113於基板10的該些中央半導體部分111上，以及透過該些中央溝槽631的第二部分來形成複數個中間溝槽115於基板10的該些第一隔離部分121上。然後，移除第三材料層53、第二材料層52、第二犧牲層22、和第一犧牲層21。如圖15所示，可以形成至少一個主動區域深溝（moat）118於至少一個邊緣溝槽114和第二隔離部分122之間。至少一個邊緣溝槽114延伸穿過覆蓋層13並延伸到至少一個邊緣半導體部分112的一部分中。該些中央溝槽113的每一者延伸穿過覆蓋層13並延伸到該些中央半導體部分111的每一者的一部分中。該些中間溝槽115的每一者延伸穿過覆蓋層13並延伸到該些第一隔離部分121的每一者的一部分中。在一些實施例中，邊緣溝槽114的寬度W 5’可以大於中央溝槽113的寬度W 0’和中間溝槽115的寬度W 4’。邊緣溝槽114的深度D’可以實質上等於中央溝槽113的深度D 0’。中間溝槽115的深度可以大於邊緣溝槽114的深度D’和中央溝槽113的深度D 0’。
參照圖16，藉由例如乾蝕刻薄化覆蓋層13。
參照圖17到圖21，形成至少一個邊緣字元線102、複數個中央字元線103和複數個中間字元線104於基板10上，以獲得半導體結構1。參照圖17，藉由例如沉積來形成一隔離層14於至少一個邊緣溝槽114和該些中央溝槽113中。在一些實施例中，隔離層14也可以稱為“閘極氧化層”。隔離層14可以包括例如氮氧化矽（SiON）、氧化矽、或高介電常數（high-K）介電材料。如圖17所示，隔離層14覆蓋至少一個邊緣溝槽114的側壁和該些中央溝槽113的側壁。
參照圖18，藉由例如沉積來形成一導電材料15於該些中央溝槽113、至少一個邊緣溝槽114、和該些中間溝槽115中，以覆蓋隔離層14的一部分。在一些實施例中，導電材料15可以例如是金屬材料。金屬材料可以包括例如鎢。在一些實施例中，如圖18所示，至少一個邊緣溝槽114中的導電材料15的厚度可以與該些中央溝槽113中的導電材料15的厚度相同。至少一個邊緣溝槽114中的導電材料15的高度（elevation）可以與該些中央溝槽113中的導電材料15的高度和該些中間溝槽115中的導電材料15的高度相同。
參照圖19，藉由例如沉積來形成一多晶矽層16於該些中央溝槽113、至少一個邊緣溝槽114、和該些中間溝槽115中以及導電材料15上。在一些實施例中，如圖19所示，至少一個邊緣溝槽114中的多晶矽層16的厚度可以與該些中央溝槽113中的多晶矽層16的厚度和該些中間溝槽115中的多晶矽層16的厚度相同。至少一個邊緣溝槽114中的多晶矽層16的高度可以與該些中央溝槽113中的多晶矽層16的高度和該些中間溝槽115中的多晶矽層16的高度相同。在一些實施例中，多晶矽層16的厚度可以小於導電材料15的厚度。
參照圖20，藉由例如沉積來形成一氮化物層17於覆蓋層13上、該些中央溝槽113、至少一個邊緣溝槽114、和該些中間溝槽115中、以及多晶矽層16上。同時，形成至少一個邊緣字元線102、該些中央字元線103、和該些中間字元線104。至少一個邊緣字元線102延伸到至少一個邊緣半導體部分112中。該些中央字元線103延伸到該些中央半導體部分111中。該些中間字元線104延伸到該些第一隔離部分121中。邊緣字元線102可以設置於中央字元線103和中間字元線104的周圍。邊緣字元線102可以設置於第二隔離部分122和中間字元線104之間。或者，邊緣字元線102可以設置於第二隔離部分122和中央字元線103之間。
在一些實施例中，邊緣字元線102的寬度W 5可以大於中央字元線103的寬度W 0和中間字元線104的寬度W 4。在一些實施例中，邊緣字元線102的深度D可以實質上等於中央字元線103的深度D 0。
參照圖21，形成一閘極層18於氮化物層17上並覆蓋氮化物層17，以獲得半導體結構1。閘極層18可以包括例如氧化物。在一些實施例中，半導體結構1可以是包括電路的半導體元件，像是記憶體單元。在一些實施例中，記憶體單元可以包括動態隨機存取記憶體單元（DRAM單元）。
此外，半導體結構1可以是或包括積體電路（IC）晶片的一部分，所述積體電路晶片包括各種被動和主動微電子元件，像是電阻器、電容器、電感器、二極體、p-型場效電晶體（p-type field-effect transistors; pFETs）、n-型場效電晶體（n-type field-effect transistors; nFETs）、金氧半場效電晶體（metal-oxide semiconductor field-effect transistors; MOSFETs）、互補式金氧半（complementary metal-oxide semiconductor; CMOS）電晶體、雙極性接面電晶體（bipolar junction transistor; BJT）、橫向擴散MOS（laterally-diffused MOS; LDMOS）、高電壓電晶體（high-voltage transistor）、高頻率電晶體（high-frequency transistor）、鰭狀場效電晶體（fin field-effect transistors; FinFETs）、其他合適的IC元件、或前述之組合。
如圖21所示，至少一個主動區域深溝118可以與半導體結構1的主動區域100相鄰。
如圖1到圖21中顯示的實施例所示，光罩30（圖2）經改良以在犧牲結構20（圖4）上定義該些中央開口203、至少一個第一邊緣開口201和至少一個第二邊緣開口202。此外，第二材料層52（圖11）的厚度T經薄化以定義出具有增加空間（或寬度）的至少一個穿孔2024（圖12）。然後，可以透過至少一個穿孔2024來獲得改良的邊緣字元線102（圖21）。經改良的邊緣字元線102（圖21）具有增加的寬度（例如，寬度W）及加深的深度（例如，深度D），以延長邊緣電晶體的通道長度並防止產生通向至少一個主動區域深溝118（圖21）的短路通道（short-pass channel）。因此，不會出現額外的洩漏路徑（leakage path）。
在比較實施例中，字元線可以排列成陣列。然而，在製備之後，陣列邊緣的字元線深度可能小於陣列中央的字元線深度。也就是說，與陣列邊緣相鄰的電晶體將具有較短的通道長度。因此，與陣列邊緣相鄰的電晶體很容易導通並產生通向主動區域深溝的短路通道，從而導致額外的洩漏路徑。
圖22例示本揭露一些實施例之半導體結構的製備方法90的流程圖。
在一些實施例中，方法90可以包括步驟S91，提供設置於一基板上的一犧牲結構。例如，如圖1所示，提供基板10和犧牲結構20。犧牲結構20設置於基板10上。
在一些實施例中，方法90可以包括步驟S92，配置一光罩以覆蓋該犧牲結構。例如，如圖2所示，光罩30被配置以覆蓋犧牲結構20。
在一些實施例中，方法90可以包括步驟S93，透過光罩移除部分的犧牲結構，以形成複數個中央開口、至少一個第一邊緣開口、和至少一個第二邊緣開口。例如，如圖4所示，透過光罩30移除部分的犧牲結構20以形成複數個中央開口203、至少一個第一邊緣開口201、和至少一個第二邊緣開口202。
在一些實施例中，方法90可以包括步驟S94，透過至少一個第二邊緣開口來形成至少一個邊緣字元線於基板上，並透過該些中央字元線來形成複數個中央字元線於基板上。例如，如圖4到圖20所示，透過至少一個第二邊緣開口202來形成至少一個邊緣字元線102於基板10上，並透過該些中央開口203來形成該些中央字元線103於基板10上。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或前述之組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1:半導體結構 10:基板 11:半導體部分 12:隔離部分 13:覆蓋層 14:隔離層 15:導電材料 16:多晶矽層 17:氮化物層 18:閘極層 19:襯層部分 20:犧牲結構 21:第一犧牲層 22:第二犧牲層 23:第三犧牲層 24:第四犧牲層 25:第五犧牲層 26:第六犧牲層 27:第七犧牲層 30:光罩 31:透明部分 32:不透明部分 51:第一材料層 52:第二材料層 53:第三材料層 61:第一柱體 62:第二柱體 63:凹槽 90:方法 100:主動區域 102:邊緣字元線 103:中央字元線 104:中間字元線 111:中央半導體部分 112:邊緣半導體部分 113:中央溝槽 114:邊緣溝槽 115:中間溝槽 118:主動區域深溝 121:第一隔離部分 122:第二隔離部分 201:第一邊緣開口 201’:經修整的第一邊緣開口 202:第二邊緣開口 202’:經修整的第二邊緣開口 203:中央開口 203’:經修整的中央開口 321:第一邊緣不透明部分 322:第二邊緣不透明部分 323:中央不透明部分 532:開口 620:頂表面 631:中央凹槽 632:邊緣凹槽 2011:第三邊緣開口 2012:第五邊緣開口 2013:第七邊緣開口 2014:第九邊緣開口 2021:第四邊緣開口 2022:第六邊緣開口 2023:第八邊緣開口 2024:穿孔 2031:第一中央開口 2032:第二中央開口 2033:第三中央開口 d:深度 D:深度 D 0:深度 D’:深度 D 0’:深度 H:高度 S91:步驟 S92:步驟 S93:步驟 S94:步驟 T:厚度 w 1:寬度 w 2:寬度 w 3:寬度 W 0:寬度 W 0’:寬度 W 1:寬度 W 1’:寬度 W 2:寬度 W 2’:寬度 W 3:寬度 W 3’:寬度 W 4:寬度 W 4’:寬度 W 5:寬度 W 5’:寬度
本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件（feature）並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。 圖1例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖2例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖3例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的俯視圖。 圖4例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖5例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖6例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖7例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖8例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖9例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖10例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖11例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖12例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖13例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖14例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖15例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖16例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖17例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖18例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖19例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖20例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖21例示本揭露一些實施例之半導體結構的製備方法之一個或多個階段的剖面圖。 圖22例示本揭露一些實施例之半導體結構的製備方法之流程圖。
1:半導體結構
10:基板
11:半導體部分
13:覆蓋層
14:隔離層
15:導電材料
16:多晶矽層
17:氮化物層
18:閘極層
19:襯層部分
100:主動區域
102:邊緣字元線
103:中央字元線
104:中間字元線
111:中央半導體部分
112:邊緣半導體部分
113:中央溝槽
114:邊緣溝槽
115:中間溝槽
118:主動區域深溝
121:第一隔離部分
122:第二隔離部分
D:深度
D0:深度
W0:寬度
W4:寬度
W5:寬度

Claims (20)

  1. 一種半導體結構，包括： 一基板，包括彼此間隔開的複數個中央半導體部分和至少一個邊緣半導體部分； 複數個中央字元線，延伸到該些中央半導體部分中；以及 至少一個邊緣字元線，延伸到該至少一個邊緣半導體部分中，其中該至少一個邊緣字元線的一寬度大於該些中央字元線的一寬度。
  2. 如請求項1所述之半導體結構，其中該至少一個邊緣字元線的一深度實質上等於該些中央字元線的一深度。
  3. 如請求項1所述之半導體結構，更包括至少一個中間字元線，位於該至少一個邊緣字元線和該些中央字元線的其中一者之間，其中該至少一個邊緣字元線的該寬度大於該至少一個中間字元線的一寬度。
  4. 一種半導體結構的製備方法，包括： 提供設置於一基板上的一犧牲結構； 配置一光罩以覆蓋該犧牲結構，其中該光罩包括複數個透明部分和複數個不透明部分，該些不透明部分包括複數個中央不透明部分、至少一個第一邊緣不透明部分、和位於該至少一個第一邊緣不透明部分和該些中央不透明部分之間的至少一個第二邊緣不透明部分，且該至少一個第二邊緣不透明部分的一寬度大於該至少一個第一邊緣不透明部分的一寬度； 透過該些中央不透明部分、該至少一個第一邊緣不透明部分、該至少一個第二邊緣不透明部分、和該些透明部分來移除部分的該犧牲結構，以形成複數個中央開口、至少一個第一邊緣開口、和至少一個第二邊緣開口；以及 透過該至少一個第二邊緣開口來形成至少一個邊緣字元線於該基板上，並透過該些中央開口來形成複數個中央字元線於該基板上。
  5. 如請求項4所述之半導體結構的製備方法，其中該至少一個第二邊緣開口的一寬度大於該至少一個第一邊緣開口的一寬度。
  6. 如請求項4所述之半導體結構的製備方法，其中該至少一個邊緣字元線的一寬度大於該些中央字元線的一寬度。
  7. 如請求項4所述之半導體結構的製備方法，其中該至少一個邊緣字元線的一深度實質上等於該些中央字元線的一深度。
  8. 如請求項4所述之半導體結構的製備方法，其中該犧牲結構包括形成於該基板上的一第一犧牲層、形成於該第一犧牲層上的一第二犧牲層、形成於該第二犧牲層上的一第三犧牲層、形成於該第三犧牲層上的一第四犧牲層、形成於該第四犧牲層上的一第五犧牲層、形成於該第五犧牲層上的一第六犧牲層、和形成於該第六犧牲層上並與該光罩相鄰的一第七犧牲層，並且移除部分的該犧牲結構包括： 移除部分的該第七犧牲層以形成該些中央開口、該至少一個第一邊緣開口、和該至少一個第二邊緣開口。
  9. 如請求項5所述之半導體結構的製備方法，其中在形成該些中央開口、該至少一個第一邊緣開口、和該至少一個第二邊緣開口之後，該製備方法更包括： 修整該些中央開口、該至少一個第一邊緣開口、和該至少一個第二邊緣開口。
  10. 如請求項9所述之半導體結構的製備方法，其中在修整該些中央開口、該至少一個第一邊緣開口、和該至少一個第二邊緣開口之後，移除部分的該犧牲結構更包括： 透過經修整的該中央開口、經修整的該第一邊緣開口、和經修整的該第二邊緣開口來移除部分的該第六犧牲層和部分的該第五犧牲層，以形成複數個第一中央開口、至少一個第三邊緣開口、和至少一個第四邊緣開口。
  11. 如請求項10所述之半導體結構的製備方法，其中在形成該些第一中央開口、該至少一個第三邊緣開口、和至少一個第四邊緣開口之後，該製備方法更包括： 形成第一材料層以填充該些第一中央開口、該至少一個第三邊緣開口和該至少一個第四邊緣開口；以及 移除該第六犧牲層和部分的該第一材料層，以形成複數個第二中央開口、至少一個第五邊緣開口、和至少一個第六邊緣開口。
  12. 如請求項11所述之半導體結構的製備方法，其中在形成該些第二中央開口、該至少一個第五邊緣開口、和該至少一個第六邊緣開口之後，移除部分的該犧牲結構更包括： 移除該第五犧牲層、部分的該第四犧牲層和部分的該第三犧牲層，以形成複數個第三中央開口、至少兩個第七邊緣開口、至少一個第八邊緣開口、和與彼此間隔開的複數個第一柱體，其中該些第一柱體的每一者包括該第一材料層的一部分、該第四犧牲層的一部分、和該第三犧牲層的一部分。
  13. 如請求項12所述之半導體結構的製備方法，其中在形成該些第三中央開口、該至少兩個第七邊緣開口、該至少一個第八邊緣開口、和該些第一柱體之後，該製備方法更包括： 移除該第一材料層和該第四犧牲層，以形成複數個第二柱體。
  14. 如請求項13所述之半導體結構的製備方法，其中在形成該些第二柱體之後，該製備方法更包括： 形成一第二材料層於該第二犧牲層上以覆蓋該些第二柱體、該些第三中央開口、部分的該至少兩個第七邊緣開口、和該至少一個第八邊緣開口的一部分，其中該第二材料層的一厚度小於該些第二柱體的一高度。
  15. 如請求項14所述之半導體結構的製備方法，其中在形成該第二材料層之後，該製備方法更包括： 移除部分的該第二材料層以暴露出該些第二柱體的頂表面並形成至少一個穿孔於該至少一個第八邊緣開口中。
  16. 如請求項15所述之半導體結構的製備方法，其中在暴露出該些第二柱體的頂表面之後，該製備方法更包括： 移除該些第二柱體以形成複數個凹槽，其中該些凹槽包括複數個中央凹槽和複數個邊緣凹槽，且該至少一個穿孔位於該些中央凹槽和該些邊緣凹槽之間。
  17. 如請求項16所述之半導體結構的製備方法，其中在形成該些凹槽之後，該製備方法更包括： 形成一第三材料層於該第二犧牲層上，以覆蓋該些邊緣凹槽。
  18. 如請求項17所述之半導體結構的製備方法，其中在形成該第三材料層之後，該製備方法更包括： 透過該至少一個穿孔來形成至少一個邊緣溝槽於基板上，並透過該些中央凹槽來形成複數個中央溝槽於基板上，其中該至少一個邊緣溝槽的一寬度大於該些中央溝槽的一寬度。
  19. 如請求項18所述之半導體結構的製備方法，其中該至少一個邊緣溝槽的一深度實質上等於該些中央溝槽的一深度。
  20. 如請求項18所述之半導體結構的製備方法，其中在形成該至少一個邊緣溝槽和該些中央溝槽之後，該製備方法更包括： 形成該至少一個邊緣字元線於該至少一個邊緣溝槽中，並形成該些中央字元線於該些中央溝槽中。
TW112105864A 2022-08-03 2023-02-17 半導體結構及其製備方法 TWI833583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/879,971 2022-08-03
US17/879,971 US20240049451A1 (en) 2022-08-03 2022-08-03 Semiconductor structure and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW202407972A true TW202407972A (zh) 2024-02-16
TWI833583B TWI833583B (zh) 2024-02-21

Family

ID=89761355

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112105864A TWI833583B (zh) 2022-08-03 2023-02-17 半導體結構及其製備方法
TW112143204A TWI847908B (zh) 2022-08-03 2023-02-17 半導體結構的製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112143204A TWI847908B (zh) 2022-08-03 2023-02-17 半導體結構的製備方法

Country Status (3)

Country Link
US (2) US20240049451A1 (zh)
CN (2) CN117529085A (zh)
TW (2) TWI833583B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056175B1 (en) * 2020-07-28 2021-07-06 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof
US11587872B2 (en) * 2021-02-12 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for improving memory performance and/or logic performance

Also Published As

Publication number Publication date
CN117529085A (zh) 2024-02-06
US20240049451A1 (en) 2024-02-08
TWI833583B (zh) 2024-02-21
US20240049452A1 (en) 2024-02-08
CN117529094A (zh) 2024-02-06
TW202410411A (zh) 2024-03-01
TWI847908B (zh) 2024-07-01

Similar Documents

Publication Publication Date Title
US10037994B2 (en) Semiconductor devices having Fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
KR101388329B1 (ko) ＦｉｎＦＥＴ 소자를 제조하는 방법
US10763262B2 (en) Method of preparing semiconductor structure
US10763280B2 (en) Hybrid FinFET structure
KR102384616B1 (ko) 반도체 디바이스 구조체 및 이를 형성하는 방법
US11502077B2 (en) Semiconductor devices having fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
TW201926471A (zh) 具有減少的寄生電容之鰭狀場效電晶體裝置
CN110943081A (zh) 半导体装置
TWI833583B (zh) 半導體結構及其製備方法
TWI768388B (zh) 具有鰭件源極/汲極區及溝槽閘極結構之高壓電晶體
CN221008951U (zh) 集成电路
US20240282837A1 (en) Air liner for through substrate via
CN117476640B (zh) 半导体制备方法、半导体结构和芯片
CN117334693B (zh) 半导体制备方法、半导体结构和芯片
US20230345786A1 (en) Defect Reduction Through Scheme Of Conductive Pad Layer And Capping Layer
TW202407952A (zh) 具有複合隔離特徵的內連線結構及其製備方法
KR100827531B1 (ko) 반도체 소자 및 그 제조 방법
TW202335176A (zh) 具有遮罩線以抑制訊號串擾之半導體元件的製備方法
TW202416450A (zh) 積體電路及其製造方法
KR100781849B1 (ko) 반도체 소자 및 그 제조 방법
KR20090076142A (ko) 반도체 소자의 제조방법
KR20100066108A (ko) 반도체 소자 및 그의 제조방법