TW202406300A - 輸入時脈緩衝器以及時脈信號緩衝方法 - Google Patents

Abstract

一種輸入時脈緩衝器，包含：一第一電容：一第二電容：一第一放大器，用以產生一第一輸出信號，包含耦接該第一電容以及該第二電容的輸入端，其中該第一電容以及該第二電容接收一差動輸入信號；一第二放大器，用以根據該差動輸入信號產生一第二輸出信號；一頻率偵測電路，用以根據該差動輸入信號的一頻率產生一頻率偵測信號；以及一開關，位於該第一放大器的一輸出以及該第二放大器的一輸出之間，用以根據該頻率偵測信號來開啟或關閉。

Description

輸入時脈緩衝器以及時脈信號緩衝方法

本發明係有關於輸入時脈緩衝器以及時脈信號緩衝方法，特別有關於可補償差動輸入信號的DC (Direct Current，直流) 位準的輸入時脈緩衝器以及時脈信號緩衝方法。

傳統的輸入時脈緩衝器用以提供具有預期佔空比 (duty ratio)的輸出時脈信號。然而，如果輸入時脈緩衝器的輸入端之一耦接到預定電壓位準(例如地電位)，或輸入端接收到的輸入信號的DC位準有非預期的變化，輸出時脈信號的佔空比可能會變得不准確。

因此，本發明一目的為提供一種可產生具精確佔空比的時脈訊號的輸入時脈緩衝器。

本發明另一目的為提供一種可產生具精確佔空比的時脈訊號的時脈信號緩衝方法。

本發明一實施例提供了一種輸入時脈緩衝器，包含：一第一電容：一第二電容：一第一放大器，用以產生一第一輸出信號，包含耦接該第一電容的一第一輸入端以及耦接該第二電容的一第二輸入端，其中該第一電容以及該第二電容接收一差動輸入信號且形成該差動輸入信號的一第一對信號路徑；一第二放大器，用以產生一第二輸出信號，包含一第一輸入端以及一第二輸入端，其中該第二放大器的該第一輸入端以及該第二放大器的該第二輸入端形成該差動輸入信號的一第二對信號路徑；一頻率偵測電路，用以根據該差動輸入信號的一頻率產生一頻率偵測信號；以及一開關，位於該第一放大器的一輸出以及該第二放大器的一輸出之間，用以根據該頻率偵測信號來開啟或關閉。

本發明另一實施例提供了一種時脈信號緩衝方法，包含：(a)對一差動輸入信號的一DC部份進行濾波；(b)在對該DC部份進行濾波後，以一第一放大器的輸入端形成該差動輸入信號的一第一對信號路徑；(c)以該第一放大器產生一第一輸出信號；(d)以一第二放大器的輸入端形成該差動輸入信號的一第二對信號路徑；(e) 以該第二放大器產生一第二輸出信號；(f) 根據該差動輸入信號的一頻率產生一頻率偵測信號；以及(g) 根據該頻率偵測信號來選擇性的耦接該第一放大器的一輸出以及該第二放大器的一輸出。

根據前述實施例，即使差動輸入信號的DC位準發生變化，輸出時脈信號的佔空比也可以保持準確。

以下將以多個實施例來描述本發明的內容，還請留意，各實施例中的元件可透過硬體 (例如裝置或電路)或是韌體 (例如微處理器中寫入至少一程式)來實施。此外，以下描述中的”第一”、”第二”以及類似描述僅用來定義不同的元件、參數、資料、信號或步驟。並非用以限定其次序。舉例來說，第一裝置和第二裝置可為具有相同結構但為不同的裝置。

第1圖繪示了根據本發明一實施例的輸入時脈緩衝器的方塊圖。如第1圖所示，輸入時脈緩衝器100包含第一電容C1、第二電容C2、第一放大器AP1、第二放大器AP2、頻率偵測電路103和開關SW。第一放大器AP1用以產生第一輸出信號OS1，其包含耦接至第一電容C1的第一輸入端以及耦接至第二電容C2的第二輸入端。第一電容C1和第二電容C2接收差動輸入信號DIN並形成差動輸入信號DIN的第一對信號路徑。如第1圖所示，差動輸入信號DIN由第一輸入信號IN1和第二輸入信號IN2構成。

第二放大器AP2用以產生第二輸出信號OS2，並且還包含第一輸入端和第二輸入端。第二放大器AP2的第一輸入端和第二放大器AP2的第二輸入端形成差動輸入信號DIN的第二對信號路徑。頻率偵測電路103用以根據差動輸入信號DIN的頻率產生頻率偵測信號FD。開關SW位於第一放大器AP1的輸出和第二放大器AP2的輸出之間，用以根據頻率偵測信號FD開啟(導通)和關閉(不導通)。底下將描述頻率偵測動作的細節。

在第1圖所示的實施例中，頻率偵測電路103根據參考時脈信號RCLK產生頻率偵測信號FD。參考時脈信號RCLK的頻率對應第一輸出信號OS1的頻率，第一輸出信號OS1的頻率對應差動輸入信號DIN的頻率。因此，頻率偵測電路103可以根據參考時脈信號RCLK產生頻率偵測信號FD，從而根據差動輸入信號DIN的頻率產生頻率偵測信號FD。然而，請注意，頻率偵測電路103可以根據差動輸入信號DIN的頻率，通過任何其他機制而不是第1圖所示的機制來產生頻率偵測信號FD。

在一實施例中，如果第一輸出信號OSl的頻率低於臨界頻率，則開關SW開啟，而如果第一輸出信號OSl的頻率高於臨界頻率，則開關SW關閉。換言之，若第一輸出信號OS1的頻率為低頻，則開關SW開啟，若第一輸出信號OS1的頻率為高頻，則開關SW關閉。如此一來，由於第一輸出信號OS1與第二輸出信號OS2結合而產生參考時脈信號RCLK，若開關SW在第一輸出信號OS1具有低頻時開啟，則第二輸出信號OS2可結合至參考時脈信號RCLK。從而可以改善第一放大器AP1的輸入端漏電流等非理想因素。

在一實施例中，第一輸入信號IN1是時脈信號，第二輸入信號IN2是第一輸入信號IN1的反相信號。然而，第一輸入信號IN1和第二輸入信號IN2可以是其他類型的信號。第2圖繪示了根據本發明一實施例的，用以提供第1圖所示的差動輸入信號DIN之電路的電路圖。在第2圖的實施例中，用以提供差動輸入信號DIN的電路200包含第三電容C3、第四電容C4、第三放大器AP3和第四放大器AP4。第三放大器AP3包含第一輸入端和第二輸入端，其中第三放大器AP3的第一輸入端和第三放大器AP3的第二輸入端形成差動時脈信號DCLK的第三對信號路徑。差動時脈信號DCLK由時脈信號XCLK和時脈信號XCLKN形成，而時脈信號XCLKN是時脈信號XCLK的反相信號。

第四放大器AP4包含第一輸入端和第二輸入端，其中第四放大器AP4的第一輸入端和第四放大器AP4的第二輸入端形成差動時脈信號DCLK的第四信號路徑對時脈。差動輸入信號DIN是根據第三放大器AP3的輸出和第四放大器AP4的輸出產生的。具體來說，可用於產生差動輸入信號DIN的第一輸入信號IN1是根據第三放大器AP3和第四放大器AP4的輸出而產生的。

在一實施例中，如果第三放大器AP3接收的時脈信號XCLK和時脈信號XCLKN都具有變化（即，具有上升緣和下降緣），則第一輸入信號INl根據第三放大器AP3的輸出3和第四放大器AP4的輸出而產生。然而，如果時脈信號 XCLK 和時脈信號 XCLKN 中的一個不變化（即，沒有上升緣和下降緣），舉例來說，時脈信號 XCLK 是預定電壓位準，如地電位，則第三放大器AP3的輸出不會反應時脈信號XCLK和時脈信號XCLKN之間的差異，但由於第三電容C3和第四電容C4的存在，第四放大器AP4的輸出仍然反應時脈信號XCLK和時脈信號XCLKN之間的差異。在這種情況下，由於第三放大器AP3和第四放大器AP4的輸出連接在一起，因此第三放大器AP3的輸出會影響第一輸入信號IN1的值。如此一來，會使第一輸入信號IN1的佔空比與時脈信號XCLKN的佔空比不同。

在第2圖的實施例中，電路200包含第五電容C5、第六電容C6、第五放大器AP5和第六放大器AP6，但不限於此。第五電容C5、第六電容C6、第五放大器AP5和第六放大器AP6可用於產生第二輸入信號IN2，其結構和操作與產生第一輸入信號IN1的電路相同。因此，在此不再贅述。

在一實施例中，用於產生差動輸入信號DIN的輸入信號可以僅由一種放大器產生。例如，第一輸入信號IN1或第二輸入信號IN2可以僅根據具有第三放大器AP3結構的放大器產生。又例如，第一輸入信號IN1或第二輸入信號IN2可以僅根據具有第四放大器AP4結構的放大器產生。這種變化也應落入本發明的範圍內。

第1圖所示的頻率偵測電路103可以通過各種電路來實現。請再次參考第1圖，在一實施例中，輸入時脈緩衝器100還包含延遲電路X1，用於產生第一輸出信號OS1的延遲信號。若開關SW關閉，則延遲信號為參考時脈信號RCLK，若開關SW導通，則參考時脈信號RCLK為第一輸出信號OS1與第二輸出信號OS2的組合。頻率偵測電路103根據延遲信號的邊緣產生頻率偵測信號FD。

第3圖繪示了根據本發明一實施例的，如何產生第1圖所示的頻率偵測信號FD的示意圖。在這種情況下，頻率偵測電路103可以包含多個邏輯閘(例如反及閘和反或閘)和多個反相器來執行第3圖所示的動作。如第3圖所示，開關SW在頻率偵測信號FD為高邏輯位準時開啟，在頻率偵測信號FD為低邏輯位準時關閉。此外，頻率偵測信號FD的上升緣對應於參考時脈信號RCLK的上升/下降緣的延遲相位。在一實施例中，頻率偵測信號FD的上升緣與參考時脈信號RCLK的上升緣之間存在時間差td1。此外，在頻率偵測信號FD的下一個上升緣與參考時脈信號RCLK的下降緣之間存在時間差td2。

因此，在第3圖的實施例中，可以通過設置時間差tdl和td2來設置頻率偵測信號FD的高邏輯位準的時間區間。此外，在第3圖的實施例中，可以通過設置時間差td1和td2來設置臨界頻率。如果參考時脈信號RCLK的頻率大於臨界頻率，則參考時脈信號RCLK的單一信號區間減少，因此頻率偵測信號FD具有高邏輯位準的時間區間也減少。如果頻率偵測信號FD的高邏輯位準的時間區間小於時間差td1，則頻率偵測信號FD保持為低邏輯位準，因此第2圖中的開關SW保持關閉。換言之，若時間差td1為固定值且參考時脈信號RCLK的頻率大於臨界頻率，則第1圖中的開關SW保持關閉。臨界頻率可以根據不同的電路要求進行設置。在一實施例中，臨界頻率為200MHz。

第4圖繪示了根據本發明另一實施例的輸入時脈緩衝器400的方塊圖。除了第1圖所示的元件外，輸入時脈緩衝器400還包含DC位準提供電路，其耦接第一電容C1、第二電容C2、第一放大器AP1的第一輸入端和第二輸入端。DC位準提供電路用以在差動輸入信號DIN的DC部份被過濾之後提供DC位準給差動輸入信號DIN。在第4圖的實施例中，DC位準提供電路包含電阻R1、R2、R3、R4，其形成分壓器。此外，在一實施例中，電阻R1、R2、R3、R4提供VDD/2的DC位準。

第5圖繪示了根據本發明一實施例的，當開關關閉時第4圖所示的輸入時脈緩衝器的動作之示意圖。也就是說，在第5圖的實施例中，差動輸入信號DIN的頻率高於臨界頻率。請注意，為簡化圖示，僅繪示第一輸入信號IN1，而未繪示為第一輸入信號IN1的反相信號的第二輸入信號IN2。此外，第一放大器AP1的第一端所接收的信號IN1'是指第一輸入信號IN1的DC部份經第一電容C1濾波後，再由DC位準提供電路提供DC位準的信號。

如第5圖所示，頻率偵測信號FD保持在低邏輯位準，因此開關SW關閉。如此，第二放大器AP2的輸出不耦接到第一放大器AP1的輸出，輸入時脈緩衝器400的輸出時脈信號僅受第一放大器AP1的輸出影響。因此，輸出時脈信號RCLK(參考時脈信號)的佔空比可以接近期望值(第一輸入信號IN1的佔空比)。

第6圖繪示了根據本發明一實施例的，當開關開啟時第4圖所示的輸入時脈緩衝器的動作之示意圖。也就是說，在第6圖的實施例中，差動輸入信號DIN的頻率低於臨界頻率。請注意，為了簡化圖示，僅繪示了第一輸入信號IN1，而未繪示為第一輸入信號IN1的反相信號的第二輸入信號IN2。此外，第一放大器AP1的第一端所接收的信號IN1'是指第一輸入信號IN1的DC部份經第一電容C1濾波後，再由DC位準提供電路提供DC位準的信號。

在第6圖的實施例中，由於差動輸入信號DIN的頻率較低，一些洩漏電流可能通過DC位準提供電路流向地。因此，第一輸入信號IN1的DC位準降低，信號IN1'的DC位準也相應降低。在這種情況下，開關SW對應於頻率偵測信號FD的高邏輯位準而導通。如此一來，由於第一放大器AP1的輸出端耦接至第二放大器AP2的輸出端，因此可以補償信號IN1'的DC位準。

第7圖繪示了根據本發明一實施例的時脈信號緩衝方法之流程圖，包含以下步驟：

步驟701

對一差動輸入信號DIN的一DC部份進行濾波

步驟703

在對DC部份進行濾波後，以一第一放大器AP1的輸入端形成差動輸入信號DIN的一第一對信號路徑。

步驟705

以第一放大器APl產生第一輸出信號OSl。

步驟707

以一第二放大器AP2的輸入端形成差動輸入信號DIN的一第二對信號路徑。

步驟709

以第二放大器AP2產生第二輸出信號OS2。

步驟711

根據差動輸入信號DIN的頻率產生頻率偵測信號FD。

步驟713

根據頻率偵測信號FD選擇性的耦接第一放大器AP1的輸出以及第二放大器AP2的輸出。

其他詳細步驟可以基於上述實施例獲得，在此不再贅述。請注意，本發明所提供的時脈信號緩衝方法不限於以第1圖和第4圖所示的輸入時脈緩衝器來執行。

根據前述實施例，即使差動輸入信號的DC位準發生變化，輸出時脈信號的佔空比也可以保持準確。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、400:輸入時脈緩衝器 200:電路 103:頻率偵測電路 AP1:第一放大器 AP2:第二放大器 AP3:第三放大器 AP4:第四放大器 AP5:第五放大器 AP6:第六放大器 C1:第一電容 C2:第二電容 C3:第三電容 C4:第四電容 C5:第五電容 C6:第六電容 DCLK:差動時脈信號 DIN:差動輸入信號 FD:頻率偵測信號 IN1:第一輸入信號 IN2:第二輸入信號 IN1':信號 OS1:第一輸出信號 OS2:第二輸出信號 R1、R2、R3、R4:電阻 RCLK:參考時脈信號 SW:開關 X1:延遲電路 XCLK、XCLKN:時脈信號

第1圖繪示了根據本發明一實施例的輸入時脈緩衝器的方塊圖。 第2圖繪示了根據本發明一實施例的，用以提供第1圖所示的差動輸入信號之電路的電路圖。 第3圖繪示了根據本發明一實施例的，如何產生第1圖所示的頻率偵測信號的示意圖。 第4圖繪示了根據本發明另一實施例的輸入時脈緩衝器的方塊圖。 第5圖繪示了根據本發明一實施例的，當開關關閉時第4圖所示的輸入時脈緩衝器的動作之示意圖。 第6圖繪示了根據本發明一實施例的，當開關開啟時第4圖所示的輸入時脈緩衝器的動作之示意圖。 第7圖繪示了根據本發明一實施例的時脈信號緩衝方法之流程圖。

100:輸入時脈緩衝器

103:頻率偵測電路

AP1:第一放大器

AP2:第二放大器

C1:第一電容

C2:第二電容

DIN:差動輸入信號

FD:頻率偵測信號

IN1:第一輸入信號

IN2:第二輸入信號

IN1':信號

OS1:第一輸出信號

OS2:第二輸出信號

RCLK:參考時脈信號

SW:開關

X1:延遲電路

Claims (16)

1. 一種輸入時脈緩衝器，包含 一第一電容： 一第二電容： 一第一放大器，用以產生一第一輸出信號，包含耦接該第一電容的一第一輸入端以及耦接該第二電容的一第二輸入端，其中該第一電容以及該第二電容接收一差動輸入信號且形成該差動輸入信號的一第一對信號路徑； 一第二放大器，用以產生一第二輸出信號，包含一第一輸入端以及一第二輸入端，其中該第二放大器的該第一輸入端以及該第二放大器的該第二輸入端形成該差動輸入信號的一第二對信號路徑； 一頻率偵測電路，用以根據該差動輸入信號的一頻率產生一頻率偵測信號；以及 一開關，位於該第一放大器的一輸出以及該第二放大器的一輸出之間，用以根據該頻率偵測信號來開啟或關閉。
2. 如請求項1所述的輸入時脈緩衝器，更包含： 一DC位準提供電路，耦接該第一電容、該第二電容、該第一放大器的該第一輸入端以及該第一放大器的該第二輸入端，用以提供該差動輸入信號的一DC位準。
3. 如請求項1所述的輸入時脈緩衝器，更包含： 一第三放大器，包含一第一輸入端以及一第二輸入端，其中該第三放大器的該第一輸入端以及該第三放大器的該第二輸入端形成一差動時脈信號的一第三對信號路徑； 其中該差動輸入信號是根據該第三放大器的一輸出而產生。
4. 如請求項1所述的輸入時脈緩衝器，更包含： 一第三電容； 一第四電容； 一第四放大器，包含一第一輸入端以及一第二輸入端，其中該第四放大器的該第一輸入端以及該第四放大器的該第二輸入端形成該差動時脈信號的一第四對信號路徑； 其中該差動輸入信號是根據該第四放大器的一輸出而產生。
5. 如請求項1所述的輸入時脈緩衝器，更包含： 一第三放大器，包含一第一輸入端以及一第二輸入端，其中該第三放大器的該第一輸入端以及該第三放大器的該第二輸入端形成一差動時脈信號的一第三對信號路徑； 一第三電容： 一第四電容； 一第四放大器，包含一第一輸入端以及一第二輸入端，其中該第四放大器的該第一輸入端以及該第四放大器的該第二輸入端形成該差動時脈信號的一第四對信號路徑； 其該差動輸入信號選擇性的根據該第三放大器的一輸出和該第四放大器的一輸出而產生。
6. 如請求項1所述的輸入時脈緩衝器，更包含： 一延遲電路，用以產生該第一輸入信號的一延遲信號； 其中該頻率偵測電路根據該延遲信號的邊緣產生該頻率偵測信號。
7. 如請求項1所述的輸入時脈緩衝器，其中若該差動輸入信號的該頻率低於一臨界頻率，則該開關開啟，若該差動輸入信號的該頻率高於該臨界頻率，則該開關關閉。
8. 如請求項7所述的輸入時脈緩衝器，其中當該開關開啟，該第二輸出信號的一DC位準補償該第一輸出信號的一DC位準。
9. 一種時脈信號緩衝方法，包含： (a)對一差動輸入信號的一DC部份進行濾波； (b)在對該DC部份進行濾波後，以一第一放大器的輸入端形成該差動輸入信號的一第一對信號路徑； (c)以該第一放大器產生一第一輸出信號； (d)以一第二放大器的輸入端形成該差動輸入信號的一第二對信號路徑； (e) 以該第二放大器產生一第二輸出信號； (f) 根據該差動輸入信號的一頻率產生一頻率偵測信號；以及 (g) 根據該頻率偵測信號來選擇性的耦接該第一放大器的一輸出以及該第二放大器的一輸出。
10. 如請求項9所述的時脈信號緩衝方法，更包含： 在對該DC部份進行濾波後，提供該差動輸入信號的一DC位準。
11. 如請求項9所述的時脈信號緩衝方法，更包含： 以一第三放大器的輸入端形成一差動時脈信號的一第三對信號路徑； 根據該第三放大器的一輸出產生該差動輸入信號。
12. 如請求項9所述的時脈信號緩衝方法，更包含： 對一差動時脈信號的一DC部份進行濾波； 以一第四放大器的輸入端形成一差動時脈信號的一第四對信號路徑； 根據該第四放大器的一輸出產生該差動輸入信號。
13. 如請求項9所述的時脈信號緩衝方法，更包含： 以一第三放大器的輸入端形成一差動時脈信號的一第三對信號路徑； 對該差動時脈信號的一DC部份進行濾波； 在對該差動時脈信號的一DC部份進行濾波後，以一第四放大器的輸入端形成一差動時脈信號的一第四對信號路徑；以及 選擇性的根據該第三放大器的一輸出和該第四放大器的一輸出而產生。
14. 如請求項9所述的時脈信號緩衝方法，更包含： 產生該第一輸入信號的一延遲信號； 根據該延遲信號的邊緣產生該頻率偵測信號。
15. 如請求項9所述的時脈信號緩衝方法， 其中若該差動輸入信號的該頻率低於一臨界頻率，則該步驟(g)耦接該第一放大器的該輸出以及該第二放大器的該輸出； 其中若該差動輸入信號的該頻率高於該臨界頻率，則該步驟(g)不耦接該第一放大器的該輸出以及該第二放大器的該輸出。
16. 如請求項15所述的時脈信號緩衝方法，其中當該步驟(g)耦接該第一放大器的該輸出以及該第二放大器的該輸出，該第二輸出信號的一DC位準補償該第一輸出信號的一DC位準。