TW202349457A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW202349457A
TW202349457A TW112100698A TW112100698A TW202349457A TW 202349457 A TW202349457 A TW 202349457A TW 112100698 A TW112100698 A TW 112100698A TW 112100698 A TW112100698 A TW 112100698A TW 202349457 A TW202349457 A TW 202349457A
Authority
TW
Taiwan
Prior art keywords
layer
opening
semiconductor device
mask
manufacturing
Prior art date
Application number
TW112100698A
Other languages
English (en)
Inventor
林柏翰
張煥杰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202349457A publication Critical patent/TW202349457A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一種半導體裝置的製造方法中，形成欲圖案化的目標層於基板之上，形成具有開口的遮罩層於目標層之上，透過指向性製程，使開口沿著第一方向擴大，而不沿著與第一方向相交的第二方向擴大開口，其中第一方向與第二方向平行於基板的上表面，以及圖案化目標層以形成對應開口的孔洞。

Description

半導體裝置的製造方法
本發明實施例是關於半導體技術，特別是關於一種半導體裝置的製造方法。
在7nm或者更小的半導體技術節點，線隙(line-and-space, L/S)圖案化需要光學微影的節距解析度小於約32nm。一般來說，即使採用極紫外線(extreme ultraviolet, EUV)微影，透過極紫外線單曝光技術(single-exposure technology, SPT)解析度的極限約為28nm至34nm。為了獲得更小的線隙節距圖案，將需要具有兩次重複的微影曝光製程的雙圖案化技術(double-patterning technology)。然而，使用具有雙圖案化技術的極紫外線方案的成本對於大量生產應用來說太高。此外，重疊誤差的容許值隨著圖案的節距或臨界尺寸變小而變小。
本發明實施例提供一種半導體裝置的製造方法，包括：形成欲圖案化的目標層於基板之上；形成具有開口的遮罩層於目標層之上；透過指向性製程(directional process)，沿著第一方向擴大開口，而不沿著與第一方向相交的第二方向擴大開口，第一方向和第二方向平行於基板的上表面；以及圖案化目標層以形成對應開口的孔洞圖案(hole pattern)。
本發明實施例提供一種半導體裝置的製造方法，包括：於基板之上形成傳導性較低且沿著第一方向延伸的導線；於傳導性較低的導線之上形成層間介電(interlayer dielectric, ILD)層；於層間介電層之上形成包含開口的遮罩層；透過指向性製程，沿著第一方向擴大開口且沿著與第一方向相交的第二方向收縮開口，第一方向和第二方向與基板的上表面平行；圖案化層間介電層以形成對應至開口的通孔(via hole)；以及透過填入導電材料至通孔中以形成通孔接觸件(via contact)。
本發明實施例提供一種半導體裝置的製造方法，包括：於基板之上形成傳導性較低且沿著第一方向延伸的導線；於傳導性較低的導線之上形成層間介電層；形成第一底層於層間介電層之上；形成遮罩層，遮罩層包含第一遮罩層於第一底層之上，第二遮罩層於第一遮罩層之上以及第三遮罩層於第二遮罩之上；形成第二底層於遮罩層之上；形成中間層於第二底層之上；形成具有開口的光阻圖案於中間層之上；透過利用光阻圖案作為蝕刻遮罩，蝕刻中間層；利用中間層或光阻圖案至少其中之一作為蝕刻遮罩，蝕刻第二底層；利用第二底層當作蝕刻遮罩，蝕刻第三遮罩層和第二遮罩以延伸開口；移除第二底層；透過指向性製程，沿著第一方向擴大開口，而不沿著與第一方向相交的第二方向擴大開口，第一方向和第二方向平行於基板的上表面；蝕刻第一遮罩層；蝕刻第一底層；圖案化層間介電層以形成對應至開口的一通孔；以及透過填入導電材料至通孔中以形成通孔接觸件。
應理解的是，以下揭露提供了許多的實施例或範例，用於實施本發明之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，元件的尺寸不限於所揭露的範圍或數值，而可依製程情況及/或所欲的裝置特性而定。此外，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。為了簡單和清楚起見，可按不同比例任意繪製各種部件。在附圖中，為了簡化可能省略一些層/特徵。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。另外，用詞「由…形成」可表示「包括」或「由…組成」。此外，在以下的製程中，所描述的操作之間可能存在一個或多個額外操作，且操作的順序可以更改。在本揭露中，用語「A、B及C的至少其中之一」意指（A、B、C、A+B、A+C、B+C、或A+B+C），且除非另有說明，否則不表示A取一、B取一及C取一。
所揭露的實施例涉及半導體裝置，特別是互補式金屬氧化物半導體場效電晶體(CMOS FET)，例如，鰭式場效電晶體(FinFET)與其製造方法。此處揭露的實施例不僅適用於鰭式場效電晶體，亦適用於平面場效電晶體、雙閘極場效電晶體、環繞閘極場效電晶體、Ω-閘極場效電晶體、全繞式閘極(gate-all-around)場效電晶體、nm線場效電晶體、或任何具有三維通道結構的適用裝置。在本揭露中，將說明用以修改開口尺寸的指向性製程。
指向性製程包含指向性蝕刻技術與指向性沉積技術。指向性蝕刻之特徵化在於水平或表面非等向性或選擇性蝕刻，其在實質上未蝕刻其他方向(例如Y方向)的情況下，實質上只沿著在平行於基板的平面(X-Y平面)中的單一方向(例如X方向)蝕刻目標層或圖案。透過調變各種蝕刻參數施行指向性蝕刻以產生蝕刻物質(etching species)(自由基)，蝕刻物質沿著實質上水平方向移動或以大於約為10度到30度的大入射角入射至基板上。(其中90度角是水平的)。
在本揭露的一些實施例中，指向性製程包含蝕刻面向(etching aspect)與沉積面向(deposition aspect)兩者。指向性製程包含調變可調參數，可調參數包含但不限於：氣體成分、基板溫度、製程時間、製程壓力、電漿的射頻(RF)偏差電壓及/或射頻偏差功率、氣體流速、晶圓傾斜、或其他適合的參數、或上述之組合。
第1A、1B、1C、2A、2B、2C、3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B及6C圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。應理解的是，在這些透過第1A-6C圖所繪示出的製程過程之前、期間以及∕或之後，可提供額外的操作，且一些下述的操作在額外的方法實例中可被替換或刪去。操作/製程的順序可互相交換。第1A、2A、3A、4A、5A及6A圖是俯視示意圖(plan views)，第1B、2B、3B、4B、5B及6B圖是沿著X方向的剖面示意圖，及第1C、2C、3C、4C、5C及6C圖是沿著Y方向的剖面示意圖。
在一些實施例中如第1A-1C圖所示，欲圖案化的目標層20形成於基板10之上。在一些實施例中，基板10是適合的元素半導體所形成，例如矽、鑽石、或鍺；適合的合金或化合物半導體，例如第四族化合物半導體(例如矽鍺(SiGe)、碳化矽(SiC)、碳化矽鍺(SiGeC)、鍺錫(GeSn)、矽錫(SiSn)、矽鍺錫(SiGeSn))，第三-五族化合物(例如砷化鎵(GaAs)、砷化銦鎵(InGaAs)、砷化銦(InAs)、磷化銦(InP)、銻化銦(InSb)、磷砷化鎵(GaAsP)、或磷化鎵銦(GaInP))、或其相似物。此外，基板可能包含磊晶層，磊晶層可能被應變(strained)以提高性能、以及/或可能包含絕緣體上覆矽(silicon-on-insulator)結構。在一實施例中，使用p型矽基板。在一些實施例中，一或多個電子裝置，例如電晶體，形成於基板之上。
欲圖案化的目標層20是介電材料、金屬導電材料、或者半導體材料的一或多層。在一些實施例中，目標層20是設置於一或多個電子裝置之上的介電層。在一些實施例中，目標層20包含下列其一或多個：氧化矽、氮氧化矽(SiON)、氮化矽、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)、碳氮化矽(SiCN)、或有機材料。在一些實施例中，於基板和目標層20之間設置一或多個額外層或部件。
在一些實施例中，第一硬遮罩層30形成於目標層20之上。在一些實施例中，第一硬遮罩層30包含與目標層20不同的材料。在一些實施例中，第一硬遮罩層30包含下列其一或者多個：氧化矽、氮氧化矽(SiON)、氮化矽、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN) 、氮碳化矽(SiCN)、氧化鋁、氧化鉿、多晶矽、非晶矽、氮化鈦(TiN)、或任何適合的材料。在一些實施例中，根據設計及/或製程需求，第一硬遮罩層30的厚度範圍約為5nm至20nm，以及在其他實施例中，範圍約為8nm至12nm。
在一些實施例中，第二硬遮罩層40形成於第一硬遮罩層之上。在一些實施例中，第二硬遮罩層40包含氧化物基材料(oxide-based material)，例如氧化矽、氮氧化矽(SiON) 、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、或其他適合的材料。在一些實施例中，根據設計以及/或製程需求，第二硬遮罩層40的厚度範圍約為5nm至20nm，以及在其他實施例中，範圍約為8nm至12nm。
透過適合的成膜製程(film formation process)，例如化學氣相沉積(chemical vapor deposition)、原子層沉積(atomic layer deposition)、包含濺鍍的物理氣相沉積(physical vapor deposition)、以及電鍍形成目標層20、第一硬遮罩層30和第二硬遮罩層40。
接著，透過一或多個微影和蝕刻操作形成第一開口45於第二硬遮罩層40中，如第1A-1C圖所示。在一些實施例中，第一開口45是具有直徑X1或Y1的孔洞圖案，如第1A圖所示。
接著，如第2A-2C及3A-3C圖所示，進行一或多個指向性製程500以沿著X方向擴大第一開口的尺寸。在一些實施例中，指向性製程包含從±X方向以相對第二硬遮罩層40表面的夾角角度θ施加離子或離子束如第2B圖所示。第2B圖顯示從+X方向的離子束500。在一些實施例中，離子束包含氬、氖、矽、或氮的離子。在特定實施例中，使用氬離子。在一些實施例中，使用離子佈植裝置或離子研磨(ion milling)裝置提供離子束500。在一些實施例中，基板相對於入射離子束500傾斜以具有夾度角度θ，如第2B圖所示，且在水平面(垂直於離子束)中沿著X/Y方向掃描基板。在一些實施例中，角度θ的範圍為大於0度且等於或小於80度，以及在其他實施例中，範圍約為20度至45度。在一些實施例中，角度約為30度。在一些實施例中，劑量大小範圍約為1×10 14離子/平方公分(ions/cm 2)至5×10 16離子/平方公分，以及加速度電壓大小範圍約為0.7電子伏特(keV)至10電子伏特。
在其他實施例中，利用指向性電漿蝕刻裝置來施用指向性製程500。在指向性電漿蝕刻裝置中，以角度θ從一個方向、或兩個相反方向提供自由基或離子。
如第2B圖所示，透過指向性製程500的蝕刻，沿著X軸擴大第一開口45。相對地，沿著Y軸沒有實質上地發生蝕刻。在一些實施例中，當第二硬遮罩層是由氧化物(例如氧化矽)所形成時，透過離子束或自由基從氧化物所產生或濺鍍的蝕刻產物或副產物再沉積於第二硬遮罩層40之上。當離子束或自由基的強度強或量足夠時，透過蝕刻再沉積的氧化物被再一次移除，且在該區域上沒有實質上的沉積(小於0.5nm)。相反地，當離子束或自由基的強度弱或量小時，再沉積的氧化物留下作為再沉積層。如第3A-3C圖所示，在一些實施例中，第一開口45沿著X軸的側壁實質上地沒有再沉積層，而再沉積層50形成於第一開口45沿著Y軸的側壁。在一些實施例中，再沉積層50形成在第一開口45的底部。在一些實施例中，再沉積層50包含第二硬遮罩層的元素，例如，矽和氧。
因此，如第3A-3C圖所示，透過指向性製程，沿著X軸擴大或擴張第一開口45的寬度，同時沿著Y軸收縮或不擴大第一開口45的寬度。在一些實施例中，沿著X軸(雙向)的擴大量約為原始大小X1的10%到30%(換言之，指向性製程之後的寬度為原始寬度X1的1.1至1.3倍)，以及在其他實施例中，擴大量約為原始大小的15%到25%。在一些實施例中，沿著Y方向的收縮量為0或等於或約小於15%(換言之，指向性製程之後的寬度為原始寬度Y1的1至0.85倍)，以及在其他實施例中，收縮量約為5%到10%。
接下來，如第4A-4C圖所示，利用第二硬遮罩層40作為蝕刻遮罩，圖案化第一遮罩層30。接著，如第5A-5C圖所示，移除第二硬遮罩層40。在一些實施例中，在指向性操作500之後，進行乾以及/或濕的清潔操作以移除再沉積層50。此外，如第6A-6C圖所示，利用第一硬遮罩層30作為蝕刻遮罩，圖案化目標層20。在一些實施例中，在圖案化第一硬遮罩層30之後，透過分離製程(separate process)圖案化目標層20，而不移除第二遮罩層40。在一些實施例中，當目標層20與第二硬遮罩層40是由相同材料形成時，例如，氧化矽，在蝕刻目標層20的過程中移除第二硬遮罩層。此外，在一些實施例中，當目標層20與第二遮罩層40是由不同的材料所製成時，不使用第一遮罩層，且第二遮罩層直接形成於目標層之上。
第7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B、18C圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。應理解的是，在這些透過第7A-18C圖所繪示出的製程過程之前、期間以及/或之後，可提供額外的操作，且一些下述的操作在額外的方法實例中可被替換或刪去。操作/製程的順序可互相交換。”A”圖(第7A、8A、…圖)為頂視圖(俯視示意圖)，”B”圖(第7B、8B、…圖)為沿著X軸的剖面示意圖，以及”C”圖(第7C、8C、…圖)為沿著Y軸的剖面示意圖。在以下的實施例中可能採用相對於第1A-6C圖中解釋過的相同或相似的材料、配置、尺寸、結構、狀況、和操作，以及一些解釋可能會被省略。
如第7A-7C圖所示，第一層間介電層100設置於基板之上，且一或多個電晶體形成於基板上。形成一或多個第一佈線圖案 (first wiring pattern) 110嵌入於第一層間介電層100中。在一些實施例中，第一佈線圖案110是由銅、鋁、鎢、鈷、釕(Ru)、銥(Ir)、或其合金形成。第二層間介電層120形成於第一層間介電層之上。在一些實施例中，第二層間介電層120是欲圖案化的目標層。接著，如第7A-7C圖所示，第一硬遮罩系統包含第一底層130、第一中(intermediate)層132、第一中間(middle)層134和第一氧化物層136，依此順序形成於第二層間介電層120之上。此外，第二硬遮罩系統包含第二底層140、第二中間層142和光阻圖案146，依此順序形成於第一硬遮罩系統之上。
在一些實施例中，第一底層130和第二底層140是由有機材料所形成。有機材料可能包括複數個單體或沒有交聯的聚合物。在一些實施例中，底層包含可圖案化的材料以及/或者具有經調整以提供抗反射特性的成分。用於底層的範例材料包含碳主鏈聚合物(carbon backbone polymers)，例如聚羥基苯乙烯(polyhydroxystyrene, PHS)、聚甲基丙烯酸甲酯(poly methyl methacrylate, PMMA)、聚醚(polyether)、和其組合，以及其他包含芳香環(aromatic ring)的有機聚合物。因為下方的結構可能不平坦，底層用於平坦化結構。在一些實施例中，透過旋轉塗佈製程(spin coating process)形成底層。在其他實施例中，透過其他適合的沉積製程形成底層。分別在一些實施例中，底層的厚度範圍約為50nm至200nm，在其他實施例中，範圍約為80nm至120nm。在一些實施例中，在底層形成後，進行退火操作。
在一些實施例中，第一中層132包含下列其一或者多個：氧化矽、氮氧化矽、氮化矽、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)、氮碳化矽(SiCN)、或任何其他適合的材料。在一些實施例中，使用在溫度範圍約為攝氏100度至250度透過低溫電漿化學氣相沉積形成的氧化矽。在一些實施例中，第一中層132的厚度範圍約為10nm至30nm。
在一些實施例中，第一中間層134包含不同於第一中層132的矽基介電材料，以及包含下列其一或者多個：氧化矽、氮氧化矽、氮化矽、碳化矽(SiC)、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)、氮碳化矽(SiCN)、或任何其他適合的材料。在一些實施例中，使用透過化學氣相沉積或原子層沉積形成的碳化矽。在一些實施例中，第一中間層的厚度範圍約為10nm至30nm。
在一些實施例中，與上述的第二硬遮罩層40相似的第一氧化物層136包含氧化物基材料，例如氧化矽、氮氧化矽(SiON) 、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、或其他適合的材料。在一些實施例中，使用氧化矽。在一些實施例中，根據設計以及/或製程需求，第一氧化物層136的厚度範圍約為5nm至20nm，以及在其他實施例中，範圍約為8nm至12nm。
在一些實施例中，第二中間層142包含下列其一或多個：氧化矽、氮氧化矽、氮化矽、碳化矽(SiC)、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)、氮碳化矽(SiCN)、或任何其他適合的材料。在一些實施例中，使用透過化學氣相沉積或原子層沉積形成的碳化矽。在一些實施例中，第二中間層142的厚度範圍為10nm至30nm。
在一些實施例中，第一中間層以及/或第二中間層包含一含矽層，含矽層包含矽與有機材料。在一些實施例中，中間層含有約50至80wt%的矽粒子。
在光阻圖案146中形成一或多個開口145。在一些實施例中，開口145為實質上圓形的孔洞。如第7A圖所示，沿著Y方向開口145形成於第一佈線圖案110之上，且對齊第一佈線圖案110。在一些實施例中，沿著Y方向開口145的尺寸(直徑)和第一佈線圖案110的寬度相同。在其他實施例中，開口145的尺寸比第一佈線圖案110的寬度大1-10%。在特定實施例中，開口145的尺寸比第一佈線圖案110的寬度小1-10%。
接著，如第8A-8C圖所示，利用光阻圖案146作為蝕刻遮罩蝕刻第二中間層142，以延伸開口145至第二中間層142中。在一些實施例中，蝕刻實質上地停止於第二底層140的表面。
此外，如第9A-9C圖所示，利用光阻圖案146以及/或第二中間層142作為蝕刻遮罩蝕刻第二底層140，以延伸開口145至第二底層140中。在一些實施例中，蝕刻實質上地停止於第一氧化物層136的表面。在一些實施例中，在移除光阻圖案146之後，利用第二中間層142作為蝕刻遮罩圖案化第二底層140。
此外，如第10A-10C圖所示，利用第二底層140以及/或第二中間層142作為蝕刻遮罩蝕刻第一氧化物層136，以延伸開口145至第一氧化物層136中。在一些實施例中，蝕刻實質上地停止於第一中間層134的表面。在一些實施例中，在蝕刻第一氧化物層136之前或過程中移除第二中間層142。
接著，如第11A-11C圖所示，利用第二底層140作為蝕刻遮罩蝕刻第一中間層134，以延伸開口145至第一中間層134中。在一些實施例中，蝕刻實質上地停止於第一中層132的表面。
在一些實施例中，如第12A-12C圖所示，利用第二底層140以及/或第一氧化層136作為蝕刻遮罩蝕刻第一中間層134，以延伸開口145至第一中間層134中。在一些實施例中，蝕刻部分的第一中層132，如第12B和12C所示。在一些實施例中，蝕刻第一中層132約10%至70%的厚度。在一些實施例中，在蝕刻第一中間層134之前或過程中移除第二底層140。
接著，如第13A-13C和14A-14C圖所示，進行一或多個上述的指向性製程500以沿著X方向擴大形成於第一氧化物層136和第一中間層134中(以及部分在第一中層132中)的開口145的尺寸。
如第13B圖所示，透過蝕刻的指向性製程500，沿著X軸(±X方向)擴大開口145。相反地，沿著Y軸實質上地未發生蝕刻。在一些實施例中，透過離子束或自由基從第一氧化物層136所產生或濺鍍的蝕刻產物或副產物138再沉積於開口145的內側壁之上，如第13C圖所示。在一些實施例中，開口145沿著X軸的側壁實質上地沒有再沉積層，而再沉積層138形成於開口145沿著Y軸的側壁。在一些實施例中，再沉積層138形成於開口145的底部。在一些實施例中，再沉積層138包含矽和氧，在一些實施例中，更包含碳。
在一些實施例中，如第14A-14C圖所示，在指向性操作500的過程中蝕刻第一中層132的剩餘部分以及露出第一底層130的上表面。在一些實施例中，在指向性操作500之後，進行濕及/或乾清潔操作以移除再沉積層138。
因此，如第14A-14C圖所示，透過指向性製程，沿著X軸擴大或擴張開口145的寬度，同時沿著Y軸收縮或不擴大開口145的寬度。在一些實施例中，沿著X軸(雙向)的擴大量約為原始尺寸的10%到30%(換言之，指向性製程之後的寬度為原始寬度的1.1至1.3倍)，以及在其他實施例中，擴大量的約為原始尺寸的15%到25%。在一些實施例中，沿著Y方向的收縮量為0或等於或約小於15%(換言之，指向性製程之後的寬度為原始寬度的1至0.85倍)，以及在其他實施例中，收縮量約為5%到10%。在一些實施例中，如第14A圖所示，在俯視示意圖中開口145未延伸超過第一佈線圖案110。因此，即使沿著Y方向在光阻層146中的開口145與第一佈線圖案110之間有輕微的重疊誤差(例如，約0.5nm至2nm)，指向性製程500能補償此重疊誤差。
此外，如第15A-15C圖所示，蝕刻第一底層130與第二層間介電層120以露出第一佈線圖案110的上表面。在一些實施例中，利用第一中間層134以及/或第一中層132作為蝕刻遮罩蝕刻第一底層130，以延伸開口145至第一底層130中，並接著蝕刻第二層間介電層120。在一些實施例中，在蝕刻第一底層130以及/或蝕刻第二層間介電層120之前或過程中，移除第一中間層134以及/或第一中層132。在一些實施例中，形成於第二層間介電層120中的開口145為具有小於頂部的底部之錐形。接著，如第16A-16C圖所示，利用包含濕及/或乾蝕刻操作的適合操作移除第一底層130。
此外，如第17A-17C圖所示，於第二層間介電層120的開口145中形成一或多個導電層以形成通孔接觸件(via contacts)150，並接著如第18A-18C圖所示，形成沿著Y方向延伸的一或多個第二佈線圖案155。在一些實施例中，通孔接觸件150以及/或第二佈線圖案包含下列其中一或多層：銅、鎢、鎳、鈷、鉬、鈦、或其合金層。在一些實施例中，透過鑲嵌製程形成如連續層的通孔接觸件150與第二佈線圖案155。
在一些實施例中，取代第二層間介電層120，目標層包含設置於第一層間介電層100、低介電常數介電(low-k dielectric)層124、以及蓋層(cap layer)126之上的蝕刻終止(etch stop)層122，如第19A和19B圖所示。在一些實施例中，蝕刻終止層122包含氮化矽或氮氧化矽。在一些實施例中，低介電常數介電層124包含碳氧化矽、氮碳化矽、氮碳氧化矽、有機材料、多孔材料、或其他任何具有介電常數小於3.5的介電材料。在一些實施例中，蓋層126包含從正矽酸四乙酯(tetraethyl orthosilicate, TEOS)所形成的氧化矽。在一些實施例中，通孔接觸件150通過蓋層126、低介電常數介電層124、與蝕刻終止層122以到達第一佈線圖案110，如第19B圖所示。在一些實施例中，移除蓋層126，並接著通過低介電常數介電層124和蝕刻終止層122形成通孔接觸件150以到達第一佈線圖案110。
第20A、20B以及20C圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。第20A圖為一相似於第7A圖的俯視示意圖，且包含第二佈線圖案155。在一些實施例中，第一佈線圖案110的寬度(沿著Y方向)小於第二佈線圖案155的寬度(沿著X方向)，且範圍約為8nm至20nm。在一些實施例中，第二佈線圖案155的寬度範圍約為25nm至40nm。在一些實施例中，相鄰的第一佈線圖案之間的間隔範圍約為10nm至20nm以及相鄰的第二佈線圖案之間的間隔範圍約為10nm至45nm。在一些實施例中，形成於光阻圖案146中(見，第7A-7C圖)或形成於第一氧化物層136中(見，第12A-12C圖)的開口145的直徑大於第一佈線圖案110的寬度約0.5nm至2nm，且範圍約為9nm至25nm。在一些實施例中，開口145的直徑小於第二佈線圖案155的寬度約1nm至22nm，且範圍約為9nm至25nm。在一些實施例中，在指向性操作之前，開口145的形狀為實質上的圓形(約0.90＜[最小直徑]/[最大直徑]≤1)。在一些實施例中，開口145沿著Y方向的直徑或寬度小於沿著X方向的直徑或寬度。
在指向性操作之後，開口145的形狀為橢圓形如第20B圖所示。在一些實施例中，開口145的形狀為具有圓角的長方形如第20C圖所示。在一些實施例中，沿著X方向的直徑或寬度最大值範圍約為10nm至40nm而沿著Y方向的直徑或寬度最小值範圍約為5nm至20nm。在一些實施例中，調整指向性操作的一或多個參數使得沿著Y方向的直徑或寬度等於或小於第一佈線圖案110的寬度。在一些實施例中，調整指向性操作的一或多個參數使得沿著X方向的直徑或寬度等於或小於第二佈線圖案150的寬度。在一些實施例中，在指向性操作之後開口145的形狀滿足0.3≤[沿著Y方向的寬度]/[沿著X方向的寬度]≤0.6。
第21A、21B、22A、和22B是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。在一些實施例中，在蝕刻第一氧化物層136、第一中間層134和部分的第一中層132之後，在中間層134的開口寬度大於在第一氧化層136的開口寬度如第21A圖所示，或小於在第一氧化層136的開口寬度如第22A圖所示。因此，在指向性操作中，沿著開口的不平坦之內部側壁形成再沉積層138如第21B和22B圖所示。
如上所述，利用同時包含沿著X方向的蝕刻相(etching phase)和沿著Y方向的沉積相(deposition phase)的指向性操作，可改善製程餘量(process margin)以及補償由微影操作所造成的重疊誤差，以及因此在裝置生產中獲得更高產率。
應理解的是，本文中並未討論所有的優點，並非所有的實施例或示例都需要特定的優點，並且其他實施例或示例可提供不同的優點。
根據本揭露的一個面向，在一種半導體裝置的製造方法中，形成欲圖案化的目標層於基板之上，形成具有開口的遮罩層於目標層之上，透過指向性製程，沿著第一方向擴大開口，而不沿著與第一方向相交的第二方向擴大開口，第一方向和第二方向平行於基板的上表面，以及圖案化目標層以形成對應開口的孔洞圖案(hole pattern)。在前述或以下實施例的一個或多個中，在指向性製程過程中，開口沿著第二方向收縮。在前述或以下實施例的一個或多個中，開口沿著第一方向的擴大量大於開口沿著第二方向的收縮量。在前述或以下實施例的一個或多個中，開口沿著第一方向的擴大量是開口沿著第二方向的收縮量的兩倍或更多。在前述或以下實施例的一個或多個，遮罩層是由氧化物所製成。在前述或以下實施例的一個或多個，氧化物為氧化矽且目標層是由不同於氧化矽的材料所製成。在前述或以下實施例的一個或多個，指向性製程包括以角度θ朝遮罩層的上表面施加氬(Ar)離子束，角度θ為離子束的方向與上表面之間的夾角，且角度θ的範圍為大於0度且等於或小於30度。在前述或以下實施例的一個或多個，指向性製程包括以角度θ朝遮罩層的上表面施加由電漿所產生的自由基(radicals)，角度θ為徑向束(radial beam)的方向與上表面之間的夾角，且角度θ的範圍為大於0度且等於或小於30度。
根據本揭露的另一個面向，在一種半導體裝置的製造方法中，於基板之上形成傳導性較低且沿著第一方向延伸的導線，於傳導性較低的導線之上形成層間介電層，於層間介電層之上形成包含開口的遮罩層，透過指向性製程，沿著第一方向擴大開口且沿著與第一方向相交的第二方向收縮開口，第一方向和第二方向與基板的上表面平行，圖案化層間介電層以形成對應至開口的通孔(via hole)，以及透過填入導電材料至通孔中以形成通孔接觸件(via contact)。在前述或以下實施例的一個或多個，遮罩層(mask layer)包含作為最上層的上氧化物層(upper oxide layer)。在前述或以下實施例的一個或多個，遮罩層更包含第一中間層和底氧化物層(bottom oxide layer)，以及開口的底部位於底氧化物層的中間。在前述或以下實施例的一個或多個，底層形成於層間介電層與底氧化物層之間，在圖案化層間介電層中，圖案化底氧化物層的剩餘部分以露出底層。在圖案化底氧化物層的剩餘部分的過程中，移除上氧化物層。利用中間層和底氧化物層作為蝕刻遮罩，圖案化底層，以及利用底層作為蝕刻遮罩，圖案化層間介電層。在前述或以下實施例的一個或多個，上氧化物層包含下列其一：氧化矽、含氮氧化矽、氧化鋁、或氧化鉿。在前述或以下實施例的一個或多個，指向性製程包括以角度θ朝遮罩層的上表面施加氬(Ar)、氮(N)或者矽(Si)離子束，角度θ為離子束的方向與上表面之間的夾角，且角度θ的範圍為大於0度且等於或小於30度。在前述或以下實施例的一個或多個，指向性製程包括以角度θ朝遮罩層的上表面施加由電漿所產生的自由基，角度θ為徑向束的方向與上表面之間的夾角，且角度θ的範圍為大於0度且等於或小於30度。
根據本揭露的另一個面向，在一種半導體裝置的製造方法中，於基板之上形成傳導性較低且沿著第一方向延伸的導線，於傳導性較低的導線之上形成層間介電(ILD)層，形成第一底層於層間介電層之上，包含第一遮罩層形成於第一底層之上、第二遮罩層形成於第一遮罩層之上、以及第三遮罩層形成於第二遮罩之上的遮罩層，形成第二底層於遮罩層之上，形成中間層於第二底層之上，形成具有開口的光阻圖案於中間層之上，利用光阻圖案作為蝕刻遮罩，蝕刻中間層，利用中間層或光阻圖案至少其中之一作為蝕刻遮罩，蝕刻第二底層，利用第二底層作為蝕刻遮罩，蝕刻第三遮罩層和第二遮罩以延伸開口，移除第二底層，透過指向性製程，沿著第一方向擴大開口，而不沿著與第一方向相交的第二方向擴大開口，第一方向和第二方向平行於基板的上表面，蝕刻第一遮罩層，蝕刻第一底層，圖案化層間介電層以形成對應至開口的通孔，以及透過填入導電材料至通孔中以形成通孔接觸件。在前述或以下實施例的一個或多個，第三遮罩層包含氧化矽。在前述或以下實施例的一個或多個，在指向性製程過程中，開口沿著第二方向收縮。在前述或以下實施例的一個或多個，第二遮罩層包含碳化矽。在前述或以下實施例的一個或多個，第一遮罩層包含氧化矽。
以上概述數個實施例或示例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
10:基板 20:目標層 30:第一硬遮罩層 40:第二硬遮罩層 45:第一開口 50:再沉積層 100:第一層間介電層 110:第一佈線圖案 120:第二層間介電層 122:蝕刻終止層 124:低介電常數介電層 126:蓋層 130:第一底層 132:第一中層(first intermediate layer) 134:第一中間層(first middle layer) 136:第一氧化物層 138:再沉積層 140:第二底層 142:第二中間層(second middle layer) 145:開口 146:光阻圖案 150:通孔接觸件 155:第二佈線圖案 500:指向性製程
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用於以說明例示。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。 第1A、1B、1C、2A、2B、2C、3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B及6C圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。 第7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B、17C、18A、18B及18C圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。 第19A及19B圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。 第20A、20B及20C圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。 第21A、21B、22A及22B圖是根據本發明的一實施例，繪示出半導體裝置一系列製造操作的各種示意圖。
100:第一層間介電層
110:第一佈線圖案
122:蝕刻終止層
124:低介電常數介電層
126:蓋層
130:第一底層
132:第一中層(first intermediate layer)
134:第一中間層(first middle layer)
136:第一氧化物層
140:第二底層
142:第二中間層(second middle layer)
146:光阻圖案

Claims (20)

  1. 一種半導體裝置的製造方法，包括： 形成欲圖案化的一目標層於一基板之上； 形成具有一開口的一遮罩層於該目標層之上； 透過一指向性製程(directional process)，沿著一第一方向擴大該開口，而不沿著與該第一方向相交的一第二方向擴大該開口，該第一方向和該第二方向平行於該基板的一上表面；以及 圖案化該目標層以形成對應該開口的一孔洞圖案(hole pattern)。
  2. 如請求項1之半導體裝置的製造方法，其中在該指向性製程過程中，該開口沿著該第二方向收縮。
  3. 如請求項2之半導體裝置的製造方法，其中該開口沿著該第一方向的一擴大量大於該開口沿著該第二方向的一收縮量。
  4. 如請求項2之半導體裝置的製造方法，其中該開口沿著該第一方向的一擴大量是該開口沿著該第二方向的一收縮量的兩倍或更多。
  5. 如請求項1之半導體裝置的製造方法，其中該遮罩層是由一氧化物所製成。
  6. 如請求項5之半導體裝置的製造方法，其中該氧化物為氧化矽且該目標層是由不同於該氧化矽的一材料所製成。
  7. 如請求項1之半導體裝置的製造方法，其中： 該指向性製程包括以一角度θ朝該遮罩層的一上表面施加氬(Ar)離子束，該角度為一離子束的方向與該上表面之間的一夾角，且 該角度的大小範圍為大於0度且等於或小於45度。
  8. 如請求項1之半導體裝置的製造方法，其中： 該指向性製程包括以一角度θ朝該遮罩層的一上表面施加由一電漿所產生的自由基(radicals)，該角度為一徑向束(radial beam)的方向與該上表面之間的一夾角，且 該角度的大小範圍為大於0度且等於或小於45度。
  9. 一種半導體裝置的製造方法，包括： 於一基板之上形成傳導性較低且沿著一第一方向延伸的一導線； 於該傳導性較低的導線之上形成一層間介電(interlayer dielectric, ILD)層； 於該層間介電層之上形成包含一開口的一遮罩層； 透過一指向性製程，沿著該第一方向擴大該開口且沿著與該第一方向相交的一第二方向收縮該開口，該第一方向和該第二方向與該基板的一上表面平行； 圖案化該層間介電層以形成對應至該開口的一通孔(via hole)；以及 透過填入一導電材料至該通孔中以形成一通孔接觸件(via contact)。
  10. 如請求項9之半導體裝置的製造方法，其中該遮罩層(mask layer)包含作為一最上層的一上氧化物層(upper oxide layer)。
  11. 如請求項10之半導體裝置的製造方法，其中： 該遮罩層更包含一第一中間層和一底氧化物層(bottom oxide layer)，以及 該開口的底部位於該底氧化物層的中間。
  12. 如請求項10之半導體裝置的製造方法，其中： 一底層形成於該層間介電層與該底氧化物層之間，以及 圖案化該層間介電層包括： 圖案化該底氧化物層的一剩餘部分以露出該底層，其中在圖案化該底氧化物層的該剩餘部分的過程中，移除該上氧化物層； 利用該中間層和該底氧化物層作為一蝕刻遮罩，圖案化該底層；以及 利用該底層作為一蝕刻遮罩，圖案化該層間介電層。
  13. 如請求項10之半導體裝置的製造方法，其中該上氧化物層包含下列其一：氧化矽、含氮氧化矽、氧化鋁、或氧化鉿。
  14. 如請求項9之半導體裝置的製造方法，其中： 該指向性製程包括以一角度θ朝該遮罩層的一上表面施加氬(Ar)、氮(N)或者矽(Si)離子束，該角度為一離子束的方向與該上表面之間的一夾角，且該角度的大小範圍為大於0度且等於或小於45度。
  15. 如請求項9之半導體裝置的製造方法，其中： 該指向性製程包括以一角度θ朝該遮罩層的一上表面施加由一電漿所產生的自由基，該角度為一徑向束的方向與該上表面之間的一夾角，且該角度的大小範圍為大於0度且等於或小於45度。
  16. 一種半導體裝置的製造方法，包括： 於一基板之上形成傳導性較低且沿著一第一方向延伸的一導線； 於該傳導性較低的導線之上形成一層間介電(ILD)層； 形成一第一底層於該層間介電層之上； 形成一遮罩層，該遮罩層包含一第一遮罩層於該第一底層之上，一第二遮罩層於該第一遮罩層之上以及一第三遮罩層於該第二遮罩之上； 形成一第二底層於該遮罩層之上； 形成一中間層於該第二底層之上； 形成具有一開口的一光阻圖案於該中間層之上； 利用該光阻圖案作為一蝕刻遮罩，蝕刻該中間層； 利用該中間層或該光阻圖案至少其中之一作為一蝕刻遮罩，蝕刻該第二底層； 利用該第二底層作為一蝕刻遮罩，蝕刻該第三遮罩層和該第二遮罩以延伸該開口； 移除該第二底層； 透過一指向性製程，沿著一第一方向擴大該開口，而不沿著與該第一方向相交的一第二方向擴大該開口，該第一方向和該第二方向平行於該基板的一上表面； 蝕刻該第一遮罩層； 蝕刻該第一底層； 圖案化該層間介電層以形成對應至該開口的一通孔；以及 透過填入一導電材料至該通孔中以形成一通孔接觸件。
  17. 如請求項16之半導體裝置的製造方法，其中該第三遮罩層包含氧化矽。
  18. 如請求項17之半導體裝置的製造方法，其中在該指向性製程過程中，該開口沿著該第二方向收縮。
  19. 如請求項18之半導體裝置的製造方法，其中該第二遮罩層包含碳化矽。
  20. 如請求項19之半導體裝置的製造方法，其中該第一遮罩層包含氧化矽。
TW112100698A 2022-05-31 2023-01-07 半導體裝置的製造方法 TW202349457A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/829,154 US20230386835A1 (en) 2022-05-31 2022-05-31 Method of manufacturing semiconductor devices
US17/829,154 2022-05-31

Publications (1)

Publication Number Publication Date
TW202349457A true TW202349457A (zh) 2023-12-16

Family

ID=88876649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100698A TW202349457A (zh) 2022-05-31 2023-01-07 半導體裝置的製造方法

Country Status (2)

Country Link
US (1) US20230386835A1 (zh)
TW (1) TW202349457A (zh)

Also Published As

Publication number Publication date
US20230386835A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US11183392B2 (en) Method for manufacturing semiconductor devices and structures thereof
KR102102735B1 (ko) 다중 패터닝 방법
US20190237333A1 (en) Semiconductor methods and devices
KR102296810B1 (ko) 블록 공중합체의 직접 자기 조립을 사용하는 자기 정렬 패턴화
TWI508137B (zh) 形成目標圖案的方法
CN111640652A (zh) 用于集成电路图案化的方法
US20210358752A1 (en) Directional Deposition for Semiconductor Fabrication
TWI705494B (zh) 製造半導體裝置的方法
US20190259613A1 (en) Methods for Controlling an End-to-End Distance in Semiconductor Device
US20210280455A1 (en) Method of manufacturing semiconductor devices
US9412615B2 (en) Patterning method and semiconductor structure including forming a plurality of holes using line pattern masks
TW202349457A (zh) 半導體裝置的製造方法
TW202224016A (zh) 利用氣體團簇離子束的圖案增強
CN110660661A (zh) 半导体元件制造方法
Carlson et al. Negative and iterated spacer lithography processes for low variability and ultra-dense integration
KR102342465B1 (ko) 반도체 디바이스를 형성하는 방법