TW202347822A - 微型ｌｅｄ結構和微型顯示面板 - Google Patents

微型ｌｅｄ結構和微型顯示面板 Download PDF

Info

Publication number
TW202347822A
TW202347822A TW112103080A TW112103080A TW202347822A TW 202347822 A TW202347822 A TW 202347822A TW 112103080 A TW112103080 A TW 112103080A TW 112103080 A TW112103080 A TW 112103080A TW 202347822 A TW202347822 A TW 202347822A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
micro
layer
ion implantation
led structure
Prior art date
Application number
TW112103080A
Other languages
English (en)
Inventor
祝元坤
方安樂
劉德帥
Original Assignee
大陸商上海顯耀顯示科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海顯耀顯示科技有限公司 filed Critical 大陸商上海顯耀顯示科技有限公司
Publication of TW202347822A publication Critical patent/TW202347822A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

一種微型發光二極管(LED)結構，包括台面結構。所述台面結構進一步包括具有第一導電類型的第一半導體層、形成在所述第一半導體層上的發光層、和形成在所述發光層上的第二半導體層，所述第二半導體層具有不同於所述第一導電類型的第二導電類型。所述第二半導體層進一步包括半導體區和圍繞所述半導體區形成的離子注入區，所述離子注入區的電阻比所述半導體區的電阻高。

Description

微型LED結構和微型顯示面板
發明領域
本公開文本總體上涉及發光二極管技術領域，並且更具體地涉及一種微型發光二極管(LED)結構和一種包括所述微型LED結構的微型顯示面板。
發明背景
無機微型發光二極管(也稱爲“微型LED”或“μ-LED”)由於其在包括例如自發射式微型顯示器、可見光通信和光遺傳學的各種應用中的使用而越來越重要。由於更好的應變弛豫、提高的光提取效率、均勻的電流擴展等，μ-LED比傳統LED具有更佳的輸出性能。與傳統LED相比，μ-LED的特徵在於改善的熱效應、在更高的電流密度下改進的操作、更好的響應速率、更大的工作溫度範圍、更高的分辨率、更寬的色域、更高的對比度、以及更低的功耗等。
μ-LED包括用於形成多個台面的III-V族外延層。在某些μ-LED設計中，需要在相鄰的μ-LED之間形成空間，以避免外延層中的載流子從一個台面擴散到相鄰台面。相鄰微型LED之間形成的空間可能會減小有效發光區域並降低光提取效率。消除所述空間可能會增加有效發光區域，但這將導致外延層中的載流子橫向擴散到相鄰的台面上，並因此降低發光效率。此外，在相鄰台面之間沒有所述空間的情況下，在相鄰的μ-LED之間會產生串擾，這將導致μ-LED不太可靠或不太準確。
此外，在一些μ-LED結構中，具有高電流密度的小LED像素將更可能經歷紅移、較低的最大效率和不均勻發射，這通常是由製造期間劣化的電注入引起的。此外，μ-LED的峰值外量子效率(EQE)和內量子效率(IQE)隨着芯片大小的減小而大大降低。EQE和IQE的降低是由未被正確蝕刻的量子阱側壁處的非輻射再結合引起的。IQE的降低是由μ-LED的不良電流注入和電子洩漏電流引起的。改善EQE和IQE需要優化量子阱側壁區域以降低電流密度。
發明概要
根據本公開文本，提供了一種微型LED結構。所述結構包括台面結構。所述台面結構進一步包括具有第一導電類型的第一半導體層、形成在所述第一半導體層上的發光層、形成在所述發光層上的第二半導體層、形成在所述台面結構的側壁上的側壁保護層、和形成在所述側壁保護層的表面上的側壁反射層，所述第二半導體層具有不同於所述第一導電類型的第二導電類型。使所述第一半導體層的底表面區域大於所述第二半導體層的底表面區域，使所述第二半導體層的底表面區域大於所述第二半導體層的頂表面區域，並且使所述第一半導體層的底表面區域大於所述第一半導體層的頂表面區域。所述第二半導體層進一步包括半導體區和圍繞所述半導體區形成的離子注入區，所述離子注入區的電阻比所述半導體區的電阻高。
此外，根據本公開文本，提供了一種微型顯示面板。所述微型顯示面板包括微型LED陣列。所述微型LED陣列包括第一微型LED結構和形成在所述第一微型LED結構下面的集成電路(IC)背板。所述第一微型LED結構電耦接到所述IC背板。
較佳實施例之詳細說明
在下文中，將參考附圖描述與本公開文本一致的實施方案。只要有可能，貫穿附圖，將使用相同的附圖標記來指代相同或相似的部分。
如上所討論的，現有技術的微型LED可能經歷像紅移、低最大效率、不均勻發射等問題。爲了解決這些問題，在本發明的實施方案中提供了一種微型LED結構。在與圖1一致的一些實施方案中，微型LED結構包括台面結構01、頂部觸頭02、底部觸頭03、底部金屬鍵合層031和頂部導電層04。台面結構01進一步包括第一類型半導體層101、發光層102和第二類型半導體層103。發光層102形成在第一類型半導體層101的頂部上。第二類型半導體層103位於發光層102的頂部上。在一些實施方案中，第一類型和第二類型是指不同的導電類型。例如，第一類型爲P型，而第二類型爲N型。在另一個例子中，第一類型爲N型，而第二類型爲P型。
仍參考圖1，使第一半導體層101的底表面區域大於第二半導體層103的底表面區域。在一些實施方案中，使第二半導體層103的底表面區域大於第二半導體層103的頂表面區域。使第一半導體層101的底表面區域大於第一半導體層101的頂表面區域。在一些實施方案中，第一半導體層101、發光層102和第二半導體層103的側壁在本實施方案中是在同一平面中，使得側壁是平坦的。在一些實施方案中，發光層102和第二半導體層103不在同一平面中並且所述側壁是不平坦的。在一些實施方案中，第二半導體層103的直徑小於發光層102的直徑。在一些實施方案中，第一半導體層101的直徑小於發光層102的直徑。
在一些實施方案中，第一類型半導體層101的材料包括p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN、p-AlGaN等中的至少一種。第二類型半導體層103的材料包括n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-InGaN、n-AlGaN等中的至少一種。發光層102是由量子阱層形成的。量子阱層的材料包括GaAs、InGaN、AlGaN、AlInP、GaInP、AlGaInP等中的至少一種。在一些進一步的實施方案中，第一類型半導體層101的厚度大於第二類型半導體層103的厚度，並且發光層102的厚度小於第一類型半導體層101的厚度。在一些實施方案中，第一類型半導體層101的厚度的範圍爲700 nm至2 μm，並且第二類型半導體層103的厚度的範圍爲100 nm至200 nm。在一些實施方案中，量子阱層的厚度小於或等於30 nm。在一些實施方案中，量子阱層包括不多於三對量子阱。
在一些實施方案中，第一類型半導體層101包括一個或多個反射鏡1011。在一些實施方案中，反射鏡1011形成在第一類型半導體層101的底表面處。在一些實施方案中，反射鏡1011形成在第一類型半導體層101的內部。在一些實施方案中，反射鏡1011的材料是介電材料和金屬材料的混合物。在一些進一步的實施方案中，介電材料包括SiO2或SiNx，其中，“x”是正整數。在一些實施方案中，所述金屬材料包括Au或Ag。在一些實施方案中，多個反射鏡1011在不同的水平面中一個接一個地、水平地形成在第一類型半導體層1011中，從而將第一類型半導體層101劃分爲多個層。
在一些實施方案中，頂部觸頭02形成在第二類型半導體層103的頂表面處。頂部觸頭02的導電類型與第二類型半導體層103的導電類型相同。例如，如果第二類型爲N型，則頂部觸頭02爲N型觸頭；或者如果第二類型爲P型，則頂部觸頭02爲P型觸頭。在一些實施方案中，頂部觸頭02由包括AuGe、AuGeNi等中的至少一種的金屬或金屬合金製成。頂部觸頭02用於在頂部導電層04與第二類型半導體層103之間形成歐姆接觸，從而優化微型LED的電性質。在一些實施方案中，頂部觸頭02的直徑的範圍爲20 nm至50 nm，並且頂部觸頭02的厚度的範圍爲10 nm至20 nm。
在一些實施方案中，第二類型半導體層103包括第二類型半導體區1031和離子注入區1032。第二類型半導體區1031直接形成在頂部觸頭02下面。離子注入區1032圍繞第二類型半導體區1031形成。在一些實施方案中，離子注入區1032的電阻大於第二類型半導體區1031的電阻。離子注入區1032是經由向離子注入區1032中進行額外的離子注入工藝而形成的。在一些實施方案中，頂部觸頭02的中心與第二類型半導體區1031的中心沿着垂直於第二類型半導體區1031的上表面的軸線對準。在一些進一步的實施方案中，離子注入區1032的直徑大於或等於頂部觸頭02的直徑。並且第二類型半導體區1031的直徑大於或等於頂部觸頭02的直徑。在一些實施方案中，第二類型半導體區1031的直徑小於或等於頂部觸頭02的直徑的三倍。在一些實施方案中，離子注入區1032的導電類型與第二類型半導體區1031的導電類型相同。在一些進一步的實施方案中，離子注入區1032包括至少一種類型的注入離子。在一些實施方案中，注入離子選自以下離子中的一種或多種：氫、氮、氟、氧、碳、氬、磷、硼、矽、硫、砷、氯和金屬離子。金屬離子選自以下離子中的一種或多種：鋅、銅、銦、鋁、鎳、鈦、鎂、鉻、鎵、錫、銻、碲、鎢、鉭、鍺、鉬和鉑。在一些進一步的實施方案中，離子注入區1032的直徑大於第二半導體區1031的直徑。在一些實施方案中，離子注入區1032的直徑大於第二類型半導體區1031的兩倍。在此，離子注入區1032的直徑的範圍爲100 nm至1200 nm；並且頂部觸頭02的直徑的範圍爲20 nm至50 nm。第二類型半導體區1031的厚度大於或等於離子注入區1032的厚度。在一些實施方案中，第二類型半導體區1031的厚度的範圍爲100 nm至200 nm，並且離子注入區1032的厚度的範圍爲100 nm至150 nm。
仍參考圖1，在一些實施方案中，微型LED結構進一步包括覆蓋第二類型半導體層103的頂表面、和頂部觸頭02的頂部導體層04。頂部導體層04是透明且導電的。在一些實施方案中，頂部導電層04包括銦錫氧化物(ITO)和氟摻雜的錫氧化物(FTO)中的至少一種。
在一些實施方案中，底部觸頭03形成在第一類型半導體層101的底表面處。底部觸頭03的導電類型與第一類型半導體層101的導電類型相同。例如，如果第一類型半導體層101爲P型，則底部觸頭03也爲P型。類似地，如果第一類型半導體層101爲N型，則底部觸頭03也爲N型。在一些實施方案中，光從台面結構01的頂表面發出。爲此，使底部觸頭03的直徑大於頂部觸頭02的直徑，並且使頂部觸頭02的直徑盡可能小，使得頂部觸頭02像是第二類型半導體層103的頂表面上的點。在一些實施方案中，使底部觸頭03的直徑等於或小於頂部觸頭02的直徑。在一些實施方案中，底部觸頭03被配置成連接至底部電極(諸如IC背板中的接觸焊盤)。在一些實施方案中，底部觸頭03的直徑的範圍爲20 nm至1 μm。在一些實施方案中，底部觸頭03的直徑的範圍爲800 nm至1 μm。在一些實施方案中，底部觸頭03的中心與頂部觸頭02的中心沿着垂直於第二類型半導體區1031的上表面的軸線對準。在一些實施方案中，底部觸頭03的中心、頂部觸頭02的中心、和第二類型半導體區1031的中心都沿着垂直於第二類型半導體區1031的上表面的軸線對準。在一些實施方案中，底部觸頭03的材料包括透明導電材料。在一些進一步的實施方案中，底部觸頭03的材料包括ITO或FTO。在一些實施方案中，底部觸頭03是不透明的，並且底部觸頭的材料是導電金屬。在一些實施方案中，底部觸頭的材料包括以下元素中的至少一種：Au、Zn、Be、Cr、Ni、Ti、Ag和Pt。
圖2是與本公開文本的實施方案一致的用於製造微型LED結構的方法的流程圖。圖3至圖12是示意性地示出用於實現圖2的方法的步驟的截面圖。可以想到，所公開的製造方法不限於圖3至圖12所示的特定微型LED結構。在與圖3至圖12一致的一些實施方案中，在此描述製造前述微型LED結構的方法。
在與圖3一致的一些實施方案中，提供了外延結構(圖2中的步驟1)。外延結構包括第一類型半導體層101、發光層102和第二類型半導體層103。在一些實施方案中，第一類型半導體層101、發光層102和第二類型半導體層103按從上到下的順序排列。在一些實施方案中，可以通過本領域已知的任何外延生長工藝在襯底00上形成外延結構。在一些進一步的實施方案中，第一半導體層101包括一個或多個反射鏡1011。反射鏡1011可以形成在第一半導體層101的底表面處。
在與圖4一致的一些實施方案中，底部金屬鍵合層031沉積在第一類型半導體層101的表面上(圖2中的步驟2)。通過本領域已知的化學氣相工藝或物理氣相工藝沉積底部金屬鍵合層031。在一些進一步的實施方案中，在沉積底部金屬鍵合層031之前，在第一類型半導體層101上設置底部觸頭03。底部金屬鍵合層031沉積在底部觸頭03上。
在與圖5一致的一些實施方案中，在外延結構與導電面板00’之間執行金屬鍵合工藝(圖2中的步驟3)。首先顛倒放置外延結構。在一些實施方案中，底部金屬鍵合層031經由金屬鍵合工藝與導電面板00'上的接觸焊盤鍵合。在一些實施方案中，可以通過本領域已知的常規分離工藝(諸如激光剝離方法)去除襯底00。在一些實施方案中，導電面板00'可以是IC背板或本領域已知的任何其他集成電路板。
在與圖6至圖9一致的一些實施方案中，經由離子注入工藝在第二類型半導體層103中形成離子注入區1032(圖2中的步驟4)。在與圖6至圖9一致的一些實施方案中，經由離子注入工藝形成離子注入區1032。在與圖6一致的一些實施方案中，在第二類型半導體層103上形成掩模M。更具體地，在一些實施方案中，在第二類型半導體層103中定義預設的第二類型半導體區和預設的離子注入區。在一些實施方案中，預設的第二類型半導體區在頂部觸頭02下面，並且預設的離子注入區圍繞預設的第二類型半導體區。更具體地，在與圖6一致的一些實施方案中，預設的第二類型半導體區是虛線之間的區，並且預設的離子注入區是虛線之外的區。預設的第二類型半導體區被配置成形成第二類型半導體區1031，並且預設的離子注入區被配置成形成離子注入區1032。
在與圖7一致的一些實施方案中，掩模M被圖案化以暴露預設的離子注入區。更具體地，通過本領域已知的蝕刻工藝對掩模M進行圖案化。在刻蝕工藝之後，保留預設的第二類型半導體區上方的掩模M，並且去除預設的離子注入區上方的掩模M，以暴露預設的離子注入區。
在與圖8一致的一些實施方案中，將離子注入到預設的離子注入區中。更具體地，在一些實施方案中，將離子注入到第二類型半導體層103中以形成離子注入區1032。離子注入工藝是通過離子注入技術執行的。在與圖8一致的一些實施方案中，注入離子選自氫、氮、氟、氧、碳、氬、磷、硼、矽、硫、砷、氯和金屬離子中的一種或多種。在一些實施方案中，金屬離子選自鋅、銅、銦、鋁、鎳、鈦、鎂、鉻、鎵、錫、銻、碲、鎢、鉭、鍺、鉬和鉑中的一種或多種。更具體地，在一些進一步的實施方案中，注入劑量的範圍爲10E12至10E16。在一些實施方案中，離子也被注入到每個相應的反射鏡1011中。
在一些實施方案中，在沉積頂部觸頭02之前執行離子注入工藝。在一些實施方案中，在沉積頂部觸頭02之前執行離子注入工藝以形成離子注入區1032，並且然後當另一個掩模覆蓋離子注入區1032時在預設的第二類型半導體區上沉積頂部觸頭02。在一些進一步的實施方案中，在台面結構01的蝕刻工藝之後執行離子注入工藝以形成離子注入區1032，並且然後當另一個掩模覆蓋離子注入區1032時在台面結構01上沉積頂部觸頭02。
在與圖9一致的一些實施方案中，從台面結構去除掩模M。在一些實施方案中，通過本領域已知的化學蝕刻方法去除掩模M。
在與圖10一致的一些實施方案中，通過在導電面板00'上蝕刻外延結構來形成台面(圖2中的步驟5)。通過依次蝕刻第一類型半導體層101、發光層102和第二類型半導體層103來形成台面。在一些實施方案中，台面的側壁相對於水平面(例如，襯底00)是豎直的或傾斜的。在一些實施方案中，蝕刻工藝包括乾法蝕刻工藝。在一些實施方案中，所述蝕刻工藝包括等離子體蝕刻工藝。在一些實施方案中，台面的側壁是平坦的，並且使台面的底表面大於頂表面。
在與圖11一致的一些實施方案中，頂部觸頭02沉積在第二類型半導體層103上(圖2中的步驟6)。在化學氣相沉積工藝或物理氣相沉積工藝中，頂部觸頭02沉積在第二類型半導體層103的頂表面上。在與圖11一致的一些實施方案中，使頂部觸頭02的區域盡可能小。更具體地，在與圖11一致的一些進一步的實施方案中，頂部觸頭02是點。
在與圖12一致的一些實施方案中，頂部導電層04形成在台面結構上(圖2中的步驟7)。更具體地，在一些實施方案中，頂部導電層04沉積在第二類型半導體層103上以及在頂部觸頭02的頂部和側壁上，覆蓋第二半導體層103和頂部觸頭02的暴露的頂表面。通過本領域已知的化學氣相沉積方法來執行頂部導電層04的沉積。
在與圖13一致的一些實施方案中，提供了一種微型顯示面板。所述微型顯示面板包括微型LED陣列和形成在微型LED陣列下面的IC背板05。微型LED陣列包括多個前述微型LED結構。微型LED結構電耦接或連接至IC背板05。在一些實施方案中，整個微型LED陣列的長度不大於5 cm。背板的長度大於微型LED陣列的長度。在一些實施方案中，背板的長度不大於6 cm。微型LED陣列的區域是有效顯示區域。
在一些實施方案中，微型LED結構進一步包括金屬鍵合結構。更具體地，金屬鍵合結構包括金屬鍵合層或連接孔。例如，如圖13所示，金屬鍵合結構爲金屬鍵合層031，並且金屬鍵合層031與IC背板的接觸焊盤耦接。在一些進一步的實施方案中，底部金屬鍵合層031的頂表面與底部觸頭03耦接(例如，連接或鍵合)，並且底部金屬鍵合層031的底表面與IC背板的接觸焊盤耦接(例如，連接或鍵合)。在一些實施方案中，使微型顯示面板中的頂部導電層04覆蓋整個顯示面板。
仍參考圖13，所述微型顯示面板進一步包括介電層08。介電層08形成在相鄰的台面結構01之間。介電層08的材料是不導電的，使得相鄰的微型LED電隔離。在一些實施方案中，介電層的材料包括SiO2、Si3N4、Al2O3、AlN、HfO2、TiO2和ZrO2中的至少一種。
在一些進一步的實施方案中，在相鄰的台面結構01之間的介電層08中形成反射結構07以避免串擾。在一些進一步的實施方案中，在相鄰的台面結構01之間的介電層08中形成反射結構07以避免串擾。反射結構07的截面結構可以是倒三角形、倒矩形、倒梯形或任何其他倒形狀的結構。在一些實施方案中，離子注入區1032形成在第二類型半導體層103中，並且相鄰台面結構01之間的空間可以形成爲盡可能小。在一些實施方案中，反射結構07的底部向下延伸，低於台面結構01的底部。
圖14是與圖13所示實施方案一致的用於製造微型顯示面板的方法的流程圖。圖15至圖25是示意性地示出用於實現圖14的方法的步驟的截面圖。可以想到，所公開的製造方法不限於圖15至圖25所示的特定微型LED結構。在與圖15至圖28一致的一些實施方案中，在此描述製造前述微型顯示面板的方法。
在與圖15一致的一些實施方案中，提供具有外延結構的襯底00(圖14中的步驟1)。更具體地，所述外延結構包括第一類型半導體層101、發光層102和第二類型半導體層103。在一些實施方案中，第一類型半導體層101、發光層102和第二類型半導體層103按從上到下的順序排列。在一些實施方案中，可以通過本領域已知的任何外延生長工藝在襯底00上形成外延結構。在一些進一步的實施方案中，第一類型半導體層101包括一個或多個反射鏡1011。反射鏡1011形成在第一類型半導體層101的表面上。
在與圖16一致的一些實施方案中，底部金屬鍵合層031沉積在第一類型半導體層101的表面上(圖14中的步驟2)。通過本領域已知的化學氣相工藝或物理氣相工藝沉積底部金屬鍵合層031。在一些進一步的實施方案中，在沉積底部金屬鍵合層031之前，在第一類型半導體層101上設置底部觸頭03。底部金屬鍵合層031沉積在底部觸頭03上。
在與圖17一致的一些實施方案中，在外延結構與IC背板06之間執行金屬鍵合工藝(圖14中的步驟3)。首先顛倒放置外延結構。在一些實施方案中，底部鍵合金屬層031經由金屬鍵合工藝與IC背板06的接觸焊盤鍵合。在一些實施方案中，可以通過本領域已知的常規分離工藝(諸如激光剝離方法)去除襯底00。在一些實施方案中，IC背板06可以由本領域已知的集成電路板代替。
在與圖18至圖21一致的一些實施方案中，經由離子注入工藝在第二類型半導體層103中形成離子注入區1032(圖14中的步驟4)。在與圖18一致的一些實施方案中，在第二類型半導體層103上形成掩模M。更具體地，在一些實施方案中，在第二類型半導體層103中定義預設的第二類型半導體區和預設的離子注入區。在一些實施方案中，預設的第二類型半導體區在頂部觸頭02下面，並且預設的離子注入區圍繞預設的第二類型半導體區。更具體地，在與圖6一致的一些實施方案中，預設的第二類型半導體區是虛線之間的區，並且預設的離子注入區是虛線之外的區。預設的第二類型半導體區被配置成形成第二類型半導體區1031，並且預設的離子注入區被配置成形成離子注入區1032。
在與圖19一致的一些實施方案中，掩模M被圖案化以暴露預設的離子注入區。更具體地，通過本領域已知的蝕刻工藝對掩模M進行圖案化。在刻蝕工藝之後，保留預設的第二類型半導體區上方的掩模M，並且去除預設的離子注入區上方的掩模M，以暴露預設的離子注入區。
在與圖20一致的一些實施方案中，將離子注入到預設的離子注入區中。更具體地，在一些實施方案中，將離子注入到第二類型半導體層103中以形成離子注入區1032。離子注入工藝是通過離子注入技術執行的。在與圖8一致的一些實施方案中，注入離子選自氫、氮、氟、氧、碳、氬、磷、硼、矽、硫、砷、氯和金屬離子中的一種或多種。在一些實施方案中，金屬離子選自鋅、銅、銦、鋁、鎳、鈦、鎂、鉻、鎵、錫、銻、碲、鎢、鉭、鍺、鉬和鉑中的一種或多種。更具體地，在一些進一步的實施方案中，注入劑量的範圍爲10E12至10E16。在一些實施方案中，離子也被注入到每個相應的反射鏡1011中。
在一些實施方案中，在沉積頂部觸頭02之前執行離子注入工藝。在一些實施方案中，在沉積頂部觸頭02之前執行離子注入工藝以形成離子注入區1032，並且然後當另一個掩模覆蓋離子注入區1032時在預設的第二類型半導體區上沉積頂部觸頭02。在一些進一步的實施方案中，在台面結構01的蝕刻工藝之後執行離子注入工藝以形成離子注入區1032，並且然後當另一個掩模覆蓋離子注入區1032時在台面結構01上沉積頂部觸頭02。
在與圖21一致的一些實施方案中，從台面結構去除掩模M。在一些實施方案中，通過本領域已知的化學蝕刻方法去除掩模M。
在與圖22一致的一些實施方案中，通過在導電面板00'上蝕刻外延結構來形成台面(圖14中的步驟5)。通過依次蝕刻第一類型半導體層101、發光層102和第二類型半導體層103來形成台面。在一些實施方案中，台面的側壁相對於水平面(例如，襯底00)是豎直的或傾斜的。在一些實施方案中，蝕刻工藝包括乾法蝕刻工藝。在一些實施方案中，所述蝕刻工藝包括等離子體蝕刻工藝。在一些實施方案中，台面的側壁是平坦的，並且使台面的底表面大於頂表面。
在與圖23一致的一些實施方案中，在相鄰的台面結構01之間形成介電層08(圖14中的步驟6)。更具體地，介電層08沉積在台面結構01的頂表面和側壁上以及在IC背板上，覆蓋台面結構01。通過本領域已知的蝕刻工藝將介電層08的頂部蝕刻到台面結構01的頂部中。
仍參考圖23，反射結構07形成在相鄰台面結構01之間的介電層08中。在一些實施方案中，通過用第一保護掩模蝕刻介電層08而在相鄰台面結構01之間的介電層08中形成溝槽，以形成反射結構07。在一些實施方案中，保護掩模形成在台面結構01上和介電層08上，使溝槽區暴露，保護不期望的蝕刻區域。在一些實施方案中，反射材料被填充到溝槽中以在相鄰的台面結構01之間形成反射結構07。在一些實施方案中，在反射材料的填充過程中，第二保護掩模形成在台面結構01和介電層08上，使溝槽被暴露。在一些實施方案中，第一保護掩模被蝕刻到一定的厚度並且未完全去除，以在反射材料填充過程中保護不期望的填充區域。第二保護罩未形成。在一些實施方案中，在形成頂部觸頭02之後，還可以在相鄰的台面結構01之間形成反射結構07。
在與圖24一致的一些實施方案中，在台面結構01上沉積頂部觸頭02(圖14中的步驟7)。在化學氣相沉積工藝或物理氣相沉積工藝中，頂部觸頭02沉積在第二類型半導體層103的頂表面上。在與圖24一致的一些實施方案中，使頂部觸頭02的區域盡可能小。更具體地，在與圖24一致的一些進一步的實施方案中，頂部觸頭02是點。
在一些實施方案中，施加圖案化掩模以通過暴露第二半導體層103的部分表面來覆蓋台面結構01。在一些實施方案中，所述圖案化掩模是圖案化光刻膠掩模。圖案化掩模可以沉積在第二半導體層103的表面上並形成頂部觸頭02。
在一些實施方案中，在台面結構01蝕刻之前執行離子注入工藝。在一些實施方案中，在台面結構01蝕刻之後，可以首先執行離子注入工藝以形成離子注入區1032，並且然後沉積頂部觸頭02。
在與圖25一致的一些實施方案中，頂部導電層04形成在台面結構01和介電層08上(圖14中的步驟8)。更具體地，頂部導電層08沉積在第二類型半導體層103、頂部觸頭02的頂部和側壁以及介電層08上，覆蓋第二半導體層103、頂部觸頭02和介電層08的暴露的頂表面。通過對本技術領域的技術人員爲已知的化學氣相沉積方法來執行頂部導電層04的沉積。
考慮到在此公開的本發明的說明書和實踐，本公開文本的其他實施方案對於本領域技術人員而言是顯而易見的。所述說明書和例子旨在僅被視爲示例性的，所附申請專利範圍指示了本發明的真實範圍和精神。
00:襯底 00’:導電面板 01:台面結構 02:頂部觸頭 03:底部觸頭 04:頂部導體層 05,06:IC背板 07:反射結構 08:介電層 031:金屬鍵合層 101:第一類型半導體層 102:發光層 103:第二類型半導體層 1011:反射鏡 1031:第二類型半導體區 1032:離子注入區 M:掩模
圖1是根據本公開文本的示例性實施方案的微型LED結構的示意性截面視圖；
圖2是根據本公開文本的示例性實施方案的用於製造如圖1所示的微型LED結構的方法的流程圖；
圖3是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖4是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖5是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖6是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖7是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖8是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖9是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖10是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖11是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖12是示意性地展示根據本公開文本的示例性實施方案的用於實現圖2的方法的步驟的截面圖；
圖13是根據本公開文本的示例性實施方案的示例性微型顯示面板的至少一部分的示意性截面視圖；
圖14是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖15是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖16是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖17是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖18是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖19是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖20是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖21是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖22是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖23是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；
圖24是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖；並且
圖25是示意性地展示根據本公開文本的示例性實施方案的用於實現圖13的方法的步驟的截面圖。
00’:導電面板
01:台面結構
02:頂部觸頭
03:底部觸頭
04:頂部導電層、頂部導體層
031:金屬鍵合層、底部金屬鍵合層
101:第一半導體層、第一類型半導體層
102:發光層
103:第二類型半導體層
1011:反射鏡
1031:第二類型半導體區
1032:離子注入區

Claims (27)

  1. 一種微型發光二極管(LED)結構，其包括： 台面結構，其包括： 具有第一導電類型的第一半導體層； 形成在所述第一半導體層上的發光層；以及 形成在所述發光層上的第二半導體層，所述第二半導體層具有不同於所述第一導電類型的第二導電類型； 其中，所述第一半導體層的底表面區域大於所述第一半導體層的頂表面區域、所述第二半導體層的底表面區域、和所述第二半導體層的頂表面區域中的每一個；並且 其中，所述第二半導體層包括： 半導體區；以及 圍繞所述半導體區形成的離子注入區，所述離子注入區的電阻比所述半導體區的電阻高。
  2. 如請求項1所述的微型LED結構，其進一步包括： 形成在所述第二半導體層的頂表面上的頂部觸頭，所述頂部觸頭具有所述第二導電類型；以及 形成在所述第一半導體層的底表面上的底部觸頭所述底部觸頭具有所述第一導電類型。
  3. 如請求項2所述的微型LED結構，其中，所述底部觸頭的中心、所述頂部觸頭的中心和所述半導體區的中心沿着垂直於所述第二半導體層的頂表面的同一軸線對準，並且其中，所述離子注入區的直徑大於或等於所述頂部觸頭的直徑。
  4. 如請求項2所述的微型LED結構，其進一步包括：頂部導電層，其形成在所述第二半導體層和所述頂部觸頭上。
  5. 如請求項1所述的微型LED結構，其中，所述台面結構包括平坦的側壁。
  6. 如請求項1所述的微型LED結構，其中，所述離子注入區包括至少一種類型的注入離子。
  7. 如請求項6所述的微型LED結構，其中，所述注入離子選自以下離子中的一種或多種：氫、氮、氟、氧、碳、氬、磷、硼、矽、硫、砷、氯和金屬離子。
  8. 如請求項7所述的微型LED結構，其中，所述金屬離子選自鋅、銅、銦、鋁、鎳、鈦、鎂、鉻、鎵、錫、銻、碲、鎢、鉭、鍺、鉬和鉑中的一種或多種。
  9. 如請求項1所述的微型LED結構，其中，所述第一半導體層的厚度大於所述第二半導體層的厚度。
  10. 如請求項9所述的微型LED結構，其中，所述第一半導體層的厚度的範圍爲700 nm至2 μm，並且所述第二類型半導體層的厚度的範圍爲100 nm至200 nm。
  11. 如請求項1所述的微型LED結構，其中， 所述半導體區的厚度大於或等於所述離子注入區的厚度， 所述半導體區的直徑大於或等於所述頂部觸頭的直徑，並且 所述離子注入區的直徑大於所述半導體區的直徑。
  12. 如請求項11所述的微型LED結構，其中，所述半導體區的直徑小於或等於所述頂部觸頭的直徑的三倍；並且所述離子注入區的直徑大於所述半導體區的兩倍。
  13. 如請求項11所述的微型LED結構，其中， 所述半導體區的厚度的範圍爲100 nm至200 nm， 所述離子注入區的厚度的範圍爲100 nm至150 nm， 所述離子注入區的直徑的範圍爲100 nm至1200 nm，並且 所述頂部觸頭的直徑的範圍爲20 nm至50 nm。
  14. 如請求項1所述的微型LED結構，其中，所述發光層的厚度小於所述第一半導體層的厚度。
  15. 如請求項1所述的微型LED結構，其中，所述發光層是由位於所述第一半導體層與所述第二半導體層之間的量子阱層形成的。
  16. 如請求項15所述的微型LED結構，其中，所述量子阱層的厚度小於或等於30 nm。
  17. 如請求項14所述的微型LED結構，其中，所述量子阱層包括三對或少於三對量子阱。
  18. 如請求項1所述的微型LED結構，其進一步包括：第一反射鏡，其形成在所述第一半導體層的底表面上。
  19. 如請求項18所述的微型LED結構，其進一步包括：第二反射鏡，其形成在所述第一半導體層的內部。
  20. 一種微型顯示面板，其包括： 微型發光二極管(LED)陣列，其包括： 如請求項1所述的第一微型LED結構，所述第一微型LED結構包括第一台面結構；以及 形成在所述第一微型LED結構下面的集成電路(IC)背板， 其中，所述第一微型LED結構電耦接到IC背板。
  21. 如請求項20所述的微型顯示面板，其中，所述第一微型LED結構進一步包括： 底部觸頭，以及 底部金屬鍵合結構； 其中，所述底部金屬鍵合結構的頂表面與所述底部觸頭耦接，並且所述金屬鍵合結構的底表面與所述IC背板耦接。
  22. 如請求項21所述的微型顯示面板，其中： 所述底部金屬鍵合結構包括連接孔或金屬鍵合層，並且 所述微型顯示面板進一步包括形成在所述第一台面結構的頂表面上的頂部導電層。
  23. 如請求項20所述的微型顯示面板，其進一步包括： 如請求項1所述的第二微型LED結構，所述第二微型LED結構包括第二台面結構；以及 介電層， 其中，所述第二台面結構位於與所述第一台面結構相鄰處，並且 其中，所述介電層是不導電的並且形成在所述第一台面結構與所述第二台面結構之間。
  24. 如請求項23所述的微型顯示面板，其中，所述介電層的材料爲SiO 2、Si 3N 4、Al 2O 3、AlN、HfO 2、TiO 2和ZrO 2中的至少一種。
  25. 如請求項23所述的微型顯示面板，其進一步包括形成在所述介電層中並且在所述第一台面結構與所述第二台面結構之間的反射結構，其中，所述反射結構不接觸所述第一台面結構和所述第二台面結構。
  26. 如請求項25所述的微型顯示面板，其中，所述反射結構具有： 與所述第一台面結構和所述第二台面結構的頂表面對齊的頂表面；以及 與所述第一台面結構和所述第二台面結構的底表面對齊的底表面。
  27. 如請求項23所述的微型顯示面板，其中，所述第一台面結構和所述第二台面結構的頂表面以小於或等於200 nm的距離分離開。
TW112103080A 2022-01-31 2023-01-30 微型ｌｅｄ結構和微型顯示面板 TW202347822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2022/075291 2022-01-31
PCT/CN2022/075291 WO2023142149A1 (en) 2022-01-31 2022-01-31 Micro led structure and micro display panel

Publications (1)

Publication Number Publication Date
TW202347822A true TW202347822A (zh) 2023-12-01

Family

ID=87470288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103080A TW202347822A (zh) 2022-01-31 2023-01-30 微型ｌｅｄ結構和微型顯示面板

Country Status (2)

Country Link
TW (1) TW202347822A (zh)
WO (1) WO2023142149A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117872B (zh) * 2009-12-30 2014-11-05 鸿富锦精密工业（深圳）有限公司 发光二极管制作方法
CN107256871B (zh) * 2017-06-27 2019-09-27 上海天马微电子有限公司 微发光二极管显示面板和显示装置
US10020422B1 (en) * 2017-09-29 2018-07-10 Oculus Vr, Llc Mesa shaped micro light emitting diode with bottom N-contact
CN209561450U (zh) * 2019-03-15 2019-10-29 广东省半导体产业技术研究院 微型发光器件及微型发光阵列
CN111048498A (zh) * 2019-11-22 2020-04-21 深圳市华星光电半导体显示技术有限公司 显示装置及显示装置的制作方法
CN112599553A (zh) * 2020-12-15 2021-04-02 天津赛米卡尔科技有限公司 一种减小光学串扰的新型Micro-LED显示阵列及其制备方法

Also Published As

Publication number Publication date
WO2023142149A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
TWI758400B (zh) 發光元件
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
KR20100099286A (ko) 반도체 발광 장치를 위한 콘택트
US20060186552A1 (en) High reflectivity p-contacts for group lll-nitride light emitting diodes
TWI755245B (zh) 發光元件
JP2020505762A (ja) 窒化物半導体発光素子及びその製造方法
JP2022516669A (ja) 垂直構造の青光発光ダイオード及びその製造方法
KR20070075164A (ko) 발광소자와 그 제조방법
JPH09213996A (ja) 半導体発光素子及びその製造方法
KR20100137524A (ko) 발광 다이오드 구조, 램프 장치 및 발광 다이오드 구조를 형성하는 방법
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
TW202347822A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202347810A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202347808A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202343844A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202347828A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202339322A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202347809A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202347824A (zh) 微型ｌｅｄ結構和微型顯示面板
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR100644215B1 (ko) 발광소자와 그 제조방법
TW202109919A (zh) 發光元件及其製造方法
TWI834220B (zh) 光電半導體元件
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
TW202347816A (zh) 微型ｌｅｄ結構和微型顯示面板