TW202343647A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202343647A
TW202343647A TW112111664A TW112111664A TW202343647A TW 202343647 A TW202343647 A TW 202343647A TW 112111664 A TW112111664 A TW 112111664A TW 112111664 A TW112111664 A TW 112111664A TW 202343647 A TW202343647 A TW 202343647A
Authority
TW
Taiwan
Prior art keywords
film
deuterium
barrier film
gas
substrate
Prior art date
Application number
TW112111664A
Other languages
English (en)
Inventor
及川大海
高村侑矢
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202343647A publication Critical patent/TW202343647A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一種能形成氘的濃度高且表面的氧化受到抑制之膜的技術。 本揭露一態樣之基板處理方法，係具有：準備表面具有對象膜之基板的工序；形成會覆蓋該對象膜之屏障膜的工序；將氘氣及氧氣供給至已被該屏障膜覆蓋的該對象膜，以將氘植入至該對象膜的工序；以及在將該氘植入至該對象膜後去除該屏障膜的工序。

Description

基板處理方法及基板處理裝置
本揭露係關於一種基板處理方法及基板處理裝置。
已知有一種半導體記憶裝置，係在半導體基板與電晶體的閘極絕緣膜之界面上以較存在於自然界之氘與氫的比率要大之比率來含有氘(例如，參照專利文獻1)。
專利文獻1：日本特開2000-77621號公報
本揭露係提供一種能形成氘的濃度高且表面的氧化受到抑制之膜的技術。
本揭露一態樣之基板處理方法，係具有：準備表面具有對象膜之基板的工序；形成會覆蓋該對象膜之屏障膜的工序；將氘氣及氧氣供給至已被該屏障膜覆蓋的該對象膜，以將氘植入至該對象膜的工序；以及在將該氘植入至該對象膜後去除該屏障膜的工序。
根據本揭露，便能形成氘的濃度高且表面的氧化受到抑制之膜。
以下，一邊參照圖式一邊說明本揭露之非用以限定的範例之實施形態。所有圖式中，會針對相同或對應之構件或零件賦予相同或對應之參照符號以省略重複說明。
[基板處理方法] 參照圖1及圖2對實施形態相關的基板處理方法進行說明。如圖1所示，實施形態相關的基板處理方法係具有準備工序S10、屏障膜形成工序S20、氘導入工序S30、及屏障膜去除工序S40。
在準備工序S10中，如圖2(a)所示，準備表面具有對象膜102的基板101。基板101例如是矽晶圓。對象膜102例如是含有矽及氮的膜。對象膜102是例如矽氮化膜或矽氮氧化膜。
屏障膜形成工序S20係在準備工序S10之後進行。在屏障膜形成工序S20中，如圖2 (b) 所示，在對象膜102上形成屏障膜103。屏障膜103覆蓋對象膜102並抑制氧滲入對象膜102。屏障膜103是氘的通過量較氧的通過量要多的膜。屏障膜103例如由氧化矽、氧化鋁或多晶矽形成。形成屏障膜103的方法沒有特別限定。例如，可以藉由原子層沉積(Atomic Layer Deposition : ALD)、化學氣相沉積(Chemical Vapor Deposition : CVD)來形成屏障膜103。
氘導入工序S30係在屏障膜形成工序S20之後進行。在氘導入工序S30中，如圖2(c)所示，會向已被屏障膜103覆蓋的對象膜102供給氘氣及氧氣，以將氘104植入至對象膜102。對象膜102係由氘104的通過量較氧的通過量要多的屏障膜103所覆蓋。因此，相對於氘104通過屏障膜103而植入到對象膜102中，氧會被屏障膜103阻斷而難以植入到對象膜102中。如此，在氘導入工序S30中，能夠一邊抑制向對象膜102植入氧，一邊向對象膜102植入氘104。
屏障膜去除工序S40係在氘導入工序S 30之後進行。在屏障膜去除工序S40中，如圖2 (d) 所示，在向對象膜102植入氘104後去除屏障膜103。去除屏障膜103的方法沒有特別限定。在屏障膜103由氧化矽形成的情況下，例如能夠藉由不生成電漿而進行化學蝕刻的化學氧化物去除處理(Chemical Oxide Removal : COR)來去除屏障膜103。在COR中，供給氟化氫(HF)氣體及氨(NH 3)氣，使氟化氫氣體及氨氣與氧化矽反應來生成矽氟化銨[(NH 4) 2SiF 6]，藉由加熱來使矽氟化銨昇華。藉此，能夠使對象膜102殘留，而選擇性地蝕刻並去除由氧化矽形成的屏障膜103。在屏障膜103由多晶矽形成的情況下，例如藉由供給三氟化氯(ClF 3)氣體或氟(F 2)氣，能夠使對象膜102殘留，而選擇性地蝕刻並去除由多晶矽形成的屏障膜103。
藉由上述，便會形成植入了氘104的對象膜102。
根據實施形態相關的基板處理方法，在氘導入工序S30中，向已被屏障膜103覆蓋的對象膜102供給氘氣及氧氣，向對象膜102植入氘104。藉此，便能夠一邊利用屏障膜103抑制向對象膜102的氧的植入，一邊向對象膜102植入氘104。因此，能夠形成氘104的濃度高且表面的氧化被抑制的對象膜102。
屏障膜形成工序S20、氘導入工序S30及屏障膜去除工序S40較佳為在相同的處理容器內進行。藉此可以縮短停機時間。另外，由於沒有在不同的處理容器之間搬送基板的情形，因此能夠降低微粒的產生風險。但是，屏障膜形成工序S20、氘導入工序S30及屏障膜去除工序S40也可以在不同的處理容器內進行。另外，也可以在同一處理容器內進行屏障膜形成工序S20、氘導入工序S30及屏障膜去除工序S40中的至少2個工序。
[基板處理裝置] 參照圖3對實施形態相關的基板處理裝置進行說明。如圖3所示，基板處理裝置1係具備處理容器10、晶舟20、氣體供給部30、排氣部40、加熱部50、及控制部60。
處理容器10形成為在內部具有處理空間10a的圓筒形狀。處理容器10會在將基板W收容在處理空間10 a內的狀態下進行熱處理。處理容器10係具有：具有大致半球狀的頂部但下方敞開之圓筒形狀的筒本體11、連結於筒本體11的下端的歧管12、及連結於歧管12的下端的蓋體15。
筒本體11由石英等耐熱性材料形成。筒本體11在鉛垂方向(高度方向)上較長地延伸，構成處理容器10的處理空間10 a的大部分。在圖3中，雖然圖示了處理容器10具有1個筒本體11的構成，但並不限定於此，例如也可以採用將多個筒(外筒、內筒)同心圓狀地重疊的多重構造。
歧管12及蓋體15例如由不銹鋼形成。歧管12在上端具有凸緣部13並藉由凸緣部13來支撐筒本體11的下端。筒本體11的下端與凸緣部13係經由O形環等密封構件14氣密地連結。同樣地，歧管12的下端與蓋體15係經由O形環等密封構件16氣密地接觸。
在蓋體15的中央部，透過磁性流體密封件17貫通旋轉軸18。旋轉軸18在上部具備晶舟20並且與旋轉驅動部19連結，藉由旋轉驅動部19的旋轉而與處理容器10相對旋轉。藉此，便會使晶舟20旋轉。
旋轉軸18的下部係旋轉自如地支撐在晶舟昇降機等昇降機構21的臂22上。在旋轉軸18的上端設有旋轉板23。在旋轉板23上係透過石英製的保溫台24來載置晶舟20。因此，蓋體15與晶舟20係藉由使昇降機構21昇降而一體地上下移動，而能夠相對於筒本體11內進行晶舟20的收容及脫離。
晶舟20係在處理容器10內沿鉛垂方向(高度方向)延伸且沿鉛垂方向每隔既定間隔保持多個基板W的基板保持具。晶舟20在藉由昇降機構21的下降而從處理容器10脫離的狀態下，會載置各基板W。在各基板W的載置後，晶舟20會藉由昇降機構21的上昇被插入到處理容器10內。
氣體供給部30係構成為能夠將在上述基板處理方法中使用的各種處理氣體導入至處理空間10a。氣體供給部30係具備氘供給部31、氧供給部32、非活性氣體供給部33、含矽氣體供給部34、氟化氫供給部35、及氨供給部36。
氘供給部31在處理容器10內具備氘供給管311並且在處理容器10的外部具備氘供給路徑312。在氘供給路徑312中，從氣體的流通方向的上游側向下游側依序設置有氘源313、質流控制器314、氘用閥315。藉此，氘源313的氘氣會藉由氘用閥315來控制供給時間點，並且藉由質流控制器314調整為既定的流量。氘氣從氘供給路徑312流入至氘供給管311中，並從氘供給管311被噴出到處理容器10內。
氧供給部32在處理容器10內具備氧供給管321並且在處理容器10的外部具備氧供給路徑322。在氧供給路徑322中，從氣體的流通方向的上游側向下游側依序設置有氧源323、質流控制器324、氧用閥325。藉此，氧源323的氧氣會藉由氧用閥325來控制供給時間點，並且藉由質流控制器324調整為既定的流量。氧氣會從氧供給路徑322流入到氧供給管321中，並從氧供給管321被噴出到處理容器10內。
非活性氣體供給部33在處理容器10內具備非活性氣體供給管331並且在處理容器10的外部具備非活性氣體供給路徑332。在非活性氣體供給路徑332中，從氣體的流通方向的上游側向下游側依序設置有非活性氣體源333、質流控制器334、非活性氣體用閥335。藉此，非活性氣體源333的非活性氣體會藉由非活性氣體用閥335來控制供給時間點，並且藉由質流控制器334調整為既定的流量。非活性氣體會從非活性氣體供給路徑332流入到非活性氣體供給管331中，並從非活性氣體供給管331被噴出到處理容器10內。
含矽氣體供給部34在處理容器10內具備含矽氣體供給管341並且在處理容器10的外部具備含矽氣體供給路徑342。在含矽氣體供給路徑342中，從氣體的流通方向的上游側向下游側依序設置有含矽氣體源343、質流控制器344、含矽氣體用閥345。藉此，含矽氣體源343的含矽氣體會藉由含矽氣體用閥345來控制供給時間點，並且藉由質流控制器344調整為既定的流量。含矽氣體會從含矽氣體供給路徑342流入到含矽氣體供給管341中，並從含矽氣體供給管341被噴出到處理容器10內。
氟化氫供給部35在處理容器10內具備氟化氫供給管351並且在處理容器10的外部具備氟化氫供給路徑352。在氟化氫供給路徑352中，從氣體的流通方向的上游側向下游側依序設置有氟化氫源353、質流控制器354、氟化氫用閥355。藉此，氟化氫源353的氟化氫氣體會藉由氟化氫用閥355來控制供給時間點，並且由質流控制器354調整為既定的流量。氟化氫氣體會從氟化氫供給路徑352流入氟化氫供給管351中，從氟化氫供給管351被噴出到處理容器10內。
氨供給部36在處理容器10內具備氨供給管361並且在處理容器10的外部具備氨供給路徑362。在氨供給路徑362中，從氣體的流通方向的上游側向下游側依序設置有氨源363、質流控制器364、氨用閥365。藉此，氨源363的氨氣會藉由氨用閥365來控制供給時間點，並且由質流控制器364調整為既定的流量。氨氣會從氨供給路徑362流入到氨供給管361中，從氨供給管361被噴出到處理容器10內。
各氣體供給管(氘供給管311、氧供給管321、非活性氣體供給管331、含矽氣體供給管341、氟化氫供給管351、氨供給管361)例如由石英形成，並固定在筒本體11或歧管12上。各氣體供給管在筒本體11的附近位置沿著鉛垂方向直線狀地延伸，並且在歧管12內彎折成L字狀而沿水平方向延伸，藉此貫通歧管12。各氣體供給管彼此沿著筒本體11的周向並排設置，形成為彼此相同的高度。
在氘供給管311中位於筒本體11的部位係設置有多個氘噴出口316。在氧供給管321中位於筒本體11的部位係設置有多個氧噴出口326。在非活性氣體供給管331中位於筒本體11的部位係設置有多個非活性氣體噴出口336。在含矽氣體供給管341中位於筒本體11的部位係設置有多個含矽氣體噴出口346。在氟化氫供給管351中位於筒本體11的部位係設置有多個氟化氫噴出口356。在氨供給管361中位於筒本體11的部位係設置有多個氨噴出口366。
各噴出口(氘噴出口316、氧噴出口326、非活性氣體噴出口336、含矽氣體噴出口346、氟化氫噴出口356、氨噴出口366)係沿著各自的氣體供給管的延伸方向每隔既定的間隔形成。各噴出口會朝水平方向噴出氣體。各噴出口彼此之間的間隔係例如被設定為與保持在晶舟20中的基板W的間隔相同。各噴出口的高度方向的位置被設定為在上下方向上相鄰的基板W之間的中間位置。藉此，各噴出口便能夠有效地向相鄰的基板W間的相對向之面供給氣體。
氣體供給部30也可以混合多種氣體而從1個供給管噴出混合後的氣體。各氣體供給管(氘供給管311、氧供給管321、非活性氣體供給管331、含矽氣體供給管341、氟化氫供給管351、氨供給管361)可以是彼此不同的形狀或配置。例如，在氘的供給流量較多的構成中，也可以使氘供給管311比氧供給管321要粗。非活性氣體的供給流量相對於氘氣的供給流量及氧氣的供給流量可以大幅減少，基板處理裝置1也可以是不供給非活性氣體的構成。另外，基板處理裝置1的構成除了供給氘氣、氧氣、非活性氣體、含矽氣體、氟化氫氣體、氨氣以外，還可以供給其他氣體。
排氣部40係設置在形成於歧管12的上部的側壁上的排氣埠41上。排氣部40具有與排氣埠41連接的排氣路徑42。在排氣路徑42中，從氣體的流通方向的上游側向下游側依序設置有壓力調整閥43及真空泵44。排氣部40係根據控制部60的控制來使壓力調整閥43及真空泵44動作，一邊藉由真空泵44來吸引處理容器10內的氣體，一邊藉由壓力調整閥43來調整處理容器10內的壓力。
加熱部50在筒本體11的徑向外側具有包圍筒本體11的圓筒形狀的加熱器51。加熱器51係藉由對處理容器10的側周圍整體進行加熱，來對收容在處理容器10內的各基板W進行加熱。
控制部60可以應用具有1個以上的處理器61、記憶體62、未圖示的輸出入介面及電子電路的電腦。處理器61是CPU、ASIC、FPGA、由多個離散半導體構成的電路等中的1個或多個的組合。記憶體62包含揮發性記憶體、非揮發性記憶體(例如，CD、DVD、硬碟、快閃記憶體等)，儲存有使基板處理裝置1動作的程式、基板處理的處理條件等的配方。處理器61係藉由執行儲存在記憶體62中的程式及配方，來控制基板處理裝置1的各構成以實施上述的基板處理方法。
[基板處理裝置的動作] 對在基板處理裝置1中實施實施形態相關的基板處理方法時的動作進行說明。以下，以屏障膜103由氧化矽形成的情況為例進行說明。
首先，控制部60控制昇降機構21將保持有多片基板W的晶舟20搬入到處理容器10內，藉由蓋體15將處理容器10的下端的開口氣密地堵塞並密閉。各基板W是在表面具有對象膜102的基板101。
接著，控制部60控制氣體供給部30、排氣部40及加熱部50以執行屏障膜形成工序S20。具體而言，首先，控制部60控制排氣部40將處理容器10內減壓至既定的壓力，控制加熱部50將基板溫度調整至既定的溫度並維持。接著，控制部60控制氣體供給部30將含矽氣體與氧氣交替地反覆供給到處理容器10內。藉此，在對象膜102上形成由氧化矽形成的屏障膜103。另外，也可以在含矽氣體的供給與氧氣的供給之間進行吹淨氣體的供給。
接著，控制部60控制氣體供給部30、排氣部40及加熱部50以執行氘導入工序S30。具體而言，首先，控制部60控制排氣部40將處理容器10內減壓至既定的壓力，控制加熱部50將基板溫度調整至既定的溫度並維持。既定的壓力例如為1Torr(133Pa)以下。既定的溫度例如為300°C以上，未達900°C。接著，控制部60控制氣體供給部30向處理容器10內供給氘氣及氧氣。藉由向處理容器10內供給氘氣及氧氣，與僅向處理容器10內供給氘氣相比，能夠使氘氣活性化。藉此，氘被順利地導入到對象膜102中，對象膜102中所含的氘的濃度變高。此時，對象膜102被氘104的通過量較氧的通過量要多的屏障膜103覆蓋。因此，相對於氘104通過屏障膜103而被植入到對象膜102中，氧則被屏障膜103阻斷而難以被植入到對象膜102中。如此，在氘導入工序S30中，便能夠一邊抑制向對象膜102植入氧，一邊向對象膜102植入氘104。
控制部60在氘導入工序S30中，藉由控制氘氣的流量相對於氧氣的流量的比率(以下稱為「D 2/O 2比率」)，便能夠調整導入到對象膜102中的氘的濃度。例如，D 2/O 2比率較佳為2倍以上，20倍以下。在D 2/O 2比率低於2倍的情況下，處理容器10內的氧的濃度會變高，因此對象膜102的氧化膜厚會容易變厚。當D 2/O 2比率高於20倍時，處理容器10內的氧的濃度較低，因此向對象膜102的氘的攝入量容易變少。
接著，控制部60控制氣體供給部30、排氣部40及加熱部50以執行屏障膜去除工序S40。具體而言，首先，控制部60控制排氣部40將處理容器10內減壓至既定的壓力，控制加熱部50將基板溫度調整至既定的溫度並維持。接著，控制部60控制氣體供給部30向處理容器10內供給氟化氫(HF)氣體及氨(NH 3)氣。藉此，氟化氫氣體及氨氣會與構成屏障膜103的氧化矽反應，生成矽氟化銨 [(NH 4) 2SiF 6]。接著，控制部60控制加熱部50將基板加熱到既定的溫度，使矽氟化銨昇華。藉此，選擇性地蝕刻氧化矽以去除對象膜102上的屏障膜103。
接著，控制部60將處理容器10內昇壓為大氣壓，並且使處理容器10內降溫到搬出溫度後，控制昇降機構21將晶舟20從處理容器10內搬出。
如上所述，在基板處理裝置1中，藉由實施形態相關的基板處理方法，便能夠形成氘的濃度高且表面的氧化被抑制的對象膜102。
[實驗結果] 首先，進行評估熱處理條件的不同對氘向作為對象膜102的矽氮化膜的導入量及形成於矽氮化膜的表面之氧化膜的厚度造成之影響的實驗(以下稱為「實驗1」)。在實驗1中，首先，在上述基板處理裝置1中，對矽氮化膜在以下2個不同的條件A、B下實施熱處理。接著，測定在條件A、B下實施了熱處理的各矽氮化膜中所含的氘的濃度及形成於矽氮化膜的表面上之氧化膜的厚度。
(條件A) 氣體種類：氘氣 壓力：90Torr(12kPa) 溫度：700℃ 時間：1小時 (條件B) 氣體種類：氘氣+氧氣 壓力：0.35Torr(46.7Pa) 溫度：700℃(與條件A相同) 時間：1小時(與條件A相同)
圖4係顯示實驗1中的氘的濃度及氧化膜的厚度之比較結果的圖。在圖4中，左側的縱軸表示從矽氮化膜的表面起到10 nm的厚度為止的膜中所含有之氘的濃度[atoms/cc]的平均值，右側的縱軸表示形成在矽氮化膜的表面上的氧化膜的厚度[Å]。圖4中，柱狀圖表示氘的濃度，圓形標記表示氧化膜的厚度。
如圖4所示，可知與條件A相比，條件B的氘的濃度較高，氧化膜的厚度較厚。從該結果可說是在供給氘氣及氧氣的條件下進行熱處理時，與在不供給氧氣而供給氘氣的條件下進行熱處理相比，能夠形成氘的濃度高的矽氮化膜，但形成在矽氮化膜的表面上的氧化膜會變厚。在條件B中氧化膜變厚的原因可認為在於因為自氧氣生成的氧自由基使矽氮化膜的表面被氧化。
接著，進行評估屏障膜103的材料不同對氘向作為對象膜102的矽氮化膜的導入量造成的影響的實驗(以下稱為「實驗2」)。在實驗2中，首先，準備在裸矽晶圓上依序層積矽氮化膜及由各種材料(氧化矽、氧化鋁、多晶矽)形成的屏障膜103之試驗樣品。另外，為了進行比較，準備在裸矽晶圓上形成矽氮化膜而沒有形成屏障膜103的試驗樣品。接著，在上述基板處理裝置1中，對所準備的試驗樣品在以下相同條件C下實施熱處理。接著，對實施了熱處理的各個試驗樣品，測定矽氮化膜中所含的氘的濃度。
(條件C) 氣體種類：氘氣 壓力：90Torr(12kPa) 溫度：700℃ 時間：3小時
圖5係顯示實驗2中的氘的濃度之比較結果的圖。在圖5中，縱軸表示從矽氮化膜的表面起到10 nm的厚度為止的膜中所含之氘的濃度[atoms/cc]。圖5中的柱狀圖從左側起依序表示沒有屏障膜103的情況、具有由氧化矽形成的屏障膜103的情況、具有由氧化鋁形成的屏障膜103的情況、具有由多晶矽形成的屏障膜103的情況的結果。
如圖5所示，在有屏障膜103的情況下及沒有屏障膜103的情況下，在矽氮化膜中所含的氘的濃度中發現了微小的差異，但此認為在偏差的範圍內。從該結果可以認為氘通過由氧化矽、氧化鋁或多晶矽形成的屏障膜103，在氘向矽氮化膜的導入量這一點幾乎不會產生影響。
應認為本次所揭露之實施形態在所有方面皆為範例而非用來加以限制。上述實施形態在不脫離申請專利範圍及其要旨的範圍內也能以各種形態來加以省略、置換、變更。
101:基板 102:對象膜 103:屏障膜 104:氘
圖1係顯示實施形態相關之基板處理方法的流程圖。 圖2係顯示實施形態相關之基板處理方法的概略剖面圖。 圖3係顯示實施形態相關之基板處理裝置的概略圖。 圖4係顯示實驗1中氘的濃度及氧化膜的厚度之比較結果的圖。 圖5係顯示實驗2中氘的濃度之比較結果的圖。

Claims (10)

  1. 一種基板處理方法，係具有： 準備表面具有對象膜之基板的工序； 形成會覆蓋該對象膜之屏障膜的工序； 將氘氣及氧氣供給至已被該屏障膜覆蓋的該對象膜，以將氘植入至該對象膜的工序；以及 在將該氘植入至該對象膜後去除該屏障膜的工序。
  2. 如申請專利範圍第1項之基板處理方法，其中形成該屏障膜的工序、植入該氘的工序及去除該屏障膜的工序係在相同處理容器內進行。
  3. 如申請專利範圍第1項之基板處理方法，其中植入該氘的工序係包含： 將該基板收容在被減壓至1Torr以下的處理容器內的動作； 將該基板維持在300℃以上，未達900℃的溫度的動作； 將該氘氣及該氧氣供給至該處理容器內的動作。
  4. 如申請專利範圍第3項之基板處理方法，其中被供給至該處理容器內之該氘氣的流量相對於該氧氣的流量之比率為2倍以上，20倍以下。
  5. 如申請專利範圍第1項之基板處理方法，其中該屏障膜係會使該氘的通過量較氧的通過量要多的膜。
  6. 如申請專利範圍第1項之基板處理方法，其中該屏障膜係藉由氧化矽、氧化鋁或多晶矽來加以形成。
  7. 如申請專利範圍第1項之基板處理方法，其中該屏障膜係藉由氧化矽來加以形成； 去除該屏障膜的工序係包含將氟化氫氣體及氨氣供給至該基板的動作。
  8. 如申請專利範圍第1至7項中任一項之基板處理方法，其中該對象膜係包含矽及氮的膜。
  9. 如申請專利範圍第8項之基板處理方法，其中該對象膜係矽氮化膜或矽氮氧化膜。
  10. 一種基板處理裝置，係具備處理容器、氣體供給部、及控制部； 該控制部係構成為會控制該氣體供給部以執行下述工序： 將表面具有對象膜之基板收容在該處理容器內的工序； 在該處理容器內形成會覆蓋該對象膜之屏障膜的工序； 將氘氣及氧氣供給至該處理容器內，以將氘植入至已被該屏障膜覆蓋的該對象膜的工序；以及 在將該氘植入至該對象膜後在該處理容器內去除該屏障膜的工序。
TW112111664A 2022-04-06 2023-03-28 基板處理方法及基板處理裝置 TW202343647A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-063580 2022-04-06
JP2022063580A JP2023154323A (ja) 2022-04-06 2022-04-06 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
TW202343647A true TW202343647A (zh) 2023-11-01

Family

ID=88239806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112111664A TW202343647A (zh) 2022-04-06 2023-03-28 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US20230326762A1 (zh)
JP (1) JP2023154323A (zh)
KR (1) KR20230143934A (zh)
CN (1) CN116895526A (zh)
TW (1) TW202343647A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250527B2 (ja) 1998-09-01 2002-01-28 日本電気株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
US20230326762A1 (en) 2023-10-12
JP2023154323A (ja) 2023-10-19
KR20230143934A (ko) 2023-10-13
CN116895526A (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
US9748104B2 (en) Method of depositing film
JP5514129B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
US20150221529A1 (en) Gas supply method and thermal treatment method
JP6700165B2 (ja) 成膜装置および成膜方法
US8658247B2 (en) Film deposition method
TWI442477B (zh) 半導體裝置之製造方法
US9263269B2 (en) Reaction tube, substrate processing apparatus and method of manufacturing semiconductor device
JP6948803B2 (ja) ガス供給装置、ガス供給方法及び成膜方法
CN112424915B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP5839514B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
US10053776B2 (en) Method of detoxifying exhaust pipe and film forming apparatus
JP2013151722A (ja) 半導体装置の製造方法
KR102023434B1 (ko) 성막 방법 및 성막 시스템, 그리고 표면 처리 방법
CN111850512A (zh) 成膜方法和成膜装置
JP7154055B2 (ja) 成膜方法及び成膜装置
TW202343647A (zh) 基板處理方法及基板處理裝置
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
TW202414597A (zh) 成膜方法及處理裝置
US20240136198A1 (en) Substrate-processing method and substrate-processing apparatus
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
KR20230146453A (ko) 성막 방법 및 처리 장치
US20230392258A1 (en) Film forming method and film forming apparatus
JP2023179001A (ja) 基板処理方法及び基板処理装置
KR20220164419A (ko) 성막 방법 및 성막 장치
KR20220113268A (ko) 성막 방법