TW202341473A - Ｅｐｉ阻障對齊的背側接觸部 - Google Patents

Ｅｐｉ阻障對齊的背側接觸部 Download PDF

Info

Publication number
TW202341473A
TW202341473A TW111143946A TW111143946A TW202341473A TW 202341473 A TW202341473 A TW 202341473A TW 111143946 A TW111143946 A TW 111143946A TW 111143946 A TW111143946 A TW 111143946A TW 202341473 A TW202341473 A TW 202341473A
Authority
TW
Taiwan
Prior art keywords
source
metal
semiconductor device
width
backside
Prior art date
Application number
TW111143946A
Other languages
English (en)
Inventor
李奧納 古勒
穆罕默德 哈桑
墨西特 哈朗
莫羅 科布林斯基
查理斯 沃蘭斯
塔何 甘尼
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202341473A publication Critical patent/TW202341473A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本文中所揭示的實施例包含半導體裝置以及形成此等裝置的方法。在一實施例中，半導體裝置，包括：垂直堆疊的半導體通道；在該垂直堆疊的半導體通道之第一側上的源極；以及在該垂直堆疊的半導體通道之第二側上的汲極。在一實施例中，金屬係在源極的下方而且與該源極直接接觸，其中，該金屬的中心線實質上與該源極的中心線對齊。

Description

ＥＰＩ阻障對齊的背側接觸部
本發明之實施例係有關半導體結構及處理的領域，特別是有關具有對齊的背側接觸部之奈米線結構。
在過去幾十年，積體電路中之特徵的尺寸縮小(scaling)一直是不斷成長的半導體工業背後的驅動力。縮小到越來越小的特徵致使能夠增加半導體晶片的有限安裝區域上之功能性單元的密度。例如，縮減電晶體尺寸允許更多數量的記憶體或邏輯裝置組合於一晶片上，導致製作出更多的產品。然而，不斷提高產量的驅動力並不是沒有問題的。使各裝置之性能最佳化的必要性變得愈來愈重要。
在習知上的變異性和目前已知的製作過程可能會限制了使它們進一步延伸進入10奈米節點或者次10奈米節點範圍的可能性。因此，未來科技節點所需之功能性組件的製作在目前的製作過程上或者取代目前的製作過程方面可能需要新方法的導入或者新科技的整合。
在積體電路裝置的製造方面，多閘極電晶體，例如三閘極電晶體和環繞式閘極(gate-all-around (GAA))電晶體，已經隨著裝置尺寸持續縮小而變得更普遍。三閘極電晶體和GAA電晶體通常不是被製作於大塊矽基板上就是被製作於矽覆絕緣體(silicon-on-insulator)基板上。在一些例子中，大塊矽基板由於其較低的成本以及與現有高產能大塊矽基板基礎設施(infrastructure)而係較佳的。
然而，縮小多閘極電晶體並非沒有後果的。隨著微電子電路之這些基本建構區塊(building blocks)的尺寸縮減，以及隨著製作於給定區域中之數量龐大的基本建構區塊增加，對用來製作這些建構區塊的半導體過程之限制已經變成壓倒性的。
及
本文中所述的實施例包括具有對齊的背側接觸部之奈米帶結構。在下面的說明中，許多特定細節被提出，諸如特定的整合及材料規則(regime)，以便提供本發明之實施例的透徹了解。對於熟悉此技藝者而言將會顯而易知的是，本發明的實施例可以在沒有這些特定細節的情況下被實行。在其他例子中，眾所周知的特徵，諸如積體電路設計布局，並未被詳細說明以便非必要地模糊了本發明的實施例。此外，將領會的是圖式中所顯示的各種實施例係舉例說明性的表示而且不一定按比例繪出。
某些術語也可以為了參考目的而被使用於下面的說明中，因而不想要被限定。例如，諸如「上方」、「下方」、「在…之上」、「在…之下」、「底部」、和「頂部」等術語指的是圖式中的參考方向。諸如「前」、「後」、「後部」、和「側邊」等術語說明在一貫連續但任意的參考架構之內組件之部位的方位及/或位置，其係藉由參照說明討論中之組件的正文及相關圖式來使其清楚明確。此等術語可包含上面所特別提及的詞語、其衍生詞、以及同類輸入的詞語。
為了提供上下文，半導體結構在不同製造點的一對正面視圖被顯示來繪示現有過程流程的一些限制態樣。特別是，背側接觸部模板被形成而沒有任何自動對齊的特徵。這導致了背側金屬接觸部未與源極或汲極區域對齊。由於未對齊的背側金屬接觸部可能會潛在地短路至鄰接的源極或汲極區域，所以此未對齊限制了尺寸縮小的量。像這樣，使用背側金屬接觸部的現有過程流程受限於介於鰭部間之間距能夠被縮減多少。
現在參照圖1A，其顯示依據實施例之半導體裝置100的前視圖。在所繪示的視圖中，閘極間隔部141和鰭部120被設定從子鰭部123和底部犧牲層124中回來(亦即，進入頁面內)。亦即，在底部犧牲層124之上的突出部(ledge)115被設置。除此之外，隔離層103及背側接觸部模板150係設置在鰭部120的前面。此一架構是在閘極結構被設置遍佈於鰭部120上之後，該等鰭部之源極/汲極區域的圖案化結果造成的。因此，該等鰭部120可以僅出現於閘極結構之內。
鰭部120可以包括通道層121和犧牲層122的交替層。雖然五個通道層121被顯示在圖1A中，可以領會到任意數目的通道層121可以被使用。在一實施例中，鰭部120被設置在子鰭部123之上。子鰭部123可以被耦接至下覆基板101。隔離層103可以包圍子鰭部123。在一些例子中，隔離層103可以被稱為淺溝槽隔離(shallow trench isolation(STI))層103。
如圖所示，背側接觸部模板150被設置穿過隔離層103。背側接觸部模板150係在中央鰭部120的前面。亦即，背側接觸部模板150係設置在源極/汲極區域之下。背側接觸部模板150可以用圖案化製程來予以形成。然而，圖案化製程並不具有任何的自動對齊的特徵。因此，背側接觸部模板150可以偏離中央鰭部120的中心。
現在參照圖1B，其顯示在源極/汲極130被形成以及用背側金屬151來取代背側接觸部模板150之後，半導體結構100的前視繪示圖。源極/汲極130可以具有電介質內襯(liner)131。絕緣層165可以包圍源極/汲極130。然而，如圖1B所描繪者，中央源極/汲極130的中心線171係從背側金屬151的中心線173偏移出。因此，源極/汲極130之間的間距(spacing)需要被增大以便吸收(account for)該未對齊(misalignment)，並且降低短路至鄰接的源極/汲極130的機會。
因此，本文中所述的實施例包含與下覆之源極/汲極區域自動對齊的背側金屬接觸部。特別是，此上下文中之自動對齊的結構可以稱為係使用相同結構特徵所形成的兩個或更多個結構。例如，如同將被更加詳細地揭示於下，磊晶阻障層被圖案化於源極/汲極區域之上。該磊晶阻障被用作為蝕刻遮罩以便形成該背側接觸部模板係沉積於其中的開口。除此之外，該磊晶阻障被用來局限磊晶生長之源極/汲極的生長。由於該磊晶阻障被使用於該背側接觸部模板和源極/汲極兩者的形成，所以該背側接觸部模板將與下覆之源極/汲極自動對齊。例如，源極/汲極的中心線實質上將與該背側接觸部模板的中心線重合。
提供自動對齊的特徵致使能夠裝置尺寸縮小。特別是，在本文中所揭示的實施例中，介於鰭部之間的間距可以被縮減。由於背側金屬接觸部(其取代該背側接觸部模板)將不會顯著地延伸超過下覆之源極/汲極的邊緣，所以間距縮減有可能被達成。亦即，沒有使背側金屬接觸部短路至鄰接的源極/汲極的可能性。
現在參照圖2A至2E，其顯示依據實施例，半導體裝置200之製作過程的一序列前視繪示圖。在圖2A至2E中所示的實施例中，顯示形成背側金屬接觸部到源極/汲極區域的自動對齊過程。
現在參照圖2A，其顯示依據實施例之半導體裝置200的前視繪示圖。要領會的是，圖2A中的繪示並非純正的剖面繪示。相反者，一對平面被描繪於圖2A中。隔離層203、底部犧牲層224、和子鰭部223係在第一平面中，以及鰭部220和閘極間隔部241係在第一平面之後的第二平面中。例如，突出部215可以被設置在鰭部220的前表面與隔離層203的前表面之間。
在一實施例中，半導體裝置200可以被設置在下覆基板201之上。下覆基板201可以是半導體基板。下覆基板201常常包含晶圓或者其它片的矽或另一種半導體材料。適合的半導體基板包含但不限於單晶矽、多晶矽及絕緣層上覆矽(SOI)，以及由其它半導體材料所形成的類似基板，諸如包含鍺、碳、或三-五族材料的基板。
在一實施例中，複數個鰭部220可以從基板201向上延伸。鰭部220可以藉由底部犧牲層224和子鰭部223而被耦接至基板201。子鰭部223可以包括和基板201相同的材料。在一實施例中，鰭部220可以包括交替的半導體通道層221和犧牲層222。在一實施例中，犧牲層222可以是能夠相關於半導體通道層221而被選擇性蝕刻的任何材料。半導體通道層221和犧牲層222可以各自是諸如但不限於矽、鍺、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、和InP的材料。在一特定實施例中，半導體通道層221是矽以及犧牲層222是SiGe。在另一特定實施例中，半導體通道層221是鍺以及犧牲層222是SiGe。
在一實施例中，該等鰭部220可以用任何適合的製程來加以製作。鰭部220可以藉由已知方法來予以形成，諸如在基板201之上形成半導體通道材料和犧牲材料的交替層，而後例如用遮罩和電漿蝕刻製程來蝕刻該等層以形成鰭狀結構。在鰭部220被形成之後，隔離層203可以被沉積在基板201之上以及凹入於交替層221和222之下。隔離層203可以包括氧化物或類似物。在一些例子中，隔離層203可以被稱為STI。絕緣層225也可以被形成在該等鰭部220之上。接著，閘極結構可以被設置遍及該等鰭部220上。閘極結構的閘極間隔部241係顯示於圖2A中。在閘極結構被形成之後，該等鰭部220在閘極結構之外的部位被凹入。例如，突出部215被設置在鰭部220的面與底部犧牲層224的面之間。
現在參照圖2B，其顯示依據實施例之半導體裝置200的前視繪示圖。如圖所示，磊晶阻障層261可以被形成。磊晶阻障層261可以被設置在該等鰭部220之間。在一實施例中，磊晶阻障層261實質上可以與該等鰭部220對齊。亦即，該等鰭部220可以位於開口的中心線處，在一對磊晶阻障層261之間。然而，要領會的是，製造公差可能導致磊晶阻障層261有點未與該等鰭部220對齊。但是，只要單一個鰭部220被設置在鄰接的磊晶阻障層261之間的空隙中，對齊就被認為是足夠的。如圖所示，磊晶阻障層261可以向上延伸至閘極間隔部241的頂面。磊晶阻障層261可以是任何適合的材料組成。在一特殊實施例中，磊晶阻障層261包括氧化物、氮化物、或類似物。
現在參照圖2C，其顯示依據實施例，在背側接觸部模板250被形成後之半導體裝置200的前視繪示圖。如圖所示，背側接觸部模板250被設置在溝槽204中，而溝槽204被形成入隔離層203內。在一實施例中，溝槽204可以延伸入基板201內。溝槽204可以用蝕刻製程來予以形成，諸如電漿蝕刻製程。遮罩層(未顯示出)可以覆蓋不需要任何溝槽204的開口。例如，該蝕刻製程可以是電漿蝕刻製程。像這樣，開口在磊晶阻障層261之間的寬度W 1實質上可以等於背側接觸部模板250的寬度W 2。如同此處所使用的，當兩個值被稱為係實質上相等時，該等值係等於在10%之內。例如，100nm實質上等於90nm到110nm的範圍。然而，要領會的是，該蝕刻製程可能導致寬度W 2稍微大於開口的寬度W 1。雖然在寬度W 1和W 2中有潛在的差異，但是背側接觸部模板250仍將實質上在磊晶阻障層261的中間。在一實施例中，背側接觸部模板250可以是對隔離層203而言有蝕刻選擇性之任何適合的材料。在一特殊實施例中，背側接觸部模板250可以包括多晶矽。
現在參照圖2D，其顯示依據實施例，在源極/汲極230被形成後之半導體裝置200的前視繪示圖。雖然被稱為源極/汲極230，要領會的是，源極/汲極230的每一個例子可以不是源極就是汲極。在一實施例中，源極/汲極230可以用磊晶生長製程來予以生長。在一些實作中，矽合金可以是原位摻雜的矽鍺、原位摻雜的碳化矽、或原位摻雜的矽。在替換的實作中，可以使用其它的矽合金。例如，可以被使用之替換的矽合金材料包含但不限於矽化鎳、矽化鈦、矽化鈷、以及有可能可以摻雜有硼及/或鋁中的一或多者。然而，要領會的是，習於此技藝者所已知之任何適合的源極/汲極材料可以被使用。
在一實施例中，源極/汲極230係從鰭部220生長出。當磊晶生長向外延伸時，源極/汲極230進入磊晶阻障層261之內。亦即，源極/汲極230的生長係由磊晶阻障層261來予以局限。像這樣，源極/汲極230的中心線271實質上將與背側接觸部模板250的中心線272重合。如同此處所使用的，實質上重合可以包含係在為完全重合的5nm之內的兩條中心線。亦即，要領會的是，雖然有自動對齊的特徵出現，但是由於材料特性及公差而仍然可以有一些少量的未對齊。所局限的生長可能導致源極/汲極230的側壁係扇貝形的(scalloped)。
在一實施例中，在源極/汲極230被生長之後，磊晶阻障層261可以被去除。接著，電介質231可以被生長於源極/汲極230的側壁之上。例如，電介質231可以包含但不限於矽和氮；矽、碳、和氮；或者矽、氧、和氮。在電介質231被沉積之後，絕緣層265可以被設置在源極/汲極230之上以及在源極/汲極230的周圍。
現在參照圖2E，其顯示依據實施例，在用背側金屬接觸部251取代背側接觸部模板250後之半導體裝置200的剖面繪示圖。在一實施例中，基板201可以用拋光製程來予以去除。背側接觸部模板250可以用蝕刻製程來予以去除。接著，背側金屬接觸部251可以被沉積來代替背側接觸部模板250。在一實施例中，背側金屬接觸部251可以包括任何適合的導電材料。在一特殊實施例中，背側金屬接觸部251可以包括鎢或類似物。
由於背側金屬接觸部251取代背側接觸部模板250，所以源極/汲極230的中心線271實質上與背側金屬接觸部251的中心線273重合。像這樣，背側金屬接觸部251不能夠延伸於鄰接的源極/汲極230之上。這防止了到錯誤的源極/汲極的短路，並且讓鰭部之間的間距能夠縮減。
現在參照圖3A至3E，其顯示依據額外實施例，描繪用以形成背側金屬接觸部之過程的一序列立體透視繪示圖。圖3A至3E更加清楚地繪示該過程的某些態樣，諸如，例如閘極結構。
現在參照圖3A，其顯示依據實施例之半導體裝置300的立體透視繪示圖。在一實施例中，半導體裝置300包含基板301，諸如半導體基板。基板301可以實質上類似於更加詳細說明於上的基板201。複數個子鰭部323可以從基板301向上延伸。該等子鰭部323可以被隔離層303所包圍。最底部犧牲層324可以被部分蝕刻而形成突出部315。鰭部320可以從突出部315向上延伸。在一實施例中，鰭部320包括交替的犧牲層322和半導體通道層321。犧牲層322和半導體通道321可以實質上類似於更加詳細說明於上的犧牲層222和半導體通道層221。如圖所示，閘極結構340可以被設置在鰭部320之上以及在鰭部320的周圍。閘極結構340可以包括閘極間隔部341。犧牲閘極342及遮罩層343可以被設置在閘極間隔部341內。在一實施例中，犧牲閘極342可以包括多晶矽。
現在參照圖3B，其顯示依據實施例，在磊晶阻障層361被形成後之半導體裝置300的立體透視繪示圖。如圖所示，磊晶阻障層361從突出部315向上延伸至閘極結構340的頂部。在一實施例中，磊晶阻障層361可以被設置而使得鰭部320係設置在它們之間。在一特殊實施例中，中間的鰭部實質上與在磊晶阻障層361之間的開口對齊。在一實施例中，磊晶阻障層361可以和隔離層303是相同的材料。
現在參照圖3C，其顯示依據實施例，在背側接觸部模板350被形成後之半導體裝置300的立體透視繪示圖。在一實施例中，背側接觸部模板350可以藉由蝕刻穿過在磊晶阻障層361之間的突出部315來予以形成。像這樣，背側接觸部模板350的中心線可以實質上與磊晶阻障層361間之開口的中心線對齊。
現在參照圖3D，其顯示依據實施例，在被源極/汲極330形成後之半導體裝置300的立體透視繪示圖。在一實施例中，源極/汲極330係從鰭部320磊晶生長出。源極/汲極330的生長可以由磊晶阻障層361來予以局限。像這樣，源極/汲極330的中心線371實質上將與背側接觸部模板350的中心線372重合。在源極/汲極330被生長之後，磊晶阻障層361可以被去除，並且電介質層331可以被設置在源極/汲極330之上。接著，絕緣層365可以被形成在電介質層331之上。絕緣層365的頂面可以實質上與閘極結構340的頂面共平面。
現在參照圖3E，在用背側金屬接觸部373取代背側接觸部模板350後之半導體裝置300的立體透視繪示圖。在一實施例中，在用背側金屬接觸部373來取代背側接觸部模板350之前，閘極結構340可以先被取代。在其它實施例中，背側接觸部模板350可以被取代於閘極結構340被取代之前。在一實施例中，取代金屬閘極製程可以被用來取代閘極結構340。例如，犧牲閘極342可以被去除。犧牲層322也可以從間隔部341之內被去除。在去除犧牲層322之後，閘極電介質346可以被沉積。在閘極電介質346被沉積之後，金屬閘極345可以被設置在間隔部341之間。金屬閘極345可以包括功函數金屬和填充金屬。絕緣蓋部344可以被設置在金屬閘極345之上。
閘極電介質346可以是，例如，諸如二氧化矽之任意適合的氧化物或者高k閘極電介質材料。高k閘極電介質材料的範例包含，例如氧化鉿、矽酸鉿(hafnium silicon oxide)、氧化鑭、鋁酸鑭(lanthanum aluminum oxide)、氧化鋯、矽酸鋯(zirconium silicon oxide)、氧化鉭、氧化鈦、鈦酸鋇鍶(barium strontium titanium oxide)、鈦酸鋇(barium titanium oxide)、鈦酸鍶(strontium titanium oxide)、氧化釔、氧化鋁、氧化鉛鈧鉭(lead scandium tantalum oxide)、及鈮酸鉛鋅(lead zinc niobate)。在一些實施例中，當使用高k材料時，可以對閘極電介質346實施退火製程以改善其品質。
當金屬閘極345將用作為N型功函數金屬時，金屬閘極345較佳具有在約3.9 eV與約4.2 eV之間的功函數。可以被用來形成金屬閘極345的N型材料包含但不限於鉿、鋯、鈦、鉭、鋁、以及包含這些元素的金屬碳化物，亦即，碳化鈦、碳化鋯、碳化鉭、碳化鉿和碳化鋁。當金屬閘極345將用作為P型功函數金屬時，金屬閘極345較佳具有在約4.9 eV與約5.2 eV之間的功函數。可以被用來形成金屬閘極345的P型材料包含但不限於釕、鈀、鉑、鈷、鎳、以及導電的金屬氧化物，例如，氧化釕。
在閘極結構340的形成之後，背側接觸部模板350可以被取代。例如，基板301可以被凹入以使背側接觸部模板350暴露出。接著，背側接觸部模板350可以被蝕刻掉，而且背側金屬接觸部351可以被設置在凹洞(cavity)中。例如，背側金屬接觸部351可以包括鎢或類似物。由於該凹洞係與源極/汲極330自動對齊，所以源極/汲極330的中心線371實質上將與背側金屬接觸部351的中心線373重合。因此，由於沒有使背側金屬接觸部351短路至鄰接的源極/汲極330的機會，所以介於鰭部之間的間距能夠被縮減。除此之外，實施例可以包含形成前側接觸部378到鄰接於具有背側金屬接觸部351之源極/汲極330的源極/汲極。
圖4繪示依據本發明之實施例的一個實作之計算裝置400。計算裝置400收納板402。板402可以包含許多組件，其包含但不限於處理器404和至少一個通訊晶片406。該處理器404係實體上且電耦接至板402。在一些實作中，該至少一個通訊晶片406亦係實體上且電耦接至板402。在其他實作中，該通訊晶片406為處理器404的部分。
取決於其應用，計算裝置400可包含其他組件，其可以或可以不被實體上且電耦接至板402。這些其他組件包含但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、繪圖處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速儀、陀螺儀、揚聲器、相機、以及大量儲存裝置(諸如、硬碟機、光碟(CD)、數位多功能光碟(DVD)、等等)。
通訊晶片406致能無線通訊以使資料的轉移往來於計算裝置400。術語「無線」及其衍生用語可被用來描述電路、裝置、系統、方法、技術、通訊通道、等等，其可透過經調變之電磁輻射的使用，經由非固態媒體來通訊資料。該術語並不隱含相關裝置並未含有任何導線，雖然在有些實施例中他們可能不是這樣。通訊晶片406可施行許多無線標準或協定之任一者，包含但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及被命名為3G、4G、5G、及往後的任何其他無線協定。計算裝置400可包含多個通訊晶片406。例如，第一通訊晶片406可專用於諸如Wi-Fi及藍芽的較短範圍的無線通訊，並且第二通訊晶片406可專用於較長範圍的無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、和其它者。
計算裝置400的處理器404包含封裝於處理器404之內的積體電路晶粒。在一實施例中，處理器的積體電路晶粒可以包括具有源極的電晶體裝置，其具有實質上與背側金屬接觸部的中心線重合的中心線，如同在本文中所述者。術語「處理器」可指任何裝置或處理來自暫存器及/或記憶體之電子資料以將該電子資料轉變成可被儲存於暫存器及/或記憶體中之其他電子資料之裝置的部分。
通訊晶片406也包含封裝於通訊晶片406之內的積體電路晶粒。在一實施例中，通訊晶片的積體電路晶粒可以包括具有源極的電晶體裝置，其具有實質上與背側金屬接觸部的中心線重合的中心線，如同在本文中所述者。
在其他實作中，收納在計算裝置400之內的另一組件可以包括具有源極的電晶體裝置，其具有實質上與背側金屬接觸部的中心線重合的中心線，如同在本文中所述者。
在各式各樣的施行中，計算裝置400可為膝上型電腦、小筆電、筆記型電腦、超級筆電、智慧型電話、平板電腦、個人數位助理(PDA)、超級移動式PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、攜帶型音樂播放器、或數位錄影機。在各種實作中，計算裝置400可包含任何其他處理資料的電子裝置。
圖5繪示包含本發明之一或多個實施例的中介層(interposer)500。該中介層500為用來使第一基板502橋接至第二基板504的中介基板。該第一基板502可以是例如積體電路晶粒。該第二基板504可以是例如記憶體模組、電腦主機板、或另一積體電路晶粒。在一實施例中，第一基板502和第二基板504兩者中的一個可以包括具有源極的電晶體裝置，其具有實質上與背側金屬接觸部的中心線重合的中心線，依據本文中所述的實施例。通常，該中介層500的目的在於將連接擴散至更寬的間距或者將連接重新路由至不同的連接。例如，中介層500可以使積體電路晶粒耦接至球狀柵格陣列(BGA)506，其隨後可以被連接至該第二基板504。在一些實施例中，該第一和第二基板502/504係附接至該中介層500的相反側。在其他實施例中，該第一和第二基板502/504係附接至該中介層500的同一側。而且在其他實施例中，三或更多個基板可以經由該中介層500而互連。
該中介層500可以由環氧樹脂、玻璃纖維強化環氧樹脂、陶瓷材料、或者諸如聚醯亞胺的聚合物材料所形成。在其他實作中，該中介層500可以由交替的剛性或撓性材料所形成，其可以包含使用於半導體基板中之上面所述相同的材料，諸如矽、鍺、以及其他III-V族和第IV族材料。
該中介層500可以包含金屬互連部508及通孔(via)510，其包含但不限於矽穿孔(TSV)512。該中介層500可另包含嵌入式裝置514，其包含被動及主動裝置兩者。此等裝置包含但不限於電容器、解耦電容器、電阻器、電感器、熔斷器材(fuse)、二極體、變壓器、感測器、以及靜電放電(ESD)裝置。諸如射頻(RF)裝置、功率放大器、功率管理裝置、天線、陣列、感測器、及MEMS裝置之更複雜的裝置也可以被形成在該中介層500上。依據本發明的實施例，本文中所揭示的設備或處理器可以被使用於中介層500的製作。
因此，本發明的實施例可以包括具有源極的電晶體裝置，其具有實質上與背側金屬接觸部的中心線相重合的中心線。
本發明實施例之繪示實作的上述說明，其包含摘要中所述者，並非想要是詳盡無遺的或者想要將本發明限定於所揭示之精準形式。雖然本發明的特定實施例以及其範例作為舉例說明目的而被敘述於本文中，但是各種等同之變型在本發明的範疇之內係可能的，如同熟悉此技藝者將知曉的。
這些變型鑒於上面的詳細說明而可被做成於本發明。下面申請專利範圍中所使用的術語應該不被建構成將本發明限制在說明書及申請專利範圍中所揭示的特定實作。反而是，本發明的範疇係要完全由下面的申請專利範圍來予以確定的，其要依據申請專利範圍解釋所建立的教義來予以建構的。
範例1：一種半導體裝置，包括：垂直堆疊的半導體通道；在該垂直堆疊的半導體通道之第一側上的源極；在該垂直堆疊的半導體通道之第二側上的汲極；以及在該源極的下方而且與該源極直接接觸的金屬，其中，該金屬的中心線實質上與該源極的中心線對齊。
範例2：範例1的半導體裝置，其中，該等半導體通道是奈米線或奈米帶通道。
範例3：範例1或範例2的半導體裝置，另包括：在該垂直堆疊的半導體通道之上或周圍的閘極結構。
範例4：範例1至3的半導體裝置，其中，該金屬的寬度大於該源極的寬度。
範例5：範例1至3的半導體裝置，其中，該金屬的寬度實質上等於該源極的寬度。
範例6：範例1至5的半導體裝置，另包括：在該源極和該汲極之上的電介質；以及在該電介質之上的氧化物。
範例7：範例6的半導體裝置，其中，該電介質包括矽和氮；矽、碳、和氮；或者矽、氧、和氮。
範例8：範例1至7的半導體裝置，其中，該金屬包括鎢。
範例9：範例1至8的半導體裝置，其中，該源極和該汲極具有扇貝形的側壁。
範例10：範例1至9的半導體裝置，其中，該源極和該汲極包括磊晶生長的半導體材料。
範例11：一種形成電子裝置的方法，包括：形成鰭部於基板之上，其中，該鰭部包括通道材料和犧牲材料的交替層；設置閘極結構於該鰭部之上；使在該閘極結構之外的該鰭部凹入；形成磊晶阻障層於該鰭部之相對側上；形成背側接觸部模板於該磊晶阻障層的底部；磊晶生長源極區域於該磊晶阻障層之間；以及以金屬接觸部來取代該背側接觸部模板。
範例12：範例11的方法，其中，該背側接觸部模板包括多晶矽。
範例13：範例11或範例12的方法，另包括設置電介質層於該源極區域之上。
範例14：範例13的方法，其中，該電介質層包括矽和氮；矽、碳、和氮；或者矽、氧、和氮。
範例15：範例11至14的方法，其中，該金屬接觸部的中心線實質上與該源極的中心線對齊。
範例16：範例11至15的方法，其中，該金屬接觸部的寬度大於該源極的寬度。
範例17：範例11至16的方法，其中，該金屬接觸部的寬度實質上等於該源極的寬度。
範例18：範例11至17的方法，其中，該閘極結構包括多晶矽。
範例19：範例18的方法，其中，在該源極被形成之後，以取代金屬閘極結構來取代該閘極結構。
範例20：範例19的方法，其中，在該取代金屬閘極結構被形成之前，該犧牲材料被去除。
範例21：範例11至20的方法，其中，以金屬接觸部來取代該背側接觸部模板包括：使該基板的背側表面凹入以使該背側接觸部模板暴露出；去除該背側接觸部模板以形成凹洞於該源極的下方；以及以該金屬接觸部來填充該凹洞。
範例22：範例11至21的方法，其中，該金屬接觸部包括鎢。
範例23：一種電子系統，包括：板；耦接至該板的封裝組件基板；以及耦接至該封裝組件基板的晶粒，其中，該晶粒包括：垂直堆疊的半導體通道；在該垂直堆疊的半導體通道之第一側上的源極；在該垂直堆疊的半導體通道之第二側上的汲極；以及在該源極的下方而且與該源極直接接觸的金屬，其中，該金屬的中心線實質上與該源極的中心線對齊。
範例24：範例23的電子系統，其中，該金屬的寬度大於該源極的寬度。
範例25：範例23的電子系統，其中，該金屬的寬度實質上等於該源極的寬度。
100:半導體結構 101:下覆基板 103:隔離層 115:突出部 120:鰭部 121:通道層 122:犧牲層 123:子鰭部 124:底部犧牲層 130:源極/汲極 131:電介質內襯 141:閘極間隔部 150:背側接觸部模板 151:背側金屬 165:絕緣層 171:中央源極/汲極的中心線 173:背側金屬的中心線 200:半導體裝置 201:下覆基板 203:隔離層 204:溝槽 215:突出部 220:鰭部 221:半導體通道層 222:犧牲層 223:子鰭部 224:底部犧牲層 225:溝槽 230:源極/汲極 231:電介質內襯 241:閘極間隔部 250:背側接觸部模板 251:背側金屬接觸部 261:磊晶阻障層 265:絕緣層 271:源極/汲極的中心線 272:背側接觸部模板的中心線 273:背側金屬接觸部的中心線 300:半導體裝置 301:基板 303:隔離層 315:突出部 320:鰭部 321:半導體通道層 322:犧牲層 323:子鰭部 324:最底部犧牲層 330:源極/汲極 331:電介質層 340:閘極結構 341:閘極間隔部 342:犧牲閘極 343:遮罩層 344:絕緣蓋部 345:金屬閘極 346:閘極電介質 350:背側接觸部模板 351:背側金屬接觸部 361:磊晶阻障層 365:絕緣層 371:源極/汲極的中心線 373:背側金屬接觸部的中心線 378:前側接觸部 400:計算裝置 402:板 404:處理器 406:通訊晶片 500:中介層 502:第一基板 504:第二基板 506:球狀柵格陣列 508:金屬互連部 510:通孔 512:矽穿孔 514:嵌入式裝置
[圖1A]係依據實施例，繪示具有源極和汲極區域係凹入的以及背側接觸部模板(template)係形成在源極區域下方之半導體裝置的前視圖。
[圖1B]係依據實施例，繪示具有與背側金屬接觸部(其與源極區域未對齊)相接觸之源極區域之半導體裝置前視圖。
[圖2A]係依據實施例，繪示具有源極和汲極區域係凹入之半導體裝置的前視圖。
[圖2B]係依據實施例，繪示具有磊晶阻障層係形成在源極區域周圍之半導體裝置的前視圖。
[圖2C]係依據實施例，繪示具有背側接觸部模板係設置在磊晶阻障層間之半導體裝置的前視圖。
[圖2D]係依據實施例，繪示具有源極係磊晶生長於源極區域中之半導體裝置的前視圖。
[圖2E]係依據實施例，繪示具有背側金屬接觸部係以源極為中心之半導體裝置的前視圖。
[圖3A]係依據實施例，繪示具有閘極結構係在鰭部之上之半導體裝置的立體透視圖，該鰭部具有凹入之源極和汲極區域。
[圖3B]係依據實施例，繪示在磊晶阻障層係設置於源極區域側邊之後的半導體裝置的立體透視圖。
[圖3C]係依據實施例，繪示在背側接觸部模板係設置於磊晶阻障層間之後的半導體裝置的立體透視圖。
[圖3D]係依據實施例，繪示在磊晶源極係生長於背側接觸部模板之上之後的半導體裝置的立體透視圖。
[圖3E]係依據實施例，繪示在以金屬接觸部取代背側接觸部模板之後的半導體裝置的立體透視圖。
[圖4]係依據本發明之實施例的一個實作之計算裝置。
[圖5]繪示包含本發明之一或多個實施例的中介層(interposer)。
100:半導體結構
101:下覆基板
103:隔離層
115:突出部
120:鰭部
121:通道層
122:犧牲層
123:子鰭部
124:底部犧牲層
141:閘極間隔部
150:背側接觸部模板

Claims (25)

  1. 一種半導體裝置，包括： 垂直堆疊的半導體通道； 在該垂直堆疊的半導體通道之第一側上的源極； 在該垂直堆疊的半導體通道之第二側上的汲極；以及 在該源極的下方而且與該源極直接接觸的金屬，其中，該金屬的中心線實質上與該源極的中心線對齊。
  2. 如請求項1之半導體裝置，其中，該等半導體通道是奈米線或奈米帶通道。
  3. 如請求項1或2之半導體裝置，另包括： 在該垂直堆疊的半導體通道之上或周圍的閘極結構。
  4. 如請求項1或2之半導體裝置，其中，該金屬的寬度大於該源極的寬度。
  5. 如請求項1或2之半導體裝置，其中，該金屬的寬度實質上等於該源極的寬度。
  6. 如請求項1或2之半導體裝置，另包括： 在該源極和該汲極之上的電介質；以及 在該電介質之上的氧化物。
  7. 如請求項6之半導體裝置，其中，該電介質包括矽和氮；矽、碳、和氮；或者矽、氧、和氮。
  8. 如請求項1或2之半導體裝置，其中，該金屬包括鎢。
  9. 如請求項1或2之半導體裝置，其中，該源極和該汲極具有扇貝形的側壁。
  10. 如請求項1或2之半導體裝置，其中，該源極和該汲極包括磊晶生長的半導體材料。
  11. 一種形成電子裝置的方法，包括： 形成鰭部於基板之上，其中，該鰭部包括通道材料和犧牲材料的交替層； 設置閘極結構於該鰭部之上； 使在該閘極結構之外的該鰭部凹入； 形成磊晶阻障層於該鰭部之相對側上； 形成背側接觸部模板於該磊晶阻障層的底部； 磊晶生長源極區域於該磊晶阻障層之間；以及 以金屬接觸部來取代該背側接觸部模板。
  12. 如請求項11之方法，其中，該背側接觸部模板包括多晶矽。
  13. 如請求項11或12之方法，另包括： 設置電介質層於該源極區域之上。
  14. 如請求項13之方法，其中，該電介質層包括矽和氮；矽、碳、和氮；或者矽、氧、和氮。
  15. 如請求項11或12之方法，其中，該金屬接觸部的中心線實質上與該源極的中心線對齊。
  16. 如請求項11或12之方法，其中，該金屬接觸部的寬度大於該源極的寬度。
  17. 如請求項11或12之方法，其中，該金屬接觸部的寬度實質上等於該源極的寬度。
  18. 如請求項11或12之方法，其中，該閘極結構包括多晶矽。
  19. 如請求項18之方法，其中，在該源極被形成之後，以取代金屬閘極結構來取代該閘極結構。
  20. 如請求項19之方法，其中，在該取代金屬閘極結構被形成之前，該犧牲材料被去除。
  21. 如請求項11或12之方法，其中，以金屬接觸部來取代該背側接觸部模板包括： 使該基板的背側表面凹入以使該背側接觸部模板暴露出； 去除該背側接觸部模板以形成凹洞於該源極的下方；以及 以該金屬接觸部來填充該凹洞。
  22. 如請求項11或12之方法，其中，該金屬接觸部包括鎢。
  23. 一種電子系統，包括： 板； 耦接至該板的封裝組件基板；以及 耦接至該封裝組件基板的晶粒，其中，該晶粒包括： 垂直堆疊的半導體通道； 在該垂直堆疊的半導體通道之第一側上的源極； 在該垂直堆疊的半導體通道之第二側上的汲極；以及 在該源極的下方而且與該源極直接接觸的金屬，其中，該金屬的中心線實質上與該源極的中心線對齊。
  24. 如請求項23之電子系統，其中，該金屬的寬度大於該源極的寬度。
  25. 如請求項23之電子系統，其中，該金屬的寬度實質上等於該源極的寬度。
TW111143946A 2021-12-24 2022-11-17 Ｅｐｉ阻障對齊的背側接觸部 TW202341473A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/561,715 2021-12-24
US17/561,715 US20230207623A1 (en) 2021-12-24 2021-12-24 Epi barrier aligned backside contact

Publications (1)

Publication Number Publication Date
TW202341473A true TW202341473A (zh) 2023-10-16

Family

ID=86897258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111143946A TW202341473A (zh) 2021-12-24 2022-11-17 Ｅｐｉ阻障對齊的背側接觸部

Country Status (4)

Country Link
US (1) US20230207623A1 (zh)
CN (1) CN117581384A (zh)
TW (1) TW202341473A (zh)
WO (1) WO2023121819A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230163200A1 (en) * 2021-03-08 2023-05-25 Ordos Yuansheng Optoelectronics Co., Ltd. Method for manufacturing display substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US8993445B2 (en) * 2013-01-14 2015-03-31 Globalfoundries Inc. Selective removal of gate structure sidewall(s) to facilitate sidewall spacer protection
US9209305B1 (en) * 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US10636907B2 (en) * 2015-09-25 2020-04-28 Intel Corporation Deep EPI enabled by backside reveal for stress enhancement and contact
US11637101B2 (en) * 2020-05-26 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2023121819A1 (en) 2023-06-29
US20230207623A1 (en) 2023-06-29
CN117581384A (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US11522072B2 (en) Vertical integration scheme and circuit elements architecture for area scaling of semiconductor devices
EP3930003A1 (en) Contact resistance reduction in transistor devices with metallization on both sides
US11569370B2 (en) DEPOP using cyclic selective spacer etch
TW202125647A (zh) 形成背側自對準通孔的方法及所形成的結構
TW202201686A (zh) 叉形片電晶體架構
US20180212023A1 (en) Hybrid trigate and nanowire cmos device architecture
EP3675157A1 (en) Self-aligned stacked ge/si cmos transistor structure
TWI770233B (zh) 積體電路結構、設計其佈局的方法及用於單元佈局設計的庫
US20220102521A1 (en) Low resistance approaches for fabricating contacts and the resulting structures
TW202341473A (zh) Ｅｐｉ阻障對齊的背側接觸部
US20200098682A1 (en) Internal node jumper for memory bit cells
TWI778209B (zh) 使用模板之鰭塑形及由其所產生的積體電路結構
US11990476B2 (en) Semiconductor nanowire device having (111)-plane channel sidewalls
CN110581115A (zh) 用于三维集成电路的深沟槽通孔
EP4202988A1 (en) Recessed and self-aligned buried power rail
US11562999B2 (en) Cost effective precision resistor using blocked DEPOP method in self-aligned gate endcap (SAGE) architecture
US20230096347A1 (en) Cmos integration of 2d material by end etch
TW202341470A (zh) 用於奈米帶架構的半導體結構
US20220199771A1 (en) Neighboring gate-all-around integrated circuit structures having conductive contact stressor between epitaxial source or drain regions
US20220093588A1 (en) Adjacent gate-all-around integrated circuit structures having non-merged epitaxial source or drain regions
US20240224488A1 (en) Integrated circuit structures having two-level memory
TW202345340A (zh) 具有磊晶源極或汲極區橫向隔離之環繞式閘極積體電路結構
TW202329328A (zh) 具有針對磊晶源極或汲極區域界限之凸起壁結構的環繞式閘極積體電路結構
TW202422879A (zh) 具有閘極接點之自對準閘極端蓋（ｓａｇｅ）架構