TW202336974A - 具有去耦合單元的半導體元件及其製造方法 - Google Patents

Abstract

本申請揭露一種半導體元件及半導體元件的製造方法，該半導體元件包含：一第一層結構，位於一基板上，且包含：位於該基板上方的該第一層結構的複數導電部件；及位於該第一層結構的該等導電部件之間的該第一層結構的一去耦合單元，且該去耦合單元包含一瓶形剖面輪廓；一第一組密實對準標誌，包含：位於該第一層結構的該去耦合單元上的該第一組密實對準標誌的一第一層對準標誌；以及一第一組間隔對準標誌，包含：根據一第一對稱軸以與該第一組密實對準標誌的該第一層對準標誌互為鏡像的方式設置的該第一組間隔對準標誌的一第一層對準標誌。

Description

具有去耦合單元的半導體元件及其製造方法

本申請案主張美國第17/685,511及17/685,865號專利申請案之優先權（即優先權日為「2022年3月3日」），其內容以全文引用之方式併入本文中。

本揭露係有關於一種半導體元件及半導體元件的製造方法，特別是關於一種具有去耦合單元的半導體元件及具有去耦合單元的半導體元件的製造方法。

半導體元件用於各種電子應用，例如個人電腦、行動電話、數位相機及其他電子設備。半導體元件的尺寸持續地縮小，以滿足對於運算能力日益增長的需求。然而，在縮小尺寸的過程中會出現各種問題，而且這些問題不斷地增加。因此，在改善品質、良率、性能及可靠度並降低複雜性的方面仍然存在挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之「先前技術」的任一部分，不構成本揭露之先前技術。

本揭露的一方面提供一種半導體元件，包括：一第一層結構，包括位於一基板上方的該第一層結構的複數導電部件、及位於該第一層結構的該等導電部件之間的該第一層結構的一去耦合單元；一第一組密實對準標誌，包括位於該第一層結構的該去耦合單元上的一第一層對準標誌，且包括一螢光材料；一第二層結構，位於該第一層結構上，且包括位於該第一層結構的該等導電部件上方並偏離該第一層結構的該等導電部件的該第二層結構的複數導電部件、及位於該第一層結構上方並位於該第二層結構的該等導電部件之間的該第二層結構的一去耦合單元；以及一第一組間隔對準標誌，包括位於該第二層結構的該去耦合單元上的一第二層對準標誌，且包括一螢光材料，其中該第一層結構及該第二層結構的該去耦合單元包括一低k介電材料且分別包括一瓶形剖面輪廓。

本揭露的另一方面提供一種半導體元件，包括位於一基板上的一第一層結構，且該第一層結構包括：位於該基板上方的該第一層結構的複數導電部件，及位於該第一層結構的該等導電部件之間的該第一層結構的一去耦合單元，且其包括一瓶形剖面輪廓；一第一組密實對準標誌，包括：位於該第一層結構的該去耦合單元上的該第一組密實對準標誌的一第一層對準標誌；一第一組間隔對準標誌，包括： 根據一第一對稱軸與該第一組密實對準標誌的該第一層對準標誌互為鏡像的該第一組間隔對準標誌的一第一層對準標誌，其中該第一組密實對準標誌的該第一層對準標誌及該第一組間隔對準標誌的該第一層對準標誌包括一螢光材料，該第一層結構的該去耦合單元包括一低k介電材料。

本揭露的另一方面提供一種半導體元件的製造方法，包括在一基板上方形成一第一層結構，且該第一層結構包括：在該基板上方的複數導電部件，及在該等導電部件之間的一去耦合單元；在該第一層結構的該去耦合單元上形成包括一第一層對準標誌的一第一組密實對準標誌；在該第一層結構上方形成一第二層結構，且其包括：在該第一層結構上方的複數導電部件，及在該等導電部件之間的一去耦合單元； 以及在該第二層結構的該去耦合單元上形成包括一第二層對準標誌的一第一組間隔對準標誌，其中該第一層對準標誌及該第二層對準標誌包括一螢光材料，該第一層結構及該第二層結構的該去耦合單元包括一低k介電材料。

由於本揭露的半導體元件的設計，包含螢光材料的第一層對準標誌、第二層對準標誌、第三層對準標誌及第四層對準標誌可改善晶圓製造過程中的光學辨識度。結果，可提升製造半導體元件的良率。另外，去耦合單元可降低複數導電部件的寄生電容。

上文已相當廣泛地概述本揭露之特徵及技術優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其他特徵和優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例作為修改或設計其他結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下揭露的內容提供許多不同的實施例或範例，用於實施所提供標的的不同特徵。構件和排列的具體範例描述如下以簡化本揭露，而這些當然僅為範例，並非意圖加以限制。例如，在以下描述中，在第二特徵上方或上形成第一特徵可包含第一特徵和第二特徵被形成為直接接觸的這種實施例，也可包含在第一特徵和第二特徵之間形成額外的特徵使得第一特徵和第二特徵可不直接接觸的這種實施例。另外，在本揭露的各種範例中可能會使用重複的參考符號及/或用字，重複的目的在於簡化與清楚說明，並非用以限定所討論的各種實施例及/或配置之間的關係。

再者，空間相對用語例如「在…之下」、「在…下方」、「下」、「在…上方」、「上」等，是用以方便描述一構件或特徵與其他構件或特徵在圖式中的相對關係。這些空間相對用語旨在涵蓋除了圖式中所示之方位以外，元件在使用或操作時的不同方位。裝置可被另外定位（例如旋轉90度或其他方位），而本文所使用的空間相對敘述亦可相對應地進行解釋。

應理解的是，當一構件或層被稱為「連接至」或「耦接至」另一構件或層時，可以是直接連接或耦接至另一構件或層，或者可能存在中間構件或層。

應理解的是，雖然此處可能使用第一、第二等用語來描述各種構件，但這些構件不應受到這些用語的限制。除非另有說明，否則這些用語僅用於將一構件與另一構件區分。因此，例如，在不脫離本揭露的教示的情況下，以下討論的第一構件、第一組件或第一部分可以被稱為第二構件、第二組件或第二部分。

除非本文另有說明，否則當提及方位、佈局、位置、形狀、尺寸、數量或其他量度時，此處所使用的例如「相同」、「等同」、「平面」或「共平面」的用語並不一定表示完全相同的方位、佈局、位置、形狀、尺寸、數量或其他量度，而是旨在涵蓋例如由於製造製程而可能產生的變化在可接受範圍內幾乎相同的方位、佈局、位置、形狀、尺寸、數量或其他量度。本文可能使用「大致上（substantially）」的用語來反映此含義。舉例而言，描述為「大致上相同」、「大致上等同」或「大致上平面」的物件可以是正好相同、等同或平面，或者也可以是在例如由於製造製程而可能產生的變化在可接受範圍內相同、等同或平面。

在本揭露中，半導體元件通常是指可以透過利用半導體特性而起作用的元件，且電光元件、發光顯示元件、半導體電路及電子元件都包含在半導體元件的類別中。

需注意的是，在本揭露的描述中，上方（above）或上（up）對應於方向Z的箭頭方向，下方（below）或下（down）對應於相反於方向Z的箭頭方向。

圖1以流程圖的形式例示本揭露一實施例的半導體元件1A的製造方法10。圖2至11以剖面示意圖例示本揭露一實施例的半導體元件1A的製造流程的一部分。圖12以平面示意圖例示本揭露一實施例的中間階段的半導體元件1A。圖13是沿著圖12中的剖線A-A’的剖面示意圖，例示本揭露一實施例的半導體元件1A的製造流程的一部分。

參照圖1至5，在步驟S11中，可提供一基板101，可在基板101上形成一第一介電層111，可在第一介電層111上形成一第二介電層113，且可在第二介電層113上形成複數導電部件130。

參照圖2，基板101可包含完全由至少一種半導體材料所構成的半導體塊材基板、複數元件構件（為了清楚起見並未繪示）、複數介電層（為了清楚起見並未繪示）及複數導電部件（為了清楚起見並未繪示）。舉例來說，半導體塊材基板可由元素半導體（例如矽或鍺）、化合物半導體（例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、或其他III-V族化合物半導體或II-VI族化合物半導體）或其組合所構成。

在一些實施例中，基板101可包含絕緣體上半導體結構，其從底部到頂部由操作基板、絕緣層及最頂部的半導體材料層所組成。操作基板及最頂部的半導體材料層可由與前述半導體塊材基板相同的材料所形成。絕緣層可為結晶或非結晶介電材料，例如氧化物及/或氮化物。例如，絕緣層可為介電氧化物，例如氧化矽。又例如，絕緣層可為介電氮化物，例氮化矽或氮化硼。再例如，絕緣層可包含介電氧化物及介電氮化物的疊層，例如以任何順序堆疊的氧化矽及氮化矽或氮化硼的疊層。絕緣層可具有大約10nm至200nm之間的厚度。

參照圖2，該等元件構件可形成於半導體塊材基板或最頂部的半導體材料層上。該等元件構件的一些部分可形成於半導體塊材基板或最頂部的半導體材料層內。該等元件構件可為電晶體，例如互補式金屬氧化物半導體電晶體、金屬氧化物半導體場效電晶體、鰭式場效電晶體、類似的電晶體、或其組合。

參照圖2，該等介電層可形成於半導體塊材基板或最頂部的半導體材料層上，並覆蓋該等元件構件。在一些實施例中，該等介電層可由例如氧化矽、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料、類似的材料、或其組合所形成。低k介電材料可具有小於3.0或甚至小於2.5的介電常數。在一些實施例中，低k介電材料可具有小於2.0的介電常數。可藉由沉積製程（例如化學氣相沉積製程、電漿增強化學氣相沉積製程、或類似的沉積製程）形成多層介電層。可在沉積製程之後進行平坦化製程，以去除多餘的材料並為後續的製程步驟提供大致上平坦的表面。

參照圖2，該等導電部件可包含多層內連線層及多個導電通孔。內連線層可彼此分離且可沿著方向Z水平地設置於該等介電層內。導電通孔可連接沿著方向Z的相鄰內連線層及相鄰的元件構件與內連線層。在一些實施例中，導電通孔可改善散熱且可提供結構支撐。在一些實施例中，該等導電部件可由例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物（例如，碳化鉭、碳化鈦、碳化鉭鎂）、金屬氮化物（例如氮化鈦）、過渡金屬鋁化物、或其組合所形成。可在形成該等介電層的期間形成該等導電部件。

在一些實施例中，該等元件構件及該等導電部件可共同構成基板101內的多個功能單元。在本揭露描述的內容中，一功能單元通常意指有關於功能的電路，其基於功能目的被區分成不同的單元。在一些實施例中，功能單元通常可為高度複雜的電路，例如處理器核心、記憶體控制器、或加速器單元。在一些其他實施例中，一功能單元的複雜性及功能性可能更加複雜或者比較簡單。

參照圖2，在一些實施例中，第一介電層111可由例如氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、旋塗低k介電層、化學氣相沉積低k介電層、或其組合所形成。在一些實施例中，第一介電層111可包含自平坦化材料，例如旋塗玻璃或旋塗低k介電材料（例如SiLK ^TM）。使用自平坦化介電材料可省略進行後續的平坦化步驟。在一些實施例中，可藉由沉積製程（包含例如化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或旋塗）形成第一介電層111。

參照圖2，在一些實施例中，第二介電層113可為例如氮化矽、氮氧化矽、氮氧化矽、類似的材料、或其組合。可藉由例如化學氣相沉積、電漿增強化學氣相沉積、或其他適用的沉積製程形成第二介電層113。在一些實施例中，第二介電層113可作為阻障層以防止濕氣進入下層（例如，第一介電層111及基板101）。在一些實施例中，第一介電層111的厚度T1大於第二介電層113的厚度T2。

參照圖2，可在第二介電層113上形成一層第一材料501。第一材料501可為例如鈦、氮化鈦、鉭、氮化鉭、或類似的材料。可藉由例如化學氣相沉積、物理氣相沉積、濺鍍、或類似的方法形成這層第一材料501。一層第二材料503可形成於這層第一材料501上。這層第二材料503可為例如銅、銅合金、銀、金、鎢、鋁、鎳、或類似的材料。可藉由例如物理氣相沉積、濺鍍、或類似的方法形成這層第二材料503。一層第三材料505可形成於這層第二材料503上。在一些實施例中，第三材料505及第一材料501可包含相同的材料。在一些實施例中，第三材料505可為例如鈦、氮化鈦、鉭、氮化鉭、或類似的材料。可藉由例如化學氣相沉積、物理氣相沉積、濺鍍、或類似的方法形成這層第三材料505。

參照圖2，一第一遮罩層511可形成於這層第三材料505上。第一遮罩層511可為一光阻層且可包含該等導電部件130的圖案。

參照圖3，可進行蝕刻製程（例如異向性乾式蝕刻製程）以去除第一材料501、第二材料503及第三材料505的一些部分。在蝕刻製程之後，留下的第一材料501可作為複數底部阻障層131，留下的第二材料503可作為複數中間導電層135，且留下的第三材料505可作為複數頂部阻障層133。在一些實施例中，蝕刻製程可為多階段的蝕刻製程且可為異向性。

為了簡潔、清楚及便於說明，僅描述出一層底部阻障層131、一層中間導電層135及一層頂部阻障層133。在一些實施例中，底部阻障層131的厚度T3可大約相同於頂部阻障層133的厚度T4。在一些實施例中，底部阻障層131的厚度T3可大於頂部阻障層133的厚度T4。在一些實施例中，中間導電層135的厚度T5可大於底部阻障層131的厚度T3或頂部阻障層133的厚度T4。

參照圖4，一層第四材料507可順應性地形成於圖3所示之中間階段的半導體元件上方。第四材料507可為例如鈦、氮化鈦、鉭、氮化鉭、或類似的材料。可藉由例如原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、或類似的方法形成這層第四材料507。在一些實施例中，第四材料507及頂部阻障層133可包含相同的材料。

參照圖5，可進行蝕刻製程（例如異向性乾式蝕刻製程）以去除第四材料507的一些部分。在蝕刻製程之後，留下的第四材料507可作為複數間隙壁阻障137。該等間隙壁阻障137可形成為覆蓋頂部阻障層133的側壁133SW、中間導電層135的側壁135SW及底部阻障層131的側壁131SW。

該等間隙壁阻障137、該等頂部阻障層133、該等中間導電層135及該等底部阻障層131共同構成該等導電部件130。

參照圖1及圖6至9，在步驟S13中，一中間介電層115可形成於第二介電層113上並環繞該等導電部件130，且一去耦合單元121可形成於中間介電層115內。

參照圖6，中間介電層115可形成於第二介電層113上並覆蓋該等導電部件130。可進行一平坦化製程，例如化學機械研磨，直到該等導電部件130的頂表面露出，以去除多餘的材料並為後續的製程步驟提供大致上平坦的表面。在一些實施例中，中間介電層115可由具有與第二介電層113不同蝕刻速率的材料所形成。在一些實施例中，中間介電層115可由例如氧化矽、氮化矽、氮氧化矽、氮氧化矽、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、或其組合所形成。在一些實施例中，可透過例如化學氣相沉積、電漿增強化學氣相沉積、或其他適用的沉積製程形成中間介電層115。

需注意的是，在本揭露的描述中，構件（或部件）沿著方向Z位於最高垂直高度的一表面稱為構件（或部件）的一頂表面。構件（或部件）沿著方向Z位於最低垂直高度的一表面稱為構件（或部件）的一底表面。

參照圖6，一第二遮罩層513可形成於中間介電層115上。在一些實施例中，中間介電層115可為一光阻層且可包含去耦合單元121的圖案。

參照圖7，可進行異向性蝕刻製程以去除中間介電層115的一些部分並同時形成一開口521。在一些實施例中，異向性蝕刻製程可為異向性乾式蝕刻製程。在一些實施例中，在異向性蝕刻製程中，中間介電層115與第二介電層113的蝕刻速率比可介於大約100:1與大約1.05:1之間、大約15:1與大約2:1之間、或大約10:1與大約2:1之間。

參照圖8，可進行擴展蝕刻製程以將開口521擴展成一擴展開口523。在一些實施例中，擴展蝕刻製程可為異向性蝕刻製程。在一些實施例中，擴展蝕刻製程可為濕式蝕刻製程。在一些實施例中，在擴展蝕刻製程中，中間介電層115與第二介電層113的蝕刻速率比可介於大約100:1與大約1.05:1之間、大約15:1與大約2:1之間、或大約10:1與大約2:1之間。在一些實施例中，擴展開口523的側壁可為彎曲的。

參照圖9，可去除第二遮罩層513，且可沉積一絕緣材料以完全填充擴展開口523，並且可接著進行平坦化製程，例如化學機械研磨，直到該等導電部件130的頂表面露出，以去除多餘的材料，為後續的製程步驟提供大致上平坦的表面，且同時形成去耦合單元121。在一些實施例中，去耦合單元121可具有瓶形剖面輪廓。在一些實施例中，形成去耦合單元121的絕緣材料可為例如多孔低k材料。

在一些實施例中，形成去耦合單元121的絕緣材料可為一能量移除材料。能量移除材料可包含例如熱分解材料、光子分解材料、電子束分解材料、或其組合的材料。例如，能量移除材料可包含一基底材料及一可分解致孔劑材料，其一旦暴露於能量來源就會作為犧牲材料被去除。基底材料可包含甲基倍半矽氧烷基材料。可分解致孔劑材料可包含致孔劑有機化合物，其為能量移除材料的基底材料提供多孔性。可在平坦化製程之後藉由施加能量來源以進行能量處理。能量來源可包含熱、光或其組合。當使用熱作為能量來源時，能量處理的溫度可介於大約800℃與大約900℃之間。當使用光作為能量來源時，可使用紫外光。能量處理可以將可分解致孔劑材料從能量移除材料中去除，以產生空的空間（孔洞）而基底材料則保留在原位。空的空間（孔洞）可降低去耦合單元121的介電常數。

參照圖9，去耦合單元121可形成於該等導電部件130之間。在一些實施例中，具有低介電常數的去耦合單元121可實現去耦合功能。在一些實施例中，去耦合單元121可降低該等導電部件130的寄生電容。

參照圖1及圖10至13，在步驟S15中，可在中間介電層115上形成一第三介電層117，且可在第三介電層117上形成一第四介電層119以構成一第一層結構100，並且可在在第一層結構100內形成一第一層對準標誌611及一第一層對準標誌711。

參照圖10，在一些實施例中，第三介電層117可由例如氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、旋塗低k介電層、化學氣相沉積低k介電層、或其組合所形成。在一些實施例中，第三介電層117可包含自平坦化材料，例如旋塗玻璃或旋塗低k介電材料（例如SiLK ^TM）。使用自平坦化介電材料可省略進行後續的平坦化步驟。在一些實施例中，可藉由沉積製程（包含例如化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或旋塗）形成第三介電層117。在一些實施例中，第三介電層117及第一介電層111可由相同的材料所形成。

參照圖10，在一些實施例中，第四介電層119可為例如氮化矽、氮氧化矽、氮氧化矽、類似的材料、或其組合。可藉由例如化學氣相沉積、電漿增強化學氣相沉積、或其他適用的沉積製程形成第四介電層119。在一些實施例中，第四介電層119可作為阻障層以防止濕氣進入下層（例如，第三介電層117及中間介電層115）。在一些實施例中，第三介電層117的厚度T6大於第四介電層119的厚度T7。

參照圖10，第一介電層111、第二介電層113、中間介電層115、第三介電層117及第四介電層119、去耦合單元121及該等導電部件130可共同構成第一層結構100。

參照圖10，可在第一層結構100上形成一第三遮罩層515。第三遮罩層515可為一光阻層且可包含第一層對準標誌611及第一層對準標誌711的圖案。

由於第一層對準標誌611及第一層對準標誌711同時被形成，因此為了簡潔和清楚起見，僅描述第一層對準標誌611的形成。

參照圖11，可進行蝕刻製程，例如異向性乾式蝕刻製程，去除第四介電層119的一些部分、第三介電層117的一些部分及去耦合單元121的一些部分，以形成一標誌開口525。在一些實施例中，標誌開口525的側壁可為錐形的。需注意的是，標誌開口525用於形成第一層對準標誌611，而為了簡潔和清楚起見，用於形成第一層對準標誌711的標誌開口未繪示於圖11中。

參照圖12及13，可形成一絕緣層以完全填充標誌開口525。絕緣層可包含螢光材料。在一些實施例中，螢光材料可為偶氮苯。在一些實施例中，可透過例如化學氣相沉積形成絕緣層。可進行一平坦化製程，例如化學機械研磨，直到第四介電層119露出，以去除多餘的材料並為後續的製程步驟提供大致上平坦的表面，同時將絕緣層變成第一層對準標誌611（及第一層對準標誌711）。由於第一層對準標誌611的輪廓由標誌開口525所決定，因此第一層對準標誌611的側壁611SW可以是錐形的。

在一些實施例中，去耦合單元121的側壁121SW的兩個谷部121V之間的寬度Wl可大於第一層對準標誌611的頂表面611TS的寬度W2。在一些實施例中，第一對準標誌611的頂表面611TS的寬度W2可大於第一對準標誌611在中間介電層115與第三介電層117之間的界面處的寬度W3。在一些實施例中，第一層對準標誌611在中間介電層115與第三介電層117之間的界面處的寬度W3可大於第一層對準標誌611的底表面611BS的寬度W4。在一些實施例中，第一層對準標誌611在中間介電層115與第三介電層117之間的界面處的寬度W3可大於去耦合單元121的底表面121BS的寬度W5。在一些實施例中，寬度W1和寬度W5之間的寬度比可介於大約1.5:1與大約1.1:1之間或介於大約1.3:1與大約1.1:1之間。

包含螢光材料的第一層對準標誌611 (及第一層對準標誌711）可改善後續的晶圓製造過程中的光學辨識度。

參照圖12及13，在一些實施例中，第一層對準標誌611及第一層對準標誌711可互相遠離。在一些實施例中，可根據平面視角中的第一對稱軸S1以鏡像的方式形成第一層對準標誌611及第一層對準標誌711。

圖14以平面示意圖例示本揭露一實施例的中間階段的半導體元件1A。圖15是沿著圖14中的剖線A-A’的剖面示意圖，例示本揭露一實施例的半導體元件1A的製造流程的一部分。圖16以平面示意圖例示本揭露一實施例的中間階段的半導體元件1A。圖17是沿著圖16中的剖線A-A’的剖面示意圖，例示本揭露一實施例的半導體元件1A的製造流程的一部分。需注意的是，為了清楚起見，圖20及21中省略了一些構件。

參照圖1及圖14至17，在步驟S17中，可在第一層結構100上方形成一第二層結構200、第二層對準標誌613、713、一第三層結構300、第三層對準標誌615、715、一第四層結構400及第四層對準標誌617、717。

參照圖14及15，第二層結構200可形成於第一層結構100上。第二層結構200可包含一第一介電層211、一第二介電層213、一中間介電層215、一第三介電層217、一第四介電層219、複數導電部件230及一去耦合單元221。可採用與第一層結構100類似的步驟形成第二層結構200的前述構件，此處不再贅述。在一些實施例中，該等導電部件230可偏離該等導電部件130。去耦合單元221可形成於該等導電部件230之間。可採用與第一層對準標誌611類似的步驟在去耦合單元221上形成第二層對準標誌613，此處不再贅述。

參照圖16及17，第三層結構300可形成於第二層結構200上。第三層對準標誌615、715可分別對應地形成於第三層結構300的去耦合單元321上。第四層結構400可形成於第三層結構300上。第四層對準標誌617、717可分別對應地形成於第四層結構400的去耦合單元421上。可分別對應地採用與第二層結構200及去耦合單元221類似的步驟形成前述構件，此處不再贅述。

第一層對準標誌611、第二層對準標誌613、第三層對準標誌615及第四層對準標誌617可稱為第一子集密實對準標誌610。第一層對準標誌711、第二層對準標誌713、第三層對準標誌715及第四層對準標誌717可稱為第一子集間隔對準標誌710。

在一些實施例中，第一層對準標誌611在平面視角中可以是線狀。第一層對準標誌611可沿著方向Y延伸。

在剖面視角中，第二層對準標誌613可位於第二層結構200內且可偏離第一層對準標誌611。換言之，第二層對準標誌613可不直接位於第一層對準標誌611的正上方。在平面視角中，第二層對準標誌613可以是線狀。第二層對準標誌613可沿著方向Y延伸且可在方向X上與第一層對準標誌611分隔。

在剖面視角中，第三層對準標誌615可位於第三層結構300內且可偏離第二層對準標誌613。換言之，第三層對準標誌615可不直接位於第二層對準標誌613的正上方。在平面視角中，第三層對準標誌615可以是線狀。第三層對準標誌615可沿著方向Y延伸且可在方向X上與第二層對準標誌613分隔，第二層對準標誌613可位於第一層對準標誌611與第三層對準標誌615之間。

在剖面視角中，第四層對準標誌617可位於第四層結構400內且可偏離第三層對準標誌615。換言之，第四層對準標誌617可不直接位於第三層對準標誌615的正上方。在平面視角中，第四層對準標誌617可以是線狀。第四層對準標誌617可沿著方向Y延伸且可在方向X上與第三層對準標誌615分隔，第三層對準標誌615可設置於第二層對準標誌613與第四層對準標誌617之間。

在一些實施例中，第一層對準標誌611、第二層對準標誌613、第三層對準標誌615及第四層對準標誌617可在方向Y上互相對準。在一些實施例中，第一層對準標誌611、第二層對準標誌613、第三層對準標誌615及第四層對準標誌617可不在方向Y上互相對準。

在一些實施例中，在平面視角中，第一層對準標誌611的長度Ll可不同於第一層對準標誌611的寬度W2。例如，第一層對準標誌611的長度L1可大於第一層對準標誌611的寬度W2。在一些實施例中，第一層對準標誌611的長度L1可大致上相同於第一層對準標誌611的寬度W2。

在一些實施例中，第二層對準標誌613、第三層對準標誌615、第四層對準標誌617的長度可大致上相同於第一層對準標誌611的長度Ll。在一些實施例中，第二層對準標誌613、第三層對準標誌615、第四層對準標誌617的長度可不同於第一層對準標誌611的長度Ll。例如，第二層對準標誌613的長度L2可相同或不同於第一層對準標誌611的長度L1。

在一些實施例中，第二層對準標誌613、第三層對準標誌615、第四層對準標誌617的寬度可大致上相同於第一層對準標誌611的寬度W2。在一些實施例中，第二層對準標誌613、第三層對準標誌615、第四層對準標誌617的寬度可不同於第一層對準標誌611的寬度W2。例如，第二層對準標誌613的寬度W6可相同或不同於第一層對準標誌611的寬度W2。

在一些實施例中，在平面視角中，第一層對準標誌611的寬度W2可不同於第一層對準標誌611與第二層對準標誌613之間的距離Dl。例如，第一層對準標誌611的寬度W2可大於第一層對準標誌611與第二層對準標誌613之間的距離Dl。在一些實施例中，第一層對準標誌611的寬度W2可大致上相同於第一層對準標誌611與第二層對準標誌613之間的距離Dl。

在一些實施例中，在平面視角中，第一層對準標誌611、第二層對準標誌613、第三層對準標誌615及第四層對準標誌617之間的距離D1、D2、D3可大致上相同。在一些實施例中，在平面視角中，第一層對準標誌611、第二層對準標誌613、第三層對準標誌615及第四層對準標誌617之間的距離D1、D2、D3可不相同。例如，第一層對準標誌611與第二層對準標誌613之間的距離D1可大於或小於第二層對準標誌613與第三層對準標誌615之間的距離D2。

第一層對準標誌611、第二層對準標誌613、第三層對準標誌615及第四層對準標誌617可包含一螢光材料。在一些實施例中，螢光材料可為偶氮苯。包含螢光材料的第一層對準標誌611、第二層對準標誌613、第三層對準標誌615及第四層對準標誌617可改善晶圓製造過程中的光學辨識度。

參照圖16及17，可根據第一對稱軸S1以鏡像的方式形成第一子集間隔對準標誌710及第一子集密實對準標誌610。詳細而言，可根據第一對稱軸S1以鏡像的方式形成第一層對準標誌711及第一層對準標誌611。可根據第一對稱軸S1以鏡像的方式形成第二層對準標誌713及第二層對準標誌613。可根據第一對稱軸S1以鏡像的方式形成第三層對準標誌715及第三層對準標誌615。第四層對準標誌717及第四層對準標誌617可根據第一對稱軸S1以鏡像的方式設置。

第一層對準標誌711、第二層對準標誌713、第三層對準標誌715及第四層對準標誌717可包含一螢光材料。在一些實施例中，螢光材料可為偶氮苯。包含螢光材料的第一層對準標誌711、第二層對準標誌713、第三層對準標誌715及第四層對準標誌717可改善晶圓製造過程中的光學辨識度。

圖18以平面示意圖例示本揭露另一實施例的半導體元件1B。圖19是沿著圖18中的剖線A-A’及B-B’的剖面示意圖。需注意的是，為了清楚起見，圖18及19中省略了一些構件。

參照圖18及19，半導體元件1B可具有與圖16及17所例示的結構相似的結構。圖18及19中與圖16及17相同或相似的構件標記成類似的標號且省略重複的描述。

參照圖18及19，半導體元件1B可包含一第二子集密實對準標誌620。第一子集密實對準標誌610及第二子集密實對準標誌620可構成一第一組密實對準標誌600-1。第二子集密實對準標誌620可包含一第一層對準標誌621、一第二層對準標誌623、一第三層對準標誌625及一第四層對準標誌627。

參照圖圖18及19，在一些實施例中，第一層對準標誌621在平面視角中可以是線狀。第一層對準標誌621可沿著方向Y延伸，且第一層對準標誌621可在方向X上與第三層對準標誌615對準並在方向Y上與第三層對準標誌615分隔。在剖面視角中，第一層對準標誌621可設置於第一層結構100內及​​對應的去耦合單元121上。

在剖面視角中，第二層對準標誌623可位於第二層結構200內且偏離第一層對準標誌621，並位於對應的去耦合單元121上。換言之，第二層對準標誌623可不直接位於第一層對準標誌621的正上方。在平面視角中，第二層對準標誌623可以是線狀。第二層對準標誌623可沿著方向Y延伸且可在方向X上與第一層對準標誌621分隔，第二層對準標誌623可在方向X上與第四層對準標誌617對準並在方向Y上與第四層對準標誌617分隔。

在剖面視角中，第三層對準標誌625可位於第三層結構300內且偏離第二層對準標誌623，並位於對應的去耦合單元321上。換言之，第三層對準標誌625可不直接位於第二層對準標誌623的正上方。在平面視角中，第三層對準標誌625可以是線狀。第三層對準標誌625可沿著方向Y延伸且可在方向X上與第一層對準標誌621分隔，第三層對準標誌625可在方向X上與第一層對準標誌621對準並在方向Y上與第一層對準標誌621分隔。

在剖面視角中，第四層對準標誌627可位於第四層結構400內且偏離第三層對準標誌625，並位於對應的去耦合單元421上。換言之，第四層對準標誌627可不直接位於第三層對準標誌625的正上方。在平面視角中，第四層對準標誌627可以是線狀。第四層對準標誌627可沿著方向Y延伸且可在方向X上與第三層對準標誌625分隔，例如，第四層對準標誌627可設置於第一層對準標誌621與第三層對準標誌625之間。在另一範例中，第四層對準標誌627可在方向X上與第二層對準標誌613對準，且第四層對準標誌627可在方向Y上與第二層對準標誌623分隔。

在一些實施例中，第一層對準標誌621、第二層對準標誌623、第三層對準標誌625及第四層對準標誌627可在方向Y上互相對準。在一些實施例中，第一層對準標誌621、第二層對準標誌623、第三層對準標誌625及第四層對準標誌627可不在方向Y上互相對準。

在一些實施例中，第一層對準標誌621的寬度W7可大致上相同於第一層對準標誌611的寬度W2。在一些實施例中，第一層對準標誌621的寬度W7可不同於第一層對準標誌611的寬度W2。在一些實施例中，第一層對準標誌621的長度L3可大致上相同於第一層對準標誌611的長度L1。在一些實施例中，第一層對準標誌621的長度L3可不同於第一層對準標誌611的長度L1。

在一些實施例中，第二層對準標誌623、第三層對準標誌625、第四層對準標誌627的長度可大致上相同於第一層對準標誌621的長度L3。在一些實施例中，第二層對準標誌623、第三層對準標誌625、第四層對準標誌627的長度可不同於第一層對準標誌621的長度L3。在一些實施例中，第二層對準標誌623、第三層對準標誌625、第四層對準標誌627的寬度可大致上相同於第一層對準標誌621的寬度W7。在一些實施例中，第二層對準標誌623、第三層對準標誌625、第四層對準標誌627的寬度可不同於第一層對準標誌621的寬度W7。

在一些實施例中，第一層對準標誌611的長度L1可大致上相同於第三層對準標誌615與第一層對準標誌621之間的距離Gl。在一些實施例中，第一層對準標誌611的長度L1可不同於第三層對準標誌615與第一層對準標誌621之間的距離Gl。例如，第一層對準標誌611的長度L1可大於第三層對準標誌615與第一層對準標誌621之間的距離Gl。

在一些實施例中，第一層對準標誌611的寬度W2可大致上相同於第三層對準標誌615與第一層對準標誌621之間的距離Gl。在一些實施例中，第一層對準標誌611的寬度W2可不同於第三層對準標誌615與第一層對準標誌621之間的距離Gl。例如，第一層對準標誌611的寬度W2可大於第三層對準標誌615與第一層對準標誌621之間的距離Gl。

在一些實施例中，第一層對準標誌621、第二層對準標誌623、第三層對準標誌625及第四層對準標誌627可包含一螢光材料。在一些實施例中，螢光材料可為偶氮苯。包含螢光材料的第一層對準標誌621、第二層對準標誌623、第三層對準標誌625及第四層對準標誌627可改善晶圓製造過程中的光學辨識度。

圖20以平面示意圖例示本揭露另一實施例的半導體元件1C。圖21是沿著圖20中的剖線A-A’及B-B’的剖面示意圖。需注意的是，為了清楚起見，圖20及21中省略了一些構件。

參照圖20及21，半導體元件1C可具有與圖16及17所例示的結構相似的結構。圖20及21中與圖16及17相同或相似的構件標記成類似的標號且省略重複的描述。

參照圖圖20及21，半導體元件1C可包含一第三子集密實對準標誌630。第三子集密實對準標誌630及第一子集密實對準標誌610可根據第二對稱軸S2以鏡像的方式設置。詳細而言，第三子集密實對準標誌630可包含一第一層對準標誌631、一第二層對準標誌633、一第三層對準標誌635及一第四層對準標誌637。第一層對準標誌631及第一層對準標誌611可根據第二對稱軸S2以鏡像的方式設置，第二層對準標誌633及第二層對準標誌613可根據第二對稱軸S2以鏡像的方式設置，第三層對準標誌635及第三層對準標誌615可根據第二對稱軸S2以鏡像的方式設置，且第四層對準標誌637及第四層對準標誌617可根據第二對稱軸S2以鏡像的方式設置。

圖22以平面示意圖例示本揭露另一實施例的半導體元件1D。圖23是沿著圖22中的剖線A-A’及B-B’的剖面示意圖。圖24是沿著圖22中的剖線C-C’及D-D’的剖面示意圖。需注意的是，為了清楚起見，圖22至24中省略了一些構件。

參照圖22至24，半導體元件1D可具有與圖20及21所例示的結構相似的結構。圖22至24中與圖20及21相同或相似的構件標記成類似的標號且省略重複的描述。

參照圖22至24，半導體元件1D可包含一第二子集密實對準標誌620、一第三子集密實對準標誌630、一第四子集密實對準標誌640、一第二子集間隔對準標誌720、一第三子集間隔對準標誌730及一第四子集間隔對準標誌740。第一子集密實對準標誌610及第二子集密實對準標誌620共同構成一第一組密實對準標誌600-1。第三子集密實對準標誌630及第四子集密實對準標誌640共同構成一第二組密實對準標誌600-2。第一子集間隔對準標誌710及第二子集間隔對準標誌720共同構成一第一組間隔對準標誌700-1。第三子集間隔對準標誌730及第四子集間隔對準標誌740共同構成一第二組間隔對準標誌700-2。

參照圖22至24，第二子集密實對準標誌620可以類似於圖18及19所例示的方式設置，且此處不再贅述。第三子集密實對準標誌630可以類似於圖20及21所例示的方式設置，且此處不再贅述。

參照圖22至24，第二子集間隔對準標誌720可包含一第一層對準標誌721、一第二層對準標誌723、一第三層對準標誌725及一第四層對準標誌727。第二子集間隔對準標誌720及第二子集密實對準標誌620可根據第一對稱軸S1以鏡像的方式設置。

參照圖22至24，第三子集間隔對準標誌730可包含一第一層對準標誌731、一第二層對準標誌733、一第三層對準標誌735及一第四層對準標誌737。第三子集間隔對準標誌730可根據第三對稱軸S3以與第一子集間隔對準標誌710互為鏡像的方式設置，或者第三子集間隔對準標誌730可根據第一對稱軸S1以與第三子集密實對準標誌630互為鏡像的方式設置，且此處不再贅述。

參照圖22至24，第四子集間隔對準標誌740可包含一第一層對準標誌741、一第二層對準標誌743、一第三層對準標誌745及一第四層對準標誌747。第四子集間隔對準標誌740可根據第三對稱軸S3以與第二子集間隔對準標誌720互為鏡像的方式設置，或者第四子集間隔對準標誌740可根據第一對稱軸S1以與第四子集密實對準標誌640互為鏡像的方式設置，且此處不再贅述。

本揭露的一方面提供一種半導體元件，包括：一第一層結構，包括位於一基板上方的該第一層結構的複數導電部件、及位於該第一層結構的該等導電部件之間的該第一層結構的一去耦合單元；一第一組密實對準標誌，包括位於該第一層結構的該去耦合單元上的一第一層對準標誌，且包括一螢光材料；一第二層結構，位於該第一層結構上，且包括位於該第一層結構的該等導電部件上方並偏離該第一層結構的該等導電部件的該第二層結構的複數導電部件、及位於該第一層結構上方並位於該第二層結構的該等導電部件之間的該第二層結構的一去耦合單元；以及一第一組間隔對準標誌，包括位於該第二層結構的該去耦合單元上的一第二層對準標誌，且包括一螢光材料，其中該第一層結構及該第二層結構的該去耦合單元包括一低k介電材料且分別包括一瓶形剖面輪廓。

本揭露的另一方面提供一種半導體元件，包括位於一基板上的一第一層結構，且該第一層結構包括：位於該基板上方的該第一層結構的複數導電部件，及位於該第一層結構的該等導電部件之間的該第一層結構的一去耦合單元，且其包括一瓶形剖面輪廓；一第一組密實對準標誌，包括：位於該第一層結構的該去耦合單元上的該第一組密實對準標誌的一第一層對準標誌；一第一組間隔對準標誌，包括： 根據一第一對稱軸與該第一組密實對準標誌的該第一層對準標誌互為鏡像的該第一組間隔對準標誌的一第一層對準標誌，其中該第一組密實對準標誌的該第一層對準標誌及該第一組間隔對準標誌的該第一層對準標誌包括一螢光材料，該第一層結構的該去耦合單元包括一低k介電材料。

本揭露的另一方面提供一種半導體元件的製造方法，包括在一基板上方形成一第一層結構，且該第一層結構包括：在該基板上方的複數導電部件，及在該等導電部件之間的一去耦合單元；在該第一層結構的該去耦合單元上形成包括一第一層對準標誌的一第一組密實對準標誌；在該第一層結構上方形成一第二層結構，且其包括：在該第一層結構上方的複數導電部件，及在該等導電部件之間的一去耦合單元； 以及在該第二層結構的該去耦合單元上形成包括一第二層對準標誌的一第一組間隔對準標誌，其中該第一層對準標誌及該第二層對準標誌包括一螢光材料，該第一層結構及該第二層結構的該去耦合單元包括一低k介電材料。

由於本揭露的半導體元件的設計，包含螢光材料的第一層對準標誌611、621、631、641、711、721、731、741、第二層對準標誌613、623、633、643 、713、723、733、743、第三層對準標誌615、625、635、645、715、725、735、745及第四層對準標誌617、627、637、647、717、727、737、747可改善晶圓製造過程中的光學辨識度。結果，可提升製造半導體元件1A、1B、1C、1D的良率。另外，去耦合單元121、221、321、421可降低複數導電部件130、230、330、430的寄生電容。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，上述討論的許多製程可用不同的方法實施且以其他製程或其組合加以替代。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。所屬技術領域中具有通常知識者可自本揭露的揭示內容理解，可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 10:製造方法 100:第一層結構 101:基板 111:第一介電層 113:第二介電層 115:中間介電層 117:第三介電層 119:第四介電層 121:去耦合單元 121BS:底表面 121SW:側壁 121V:谷部 130:導電部件 131:底部阻障層 131SW:側壁 135:中間導電層 135SW:側壁 133:頂部阻障層 133SW側壁 137:間隙壁阻障 200:第二層結構 211:第一介電層 213:第二介電層 215:中間介電層 217:第三介電層 219:第四介電層 230:導電部件 221:去耦合單元 300:第三層結構 321:去耦合單元 330:導電部件 400:第四層結構 421:去耦合單元 430:導電部件 501:第一材料 503:第二材料 505:第三材料 507:第四材料 511:第一遮罩層 513:第二遮罩層 515:第三遮罩層 521:開口 523:擴展開口 525:標誌開口 600-1:第一組密實對準標誌 600-2:第二組密實對準標誌 610:第一子集密實對準標誌 611:第一層對準標誌 611SW:側壁 611TS:頂表面 611BS:底表面 613:第二層對準標誌 615:第三層對準標誌 617:第四層對準標誌 620:第二子集密實對準標誌 621:第一層對準標誌 623:第二層對準標誌 625:第三層對準標誌 627:第四層對準標誌 630:第三子集密實對準標誌 631:第一層對準標誌 633:第二層對準標誌 635:第三層對準標誌 637:第四層對準標誌 641:第一層對準標誌 643:第二層對準標誌 645:第三層對準標誌 647:第四層對準標誌 640:第四子集密實對準標誌 700-1:第一組間隔對準標誌 700-2:第二組間隔對準標誌 710:第一子集間隔對準標誌 711:第一層對準標誌 713:第二層對準標誌 715:第三層對準標誌 717:第四層對準標誌 720:第二子集間隔對準標誌 721:第一層對準標誌 723:第二層對準標誌 725:第三層對準標誌 727:第四層對準標誌 730:第三子集間隔對準標誌 731:第一層對準標誌 733:第二層對準標誌 735:第三層對準標誌 737:第四層對準標誌 740:第四子集間隔對準標誌 741:第一層對準標誌 743:第二層對準標誌 745:第三層對準標誌 747:第四層對準標誌 Dl:距離 D2:距離 D3:距離 Gl:距離 Ll:長度 L2:長度 L3:長度 S1:第一對稱軸 S2:第二對稱軸 S3:第三對稱軸 S11:步驟 S13:步驟 S15:步驟 S17:步驟 T1:厚度 T2:厚度 T3:厚度 T4:厚度 T5:厚度 T6:厚度 T7:厚度 Wl:寬度 W2:寬度 W3:寬度 W4:寬度 W5:寬度 W6:寬度 W7:寬度

本揭露的實施方式可從下列的詳細描述並結合參閱附圖得到最佳的理解。需注意的是，根據在業界的標準實務做法，各種特徵不一定是依照比例繪製。事實上，為了便於清楚討論，各種特徵的尺寸可任意放大或縮小。 圖1以流程圖的形式例示本揭露一實施例的半導體元件的製造方法。 圖2至11以剖面示意圖例示本揭露一實施例的半導體元件的製造流程的一部分。 圖12以平面示意圖例示本揭露一實施例的中間階段的半導體元件。 圖13是沿著圖12中的剖線A-A’的剖面示意圖，例示本揭露一實施例的半導體元件的製造流程的一部分。 圖14以平面示意圖例示本揭露一實施例的中間階段的半導體元件。 圖15是沿著圖14中的剖線A-A’的剖面示意圖，例示本揭露一實施例的半導體元件的製造流程的一部分。 圖16以平面示意圖例示本揭露一實施例的中間階段的半導體元件。 圖17是沿著圖16中的剖線A-A’的剖面示意圖，例示本揭露一實施例的半導體元件的製造流程的一部分。 圖18以平面示意圖例示本揭露另一實施例的半導體元件。 圖19是沿著圖18中的剖線A-A’及B-B’的剖面示意圖。 圖20以平面示意圖例示本揭露另一實施例的半導體元件。 圖21是沿著圖20中的剖線A-A’及B-B’的剖面示意圖。 圖22以平面示意圖例示本揭露另一實施例的半導體元件。 圖23是沿著圖22中的剖線A-A’及B-B’的剖面示意圖。 圖24是沿著圖22中的剖線C-C’及D-D’的剖面示意圖。

1A:半導體元件

100:第一層結構

101:基板

121:去耦合單元

130:導電部件

200:第二層結構

230:導電部件

221:去耦合單元

300:第三層結構

321:去耦合單元

330:導電部件

400:第四層結構

421:去耦合單元

430:導電部件

611:第一層對準標誌

613:第二層對準標誌

615:第三層對準標誌

617:第四層對準標誌

711:第一層對準標誌

713:第二層對準標誌

715:第三層對準標誌

717:第四層對準標誌

Claims (17)

1. 一種半導體元件，包括： 一第一層結構，位於一基板上，且包括： 位於該基板上方的該第一層結構的複數導電部件；以及 位於該第一層結構的該等導電部件之間的該第一層結構的一去耦合單元，且該去耦合單元包括一瓶形剖面輪廓； 一第一組密實對準標誌，包括： 位於該第一層結構的該去耦合單元上的該第一組密實對準標誌的一第一層對準標誌；以及 一第一組間隔對準標誌，包括： 根據一第一對稱軸以與該第一組密實對準標誌的該第一層對準標誌互為鏡像的方式設置的該第一組間隔對準標誌的一第一層對準標誌， 其中該第一組密實對準標誌的該第一層對準標誌及該第一組間隔對準標誌的該第一層對準標誌包括一螢光材料， 其中該第一層結構的該去耦合單元包括一低k介電材料。
2. 如請求項1所述之半導體元件，其中該螢光材料包括偶氮苯。
3. 如請求項2所述之半導體元件，其中該第一組密實對準標誌的該第一層對準標誌在一平面視角中呈現線狀且沿著一第一方向延伸， 其中該第一對稱軸傾斜於該第一方向。
4. 如請求項3所述之半導體元件，其中該第一組密實對準標誌包括一第二層對準標誌位於該第一組密實對準標誌的該第一層對準標誌上方並偏離該第一組密實對準標誌的該第一層對準標誌，且包括偶氮苯。
5. 如請求項4所述之半導體元件，其中該第一組密實對準標誌的該第二層對準標誌為線狀，沿著該第一方向延伸，且與該第一組密實對準標誌的該第一層對準標誌在垂直於該第一方向的一第二方向上分隔。
6. 如請求項5所述之半導體元件，其中該第一組密實對準標誌的該第一層對準標誌的一長度大致上相同於該第一組密實對準標誌的該第二層對準標誌的一長度。
7. 如請求項6所述之半導體元件，其中該第一組密實對準標誌的該第一層對準標誌的一寬度大致上相同於該第一組密實對準標誌的該第二層對準標誌的一頂表面的一寬度。
8. 如請求項7所述之半導體元件，其中該第一組密實對準標誌的該第一層對準標誌的該寬度不同於該第一組密實對準標誌的該第一層對準標誌與該第一組密實對準標誌的該第二層對準標誌之間的一距離。
9. 如請求項8所述之半導體元件，其中該第一層結構包括： 一第一介電層，位於該基板上； 一第二介電層，位於該第一介電層上； 一中間介電層，位於該第二介電層上； 一第三介電層，位於該中間介電層上；以及 一第四介電層，位於該第三介電層上； 其中該第一層結構的該去耦合單元位於該中間介電層內及該第二介電層上， 且其中該第一組密實對準標誌的該第一層對準標誌沿著該第四介電層及該第三介電層延伸至該中間介電層，且位於該第一層結構的該去耦合單元上。
10. 如請求項8所述之半導體元件，其中該第一介電層及該第三介電層包括相同的材料。
11. 如請求項10所述之半導體元件，其中該第二介電層及該第四介電層包括相同的材料。
12. 如請求項11所述之半導體元件，其中該第一層結構的該等導電部件各自包括： 一底部阻障層，位於該第二介電層上； 一中間導電層，位於該底部阻障層上； 一頂部阻障層，位於該中間導電層上；以及 一間隙壁阻障，位於該底部阻障層、該中間導電層及該頂部阻障層的側壁上。
13. 一種半導體元件的製造方法，包括： 在一基板上方形成一第一層結構且該第一層結構包括： 位於該基板上方的複數導電部件、及位於該等導電部件之間的一去耦合單元； 在該第一層結構的該去耦合單元上形成包括一第一層對準標誌的一第一組密實對準標誌； 在該第一層結構上方形成一第二層結構，且該第二層結構包括： 位於該第一層結構上方的複數導電部件、及位於該等導電部件之間的一去耦合單元；以及 在該第二層結構的該去耦合單元上形成包括一第二層對準標誌的一第一組間隔對準標誌， 其中該第一層對準標誌及該第二層對準標誌包括一螢光材料， 且其中該第一層結構及該第二層結構的該去耦合單元包括一低k介電材料。
14. 如請求項13所述之半導體元件的製造方法，其中該螢光材料包括偶氮苯。
15. 如請求項14所述之半導體元件的製造方法，其中該第一層結構的該去耦合單元包括一瓶形剖面輪廓。
16. 如請求項15所述之半導體元件的製造方法，其中在該基板上方形成該第一層結構的步驟包括： 在該基板上形成一第一介電層； 在該第一介電層上形成一第二介電層； 在該第二介電層上形成該第一層結構的該等導電部件； 在該第二介電層上形成一中間介電層環繞該第一層結構的該等導電部件； 在該第一層結構的該等導電部件之間形成該去耦合單元； 在該該中間介電層上形成一第三介電層；以及 在該第三介電層上形成一第四介電層。
17. 如請求項16所述之半導體元件的製造方法，其中該第一介電層及該第三介電層包括相同的材料。

Images