TW202329639A - 類比至數位轉換器及包括其的影像感測器 - Google Patents

Abstract

一種數位至類比轉換器包括：第一通道，被配置成經由輸出節點而輸出第一斜坡電壓；以及第一偏壓電路，被配置成向第一通道施加偏壓電壓。第一通道包括：多個電流胞元，連接至第一偏壓電路；多個選擇電路及多個開關；以及第一電阻器，連接至輸出節點。第一通道的所述多個選擇電路中的每一者包括：第一選擇電路，被配置成根據第一數位輸入訊號而將所述多個電流胞元中的一個電流胞元的電流連接至第一電阻器；以及第二選擇電路，被配置成根據與第一數位輸入訊號互補的第二數位輸入訊號而將所述一個電流胞元的電流連接至所述多個開關中與所述一個電流胞元對應的一者。

Description

類比數位轉換器及包括其的影像感測器

本發明概念的一些實例性實施例是有關於一種數位至類比轉換器（digital-to-analog converter，DAC）及/或包括所述數位至類比轉換器的影像感測器，包括一種包含電流胞元（current cell）的數位至類比轉換器及/或包括所述數位至類比轉換器的影像感測器。 [相關申請案的交叉參考]

本申請案主張於2021年11月15日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0157105號及於2022年6月8日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0069551號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。

數位至類比轉換器可將數位輸入轉換成類比輸出，例如燈電壓（lamp voltage）。作為數位至類比轉換器的各種結構中的一者，電流導引數位至類比轉換器（current steering digital-to-analog converter）可產生具有與數位輸入的值對應的量值的電流，且可藉由根據所產生的電流而輸出電壓來產生類比輸出。電流導引數位至類比轉換器可包括一通道，所述通道包括根據數位輸入而產生電流的多個電流源，且電流導引數位至類比轉換器可包括多個通道。所述多個通道中的每兩者之間的不匹配（mismatch）可能會使電流導引數位至類比轉換器的線性度（linearity）劣化。

本發明概念的一些實例性實施例是有關於一種數位至類比轉換器及一種影像感測器，所述數位至類比轉換器具有高的線性度、使雜訊的影響降低且提供短的安定時間（settling time）。

根據本發明概念的一態樣，一種數位至類比轉換器包括：第一通道，被配置成經由輸出節點而輸出第一斜坡電壓；以及第一偏壓電路，被配置成向第一通道施加偏壓電壓。第一通道包括：多個電流胞元，連接至第一偏壓電路；多個選擇電路及多個開關，所述多個開關中的每一者對應於所述多個電流胞元中不同的一者；以及第一電阻器，連接至輸出節點，以根據由所述多個電流胞元中的每一者產生的電流而產生第一斜坡電壓。第一通道的所述多個選擇電路中的每一者包括：第一選擇電路，被配置成根據第一數位輸入訊號而將所述多個電流胞元中的一個電流胞元的電流連接至第一電阻器；以及第二選擇電路，被配置成根據與第一數位輸入訊號互補的第二數位輸入訊號而將所述一個電流胞元的電流連接至所述多個開關中與所述一個電流胞元對應的一者，其中所述多個開關中的所述一者被配置成根據開關訊號（switching signal）而將第二選擇電路連接至參考電壓。

根據本發明概念的另一態樣，一種數位至類比轉換器包括：N個通道，各自被配置成產生斜坡電壓，其中N是大於一的自然數；以及N個偏壓電路，各自被配置成產生偏壓電壓，且向所述N個通道之中對應的通道施加偏壓電壓。所述N個通道中的每一者包括：多個電流胞元，各自連接至所述N個偏壓電路中對應的一者；多個開關電路，各自對應於所述多個電流胞元中不同的一者；以及電阻器，連接至所述多個開關電路。所述N個通道中的每一者的所述多個開關電路中的每一者包括：第一選擇開關，被配置成基於第一數位輸入而將所述多個電流胞元中的一個電流胞元的電流連接至電阻器；以及第二選擇開關，被配置成基於與第一數位輸入互補的第二數位輸入而將所述一個電流胞元的電流連接至參考電壓。所述N個偏壓電路經由共用節點（shared node）而彼此連接。

根據本發明概念的另一態樣，一種影像感測器包括：斜坡訊號產生器，被配置成產生斜坡電壓；以及比較電路，被配置成接收斜坡電壓作為輸入。斜坡訊號產生器包括：第一通道，被配置成產生第一斜坡電壓；第二通道，被配置成產生第二斜坡電壓；第一偏壓電路，被配置成向第一通道施加偏壓電壓；以及第二偏壓電路，被配置成向第二通道施加偏壓電壓。第一通道及第二通道中的每一者包括：多個電流胞元，連接至第一偏壓電路及第二偏壓電路中對應的一者；多個選擇電路及多個開關，所述多個開關中的每一者對應於所述多個電流胞元中不同的一者；以及電阻器，連接至所述多個選擇電路。所述多個選擇電路中的每一者包括：第一選擇電路，被配置成根據第一數位輸入訊號而將所述多個電流胞元中的一個電流胞元的電流連接至電阻器；以及第二選擇電路，被配置成根據與第一數位輸入訊號互補的第二數位輸入訊號而將所述一個電流胞元的電流連接至所述多個開關中與所述一個電流胞元對應的一者，其中所述多個開關中的所述一者被配置成根據開關訊號而將第二選擇電路連接至參考電壓，且其中第一偏壓電路經由共用節點而連接至第二偏壓電路。

圖1是示出根據實例性實施例的數位至類比轉換器1的整體結構的電路圖。

參照圖1，數位至類比轉換器1可包括單通道式數位至類比轉換器（single channel digital-to-analog converter）。數位至類比轉換器1可根據第一選擇訊號至第四選擇訊號SEL1a、SEL1a_B、SEL2a及SEL2a_B（其為基於為K個位元（例如，K是大於1的整數）的數位輸入500的數位輸入訊號）產生第一斜坡電壓OUT_1作為輸出來經由第一輸出節點11a進行輸出。然而，根據本發明概念的數位至類比轉換器1不限於單通道式數位至類比轉換器，且可為如圖3中所示的2通道式數位至類比轉換器（2-channel digital-to-analog converter）2或者如圖7A中所示的3通道式或多通道式多線路數位至類比轉換器（3-channel or more multi-line digital-to-analog converter）3。

如圖1中所示，數位至類比轉換器1可包括第一通道10a及第一偏壓電路1000a，且第一通道10a可包括第一電流胞元100a及第二電流胞元110a、第一選擇電路200a及第二選擇電路210a、電阻器Ra以及第一開關300a及第二開關310a。電阻器Ra可包括可變電阻器。

在一些實例性實施例中，數位至類比轉換器1可藉由半導體製程來製造。在一些實例性實施例中，數位至類比轉換器1的組件可包括於一個晶粒或封裝中。在一些實例性實施例中，數位至類比轉換器1的組件可包括於二或更多個封裝中，且數位至類比轉換器1可包括上面安裝有所述二或更多個封裝的印刷電路板（printed circuit board，PCB）。

在一些實例性實施例中，如圖1中所示，第一通道10a可包括各自產生電流的第一電流胞元100a及第二電流胞元110a。第一通道10a中所包括的第一電流胞元100a及第二電流胞元110a的數目可有所不同。第一電流胞元100a及第二電流胞元110a中的每一者可基於由第一偏壓電路1000a提供的第一偏壓電壓VBP1來產生電流。

第一偏壓電路1000a可經由偏壓節點400a向第一通道10a施加第一偏壓電壓VBP1，且第一偏壓電壓VBP1可施加至第一電流胞元100a及第二電流胞元110a。為了向包括第一電流胞元100a及第二電流胞元110a的第一通道10a施加第一偏壓電壓VBP1以根據數位輸入500來產生電流，可由第一偏壓電路1000a產生第一偏壓電壓VBP1。

舉例而言，第一偏壓電路1000a可產生至少一個第一偏壓電壓VBP1，且第一通道10a中所包括的第一電流胞元100a與第二電流胞元110a可共同接收由第一偏壓電路1000a提供的所述至少一個第一偏壓電壓VBP1。在一些實例性實施例中，第一偏壓電路1000a可基於外部控制來控制第一偏壓電壓VBP1，且因此，可控制由第一電流胞元100a及第二電流胞元110a中的每一者產生的電流的量值。

在一些實例性實施例中，第一電流胞元100a及第二電流胞元110a中的每一者可根據由第一偏壓電路1000a施加的第一偏壓電壓VBP1來產生電流。第一電流胞元100a及第二電流胞元110a可分別連接至第一選擇電路200a及第二選擇電路210a。第一開關300a及第二開關310a可分別連接至第一選擇電路200a及第二選擇電路210a。第一選擇電路200a與第二選擇電路210a可共同連接至電阻器Ra。

第一開關300a及第二開關310a中的每一者可被控制成當第一電流胞元100a及第二電流胞元110a之中與其對應的電流胞元未被使用時處於斷開狀態。另外，第一開關300a及第二開關310a中的每一者可被控制成當第一電流胞元100a及第二電流胞元110a之中與其對應的電流胞元被使用時處於接通狀態。在一些實例性實施例中，第一開關300a及第二開關310a可根據如下所述的外部控制而基於開關訊號S1a及S2a來進行運作。另外，如下所述，因應於基於數位輸入500的第一選擇訊號至第四選擇訊號SEL1a、SEL1a_B、SEL2a及SEL2a_B，由與第一開關300a及第二開關310a中的每一者對應的電流胞元產生的電流可流經電阻器Ra或參考電壓（例如，地（ground））。

在一些實例性實施例中，當第一電流胞元100a被使用時，可藉由與第一電流胞元100a對應的第一選擇電路200a及第一開關300a來產生及控制電流。第一選擇電路200a可包括第一選擇電晶體202a及第二選擇電晶體201a。連接至第一電流胞元100a的第一選擇電路200a中所包括的第一選擇電晶體202a及第二選擇電晶體201a可根據第一選擇訊號SEL1a及第二選擇訊號SEL1a_B（其為基於數位輸入500的所述數位輸入訊號中的一些數位輸入訊號）來控制。

具體而言，當第一電流胞元100a被使用時，可施加使與第一電流胞元100a對應的第一開關300a處於接通狀態的開關訊號S1a。為了使由第一電流胞元100a產生的電流流經電阻器Ra，可向第一選擇電晶體202a施加第一選擇訊號SEL1a，以使得第一選擇電晶體202a處於導通狀態。當第一選擇電晶體202a處於導通狀態時，可向第二選擇電晶體201a施加第二選擇訊號SEL1a_B，以使得第二選擇電晶體201a處於關斷狀態。舉例而言，第二選擇訊號SEL1a_B可為第一選擇訊號SEL1a的互補訊號。亦即，藉由將第一選擇電晶體202a及第二選擇電晶體201a控制成分別處於導通狀態及關斷狀態，由第一電流胞元100a產生的電流可流經電阻器Ra。

作為另外一種選擇，為了使由第一電流胞元100a產生的電流流向地，可向第一選擇電晶體202a施加第一選擇訊號SEL1a，以使得第一選擇電晶體202a處於關斷狀態。當第一選擇電晶體202a處於關斷狀態時，可向第二選擇電晶體201a施加第二選擇訊號SEL1a_B，以使得第二選擇電晶體201a處於導通狀態。亦即，藉由將第一選擇電晶體202a及第二選擇電晶體201a控制成分別處於關斷狀態及導通狀態，由第一電流胞元100a產生的電流可經由第二選擇電晶體201a及第一開關300a流向地。因此，可藉由第一選擇電路200a以及第一開關300a的開關來將由第一電流胞元100a產生的電流控制成流經電阻器Ra或地。

在一些實例性實施例中，當第一電流胞元100a未被使用時，可藉由與第一電流胞元100a對應的第一選擇電路200a及第一開關300a來抑制或防止產生電流。具體而言，為了抑制或防止第一電流胞元100a產生電流，可施加使第一開關300a處於斷開狀態的開關訊號S1a，且可向第二選擇電晶體201a施加第二選擇訊號SEL1a_B，以使得第二選擇電晶體201a處於導通狀態。另外，可向第一選擇電晶體202a施加第一選擇訊號SEL1a，以使得第一選擇電晶體202a處於關斷狀態。亦即，藉由施加開關訊號S1a以使得第一開關300a處於斷開狀態，第一電流胞元100a與地之間的連接可被切斷。因此，可藉由第一選擇電路200a以及第一開關300a的開關來抑制或防止第一電流胞元100a產生電流。

在一些實例性實施例中，當第二電流胞元110a被使用時，可藉由與第二電流胞元110a對應的第二選擇電路210a及第二開關310a來產生及控制電流。第二選擇電路210a可包括第三選擇電晶體212a及第四選擇電晶體211a。連接至第二電流胞元110a的第二選擇電路210a中所包括的第三選擇電晶體212a及第四選擇電晶體211a可根據第三選擇訊號SEL2a及第四選擇訊號SEL2a_B（其為基於數位輸入500的所述數位輸入訊號中的一些數位輸入訊號）來控制。

具體而言，當第二電流胞元110a被使用時，可施加使與第二電流胞元110a對應的第二開關310a處於接通狀態的開關訊號S2a。為了使由第二電流胞元110a產生的電流流經電阻器Ra，可施加第三選擇訊號SEL2a，以使得第三選擇電晶體212a處於導通狀態。當第三選擇電晶體212a處於導通狀態時，可施加第四選擇訊號SEL2a_B，以使得第四選擇電晶體211a處於關斷狀態。舉例而言，第四選擇訊號SEL2a_B可為第三選擇訊號SEL2a的互補訊號。亦即，藉由將第三選擇電晶體212a及第四選擇電晶體211a控制成分別處於導通狀態及關斷狀態，由第二電流胞元110a產生的電流可流經電阻器Ra。作為另外一種選擇，為了使由第二電流胞元110a產生的電流流向地，可施加第三選擇訊號SEL2a，以使得第三選擇電晶體212a處於關斷狀態。當第三選擇電晶體212a處於關斷狀態時，可施加第四選擇訊號SEL2a_B，以使得第四選擇電晶體211a處於導通狀態。亦即，藉由將第三選擇電晶體212a及第四選擇電晶體211a控制成分別處於關斷狀態及導通狀態，由第二電流胞元110a產生的電流可經由第四選擇電晶體211a及第二開關310a流向地。因此，可藉由第二選擇電路210a以及第二開關310a的開關來將由第二電流胞元110a產生的電流控制成流經電阻器Ra或地。

在一些實例性實施例中，當第二電流胞元110a未被使用時，可藉由與第二電流胞元110a對應的第二選擇電路210a及第二開關310a來抑制或防止產生電流。具體而言，為了抑制或防止第二電流胞元110a產生電流，可施加使第二開關310a處於斷開狀態的開關訊號S2a，且可施加第四選擇訊號SEL2a_B，以使得第四選擇電晶體211a處於導通狀態。另外，可施加第三選擇訊號SEL2a，以使得第三選擇電晶體212a處於關斷狀態。亦即，藉由施加開關訊號S1a以使得第二開關310a處於斷開狀態，第二電流胞元110a與地之間的連接可被切斷。因此，可藉由第二開關310a的開關來抑制或防止第二電流胞元110a產生電流。

因此，藉由根據第一選擇訊號至第四選擇訊號SEL1a、SEL1a_B、SEL2a及SEL2a_B（其為基於數位輸入500的數位輸入訊號）來進行運作的第一開關300a及第二開關310a以及第一選擇電路200a及第二選擇電路210a，可判斷第一電流胞元100a及第二電流胞元110a中的每一者是否被使用，且可控制由第一電流胞元100a及第二電流胞元110a中的每一者產生的電流。

當欲阻斷正在使用中的電流胞元的電流時（或者當欲使用未被使用的電流胞元時），可使用開關。具體而言，為了降低功耗，當切斷對第一電流胞元100a及第二電流胞元110a之中正在使用中的至少一個電流胞元的電流供應以使得所述電流胞元不被使用時，可能會出現垂直空白區段（vertical blank section）。在一些實例性實施例中，如上所述，可藉由使與正在使用中的電流胞元對應的開關處於斷開狀態來阻斷電流。亦即，在經由每一節點來施加由第一偏壓電路1000a提供的第一偏壓電壓VBP1及/或以下欲參照圖4A闡述的共陰共柵電壓（cascode voltage）VCASP的狀態下，由於可藉由所述開關的開關來阻斷電流，因此相較於直接對每一節點進行開關而言，雜訊的影響以及安定時間可減少。

另外，可將由第一電流胞元100a及第二電流胞元110a中的每一者產生的電流控制成流經電阻器Ra或參考電壓（例如，地）。因此，可控制自第一通道10a流向電阻器Ra的電流的量值，以使得可控制經由第一輸出節點11a輸出的第一斜坡電壓OUT_1的量值。

另外，在直接對將第一偏壓電路1000a連接至第一通道10a的偏壓節點400a進行開關來控制電流胞元中的每一者的電流產生的比較例中，可能要求在對偏壓節點400a進行開關的同時對電容器進行充電，以使第一偏壓電路1000a在快速電壓變化下安定下來。另一方面，根據本發明概念，由於在將第一偏壓電路1000a連接至第一通道10a的偏壓節點400a被連接的狀態下藉由對連接至地的第一開關300a及第二開關310a進行開關來控制電流產生，因此可維持電容器的充電狀態。因此，根據開關的接通狀態或斷開狀態的變化而變化的電路安定時間可顯著減少。

顯而易見，單通道式數位至類比轉換器1的操作過程及效果亦可適用於2通道式或多通道式多線路數位至類比轉換器。

圖2是示出根據實施例的2通道式數位至類比轉換器2的整體結構的方塊圖。如圖2中所示，除了參照圖1闡述的第一偏壓電路1000a及第一通道10a以外，2通道式數位至類比轉換器2可更包括第二偏壓電路1000b及第二通道10b。第二通道10b可自第二偏壓電路1000b接收第二偏壓電壓，且可經由第二輸出節點11b而輸出第二斜坡電壓OUT_2。對圖1中的第一偏壓電路1000a及第一通道10a的操作的說明可相似地賦予給第二偏壓電路1000b及第二通道10b的操作。

在一些實例性實施例中，第一偏壓電路1000a輸出的第一斜坡電壓OUT1所輸出至的第一偏壓節點（例如，圖1所示的400a）可藉由共用節點BP Node而連接至第二偏壓電路1000b輸出的第二斜坡電壓OUT_2所輸出至的第二偏壓節點。以下參照圖3闡述第一通道10a及第二通道10b的具體配置及操作。

圖3是體現根據實例性實施例的2通道式數位至類比轉換器2的電路圖。

參照圖3，2通道式數位至類比轉換器2可包括第一偏壓電路1000a、第二偏壓電路1000b、第一通道10a及第二通道10b。第二通道10b可包括第三電流胞元100b及第四電流胞元110b、第三選擇電路200b及第四選擇電路210b、電阻器Rb以及第三開關300b及第四開關310b。電阻器Rb可包括可變電阻器。2通道式數位至類比轉換器2可根據第一選擇訊號至第八選擇訊號SEL1a、SEL1a_B、SEL2a、SEL2a_B、SEL1b、SEL1b_B、SEL2b及SEL2b_B（其為基於K位元輸入501（例如，K是大於1的整數）的數位輸入訊號）產生第一斜坡電壓OUT_1及第二斜坡電壓OUT_2作為輸出來經由第一輸出節點11a及第二節點11b進行輸出。對圖1中的第一偏壓電路1000a及第一通道10a的說明亦可適用於第一偏壓電路1000a及第一通道10a。

在一些實例性實施例中，第二通道10b可包括各自產生電流的第三電流胞元100b及第四電流胞元110b。第二通道10b中所包括的第三電流胞元100b及第四電流胞元110b的數目可有所不同。第三電流胞元100b及第四電流胞元110b中的每一者可基於由第二偏壓電路1000b提供的第二偏壓電壓VBP2來產生電流。

第二偏壓電路1000b可經由共用節點BP Node而向第二通道10b施加第二偏壓電壓VBP2，且第二偏壓電壓VBP2可施加至第三電流胞元100b及第四電流胞元110b。為了向包括第三電流胞元100b及第四電流胞元110b的第二通道10b施加第二偏壓電壓VBP2以根據K位元輸入501來產生電流，可由第二偏壓電路1000b產生第二偏壓電壓VBP2。

舉例而言，第二偏壓電路1000b可產生至少一個第二偏壓電壓VBP2，且第二通道10b中所包括的第三電流胞元100b與第四電流胞元110b可共同接收由第二偏壓電路1000b提供的所述至少一個第二偏壓電壓VBP2。在一些實例性實施例中，第二偏壓電路1000b可基於外部控制來控制第二偏壓電壓VBP2，且因此，可控制由第三電流胞元100b及第四電流胞元110b中的每一者產生的電流的量值。

在一些實例性實施例中，第三電流胞元100b及第四電流胞元110b中的每一者可根據由第二偏壓電路1000b施加的第二偏壓電壓VBP2來產生電流。第三電流胞元100b及第四電流胞元110b可分別連接至第三選擇電路200b及第四選擇電路210b。第三開關300b及第四開關310b可分別連接至第三選擇電路200b及第四選擇電路210b。第三選擇電路200b與第四選擇電路210b可共同連接至電阻器Rb。

第三開關300b及第四開關310b中的每一者可被控制成當第三電流胞元100b及第四電流胞元110b之中與其對應的電流胞元未被使用時處於斷開狀態。另外，第三開關300b及第四開關310b中的每一者可被控制成當第三電流胞元100b及第四電流胞元110b之中與其對應的電流胞元被使用時處於導通狀態。在一些實例性實施例中，第三開關300b及第四開關310b可根據如下所述的外部控制而基於開關訊號S1b及S2b來進行運作。另外，如下所述，因應於基於K位元輸入501的第五選擇訊號至第八選擇訊號SEL1b、SEL1b_B、SEL2b及SEL2b_B，由與第三開關300b及第四開關310b中的每一者對應的電流胞元產生的電流可流經電阻器Rb或參考電壓（例如，地）。

在一些實例性實施例中，當第三電流胞元100b被使用時，可藉由與第三電流胞元100b對應的第三選擇電路200b及第三開關300b來產生及控制電流。第三選擇電路200b可包括第五選擇電晶體202b及第六選擇電晶體201b。連接至第三電流胞元100b的第三選擇電路200b中所包括的第五選擇電晶體202b及第六選擇電晶體201b可根據第五選擇訊號SEL1b及第六選擇訊號SEL1b_B（其為基於K位元輸入501的所述數位輸入訊號中的一些數位輸入訊號）來控制。

具體而言，當第三電流胞元100b被使用時，可施加使與第三電流胞元100b對應的第三開關300b處於接通狀態的開關訊號S1b。為了使由第三電流胞元100b產生的電流流經電阻器Rb，可施加第五選擇訊號SEL1b，以使得第五選擇電晶體202b處於導通狀態。當第五選擇電晶體202b處於導通狀態時，可施加第六選擇訊號SEL1b_B，以使得第六選擇電晶體201b處於關斷狀態。舉例而言，第六選擇訊號SEL1b_B可為第五選擇訊號SEL1b的互補訊號。亦即，藉由將第五選擇電晶體202b及第六選擇電晶體201b控制成分別處於導通狀態及關斷狀態，由第三電流胞元100b產生的電流可流經電阻器Rb。

作為另外一種選擇，為了使由第三電流胞元100b產生的電流流向地，可施加第五選擇訊號SEL1b，以使得第五選擇電晶體202b處於關斷狀態。當第五選擇電晶體202b處於關斷狀態時，可施加第六選擇訊號SEL1b_B，以使得第六選擇電晶體201b處於導通狀態。亦即，藉由將第五選擇電晶體202b及第六選擇電晶體201b控制成分別處於關斷狀態及導通狀態，由第三電流胞元100b產生的電流可經由第六選擇電晶體201b及第三開關300b流向地。因此，可藉由第三選擇電路200b以及第三開關300b的開關來將由第三電流胞元100b產生的電流控制成流經電阻器Rb或地。

在一些實例性實施例中，當第三電流胞元100b未被使用時，可藉由與第三電流胞元100b對應的第三選擇電路200b及第三開關300b來抑制或防止產生電流。具體而言，為了抑制或防止第三電流胞元100b產生電流，可施加使第三開關300b處於斷開狀態的開關訊號S1b，且可施加第六選擇訊號SEL1b_B，以使得第六選擇電晶體201b處於導通狀態。另外，可施加第五選擇訊號SEL1b，以使得第五選擇電晶體202b處於關斷狀態。亦即，藉由施加開關訊號S1b以使得第三開關300b處於斷開狀態，第三電流胞元100b與地之間的連接可被切斷。因此，可藉由第三選擇電路200b以及第三開關300b的開關來抑制或防止第三電流胞元100b產生電流。

在一些實例性實施例中，當第四電流胞元110b被使用時，可藉由與第四電流胞元110b對應的第四選擇電路210b及第四開關310b來產生及控制電流。第四選擇電路210b可包括第七選擇電晶體212b及第八選擇電晶體211b。連接至第四電流胞元110b的第四選擇電路210b中所包括的第七選擇電晶體212b及第八選擇電晶體211b可根據第七選擇訊號SEL2b及第八選擇訊號SEL2b_B（其為基於K位元輸入501的所述數位輸入訊號中的一些數位輸入訊號）來控制。

具體而言，當第四電流胞元110b被使用時，可施加使與第四電流胞元110b對應的第四開關310b處於接通狀態的開關訊號S2b。為了使由第四電流胞元110b產生的電流流經電阻器Rb，可施加第七選擇訊號SEL2b，以使得第七選擇電晶體212b處於導通狀態。當第七選擇電晶體212b處於導通狀態時，可施加第八選擇訊號SEL2b_B，以使得第八選擇電晶體211b處於關斷狀態。舉例而言，第八選擇訊號SEL2b_B可為第七選擇訊號SEL2b的互補訊號。亦即，藉由將第七選擇電晶體212b及第八選擇電晶體211b控制成分別處於導通狀態及關斷狀態，由第四電流胞元110b產生的電流可流經電阻器Rb。作為另外一種選擇，為了使由第四電流胞元110b產生的電流流向地，可施加第七選擇訊號SEL2b，以使得第七選擇電晶體212b處於關斷狀態。當第七選擇電晶體212b處於關斷狀態時，可施加第八選擇訊號SEL2b_B，以使得第八選擇電晶體211b處於導通狀態。亦即，藉由將第七選擇電晶體212b及第八選擇電晶體212b控制成分別處於關斷狀態及導通狀態，由第四電流胞元110b產生的電流可經由第八選擇電晶體211b及第四開關310b流向地。因此，可藉由第四選擇電路210b以及第四開關310b的開關來將由第四電流胞元110b產生的電流控制成流經電阻器Rb或地。

在一些實例性實施例中，當第四電流胞元110b未被使用時，可藉由與第四電流胞元110b對應的第四選擇電路210b及第四開關310b來抑制或防止產生電流。具體而言，為了抑制或防止第四電流胞元110b產生電流，可施加使第四開關310b處於斷開狀態的開關訊號S2b，且可施加第八選擇訊號SEL2b_B，以使得第八選擇電晶體211b處於導通狀態。另外，可施加第七選擇訊號SEL2b，以使得第七選擇電晶體212b處於關斷狀態。亦即，藉由施加開關訊號S1b以使得第四開關310b處於關斷狀態，第四電流胞元110b與地之間的連接可被切斷。因此，可藉由第四開關310b的開關來抑制或防止第四電流胞元110b產生電流。

因此，藉由根據第一選擇訊號至第八選擇訊號SEL1a、SEL1a_B、SEL2a、SEL2a_B、SEL1b、SEL1b_B、SEL2b及SEL2b_B（其為基於K位元輸入501的數位輸入訊號）來進行運作的第一開關至第四開關300a、310a、300b及310b以及第一選擇電路至第四選擇電路200a、210a、200b及210b，可判斷第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者是否被使用，且可控制由第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者產生的電流。

當欲阻斷正在使用中的電流胞元的電流時（或者當欲使用未被使用的電流胞元時），可使用開關。具體而言，為了降低功耗，當切斷對第一電流胞元至第四電流胞元100a、110a、100b及110b之中正在使用中的至少一個電流胞元的電流供應以使得所述電流胞元不被使用時，可能會出現垂直空白區段。在一些實例性實施例中，如上所述，可藉由使與正在使用中的電流胞元對應的開關處於斷開狀態來阻斷電流。亦即，在經由每一節點施加由第一偏壓電路1000a及第二偏壓電路1000b提供的第一偏壓電壓VBP1及第二偏壓電壓VBP2及/或以下欲參照圖4A闡述的共陰共柵電壓VCASP的狀態下，由於可藉由所述開關的開關來阻斷電流，因此相較於直接對每一節點進行開關而言，雜訊的影響以及安定時間可減少。

另外，可控制由第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者產生的電流流經電阻器Ra、電阻器Rb或參考電壓（例如，地）。因此，可控制自第一通道10a及第二通道10b流向電阻器Ra及電阻器Rb的電流的量值，以使得可控制經由第一輸出節點11a及第二輸出節點11b輸出的第一斜坡電壓OUT_1及第二斜坡電壓OUT_2的量值。

另外，在直接對將第一偏壓電路1000a及第二偏壓電路1000b連接至第一通道10a及第二通道10b的共用節點BP Node進行開關來控制電流胞元中的每一者的電流產生的比較例中，可能要求在對共用節點BP Node進行開關的同時對電容器進行充電，以使第一偏壓電路1000a及第二偏壓電路1000b在快速電壓變化下安定下來。另一方面，根據本發明概念，由於在將第一偏壓電路1000a及第二偏壓電路1000b連接至第一通道10a及第二通道10b的共用節點BP Node被連接的狀態下藉由對連接至地的第一開關至第四開關300a、310a、300b及310b進行開關來控制電流產生，因此可維持電容器的充電狀態。因此，根據開關的接通狀態或斷開狀態的變化而變化的電路安定時間可顯著減少。

如圖2及圖3中所示，在一些實例性實施例中，第一偏壓電路1000a可經由共用節點BP Node而連接至第二偏壓電路1000b，且為相同或實質上相同量值的第一偏壓電壓VBP1與第二偏壓電壓VBP2可分別提供至第一通道10a及第二通道10b。因此，可提供高的線性度。

具體而言，根據本發明概念的2通道式數位至類比轉換器2可包括共用節點BP Node，以抑制或防止第一通道10a與第二通道10b之間發生不匹配以及減少微分非線性度（differential non-linearity，DNL）的劣化。另外，第一偏壓電路1000a與第二偏壓電路1000b是被單獨地包括，因此第一偏壓電壓VBP1與第二偏壓電壓VBP2經由共用節點BP Node而提供至第一通道10a及第二通道10b。因此，可減少當共用一偏壓電路時出現的第一通道10a與第二通道10b之間的耦合的影響，且可顯著減少積分非線性度（integral non-linearity，INL）的劣化。

圖4A及圖4B是示出根據實例性實施例的第一電流胞元至第四電流胞元100a、110a、100b及110b的結構的電路圖。圖4A是具體示出根據實例性實施例的具有共陰共柵結構的電流胞元100a的電路圖。圖4B是具體示出根據實例性實施例的具有單電晶體結構（single transistor structure）的電流胞元100a'的電路圖。

參照圖4A及圖4B，電流胞元100a可包括第一電晶體101及第二電晶體102。第一電晶體101可連接至第一偏壓電路1000a以接收第一偏壓電壓VBP1。第二電晶體102可連接至第一偏壓電路1000a以接收共陰共柵電壓VCASP。第二電晶體102是另外佈置的，且共陰共柵電壓VCASP被施加至第二電晶體102，其中共陰共柵電壓VCASP不同於第一偏壓電壓VBP1。因此，可提高輸入阻抗（input impedance），以使得可獲得高的電壓增益。換言之，可藉由共陰共柵結構來獲得高增益放大效果。

相較於電流胞元100a而言，電流胞元100a'可包括第一電晶體101。第一電晶體101可連接至第一偏壓電路1000a以接收第一偏壓電壓VBP1。

圖4A及圖4B中所示的電流胞元100a及100a'的第一電晶體101及第二電晶體102不限於p通道金屬氧化物半導體（p-channel metal oxide semiconductor，PMOS）電晶體，且可包括n通道金屬氧化物半導體（n-channel metal oxide semiconductor，NMOS）電晶體。在下文中，對所述多個電流胞元100a、110a、100b及110b的操作的說明是基於PMOS電晶體而給出。

圖4C是體現根據圖4A所示的所述多個電流胞元100a、110a、100b及110b的結構的2通道式數位至類比轉換器2的電路圖。

參照圖3、圖4A及圖4C，如上所述，2通道式數位至類比轉換器2的所述多個電流胞元100a、110a、100b及110b可具有共陰共柵結構。在實施例中，第一偏壓電路1000a可經由共用節點BP Node而連接至第二偏壓電路1000b。然而，在沒有另外的共用節點的情況下，可分別施加由第一通道10a的所述多個電流胞元100a及110a中的每一者的第二電晶體（例如，圖4A所示的102）接收的共陰共柵電壓VCASP1及由第二通道10b的所述多個電流胞元100b及110b中的每一者的第二電晶體接收的共陰共柵電壓VCASP2。

圖5是示出根據實例性實施例的圖3所示的2通道式數位至類比轉換器2的第一電流胞元至第四電流胞元100a、110a、100b及110b的佈置結構的平面圖。

參照圖3及圖5，第一電流胞元至第四電流胞元100a、110a、100b及110b可被佈置成多個列112及多個行111。在一些實例性實施例中，分別與第一電流胞元至第四電流胞元100a、110a、100b及110b對應的第一選擇電路至第四選擇電路200a、210a、200b及210b以及第一開關至第四開關300a、310a、300b及310b可以與第一電流胞元至第四電流胞元100a、110a、100b及110b相同或實質上相同的方法佈置成多個列及多個行。然而，第一選擇電路至第四選擇電路200a、210a、200b及210b以及第一開關至第四開關300a、310a、300b及310b的佈置形式並非僅限於此。亦即，不同於第一電流胞元至第四電流胞元100a、110a、100b及110b，第一選擇電路至第四選擇電路200a、210a、200b及210b以及第一開關至第四開關300a、310a、300b及310b可定位於具有多個列及多個行的矩陣的外部。

佈置成所述多個列112及所述多個行111的第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者的電流產生可藉由用於控制所述多個列112中的每一者的列訊號及用於控制所述多個行111中的每一者的行訊號來控制。

舉例而言，第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者可包括接收行訊號及列訊號的鎖存電路。然而，本發明概念並非僅限於此，且鎖存電路可定位於第一電流胞元至第四電流胞元100a、110a、100b及110b的外部。當施加根據數位輸入而變化的時鐘訊號時，鎖存電路中的邏輯可根據時鐘訊號而工作。

舉例而言，行訊號及列訊號可被施加至鎖存電路，以使得第一通道10a的第一電流胞元100a產生電流。鎖存電路可透過根據所述時脈使用所述鎖存電路中的邏輯而藉由行訊號及列訊號來控制第一選擇電路200a。因此，第一電流胞元100a的電流產生可藉由確定第一選擇電路200a的第一選擇電晶體202a及第二選擇電晶體201a中的哪一者欲處於導通狀態來控制。

在實例性實施例中，在控制第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者的電流產生時，當施加以行111為單位的訊號時，第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者的電流產生可藉由以列112為單位依序施加訊號（例如，藉由以第一列中的第一電流胞元100a及第二列中的第二電流胞元110a的次序施加訊號）來控制。

在2通道式或多通道式多線路數位至類比轉換器中，第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者的電流產生可藉由將第一電流胞元至第四電流胞元100a、110a、100b及110b佈置成多個列及多個行來控制。

圖6A及圖6B是示出根據一些實例性實施例的當雙斜率增益模式（dual slope gain mode）被啟用時及當雙斜率增益模式被禁用時的輸出過程的流程圖。

參照圖2，如上所述，2通道式數位至類比轉換器2可自第一通道10a輸出第一斜坡電壓OUT_1，且可自第二通道10b輸出第二斜坡電壓OUT_2。在實例性實施例中，第一通道10a的電阻器Ra及第二通道10b的電阻器Rb可包括可變電阻器。

在實例性實施例中，2通道式數位至類比轉換器2可基於自外部提供的經啟用或經禁用的雙斜率增益模式訊號（即，賦能訊號（例如，圖8所示的DSG_en）或去能訊號（例如，圖8所示的DSG_dis））來啟用或禁用雙斜率增益模式。然而，本發明概念並非僅限於此。賦能訊號DSG_en或去能訊號DSG_dis不僅是自外部提供。啟用或禁用所述雙斜率增益模式的賦能訊號DSG_en或去能訊號DSG_dis可由2通道式數位至類比轉換器2提供。

參照圖2及圖6A，在實例性實施例中，在操作S601中，2通道式數位至類比轉換器2可接收賦能訊號DSG_en。在一些實例性實施例中，在操作S602中，2通道式數位至類比轉換器2可使第一通道10a的第一開關300a及第二開關310a中的至少一者處於接通狀態。在一些實例性實施例中，由第一電流胞元100a及第二電流胞元110a之中與處於接通狀態的開關對應的至少一個電流胞元產生的電流可流經電阻器Ra。因此，第一輸出節點11a可產生第一斜坡電壓OUT_1。當2通道式數位至類比轉換器2接收到賦能訊號DSG_en時，2通道式數位至類比轉換器2可使第二通道10b的第三開關300b及第四開關310b中的至少一者處於接通狀態。在一些實例性實施例中，由第三電流胞元100b及第四電流胞元110b之中與處於接通狀態的開關對應的至少一個電流胞元產生的電流可流經電阻器Rb。因此，第二輸出節點11b可產生第二斜坡電壓OUT_2。亦即，在操作S602中，可根據賦能訊號DSG_en來啟用第一通道10a與第二通道10b二者。當在第一通道10a與第二通道10b二者均被啟用的狀態下接收到賦能訊號DSG_en時，可省略操作S602，此亦可適用於在下文中闡述的雙斜率增益模式的啟用。

在操作S603中，基於欲藉由雙斜率增益模式來獲得的目標電壓增益，可將第一通道10a的電阻器Ra的電阻值設定成不同於第二通道10b的電阻器Rb的電阻值。在操作S605中，可經由第一通道10a的第一輸出節點11a來輸出第一斜坡電壓OUT_1，且可經由第二通道10b的第二輸出節點11b來輸出第二斜坡電壓OUT_2。因此，儘管相同或實質上相同的偏壓電壓VBP1或VBP2經由共用節點BP Node而施加至第一通道10a及第二通道10b中的每一者，然而由第一通道10a產生的第一斜坡電壓OUT_1的量值可被控制成不同於由第二通道10b產生的第二斜坡電壓OUT_2的量值。亦即，可啟用可使第一通道10a與第二通道10b獲得不同的電壓增益的雙斜率增益模式。可單獨地使用具有不同的電壓增益的第一斜坡電壓OUT_1與第二斜坡電壓OUT_2。

然而，啟用所述雙斜率增益模式的次序不限於當前實施例的次序。當實例性實施例可能被以不同方式實施時，可以與所闡述次序不同的次序來啟用所述雙斜率增益模式。舉例而言，可同時或實質上同時實行、或者可反向實行所連續闡述的過程。舉例而言，當接收到賦能訊號DSG_en時，在基於目標電壓增益而將電阻器Ra的電阻值設定成不同於電阻器Rb的電阻值之後，可啟用第一通道10a與第二通道10b二者，此亦可適用於在下文中闡述的雙斜率增益模式的啟用。

參照圖2及圖6B，在實例性實施例中，在操作S701中，2通道式數位至類比轉換器2可接收去能訊號DSG_dis。在一些實例性實施例中，在操作S702中，可判斷第一通道10a與第二通道10b二者是否均被啟用。

如上所述，當藉由第一輸出節點11a產生第一斜坡電壓OUT_1且藉由第二輸出節點11b產生第二斜坡電壓OUT_2時，即當第一通道10a與第二通道10b二者均被啟用時，在操作S703中基於欲獲得的目標電壓增益，可將第一通道10a的電阻器Ra的電阻值設定成與第二通道10b的電阻器Rb的電阻值相同或實質上相同。

在操作S705中，可經由第一通道10a的第一輸出節點11a來輸出第一斜坡電壓OUT_1，且可經由第二通道10b的第二輸出節點11b來輸出第二斜坡電壓OUT_2。因此，當第一偏壓電壓VBP1及第二偏壓電壓VBP2經由共用節點BP Node而分別施加至第一通道10a及第二通道10b時，由第一通道10a產生的第一斜坡電壓OUT_1的量值可被控制成與由第二通道10b產生的第二斜坡電壓OUT_2的量值相同或實質上相同。亦即，藉由禁用所述雙斜率增益模式，第一通道10a與第二通道10b可獲得相同或實質上相同的電壓增益。在此種情形中，藉由自第一通道10a及第二通道10b分別輸出具有相同或實質上相同的電壓增益的第一斜坡電壓OUT_1與第二斜坡電壓OUT_2，可提高訊框速率且快速輸出第一斜坡電壓OUT_1及第二斜坡電壓OUT_2。當僅產生第一通道10a的第一斜坡電壓OUT_1及第二通道10b的第二斜坡電壓OUT_2中的一者時，即當第一通道10a及第二通道10b中的僅一者被啟用時，在操作S706中，可僅將經啟用的通道的斜坡電壓輸出至與所述經啟用的通道對應的輸出節點。亦即，可藉由禁用所述雙斜率增益模式來獲得單一電壓增益。

在另一實例性實施例中，儘管僅一個通道被啟用，然而藉由啟用另一通道並實行操作S703及S705，第一通道10a與第二通道10b可獲得相同或實質上相同的電壓增益，此亦可適用於在下文中闡述的雙斜率增益模式的禁用。

然而，禁用所述雙斜率增益模式的次序不限於當前實施例的次序。當實例性實施例可能被以不同方式實施時，可以與所闡述次序不同的次序來啟用所述雙斜率增益模式。舉例而言，可同時或實質上同時實行、或者可反向實行所連續闡述的過程。舉例而言，當接收到去能訊號DSG_dis時，在基於目標電壓增益而將電阻器Ra的電阻值設定成與電阻器Rb的電阻值相同或實質上相同之後，可判斷第一通道10a及第二通道10b是否被啟用以輸出第一斜坡電壓OUT_1及第二斜坡電壓OUT_2，此亦可適用於在下文中闡述的雙斜率增益模式的禁用。

在一些實例性實施例中，在2通道式數位至類比轉換器2中，第一通道10a中所包括的第一電流胞元100a及第二電流胞元110a的數目可不同於第二通道10b中所包括的第三電流胞元100b及第四電流胞元110b的數目。具體而言，儘管第一通道10a中所包括的第一電流胞元100a及第二電流胞元110a的數目不同於第二通道10b中所包括的第三電流胞元100b及第四電流胞元110b的數目，然而由於可判斷第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者是否被使用（例如，第一電流胞元至第四電流胞元100a、110a、100b及110b中的每一者是否產生電流、或者是否被抑制或防止產生電流），因此藉由控制第一開關至第四開關300a、310a、300b及310b，可控制輸出電壓的解析度（resolution）。舉例而言，在10位元數位輸入的情形中，與第一通道10a的第一電流胞元100a及第二電流胞元110a之中的1,024個電流胞元以及第二通道10b的第三電流胞元100b及第四電流胞元110b之中的1,024個電流胞元對應的開關可處於接通狀態以供使用。

圖7A是示出根據實例性實施例的3通道式或多通道式多線路數位至類比轉換器3的整體結構的方塊圖。

如上所述，數位至類比轉換器1不限於單通道式數位至類比轉換器1或2通道式數位至類比轉換器2，且可為3通道式或多通道式多線路數位至類比轉換器3。在一些實例性實施例中，如圖7A中所示，3通道式或多通道式多線路數位至類比轉換器3可包括N個（例如，N是等於或大於3的自然數）不同的通道，且每一通道可包括各自產生電流的多個電流胞元。每一通道中所包括的所述多個電流胞元可基於由偏壓電路提供的N個偏壓電壓VBP1、VBP2、…、VBPm、…及VBPn來產生電流。

3通道式或多通道式多線路數位至類比轉換器3可包括N個不同的偏壓電路1000a、1000b、… 1000_m …及1000_n。所述N個偏壓電路1000a、1000b、… 1000_m …及1000_n可產生偏壓電壓VBP1、VBP2、… VBP_m …及VBP_n，且可分別向N個通道10a、10b、… 10_m …及10_n施加偏壓電壓VBP1、VBP2、… VBP_m …及VBP_n。偏壓電壓VBP1、VBP2、… VBP_m …及VBP_n中的每一者可施加至每一通道中所包括的所述多個電流胞元。每一通道中所包括的所述多個電流胞元可共同接收偏壓電壓VBP1、VBP2、… VBP_m …及VBP_n中的每一者。在一些實例性實施例中，每一偏壓電路可基於外部控制來控制偏壓電壓VBP1、VBP2、… VBP_m …及VBP_n中的每一者，以使得可控制由N個通道10a、10b、… 10_m …及10_n中的每一者中所包括的所述多個電流胞元產生的電流的量值。

在一些實例性實施例中，如圖7A中所示，所述N個偏壓電路1000a、1000b、…、1000_m …及1000_n可經由共用節點BP Node_a來連接。所述N個偏壓電路1000a、1000b、…、1000_m…及1000_n可基於第M（例如，M是等於或小於N的自然數）偏壓電路來設定共用節點BP Node_a。因此，所述N個通道10a、10b、… 10_m …及10_n中的每一者可經由共用節點BP Node_a而接收相同或實質上相同的偏壓電壓VBP1、VBP2、… VBP_m …或VBP_n。因此，可提供高的線性度。

具體而言，藉由包括共用節點BP Node_a，可抑制或防止所述N個通道10a、10b、… 10_m …及10_n中的每兩者之間發生不匹配以及減少DNL劣化。另外，藉由包括另外的偏壓電路以經由共用節點BP Node_a而向所述N個通道10a、10b、… 10_m …及10_n施加偏壓電壓VBP1、VBP2、… VBP_m…及VBP_n，可顯著減少所述N個通道10a、10b、… 10_m …及10_n中的每兩者之間的耦合的影響以及減少INL劣化。

在下文中，由於先前闡述了控制所述N個通道10a、10b、… 10_m …及10_n中的每一者中可包括的所述多個電流胞元中的每一者的電流產生的選擇電路以及連接至所述選擇電路的電阻器的配置，因此不再對其予以贅述。

在一些實例性實施例中，所述N個通道10a、10b、… 10_m …及10_n中的每一者可包括多個開關，所述多個開關抑制或防止包括於每一通道中且連接至地的所述多個電流胞元產生電流。由於先前闡述了藉由所述多個開關來控制所述多個電流胞元中的每一者的電流產生的方法，因此不再對其予以贅述。

在一些實例性實施例中，所述N個通道10a、10b、… 10_m…及10_n中的每一者中所包括的所述多個電流胞元中的每一者可包括共陰共柵結構。如上所述，所述多個電流胞元中的每一者可包括第一電晶體及第二電晶體，且第一電晶體可自所述N個偏壓電路1000a、1000b、…、1000_m …及1000_n之中與包括第一電晶體的通道對應的偏壓電路接收偏壓電壓VBP1、VBP2、… VBP_m …及VBP_n中的每一者。第二電晶體可自所述N個偏壓電路1000a、1000b、…、1000_m …及1000_n之中與包括第二電晶體的通道對應的偏壓電路接收共陰共柵電壓（例如，圖4A所示的VCASP）。

如上所述，所述N個通道10a、10b、… 10_m …及10_n的輸出可分別輸出至N個輸出節點11a、11b、… 11_m …及11_n。另外，所述N個通道10a、10b、… 10_m …及10_n中所包括的作為可變電阻器的電阻器可被設定成具有不同的電阻值。在此種情形中，儘管相同的偏壓電壓VBP1、VBP2、… VBP_m …及VBP_n經由共用節點BP Node_a而施加至每一通道，然而作為藉由所述N個輸出節點11a、11b、… 11_m …及11_n而獲得的輸出的電壓增益可被控制成彼此不同。因此，可設定可使得獲得不同的電壓增益的所述雙斜率增益模式。

在一些實例性實施例中，如上所述，3通道式或多通道式多線路數位至類比轉換器3可基於所述雙斜率增益模式訊號（例如，自外部提供的賦能訊號DSG_en或去能訊號DSG_dis）來判斷所述雙斜率增益模式是否被啟用。然而，本發明概念並非僅限於此。雙斜率增益模式訊號（即，賦能訊號DSG_en或去能訊號DSG_dis）不僅是自外部提供。雙斜率增益模式訊號（例如，賦能訊號DSG_en或去能訊號DSG_dis）可由3通道式或多通道式多線路數位至類比轉換器3提供。

在一些實例性實施例中，當3通道式或多通道式多線路數位至類比轉換器3接收到經啟用的賦能訊號DSG_en時，所述N個通道10a、10b、… 10_m …及10_n之中的二或更多個通道中的每一者中所包括的所述多個開關中的至少一者可處於接通狀態。在一些實例性實施例中，由每一通道的所述多個電流胞元之中與處於接通狀態的開關對應的至少一個電流胞元產生的電流可流經電阻器。因此，輸出節點可產生輸出電壓。因此，可根據經啟用的賦能訊號DSG_en來啟用二或更多個通道。在一些實例性實施例中，如上所述，當所述二或更多個經啟用的通道中的每一者中所包括的電阻器的電阻值被設定成基於目標電壓增益而變化時，儘管相同的偏壓電壓VBP1、VBP2、… VBP_m…或VBP_n經由共用節點BP Node_a而施加至所述二或更多個經啟用的通道，然而可藉由每一通道的輸出節點來獲得不同的電壓增益。換言之，可啟用所述雙斜率增益模式。可單獨地使用不同的電壓增益。

在實例性實施例中，當接收到經禁用的雙斜率增益模式訊號（即，去能訊號DSG_dis）時，所述N個通道10a、10b、… 10_m …及10_n之中經啟用的通道的電阻值可基於目標電壓增益而被設定成相同或實質上相同。換言之，藉由禁用所述雙斜率增益模式，經啟用的通道可獲得相同的電壓增益。在此種情形中，可提高訊框速率且快速輸出電壓。

在一些實施例中，在3通道式或多通道式多線路數位至類比轉換器3中，所述N個通道10a、10b、… 10_m …及10_n之中的所述二或更多個通道中的每一者中所包括的電流胞元的數目可有所不同。具體而言，儘管所述N個通道10a、10b、… 10_m …及10_n中的每一者中所包括的電流胞元的數目有所不同，然而由於可判斷電流胞元中的每一者是否被使用（例如，電流胞元中的每一者是否產生電流、或者是否被抑制或防止產生電流），因此藉由控制所述多個開關，可控制輸出電壓的解析度。舉例而言，在10位元數位輸入中，與所述N個通道10a、10b、… 10_m …及10_n中的每一者的所述多個電流胞元中的1,024個電流胞元對應的開關可在接通狀態下使用。

圖7B是示出根據圖4A所示的所述多個電流胞元的結構的多線路數位至類比轉換器的整體結構的方塊圖。

參照圖4A、圖7A及圖7B，如上所述，3通道式或多通道式多線路數位至類比轉換器3的所述N個通道10a、10b、… 10_m …及10_n中的每一者的所述多個電流胞元可具有共陰共柵結構。在一些實例性實施例中，所述N個偏壓電路1000a、1000b、… 1000_m …及1000_n可經由共用節點BP Node_a來進行連接。然而，在沒有另外的共用節點的情況下，可施加由所述N個通道10a、10b、… 10_m…及10_n中的每一者的所述多個電流胞元中的每一者的第二電晶體接收的N個共陰共柵電壓VCASP1、VCASP2 … VCASPm …及VCASPn。

圖8是根據實例性實施例的包括斜坡訊號產生器2600的影像感測器系統2000的方塊圖，斜坡訊號產生器2600包括數位至類比轉換器1。

參照圖8，影像感測器2000可包括控制暫存器區塊2500、時序產生器2400、列驅動器2200、畫素陣列2100、包括行驅動器（未示出）的讀出電路2300、包括數位至類比轉換器1的斜坡訊號產生器2600以及緩衝器2700。

控制暫存器區塊2500可控制影像感測器2000的整體操作。具體而言，控制暫存器區塊2500可直接將操作訊號傳送至時序產生器2400、斜坡訊號產生器2600及緩衝器2700。然而，本發明概念並非僅限於此，且控制暫存器區塊2500亦可連接至其他組件。

舉例而言，如上所述，控制暫存器區塊2500可將賦能訊號DSG_en及去能訊號DSG_dis傳送至斜坡訊號產生器2600。然而，本發明概念並非僅限於此。根據實例性實施例，斜坡訊號產生器2600可自邏輯電路的另一組件接收賦能訊號DSG_en及去能訊號DSG_dis。

時序產生器2400可產生用作影像感測器2000的各種組件的操作時序的參考的訊號。由時序產生器2400產生的操作時序參考訊號可被傳送至列驅動器2200、讀出電路2300及斜坡訊號產生器2600。

斜坡訊號產生器2600可產生並傳送由讀出電路2300使用的斜坡電壓。斜坡訊號產生器2600可包括如圖11中所示的數位至類比轉換器1，且數位至類比轉換器1可包括如以上參照圖1至圖7B闡述的單通道式數位至類比轉換器1、2通道式數位至類比轉換器2、或者3通道式或多通道式多線路數位至類比轉換器3。斜坡訊號產生器2600可產生根據實例性實施例的數位至類比轉換器1的輸出電壓來作為訊號。斜坡訊號產生器可包括數位至類比轉換器（DAC）3000。

如以上參照圖1所述，包括根據實例性實施例的數位至類比轉換器1的斜坡訊號產生器2600可判斷第一電流胞元100a及第二電流胞元110a中的每一者是否被使用，且可控制分別與第一電流胞元100a及第二電流胞元110a對應的第一開關300a及第二開關310a中的每一者的接通狀態或斷開狀態，以便控制由第一電流胞元100a及第二電流胞元110a中的每一者產生的電流。因此，當欲阻斷正在使用中的電流胞元的電流時（或者當欲使用未被使用的電流胞元時），由於可藉由所述開關的開關來阻斷（或者可藉由所述開關的開關來產生）電流，因此相較於直接對每一節點進行開關而言，雜訊的影響以及安定時間可減少。另外，藉由將由第一電流胞元100a及第二電流胞元110a中的每一者產生的電流控制成流經電阻器Ra或參考電壓（例如，地），可控制流經電阻器Ra的電流的量值。因此，可控制經由第一輸出節點11a而輸出的第一斜坡電壓OUT_1的量值。

另外，在直接對將第一偏壓電路1000a連接至第一通道10a的偏壓節點400a進行開關來控制電流胞元中的每一者的電流產生的比較例中，可能要求在對偏壓節點400a進行開關的同時對電容器進行充電，以使第一偏壓電路1000a在快速電壓變化下安定下來。另一方面，根據本發明概念，由於在偏壓節點400a被連接的狀態下藉由對第一開關300a及第二開關310a進行開關來控制電流產生，因此可維持電容器的充電狀態，且可顯著減少安定時間。

如以上參照圖2及圖3所述，斜坡訊號產生器2600可包括產生第一斜坡電壓OUT_1的第一通道10a及產生第二斜坡電壓OUT_2的第二通道10b。斜坡訊號產生器2600可包括經由共用節點BP Node向第一通道10a施加第一偏壓電壓VBP1的第一偏壓電路1000a及經由共用節點BP Node向第二通道10b施加第二偏壓電壓VBP2的第二偏壓電路1000b。如上所述，可藉由共用節點BP Node來提供高的線性度。具體而言，可顯著減少DNL劣化及INL。

第一通道10a可包括：第一電流胞元100a及第二電流胞元110a，分別產生電流；第一選擇電路200a及第二選擇電路210a，控制第一電流胞元100a及第二電流胞元110a中的每一者的電流產生；電阻器Ra，連接至第一電流胞元100a及第二電流胞元110a以輸出第一斜坡電壓OUT_1；以及第一開關300a及第二開關310a，將第一電流胞元100a及第二電流胞元110a連接至地以判斷電流是否是由第一電流胞元100a及第二電流胞元110a產生。由於先前闡述了第二通道10b的配置，因此不再對其予以贅述。

舉例而言，如下所述，讀出電路2300可包括相關加倍取樣（correlated double sampling，CDS）電路4600（參照圖11）及比較單元2800（參照圖11），且斜坡訊號產生器2600可產生及傳送由比較單元2800（參照圖11）使用的斜坡電壓。

緩衝器2700可包括例如鎖存器。緩衝器2700可臨時儲存欲提供至外部的影像訊號，且可將影像訊號傳送至外部記憶體或外部裝置。

畫素陣列2100可感測外部影像。畫素陣列2100可包括多個畫素（或單位畫素）。列驅動器2200可選擇性地啟用畫素陣列2100的一列。

在讀出電路2300對經由CDS電路4600（參照圖11）自畫素陣列2100接收的畫素訊號進行取樣且比較單元2800（參照圖11）對所取樣的畫素訊號與由斜坡訊號產生器2600產生的訊號進行比較之後，類比影像訊號（資料）可基於比較結果而被轉換成數位影像訊號（資料）。另外，讀出電路2300可包括行驅動器，且行驅動器可包括能夠臨時儲存數位訊號的鎖存器及放大電路，且可處理由讀出電路2300產生的數位訊號。

圖9是闡述根據實例性實施例的影像感測器2000的概念性佈局的圖。

參照圖9，影像感測器2000可包括在第一方向（例如，垂直方向）上進行堆疊的第一區A1及第二區A2。第一區A1及第二區A2可如圖9中所示在與第一方向相交的第二方向及第三方向上延伸，且圖8中所示控制暫存器區塊2500、時序產生器2400、列驅動器2200、畫素陣列2100、讀出電路2300、斜坡訊號產生器2600及緩衝器2700可佈置於第一區A1及第二區A2中。

儘管未示出，第二區A2下方可佈置有其中佈置有記憶體的第三區。此時，佈置於第三區中的記憶體可自第一區A1及第二區A2接收影像資料，可儲存或處理影像資料，且可將影像資料重傳至第一區A1及第二區A2。在一些實例性實施例中，記憶體可包括記憶體裝置，例如動態隨機存取記憶體（dynamic random access memory，DRAM）裝置、靜態隨機存取記憶體（static random access memory，SRAM）裝置、自旋轉移扭矩磁性隨機存取記憶體（spin transfer torque magnetic random access memory，STT-MRAM）裝置或快閃記憶體裝置。舉例而言，當記憶體包括DRAM裝置時，所述記憶體可以高速接收影像資料，且可處理所述影像資料。另外，在實例性實施例中，記憶體可佈置於第二區A2中。

第一區A1可包括畫素陣列2100及第一周邊區B1，且第二區A2可包括邏輯電路區LC及第二周邊區B2。第一區A1及第二區A2可上下依序堆疊。然而，本發明概念並非僅限於此。

在第一區A1中，畫素陣列2100可與參照圖8闡述的畫素陣列2100相同。畫素陣列2100可包括佈置成多個行及多個列的多個單位畫素。所述多個單位畫素中的每一者可包括光二極體及電晶體。

第一周邊區B1可包括多個接墊，且可佈置於畫素陣列2100周圍。所述多個接墊可向外部裝置傳送電性訊號及自外部裝置接收電性訊號。

在第二區A2中，邏輯電路區LC可包括包含多個電晶體的電子裝置。邏輯電路區LC中所包括的電子裝置可電性連接至畫素陣列2100，以向畫素陣列2100的所述多個單位畫素中的每一者提供恆定訊號，或者控制輸出訊號。

在邏輯電路區LC中，舉例而言，可佈置參照圖8闡述的控制暫存器區塊2500、時序產生器2400、列驅動器2200、讀出電路2300、斜坡訊號產生器2600及緩衝器2700。然而，本發明概念並非僅限於此。在邏輯電路區LC中，舉例而言，可佈置圖8所示的控制暫存器區塊2500、時序產生器2400、列驅動器2200、讀出電路2300、斜坡訊號產生器2600及緩衝器2700。

在第二區A2中，第二周邊區B2可被佈置成對應於第一區A1的第一周邊區B1。然而，本發明概念並非僅限於此。

圖10及圖11是體現根據實例性實施例的圖9所示的影像感測器2000的佈局的圖。

參照圖10，如上所述，第二區A2可包括斜坡訊號產生器2600，斜坡訊號產生器2600包括數位至類比轉換器1及比較單元2800。

控制暫存器區塊2500可控制第一區A1及第二區A2中所包括的裝置。第一區A1與第二區A2可經由通孔2900來進行連接。

自斜坡訊號產生器2600的數位至類比轉換器1輸出的斜坡電壓可被傳送至比較單元2800。

參照圖8至圖11，在一些實例性實施例中，影像感測器2000可包括控制電路4100、列驅動器2200、畫素陣列2100、斜坡訊號產生器2600、CDS電路4600、比較單元2800及計數器4700。列驅動器2200可包括位址解碼器。在視訊設備領域中，偵測入射光來作為物理量的電荷耦合裝置（charge coupled device，CCD）或互補金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）影像感測器被用作成像裝置，且圖11所示的影像感測器2000可包括CCD影像感測器或CMOS影像感測器。

控制電路4100可包括圖8所示的時序產生器2400及控制暫存器區塊2500。如參照圖8所述，控制電路4100可控制影像感測器2000的整體操作，且可產生用作影像感測器2000的各種組件的操作時序的參考的訊號。

畫素陣列2100包括多個畫素，所述多個畫素被佈置成藉由單位組件（例如，單位畫素）將入射光轉換成電性類比訊號並輸出所述電性類比訊號。列驅動器2200可根據控制電路4100的控制來選擇性地啟用畫素陣列2100的一列。

自畫素陣列2100讀取的類比畫素訊號通常被以行為單位輸出並被處理。出於此目的，CDS電路4600、比較單元2800及計數器4700可分別包括以行為單位的多個CDS電路4610、第一比較器至第n比較器2810及多個計數器4710。可以行為單位使用多個訊號處理單元來同時並行處理畫素訊號，以使得影像感測器2000可在頻帶效能提高且雜訊降低的情況下以高速運作。

自畫素陣列2100輸出的電性類比訊號具有由每一畫素的特性差異及/或用於自畫素輸出電壓訊號的邏輯的特性差異引起的偏差，期望或有必要藉由獲得根據重置分量（reset component）而變化的訊號電壓與根據訊號分量而變化的訊號電壓之間的差來擷取有效訊號分量（valid signal component）。在一些實例性實施例中，當畫素被初始化時獲得重置分量及訊號分量（例如，影像訊號分量）並擷取所述重置分量與所述訊號分量之間的差被稱為CDS，其可由所述多個CDS電路4610實行。

比較單元2800使用如下所述的第一比較器至第n比較器2810，第一比較器至第n比較器2810使用自所述多個相關加倍取樣電路4610以行為單位輸出的斜坡電壓。藉由比較，可以行單元輸出每一組構點（fabric point）根據有效訊號分量而變化的比較訊號。

計數器4700可根據控制電路4100的控制而使用所述多個計數器4710來對時脈進行計數，且可以行為單位輸出與所計數的時脈對應的數位訊號。所輸出的數位訊號可被傳送至例如鎖存器、緩衝器或訊號傳輸電路。

斜坡訊號產生器2600可包括第一斜坡訊號產生器2610及第二斜坡訊號產生器2620。如上所述，第一斜坡訊號產生器2610可包括第一通道10a及第一偏壓電路1000a，且可輸出第一斜坡電壓OUT_1。第二斜坡訊號產生器2620可包括第二通道10b及第二偏壓電路1000b，且可輸出第二斜坡電壓OUT_2。第一斜坡訊號產生器2610可經由共用節點BP Node而連接至第二斜坡訊號產生器2620。

斜坡訊號產生器2600的第一斜坡電壓OUT_1及第二斜坡電壓OUT_2可連接至比較單元2800。比較單元2800中所包括的第一比較器至第n比較器2810中的每一者可接收與其對應的第一斜坡電壓OUT_1或第二斜坡電壓OUT_2作為輸入。舉例而言，比較單元2800可包括接收第一斜坡電壓OUT_1作為輸入的第一比較單元及接收第二斜坡電壓OUT_2作為輸入的第二比較單元。

在實例性實施例中，如圖11中所示，例如第一比較器、第三比較器、…等奇數比較器中的每一者（例如，第一比較單元）可接收自第一斜坡訊號產生器2610輸出的第一斜坡電壓OUT_1作為輸入。例如第二比較器、第四比較器、…等偶數比較器中的每一者（例如，第二比較單元）可接收自第二斜坡訊號產生器2620輸出的第二斜坡電壓OUT_2作為輸入。然而，將第一斜坡電壓OUT_1及第二斜坡電壓OUT_2輸入至比較單元2800的方法並非僅限於此。舉例而言，例如第二比較器、第四比較器、…等偶數比較器可接收第一斜坡電壓OUT_1作為輸入，而例如第一比較器、第三比較器、…等奇數比較器可接收第二斜坡電壓OUT_2作為輸入。在另一實施例中，在所述n個比較器之中，第一比較器、第二比較器、…及第m比較器中的每一者可接收第一斜坡電壓OUT_1作為輸入，而第(m+1)比較器、…及第n比較器中的每一者可接收第二斜坡電壓OUT_2作為輸入。亦即，當第一斜坡電壓OUT_1及第二斜坡電壓OUT_2被輸入至比較單元2800時，將所述n個比較器分佈成對應於第一斜坡電壓OUT_1及第二斜坡電壓OUT_2的方法可有所不同。

因此，影像感測器2000可將作為斜坡訊號產生器2600的輸出電壓的第一斜坡電壓OUT_1及第二斜坡電壓OUT_2連接至比較單元2800的與第一斜坡電壓OUT_1及第二斜坡電壓OUT_2對應的第一比較器至第n比較器2810，且可單獨地處理第一斜坡電壓OUT_1與第二斜坡電壓OUT_2。

參照圖2及圖11，在實施例中，第一斜坡訊號產生器2610的電阻器Ra及第二斜坡訊號產生器2620的電阻器Rb可為可變電阻器。

在實例性實施例中，斜坡訊號產生器2600可基於自外部（例如，控制電路4100）提供的經啟用或經禁用的雙斜率增益模式訊號（即，賦能訊號DSG_en或去能訊號DSG_dis）來啟用或禁用所述雙斜率增益模式。然而，本發明概念並非僅限於此。賦能訊號DSG_en或去能訊號DSG_dis是自外部提供。啟用或禁用所述雙斜率增益模式的賦能訊號DSG_en或去能訊號DSG_dis可由斜坡訊號產生器2600提供。

當斜坡訊號產生器2600接收到經啟用的雙斜率增益模式訊號（即，賦能訊號DSG_en）時，第一斜坡訊號產生器2610可產生第一斜坡電壓OUT_1，且第二斜坡訊號產生器2620可產生第二斜坡電壓OUT_2。亦即，根據賦能訊號，第一斜坡訊號產生器2610的第一通道10a與第二斜坡訊號產生器2620的第二通道10b二者均可被啟用。

基於欲藉由雙斜率增益模式而獲得的目標電壓增益，第一斜坡訊號產生器2610的電阻器Ra可被設定成不同於第二斜坡訊號產生器2620的電阻器Rb。

在一些實例性實施例中，藉由分別自第一斜坡訊號產生器2610及第二斜坡訊號產生器2620輸出第一斜坡電壓OUT_1及第二斜坡電壓OUT_2，第一斜坡電壓OUT_1的量值可被控制成不同於第二斜坡電壓OUT_2的量值。亦即，可啟用使得可藉由第一斜坡訊號產生器2610及第二斜坡訊號產生器2620來獲得不同的電壓增益的所述雙斜率增益模式。可單獨地使用具有不同的電壓增益的第一斜坡電壓OUT_1與第二斜坡電壓OUT_2。

另外，參照圖2及圖11，在實例性實施例中，當斜坡訊號產生器2610接收到經禁用的雙斜率增益模式訊號（即，去能訊號DSG_dis）時，可判斷第一斜坡訊號產生器2610的第一通道10a與第二斜坡訊號產生器2620的第二通道10b二者是否均被啟用。

當第一通道10a與第二通道10b二者均被啟用時，基於欲獲得的目標電壓增益，第一通道10a的電阻器Ra的電阻值可被設定成與第二通道10b的電阻器Rb的電阻值相同。

在一些實例性實施例中，藉由分別自第一斜坡訊號產生器2610及第二斜坡訊號產生器2620輸出第一斜坡電壓OUT_1及第二斜坡電壓OUT_2，第一斜坡電壓OUT_1的量值可被控制成與第二斜坡電壓OUT_2的量值相同。亦即，藉由禁用所述雙斜率增益模式，第一斜坡訊號產生器2610與第二斜坡訊號產生器2620可獲得相同的電壓增益。在一些實例性實施例中，藉由自第一斜坡訊號產生器2610及第二斜坡訊號產生器2620分別輸出具有相同的電壓增益的第一斜坡電壓OUT_1與第二斜坡電壓OUT_2，可提高訊框速率並快速輸出第一斜坡電壓OUT_1及第二斜坡電壓OUT_2。

當第一斜坡訊號產生器2610的第一通道10a及第二斜坡訊號產生器2620的第二通道10b中的僅一者被啟用時，可僅將經啟用的通道的斜坡電壓輸出至與所述經啟用的通道對應的輸出節點。因此，可藉由禁用所述雙斜率增益模式來獲得單一電壓增益。在另一實例性實施例中，如上所述，儘管只有一個斜坡訊號產生器中所包括的通道被啟用，然而藉由啟用另一斜坡訊號產生器的通道，第一斜坡訊號產生器2610與第二斜坡訊號產生器2620可獲得相同的電壓增益。

在一些實例性實施例中，斜坡訊號產生器2600的第一斜坡訊號產生器2610的第一通道10a中所包括的第一電流胞元100a及第二電流胞元110a的數目可不同於第二斜坡訊號產生器2620的第二通道10b中所包括的第三電流胞元100b及第四電流胞元110b的數目。具體而言，儘管第一斜坡訊號產生器2610的第一通道10a中所包括的電流胞元的數目不同於第二斜坡訊號產生器2620的第二通道10b中所包括的電流胞元的數目，然而由於可判斷電流胞元中的每一者是否被使用（例如，電流胞元中的每一者是否產生電流、或者被抑制或防止產生電流），因此藉由控制第一開關至第四開關300a、310a、300b及310b，可控制輸出電壓的解析度。舉例而言，在10位元數位輸入的情形中，與第一通道10a的第一電流胞元100a及第二電流胞元110a之中的1,024個電流胞元以及第二通道10b的第三電流胞元100b及第四電流胞元110b之中的1,024個電流胞元對應的開關可處於接通狀態以供使用。

以上揭露的元件中的一或多者可包括或實施於例如以下等一或多個處理電路系統中：硬體，包括邏輯電路；硬體/軟體組合，例如執行軟體的處理器；或者其組合。舉例而言，更具體而言，處理電路系統可包括但不限於中央處理單元（central processing unit，CPU）、算術邏輯單元（arithmetic logic unit，ALU）、數位訊號處理器、微電腦、現場可程式化閘陣列（field programmable gate array，FGPA）、系統晶片（System-on-Chip，SoC）、可程式化邏輯單元、微處理器、應用專用積體電路（application-specific integrated circuit，ASIC）等。

儘管已參照本發明概念的實例性實施例具體示出並闡述了本發明概念的一些實例性實施例，然而應理解，可在不背離本發明概念的範圍的條件下作出形式及細節上的各種改變。

1：數位至類比轉換器/單通道式數位至類比轉換器 2：2通道式數位至類比轉換器 3：3通道式或多通道式多線路數位至類比轉換器 10a：通道/第一通道 10b：通道/第二通道 10_m、10_n：通道 11a：輸出節點/第一輸出節點 11b：輸出節點/第二輸出節點 11_m、11_n：輸出節點 100a：電流胞元/第一電流胞元 100a'：電流胞元 100b：電流胞元/第三電流胞元 101：第一電晶體 102：第二電晶體 110a：電流胞元/第二電流胞元 110b：電流胞元/第四電流胞元 111：行 112：列 200a：第一選擇電路 200b：第三選擇電路 201a：第二選擇電晶體 201b：第六選擇電晶體 202a：第一選擇電晶體 202b：第五選擇電晶體 210a：第二選擇電路 210b：第四選擇電路 211a：第四選擇電晶體 211b：第八選擇電晶體 212a：第三選擇電晶體 212b：第七選擇電晶體 300a：第一開關 300b：第三開關 310a：第二開關 310b：第四開關 400a：偏壓節點/第一偏壓節點 500：數位輸入 501：K位元輸入 1000a：偏壓電路/第一偏壓電路 1000b：偏壓電路/第二偏壓電路 1000_m、1000_n：偏壓電路 2000：影像感測器 2100：畫素陣列 2200：列驅動器 2300：讀出電路 2400：時序產生器 2500：控制暫存器區塊 2600：斜坡訊號產生器 2610：斜坡訊號產生器/第一斜坡訊號產生器 2620：第二斜坡訊號產生器 2700：緩衝器 2800：比較單元 2810：第一比較器至第n比較器 2900：通孔 3000：數位至類比轉換器（DAC） 4100：控制電路 4600、4610：相關加倍取樣（CDS）電路 4700、4710：計數器 A1：第一區 A2：第二區 B1：第一周邊區 B2：第二周邊區 BIAS_1：第一偏壓電路 BIAS_2：第二偏壓電路 BIAS_m：第m偏壓電路 BIAS_n：第n偏壓電路 BP Node、BP Node_a：共用節點 DSG_dis：去能訊號 DSG_en：賦能訊號 LC：邏輯電路區 OUT_1：第一斜坡電壓/第一輸出 OUT_2：第二斜坡電壓/第二輸出 OUT_m：第m輸出 OUT_n：第n輸出 Ra、Rb：電阻器 S1a、S1b、S2a、S2b：開關訊號 S601、S602、S603、S605、S701、S702、S703、S705、S706：操作 SEL1a：第一選擇訊號 SEL1a_B：第二選擇訊號 SEL1b：第五選擇訊號 SEL1b_B：第六選擇訊號 SEL2a：第三選擇訊號 SEL2a_B：第四選擇訊號 SEL2b：第七選擇訊號 SEL2b_B：第八選擇訊號 VBP_m、VBP_n：偏壓電壓 VBP1：偏壓電壓/第一偏壓電壓 VBP2：偏壓電壓/第二偏壓電壓 VCASP、VCASP1、VCASP2、VCASPm、VCASPn：共陰共柵電壓

藉由結合附圖閱讀以下詳細說明，將更清楚地理解一些實例性實施例，在附圖中： 圖1是體現根據實例性實施例的單通道式數位至類比轉換器的電路圖。 圖2是示出根據實例性實施例的2通道式數位至類比轉換器的整體結構的方塊圖。 圖3是體現根據實例性實施例的2通道式數位至類比轉換器的電路圖。 圖4A及圖4B是示出根據實例性實施例的多個電流胞元的結構的電路圖。 圖4C是體現根據圖4A所示的所述多個電流胞元的結構的2通道式數位至類比轉換器的電路圖。 圖5是示出根據實例性實施例的圖3所示的2通道式數位至類比轉換器的第一電流胞元至第四電流胞元的佈置結構的平面圖。 圖6A是示出根據實例性實施例的當雙斜率增益模式被啟用時的輸出過程的流程圖。 圖6B是示出根據實例性實施例的當雙斜率增益模式被禁用時的輸出過程的流程圖。 圖7A是示出根據實例性實施例的3通道式或多通道式多線路數位至類比轉換器的整體結構的方塊圖。 圖7B是示出根據圖4A所示的所述多個電流胞元的結構的多線路數位至類比轉換器的整體結構的方塊圖。 圖8是根據實例性實施例的包括斜坡訊號產生器的影像感測器系統的方塊圖，所述斜坡訊號產生器包括數位至類比轉換器。 圖9是闡述根據實例性實施例的影像感測器的概念佈局的圖。 圖10是體現根據實例性實施例的圖9所示的影像感測器的佈局的圖。 圖11是體現根據實例性實施例的圖10所示的第二區的圖。

1:數位至類比轉換器/單通道式數位至類比轉換器

10a:通道/第一通道

11a:輸出節點/第一輸出節點

100a:電流胞元/第一電流胞元

110a:電流胞元/第二電流胞元

200a:第一選擇電路

201a:第二選擇電晶體

202a:第一選擇電晶體

210a:第二選擇電路

211a:第四選擇電晶體

212a:第三選擇電晶體

300a:第一開關

310a:第二開關

400a:偏壓節點/第一偏壓節點

500:數位輸入

1000a:偏壓電路/第一偏壓電路

OUT_1:第一斜坡電壓

Ra:電阻器

S1a、S2a:開關訊號

SEL1a:第一選擇訊號

SEL1a_B:第二選擇訊號

SEL2a:第三選擇訊號

SEL2a_B:第四選擇訊號

VBP1:偏壓電壓/第一偏壓電壓

Claims (10)

1. 一種數位至類比轉換器，包括： 第一通道，被配置成經由輸出節點而輸出第一斜坡電壓；以及 第一偏壓電路，被配置成向所述第一通道施加偏壓電壓， 其中所述第一通道包括： 多個電流胞元，連接至所述第一偏壓電路， 多個選擇電路及多個開關，所述多個開關中的每一者對應於所述多個電流胞元中不同的一者，以及 第一電阻器，連接至所述輸出節點，以根據由所述多個電流胞元中的每一者產生的電流而產生所述第一斜坡電壓， 其中所述第一通道的所述多個選擇電路中的每一者包括： 第一選擇電路，被配置成根據第一數位輸入訊號而將所述多個電流胞元中的一者的電流連接至所述第一電阻器，以及 第二選擇電路，被配置成根據與所述第一數位輸入訊號互補的第二數位輸入訊號而將所述多個電流胞元中的所述一者的所述電流連接至所述多個開關中與所述多個電流胞元中的所述一者對應的一者，其中所述多個開關中的所述一者被配置成根據開關訊號而將所述第二選擇電路連接至參考電壓。
2. 如請求項1所述的數位至類比轉換器，更包括： 第二通道，被配置成經由所述輸出節點而輸出第二斜坡電壓；以及 第二偏壓電路，被配置成向所述第二通道施加偏壓電壓， 其中所述第二通道包括： 多個電流胞元，連接至所述第二偏壓電路， 多個選擇電路及多個開關，所述第二通道的所述多個開關中的每一者對應於所述第二通道的所述多個電流胞元中不同的一者；以及 第二電阻器，連接至所述輸出節點，以根據由所述第二通道的所述多個電流胞元中的每一者產生的電流而產生所述第二斜坡電壓， 其中所述第二通道的所述多個選擇電路中的每一者包括： 第一選擇電路，被配置成根據所述第二通道的第一數位輸入訊號而將所述第二通道的所述多個電流胞元中的一者的電流連接至所述第二電阻器；以及 第二選擇電路，被配置成根據所述第二通道的與所述第二通道的所述第一數位輸入訊號互補的第二數位輸入訊號而將所述第二通道的所述多個電流胞元中的所述一者的所述電流連接至所述第二通道的所述多個開關中與所述第二通道的所述多個電流胞元中的所述一者對應的一者，其中所述第二通道的所述多個開關中的所述一者被配置成根據所述第二通道的開關訊號而將所述第二通道的所述第二選擇電路連接至所述第二通道的參考電壓，且 其中所述第一偏壓電路經由共用節點而連接至所述第二偏壓電路。
3. 如請求項2所述的數位至類比轉換器，其中，當接收到經啟用的雙斜率增益模式訊號時，所述第一通道的所述多個開關中的至少一者處於接通狀態，且所述第二通道的所述多個開關中的至少一者處於接通狀態。
4. 如請求項3所述的數位至類比轉換器，其中所述第一電阻器的電阻值不同於所述第二電阻器的電阻值。
5. 如請求項2所述的數位至類比轉換器，其中所述第一通道中所包括的所述多個電流胞元的數目不同於所述第二通道中所包括的所述多個電流胞元的數目。
6. 一種數位至類比轉換器，包括： N個通道，各自被配置成產生斜坡電壓，其中N是大於一的自然數；以及 N個偏壓電路，各自被配置成產生偏壓電壓，且向所述N個通道之中對應的通道施加所述偏壓電壓， 其中所述N個通道中的每一者包括： 多個電流胞元，各自連接至所述N個偏壓電路中對應的一者， 多個開關電路，各自對應於所述多個電流胞元中不同的一者，以及 電阻器，連接至所述多個開關電路， 其中所述N個通道中的每一者的所述多個開關電路中的每一者包括： 第一選擇開關，被配置成基於第一數位輸入而將所述多個電流胞元中的一者的電流連接至所述電阻器，以及 第二選擇開關，被配置成基於與所述第一數位輸入互補的第二數位輸入而將所述多個電流胞元中的所述一者的所述電流連接至參考電壓，且 其中所述N個偏壓電路經由共用節點而彼此連接。
7. 如請求項6所述的數位至類比轉換器，其中 所述N個通道中的每一者更包括多個賦能開關，且所述多個賦能開關中的每一者對應於所述多個電流胞元中不同的一者，且 所述多個賦能開關中與所述多個電流胞元中的至少一者對應的至少一者被配置成根據開關訊號而將所述N個通道的所述第二選擇開關中的至少一者連接至所述參考電壓。
8. 如請求項7所述的數位至類比轉換器，其中，當接收到經啟用的雙斜率增益模式訊號時，所述N個通道中的二或更多個通道中的每一者的所述多個賦能開關中的至少一者處於接通狀態，且基於目標電壓增益，所述二或更多個通道的所述電阻器的電阻值被配置成彼此不同。
9. 一種影像感測器，包括： 斜坡訊號產生器，被配置成產生斜坡電壓；以及 比較電路，被配置成接收所述斜坡電壓作為輸入， 其中所述斜坡訊號產生器包括： 第一通道，被配置成產生第一斜坡電壓， 第二通道，被配置成產生第二斜坡電壓， 第一偏壓電路，被配置成向所述第一通道施加偏壓電壓，以及 第二偏壓電路，被配置成向所述第二通道施加偏壓電壓， 其中所述第一通道及所述第二通道中的每一者包括 多個電流胞元，連接至所述第一偏壓電路及所述第二偏壓電路中對應的一者， 多個選擇電路及多個開關，所述多個開關中的每一者對應於所述多個電流胞元中不同的一者，以及 電阻器，連接至所述多個選擇電路， 其中所述多個選擇電路中的每一者包括 第一選擇電路，被配置成根據第一數位輸入訊號而將所述多個電流胞元中的一者的電流連接至所述電阻器，以及 第二選擇電路，被配置成根據與所述第一數位輸入訊號互補的第二數位輸入訊號而將所述多個電流胞元中的所述一者的所述電流連接至所述多個開關中與所述多個電流胞元中的所述一者對應的一者，其中所述多個開關中的所述一者被配置成根據開關訊號而將所述第二選擇電路連接至參考電壓，且 其中所述第一偏壓電路經由共用節點而連接至所述第二偏壓電路。
10. 如請求項9所述的影像感測器，其中所述比較電路包括第一比較電路及第二比較電路，所述第一比較電路被配置成接收自所述第一通道輸出的所述第一斜坡電壓，所述第二比較電路被配置成接收自所述第二通道輸出的所述第二斜坡電壓。

Images