TW202329624A - 包含迴路濾波器之電路 - Google Patents

包含迴路濾波器之電路 Download PDF

Info

Publication number
TW202329624A
TW202329624A TW111141482A TW111141482A TW202329624A TW 202329624 A TW202329624 A TW 202329624A TW 111141482 A TW111141482 A TW 111141482A TW 111141482 A TW111141482 A TW 111141482A TW 202329624 A TW202329624 A TW 202329624A
Authority
TW
Taiwan
Prior art keywords
analog
output
digital
circuit
signal
Prior art date
Application number
TW111141482A
Other languages
English (en)
Inventor
約翰 Ｌ 梅蘭森
艾瑞克 Ｊ 金
湯瑪士 Ｈ 霍夫
伶俐 張
Original Assignee
英商思睿邏輯國際半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/898,635 external-priority patent/US20230132872A1/en
Application filed by 英商思睿邏輯國際半導體股份有限公司 filed Critical 英商思睿邏輯國際半導體股份有限公司
Publication of TW202329624A publication Critical patent/TW202329624A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/42—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in parallel loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

一種脈寬調變(PWM)驅動器電路，其包含：一迴路濾波器，該迴路濾波器經組態以接收一類比輸入信號且基於該類比輸入信號及一類比回饋信號而輸出一數位迴路濾波器輸出信號；及一PWM調變器，該PWM調變器經組態以接收基於該數位迴路濾波器輸出信號之一數位信號且輸出一PWM信號，其中該PWM驅動器電路進一步包含用於該類比回饋信號之一回饋路徑，該回饋路徑耦接至該PWM驅動器電路之一輸出端。

Description

包含迴路濾波器之電路
本揭示內容係關於包含迴路濾波器之電路，且係關於混合式迴路濾波器，該混合式迴路濾波器經組態以接收類比輸入信號及類比回饋信號且輸出數位輸出信號。
許多閉環電子電路包括迴路濾波器，以調節電子電路對電路之輸入信號或輸出信號之變化(例如，暫態)的回應。在此類電路中，回饋路徑經設置以用於回饋輸出信號之一部分，自輸入信號減去該部分以產生誤差信號。此誤差信號由迴路濾波器接收，迴路濾波器通常對誤差信號進行積分以產生濾波後輸出信號。迴路濾波器之頻寬決定迴路濾波器對輸入信號或輸出信號之變化的回應之速度；通常，回應之速度與迴路濾波器之頻寬成正比，使得較低頻寬迴路濾波器將比較高頻寬迴路濾波器產生更慢的暫態回應。
圖 1為用於驅動負載之實例脈寬調變器(PWM)驅動器電路的示意圖示，負載例如包括類比迴路濾波器之音訊負載，諸如揚聲器或其他音訊換能器。在圖1中以100整體展示之電路包括數位類比轉換器(DAC)電路110，DAC電路110經組態以接收數位輸入信號(該信號可為例如數位音訊信號)且將該信號轉換為類比輸出信號。
來自DAC電路110之類比輸出信號在第一類比求和節點120處被接收，第一類比求和節點120自類比DAC輸出信號減去回饋信號且將類比誤差信號輸出至類比迴路濾波器電路130。
類比迴路濾波器電路130將誤差信號之濾波後版本輸出至類比PWM電路140。
PWM電路140基於自類比迴路濾波器電路130接收之信號而產生PWM輸出信號，且此PWM輸出信號被輸出至功率驅動器電路150，功率驅動器電路150產生且輸出用於驅動負載160之驅動信號。
類比回饋路徑170將驅動信號之一部分作為回饋信號饋送回至第一類比求和節點120。
在一些實例中，電路100可包括類比前饋路徑180，類比前饋路徑180耦接至DAC電路110之輸出端以便接收由DAC電路110輸出之類比信號的一部分。類比前饋路徑180可包括類比增益元件182，類比增益元件182經組態以對類比前饋路徑180中之信號施加類比增益，且所得的類比前饋信號被輸出至第二類比求和節點184，第二類比求和節點184操作以將前饋信號添加至由類比迴路濾波器電路130輸出之信號，使得由PWM電路140接收之信號為由類比迴路濾波器電路130輸出之信號與類比前饋信號的組合。
根據第一態樣，本發明提供一種脈寬調變(PWM)驅動器電路，該PWM驅動器電路包含： 一迴路濾波器，該迴路濾波器經組態以接收一類比輸入信號且基於該類比輸入信號及一類比回饋信號而輸出一數位迴路濾波器輸出信號；及 一PWM調變器，該PWM調變器經組態以接收基於該數位迴路濾波器輸出信號之一數位信號且輸出一PWM信號， 其中該PWM驅動器電路進一步包含用於該類比回饋信號之一回饋路徑，該回饋路徑耦接至該PWM驅動器電路之一輸出端。
該PWM驅動器電路可進一步包含一數位前饋路徑，該數位前饋路徑經組態以接收一數位輸入信號且輸出一數位前饋信號，其中由該PWM調變器信號接收之該數位信號係基於該數位迴路濾波器輸出信號及該數位前饋信號。
該PWM驅動器電路可進一步包含一功率驅動器，該功率驅動器經組態以接收由該PWM調變器輸出之該PWM信號且產生用於驅動耦接至該PWM驅動器電路之一負載的一驅動信號。
該功率驅動器之一輸出端可耦接至該PWM驅動器電路之該輸出端，使得用於該類比回饋信號之該回饋路徑接收該驅動信號。
該功率驅動器可包含多位準轉換器(MLC)電路。
該PWM驅動器電路可進一步包含一數位前饋路徑，該數位前饋路徑經組態以接收一數位輸入信號且輸出一數位前饋信號，其中由該PWM調變器信號接收之該數位信號係基於該數位迴路濾波器輸出信號及該數位前饋信號，其中該數位前饋路徑包含一數位校正元件，該數位校正元件經組態以對該數位前饋路徑中之一信號施加一校正，以至少部分地校正或補償由該功率驅動器及/或該負載引入之誤差。
該數位校正元件可包含以下各者中之一或多個： 一數位增益元件，該數位增益元件用於對該數位前饋路徑中之該信號施加一數位增益；及 一適應性數位濾波器。
該PWM驅動器電路可進一步包含輸入數位類比轉換器(DAC)電路，該輸入DAC電路經組態以接收一數位輸入信號且將該類比輸入信號輸出至該迴路濾波器。
該迴路濾波器可包含類比積分器電路及類比數位轉換器電路。
該迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 第三類比積分器電路，該第三類比積分器電路具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 一第一類比信號路徑，該第一類比信號路徑具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，該第二類比信號路徑具有耦接至該第二類比積分器電路之該輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一第三類比信號路徑，該第三類比信號路徑具有耦接至該第三類比積分器電路之該輸出端的一輸入端，該第三類比信號路徑包含一第三類比校正元件； 一類比求和節點，該類比求和節點經組態以接收該第一類比信號路徑之一輸出信號、該第二類比信號路徑之一輸出信號及該第三類比信號路徑之一輸出信號且輸出一組合的類比輸出信號；及 類比數位轉換器電路，該類比數位轉換器電路耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成該數位迴路濾波器輸出信號。
該迴路濾波器可進一步包含數位積分器電路。
該迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第一類比信號路徑，該第一類比信號路徑具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，該第二類比信號路徑具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一類比求和節點，該類比求和節點經組態以接收該第一類比信號路徑之一輸出信號及該第二類比信號路徑之一輸出信號且輸出一組合的類比輸出信號； 類比數位轉換器(ADC)電路，該ADC電路耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成一中間數位輸出信號； 數位積分器電路，該數位積分器電路耦接至該ADC電路之一輸出端以接收該中間數位輸出信號，該數位積分器電路經組態以輸出一積分數位信號； 一數位信號路徑，該數位信號路徑具有耦接至該ADC電路之該輸出端的一輸入端，該數位信號路徑包含一數位校正元件；及 一數位求和節點，該數位求和節點經組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
該迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 第一類比數位轉換器(ADC)電路，該第一ADC電路具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 第二類比數位轉換器(ADC)電路，該第二ADC電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 數位積分器電路，該數位積分器電路經組態以接收由該第一ADC電路輸出之一數位信號且輸出一積分數位信號； 一數位信號路徑，該數位信號路徑具有耦接至該第一ADC電路之一輸出端的一輸入端，該數位信號路徑包含一數位校正元件；及 一數位求和節點，該數位求和節點經組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
該第一ADC電路之一取樣率可不同於該第二ADC電路之一取樣率。
該迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 第三類比積分器電路，該第三類比積分器電路具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 第一類比數位轉換器(ADC)電路，該第一ADC電路具有耦接至該第一類比積分器電路之該輸出端的一輸入端； 第二類比數位轉換器(ADC)電路，該第二ADC電路具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 第三類比數位轉換器(ADC)電路，該第三ADC電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 一第一數位信號路徑，該第一數位信號路徑具有耦接至該第一ADC電路之該輸出端的一輸入端，該第一數位信號路徑包含一第一數位校正元件； 一第二數位信號路徑，該第二數位信號路徑具有耦接至該第二ADC電路之該輸出端的一輸入端，該第二數位信號路徑包含一第二數位校正元件； 一第三數位信號路徑，該第三數位信號路徑具有耦接至該第三ADC電路之該輸出端的一輸入端，該第三數位信號路徑包含一第三數位校正元件；及 一數位求和節點，該數位求和節點經組態以組合該第一數位信號路徑之一輸出信號、該第二數位信號路徑之一輸出信號及該第三數位信號路徑之一輸出信號以產生該數位迴路濾波器輸出信號。
該第一ADC電路之一取樣率可不同於該第二ADC電路之一取樣率，及/或其中該第二ADC電路之該取樣率可不同於該第三ADC電路之一取樣率。
該迴路濾波器可包含： 第一類比積分器電路； 第二類比積分器電路； 多工器電路，該多工器電路具有耦接至該第一類比積分器電路及該第二類比積分器電路之輸出端的輸入端；及 類比數位轉換器(ADC)電路，該ADC電路具有耦接至該多工器電路之一輸出端的一輸入端； 一第一數位信號路徑，該第一數位信號路徑包含耦接至該ADC電路之該輸出端的一第一數位校正元件； 一第二數位信號路徑，該第二數位信號路徑包含耦接至該ADC電路之該輸出端的一第二數位校正元件；及 一數位求和節點，該數位求和節點經組態以組合該第一數位信號路徑之一輸出信號及該第二數位信號路徑之一輸出信號且輸出一組合的數位信號。
該ADC電路之一取樣率可能夠基於該多工器電路選擇該多工器電路之該等輸入端中的哪一個而變化。
根據第二態樣，本發明提供一種混合式迴路濾波器，該混合式迴路濾波器包含： 一輸入端，該輸入端用於接收一類比輸入信號； 一類比積分器，該類比積分器用於接收該類比輸入信號且用於產生一積分類比信號；及 一類比數位轉換器，該類比數位轉換器用於將該積分類比信號轉換成一數位迴路濾波器輸出信號。
該混合式迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 第三類比積分器電路，該第三類比積分器電路具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 一第一類比信號路徑，該第一類比信號路徑具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，該第二類比信號路徑具有耦接至該第二類比積分器電路之該輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一第三類比信號路徑，該第三類比信號路徑具有耦接至該第三類比積分器電路之該輸出端的一輸入端，該第三類比信號路徑包含一第三類比校正元件； 一類比求和節點，該類比求和節點經組態以接收該第一類比信號路徑之一輸出信號、該第二類比信號路徑之一輸出信號及該第三類比信號路徑之一輸出信號且輸出一組合的類比輸出信號；及 類比數位轉換器電路，該類比數位轉換器電路耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成該數位迴路濾波器輸出信號。
該混合式迴路濾波器可進一步包含數位積分器電路。
該混合式迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第一類比信號路徑，該第一類比信號路徑具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，該第二類比信號路徑具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一類比求和節點，該類比求和節點經組態以接收該第一類比信號路徑之一輸出信號及該第二類比信號路徑之一輸出信號且輸出一組合的類比輸出信號； 類比數位轉換器(ADC)電路，該ADC電路耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成一中間數位輸出信號； 數位積分器電路，該數位積分器電路耦接至該ADC電路之一輸出端以接收該中間數位輸出信號，該數位積分器電路經組態以輸出一積分數位信號； 一數位信號路徑，該數位信號路徑具有耦接至該ADC電路之該輸出端的一輸入端，該數位信號路徑包含一數位校正元件；及 一數位求和節點，該數位求和節點經組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
該混合式迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 第一類比數位轉換器(ADC)電路，該第一ADC電路具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 第二類比數位轉換器(ADC)電路，該第二ADC電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 數位積分器電路，該數位積分器電路經組態以接收由該第一ADC電路輸出之一數位信號且輸出一積分數位信號； 一數位信號路徑，該數位信號路徑具有耦接至該第一ADC電路之一輸出端的一輸入端，該數位信號路徑包含一數位校正元件；及 一數位求和節點，該數位求和節點經組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
該混合式迴路濾波器可包含： 第一類比積分器電路，該第一類比積分器電路經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 第二類比積分器電路，該第二類比積分器電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 第三類比積分器電路，該第三類比積分器電路具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 第一類比數位轉換器(ADC)電路，該第一ADC電路具有耦接至該第一類比積分器電路之該輸出端的一輸入端； 第二類比數位轉換器(ADC)電路，該第二ADC電路具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 第三類比數位轉換器(ADC)電路，該第三ADC電路具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 一第一數位信號路徑，該第一數位信號路徑具有耦接至該第一ADC電路之該輸出端的一輸入端，該第一數位信號路徑包含一第一數位校正元件； 一第二數位信號路徑，該第二數位信號路徑具有耦接至該第二ADC電路之一輸出端的一輸入端，該第二數位信號路徑包含一第二數位校正元件； 一第三數位信號路徑，該第三數位信號路徑具有耦接至該第三ADC電路之一輸出端的一輸入端，該第三數位信號路徑包含一第三數位校正元件；及 一數位求和節點，該數位求和節點經組態以組合該第一數位信號路徑、該第二數位信號路徑及該第三數位信號路徑之輸出信號以產生該數位迴路濾波器輸出信號。
該混合式迴路濾波器可包含： 第一類比積分器電路； 第二類比積分器電路； 多工器電路，該多工器電路具有耦接至該第一類比積分器電路及該第二類比積分器電路之輸出端的輸入端； 類比數位轉換器(ADC)電路，該ADC電路具有耦接至該多工器電路之一輸出端的一輸入端； 一第一數位信號路徑，該第一數位信號路徑包含耦接至該ADC電路之該輸出端的一第一數位校正元件； 一第二數位信號路徑，該第二數位信號路徑包含耦接至該ADC電路之該輸出端的一第二數位校正元件；及 一數位求和節點，該數位求和節點經組態以組合該第一數位信號路徑之一輸出信號及該第二數位信號路徑之一輸出信號且輸出一組合的數位信號。
根據第三態樣，本發明提供一種積體電路，該積體電路包含根據第一態樣之PWM驅動器電路。
根據第四態樣，本發明提供一種積體電路，該積體電路包含根據第二態樣之混合式迴路濾波器。
根據第五態樣，本發明提供一種主機裝置，該主機裝置包含根據第二態樣之混合式迴路濾波器。
該主機裝置可包含一膝上型、筆記型、輕省筆電或平板電腦、一遊戲裝置、一遊戲主控台、用於一遊戲主控台之一控制器、一虛擬實境(VR)或擴增實境(AR)裝置、一行動電話、一可攜式音訊播放機、一可攜式裝置、用於一膝上型、筆記型、輕省筆電或平板電腦、一遊戲裝置、一遊戲主控台一VR或AR裝置、一行動電話、一可攜式音訊播放機或其他可攜式裝置的一附件裝置。
圖 2a為根據本揭示內容的包括混合式迴路濾波器之實例PWM驅動器電路的示意圖示。在此實例中，以200整體展示之PWM驅動器電路係用於驅動負載，例如音訊負載，諸如揚聲器或其他音訊換能器，但應了解，本揭示內容之PWM驅動器電路及混合式迴路濾波器適合於廣泛多種應用，例如基於PWM之D類音訊放大器電路、基於PWM之馬達控制器電路、基於PWM之功率轉換器(例如DC-DC轉換器)電路等。
PWM驅動器電路200包括數位類比轉換器(DAC)電路210，DAC電路210經組態以接收數位輸入信號(該信號可為例如數位音訊信號)且將該信號轉換為類比DAC輸出信號。
類比DAC輸出信號在第一類比求和節點220處被接收，第一類比求和節點220自類比DAC輸出信號減去回饋信號且將類比誤差信號輸出至混合式迴路濾波器電路230。
如以下將更詳細地描述，混合式迴路濾波器電路230包含類比濾波器電路及類比數位轉換器(ADC)電路，使得混合式迴路濾波器電路230經組態以接收類比輸入信號且輸出數位迴路濾波器輸出信號。
混合式迴路濾波器電路230將誤差信號之濾波後數位化版本輸出至數位PWM調變器電路240。
數位PWM調變器電路240基於自混合式迴路濾波器電路230接收之數位迴路濾波器輸出信號而產生PWM輸出信號，且此PWM輸出信號被輸出至功率驅動器電路250，功率驅動器電路250產生且輸出用於驅動耦接至PWM驅動器電路200之輸出節點或端子252的負載260之驅動信號。
在一些實例中，多位準轉換器(MLC)功率驅動器電路經組態以產生可採用複數個不同位準之輸出信號。舉例而言，MLC功率驅動器電路所採用之輸出信號位準可根據負載260處之期望輸出信號位準而變化。MLC電路可經組態以提供任何合適數量的輸出位準。在一些實例中，功率驅動器電路250可包含經組態以提供5個或更多個輸出電壓位準之MLC電路。
耦接至輸出節點或端子252之類比回饋路徑270將驅動信號之一部分作為回饋信號饋送回至第一求和節點220。在圖2之實例PWM驅動器電路200中，功率驅動器電路250直接耦接至負載260，該負載與PWM驅動器電路200分離(例如，在實現PWM驅動器電路200之積體電路的外部)。然而，一般熟習此項技術者將了解，在一些實施中，額外電路290可設置在功率驅動器電路250與負載260之間。此類實施之實例在圖 2b及圖 2c中展示。
舉例而言，濾波器電路可設置在功率驅動器電路250與負載260之間以對由功率驅動器電路250輸出之驅動信號進行濾波且將驅動信號之濾波後版本輸出至負載260，使得負載260無需對驅動信號執行任何濾波。此種濾波器電路可形成PWM驅動器電路200之一部分(例如，可與PWM驅動器電路200之其他電路整合在一或多個積體電路中)，如圖2b所示，或可在PWM驅動器電路200的外部，如圖2c所示。在一些實例中，濾波器電路可包含耦接在功率驅動器電路250之輸出端與負載260之間的一或多個鐵氧體珠。
在包括諸如介於功率驅動器電路250之輸出端與負載260之間的濾波器電路的額外電路290之實施中，類比回饋路徑270可耦接至功率驅動器電路250之輸出端，如圖2c所示，或替代地，可耦接至濾波器電路之輸出端，如圖2b所示。
在任何此種額外電路形成PWM驅動器電路200之一部分的情況下，輸出節點或端子252將耦接至額外電路290之輸出端，且類比回饋路徑270可耦接至功率驅動器電路250之輸出端或額外電路之輸出端。
若額外電路在PWM驅動器電路200的外部，則PWM驅動器電路200之輸出節點或端子252將耦接至功率驅動器電路250之輸出端，且類比回饋路徑270在PWM驅動器電路之使用中可耦接至功率驅動器電路250之輸出端或額外電路之輸出端。
如將了解的，無論是否存在任何額外電路290，類比回饋路徑270都耦接至PWM驅動器電路200之輸出端，在某種意義上，類比回饋路徑270直接地或間接地(例如，經由額外電路)連接至PWM驅動器電路200之輸出端。
在一些實例中，PWM驅動器電路200可包括數位前饋路徑280，該數位前饋路徑耦接至DAC電路210之輸入側且經組態以接收數位輸入信號。在所圖示實例中，數位前饋路徑280包括：數位延遲元件282，其經組態以將延遲施加至輸入數位信號以補償DAC電路210及混合式迴路濾波器電路230中之潛時；及數位校正元件284，其經組態以對由數位延遲元件282輸出之信號施加數位校正，以至少部分地校正或補償由功率驅動器電路250及/或負載260引入之誤差。
數位校正元件284可為例如數位增益元件，該數位增益元件操作以對數位前饋路徑280中之信號施加數位增益應，以至少部分地校正由功率驅動器電路250及/或負載260引入之誤差。作為另一實例，數位校正元件284可為適應性數位濾波器，該適應性數位濾波器操作以對數位前饋路徑280中之信號施加傳遞函數，以至少部分地校正由功率驅動器電路250及/或負載260引入之誤差。作為又一實例，數位校正元件284可包含數位增益元件及適應性數位濾波器兩者。
數位校正元件284之輸出端耦接至第二數位求和節點286之輸入端，該第二數位求和節點操作以將數位前饋信號添加至由混合式迴路濾波器電路230輸出之數位信號，使得由數位PWM調變器電路240接收之信號為由混合式迴路濾波器電路230輸出的數位迴路濾波器輸出信號與由數位校正元件284輸出的數位前饋信號之組合。
在PWM驅動器電路200中使用混合式迴路濾波器有助於數位PWM調變器電路240之使用，而不需要介於混合式迴路濾波器電路230與數位PWM調變器電路240之間的單獨類比數位轉換器電路，且另外允許使用數位前饋路徑280。由數位校正元件284應用之數位校正可經組態以比電路100之類比前饋路徑180更準確地模型化且補償由功率驅動器電路250引入之誤差。
在功率驅動器電路250包含MLC功率驅動器電路之實例中，混合式迴路濾波器之使用提供額外優點。MLC功率驅動器電路需要數位PWM調變器電路240內之精確定時以用於改變PWM工作週期及/或功率驅動器電路250之操作模式。混合式迴路濾波器之數位部分固有地具有所需的定時準確性。另外，MLC功率驅動器電路可具有依賴於信號之輸出阻抗不連續性。混合式迴路濾波器之使用使對此非行為之校正或補償簡化。
圖 3為圖2之PWM驅動器電路200中所用的混合式迴路濾波器電路230之一般結構的示意圖示。
如圖3所示，混合式迴路濾波器電路230包括類比積分器電路310之至少一個實例及類比數位轉換器(ADC)電路320之至少一個實例。類比積分器電路310經組態以自第一類比求和節點220接收類比輸入信號且將類比積分信號輸出至ADC電路320。ADC電路320經組態以自類比積分器電路310接收類比積分信號且將積分信號之數位版本作為數位迴路濾波器輸出信號輸出至數位PWM調變器電路240。
圖 4為用作圖2之PWM驅動器電路200中之混合式迴路濾波器電路230的混合式迴路濾波器電路之一個實例實施的示意圖示。
在此實例中，混合式迴路濾波器電路(在圖4中以400整體展示)包括第一、第二及第三類比積分器電路410、420、430、類比求和節點440及ADC電路450。
第一、第二及第三類比積分器電路410至430串聯耦接在混合式迴路濾波器電路400之輸入端與類比求和節點440之第一輸入端之間。類比求和節點440之輸出端耦接至ADC電路450之輸入端，該ADC電路之輸出端耦接至混合式迴路濾波器電路400之輸出端。
包括第一類比增益元件462之第一類比信號路徑460之一端耦接至第一類比積分器電路410與第二類比積分器電路420之間的節點，且因此接收來自第一類比積分器電路410之第一積分類比信號。第一類比信號路徑460之另一端耦接至類比求和節點440之第二輸入端。第一類比增益元件462經組態以對第一類比信號路徑460中之信號施加第一類比增益K1。
包括第二類比增益元件472之第二類比信號路徑470之一端耦接至第二類比積分器電路420與第三類比積分器電路430之間的節點，且因此接收來自第二類比積分器電路420之第二積分類比信號。第二類比信號路徑470之另一端耦接至類比求和節點440之第三輸入端。第二類比增益元件472經組態以對第二類比信號路徑470中之信號施加第二類比增益K2。
第三類比增益元件482設置在介於第三類比積分器電路430之輸出端與類比求和節點440之第一輸入端之間的第三類比信號路徑中，且經組態以對由第三類比積分器電路430輸出之積分類比信號施加第三類比增益K3。
因此，類比求和節點440接收來自第一類比增益元件462之第一縮放積分信號、來自第二類比增益元件472之第二縮放積分信號及來自第三類比增益元件482之第三縮放積分信號，且將組合此等信號之信號輸出至ADC電路450。
ADC電路450經組態以將在其輸入端處自類比求和節點440接收之組合信號轉換成數位迴路濾波器輸出信號以供在PWM驅動器電路200中進行下游處理。
圖 5為用作圖2之PWM驅動器電路200中之混合式迴路濾波器電路230的混合式迴路濾波器電路之一替代實例實施的示意圖示。
在此實例中，混合式迴路濾波器電路(在圖5中以500整體展示)包括第一及第二類比積分器電路510、520、類比求和節點530、ADC電路540、數位積分器電路550及數位求和節點560。
第一及第二類比積分器電路510、520串聯耦接在混合式迴路濾波器電路500之輸入節點與類比求和節點530之第一輸入端之間。類比求和節點之輸出端耦接至ADC電路540之輸入端，且數位積分器電路550耦接至ADC電路540之輸出端之間，以便接收來自ADC電路540之中間數位輸出信號。數位積分器電路550之輸出端耦接至數位求和節點560之第一輸入端。數位求和節點560之輸出端耦接至混合式迴路濾波器電路500之輸出節點。
包括第一類比增益元件572之第一類比信號路徑570之一端耦接至第一類比積分器電路510與第二類比積分器電路520之間的節點，且因此接收來自第一類比積分器電路510之第一積分類比信號。第一類比信號路徑570之另一端耦接至類比求和節點530之第二輸入端。第一類比增益元件572經組態以對第一類比信號路徑570中之信號施加第一類比增益K1。
第二類比增益元件582設置在介於第二類比積分器電路520之輸出端與類比求和節點530之第一輸入端之間的第二類比信號路徑中，且經組態以對由第二類比積分器電路520輸出之信號施加第二類比增益K2。
類比求和節點因此接收來自第一類比增益元件572之第一縮放積分信號及來自第二類比增益元件582之第二縮放積分信號，且將組合此等信號之類比信號輸出至ADC電路540。
包括數位增益元件592之數位信號路徑590之一端耦接至介於ADC電路540之輸出端與數位積分器電路550之輸入端之間的節點。數位信號路徑590之另一端耦接至數位求和節點560之第二輸入端。數位增益元件592經組態以對數位信號路徑590中之信號施加數位增益K2。
數位求和節點560因此接收由ADC電路540輸出之數位信號之縮放版本及由數位積分器電路550輸出之積分數位信號，且輸出組合此等信號之數位迴路濾波器輸出信號以供在PWM驅動器電路200中進行下游處理。
圖 6為用作圖2之PWM驅動器電路200中之混合式迴路濾波器電路230的混合式迴路濾波器電路之又一替代實例實施的示意圖示。
在此實例中，混合式迴路濾波器電路(在圖6中以600整體展示)包括第一及第二類比積分器電路610、620、第一及第二ADC電路630、640、數位積分器電路650及數位求和節點660。
第一及第二類比積分器電路610、620串聯耦接在混合式迴路濾波器電路600之輸入節點與第一ADC電路630之輸入端之間。第二ADC電路640之輸入端耦接至介於第一類比積分器電路610與第二類比積分器電路620之間的節點。數位積分器電路650耦接在第一ADC電路630之輸出端與數位求和節點660之第一輸入端之間。第二ADC電路640之輸出端耦接至數位求和節點660之第二輸入端。
ADC電路之取樣率在混合式迴路濾波器電路600中之ADC路徑之間可以不同。因此，第一ADC電路630之取樣率可不同於第二ADC電路640之取樣率。第一ADC電路630之取樣率可例如基於由第一類比積分器電路610輸出之積分類比信號之預期頻寬來選擇。類似地，第二ADC電路640之取樣率可例如基於由第二類比積分器電路620輸出之積分類比信號之預期頻寬來選擇。以此方式使用不同的取樣率可具有提高類比數位轉換程序之準確性且因此提高由ADC電路630、640輸出之數位信號之準確性的效應。
含有數位增益元件672之數位信號路徑670的一端耦接至介於第一ADC電路630之輸出端與數位求和節點660之第三輸入端之間的節點。數位增益元件672經組態以對數位信號路徑670中之信號施加數位增益K。
數位求和節點660之輸出端耦接至混合式迴路濾波器電路600之輸出節點。
數位求和節點660因此接收由第一ADC電路630輸出之數位信號之縮放版本及由數位積分器電路650輸出之積分數位信號，且輸出組合此等信號之數位信號以供在PWM驅動器電路200中進行下游處理。
圖 7為用作圖2之PWM驅動器電路200中之混合式迴路濾波器電路230的混合式迴路濾波器電路之又一替代實例實施的示意圖示。
在此實例中，混合式迴路濾波器電路(在圖7中以700整體展示)包括第一、第二及第三類比積分器電路710、720、730、第一、第二及第三ADC電路740、750、760及數位求和節點770。
第一、第二及第三類比積分器電路710、720、730串聯耦接在混合式迴路濾波器電路700之輸入節點與第三ADC電路760之輸入端之間。
第一ADC電路740之輸入端耦接至介於第一類比積分器電路710與第二類比積分器電路720之間的節點。第二ADC電路750之輸入端耦接至介於第二類比積分器電路720與第三類比積分器電路730之間的節點。第三ADC電路760之輸入端耦接至第三類比積分器電路730之輸出端。
第一ADC電路740之輸出端耦接至第一數位增益元件742之輸入端。第一數位增益元件742之輸出端耦接至數位求和節點770之第一輸入端。第一數位增益元件742經組態以對由第一ADC電路740輸出之數位信號施加第一數位增益K1。
第二ADC電路750之輸出端耦接至第二數位增益元件752之輸入端。第二數位增益元件752之輸出端耦接至數位求和節點770之第二輸入端。第二數位增益元件752經組態以對由第二ADC電路750輸出之數位信號施加第二數位增益K2。
第三ADC電路760之輸出端耦接至第三數位增益元件762之輸入端。第三數位增益元件762之輸出端耦接至數位求和節點770之第三輸入端。第三數位增益元件762經組態以對由第三ADC電路760輸出之數位信號施加第三數位增益K3。
因此，數位求和節點770接收由第一、第二及第三類比積分器電路710、720、730輸出之積分信號的相應第一、第二及第三縮放數位版本，且輸出組合此等信號之數位信號以供在PWM驅動器電路200中進行下游處理。
ADC電路之取樣率在混合式迴路濾波器電路700中之ADC路徑之間可以不同。因此，第一ADC電路740之取樣率可不同於第二ADC電路750之取樣率，第二ADC電路750之取樣率反而可不同於第三ADC電路760之取樣率。第一、第二及第三ADC電路740、750、760之取樣率可例如分別基於由第一、第二及第三類比積分器電路710、720、730輸出之積分類比信號之預期頻寬來選擇。以此方式使用不同的取樣率可具有提高類比數位轉換程序之準確性且因此提高由ADC電路740、750、760輸出之數位信號之準確性的效應。
圖 8為用作圖2之PWM驅動器電路200中之混合式迴路濾波器電路230的混合式迴路濾波器電路之又一替代實例實施的示意圖示。
在此實例中，混合式迴路濾波器電路(在圖8中以800整體展示)包括第一、第二及第三類比積分器電路810、820、830、類比多工器電路840、ADC電路850及數位求和節點860。
第一類比積分器電路810之輸入端耦接至混合式迴路濾波器電路800之輸入節點。第一類比積分器電路810之輸出端耦接至第二類比積分器電路820之輸入端，且耦接至第一類比信號路徑812，該第一類比信號路徑將第一類比積分器電路810之輸出端耦接至多工器電路840之第一輸入端。
第二類比積分器電路820之輸出端耦接至第三類比積分器電路830之輸入端，且耦接至第二類比信號路徑822，該第二類比信號路徑將第二類比積分器電路820之輸出端耦接至多工器電路840之第二輸入端。
第三類比積分器電路830之輸出端耦接至第三類比信號路徑832，該第三類比信號路徑將第三類比積分器電路830之輸出端耦接至多工器電路840之第三輸入端。
類比多工器電路840之輸出端耦接至ADC電路850之輸入端。
ADC電路850經組態以將由多工器電路840輸出之類比信號轉換成輸出至數位求和節點860之數位信號。ADC電路850之輸出端耦接至第一、第二及第三數位信號路徑870、880、890，該等數位信號路徑各自耦接至數位求和節點860之相應輸入端。
數位求和節點860之輸出端耦接至混合式迴路濾波器電路800之輸出節點。
第一數位信號路徑870包括第一數位增益元件872，該第一數位增益元件經組態以對由ADC電路850輸出之數位信號施加第一數位增益K1。類似地，第二數位信號路徑880包括第二數位增益元件882，該第二數位增益元件經組態以對由ADC電路850輸出之信號施加第二數位增益K2，且第三數位信號路徑890包括第三數位增益元件892，該第三數位增益元件經組態以對由ADC電路850輸出之信號施加第三數位增益K3。
多工器電路840經組態以接收控制信號Ctrl且基於控制信號Ctrl選擇性地將該多工器電路840之輸出端耦接至該多工器電路之輸入端中的一個。在一些實例中，多工器電路840操作以基於時間分割而在該多工器電路之輸入信號之間進行選擇，使得多工器電路840之每一輸入端在給定時段中被選擇相等的時間量。舉例而言，對於包含三個週期之時鐘信號CLK的訊框，類比多工器電路840可操作以在第一時鐘週期期間選擇第一輸入信號、在第二時鐘週期期間選擇第二輸入信號且在第三時鐘週期期間選擇第三輸入信號。
控制信號Ctrl (或另一控制信號)亦可由諸如第一、第二及第三數位信號路徑870、880、890之開關(圖8中未示出)的控制元件接收，且用於選擇對應於由多工器電路選擇之輸入端的數位信號路徑870、880、890。
因此，當多工器電路840選擇其第一輸入端，使得第一類比信號路徑812中之信號輸出至ADC電路840時，可選擇及/或啟用第一數位信號路徑870 (且可取消選擇及/或停用第二及第三數位信號路徑880、890)，使得對由ADC電路850輸出之數位信號施加第一數位增益K1，且在數位求和節點860之第一輸入端處接收所得的縮放數位信號。類似地，當多工器電路840選擇其第二輸入端，使得第二類比信號路徑822中之信號輸出至ADC電路840時，可選擇及/或啟用第二數位信號路徑880 (且可取消選擇及/或停用第一及第三數位信號路徑870、890)，使得對由ADC電路850輸出之數位信號施加第二數位增益K2，且在數位求和節點860之第二輸入端處接收所得的縮放數位信號。當多工器電路840選擇其第三輸入端，使得第三類比信號路徑832中之信號輸出至ADC電路840時，可選擇及/或啟用第三數位信號路徑890 (且可取消選擇及/或停用第一及第二數位信號路徑880、890)，使得對由ADC電路850輸出之數位信號施加第三數位增益K3，且在數位求和節點860之第三輸入端處接收所得的縮放數位信號。
ADC電路850之取樣率可根據多工器電路840之哪個輸入被選擇而變化。舉例而言，當多工器電路840選擇其第一輸入端，使得第一類比信號路徑812中之信號輸出至ADC電路840時，ADC電路850可以第一取樣率操作，該第一取樣率可基於由第一類比積分器電路810輸出之積分類比信號的預期頻寬。類似地，當多工器電路840選擇其第二輸入端，使得第二類比信號路徑822中之信號輸出至ADC電路840時，ADC電路850可以第二取樣率操作，該第二取樣率可基於由第二類比積分器電路820輸出之積分類比信號的預期頻寬，且當多工器電路840選擇其第三輸入端，使得第三類比信號路徑832中之信號輸出至ADC電路840時，ADC電路850可以第三取樣率操作，該第三取樣率可基於由第三類比積分器電路830輸出之積分類比信號的預期頻寬。以此方式根據多工器電路840選擇哪個類比信號路徑812、822、832來使用不同的ADC取樣率可具有提高由ADC電路850執行之類比數位轉換程序之準確性的效應。
(一般熟習此項技術者將了解，在其他實例中，混合式迴路濾波器電路800可僅包括第一及第二類比積分器電路810、820，或可包括多於三個的類比積分器電路實例。在任一情況下，類比積分器電路之每一實例的輸出端耦接至多工器電路840之相應的不同輸入端，且控制信號Ctrl可由多工器電路840使用，以選擇該多工器電路之輸入端中的一個且選擇對應於多工器電路840之選定輸入端的數位信號路徑)。
數位求和節點860經組態以組合在給定時間段中經由數位信號路徑870、880、890自ADC電路850接收之數位信號，且在給定時間段結束時輸出表示組合的數位信號之輸出信號。舉例而言，對於包含三個週期之時鐘信號的訊框，數位求和節點860可操作以將在第一時鐘週期期間經由第一數位信號路徑870自ADC電路850接收之數位信號的值、在第二時鐘週期期間經由第二數位信號路徑880自ADC電路850接收之數位信號的值及在第三時鐘週期期間經由第三數位信號路徑890自ADC電路850接收之數位信號的值相加，且在第三時鐘週期結束時輸出輸出信號。
因此，在此實例中，數位求和節點860在一訊框中接收由第一、第二及第三類比積分器電路810、820、830輸出之積分信號的相應第一、第二及第三縮放數位版本，且輸出組合此等信號之數位信號以供在PWM驅動器電路200中進行下游處理。
在以上參考圖2至圖8描述之混合式迴路濾波器配置中，ADC電路(例如，ADC電路320、450、540、630、640、740至760、850)可為過取樣ADC電路，以提高ADC電路之解析度及動態範圍。
上述混合式迴路濾波器配置(例如，ADC電路320、450、540、630、640、740至760、850)之ADC電路的取樣率可大於混合式迴路濾波器使用所在之電路的輸出率。舉例而言，ADC電路320、450、540、630、640、740至760、850之取樣率可大於圖2之PWM驅動器電路200中之數位PWM調變器電路240的輸出率。
以上參考圖2至圖8描述之混合式迴路濾波器配置係可組態的，以校正或補償可能影響混合式迴路濾波器使用所在之電路的行為的廣泛因素，諸如由於例如製程變化、組件公差、老化、減額或諸如溫度及類似者之環境影響而出現的組件及/或電路特性或參數之變化。
如上所述，以上參考圖3至圖8描述之混合式迴路濾波器可用於各種應用中，例如，用於基於PWM之D類音訊功率放大器電路、基於PWM之馬達控制器電路、基於PWM之功率轉換器電路(例如，DC-DC轉換器電路)中，且因此本揭示內容不限於混合式迴路濾波器電路之任何特定應用。此外，儘管在圖2a至圖8之實例中，混合式迴路濾波器被描述為適合於用作PWM驅動器電路之混合式迴路濾波器電路，但一般熟習此項技術者將了解，混合式迴路濾波器電路可用於使用迴路濾波器之其他電路中，且因此不限於在PWM驅動器電路中之使用。
以上參考附圖描述之電路可併入諸如以下各者之主機裝置中：膝上型、筆記型、輕省筆電或平板電腦、諸如游戲主控台或用於遊戲主控台之控制器的遊戲裝置、虛擬實境(VR)或擴增實境(AR)裝置、行動電話、可攜式音訊播放機或一些其他可攜式裝置，或可併入與以下各者一起使用之附件裝置中：膝上型、筆記型、輕省筆電或平板電腦、遊戲裝置、VR或AR裝置、行動電話、可攜式音訊播放機或其他可攜式裝置。
熟習此項技術者將認識到，上述設備及方法之一些態樣可具體化為處理器控制碼，處理器控制碼例如在以下各者上：非揮發性載體媒體，諸如磁盤、CD-ROM或DVD-ROM、諸如唯讀記憶體(韌體)之程式化記憶體；或資料載體，諸如光或電信號載體。對於一些應用，實施例將實施在DSP (數位信號處理器)、ASIC (特殊應用積體電路)或FPGA (現場可程式閘陣列)上。因此，該碼可包含習知程式碼或微碼，或例如用於設置或控制ASIC或FPGA之碼。該碼亦可包含用於動態地組態諸如可重新程式化邏輯閘陣列之可重新組態設備的碼。類似地，該碼可包含用於諸如Verilog TM或VHDL (超高速積體電路硬體描述語言)之硬體描述語言的碼。如熟習此項技術者將了解，該碼可分佈在彼此通信之複數個耦接的組件之間。在適當的情況下，實施例亦可使用在現場(重新)可程式化的相似陣列或相似裝置上運行的碼來實施以便組態相似硬體。
應注意，上述實施例說明而非限製本發明，且熟習此項技術者將能夠在不背離所附申請專利範圍之範疇的情況下設計許多替代實施例。詞語「包含」不排除存在除技術方案中所列出之元件或步驟以外的元件或步驟，「一(a)」或「一(an)」不排除複數個，且單個特徵或其他單元可實現申請專利範圍中所列舉之幾個單元的功能。申請專利範圍中之任何參考數字或標記不應被解釋為限制該等參考數字或標記之範疇。
100:電路 110:數位類比轉換器(DAC)電路 120:第一類比求和節點 130:類比迴路濾波器電路 140:類比PWM電路 150:功率驅動器電路 160:負載 170:類比回饋路徑 180:類比前饋路徑 182:類比增益元件 184:第二類比求和節點 200:PWM驅動器電路 210:數位類比轉換器(DAC)電路 220:第一類比求和節點 230:混合式迴路濾波器電路 240:數位PWM調變器電路 250:功率驅動器電路 252:輸出節點或端子 260:負載 270:類比回饋路徑 280:數位前饋路徑 282:數位延遲元件 284:數位校正元件 286:第二數位求和節點 290:額外電路 310:類比積分器電路 320:類比數位轉換器(ADC)電路 400:混合式迴路濾波器電路 410:第一類比積分器電路 420:第二類比積分器電路 430:第三類比積分器電路 440:類比求和節點 450:ADC電路 460:第一類比信號路徑 462:第一類比增益元件 470:第二類比信號路徑 472:第二類比增益元件 482:第三類比增益元件 500:混合式迴路濾波器電路 510:第一類比積分器電路 520:第二類比積分器電路 530:類比求和節點 540:ADC電路 550:數位積分器電路 560:數位求和節點 570:第一類比信號路徑 572:第一類比增益元件 582:第二類比增益元件 590:數位信號路徑 592:數位增益元件 600:混合式迴路濾波器電路 610:第一類比積分器電路 620:第二類比積分器電路 630:第一ADC電路 640:第二ADC電路 650:數位積分器電路 660:數位求和節點 670:數位信號路徑 672:數位增益元件 700:混合式迴路濾波器電路 710:第一類比積分器電路 720:第二類比積分器電路 730:第三類比積分器電路 740:第一ADC電路 742:第一數位增益元件 750:第二ADC電路 752:第二數位增益元件 760:第三ADC電路 762:第三數位增益元件 770:數位求和節點 800:混合式迴路濾波器電路 810:第一類比積分器電路 812:第一類比信號路徑 820:第二類比積分器電路 822:第二類比信號路徑 830:第三類比積分器電路 832:第三類比信號路徑 840:類比多工器電路(MUX) 850:ADC電路 860:數位求和節點 870:第一數位信號路徑 872:第一數位增益元件 880:第二數位信號路徑 882:第二數位增益元件 890:第三數位信號路徑 892:第三數位增益元件 Ctrl:控制信號 K1:第一類比增益/第一數位增益 K2:第二類比增益/第二數位增益 K3:第三類比增益/第三數位增益 K:數位增益
現在將參考附圖嚴格地僅通過舉例方式來描述本發明之實施例，在附圖中： 圖1為用於驅動負載之實例PWM驅動器電路的示意圖示，該實例PWM驅動器電路包括類比迴路濾波器。 圖2a至圖2c為用於驅動負載之實例PWM驅動器電路的示意圖示，該PWM驅動器電路包括混合式迴路濾波器。 圖3為混合式迴路濾波器的示意圖示。 圖4為實例混合式迴路濾波器的示意圖示。 圖5為又一實例混合式迴路濾波器的示意圖示。 圖6為又一實例混合式迴路濾波器的示意圖示。 圖7為又一實例混合式迴路濾波器的示意圖示。 圖8為又一實例混合式迴路濾波器的示意圖示。
200:PWM驅動器電路
210:數位類比轉換器(DAC)電路
220:第一類比求和節點
230:混合式迴路濾波器電路
240:數位PWM調變器電路
250:功率驅動器電路
252:輸出節點或端子
260:負載
270:類比回饋路徑
280:數位前饋路徑
282:數位延遲元件
284:數位校正元件
286:第二數位求和節點

Claims (29)

  1. 一種脈寬調變(PWM)驅動器電路，包含： 一迴路濾波器，經組態以接收一類比輸入信號且基於該類比輸入信號及一類比回饋信號而輸出一數位迴路濾波器輸出信號；以及 一PWM調變器，組態以接收基於該數位迴路濾波器輸出信號之一數位信號且輸出一PWM信號； 其中，該PWM驅動器電路進一步包含用於該類比回饋信號之一回饋路徑，該回饋路徑耦接至該PWM驅動器電路之一輸出端。
  2. 如請求項1之PWM驅動器電路，進一步包含一數位前饋路徑，該數位前饋路徑經組態以接收一數位輸入信號且輸出一數位前饋信號，其中，由該PWM調變器信號接收之該數位信號係基於該數位迴路濾波器輸出信號及該數位前饋信號。
  3. 如請求項1或2之PWM驅動器電路，進一步包含一功率驅動器，該功率驅動器經組態以接收由該PWM調變器輸出之該PWM信號且產生用於驅動耦接至該PWM驅動器電路之一負載的一驅動信號。
  4. 如請求項3之PWM驅動器電路，其中，該功率驅動器之一輸出端耦接至該PWM驅動器電路之該輸出端，使得用於該類比回饋信號之該回饋路徑接收該驅動信號。
  5. 如請求項3或4之PWM驅動器電路，其中，該功率驅動器包含一多位準轉換器(MLC)電路。
  6. 如請求項3至5中任一項之PWM驅動器電路，進一步包含一數位前饋路徑，該數位前饋路徑經組態以接收一數位輸入信號且輸出一數位前饋信號，其中，由該PWM調變器信號接收之該數位信號係基於該數位迴路濾波器輸出信號及該數位前饋信號，其中，該數位前饋路徑包含一數位校正元件，該數位校正元件經組態以對該數位前饋路徑中之一信號施加一校正，以至少部分地校正或補償由該功率驅動器及/或該負載引入之誤差。
  7. 如請求項6之PWM驅動器電路，其中，該數位校正元件包含以下各者中之一或多個： 一數位增益元件，用於對該數位前饋路徑中之該信號施加一數位增益；以及 一適應性數位濾波器。
  8. 如前述請求項中任一項之PWM驅動器電路，其中，該PWM驅動器電路進一步包含一輸入數位類比轉換器(DAC)電路，該輸入DAC電路經組態以接收一數位輸入信號且將該類比輸入信號輸出至該迴路濾波器。
  9. 如前述請求項中任一項之PWM驅動器電路，其中，該迴路濾波器包含一類比積分器電路及一類比數位轉換器電路。
  10. 如請求項9之PWM驅動器電路，其中，該迴路濾波器包含： 一第一類比積分器電路，經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第三類比積分器電路，具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 一第一類比信號路徑，具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，具有耦接至該第二類比積分器電路之該輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一第三類比信號路徑，具有耦接至該第三類比積分器電路之該輸出端的一輸入端，該第三類比信號路徑包含一第三類比校正元件； 一類比求和節點，該類比求和節點經組態以接收該第一類比信號路徑之一輸出信號、該第二類比信號路徑之一輸出信號及該第三類比信號路徑之一輸出信號且輸出一組合的類比輸出信號；以及 一類比數位轉換器電路，耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成該數位迴路濾波器輸出信號。
  11. 如請求項9之PWM驅動器電路，其中，該迴路濾波器進一步包含一數位積分器電路。
  12. 如請求項11之PWM驅動器電路，其中該迴路濾波器包含： 一第一類比積分器電路，經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第一類比信號路徑，具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一類比求和節點，經組態以接收該第一類比信號路徑之一輸出信號及該第二類比信號路徑之一輸出信號且輸出一組合的類比輸出信號； 一類比數位轉換器(ADC)電路，耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成一中間數位輸出信號； 一數位積分器電路，耦接至該ADC電路之一輸出端以接收該中間數位輸出信號，該數位積分器電路經組態以輸出一積分數位信號； 一數位信號路徑，具有耦接至該ADC電路之該輸出端的一輸入端，該數位信號路徑包含一數位校正元件；以及 一數位求和節點，組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
  13. 如請求項11之PWM驅動器電路，其中，該迴路濾波器包含： 一第一類比積分器電路，經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第一類比數位轉換器(ADC)電路，具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 一第二類比數位轉換器(ADC)電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 一數位積分器電路，經組態以接收由該第一ADC電路輸出之一數位信號且輸出一積分數位信號； 一數位信號路徑，具有耦接至該第一ADC電路之一輸出端的一輸入端，該數位信號路徑包含一數位校正元件；以及 一數位求和節點，該數位求和節點經組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
  14. 如請求項13之PWM驅動器電路，其中，該第一ADC電路之一取樣率不同於該第二ADC電路之一取樣率。
  15. 如請求項9之PWM驅動器電路，其中，該迴路濾波器包含： 一第一類比積分器電路，經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第三類比積分器電路，具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 一第一類比數位轉換器(ADC)電路，具有耦接至該第一類比積分器電路之該輸出端的一輸入端； 一第二類比數位轉換器(ADC)電路，具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 一第三類比數位轉換器(ADC)電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 一第一數位信號路徑，具有耦接至該第一ADC電路之該輸出端的一輸入端，該第一數位信號路徑包含一第一數位校正元件； 一第二數位信號路徑，具有耦接至該第二ADC電路之該輸出端的一輸入端，該第二數位信號路徑包含一第二數位校正元件； 一第三數位信號路徑，具有耦接至該第三ADC電路之該輸出端的一輸入端，該第三數位信號路徑包含一第三數位校正元件；以及 一數位求和節點，組態以組合該第一數位信號路徑之一輸出信號、該第二數位信號路徑之一輸出信號及該第三數位信號路徑之一輸出信號以產生該數位迴路濾波器輸出信號。
  16. 如請求項15之PWM驅動器電路，其中，該第一ADC電路之一取樣率不同於該第二ADC電路之一取樣率，以及/或其中該第二ADC電路之該取樣率不同於該第三ADC電路之一取樣率。
  17. 如請求項9之PWM驅動器電路，其中，該迴路濾波器包含： 一第一類比積分器電路； 一第二類比積分器電路； 一多工器電路，具有耦接至該第一類比積分器電路之一輸出端及該第二類比積分器電路之一輸出端的一輸入端；及 一類比數位轉換器(ADC)電路，具有耦接至該多工器電路之一輸出端的一輸入端； 一第一數位信號路徑，包含耦接至該ADC電路之該輸出端的一第一數位校正元件； 一第二數位信號路徑，包含耦接至該ADC電路之該輸出端的一第二數位校正元件；以及 一數位求和節點，經組態以組合該第一數位信號路徑一輸出信號及該第二數位信號路徑之一輸出信號且輸出一組合的數位信號。
  18. 如請求項17之PWM驅動器電路，其中該ADC電路之一取樣率能夠基於該多工器電路選擇該多工器電路之該等輸入端中的哪一個而變化。
  19. 一種混合式迴路濾波器，包含： 一輸入端，該輸入端用於接收一類比輸入信號； 一類比積分器，該類比積分器用於接收該類比輸入信號且用於產生一積分類比信號；以及 一類比數位轉換器，用於將該積分類比信號轉換成一數位迴路濾波器輸出信號。
  20. 如請求項19之混合式迴路濾波器，其中該混合式迴路濾波器包含： 一第一類比積分器電路，組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第三類比積分器電路，具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 一第一類比信號路徑，具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，具有耦接至該第二類比積分器電路之該輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一第三類比信號路徑，具有耦接至該第三類比積分器電路之該輸出端的一輸入端，該第三類比信號路徑包含一第三類比校正元件； 一類比求和節點，組態以接收該第一類比信號路徑之一輸出信號、該第二類比信號路徑之一輸出信號及該第三類比信號路徑之一輸出信號且輸出一組合的類比輸出信號；以及 一類比數位轉換器電路，耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成該數位迴路濾波器輸出信號。
  21. 如請求項19之混合式迴路濾波器，其中，該混合式迴路濾波器進一步包含一數位積分器電路。
  22. 如請求項21之混合式迴路濾波器，其中，該混合式迴路濾波器包含： 一第一類比積分器電路，經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第一類比信號路徑，具有耦接至該第一類比積分器電路之該輸出端的一輸入端，該第一類比信號路徑包含一第一類比校正元件； 一第二類比信號路徑，具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第二類比信號路徑包含一第二類比校正元件； 一類比求和節點，經組態以接收該第一類比信號路徑之一輸出信號及該第二類比信號路徑之一輸出信號且輸出一組合的類比輸出信號； 一類比數位轉換器(ADC)電路，耦接至該類比求和節點之一輸出端且經組態以將該組合的類比輸出信號轉換成一中間數位輸出信號； 一數位積分器電路，耦接至該ADC電路之一輸出端以接收該中間數位輸出信號，該數位積分器電路經組態以輸出一積分數位信號； 一數位信號路徑，該數位信號路徑具有耦接至該ADC電路之該輸出端的一輸入端，該數位信號路徑包含一數位校正元件；以及 一數位求和節點，經組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
  23. 如請求項21之混合式迴路濾波器，其中，該混合式迴路濾波器包含： 一第一類比積分器電路，經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第一類比數位轉換器(ADC)電路，具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 一第二類比數位轉換器(ADC)電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 一數位積分器電路，經組態以接收由該第一ADC電路輸出之一數位信號且輸出一積分數位信號； 一數位信號路徑，具有耦接至該第一ADC電路之一輸出端的一輸入端，該數位信號路徑包含一數位校正元件；以及 一數位求和節點，該數位求和節點經組態以將該積分數位信號與來自該數位信號路徑之一輸出信號組合以產生該數位迴路濾波器輸出信號。
  24. 如請求項19之混合式迴路濾波器，其中，該混合式迴路濾波器包含： 一第一類比積分器電路，經組態以接收該類比輸入信號且輸出一第一積分類比輸出信號； 一第二類比積分器電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端，該第二類比積分器電路經組態以輸出一第二積分類比輸出信號； 一第三類比積分器電路，具有耦接至該第二類比積分器電路之一輸出端的一輸入端，該第三類比積分器電路經組態以輸出一第三積分類比輸出信號； 一第一類比數位轉換器(ADC)電路，具有耦接至該第一類比積分器電路之該輸出端的一輸入端； 一第二類比數位轉換器(ADC)電路，具有耦接至該第二類比積分器電路之該輸出端的一輸入端； 一第三類比數位轉換器(ADC)電路，具有耦接至該第一類比積分器電路之一輸出端的一輸入端； 一第一數位信號路徑，具有耦接至該第一ADC電路之該輸出端的一輸入端，該第一數位信號路徑包含一第一數位校正元件； 一第二數位信號路徑，具有耦接至該第二ADC電路之該輸出端的一輸入端，該第二數位信號路徑包含一第二數位校正元件； 一第三數位信號路徑，具有耦接至該第三ADC電路之該輸出端的一輸入端，該第三數位信號路徑包含一第三數位校正元件；及 一數位求和節點，經組態以組合該第一數位信號路徑之一輸出信號、該第二數位信號路徑之一輸出信號及該第三數位信號路徑之一輸出信號以產生該數位迴路濾波器輸出信號。
  25. 如請求項19之混合式迴路濾波器，其中該混合式迴路濾波器包含： 一第一類比積分器電路； 一第二類比積分器電路； 一多工器電路，具有耦接至該第一類比積分器電路之一輸出端及該第二類比積分器電路之一輸出端的輸入端； 一類比數位轉換器(ADC)電路，具有耦接至該多工器電路之一輸出端的一輸入端； 一第一數位信號路徑，包含耦接至該ADC電路之該輸出端的一第一數位校正元件； 一第二數位信號路徑，包含耦接至該ADC電路之該輸出端的一第二數位校正元件；以及 一數位求和節點，該數位求和節點經組態以組合該第一數位信號路徑之一輸出信號及該第二數位信號路徑之一輸出信號且輸出一組合的數位信號。
  26. 一種積體電路，該積體電路包含如請求項1至18中任一項之PWM驅動器電路。
  27. 一種積體電路，該積體電路包含如請求項19至25中任一項之混合式迴路濾波器。
  28. 一種主機裝置，該主機裝置包含如請求項19至25中任一項之混合式迴路濾波器。
  29. 如請求項28之主機裝置，其中，該主機裝置包含一膝上型、筆記型、輕省筆電或平板電腦、一遊戲裝置、一遊戲主控台、用於一遊戲主控台之一控制器、一虛擬實境(VR)或擴增實境(AR)裝置、一行動電話、一可攜式音訊播放機、一可攜式裝置、用於一膝上型、筆記型、輕省筆電或平板電腦、一遊戲裝置、一遊戲主控台一VR或AR裝置、一行動電話、一可攜式音訊播放機或其他可攜式裝置的一附件裝置。
TW111141482A 2021-11-03 2022-11-01 包含迴路濾波器之電路 TW202329624A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163275131P 2021-11-03 2021-11-03
US63/275,131 2021-11-03
US17/898,635 2022-08-30
US17/898,635 US20230132872A1 (en) 2021-11-03 2022-08-30 Circuitry comprising a loop filter

Publications (1)

Publication Number Publication Date
TW202329624A true TW202329624A (zh) 2023-07-16

Family

ID=83995633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141482A TW202329624A (zh) 2021-11-03 2022-11-01 包含迴路濾波器之電路

Country Status (3)

Country Link
GB (1) GB2624580A (zh)
TW (1) TW202329624A (zh)
WO (1) WO2023079259A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101611543B (zh) * 2006-12-27 2012-10-10 夏普株式会社 △∑调制型数模转换器、数字信号处理方法以及av装置
US8305246B2 (en) * 2009-11-05 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Amplifier with digital input and digital PWM control loop
US9019012B2 (en) * 2011-11-18 2015-04-28 Cirrus Logic International (Uk) Limited Amplifier circuit with offset control

Also Published As

Publication number Publication date
WO2023079259A1 (en) 2023-05-11
GB202402723D0 (en) 2024-04-10
GB2624580A (en) 2024-05-22

Similar Documents

Publication Publication Date Title
US11121690B2 (en) Class D amplifier circuit
US11658623B2 (en) Class D amplifiers
US20170019122A1 (en) Digital-to-analog converter
CN103684471A (zh) 三角积分调变器以及三角积分调变方法
CN104170405A (zh) 用于播放音频信号的低噪声低功耗装置
US20220329219A1 (en) Amplifier circuitry
US11342892B2 (en) Amplifier and signal processing circuit
KR102094469B1 (ko) 디지털-아날로그 변환 장치 및 방법
TW202329624A (zh) 包含迴路濾波器之電路
US20230110804A1 (en) Low voltage system for audio amplifiers
US11539335B2 (en) Transducer driver circuitry
WO2021152298A1 (en) Loudspeaker driver systems
US20230096254A1 (en) Digital-to-analog converter calibration for audio amplifiers
US20230132872A1 (en) Circuitry comprising a loop filter
US11601760B2 (en) Loudspeaker driver systems
CN118044121A (zh) 脉宽调制驱动器电路
JP2010226454A (ja) ゲインコントロール回路及びそれを有する電子ボリューム回路
US20120119828A1 (en) Variable gain amplifier and audio device
US20230099719A1 (en) Output capacitance distortion correction for audio amplifiers
US20230100998A1 (en) Reference startup circuit for audio amplifiers
US20230102120A1 (en) Digital-to-analog converter architecture for audio amplifiers
JP6551716B2 (ja) マイクロフォン用の電子回路およびマイクロフォン
CN112088491A (zh) 调制器
US20230170850A1 (en) Class d amplifier circuitry
US10511323B1 (en) Loop filter initialization technique