TW202329440A - 攝像裝置 - Google Patents

攝像裝置 Download PDF

Info

Publication number
TW202329440A
TW202329440A TW111142335A TW111142335A TW202329440A TW 202329440 A TW202329440 A TW 202329440A TW 111142335 A TW111142335 A TW 111142335A TW 111142335 A TW111142335 A TW 111142335A TW 202329440 A TW202329440 A TW 202329440A
Authority
TW
Taiwan
Prior art keywords
substrate
bonding
electrodes
imaging device
bonding electrodes
Prior art date
Application number
TW111142335A
Other languages
English (en)
Inventor
山下浩史
羽根田雅希
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202329440A publication Critical patent/TW202329440A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本揭示之目的在於提供一種高畫質之攝像裝置。 本揭示之一實施形態之攝像裝置具備：第1基板，其具有包含進行光電轉換之複數個感測器像素之像素區域；第2基板，其積層於第1基板，按1個或複數個感測器像素之各者逐個設置，且具有輸出基於自感測器像素輸出之電荷之像素信號之複數個讀取電路；複數個第1接合電極，其等與1個或複數個感測器像素分别連接，設置於第1基板之與第2基板之接合面，且具有大致正交之第1方向及第2方向中，第1方向成為長邊方向之平面形狀；及複數個第2接合電極，其等與複數個讀取電路各者連接，設置於第2基板之與第1基板之接合面，且具有大致正交之第1方向及第2方向中第2方向成為長邊方向之平面形狀，分別與複數個第1接合電極連接。

Description

攝像裝置
本揭示係關於一種攝像裝置。
例如，於專利文獻1中，揭示有一種藉由於與相鄰之感測器像素各者之浮動擴散層(浮動擴散層：FD(Floating Diffusion))電性連接之相鄰之接合電極之間設置屏蔽電極，謀求減少由FD-FD耦合引起之信號干涉之攝像裝置。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2020-88380號公報
[發明所欲解決之問題]
然而，於具有3維構造之攝像裝置中，謀求提高畫質。
期望提供一種高畫質之攝像裝置。 [解決問題之技術手段]
本揭示之一實施形態之攝像裝置係具備：第1基板，其具有包含進行光電轉換之複數個感測器像素之像素區域；第2基板，其積層於第1基板，按1個或複數個感測器像素之各者逐個設置，且具有輸出基於自感測器像素輸出之電荷之像素信號之複數個讀取電路；複數個第1接合電極，其等與1個或複數個感測器像素各者連接，設置於第1基板之與第2基板之接合面，且具有大致正交之第1方向及第2方向中，第1方向成為長邊方向之平面形狀；及複數個第2接合電極，其等與複數個讀取電路分別連接，設置於第2基板之與第1基板之接合面，且具有大致正交之第1方向及第2方向中，第2方向成為長邊方向之平面形狀，分別與複數個第1接合電極連接。
於本揭示之一實施形態之攝像裝置中，於積層之第1基板與第2基板中，於第1基板之與第2基板之接合面，設置與1個或複數個感測器像素分別連接，且具有大致正交之第1方向及第2方向中，第1方向成為長邊方向之平面形狀之複數個第1接合電極，且於第1基板之與第2基板之接合面，設置與複數個讀取電路分別連接，設置於第2基板之與第1基板之接合面，且具有大致正交之第1方向及第2方向中第2方向成為長邊方向之平面形狀，與複數個第1接合電極分別連接之複數個第2接合電極。藉此，放大相鄰之接合電極間之距離，減小相鄰之接合電極間之電容。
以下，對用以實施本揭示之形態，參照圖式進行詳細說明。另，說明按以下之順序進行。 1.實施形態(於第1基板與第2基板之接合面之各者設置具有彼此不同之方向成為長邊方向之平面形狀之接合電極之攝像裝置之例) 2.變化例 2-1.變化例1(接合電極之形狀之其他例) 2-2.變化例2(接合電極之形狀之其他例) 2-3.變化例3(接合電極之形狀之其他例) 2-4.變化例4(接合電極之形狀之其他例) 2-5.變化例5(接合電極之形狀之其他例) 2-6.變化例6(電路構成之其他例) 2-7.變化例7(像素共有單位之構成之其他例) 2-8.變化例8(像素共有單位之構成之其他例) 2-9.變化例9(像素共有單位之構成之其他例) 2-10.變化例10(像素共有單位之構成之其他例) 2-11.變化例11(像素共有單位之構成之其他例) 3.適用例 4.應用例
＜1.實施形態＞ [攝像裝置之構成] 圖1係表示本揭示之實施形態之攝像裝置1之概略構成之一例者。攝像裝置1例如具備3個基板(第1基板10、第2基板20、第3基板30)。攝像裝置1係貼合3個基板(第1基板10、第2基板20、第3基板30)而構成之3維構造之攝像裝置。第1基板10、第2基板20及第3基板30以該順序積層。
第1基板10於半導體基板11具有進行光電轉換之複數個感測器像素12。複數個感測器像素12於第1基板10之像素區域13內設置成矩陣狀。第1基板10例如具有於列方向延伸之複數條驅動配線14。複數條驅動配線14與垂直驅動電路32a(後述)電性連接。
第2基板20於半導體基板21，按1個或複數個感測器像素12之各者，逐個具有輸出以自感測器像素12輸出之電荷為基礎之像素信號之讀取電路22。複數個讀取電路22於第2基板20之讀取電路區域23內設置成矩陣狀。第2基板20例如具有於列方向延伸之複數條驅動配線、與於行方向延伸之複數條垂直信號線VSL(後述)。設置於第2基板20之複數條驅動配線與後述之垂直驅動電路32a電性連接。複數條垂直信號線VSL與後述之行信號處理電路32b電性連接。
第3基板30於半導體基板31具有邏輯電路32、升壓電路33。邏輯電路32控制各感測器像素12及各讀取電路22，且處理自各讀取電路22獲得之像素信號。邏輯電路32例如圖2所示，具有垂直驅動電路32a、行信號處理電路32b、水平驅動電路32c及系統控制電路32d。邏輯電路32將於每個感測器像素12獲得之輸出電壓Vout輸出至外部。
垂直驅動電路32a例如以列單位依序選擇複數個感測器像素12。垂直驅動電路32a例如與複數條驅動配線14電性連接，藉由對複數條驅動配線14依序輸出選擇信號，以列單位依序選擇複數個感測器像素12。
行信號處理電路32b例如對自藉由垂直驅動電路32a選擇之列之各感測器像素12輸出之像素信號實施相關二重採樣(Correlated Double Sampling：CDS)處理。行信號處理電路32b例如藉由實施CDS處理，抽出像素信號之信號位準，保持與各感測器像素12之受光量相應之像素資料。行信號處理電路32b例如與後述之複數條垂直信號線VSL電性連接，經由複數條垂直信號線VSL，自藉由垂直驅動電路32a選擇之列之各感測器像素12取得像素信號。行信號處理電路32b例如按各垂直信號線VSL具有ADC(analog-to-digital：類比轉數位)，將經由複數條垂直信號線VSL取得之類比之像素信號轉換至數位之像素信號。
水平驅動電路32c例如將保持於行信號處理電路32b之像素資料依序作為輸出電壓Vout輸出至外部。系統控制電路32d例如控制邏輯電路32內之各區塊(垂直驅動電路32a、行信號處理電路32b及水平驅動電路32c)之驅動。升壓電路33例如產生特定大小之電源電位VDD。
圖3係表示感測器像素12及讀取電路22之一例者。以下，如圖3所示，例如，對配置成2列×2行之4個感測器像素12共有1個讀取電路22之情形進行說明。此處，「共有」意指複數個感測器像素12之輸出被輸入至共通之讀取電路22。
各感測器像素12具有彼此共通之構成要件。於圖3，為了彼此區別各感測器像素12之構成要件，於各感測器像素12之構成要件之符號之末尾標註識別序號(1、2、3、4)。以下，雖於有必要彼此區別各感測器像素12之構成要件之情形時，於各感測器像素12之構成要件之符號之末尾標註識別序號，但於無需彼此區別各感測器像素12之構成要件之情形時，省略各感測器像素12之構成要件之符號之末尾之識別序號。
各感測器像素12例如具有：光電二極體PD；傳送電晶體TR，其與光電二極體PD電性連接；及浮動擴散區FD，其暫時保持經由傳送電晶體TR自光電二極體PD輸出之電荷。例如，對共有讀取電路22之複數個感測器像素12，設置1個浮動擴散區FD。另，亦可對1個感測器像素12設置1個浮動擴散區FD。於該情形時，於共有讀取電路22之複數個感測器像素12設置將各浮動擴散區FD彼此電性連接之配線。
光電二極體PD進行光電轉換，產生與受光量相應之電荷。光電二極體PD之陰極與傳送電晶體TR之源極電性連接，光電二極體PD之陽極與半導體基板11中成為基準電位VSS之區域(後述之p井區域41)電性連接。傳送電晶體TR之汲極與浮動擴散區FD電性連接，傳送電晶體TR之閘極經由驅動配線14及後述之貫通配線42與邏輯電路32電性連接。傳送電晶體TR係例如CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)電晶體。
浮動擴散區FD係暫時保持經由傳送電晶體TR自光電二極體PD輸出之電荷之浮動擴散區域。於浮動擴散區FD連接有讀取電路22之輸入端。具體而言，於浮動擴散區FD連接後述之重設電晶體RST，且經由後述之放大電晶體AMP及後述之選擇電晶體SEL連接垂直信號線VSL。於浮動擴散區FD產生電容Cfd。電容Cfd例如圖3所示，於連接各感測器像素12與FD接合電極17之配線、與第1基板10中成為基準電位VSS之區域(例如p井區域41)之間產生。
讀取電路22例如具有重設電晶體RST、選擇電晶體SEL、及放大電晶體AMP。另，選擇電晶體SEL亦可根據需要省略。重設電晶體RST之源極(讀取電路22之輸入端)與浮動擴散區FD電性連接，重設電晶體RST之汲極經由後述之貫通配線43與施加電源電位VDD之配線、及放大電晶體AMP之汲極電性連接。重設電晶體RST之閘極經由貫通配線42與邏輯電路32電性連接。放大電晶體AMP之源極與選擇電晶體SEL之汲極電性連接，放大電晶體AMP之閘極與重設電晶體RST之源極電性連接。選擇電晶體SEL之源極(讀取電路22之輸出端)經由垂直信號線VSL及貫通配線42與邏輯電路32電性連接，選擇電晶體SEL之閘極經由貫通配線42與邏輯電路32電性連接。
傳送電晶體TR於傳送電晶體TR成為接通狀態時，將光電二極體PD之電荷傳送至浮動擴散區FD。重設電晶體RST將浮動擴散區FD之電位重設為特定之電位。若重設電晶體RST成為接通狀態，則將浮動擴散區FD之電位重設為電源電位VDD。選擇電晶體SEL控制來自讀取電路22之像素信號之輸出時序。放大電晶體AMP產生與保持於浮動擴散區FD之電荷之位準相應之電壓之信號，作為像素信號。放大電晶體AMP構成源極跟隨型之放大器，輸出與由光電二極體PD產生之電荷之位準相應之電壓之像素信號。放大電晶體AMP若選擇電晶體SEL成為接通狀態，則放大浮動擴散區FD之電位，將與該電位相應之電壓經由垂直信號線VSL輸出至邏輯電路32。重設電晶體RST、放大電晶體AMP及選擇電晶體SEL係例如CMOS電晶體。
另，選擇電晶體SEL亦可設置於電源線VDD與放大電晶體AMP之間。於該情形時，重設電晶體RST之汲極與施加電源電位VDD之配線、及選擇電晶體SEL之汲極電性連接。選擇電晶體SEL之源極與放大電晶體AMP之汲極電性連接，選擇電晶體SEL之閘極經由貫通配線42與邏輯電路32電性連接。放大電晶體AMP之源極(讀取電路22之輸出端)經由垂直信號線VSL及貫通配線42與邏輯電路32電性連接，放大電晶體AMP之閘極與重設電晶體RST之源極電性連接。
圖4係表示攝像裝置1之垂直方向之剖面構成之一例者。於圖4例示有於攝像裝置1中，與像素區域13(感測器像素12)對向之部位之剖面構成、與像素區域13之周邊區域之剖面構成。攝像裝置1係將第1基板10、第2基板20及第3基板30以該順序積層而構成，進而，於第1基板10之背面側(光入射面側)具備彩色濾光片層40及受光透鏡50。彩色濾光片層40及受光透鏡50分別例如按感測器像素12之各者逐個設置。即，攝像裝置1係背面照射型之攝像裝置。
第1基板10係於半導體基板11上積層絕緣層19而構成。第1基板10具有絕緣層19作為層間絕緣膜。絕緣層19設置於半導體基板11、與第2基板20之間。絕緣層19相當於本揭示之「第1層間絕緣膜」之一具體例。第1基板10於絕緣層19內具有複數條驅動配線14。複數條驅動配線14於配置成矩陣狀之複數個感測器像素12中按各列逐個設置。半導體基板11由矽基板構成。半導體基板11例如於表面之一部分及其附近，具有p井區域41，於其以外之區域(較p井區域41更深之區域)具有與p井區域41不同之導電型發光二極體PD。p井區域41由p型之半導體區域構成。發光二極體PD由與p井區域41不同之導電型(具體而言n型)之半導體區域構成。半導體基板11於p井區域41內，具有浮動擴散區FD，作為與p井區域41不同之導電型(具體而言n型)之半導體區域。
第1基板10於每個感測器像素12具有發光二極體PD及傳送電晶體TR，於1個或複數個感測器像素12之各者具有浮動擴散區FD。第1基板10成為於半導體基板11之表面側(光入射面側之相反側、第2基板20側)之部分，設置傳送電晶體TR及浮動擴散區FD之構成。第1基板10具有分離各感測器像素12之元件分離部。元件分離部於半導體基板11之法線方向(相對於半導體基板11之表面垂直之方向)延伸而形成。元件分離部設置於彼此相鄰之2個感測器像素12之間。元件分離部將相互相鄰之感測器像素12彼此電性分離。元件分離部例如藉由氧化矽構成。第1基板10例如進而具有與半導體基板11之背面接觸之固定電荷膜。固定電荷膜為了抑制由半導體基板11之受光面側之界面準位引起之暗電流之產生，而帶負電。固定電荷膜例如由具有負之固定電荷之絕緣膜形成。作為此種絕緣膜之材料，例如，例舉氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。藉由固定電荷膜誘發之電場，於半導體基板11之受光面側之界面形成電洞累積層。藉由該電洞累積層，抑制來自界面之電子之產生。彩色濾光片層40設置於半導體基板11之背面側。彩色濾光片層40例如與固定電荷膜接觸設置，介隔固定電荷膜設置於與感測器像素12對向之位置。受光透鏡50例如與彩色濾光片層40接觸設置，介隔彩色濾光片層40及固定電荷膜設置於與感測器像素12對向之位置。
第1基板10於絕緣層19內具有複數條FD貫通配線15及複數條VSS貫通配線16。複數條FD貫通配線15及複數條VSS貫通配線貫通絕緣層19。各VSS貫通配線16配置於複數條FD貫通配線15中彼此相鄰之2條FD貫通配線15之間隙。第1基板10進而於絕緣層19內，具有複數個FD接合電極17及複數個VSS接合電極18。複數個FD接合配線17及複數個VSS接合電極18一同露出於絕緣層19之表面。FD接合電極17相當於本揭示之「第1接合電極」之一具體例。VSS接合電極18相當於本揭示之「第1屏蔽電極」之一具體例。複數條FD貫通配線15及複數條VSS貫通配線16設置於與像素區域13對向之區域。各VSS接合電極18例如形成於與各FD接合電極17同一面內。VSS接合電極18配置於複數個FD接合電極17中彼此相鄰之2個FD接合電極17之間隙。
於對共有讀取電路22之複數個感測器像素12，設置1個浮動擴散區FD之情形時，複數條FD貫通配線15按共有讀取電路22之複數個感測器像素12之各者逐個設置。於對1個感測器像素12設置1個浮動擴散區FD之情形時，複數條FD貫通配線15按每個感測器像素12逐條設置。
各FD貫通配線15與浮動擴散區FD、及FD接合電極17連接。於對共有讀取電路22之複數個感測器像素12，設置1個浮動擴散區FD之情形時，複數條VSS貫通配線16按共有讀取電路22之複數個感測器像素12之各者逐個設置。於對1個感測器像素12設置1個浮動擴散區FD之情形時，複數條VSS貫通配線16按每個感測器像素12逐條設置。各VSS貫通配線16與p井區域41、及VSS接合電極18連接。於任意情況中，複數條VSS貫通配線16亦可按每個讀取電路22逐條設置。
第2基板20係於半導體基板21上積層絕緣層28而構成。第2基板20具有絕緣層28作為層間絕緣膜。絕緣層28設置於半導體基板21、與第1基板10之間。絕緣層28相當於本揭示之「第2層間絕緣膜」之一具體例。半導體基板21由矽基板構成。第2基板20於每4個感測器像素12具有1個讀取電路22。第2基板20成為於半導體基板21之表面側之部分設置讀取電路22之構成。第2基板20將半導體基板21之表面朝向半導體基板11之表面側而貼合於第1基板10。
第2基板20於絕緣層28內具有複數條FD貫通配線26及複數條VSS貫通配線27。複數條FD貫通配線26及複數條VSS貫通配線27貫通絕緣層28。各VSS貫通配線27配置於複數條FD貫通配線26中彼此相鄰之2條FD貫通配線26之間隙。第2基板20進而於絕緣層28內，具有複數個FD接合電極24及複數個VSS接合電極25。複數個FD接合電極24及複數個VSS接合電極25一同露出於絕緣層28之表面。FD接合電極24相當於本揭示之「第2接合電極」之一具體例。VSS接合電極25相當於本揭示之「第2屏蔽電極」之一具體例。複數個FD接合電極24按第1基板10之FD接合電極17之各者逐個設置。FD接合電極24與FD接合電極17電性連接。各VSS接合電極25例如形成於與各FD接合電極24同一面內。VSS接合電極25配置於複數個FD接合電極24中彼此相鄰之2個FD接合電極24之間隙。感測器像素12及讀取電路22藉由FD接合電極17、24彼此之接合而彼此電性連接。
複數個FD接合電極24及複數條FD貫通配線26設置於與像素區域13對向之區域。複數條FD貫通配線26按各FD貫通配線15逐條設置。各FD貫通配線26與FD接合電極24、及讀取電路22(具體而言，放大電晶體AMP之閘極)連接。複數條VSS接合電極25及複數條VSS貫通配線27設置於與像素區域13對向之區域。複數條VSS貫通配線27按各VSS貫通配線16逐條設置。各VSS貫通配線27與VSS接合電極25、及於第2基板20中施加基準電位VSS之區域(讀取電路22之基準電位區域)連接。
複數個FD接合電極17及複數個FD接合電極24例如由銅形成，彼此對向配置且彼此接合。複數個VSS接合電極18及複數個VSS接合電極25例如由銅形成。各VSS接合電極18及各VSS接合電極25之詳細內容予以後述，但以彼此不接合之方式(例如，參照圖7)，例如，各VSS接合電極18例如選擇性地設置於沿行方向(Y軸方向)相鄰之FD接合電極17之間，各VSS接合電極25例如選擇性地設置於沿列方向(X軸方向)相鄰之FD接合電極24之間。
圖5係表示本實施形態之第1基板10及第2基板20之水平方向之剖面構成之一例者。
複數個FD接合電極17及複數個FD接合電極24分別具有彼此大致正交之方向(例如，X軸方向或Y軸方向)成為長邊方向之平面形狀。例如，設置於第1基板10之與第2基板20之接合面之複數個FD接合電極17如圖5所示，具有Y軸方向成為長邊之大致長方形形狀。設置於第2基板20之與第1基板10之接合面之複數個FD接合電極24如圖5所示，具有X軸方向成為長邊之大致長方形形狀。藉此，於貼合第1基板10與第2基板20時，如圖6所示，各FD接合電極17與各FD接合電極24以大致正交之方式連接。
複數個VSS接合電極18及複數個VSS接合電極25如圖7所示，以於接合面彼此不接合之方式，一者例如選擇性地設置於沿行方向相鄰之FD接合電極之間，另一者例如選擇性地設置於沿列方向相鄰之FD接合電極之間。例如，第1基板10之與第2基板20之接合面所設置之複數個VSS接合電極18分別如圖5所示，僅設置於沿Y軸方向相鄰之FD接合電極17之間。第2基板20之與第1基板10之接合面所設置之複數個VSS接合電極25分別如圖5所示，僅設置於沿X軸方向相鄰之FD接合電極24之間。
另，與複數個FD接合電極17連接之複數個FD貫通配線15及與複數個VSS接合電極18連接之複數條VSS貫通配線16如圖7所示，例如藉由通道V1及金屬層M1構成。與複數個FD接合電極24連接之複數個FD貫通配線26及與複數個VSS接合電極25連接之複數條VSS貫通配線27如圖7所示，例如藉由通道V2及金屬層M2構成。如上所述，於第1基板10之與第2基板20之接合面，於沿Y軸方向相鄰之FD接合電極17之間分別與通道V1接觸設置VSS接合電極18，但於沿X軸方向相鄰之FD接合電極17之間分別形成至通道V1，省略VSS接合電極18。又，於第2基板20之與第1基板10之接合面，於沿X軸方向相鄰之FD接合電極24之間分別與通道V2接觸設置VSS接合電極25，但於沿Y軸方向相鄰之FD接合電極24之間分別形成至通道V2，省略VSS接合電極25。
複數個VSS接合電極18及複數個VSS接合電極25與複數個FD接合電極17及複數個FD接合電極24同樣，分別具有彼此大致正交之方向(例如，X軸方向或Y軸方向)成為長邊方向之平面形狀。例如，複數個VSS接合電極18具有X軸方向成為長邊之大致長方形形狀，VSS接合電極18之長邊相對於最接近之FD接合電極17之短邊對向。例如，複數個VSS接合電極25具有Y軸方向成為長邊之大致長方形形狀，VSS接合電極25之長邊相對於最接近之FD接合電極24之短邊對向。
複數個VSS接合電極18及複數個VSS接合電極25各者之長邊之長度較複數個FD接合電極17及複數個FD接合電極24各者之長邊短。又，複數條VSS貫通配線16及複數條VSS貫通配線27之寬度與複數條VSS貫通配線16及複數條FD貫通配線26之寬度相同，或較其更狹窄。
藉由設為此種構成，於第1基板10及第2基板20之各者中，最接近之FD接合電極17與VSS接合電極18之間、FD接合電極24與VSS接合電極25之間之電極間電容C1，與將複數個FD接合電極17及複數個FD接合電極24以及複數個VSS接合電極18及複數個VSS接合電極25分別設為正方形或圓形之情形相比比較小。又，於貼合第1基板10與第2基板20時最接近之FD接合電極17與VSS接合電極25之間、FD接合電極24與VSS接合電極18之間之電極間電容C2亦同樣，與將複數個FD接合電極17及複數個FD接合電極24以及複數個VSS接合電極18及複數個VSS接合電極25分別設為正方形或圓形之情形相比比較小。
另，於本實施形態中，於第1基板10及第2基板20之各者之接合面露出VSS接合電極18或VSS接合電極25之情形時，於與各者之接合電極對向之接合面，未設置VSS接合電極25或VSS接合電極18。於該情形時，VSS貫通配線16及VSS貫通配線27分別作為相鄰之FD接合電極17之間及相鄰之FD接合電極24之間之屏蔽電極發揮功能。又，於VSS接合電極18及VSS接合電極25，作為基準電位除VSS外，亦可分別例如施加GND。
圖8係表示於貼合第1基板10與第2基板20時產生對位偏差之情形時之態樣者。於本實施形態中，如上所述，因複數個FD接合電極17及複數個FD接合電極24分別具有於彼此大致正交之方向具有長邊方向之平面形狀，故即使產生對位偏離，對應之各FD接合電極17與各FD接合電極24亦可彼此連接。
又，因設置於最接近之相鄰之FD接合電極17之間、最接近之相鄰之各FD接合電極24之間之屏蔽電極(VSS接合電極18或VSS接合電極25)分別設置於同一基板內，故未受對位偏離之影響。再者，因於最接近之相鄰之FD接合電極17之間、最接近之相鄰之各FD接合電極24之間設置於不同之基板側之屏蔽電極，與將複數個FD接合電極17及複數個FD接合電極24以及複數個VSS接合電極18及複數個VSS接合電極25分別設為正方形或圓形之情形時相比處於較遠之位置，故即使於產生對位偏離之情形時，FD接合電極與VSS接合電極亦未接觸。
再者，於本實施形態中，複數個VSS接合電極18及複數個VSS接合電極25以彼此不接合之方式僅設置於一基板側，於相鄰之FD接合電極17之間、相鄰之各FD接合電極24之間設置於不同之基板側之複數個VSS接合電極18及複數個VSS接合電極25，與將複數個FD接合電極17及複數個FD接合電極24以及複數個VSS接合電極18及複數個VSS接合電極25分別設為正方形或圓形之情形時相比離得更遠。因此，因設置於一基板側之FD接合電極、與設置於另一基板側之VSS接合電極未接觸，故可縮短連接間距。
圖9A係表示第1基板10及第2基板20之基準電位施加用配線51、52之佈局之概略圖。圖9B及圖9C係分別模式性表示設置於第1基板10及第2基板20之基準電位施加用配線51、52之平面佈局者。基準電位施加用配線51、52分別例如可設置為於列方向及行方向延伸之複數條配線彼此交叉之網狀。另，於列方向及行方向延伸之複數條配線亦可未必設置於同一配線層內，亦可遍及複數層設置。再者，例如，列順序讀取驅動之情形時，例如，基準電位施加用配線51、52亦可設為如僅於行方向並行之佈局。
包含第1基板10及第2基板20之積層體於像素區域13之周邊之區域具有貫通第1基板10及第2基板20之複數條貫通配線42。複數條貫通配線42按各第1基板10之驅動配線14逐條設置。各貫通配線42與驅動配線14、及邏輯電路32之垂直驅動電路32a連接。因此，邏輯電路32經由複數條貫通配線42控制感測器像素12及讀取電路22。各貫通配線42例如由TSV(Throuch Silicon Via：矽通孔)構成。另，替代各貫通配線42，亦可設置貫通絕緣層19之貫通配線(以下，稱為「貫通配線a」)、貫通絕緣層28之貫通配線(以下，稱為「貫通配線b」)、與貫通配線a連接之接合電極(以下，稱為「貫通配線c」)、及與貫通配線b連接之接合電極(以下，稱為「貫通配線d」)。此時，接合電極c、d例如由銅形成，接合電極c及接合電極d彼此接合。
包含第1基板10及第2基板20之積層體進而於像素區域13之周圍，具有貫通第1基板10及第2基板20之貫通配線43及貫通配線44。貫通配線43、44例如由TSV構成。貫通配線43與第3基板30之升壓電路33連接，成為電源電位VDD。電源電位VDD成為例如2.5 V～2.8 V之範圍內之值。貫通配線44與第3基板30中施加基準電位VSS之區域(第3基板30之基準電位區域)電性連接，成為基準電位VSS。基準電位VSS例如成為零伏。
第3基板30例如於半導體基板31上積層絕緣層36而構成。第3基板30具有絕緣層36作為層間絕緣膜。絕緣層36設置於半導體基板31、與第2基板20之間。半導體基板31由矽基板構成。第3基板30成為於半導體基板31之表面側(第2基板20側)之部分設置邏輯電路32之構成。第3基板30將半導體基板31之表面朝向半導體基板21之背面側而貼合於第2基板20。
圖10A係表示用以將自邏輯電路32輸出之輸出電壓Vout自攝像裝置1取出之配線構造之一例者。圖10B係表示用以將參照電位供給至升壓電路33之配線構造之一例者。圖10C係表示用以將基準電位VSS供給至第3基板30之配線構造之一例者。包含第1基板10及第2基板20之積層體於像素區域13之周圍，具有貫通第1基板10及第2基板20之開口部45a、46a、47a。於開口部45a之底面設置連接墊45b，連接墊45b與邏輯電路32之輸出端連接。例如，於連接墊45b連接接合線。於開口部46a之底面設置連接墊46b，連接墊46b與升壓電路33連接。例如，於連接墊46b連接接合線。於開口部47a之底面設置連接墊47b，連接墊47b與第3基板30中用以施加基準電位VSS之區域連接。例如，於連接墊47b連接接合線。
另，如圖11A所示，亦可於開口部45a內設置貫通配線45c。於該情形時，例如，亦可於貫通配線45c中第1基板10之表面設置連接墊45d，於連接墊45d連接接合線。又，如圖11B所示，亦可於開口部46a內設置貫通配線46c。於該情形時，例如，亦可於貫通配線46c中第1基板10之表面設置連接墊46d，於連接墊46d連接有連接墊。又，如圖11C所示，亦可於開口部47a內設置貫通配線47c。於該情形時，例如，亦可於貫通配線47c中第1基板10之表面設置連接墊47d，於連接墊47d連接接合線。
[作用、效果] 本實施形態之攝像裝置1於第1基板10之與第2基板20之接合面設置例如具有Y軸方向成為長邊之大致長方形形狀之複數個FD接合電極17，於第2基板20之與第1基板10之接合面設置例如具有X軸方向成為長邊之大致長方形形狀之複數個FD接合電極24。藉此，放大相鄰之FD接合電極17、24間之距離，減小相鄰之FD接合電極17、24間之電容。以下，對此進行說明。
2維構造之攝像裝置之1個像素之面積之微細化藉由微細製程之導入與安裝密度之提高實現。近年，為了實現攝像裝置之更小型化及像素之高密度化，而開發有一種3維構造之攝像裝置。於3維構造之攝像裝置中，例如，於積層之2個半導體基板(第1半導體基板及第2半導體基板)之一者(例如第1半導體基板)，受光部即包含發光二極體、浮動擴散層及用以讀取浮動擴散層之電壓信號之讀取電路之一部分之像素受光元件設置成2維陣列狀，於另一者(例如，第2半導體基板)，配置用以讀取浮動擴散層之電壓信號之讀取電路之一部分之像素電路元件設置成2維陣列狀，藉由各者之金屬配線接觸而電性連接。
第1半導體基板與第2半導體基板，藉由將由第1半導體基板產生之信號配線端子(例如，浮動擴散層或讀取電路輸出)與第2半導體基板之連接端子連接，信號自第1半導體基板傳達至第2半導體基板。
再者，為了防止相鄰之像素之信號端子間之信號干涉，於信號端子間配置干涉防止用之屏蔽配線，其等屏蔽配線藉由於第1半導體基板與第2半導體基板之間接觸而電性連接。對屏蔽配線例如施加基準電位(GND或VSS)。
於此種3維構造之攝像裝置中，因讀取電路形成於第1半導體基板與第2半導體基板，故可放大受光部之面積，且增大構成讀取電路之MOS-FET(例如，信號輸出元件即AMO電晶體)之元件尺寸，因而可減少由此產生之雜訊。因此，可獲得再生畫面上之動態範圍較寬、雜訊較低、高品質之圖像。
然而，於一般3維構造之攝像裝置中，施加基準電位之配線以於像素陣列內均一地施加基準電位之方式於列方向及行方向延伸，其等於列方向及行方向延伸之配線交叉，以一體化為網眼狀之方式配置。具體而言，例如，於配置讀取電路之半導體基板上，施加基準電位之金屬配線於行方向延伸，於有受光部之半導體基板上，施加基準電位之金屬配線於列方向延伸，再者，處於其等2個半導體基板上之基準電位施加用金屬配線經由連接2個半導體基板之連接墊電性連接，藉此，基準電位施加用金屬配線於矩陣2維方向連接成網眼狀。
於上述技術中，每一信號端子與沿矩陣方向相鄰之至少4個像素之信號端子之間配置屏蔽配線，於各者之半導體基板之接合面設置與信號端子與屏蔽配線之各者連接之連接墊。藉此，2個半導體基板電性連接。然而，於要求高解析度之圖像之攝像裝置中，因像素數較多，像素尺寸較小，故於信號端子之連接墊之間配置屏蔽配線之連接墊之餘裕變少。
尤其，於連接2個半導體基板時連接製程之對位偏離量，因接合製程為晶圓體晶圓之接合製程，故於像素尺寸縮小之攝像裝置中，連接墊之間距、與對位偏離量變近，難以於信號端子之連接墊之間配置屏蔽配線之連接墊。例如，若於信號端子之連接墊之間配置屏蔽配線之連接墊時對位偏離較大，則由信號端子之連接墊與屏蔽配線之連接墊接觸引起無法於2個半導體基板間傳達信號，造成再生圖像上產生顯著之圖像不良之問題。
相對於此，於本實施形態中，於第1基板10及第2基板20之各者之接合面分別設置具有彼此大致正交之方向(例如，X軸方向或Y軸方向)成為長邊之大致長方形形狀之複數個FD接合電極17及複數個FD接合電極24。藉此，可放大相鄰之FD接合電極17、24間之距離，減小相鄰之FD接合電極17、24間之電容。
藉由以上，於本實施形態之攝像裝置1中，抑制分別相鄰之FD接合電極17、24間之信號干涉。因此，可提供一種高畫質之攝像裝置。
又，於本實施形態之攝像裝置1中，將分別設置於相鄰之FD接合電極17之間、相鄰之FD接合電極24之間之複數個VSS接合電極18及複數個VSS接合電極25分別以於接合面彼此不接合之方式，例如，一者選擇性地設置於沿行方向相鄰之FD接合電極之間，另一者選擇性地設置於沿列方向相鄰之FD接合電極之間。再者，將複數個VSS接合電極18及複數個VSS接合電極25與複數個FD接合電極17及複數個FD接合電極24同樣，分別設為彼此大致正交之方式成為長邊之大致長方形形狀，VSS接合電極18之長邊相對於最接近之FD接合電極17之短邊對向，VSS接合電極25之長邊相對於最接近之FD接合電極24之短邊對向。
藉此，可減少第1基板10及第2基板20之各者中最接近之FD接合電極17與VSS接合電極18之間、FD接合電極24與VSS接合電極25之間之電極間電容。又，可減少貼合第1基板10與第2基板20時最接近之FD接合電極17與VSS接合電極25之間、FD接合電極24與VSS接合電極18之間之電極間電容。因此，可進一步抑制彼此相鄰之FD接合電極17、24間之信號干涉，且可進一步提高畫質。
再者，於本實施形態之攝像裝置1中，藉由設為上述構成，即使於貼合第1基板10與第2基板20時產生對位偏離之情形時，亦可減少不同之接合電極間之導通風險。因此，可縮小像素尺寸。
以下，對上述實施形態之顯示裝置1之變化例1～11及適用例以及應用例進行說明。另，於以下之變化例中，對與上述實施形態共通之構成標註同一符號。
＜2.變化例＞ (2-1.變化例1) 圖12係表示本揭示之變化例1之第1基板10及第2基板20之水平方向之剖面構成之一例者。圖13係表示於接合圖12所示之第1基板10與第2基板20時之水平方向之剖面構成者。圖14係表示圖13所示之攝像裝置之垂直方向之剖面構成者。
於上述實施形態中，例如圖7所示，顯示於藉由較各者之接合電極寬度更窄之通道V1、V2及金屬層M1、M2構成之複數條FD貫通配線15、26及複數條VSS貫通配線16、27，分別設置具有於接合面中彼此大致正交之方向(例如，X軸方向或Y軸方向)成為長邊之大致長方形形狀之複數個FD接合電極17及複數個FD接合電極24以及複數個VSS接合電極18及複數個VSS接合電極25之例，但並非限定於此者。
例如，第1基板10與第2基板20亦可藉由連接構成各FD貫通配線15、26之通道V1、V2而電性連接。此時，通道V1、V2之平面形狀設為與上述實施形態之複數個FD接合電極17及複數個FD接合電極24以及複數個VSS接合電極18及複數個VSS接合電極25同樣之形狀。
(2-2.變化例2) 圖15係表示本揭示之變化例2之第1基板10及第2基板20之水平方向之剖面構成之一例者。於上述實施形態中，雖顯示將複數個FD接合電極17及複數個FD接合電極24設為大致長方形形狀之例，但複數個FD接合電極17及複數個FD接合電極24之形狀並非限定於此者。
複數個FD接合電極17及複數個FD接合電極24之形狀具有彼此大致正交之方向(例如，X軸方向或Y軸方向)成為長邊方向之平面形狀即可，例如圖15所示，亦可設為於彼此大致正交之方向(例如，X軸方向或Y軸方向)具有長軸之大致橢圓形狀。
另，各VSS接合電極18、25亦同樣，例如，亦可設為於彼此大致正交之方向(例如，X軸方向或Y軸方向)具有長軸之大致橢圓形狀。
(2-3.變化例3) 圖16係表示本揭示之變化例3之第1基板10及第2基板20之水平方向之剖面構成之一例者。於上述實施形態中，雖顯示將複數個FD接合電極17及複數個FD接合電極24設為大致長方形形狀之例，但複數個FD接合電極17及複數個FD接合電極24之形狀並非限定於此者。
複數個FD接合電極17及複數個FD接合電極24之形狀具有彼此大致正交之方向(例如，X軸方向或Y軸方向)成為長邊方向之平面形狀即可，例如圖16所示，亦可設為於彼此大致正交之方向(例如，X軸方向或Y軸方向)延伸之對角線長於沿另一方向延伸之對角線之大致菱形形狀。
另，各VSS接合電極18、25亦同樣，例如，亦可設為於彼此大致正交之方向(例如，X軸方向或Y軸方向)延伸之對角線長於沿另一方向延伸之對角線之大致菱形形狀。
(2-4.變化例4) 圖17係表示本揭示之變化例4之第1基板10及第2基板20之水平方向之剖面構成之一例者。於上述實施形態中，雖顯示將複數個FD接合電極17及複數個FD接合電極24設為大致長方形形狀之例，但複數個FD接合電極17及複數個FD接合電極24之形狀並非限定於此者。
例如，複數個FD接合電極17及複數個FD接合電極24亦可分別如圖17所示，於對向之長邊之大致中央設置大致圓形之加寬部17X、24X。
藉此，各FD接合電極17與各FD接合電極24之接觸面積變大，可減少各FD接合電極17與各FD接合電極24之間之接觸不良之產生概率。因此，除上述實施形態之效果外，可提高可靠性。
另，圖18係表示於圖17所示之攝像裝置中實際設想之第1基板及第2基板之水平方向之剖面構成者。複數個FD接合電極17及複數個FD接合電極24分別成為具有相對於大致圓形之加寬部17X、24X於一方向(例如，X軸方向或Y軸方向)突出之突出部17Y、24Y之形狀，於加寬部17X與突出部17Y之間、加寬部24X與突出部24Y之間分別形成回折點。
(2-5.變化例5) 圖19係表示本揭示之變化例5之第1基板10及第2基板20之水平方向之剖面構成之一例者。圖20係表示本揭示之變化例5之第1基板10及第2基板20之水平方向之剖面構成之其他例者。於上述實施形態中，雖顯示將複數個FD接合電極17及複數個FD接合電極24設為大致長方形形狀之例，但複數個FD接合電極17及複數個FD接合電極24之形狀並非限定於此者。
例如，複數個FD接合電極17及複數個FD接合電極24亦可分別如圖19所示，設為分別於X軸方向或Y軸方向延伸之直線部分之長度彼此不同之十字形狀。
再者，與上述變化例4組合，如圖20所示，亦可於十字形狀之複數個FD接合電極17及複數個FD集合電極24之大致中央設置大致圓形之加寬部17X、24X。另，加寬部17X、24X未必為圓形。實際上，於構成十字形狀之直線部分之間加寬部17X、24X擴大，例如，設想如圖16所示之大致菱形形狀之複數個FD接合電極17及複數個FD接合電極24之各者之各邊朝中心凹陷之形狀。
藉此，各FD接合電極17與各FD接合電極24之接觸面積變大，可減少各FD接合電極17與各FD接合電極24之間之接觸不良之產生概率。因此，除上述實施形態之效果外，可提高可靠性。
(2-6.變化例6) 圖21係表示上述實施形態及其變化例6之攝像裝置1之電路構成之一例者。本變化例之攝像裝置1係行並列ADC搭載之CMOS影像感測器。
如圖21所示，本變化例之固體攝像裝置1成為除包含光電轉換元件之複數個感測器像素12以矩陣狀(矩陣狀(Matrix))2維配置之像素區域13外，具有垂直驅動電路32a、行信號處理電路32b、參照電壓供給部38、水平驅動電路32c、水平輸出線37及系統控制電路32d之構成。
於該系統構成中，系統控制電路32d基於主時脈MCK，產生成為垂直驅動電路32a、行信號處理電路32b、參照電壓供給部38及水平驅動電路32c等之動作之基準之時脈信號或控制信號等，賦予至垂直驅動電路32a、行信號處理電路32b、參照電壓供給部38及水平驅動電路32c等。
又，垂直驅動電路32a與像素區域13之各感測器像素12一同形成於第1基板10，再者，亦形成於形成有讀取電路22之第2基板20。行信號處理電路32b、參照電壓供給部38、水平驅動電路32c、水平輸出線37及系統控制電路32d形成於第3基板30。
作為感測器像素12，此處雖省略圖示，但例如，除發光二極體PD外，可使用具有將由光電二極體PD光電轉換而獲得之電荷傳送至浮動擴散區FD之傳送電晶體TR之構成。又，作為讀取電路22，此處雖省略圖示，但例如，可使用具有控制浮動擴散區FD之電位之重設電晶體RST、輸出與浮動擴散區FD之電位相應之信號之放大電晶體AMP、及用以進行像素選擇之選擇電晶體SEL之3個電晶體構成者。
於像素區域13，2維配置感測器像素12，且對該m列n行之像素配置按各列配線驅動配線14，按各行配線垂直信號線VSL。複數條驅動配線14之各一端與垂直驅動電路32a之各列所對應之各輸出端連接。垂直驅動電路32a由移位暫存器等構成，經由複數條驅動配線14，進行像素區域13之列位址或列掃描之控制。
行信號處理電路32b例如具有設置於像素陣列部13之每一像素行，即每條垂直信號線VSL之ADC(Analog digital converter：類比數位轉換器)35-1～35-m，將自像素區域13之各感測器像素12對每行輸出之類比信號轉換為數位信號而輸出。
參照電壓供給部38例如具有DAC(數位-類比轉換電路)38A，作為產生位準隨著時間之經過以傾斜狀變化之所謂斜坡(RAMP)波形之參照電壓Vref的機構。另，作為產生斜坡波形之參照電壓Vref的機構，並非限定於DAC38A。
DAC38A於自系統控制電路32d賦予之控制信號CS1之控制下，基於自該系統控制電路32d賦予之時脈CK，產生斜坡波形之參照電壓Vref，並供給至行處理電路32b之ADC35-1～35-m。
另，ADC35-1～35-m之各者成為可選擇性進行以讀取感測器像素12全部之資訊之循序掃描方式之通常訊框率模式、及與通常訊框率模式時相比，將感測器像素12之曝光時間設定為1／N，將訊框率提高至N倍，例如2倍之高速訊框率模式之各動作模式所對應之AD轉換動作之構成。該動作模式之切換係藉由自系統控制電路32d賦予之控制信號CS2、CS3之控制而執行。又，自外部之系統控制器(未圖示)，對系統控制電路32d賦予用於切換通常訊框率模式與高速訊框率模式之各動作模式之指示資訊。
ADC35-1～35m成為全部相同之構成，此處，列舉ADC35-m為例進行說明。ADC35-m成為具有比較器35A、計數機構即例如上數／下數計數器(圖中，記為U／DCNT)35B、傳送開關35C及記憶體裝置35D之構成。
比較器35A比較與自像素區域13之第n行之各感測器像素12輸出之信號相應之垂直信號線VSL之信號電壓Vx、與自參照電壓供給部38供給之斜坡波形之參照電壓Vref，例如，於參照電壓Vref大於信號電壓Vx時輸出Vco成為“H”位準，於參照電壓Vref為信號電壓Vx以下時輸出Vco成為“L”位準。
上數／下數計數器35B係非同步計數器，於自系統控制電路32d賦予之控制信號CS2之控制下，藉由與DAC38A同時自系統控制電路32d被賦予時脈CK，且與該時脈CK同步進行下數(DOWN)計數或上數(UP)計數，而測量由比較器35A之比較動作之開始至比較動作之結束之比較期間。
具體而言，於通常訊框率模式中，於來自1個感測器像素12之信號之讀取動作中，藉由於第1次之讀取動作時進行下數計數而測量第1次之讀取時之比較時間，藉由於第2次讀取動作時進行上數計數而測量第2次之讀取時之比較時間。
另一方面，於高速訊框率模式下，預先保持某列之感測器像素12相關之計數結果不變，接著，關於下一列之感測器像素12，藉由於自前一次之計數結果進行第1次之讀取動作時進行下數計數而測量第1次讀取時之比較時間，藉由於第2次讀取動作時進行上數計數而測量第2次讀取時之比較時間。
傳送開關35C於自系統控制電路32d賦予之控制信號CS3之控制下，於通常訊框率模式下，於某列之感測器像素12相關之上數／下數計數器35B之計數動作結束之時點，變為接通(閉)狀態，將該上數／下數計數器35B之計數結果傳送至記憶體裝置35D。
另一方面，例如於N=2之高速訊框率下，於某列之感測器像素12相關之上數／下數計數器35B之計數動作結束之時點保持斷開(開)狀態不變，接著，於下一列之感測器像素12相關之上數／下數計數器35B之計數動作結束之時點變為接通狀態，將該上數／下數計數器35B之垂直2個像素量相關之計數結果傳送至記憶體裝置35D。
如此，自像素區域13之各感測器像素12經由垂直信號線VSL對每行供給之類比信號藉由ADC35-1～35-m之比較器35A及上數／下數計數器35B之各動作，而轉換為N位元之數位信號並儲存於記憶體裝置35D。
水平驅動電路32c由移位暫存器等構成，進行行信號處理電路32b之ADC35-1～35-m之行位址或行掃描之控制。於該水平驅動電路32c之控制下，由各ADC35-1～35-m進行AD轉換後之N位元之數位信號依序被讀取至水平輸出線37，並作為攝像資料經由該水平輸出線37輸出。
另，雖因未與本揭示直接關聯故未特別圖示，但亦可將對經由水平輸出線37輸出之攝像資料實施各種之信號處理之電路等設置於上述構成要件以外。
於上述構成之本變化例之行並列ADC搭載之攝像裝置1中，因可將上數／下數計數器35B之計數結果經由傳送開關35C選擇性地傳送至記憶體裝置35D，故可獨立控制上數／下數計數器35B之計數動作、與該上數／下數計數器35B之計數結果之向水平輸出線37之讀取動作。
(2-7.變化例7) 圖22係表示上述實施形態及本揭示之變化例7之攝像裝置1之感測器像素及讀取電路之構成之一例者。於上述實施形態中，雖顯示4個感測器像素12共有1個讀取電路22之例，但並非限定於此者。
例如圖22所示，亦可對每1個感測器像素12設置1個讀取電路22。於圖22中，對1個浮動擴散區FD，配置1個發光二極體PD0及1個傳送電晶體TR0，對於第1基板10與第2基板20之間被分斷之各者之屏蔽配線(例如，VSS貫通配線16、27)一同施加基準電位(GND或VSS)。
(2-8.變化例8) 圖23係表示上述實施形態及本揭示之變化例8之攝像裝置1之感測器像素及讀取電路之構成之一例者。於上述實施形態中，雖顯示4個感測器像素12共有1個讀取電路22之例，但並非限定於此者。
例如圖23所示，亦可對每2個感測器像素12設置1個讀取電路22。於圖23中，對1個浮動擴散區FD，分別配置2個發光二極體PD0、PD1及1個傳送電晶體TR0、TR1，對於第1基板10與第2基板20之間被分斷之各者之屏蔽配線(例如，VSS貫通配線16、27)一同施加基準電位(GND或VSS)。
(2-9.變化例9) 圖24係表示上述實施形態及本揭示之變化例9之攝像裝置1之感測器像素及讀取電路之構成之一例者。於上述實施形態中，雖顯示對第2基板20側之屏蔽配線(例如，VSS貫通配線27)施加基準電位VSS之例，但並非限定於此者。
例如圖24所示，亦可對每4個感測器像素12設置1個讀取電路22，對第2基板20側之屏蔽配線(例如，VSS貫通配線27)施加基準電位(GND或VSS)，對第1基板10側之屏蔽配線(例如，VSS貫通配線16)施加其他之電壓，例如，亦可施加低於VSS之電壓。又，第2基板20之電源電壓亦可對放大電晶體AMP之電源(VDD1)與重設電晶體RST之電源(VDD2)施加不同之電壓。
(2-10.變化例10) 圖25係表示上述實施形態及本揭示之變化例10之攝像裝置1之感測器像素及讀取電路之構成之一例者。於上述實施形態中，雖顯示對第1基板10側之屏蔽配線(例如，VSS貫通配線16)施加基準電位(GND或VSS)，對第2基板20側之屏蔽配線(例如，VSS貫通配線27)施加基準電位VSS之例，但並非限定於此者。
例如圖25所示，亦可對每4個感測器像素12設置1個讀取電路22，對第1基板10側之屏蔽配線(例如，VSS貫通配線16)施加基準電位(GND或VSS)，對第2基板20側之屏蔽配線(例如，VSS貫通配線27)施加其他之電壓，例如，亦可施加低於VSS之電壓。又，第1基板10之電源電壓亦可對放大電晶體AMP之電源(VDD1)與重設電晶體RST之電源(VDD2)施加不同之電壓。
(2-11.變化例11) 圖26係表示於上述實施形態中說明之攝像裝置1之感測器像素12與讀取電路22之連接部分之態樣之一例者。圖27係表示本揭示之變化例12之攝像裝置1之感測器像素12與讀取電路22之連接部分之態樣之其他例者。於圖26中，雖顯示像素信號為浮動擴散區FD端子上之情形，但如圖27所示，像素信號亦可為讀取電路22之輸出端子(例如，Vsig)上者。
如圖26所示，於將浮動擴散區FD於2個矽基板間(半導體基板11與半導體基板21之間)連接之構造之情形時，有浮動擴散區FD之端子、與其他端子之間之電容增加，像素之轉換效率降低之虞。相對於此，如本變化例所示，於將放大電晶體AMP之輸出端子於2個矽基板間連接之構造之情形時，因浮動擴散區FD之端子之電容與一般之攝像裝置同等，故可防止轉換效率之降低。
(其他變化例) 又，亦可組合該等變化例中之2個以上。
＜3.適用例＞ 圖28係表示具備上述實施形態及其變化例之攝像裝置1之攝像系統3之概略構成之一例者。
攝像系統3係例如數位靜態相機或攝影機等之攝像裝置、或智慧型手機或平板型終端等之行動終端裝置等之電子機器。攝像系統3例如具備上述實施形態及其變化例之攝像裝置1、光學系統141、快門裝置142、控制電路143、DSP電路144、訊框記憶體145、顯示部146、記憶部147、操作部148及電源部149。於攝像系統3中，上述實施形態及其變化例之攝像裝置1、DSP電路144、訊框記憶體145、顯示部146、記憶部147、操作部148及電源部149經由匯流排線150而相互連接。
光學系統141係具有1片或複數片透鏡而構成，將來自被攝體之光(入射光)導入攝像裝置1，成像於攝像裝置1之受光面。快門裝置142配置於光學系統141及攝像裝置1之間，根據控制電路143之控制，控制對攝像裝置1之光照射期間及遮光期間。攝像裝置1根據經由光學系統141及快門裝置142成像於受光面之光，於特定期間累積信號電荷。累積於攝像裝置1之信號電荷作為圖像資料，根據自控制電路143供給之驅動信號(時序信號)而傳送。控制電路143輸出控制攝像裝置1之傳送動作及快門裝置142之快門動作之驅動信號，驅動攝像裝置1及快門裝置142。
DSP電路144係處理自攝像裝置1輸出之圖像資料之信號處理電路。訊框記憶體145以訊框單位暫時保持藉由DSP電路144處理之圖像資料。顯示部146包含例如液晶面板或有機EL(Electro Luminescence：電致發光)面板等之面板型顯示裝置，顯示以攝像裝置1所拍攝之動態圖像或靜態圖像。記憶部147將由攝像裝置1拍攝之動態圖像或靜態圖像之圖像資料記錄於半導體記憶體或硬碟等之記錄媒體。操作部148根據使用者之操作，發出攝像系統3具有之各種功能相關之操作指令。電源部149將成為攝像裝置1、DSP電路144、訊框記憶體145、顯示部146、記憶部147及操作部148之動作電源之各種電源適當供給至該等供給對象。
接著，對攝像系統3之攝像順序進行說明。
圖29係表示攝像系統3之攝像動作之流程圖之一例。使用者藉由操作操作部148指示攝像開始(步驟S101)。如此，操作部148將攝像指令發送至控制電路143(步驟S102)。控制電路143若接收攝像指令，則開始快門裝置142及攝像裝置1之控制。攝像裝置1(具體而言系統控制電路32d)根據控制電路143之控制，執行以特定之攝像方式之攝像(步驟S103)。快門裝置142藉由控制電路143之控制，控制對攝像裝置1之光照射期間及遮光期間。
攝像裝置1將藉由攝像獲得之圖像資料輸出至DSP電路144。此處，圖像資料意指基於暫時保持於浮動擴散區FD之電荷而產生之像素信號之全像素量之資料。DSP電路144基於自攝像裝置1輸入之圖像資料進行特定之信號處理(例如雜訊減少處理等)(步驟S104)。DSP電路144將進行特定之信號處理之圖像資料保持於訊框記憶體145，訊框記憶體145使圖像資料記憶於記憶部147(步驟S105)。如此，進行攝像系統3之攝像。
於本適用例中，上述實施形態及其變化例之攝像裝置1適用於攝像系統3。藉此，因可將攝像裝置1小型化、高動態範圍化及低雜訊化，故可提供一種小型、且動態範圍較寬、高精細之攝像系統3。
＜4.應用例＞ [應用例1] 本揭示之技術(本技術)可對各種之製品應用。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、混合燃料電動汽車、機車、自行車、私人移動載具、飛機、無人機、船舶、機器人等中任一種之移動體之裝置而實現。
圖30係顯示可應用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略性構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖30所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車身系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I／F(Interface：介面)12053。
驅動系統控制單元12010根據各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。
車身系統控制單元12020根據各種程式控制裝備於車體之各種裝置之動作。例如，車身系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向指示燈或霧燈等各種燈之控制裝置發揮功能。於該情形時，於車身系統控制單元12020中，可輸入自代替鑰匙之可攜式機器發送之電波或各種開關之信號。車身系統控制單元12020受理該等電波或信號之輸入，並控制車輛之門鎖裝置、電動窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛之外部資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光並輸出與該光之受光量相應之電性信號之光感測器。攝像部12031可將電性信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接收之光可為可視光、亦可為紅外線等非可視光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，例如連接檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或注意力集中程度，亦可判別駕駛者是否正在打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避免車輛碰撞或緩和衝擊、基於車輛距離之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051可藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不拘於駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車身系統控制單元12020輸出控制指令。例如，微電腦12051可根據由車外資訊檢測單元12030檢測到之前車或對向車之位置控制頭燈，進行以將遠光切換為近光等謀求防眩為目的之協調控制。
聲音圖像輸出部12052將聲音及圖像中之至少一者之輸出信號發送至可對車輛之搭乘者或車外視覺性或聽覺性通知資訊之輸出裝置。於圖30之例中，作為輸出裝置，例示有聲頻揚聲器12061、顯示部12062及儀表板12063。顯示部12062例如亦可包含車載顯示器及抬頭顯示器之至少一者。
圖31係顯示攝像部12031之設置位置之例之圖。
於圖31中，車輛12100，作為攝像部12031，具有攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前鼻、側視鏡、後保險桿、後門及車廂內之擋風玻璃之上部等位置。前鼻所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100後方之圖像。攝像部12101及12105取得之前方圖像主要用於前方車輛或行人、障礙物、號誌機、交通標識或車道線等之檢測。
另，於圖31顯示有攝像部12101至12104之攝影範圍之一例。攝像範圍12111顯示設置於前鼻之攝像部12101之攝像範圍，攝像範圍12112、12113分別顯示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之立體相機，亦可為具有相位差檢測用像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104獲得之距離資訊，求出攝像範圍12111至12114內之至各立體物之距離、及該距離之時間變化(相對於車輛12100之相對速度)，藉此可擷取尤其位於車輛12100之行進路上之最近之立體物且在與車輛12100大致相同之方向以特定速度(例如為0 km／h以上)行駛之立體物，作為前方車。進而，微電腦12051可設定應與前方車之近前預先確保之車間距離，進行自動剎車控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨起動控制)等。可如此地進行以不拘於駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051基於自攝像部12101至12104獲得之距離資訊，將立體物相關之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物並擷取，用於障礙物之自動避開。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛員可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷顯示與各障礙物碰撞之危險度之碰撞危險性，碰撞危險性為設定值以上，有可能碰撞之狀況時，經由聲頻揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或避開轉向，藉此可進行用以避免碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序、及對顯示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之順序進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人且辨識為行人，則聲音圖像輸出部12052以對該經辨識出之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可以將顯示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已對可應用本揭示之技術之車輛控制系統之一例進行說明。本揭示之技術於以上說明之構成中，可應用於攝像部12031。具體而言，上述實施形態及其變化例之攝像裝置1可應用於攝像部12031。因藉由於攝像部12031應用本揭示之技術，可獲得雜訊較少之高精細之攝像圖像，故可於移動體控制系統中進行利用攝影圖像之高精度之控制。
[應用例2] 圖32係顯示可應用本揭示之技術(本技術)之內視鏡手術系統之概略性構成之一例之圖。
於圖32中，圖示術者(醫師)11131使用內視鏡手術系統11000，對患者床11133上之患者11132進行手術之樣子。如圖示所示，內視鏡手術系統11000由內視鏡11100、氣腹導管11111或能量處置具11112等之其他術具11110、支持內視鏡11100之支持臂裝置11120、及搭載用以內視鏡下手術之各種之裝置之車11200構成。
內視鏡11100由自前端特定之長度之區域插入至患者11132之體腔內之鏡筒11101、及與鏡筒11101之基端連接之相機頭11102構成。於圖示之例中，雖圖示作為具有硬性之鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性之鏡筒之所謂軟視鏡構成。
於鏡筒11101之前端設置嵌入物鏡之開口部。於內視鏡11100連接光源裝置11203，藉由該光源裝置11203產生之光藉由延設於鏡筒11101之內部之光導導光至該鏡筒之前端，經由物鏡朝患者11132之體腔內之觀察對象照射。另，內視鏡11100亦可為直視鏡，亦可為斜視鏡或側視鏡。
於相機頭11102之內部設置光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統聚光於該攝像元件。藉由該攝像元件光電轉換觀察光，產生與觀察光對應之電性信號，即與觀察像對應之圖像信號。該圖像信號作為RAW資料發送至相機控制器單元(CCU：Camera Control Unit)11201。
CCU11201由CPU(Central Processing Unit：中央處理單元)或GPU(Graphics Processing Unit：圖形處理單元)等構成，統括性地控制內視鏡11100及顯示裝置11202之動作。再者，CCU11201自相機頭11102接收圖像信號，對其圖像信號，例如實施顯影處理(解馬賽克處理)等之用以顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU11201之控制，顯示基於藉由該CCU11201實施圖像處理之圖像信號之圖像。
光源裝置11203例如由LED(Light Emitting Diode：發光二極管)等之光源構成，將攝影術部等時之照射光供給至內視鏡11100。
輸入裝置11204係對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204，對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦點距離等)之要旨之指示等。
處置具控制裝置11205控制用以組織之燒灼、切開或血管之封止等之能量處置具11112之驅動。氣腹裝置11206以確保內視鏡11100之視野及確保術者之作業空間之目的，為了使患者11132之體腔膨脹，將氣體經由氣腹導管11111送入至該體腔內。記錄器11207係可記錄手術相關之各種資訊之裝置。印表機11208係可以文本、圖像或圖表等各種之形式印刷手術相關之各種資訊之裝置。
另，向內視鏡11100供給攝影術部時之照射光之光源裝置11203例如可由藉由LED、雷射光源或藉由該等之組合而構成之白色光源構成。於藉由RGB雷射光源之組合構成白色光源之情形時，因可高精度地控制各色(各波長)之輸出強度及輸出時序，故可於光源裝置11203進行攝像圖像之白平衡之調整。又，於該情形時，亦可藉由將來自RGB雷射光源各者之雷射光以分時照射至觀察對象，與其照射時序同步，控制相機頭11102之攝像元件之驅動，以分時拍攝與RGB各者對應之圖像。根據該方法，即使可不將彩色濾光片設置於該攝像元件，亦可獲得彩色圖像。
又，光源裝置11203亦可以每特定之時間變更輸出之光之強度之方式控制其驅動。可藉由與其光之強度之變更時序同步，控制相機頭11102之攝像元件之驅動，以分時取得圖像，合成其圖像，而產生未有所謂欠曝及過曝之高動態範圍之圖像。
又，光源裝置11203亦可構成為可供給與特殊光觀察對應之特定波長頻帶之光。於特殊光觀察下，例如，藉由利用體組織之光之吸收之波長依存性，照射與通常之觀察時之照射光(即，白色光)相比窄頻帶之光，進行以高對比度拍攝粘膜表層之血管等之特定組織之所謂窄頻帶光觀察(Narrow Band Imaging)。或，於特殊光觀察下，亦可進行藉由利用照射激發光產生之螢光獲得圖像之螢光觀察。於螢光觀察下，可進行將激發光照射至體組織，觀察來自該體組織之螢光(自家螢光觀察)、或將吲哚菁綠(ICG：Indo Cyanine Green)等之試劑局部注射於體組織且將與該試劑之螢光波長對應之激發光照射於該體組織，獲得螢光像等。光源裝置11203亦可構成為可供給與此種特殊光觀察對應之窄頻帶光及／或激發光。
圖33係顯示圖32所示之相機頭11102及CCU11201之功能構成之一例之方塊圖。
相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404、及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412、與控制部11413。相機頭11102與CCU11201藉由傳送纜線11400可彼此通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端獲取之觀察光被導光至相機頭11102，入射至該透鏡單元111401。透鏡單元11401組合包含變焦透鏡及聚焦透鏡之複數個透鏡而構成。
攝像部11402由攝像元件構成。構成攝像部11402之攝像元件亦可為1個(所謂單板式)，又可為複數個(所謂多板式)。於攝像部11402由多板式構成之情形時，例如亦可藉由各攝像元件產生與RGB各者對應之圖像信號，藉由合成其等獲得彩色圖像。或，攝像部11402亦可構成為具有用以分別取得與3D(Dimensional：空間)顯示對應之右眼用及左眼用之圖像信號之1對攝像元件。藉由進行3D顯示，術者11131可更正確地把握術部之生體組織之深度。另，於攝像部11402由多板式構成之情形時，與各攝像元件對應，透鏡單元11401亦可設置複數個系統。
又，攝像部11402亦可不必設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部設置於物鏡之正後。
驅動部11403藉由致動器構成，藉由來自相機頭控制部11405之控制，將透鏡單元11401之變焦透鏡及聚焦透鏡沿著光軸移動特定之距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404藉由用以與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400發送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機頭11102之驅動之控制信號，供給至相機頭控制部11405。於該控制信號例如包含指定攝像圖像之訊框率之要旨之資訊、指定攝像時之曝光值之要旨之資訊、以及／或指定攝像圖像之倍率及焦點之要旨之資訊等攝像條件相關之資訊。
另，上述之訊框率或曝光值、倍率、焦點等之攝像條件亦可藉由使用者適當指定，亦可基於取得之圖像信號藉由CCU11201之控制部11413自動地設定。於後者之情形時，所謂之AE(Auto Exposure：自動曝光)、AF(Auto Focus：自動對焦)功能及AWB(Auto White Balance：自動白平衡)功能搭載於內視鏡11100。
相機頭控制部11405基於經由通信部11404接收到之來自CCU11021之控制信號，控制相機頭11102之驅動。
通信部11411藉由用以與相機頭11102之間收發各種資訊之通信裝置構成。通信部11411接收自相機頭11102經由傳送纜線11400發送之圖像信號。
又，通信部11411對相機頭11102發送用以控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電性通信或光通信等發送。
圖像處理部11412對自相機頭11102發送之RAW資料即圖像信號實施各種圖像處理。
控制部11413進行內視鏡11100之術部等之攝像、及藉由術部等之攝像獲得之攝像圖像之顯示相關之各種之控制。例如，控制部11413產生用以控制相機頭11102之驅動之控制信號。
又，控制部11413基於藉由圖像處理部11412實施圖像處理之圖像信號，將映射術部等之攝像圖像顯示於顯示裝置11202。此時，控制部11413亦可使用各種之圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413可藉由檢測攝像圖像所包含之物體之邊緣之形狀或顏色等，辨識鉗子等之術具、特定之生體部位、出血、能量處置具11112之使用時之薄霧等。控制部11413於將攝像圖像顯示於顯示裝置11202時，亦可使用其辨識結果，將各種之手術支援資訊重疊顯示於該術部之圖像。藉由重疊顯示手術支援資訊，提示給術者11131，而可減輕術者11131之負擔、或術者11131可確實地進行手術。
連接相機頭11102及CCU11201之傳送纜線11400係與電性信號之通信對應之電性信號纜線、與光通信對應之光纖、或該等之復合纜線。
此處，於圖示之例中，雖使用傳送纜線11400以有線進行通信，但相機頭11102與CCU11201之間之通信亦可以無線進行。
以上，已對可適用本揭示之技術之內視鏡手術系統之一例進行說明。本揭示之技術可較佳地適用於以上說明之構成中設置於內視鏡11100之相機頭11102之攝像部11402。因可藉由於攝像部11402適用本揭示之技術，使攝像部11402小型化或高精細化，故可提供一種小型或高精細之內視鏡11100。
以上，雖列舉實施形態及其變化例1～11、適用例以及應用例說明本揭示，但本揭示並非限定於上述實施形態等者，可進行各種變化。另，本說明書中所記載之效果僅為例示。本揭示之效果並非限定於本說明書中記載之效果者。本揭示亦可具有本說明書中記載之效果以外之效果。
另，本技術亦可採取如以下之構成。根據以下構成之本技術，於積層之第1基板與第2基板中，於第1基板之與第2基板之接合面，設置與1個或複數個感測器像素分別連接，且具有大致正交之第1方向及第2方向中，第1方向成為長邊方向之平面形狀之複數個第1接合電極，於第1基板之與第2基板之接合面，設置與複數個讀取電路分別連接，設置於第2基板之與第1基板之接合面，且具有大致正交之第1方向及第2方向中第2方向成為長邊方向之平面形狀，與複數個第1接合電極分別連接之複數個第2接合電極。藉此，放大相鄰之接合電極間之距離，減小相鄰之接合電極間之電容。因此，可提供一種高畫質之攝像裝置。 (1) 一種攝像裝置，其具備： 第1基板，其具有包含進行光電轉換之複數個感測器像素之像素區域； 第2基板，其積層於上述第1基板，按1個或複數個上述感測器像素之各者逐個設置，且具有輸出基於自上述感測器像素輸出之電荷之像素信號之複數個讀取電路； 複數個第1接合電極，其等與上述1個或複數個感測器像素分別連接，設置於上述第1基板之與上述第2基板之接合面，且具有大致正交之第1方向及第2方向中，上述第1方向成為長邊方向之平面形狀；及 複數個第2接合電極，其等與上述複數個讀取電路分別連接，設置於上述第2基板之與上述第1基板之接合面，且具有大致正交之第1方向及第2方向中上述第2方向成為長邊方向之平面形狀，分別與上述複數個第1接合電極連接。 (2) 如上述(1)所記載之攝像裝置，其中 上述第1基板於與上述第2基板之接合面具有第1層間絕緣膜； 上述第2基板於與上述第1基板之接合面具有第2層間絕緣膜； 上述複數個第1接合電極及上述複數個第2接合電極分別於上述第1層間絕緣膜或上述第2層間絕緣膜之表面露出。 (3) 如上述(1)或(2)所記載之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1方向或上述第2方向具有長邊之大致長方形形狀。 (4) 如上述(3)所記載之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別於對向之上述長邊之大致中央具有大致圓形之加寬部。 (5) 如上述(1)或(2)所記載之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1方向或上述第2方向具有長軸之大致橢圓形狀。 (6) 如上述(1)或(2)所記載之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1方向及上述第2方向之一方向延伸之對角線，較於其他方向延伸之對角線更長之大致菱形形狀。 (7) 如上述(1)或(2)所記載之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有大致十字形狀，該大致十字形狀具有於上述第1方向延伸之第1直線部及於上述第2方向延伸之第2直線部； 上述第1直線部及上述第2直線部具有彼此不同之長度。 (8) 如上述(7)所記載之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1直線部與上述第2直線部之交點擴展之加寬部。 (9) 如上述(1)至(8)之中任一項所記載之攝像裝置，其中上述第1基板及上述第2基板分別進而具有固定於基準電位之複數個第1屏蔽電極及複數個第2屏蔽電極。 (10) 如上述(9)所記載之攝像裝置，其中上述複數個第1屏蔽電極設置於上述第1基板側，具有大致正交之第1方向及第2方向之中上述第2方向成為長邊方向之平面形狀。 (11) 如上述(10)所記載之攝像裝置，其中上述複數個第1屏蔽電極設置於在上述第1方向排列之上述複數個第1接合電極之間。 (12) 如上述(9)至(11)之中任一項所記載之攝像裝置，其中上述複數個第2屏蔽電極設置於上述第2基板側，具有大致正交之第1方向及第2方向中上述第1方向成為長邊方向之平面形狀。 (13) 如上述(12)所記載之攝像裝置，其中上述複數個第2屏蔽電極設置於在上述第2方向排列之上述複數個第2接合電極之間。 (14) 如上述(9)至(13)之中任一項所記載之攝像裝置，其中 上述第1基板於與上述第2基板之接合面具有第1層間絕緣膜； 上述第2基板於與上述第1基板之接合面具有第2層間絕緣膜； 上述複數個第1屏蔽電極及上述複數個第2屏蔽電極，一者設置於上述第1層間絕緣膜或上述第2層間絕緣膜之膜內，另一者於上述第1層間絕緣膜或上述第2層間絕緣膜之表面露出。 (15) 如上述(1)至(14)之中任一項所記載之攝像裝置，其中上述複數個第1接合電極對1個上述感測器像素逐個配置。 (16) 如上述(1)至(14)之中任一項所記載之攝像裝置，其中上述複數個第1接合電極對於配置成2列×2行之4個上述感測器像素逐個配置。 (17) 如上述(1)至(16)之中任一項所記載之攝像裝置，其進而具有第3基板，該第3基板具有控制上述感測器像素及上述讀取電路之控制電路； 上述第1基板、上述第2基板及上述第3基板以該順序積層。
1:攝像裝置 2:攝像系統 10:第1基板 11:半導體基板 12:感測器像素 13:像素區域 14:驅動配線 15:FD貫通配線 16:VSS貫通配線 17:FD接合電極 17X:加寬部 17Y:突出部 18:VSS接合電極 19:絕緣層 20:第2基板 21:半導體基板 22:讀取電路 23:讀取電路區域 24:FD接合電極 24X:加寬部 24Y:突出部 25:VSS接合電極 26:FD貫通配線 27:VSS貫通配線 28:絕緣層 30:第3基板 31:半導體基板 32:邏輯電路 32a:垂直驅動電路 32b:行信號處理電路 32c:水平驅動電路 32d:系統控制電路 33:升壓電路 35-1~35-m:ADC 35A:比較器 35B:上數／下數計數器 35C:傳送開關 35D:記憶體裝置 36:絕緣層 37:水平輸出線 38:參照電壓供給部 38A:DAC 40:彩色濾光片層 41:p井區域 42:貫通配線 43:貫通配線 44:貫通配線 45a:開口部 45b:連接墊 45c:貫通配線 45d:連接墊 46a:開口部 46b:連接墊 46c:貫通配線 46d:連接墊 47a:開口部 47b:連接墊 47c:貫通配線 47d:連接墊 50:受光透鏡 51:基準電位施加用配線 52:基準電位施加用配線 141:光學系統 142:快門裝置 143:控制電路 144:DSP電路 145:訊框記憶體 146:顯示部 147:記憶部 148:操作部 149:電源部 150:匯流排線 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:術具 11111:氣腹導管 11112:能量處置具 11120:支持臂裝置 11131:術者 11132:患者 11133:患者床 11200:車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車身系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I／F 12061:聲頻揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12101~12105:攝像部 12111~12114:攝像範圍 AMP:放大電晶體 C1:電容 C2:電容 Cfd:電容 CK:時脈 CS1:控制信號 CS2:控制信號 CS3:控制信號 FD:浮動擴散區 M1:金屬層 M2:金屬層 MCK:主時脈 PD:光電二極體 PD0:發光二極體 PD1~PD7:光電二極體 RST:重設電晶體 S101~S105:步驟 SEL:選擇電晶體 TR:傳送電晶體 TR0:傳送電晶體 TR1~TR3:傳送電晶體 V1:通道 V2:通道 VDD:電源電位 VDD1:電源 VDD2:電源 Vout:輸出電壓 Vref:參照電壓 Vsig:輸出端子 VSL:垂直信號線 VSS:基準電位
圖1係表示本揭示之一實施形態之攝像裝置之展開立體構成例之圖。 圖2係表示圖1之邏輯電路之功能區塊之一例之圖。 圖3係表示圖1之感測器像素及讀取電路之一例之圖。 圖4係表示圖1之攝像裝置之垂直方向之剖面構成例之圖。 圖5係表示圖1之攝像裝置之第1基板及第2基板之水平方向之剖面構成例之圖。 圖6係表示圖1之攝像裝置之第1基板與第2基板之接合面之水平方向之剖面構成例之圖。 圖7係圖6所示之攝像裝置之垂直方向之剖面模式圖。 圖8係說明具有圖6所示之剖面構成之攝像裝置之第1基板與第2基板之接合之態樣之圖。 圖9A係表示圖1所示之攝像裝置之第1基板及第2基板之配線佈局之一例之圖。 圖9B係表示圖9A所示之第1基板之配線佈局之一例之圖。 圖9C係表示圖9A所示之第2基板之配線佈局之一例之圖。 圖10A係表示圖4之貫通配線附近之剖面構成例之圖。 圖10B係表示圖4之貫通配線附近之剖面構成例之圖。 圖10C係表示圖4之貫通配線附近之剖面構成例之圖。 圖11A係表示圖4之貫通配線附近之剖面構成例之圖。 圖11B係表示圖4之貫通配線附近之剖面構成例之圖。 圖11C係表示圖4之貫通配線附近之剖面構成例之圖。 圖12係表示本揭示之變化例1之第1基板及第2基板之水平方向之剖面構成例之圖。 圖13係表示圖1之攝像裝置之第1基板與第2基板之接合面之水平方向之剖面構成例之圖。 圖14係圖13所示之攝像裝置之垂直方向之剖面模式圖。 圖15係表示本揭示之變化例2之第1基板及第2基板之水平方向之剖面構成例之圖。 圖16係表示本揭示之變化例3之第1基板及第2基板之水平方向之剖面構成例之圖。 圖17係表示本揭示之變化例4之第1基板及第2基板之水平方向之剖面構成例之圖。 圖18係表示圖17所示之攝像裝置中實際設想之第1基板及第2基板之水平方向之剖面構成例之圖。 圖19係表示本揭示之變化例5之第1基板及第2基板之水平方向之剖面構成例之圖。 圖20係表示本揭示之變化例5之第1基板及第2基板之水平方向之剖面構成例之圖。 圖21係表示本揭示之變化例6之圖1之攝像裝置之電路構成之一變化例之圖。 圖22係表示本揭示之變化例7之攝像裝置之感測器像素及讀取電路之構成之一例之圖。 圖23係表示本揭示之變化例8之攝像裝置之感測器像素及讀取電路之構成之一例之圖。 圖24係表示本揭示之變化例9之攝像裝置之感測器像素及讀取電路之構成之一例之圖。 圖25係表示本揭示之變化例10之攝像裝置之感測器像素及讀取電路之構成之一例之圖。 圖26係表示圖1所示之攝像裝置之感測器像素與讀取電路之連接部分之態樣之一例之圖。 圖27係表示本揭示之變化例11之攝像裝置之感測器像素與讀取電路之連接部分之態樣之其他例之圖。 圖28係表示具備上述實施形態及其變化例之攝像裝置之攝像系統之概略構成之一例之圖。 圖29係表示圖28之攝像系統之攝像順序之一例之圖。 圖30係顯示車輛控制系統之概略性構成之一例之方塊圖。 圖31係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖32係顯示內視鏡手術系統之概略性構成之一例之圖。 圖33係顯示相機頭及CCU之功能構成之一例之方塊圖。
10:第1基板
17:FD接合電極
18:VSS接合電極
20:第2基板
24:FD接合電極
25:VSS接合電極
V1:通道
V2:通道

Claims (17)

  1. 一種攝像裝置，其具備： 第1基板，其具有包含進行光電轉換之複數個感測器像素之像素區域； 第2基板，其積層於上述第1基板，按1個或複數個上述感測器像素之各者逐個設置，且具有輸出基於自上述感測器像素輸出之電荷之像素信號之複數個讀取電路； 複數個第1接合電極，其等與上述1個或複數個感測器像素分別連接，設置於上述第1基板之與上述第2基板之接合面，且具有大致正交之第1方向及第2方向中，上述第1方向成為長邊方向之平面形狀；及 複數個第2接合電極，其等與上述複數個讀取電路分別連接，設置於上述第2基板之與上述第1基板之接合面，且具有大致正交之第1方向及第2方向中上述第2方向成為長邊方向之平面形狀，分別與上述複數個第1接合電極連接。
  2. 如請求項1之攝像裝置，其中 上述第1基板於與上述第2基板之接合面具有第1層間絕緣膜； 上述第2基板於與上述第1基板之接合面具有第2層間絕緣膜； 上述複數個第1接合電極及上述複數個第2接合電極分別於上述第1層間絕緣膜或上述第2層間絕緣膜之表面露出。
  3. 如請求項1之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1方向或上述第2方向具有長邊之大致長方形形狀。
  4. 如請求項3之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別於對向之上述長邊之大致中央具有大致圓形之加寬部。
  5. 如請求項1之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1方向或上述第2方向具有長軸之大致橢圓形狀。
  6. 如請求項1之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1方向及上述第2方向之一方向延伸之對角線，較於其他方向延伸之對角線更長之大致菱形形狀。
  7. 如請求項1之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有大致十字形狀，該大致十字形狀具有於上述第1方向延伸之第1直線部及於上述第2方向延伸之第2直線部； 上述第1直線部及上述第2直線部具有彼此不同之長度。
  8. 如請求項7之攝像裝置，其中上述複數個第1接合電極及上述複數個第2接合電極分別具有於上述第1直線部與上述第2直線部之交點擴展之加寬部。
  9. 如請求項1之攝像裝置，其中上述第1基板及上述第2基板分別進而具有固定於基準電位之複數個第1屏蔽電極及複數個第2屏蔽電極。
  10. 如請求項9之攝像裝置，其中上述複數個第1屏蔽電極設置於上述第1基板側，具有大致正交之第1方向及第2方向之中上述第2方向成為長邊方向之平面形狀。
  11. 如請求項10之攝像裝置，其中上述複數個第1屏蔽電極設置於在上述第1方向排列之上述複數個第1接合電極之間。
  12. 如請求項9之攝像裝置，其中上述複數個第2屏蔽電極設置於上述第2基板側，具有大致正交之第1方向及第2方向中上述第1方向成為長邊方向之平面形狀。
  13. 如請求項12之攝像裝置，其中上述複數個第2屏蔽電極設置於在上述第2方向排列之上述複數個第2接合電極之間。
  14. 如請求項9之攝像裝置，其中 上述第1基板於與上述第2基板之接合面具有第1層間絕緣膜； 上述第2基板於與上述第1基板之接合面具有第2層間絕緣膜； 上述複數個第1屏蔽電極及上述複數個第2屏蔽電極，一者設置於上述第1層間絕緣膜或上述第2層間絕緣膜之膜內，另一者於上述第1層間絕緣膜或上述第2層間絕緣膜之表面露出。
  15. 如請求項1之攝像裝置，其中上述複數個第1接合電極對1個上述感測器像素逐個配置。
  16. 如請求項1之攝像裝置，其中上述複數個第1接合電極對於配置成2列×2行之4個上述感測器像素逐個配置。
  17. 如請求項1之攝像裝置，其進而具有第3基板，該第3基板具有控制上述感測器像素及上述讀取電路之控制電路； 上述第1基板、上述第2基板及上述第3基板以該順序積層。
TW111142335A 2021-12-10 2022-11-07 攝像裝置 TW202329440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021201282 2021-12-10
JP2021-201282 2021-12-10

Publications (1)

Publication Number Publication Date
TW202329440A true TW202329440A (zh) 2023-07-16

Family

ID=86730167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111142335A TW202329440A (zh) 2021-12-10 2022-11-07 攝像裝置

Country Status (3)

Country Link
CN (1) CN118160095A (zh)
TW (1) TW202329440A (zh)
WO (1) WO2023105936A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP7452962B2 (ja) 2018-11-16 2024-03-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
WO2023105936A1 (ja) 2023-06-15
CN118160095A (zh) 2024-06-07

Similar Documents

Publication Publication Date Title
WO2019130702A1 (ja) 撮像装置
TWI823953B (zh) 受光元件、測距模組及電子機器
JP7452962B2 (ja) 撮像装置
US11923387B2 (en) Imaging device and electronic apparatus
US11756971B2 (en) Solid-state imaging element and imaging apparatus
US20220077207A1 (en) Solid-state imaging device and electronic apparatus
JPWO2020170936A1 (ja) 撮像装置
WO2021106732A1 (ja) 撮像装置および電子機器
WO2021100332A1 (ja) 半導体装置、固体撮像装置及び電子機器
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2021153429A1 (ja) 固体撮像装置及び電子機器
TW202329440A (zh) 攝像裝置
WO2023105935A1 (ja) 撮像装置
WO2023047631A1 (ja) 光検出素子及び光検出装置
WO2023248925A1 (ja) 撮像素子及び電子機器
JP2024061777A (ja) 撮像装置
TW202406127A (zh) 固態攝像裝置及其製造方法
KR20240088707A (ko) 광 검출 소자 및 광 검출 장치