TW202326962A - 與玻璃核心基板耦接的多個晶粒 - Google Patents

與玻璃核心基板耦接的多個晶粒 Download PDF

Info

Publication number
TW202326962A
TW202326962A TW111130383A TW111130383A TW202326962A TW 202326962 A TW202326962 A TW 202326962A TW 111130383 A TW111130383 A TW 111130383A TW 111130383 A TW111130383 A TW 111130383A TW 202326962 A TW202326962 A TW 202326962A
Authority
TW
Taiwan
Prior art keywords
substrate
dies
glass
package
coupled
Prior art date
Application number
TW111130383A
Other languages
English (en)
Inventor
安德魯 柯林斯
斯里尼斯 佩安巴恩
桑卡 甘尼山
泰瑞克 艾貝辛
羅瑟爾 摩特森
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202326962A publication Critical patent/TW202326962A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本文中所描述的實施例可能與針對包括與一或多個玻璃層耦接的一或多個晶粒的封裝的設備、程序和技術有關。這些玻璃層可以在一或多個晶粒所附接的中介層或貼片內。此外，這些玻璃層可用於促進靠近玻璃層的第一側的一或多個晶粒和靠近與第一側相對的玻璃層的第二側的基板之間的節距轉換，其中所述一或多個晶粒被電耦接。可以描述和/或要求保護其它實施例。

Description

與玻璃核心基板耦接的多個晶粒
本揭露的實施例總體上涉及半導體封裝領域，特別是玻璃核心中介層。
計算和行動裝置的持續增長將繼續增加對具有降低翹曲特性的半導體封裝的需求。
與
本文所描述的實施例可以涉及包括與一或多個玻璃層耦接的一或多個晶粒(諸如主動晶粒複合體)的封裝的設備、程序和技術。這些可稱為玻璃核心的玻璃層可位於一或多個晶粒所附接的中介層或貼片內。此外，這些玻璃層可用於促進靠近玻璃層的第一側的一或多個晶粒與靠近與第一側相對的玻璃層的第二側的基板之間的節距轉換，其中一或多個晶粒被電耦接。在實施例中，所述基板可以包括但不限於標準有機基板、有機中介層或高密度主機板。
在實施例中，具有玻璃層的中介層可以用作主動晶粒複合體的載子基板，以及用作圖案化高密度晶粒對晶粒線連接以及穿過玻璃層的垂直通路，諸如穿玻璃通孔(TGV)的基板。這些TGV可用於訊號傳輸以及存取非封裝電源。
使用玻璃層可以使用穿過玻璃核心的TGV來實現細節距垂直連接。此外，由於玻璃層的平整度，在玻璃層表面上或靠近玻璃層表面的精細跡線佈線是可能的。可選擇玻璃層的厚度以增加封裝的機械性能，特別是防止封裝在製造、插入或操作期間的翹曲。這是由於玻璃層的剛性，特別是與可能包括覆碳層壓板(CCL)的有機核心相比，這可能致使更不平整的表面，並且可能在機械應力或熱應力下更容易翹曲。可選擇增加的玻璃層厚度以增加一或多個晶粒和中介層複合體的機械可靠性和性能。在實施例中，使用玻璃層可以致使封裝尺寸的減少，特別是因為剛性玻璃核心能夠透過玻璃層實現更緊密的電連接節距(TGV)，所述玻璃層將玻璃層上方的一或多個晶粒與玻璃層下方的基板電耦接。
一種傳統的實現可以包括中介層上貼片(patch-on-interposer)架構，其中晶片複合體安裝在高密度有機封裝的一側，這可以稱為貼片(patch)，其扇出第一級互連(FLI)凸塊節距到中級互連(MLI)。在傳統的實現中，焊球節距可以是大約0.6毫米的節距。在實現中，有機貼片可以安裝在低密度有機中介層上，以進一步以大約1毫米的節距將節距轉換到平面網格陣列(land grid array)(LGA)插座。由於晶粒複合體的頂側配合或MLI節距的引腳限制，這種傳統架構存在局限性。這些限制可以稱為底側限制。在與這種底部受限的形狀因數相關的實施例中，包括玻璃層的貼片構造將提供改進的機械性能並且能夠減少MLI節距以減少整體貼片形狀因數。
另一種傳統實施可以包括直接晶片附接(DCA)架構，其中一或多個晶粒安裝在基於被動矽的晶粒上，所述晶粒將FLI凸塊節距扇出到200-300微米MLI節距，以便直接安裝在高密度主機板上。這種傳統架構在翹曲控制方面存在挑戰。例如，基礎晶粒厚度由穿矽通孔(TSV)揭示程序驅動，這迫使傳統基礎晶粒厚度低於100微米。因此，維持具有精細MLI節距的大型扁平晶粒複合體以嘗試使用這種傳統架構來將基礎晶粒的尺寸最小化是一項挑戰。
又一傳統實現可以包括安裝在被動矽基礎晶粒上的多個晶粒。在實現中，這種被動基礎晶粒可以將頂部安裝主動晶粒提供給晶粒的高密度連接性，並為晶粒外訊號和功率傳輸提供直通路徑。這種傳統的實現面臨一個挑戰，即矽基晶粒的尺寸可能會受到矽晶圓光罩限制的限制。在傳統的實現中，使用昂貴的光罩縫合技術可以使用更大的基礎晶粒，但它們需要仔細規劃和設計。此外，在這些具有包括電橋的晶粒複合體的傳統實現中，基礎晶粒TSV揭示程序可能會迫使基礎晶粒變薄，這會由於翹曲而影響晶粒複合體的共面性。此外，由於增加翹曲風險，封裝側凸塊(PSB)節距可能比所需的大，這可能致使更大的晶粒尺寸。
在實施例中，基於玻璃核心的基板可以使用本文所述的通孔圖案化程序來實現細節距TGV和具有高玻璃核心厚度的電連接，從而改變節距縱橫比。可以容易地增加玻璃核心的厚度以改善機械性能。因此，剛性玻璃核心可以提供更緊密的節距並且可以致使整體玻璃中介層、玻璃貼片或整體封裝尺寸減少。
在下面的詳細描述中，參考了構成其一部分的附圖，其中相同的標號自始至終指示相同的部分，並且在附圖中透過說明性實施例顯示，其中可以實踐本揭露的申請標的。應當理解，在不脫離本揭露的範圍的情況下，可以利用其它實施例並且可以進行結構或邏輯改變。因此，以下的詳細描述不應被理解為限制意義，並且實施例的範圍由所附請求項及其等同物限定。
為了本揭露的目的，短語「A和/或B」是指(A)、(B)或(A和B)。為了本揭露的目的，短語「A、B和/或C」是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)，或(A、B和C)。
本說明書可以使用基於透視的描述，諸如頂部/底部、內/外、上方/下方等。這種描述僅用於促進討論並且不意於將本文描述的實施例的應用限制到任何特定方向。
本說明書可以使用短語「在一實施例中」或「在實施例中」，它們可以各自指代相同或不同實施例中的一或多個實施例。此外，關於本揭露的實施例使用的用語「包含」、「包括」、「具有」等是同義詞。
本文中可以使用用語「耦接」及其衍生詞。「耦接」可能意味著下列中的一或多者。「耦接」可能意味著兩個或多個元件直接實體或電接觸。然而，「耦接」也可以意味著兩個或多個元件間接地彼此接觸，但仍然彼此協作或彼此作用，並且可能意味著一或多個其它元件在被稱為彼此耦接的元件之間耦接或連接。用語「直接耦接」可以意味著兩個或更多個元件直接接觸。
可以用最有助於理解要求保護的申請標的之方式依次將各種操作描述為多個離散操作。然而，描述的順序不應被解釋為暗示這些操作必須取決於順序。
如本文所用，用語「模組」可以指代、作為其一部分或包括ASIC、電子電路、處理器(共享、專用或群組)和/或執行一或多個軟體或韌體程式的記憶體(共享、專用或群組)、組合邏輯電路和/或提供所述功能的其它合適部件。
本文中的各種附圖可以描繪一或多個封裝組件的一層或多層。本文中描繪的層被描繪為不同封裝組件的層的相對位置的範例。這些層是為了解釋的目的而描繪的，並不是按比例繪製的。因此，不應從圖中假定層的比較尺寸，並且僅在特別指出或討論的一些實施例中可以假定尺寸、厚度或尺寸。
圖1說明了根據各種實施例的在封裝中使用的玻璃中介層和傳統矽中介層的示意圖。玻璃中介層100是可用於將一或多個晶粒(未顯示)電和/或實體耦接到玻璃中介層100的第一側以及將基板(未顯示)耦接到第二側的基板的實施例。
在實施例中，玻璃中介層100包括玻璃核心102，並且可以在玻璃核心102的第一側上具有第一堆積層106，和/或在玻璃核心102相對於第一側的第二側上具有第二堆積層108。在實施例中，玻璃核心102可以具有從玻璃核心102的第一側延伸穿過玻璃核心102的第二側的多個TGV 104，並且可以包括銅或一些其它導電材料，以將玻璃核心102的第一側與玻璃核心102的第二側電耦接。
在實施例中，第一堆積層106和/或第二堆積層108可以包括多個子層，這些子層可以包括與介電質層交錯的金屬佈線層。在實施例中，金屬佈線層可以彼此電耦接和/或與TGV 104電耦接以將第一側上的一或多個墊110(其可以由介電質116分開)與第二側上的一或多個基板附接點112(其可以與介電質114分開)電耦接。在實施例中，可以基於玻璃中介層100的期望機械強度來選擇玻璃核心102的厚度。此外，形成的TGV 104的節距可以是非常緊的，如下面關於圖8所述。
傳統矽中介層150包括非玻璃核心152，其可以包括矽核心或有機CCL核心。可以存在與非玻璃核心152的側面耦接的堆積層156。非玻璃核心152可以包括複數個TSV 154。傳統矽中介層150可以包括複數個子層，這些子層包括與介電質層交錯的金屬佈線層。在實施例中，金屬佈線層可以彼此電耦接和/或與TSV 154電耦接，以將一或多個墊158與一或多個基板附接點160電耦接。
關於玻璃中介層100，與有機(非玻璃)核心152相比，玻璃核心102具有更大的強度和平整度特性。因此，玻璃核心102允許金屬佈線層在第一堆積層106和/或第二堆積層108內具有更細的節距，因此與傳統的矽中介層150相比，墊110也可以用更細的節距放置。
基於玻璃核心的基板，諸如玻璃中介層100，也提供改進的熱機械性能。這包括在室溫和組裝期間焊接程序升高的溫度以及產品操作期間的高溫下的較低翹曲(warpage)。因此，在實施例中，基於玻璃核心的基板可以在固定節距下實現更大的晶粒與玻璃貼片/中介層/封裝比，或者在實施例中，可以用於減少焊料附著節距。TGV 104提供具有更大靈活性的細節距穿核心互連，以增加玻璃厚度，同時保持穿透玻璃核心102的高密度訊號。
圖2說明了根據各種實施例的具有玻璃核心貼片的封裝的側視橫截面的方塊圖，所述封裝具有與貼片的第一側耦接的主動晶粒複合體以及附接到貼片的第二側的矽中介層。封裝200包括貼片201，其可以類似於圖1的基板100。貼片201(也可稱為玻璃貼片)包括玻璃核心202、第一堆積層206和第二堆積層208，其可類似於圖1的玻璃核心102、第一堆積層106和第二堆積層108。
複數個TGV 204可以從玻璃核心202的第一側延伸到與第一側相對的玻璃核心202的第二側，以電耦接第一堆積層206和第二堆積層208。在實施例中，複數個晶粒220、221、222可以與第一堆積層206的一側電和/或實體耦接。在實施例中，晶粒220、221、222可以透過一組第一級互連(FLI)224與第二堆積層208耦接。
中級互連(MLI)226可以將第二堆積層208與中介層230電耦接和實體耦接。在實施例中，中介層230可以是矽中介層或玻璃中介層。在實施例中，中介層230可以是扇出有機中介層。封裝270(顯示封裝200的俯視圖)顯示與玻璃貼片201實體和電耦接的晶粒220、221、222，其又與中介層230的佈線層231實體和電耦接，其電耦接複數個通孔232，這些通孔232電耦接到複數個墊234。此範例實施例顯示了中介層230的扇出範例。
在實施例中，由玻璃核心202提供的玻璃貼片201的剛性，透過仔細選擇玻璃的熱膨脹係數(CTE)和厚度，提高了FLI 224和MLI 226的熱機械性能。這可以縮小FLI 224節距並增加頂部模具的尺寸。此外，玻璃核心202的平坦度可用於減少FLI 224的節距，這將因此能夠實現更小的主動晶粒220、221、222，以用於否則將受到凸塊節距限制的實現。此外，在實施例中，也可以減少MLI 226節距以支援較小的玻璃貼片201形狀因數，以用於否則將受傳統MLI設計限制的實現。在實施例中，穿過核心互連的更細節距使得能夠在玻璃貼片201上進行類似於無核心基板的佈線。這實現了玻璃貼片的頂側層和底側層之間的無縫過渡，這可以實現可用於減少層數的更有效的貼片佈線方案。
圖3說明了根據各種實施例的具有玻璃核心中介層的封裝的側視橫截面的方塊圖，其中主動晶粒複合體與玻璃核心中介層的第一側和附接到玻璃核心中介層的第二側的主機板耦接。封裝300包括玻璃核心中介層301，其可以類似於圖1的基板100。在實施例中，玻璃核心中介層301可以包括玻璃核心302、第一堆積層306和第二堆積層308，其可以類似於圖1的玻璃核心102、第一堆積層106和第二堆積層108。
如圖所示，複數個通孔304可以延伸穿過玻璃核心302和/或穿過第一堆積層306或第二堆積層308。在實施例中，複數個晶粒320、321、322可以透過一組FLI凸塊324與第一堆積層306的一側實體和/或電耦接。晶粒320、321、322之間透過一組FLI凸塊324的這種實體和/或電耦接也可以稱為直接晶片附接技術。在實施例中，第二堆積層308可以與一或多個通孔304電耦接，並且還與MLI 326電耦接。MLI 326又可以與主機板或印刷電路板(PCB)330電和/或實體耦接。
封裝300的實施例可用於行動計算空間的設計，其中玻璃核心中介層301部件及其因使用玻璃核心302而導致的熱機械益處可實現凸塊324的更精細節距縮放。此外，這些玻璃核心中介層301符號可以類似地提高機械性能並實現減少的MLI 326節距，這可能致使與傳統實現相比減少的整體玻璃核心中介層301形狀因數。
在實施例中，行動設計可能對封裝300的厚度(z高度)有限制。在實施例中，在玻璃核心中介層301內使用玻璃核心302可用於改善封裝翹曲特性而不增加額外的核心厚度或需要額外的昂貴封裝加強件。封裝370顯示俯視圖，其中晶粒320、321、322與玻璃中介層301實體和/或電耦接，玻璃中介層301又與主機板或PCB 330實體和/或電耦接。
圖4說明了根據各種實施例的具有主動晶粒複合體的封裝的側視橫截面的方塊圖，所述主動晶粒複合體使用實體耦接到有機基板的玻璃基板/中介層上的不對稱扇出堆積層來電耦接。封裝400包括製造在玻璃中介層401上的扇出堆積層，所述玻璃中介層401包括玻璃核心402和正面或頂部堆積層406。在實施例中，複數個晶粒420、421、422可以透過一組凸塊424與第一堆積層406的一側實體和/或電耦接。在實施例中，這些晶粒420、421、422可以是主動晶粒。在實施例中，玻璃中介層401可以使用封裝側凸塊426與基板430實體和電耦接。
在實施例中，晶粒420、421、422可以堆疊在彼此的頂部(未顯示)上或可以堆疊在也與玻璃中介層401耦接的其它晶粒(未顯示)上。在實施例中，使用封裝400內的玻璃核心402可以在面板中實現，這可以消除對玻璃中介層401尺寸的任何標線限制。此外，不僅可以建立更大的分解晶粒複合體，類似於上面的討論，晶粒420、421、422的節距縮放也可以減少。這在包括電橋的封裝中也可能特別有用，諸如嵌入式多晶粒互連(EMIB)電橋，如下文進一步討論的，其中玻璃層402可以減少翹曲並允許與傳統實現相比的更小頂部晶粒420、421、422尺寸。
圖5說明了根據各種實施例的具有兩組主動晶粒複合體的封裝的方塊圖，每組主動晶粒複合體與具有玻璃核心的矽中介層耦接，矽中介層與包括嵌入基板內的電橋的基板耦接。封裝500包括第一中介層501a和第二中介層501b，其使用嵌入基板536內的電橋537電耦接。
第一中介層501a可以包括核心502a和與核心502a耦接的第一堆積層506a。在實施例中，核心502a可以是玻璃核心，並且可以包括一或多個TGV 504a，其透過MLI 526a將晶粒520、521與電橋537電耦接。第二中介層501b可以包括核心502b和與核心502b耦接的第一堆積層506b。在實施例中，核心502b可以是玻璃核心，並且可以包括一或多個TGV 504b，其透過MLI 526b將晶粒522、523與電橋537電耦接。
在實施例中，基板536可以是玻璃基板或矽基板。在基板536是玻璃層的實施例中，核心502a、502b可以是有機核心。在實施例中，電橋537可以是EMIB，或者可以是開腔電橋(OCB)。
圖6說明了根據各種實施例的在玻璃基板上的堆疊晶粒封裝的橫截面側視圖和兩個俯視圖。封裝600顯示了玻璃核心602，其可以在玻璃核心602的第一側上具有第一再分佈層(RDL)662，並且在與第一側相對的玻璃層602的第二側上具有第二再分佈層663。在實施例中，填充有諸如銅的導電材料的一或多個TGV 604可以電耦接第一RDL 662和第二RDL 663。
第一RDL 662與小晶片層664電和實體耦接。小晶片層664(也可稱為小晶片基礎複合體)包括具有TSV 667的小晶片666、668，其可包括主動電路。小晶片層664還可以包括沒有TSV 670的小晶片，其可以包括電橋或其它被動元件。小晶片層664可以耦接到RDL層674和可以與晶粒620、621電和/或實體耦接的FLI凸塊。
在實施例中，小晶片層664可以包括一或多個柱678以將第一RDL層662與RDL層674電耦接。RDL層674包括複數個通孔669以將柱678和小晶片666、668、670與一或多個晶粒620、621電耦接。在實施例中，模具665可將一或多個部件封裝在小晶片層664內以促進熱管理和/或封裝600的機械穩定性。
玻璃層602的厚度可以基於可以放置在封裝600上的預期機械應力來選擇。在實施例中，玻璃核心602內的TGV 604的節距可以在50-400微米的數量級、可以用銅填充，並且可以具有100-750微米的高度，這取決於玻璃核心602的厚度。在實施例中，凸塊681可以實體和/或電耦接到第二RDL層663以準備與主機板或其它一些基板(未顯示)的電和/或實體耦接。
封裝670顯示封裝600的一個實施例的俯視圖，其中玻璃核心602具有與小晶片層664類似的xy尺寸，並且不延伸超出晶粒620、621的佔位區域。在這些實施例中，玻璃核心602以及第一RDL 662或第二RDL 663不用作扇出。
封裝680顯示封裝600的另一個實施例的俯視圖，其中玻璃核心602延伸超出小晶片層664的尺寸。在這些實施例中，除了第一RDL 662或第二RDL 663之外，玻璃層602可以用作扇出，這可以允許凸塊681與晶粒620、621電耦接並延伸到小晶片層664的佔位區域之外。
圖7A-7G說明了根據各種實施例的用於在玻璃基板上建立堆疊晶粒封裝的製造程序中的階段。圖7A-7G可用於製造類似於圖6的封裝600的封裝。
圖7A是製造程序中的一個階段，其中識別出臨時玻璃載子790，其中類似於圖6的封裝600的封裝可以建立在所述臨時玻璃載子790上。在實施例中，此臨時玻璃載子790可以具有3-6PPM/C的熱膨脹係數(CTE)，並且可以具有700-800微米之間的厚度。釋放層792可以被施加到臨時玻璃載子790的表面以協助在製造之後與封裝分離。此外，臨時玻璃載子790可以包括基準標記以協助製造程序。
玻璃核心702被識別，並且也可以被稱為玻璃中介層晶圓。在實施例中，玻璃核心702可以具有100-500微米之間的厚度。一或多個TGV 704可以形成在玻璃核心702內，並且可以填充有銅或一些其它導電材料。TGV 704可以具有100微米的節距，並且可以包括金屬墊。在實施例中，這些金屬墊可以與複數個TGV 704電耦接。TGV 704可以用於電耦接玻璃核心702的第一側上的第一RDL層762和玻璃核心702的第二側上的第二RDL層763。在實施例中，可以構建第一RDL層762以支援如上討論的扇出設計。
圖7B是製造程序中的一個階段，其中可以在第一RDL層762上構建小晶片層764。在實施例中，可以建造柱778以與第一RDL層762電耦接。在實施例中，可以施加模具765以封裝柱778。此外，可以在模具765內形成腔室771，隨後可以將小晶片放置在其中。
如圖7C顯示了製造程序中的一個階段，其中包括TSV 769的小晶片766、768被放置在腔室771內。在實施例中，小晶片766、768可以包括但不限於電壓調節器(VR)、處理器或記憶體晶片。在實施例中，焊料互連可以用於將小晶片766、768與第一RDL 762電耦接。在實施例中，可以將不具有TSV(例如電橋)的小晶片770放置在腔室771內。
在放置小晶片776、768、770之後，可以在小晶片776、768、770上形成額外的銅特徵和/或凸塊767、773、775。在實施例中，可以施加額外的模具，並且可以實現平坦化以暴露銅柱778以及額外的銅特徵和/或凸塊767、773、775。在此平坦化程序之後，所得結構777可以被稱為與玻璃中介層整合的小晶片基礎複合體。
圖7D顯示了製造程序中的一個階段，其中形成了可以類似於圖6的RDL層674的RDL層774。除了焊料之外，RDL層774可以包括多個RDL層，並且可以包括由具有銅、諸如鎳、鈷鐵(CoFe)等的阻擋金屬的堆疊構成的成品凸塊。這些凸塊可以連接到晶粒720、721。
圖7E顯示了製造程序中的一個階段，其中晶粒720、721與RDL層774電耦接和實體耦接。在實施例中，可以施加額外的模具材料779並圍繞晶粒720、721。
圖7F顯示了製造程序中的一個階段，其中臨時玻璃載子790與釋放層792一起被分離。在實施例中，可以使用雷射來促進分離。在實施例中，一或多個凸塊781可以與第二RDL 763實體和/或電耦接。
如圖7G顯示了製造程序中的一個階段，其中一或多個凸塊781與基板794耦接。在實施例中，基板794可以是主機板，或者可以是一些其它PCB。
圖8說明了根據實施例的玻璃互連程序的雷射輔助蝕刻的多個範例(在本文中可以稱為「LEGIT」)。LEGIT 技術的一個用途是為用於實現伺服器、圖形、用戶端、5G等產品的半導體封裝中使用的傳統覆銅層壓板(CCL)核心提供替代基板核心材料。透過使用雷射輔助蝕刻、無裂紋、高密度通孔鑽孔，可以將中空形狀形成為玻璃基板。在實施例中，可以調整不同的程序參數以實現各種形狀和深度的鑽孔，從而為玻璃中的創新裝置、架構、程序和設計打開大門。實施例，諸如本文討論的電橋，也可以利用這些技術。
圖表800顯示了使用LEGIT建立通孔或盲孔的微電子封裝基板(例如玻璃)中的通孔和盲孔(或溝槽)的高階程序流程。建立的具有雷射誘導形態變化的玻璃體積/形狀，接著可以選擇性地蝕刻以建立可以填充導電材料的溝槽、通孔或空隙。通孔812由來自玻璃晶圓806相對側上的兩個雷射源802、804的雷射脈衝建立。如本文所用，通透鑽孔和通孔是指當鑽孔或通孔開始於玻璃/基板的一側並在另一側結束。盲鑽孔和盲通孔是指當鑽孔或通孔從基板表面開始並在基板內部的一半處停止。在實施例中，來自兩個雷射源802、804的雷射脈衝垂直施加到玻璃晶圓806以在遇到雷射脈衝的玻璃中致使形態變化808，這也可以稱為結構變化。這種形態變化808包括玻璃的分子結構的變化，以使其更容易被蝕刻掉(移除玻璃的一部分)。在實施例中，可以使用濕式蝕刻程序。
圖表820顯示雙盲形狀的高階程序流程。雙盲形狀832、833可以由來自兩個雷射源822、824的雷射脈衝建立，這兩個雷射源822、824可以類似於雷射源802、804，它們位於玻璃晶圓826的相對側，玻璃晶圓826可以類似於玻璃晶圓806。在此範例中，可以對來自兩個雷射源822、824的雷射脈衝能量和/或雷射脈衝曝光時間進行調整。因此，玻璃826中的形態變化828、829可能會致使這些改變使得更容易蝕刻掉玻璃的一部分。在實施例中，可以使用濕式蝕刻程序。
圖表840顯示單盲形狀的高階程序流程，其也可稱為溝槽。在此範例中，單一雷射源842將雷射脈衝傳送到玻璃晶圓846以在玻璃846中建立形態變化848。如上所述，這些形態變化使得更容易蝕刻掉玻璃852的一部分。在實施例中，可以使用濕式蝕刻程序。
圖表860顯示通孔形狀的高階程序流程。在此範例中，單一雷射源862將雷射脈衝施加到玻璃866以在玻璃866中建立形態變化868，所述變化使得更容易蝕刻掉玻璃872的一部分。如此處所示，來自雷射源862的雷射脈衝能量和/或雷射脈衝曝光時間已被調整以建立完全延伸穿過玻璃866的蝕刻部分872。
關於圖8，雖然實施例將雷射源802、804、822、824、842、862顯示為垂直於玻璃806、826、846、866的表面，但在實施例中，雷射源可以與玻璃的表面成一定角度放置玻璃，具有脈衝能量和/或脈衝曝光時間變化，以形成對角通孔或溝槽，或使通孔成形，諸如812、872，例如使其成為圓柱形、錐形或包括一些其它特徵。此外，由於玻璃的蝕刻很大程度上取決於玻璃的化學成分，因此改變玻璃類型也可能致使通孔或溝槽內出現不同的特徵。
在使用關於圖8描述的程序的實施例中，可以建立直徑小於10微米並且可以具有40:1至50:1的縱橫比的穿洞通孔812、872。因此，可以在玻璃內放置更高密度的通孔，並以細節距彼此靠近放置。在實施例中，所述節距可以是50微米或更小。在形成通孔或溝槽之後，可以施加金屬化程序以形成穿透通孔或溝槽的導電通路，例如電鍍通孔(PTH)。使用這些技術，更細節距的通孔可能會建立更好的訊號，從而允許更多的I/O訊號透過玻璃晶圓佈線到其它耦接部件，諸如基板。
圖9說明了根據各種實施例的用於將基板與在封裝中具有複數個晶粒控制翹曲的玻璃核心耦接的程序900的範例。
在方塊902，所述程序可以包括識別包括玻璃核心的基板，所述基板具有第一側和與第一側相對的第二側。
在方塊904，所述程序可以包括將複數個晶粒與基板的第一側耦接。
圖10是根據本發明的實施例的電腦系統1000的示意圖。根據本揭露中闡述的若干揭露實施例中的任一個以及它們的等效物，所描繪的電腦系統1000(也稱為電子系統1000)可以體現為與玻璃核心基板耦接的多個晶粒。電腦系統1000可以是諸如小筆電之類的行動裝置。電腦系統1000可以是諸如無線智慧型手機的行動裝置。電腦系統1000可以是桌上型電腦。電腦系統1000可以是手持閱讀器。電腦系統1000可以是伺服器系統。電腦系統1000可以是超級電腦或高性能計算系統。
在實施例中，電子系統1000是包括系統匯流排1020以電耦接電子系統1000的各種部件的電腦系統。根據各種實施例，系統匯流排1020是單一匯流排或匯流排的任何組合。電子系統1000包括向積體電路1010供電的電壓源1030。在一些實施例中，電壓源1030透過系統匯流排1020向積體電路1010提供電流。
根據實施例，積體電路1010電耦接到系統匯流排1020並且包括任何電路或電路組合。在實施例中，積體電路1010包括可以是任何類型的處理器1012。如本文所用，處理器1012可以指任何類型的電路，諸如但不限於微處理器、微控制器、圖形處理器、數位訊號處理器或其它處理器。在實施例中，處理器1012包括或與多個與玻璃核心基板耦接的晶粒耦接，如本文所揭露的。在實施例中，SRAM實施例存在於處理器的記憶體快取中。可以包括在積體電路1010中的其它類型的電路是客製化電路或特殊應用積體電路(ASIC)，諸如用於諸如蜂巢式電話、智慧型電話、呼叫器、可攜式電腦、雙向無線電和類似的電子系統等無線裝置的通訊電路1014，或用於伺服器的通訊電路。在實施例中，積體電路1010包括晶載記憶體1016，諸如靜態隨機存取記憶體(SRAM)。在實施例中，積體電路1010包括嵌入式晶載記憶體1016，諸如嵌入式動態隨機存取記憶體(eDRAM)。
在實施例中，積體電路1010由隨後的積體電路1011補充。有用的實施例包括雙處理器1013和雙通訊電路1015以及諸如SRAM的雙晶載記憶體1017。在實施例中，雙積體電路1010包括諸如eDRAM的嵌入式晶載記憶體1017。
在實施例中，電子系統1000也包括外部記憶體1040，其又可以包括一或多個適用於特定應用的記憶體元件，諸如RAM形式的主記憶體1042、一或多個硬碟1044，和/或處理可移動媒體1046的一或多個驅動器，諸如軟碟、光碟(CD)、數位多媒體光碟(DVD)、快閃記憶體驅動器和本領域已知的其它可移動媒體。根據實施例，外部記憶體1040也可以是嵌入式記憶體1048，諸如晶粒堆疊中的第一晶粒。
在實施例中，電子系統1000也包括顯示裝置1050、音訊輸出1060。在實施例中，電子系統1000包括輸入裝置，諸如控制器1070，其可以是鍵盤、滑鼠、軌跡球、遊戲控制器、麥克風、語音識別裝置或將資訊輸入到電子系統1000的任何其它輸入裝置。在實施例中，輸入裝置1070是相機。在實施例中，輸入裝置1070是數位錄音機。在實施例中，輸入裝置1070是相機和數位錄音機。
如本文所示，積體電路1010可以在數個不同的實施例中實現，包括根據數個揭露的實施例及其等效物中的任一個的具有與玻璃核心基板耦接的多個晶粒的封裝基板、電子系統、電腦系統、一或多種製造積體電路的方法、以及一或多種製造電子組件的方法，所述電子組件包括具有與玻璃核心基板耦接的多個晶粒的封裝基板，根據如本文所述的若干揭露實施例中的任何實施例及其領域已知的等效物。元件、材料、幾何形狀、尺寸和操作順序都可以變化以適應特定的I/O耦接要求，包括陣列接點數、用於根據數個揭露的封裝基板中的任何封裝基板嵌入在處理器安裝基板中的微電子晶粒的陣列接點配置具有與玻璃核心基板耦接的多個晶粒的實施例及其等效物。可以包括基礎基板，如圖10的虛線所示。也可以包括被動裝置，也如圖10所描繪。
各種實施例可以包括上述實施例的任何合適的組合，包括以上述結合形式(和)描述的實施例的替代(或)實施例(例如，「和」可以是「和/或」)。此外，一些實施例可以包括具有儲存在其上的指令的一或多個製品(例如，非暫態電腦可讀取媒體)，當執行這些指令時致使上述實施例中的任何實施例的動作。此外，一些實施例可以包括具有用於執行上述實施例的各種操作的任何合適裝置的設備或系統。
以上對所說明實施例的描述，包括在摘要中描述的內容，並非意於窮舉或將實施例限制為所揭露的精確形式。儘管本文出於說明性目的描述了特定實施例，但是如相關領域的技術人員將理解的，在實施例的範圍內可以進行各種等效修改。
可以根據以上詳細描述對實施例進行這些修改。以下請求項中使用的用語不應被解釋為將實施例限制為說明書和請求項中揭露的具體實現。相反，本發明的範圍將完全由以下請求項確定，這些請求項將如請求項解釋的既定原則來解釋。
以下段落描述了各種實施例的範例。
範例1是一種封裝，包含：包包括玻璃核心的基板，所述基板具有第一側和與所述第一側相對的第二側；以及與所述基板的所述第一側耦接的複數個晶粒。
範例2包括範例1的封裝，其中所述複數個晶粒中的至少一個晶粒堆疊在所述複數個晶粒中的另一個晶粒上。
範例3包括範例1的封裝，其中所述複數個晶粒與所述基板的所述第一側直接耦接。
範例4包括範例3的封裝，其中所述複數個晶粒使用直接晶片附接來耦接。
範例5包括範例1的封裝，其中所述基板為第一基板；並且進一步包含：具有第一側和與所述第一側相對的第二側的第二基板，其中所述第二基板的所述第一側與所述複數個晶粒耦接，以及其中所述第二基板的所述第二側與所述第一基板的所述第一側耦接。
範例6包括範例1的封裝，進一步包含：從所述基板的所述第一側延伸到所述基板的所述第二側並穿過所述玻璃核心的一或多個穿玻璃通孔(TGV)，所述一或多個TGV包括導電材料，其中所述複數個晶粒中的至少一個晶粒係與所述一或多個TGV中的至少一個TGV電耦接。
範例7包括範例6的封裝，其中所述基板的所述玻璃核心的厚度為100微米至750微米，而其中所述一或多個TGV的節距為50微米至30微米。
範例8包括範例6的封裝，其中所述基板為第一基板；並且進一步包含：具有所述第一側和與所述第一側相對的第二側的第二基板，其中所述第二基板的所述第一側與所述一或多個TGV中的至少一個TGV電耦接。
範例9包括範例8的封裝，其中所述第二基板為有機基板。
範例10包括範例1的封裝，進一步包含：所述基板內的電橋，所述電橋的一側靠近所述基板的所述第一側，所述電橋與所述複數個晶粒中的至少兩個晶粒電耦接。
範例11包括範例10的封裝，其中所述電橋為從以下中選擇的一種：開腔電橋(OCB)或嵌入式多晶粒互連電橋(EMIB)。
範例12包括範例1-11中任一範例的封裝，其中所述基板的所述第一側包括再分佈層(RDL)，其中所述複數個晶粒中的至少一個晶粒與所述RDL電耦接。
範例13包括一種方法，所述方法包含：識別包括玻璃核心的基板，所述基板具有所述第一側和與所述第一側相對的第二側；以及將複數個晶粒與所述基板的所述第一側耦接。
範例14包括範例13的方法，其中所述基板進一步包括在所述基板的所述第一側上的再分佈層(RDL)；以及其中耦接複數個晶粒進一步包括：將所述複數個晶粒與所述RDL直接電耦接。
範例15包括範例13的方法，其中所述基板為第一基板；以及進一步包含：識別具有第一側和與所述第一側相對的第二側的第二基板；以及其中將複數個晶粒與所述第一基板的所述第一側耦接進一步包括：將所述第二基板的所述第一側與所述複數個晶粒耦接；以及將所述第二基板的所述第二側與所述第一基板的所述第一側耦接。
範例16包括範例13的方法，其中在所述識別基板的步驟之後，所述方法進一步包含：在所述基板中建立一或多個TGV，所述TGV包括導電材料並且從所述基板的第一側延伸到所述基板的第二側；以及其中耦接複數個晶粒進一步包括將所述晶粒中的至少一個晶粒直接電耦接到所述TGV中的至少一個TGV。
範例17包括範例13-16中任一範例的方法，其中在所述識別基板的步驟之後，所述方法進一步包含：在所述基板的所述玻璃核心的至少一部分內嵌入電橋，所述電橋的一側靠近所述基板的所述第一側；以及其中耦接複數個晶粒進一步包括：將所述複數個晶粒中的一個晶粒與所述電橋電耦接；以及將所述複數個晶粒中的另一個晶粒與所述電橋電耦接。
範例18是一種系統，包含：封裝，包含：包括玻璃核心的第一基板，所述第一基板具有第一側和與所述第一側相對的第二側；從所述第一基板的所述第一側延伸到所述第一基板的所述第二側並穿過所述玻璃核心的複數個穿玻璃通孔(TGV)，所述複數個TGV包括導電材料；具有第一側和與所述第一側相對的第二側的第二基板，所述第二基板包括在所述第一側和所述第二側之間的複數個電連接，所述第二基板的所述第二側與所述第一基板的所述第一側電耦接；與所述第二基板的所述第一側電耦接的所述複數個晶粒中的至少一個晶粒；以及與所述封裝耦接的第三基板。
範例19包括範例18的系統，其中所述第三基板與所述第一基板的所述第二側耦接，以及其中所述基板為從以下中選擇的一個：臨時載子、有機基板或主機板。
範例20包括範例18-19中任一範例的系統，其中所述第二基板包括具有靠近所述第二基板的所述第一側的一側的電橋，以及其中所述複數個晶粒中的一個晶粒與所述複數個晶粒中的另一個晶粒和其它電橋電耦接。
範例21包括範例20的系統，其中所述電橋為從以下中選擇的一個：EMIB或OCB。
100:玻璃中介層 102:玻璃核心 104:TGV 106:堆積層 108:堆積層 110:墊 112:基板附接點 114:介電質 116:介電質 150:傳統矽中介層 152:非玻璃核心 154:TSV 156:堆積層 158:墊 160:基板附接點 200:封裝 201:貼片 202:玻璃核心 204:TGV 206:堆積層 208:堆積層 220:晶粒 221:晶粒 222:晶粒 224:第一級互連(FLI) 226:中級互連(MLI) 230:中介層 231:佈線層 232:通孔 234:墊 270:封裝 300:封裝 301:玻璃核心中介層 302:玻璃核心 304:通孔 306:堆積層 308:堆積層 320:晶粒 321:晶粒 322:晶粒 324:凸塊 326:MLI 330:印刷電路板(PCB) 370:封裝 400:封裝 401:玻璃中介層 402:玻璃核心 406:堆積層 420:晶粒 421:晶粒 422:晶粒 424:凸塊 426:封裝側凸塊 430:基板 500:封裝 501a:中介層 502a:核心 502b:核心 504a:TGV 504b:TGV 506a:堆積層 506b:堆積層 520:晶粒 521:晶粒 522:晶粒 523:晶粒 526a:MLI 526b:MLI 536:基板 537:電橋 600:封裝 602:玻璃核心 604:TGV 620:晶粒 621:晶粒 662:再分佈層(RDL) 663:再分佈層 664:小晶片層 665:模具 666:小晶片 668:小晶片 669:通孔 670:封裝 674:RDL層 678:柱 680:封裝 681:凸塊 702:玻璃核心 704:TGV 762:RDL層 763:RDL層 764:小晶片層 765:模具 766:小晶片 767:凸塊 768:小晶片 769:TSV 770:小晶片 771:腔室 773:凸塊 774:RDL層 775:凸塊 776:小晶片 777:所得結構 778:柱 781:凸塊 790:臨時玻璃載子 792:釋放層 794:基板 800:圖表 802:雷射源 804:雷射源 806:玻璃晶圓 808:形態變化 812:通孔 820:圖表 822:雷射源 824:雷射源 826:玻璃晶圓 828:形態變化 829:形態變化 832:雙盲形狀 833:雙盲形狀 840:圖表 842:雷射源 846:玻璃晶圓 848:形態變化 852:玻璃 860:圖表 862:雷射源 866:玻璃 868:形態變化 872:通孔 900:程序 902:方塊 904:方塊 1000:電腦系統 1010:積體電路 1011:積體電路 1012:處理器 1013:雙處理器 1014:通訊電路 1015:雙通訊電路 1016:晶載記憶體 1017:雙晶載記憶體 1020:系統匯流排 1030:電壓源 1040:外部記憶體 1042:主記憶體 1044:硬碟 1046:可移動媒體 1048:嵌入式記憶體 1050:顯示裝置 1060:音訊輸出 1070:控制器
[圖1]說明了根據各種實施例的在封裝中使用的玻璃中介層和傳統矽中介層的示意圖。
[圖2]說明了根據各種實施例的具有玻璃核心貼片的封裝的方塊圖，所述封裝具有與所述貼片的第一側耦接的主動晶粒複合體以及附接到所述貼片的第二側的矽中介層。
[圖3]說明了根據各種實施例的具有玻璃核心中介層的封裝的方塊圖，所述封裝具有與玻璃核心中介層的第一側耦接的主動晶粒複合體以及附接到玻璃核心中介層的第二側的主機板。
[圖4]說明了根據各種實施例的具有使用實體耦接到有機基板的非對稱玻璃基板電耦接的主動晶粒複合體的封裝的方塊圖。
[圖5]說明了根據各種實施例的具有兩組主動晶粒複合體的封裝的方塊圖，每組主動晶粒複合體均與玻璃中介層耦接，所述玻璃中介層附接到基板，所述基板包括嵌入基板內的電橋。
[圖6]說明了根據各種實施例的在玻璃中介層基板上的堆疊晶粒封裝的橫截面側視圖和兩個俯視圖。
[圖7A-7G]說明了根據各種實施例的用於在玻璃基板上建立堆疊晶粒封裝的製造程序中的階段。
[圖8]說明了根據各種實施例的玻璃互連程序的雷射輔助蝕刻的多個範例。
[圖9]說明了根據各種實施例的用於將基板與玻璃核心耦接的程序的範例，所述玻璃核心在封裝中具有複數個晶粒控制翹曲。
[圖10]示意性地說明了根據各種實施例的計算裝置。
100:玻璃中介層
102:玻璃核心
104:TGV
106:堆積層
108:堆積層
110:墊
112:基板附接點
114:介電質
116:介電質
150:傳統矽中介層
152:非玻璃核心
154:TSV
156:堆積層
158:墊
160:基板附接點

Claims (21)

  1. 一種封裝，包含： 包括玻璃核心的基板，所述基板具有第一側和與所述第一側相對的第二側；以及 與所述基板的所述第一側耦接的複數個晶粒。
  2. 如請求項1的封裝，其中所述複數個晶粒中的至少一個晶粒堆疊在所述複數個晶粒中的另一個晶粒上。
  3. 如請求項1的封裝，其中所述複數個晶粒與所述基板的所述第一側直接耦接。
  4. 如請求項3的封裝，其中所述複數個晶粒使用直接晶片附接來耦接。
  5. 如請求項1的封裝，其中所述基板為第一基板；並且進一步包含： 具有第一側和與所述第一側相對的第二側的第二基板，其中所述第二基板的所述第一側與所述複數個晶粒耦接，以及其中所述第二基板的所述第二側與所述第一基板的所述第一側耦接。
  6. 如請求項1的封裝，進一步包含： 從所述基板的所述第一側延伸到所述基板的所述第二側並穿過所述玻璃核心的一或多個穿玻璃通孔(TGV)，所述一或多個TGV包括導電材料，其中所述複數個晶粒中的至少一個晶粒係與所述一或多個TGV中的至少一個TGV電耦接。
  7. 如請求項6的封裝，其中所述基板的所述玻璃核心的厚度為100微米至750微米，而其中所述一或多個TGV的節距為50微米至30微米。
  8. 如請求項6的封裝，其中所述基板為第一基板；並且進一步包含： 具有所述第一側和與所述第一側相對的第二側的第二基板，其中所述第二基板的所述第一側與所述一或多個TGV中的至少一個TGV電耦接。
  9. 如請求項8的封裝，其中所述第二基板為有機基板。
  10. 如請求項1的封裝，進一步包含： 所述基板內的電橋，所述電橋的一側靠近所述基板的所述第一側，所述電橋與所述複數個晶粒中的至少兩個晶粒電耦接。
  11. 如請求項10的封裝，其中所述電橋為從以下中選擇的一種：開腔電橋(OCB)或嵌入式多晶粒互連電橋(EMIB)。
  12. 如請求項1、2、3、4、5、6、7、8、9、10或11的封裝，其中所述基板的所述第一側包括再分佈層(RDL)，其中所述複數個晶粒中的至少一個晶粒與所述RDL電耦接。
  13. 一種方法，包含： 識別包括玻璃核心的基板，所述基板具有所述第一側和與所述第一側相對的第二側；以及 將複數個晶粒與所述基板的所述第一側耦接。
  14. 如請求項13的方法，其中所述基板進一步包括在所述基板的所述第一側上的再分佈層(RDL)；以及 其中耦接複數個晶粒進一步包括： 將所述複數個晶粒與所述RDL直接電耦接。
  15. 如請求項13的方法，其中所述基板為第一基板；以及進一步包含： 識別具有第一側和與所述第一側相對的第二側的第二基板；以及 其中將複數個晶粒與所述第一基板的所述第一側耦接進一步包括： 將所述第二基板的所述第一側與所述複數個晶粒耦接；以及 將所述第二基板的所述第二側與所述第一基板的所述第一側耦接。
  16. 如請求項13的方法，其中在所述識別基板的步驟之後，所述方法進一步包含： 在所述基板中建立一或多個TGV，所述TGV包括導電材料並且從所述基板的第一側延伸到所述基板的第二側；以及 其中耦接複數個晶粒進一步包括將所述晶粒中的至少一個晶粒直接電耦接到所述TGV中的至少一個TGV。
  17. 如請求項13、14、15或16的方法，其中在所述識別基板的步驟之後，所述方法進一步包含： 在所述基板的所述玻璃核心的至少一部分內嵌入電橋，所述電橋的一側靠近所述基板的所述第一側；以及 其中耦接複數個晶粒進一步包括： 將所述複數個晶粒中的一個晶粒與所述電橋電耦接；以及 將所述複數個晶粒中的另一個晶粒與所述電橋電耦接。
  18. 一種系統，包含： 封裝，包含： 包括玻璃核心的第一基板，所述第一基板具有第一側和與所述第一側相對的第二側； 從所述第一基板的所述第一側延伸到所述第一基板的所述第二側並穿過所述玻璃核心的複數個穿玻璃通孔(TGV)，所述複數個TGV包括導電材料； 具有第一側和與所述第一側相對的第二側的第二基板，所述第二基板包括在所述第一側和所述第二側之間的複數個電連接，所述第二基板的所述第二側與所述第一基板的所述第一側電耦接； 與所述第二基板的所述第一側電耦接的所述複數個晶粒中的至少一個晶粒；以及 與所述封裝耦接的第三基板。
  19. 如請求項18的系統，其中所述第三基板與所述第一基板的所述第二側耦接，以及其中所述基板為從以下中選擇的一個：臨時載子、有機基板或主機板。
  20. 如請求項18或19的系統，其中所述第二基板包括具有靠近所述第二基板的所述第一側的一側的電橋，以及其中所述複數個晶粒中的一個晶粒與所述複數個晶粒中的另一個晶粒和其它電橋電耦接。
  21. 如請求項20的系統，其中所述電橋為從以下中選擇的一個：EMIB或OCB。
TW111130383A 2021-09-21 2022-08-12 與玻璃核心基板耦接的多個晶粒 TW202326962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/481,234 US20230089096A1 (en) 2021-09-21 2021-09-21 Multiple dies coupled with a glass core substrate
US17/481,234 2021-09-21

Publications (1)

Publication Number Publication Date
TW202326962A true TW202326962A (zh) 2023-07-01

Family

ID=85573458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130383A TW202326962A (zh) 2021-09-21 2022-08-12 與玻璃核心基板耦接的多個晶粒

Country Status (4)

Country Link
US (1) US20230089096A1 (zh)
CN (1) CN117597777A (zh)
TW (1) TW202326962A (zh)
WO (1) WO2023048796A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9615453B2 (en) * 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
US11538617B2 (en) * 2018-06-29 2022-12-27 Intel Corporation Integrated magnetic core inductors on glass core substrates
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11978685B2 (en) * 2019-07-25 2024-05-07 Intel Corporation Glass core patch with in situ fabricated fan-out layer to enable die tiling applications

Also Published As

Publication number Publication date
WO2023048796A1 (en) 2023-03-30
US20230089096A1 (en) 2023-03-23
CN117597777A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
US10832942B2 (en) Non-embedded silicon bridge chip for multi-chip module
US10964676B2 (en) Semiconductor structure and a method of making thereof
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
JP5864604B2 (ja) 上下に埋め込まれた複数のダイを有する基板を持つマルチチップパッケージ、及びその製造方法
US9167694B2 (en) Ultra-thin interposer assemblies with through vias
EP2614521B1 (en) Method of assembling a multichip module with underfilled semiconductor chip
US9646926B2 (en) Wiring substrate and method of manufacturing the same
Ravichandran et al. 2.5 D glass panel embedded (GPE) packages with better I/O density, performance, cost and reliability than current silicon interposers and high-density fan-out packages
US20140217573A1 (en) Low cost and high performance flip chip package
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
CN115831907A (zh) 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层
Ravichandran et al. Low-cost non-tsv based 3d packaging using glass panel embedding (gpe) for power-efficient, high-bandwidth heterogeneous integration
CN116264204A (zh) 具有包括开口和穿玻璃过孔的玻璃芯的中介层
TW202326962A (zh) 與玻璃核心基板耦接的多個晶粒
TW201640976A (zh) 堆疊電子裝置及其製造方法
TW202301576A (zh) 具有平面結構的玻璃封裝核心
CN112382575B (zh) 一种用于5g设备的半导体存储封装及其制备方法
US10157839B1 (en) Interconnect structure and manufacturing method thereof
US20070152346A1 (en) Silicon carrier having increased flexibility
US20230317621A1 (en) Glass substrate package with hybrid bonded die
JP2020202241A (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
US20230197595A1 (en) Multi-chip high memory bandwidth configuration
US20240021571A1 (en) Hybrid bonding of semiconductor structures to advanced substrate panels
US20230197351A1 (en) Film capacitor on a glass substrate
JP2024014780A (ja) マルチチップが相互接続しているパッケージ構造及びその製造方法