TW202320169A - 形成圖案化特徵之方法 - Google Patents

形成圖案化特徵之方法 Download PDF

Info

Publication number
TW202320169A
TW202320169A TW111128232A TW111128232A TW202320169A TW 202320169 A TW202320169 A TW 202320169A TW 111128232 A TW111128232 A TW 111128232A TW 111128232 A TW111128232 A TW 111128232A TW 202320169 A TW202320169 A TW 202320169A
Authority
TW
Taiwan
Prior art keywords
surface energy
layer
substrate
component
forming
Prior art date
Application number
TW111128232A
Other languages
English (en)
Inventor
約安 托姆扎克
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202320169A publication Critical patent/TW202320169A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

所揭示者係形成圖案化特徵之方法及包括該等圖案化特徵的結構。例示性方法包括在結構之側壁上選擇性地形成一表面能經修飾表面及/或在基材之一表面上形成一表面能可調層。可藉由沉積材料及/或藉由處理側壁表面及/或藉由處理與側壁表面相鄰之表面來形成該表面能經修飾表面。

Description

形成圖案化特徵之方法
本揭露大致上關於在基材之表面上形成圖案化特徵之方法。更特定言之，本揭露係關於使用表面能修飾或經修飾層及/或表面能可調層形成圖案化特徵之方法，及關於使用此類方法形成之結構。
在電子裝置的製造期間，可藉由圖案化基材之表面以及將材料自圖案化表面蝕刻或在圖案化表面上選擇性地沉積材料，而在基材之表面上形成精細特徵圖案。隨著基材上的裝置密度增加，形成具有較小尺寸的特徵變得越來越符合期望。
光阻通常用以在蝕刻之前圖案化基材之表面。藉由施加一層光阻至基材之表面、遮罩光阻之表面、使光阻之未經遮罩的部份暴露至輻射（諸如紫外光）、以及移除一部份（例如，未經遮罩或經遮罩部份）的光阻，同時在基材表面上留下一部份光阻，可在光阻中形成圖案。儘管傳統光阻技術對於許多應用運作良好，但隨著裝置特徵的大小持續減小，已開發出額外的圖案化技術。
近來，已開發出定向自組裝(directed self-assembly, DSA)技術，以相較於使用傳統光阻技術典型可獲得之圖案化特徵的間距來降低基材表面上圖案化特徵之間距。DSA技術通常使用一層嵌段共聚物(block copolymer)材料，其中嵌段共聚物之聚合物域(polymer domain)可自行排列在表面上。可將域中之一者移除，留下相對精細的特徵圖案，其可使用作為蝕刻遮罩或類似者。
聚合物域之大小及配向(orientation)可很大程度取決於基材表面之親和力、表面形態、及/或性質。例如，嵌段共聚物的極性或非極性部份可在基材表面的極性或非極性部份上優先對準。為獲得聚合物域之所欲對準，通常使用既有圖案及/或刷(brush)層來引導聚合物域之對準。形成刷層可包括若干微影及處理步驟，其等可係費用高昂。進一步言，使用既有圖案通常要求側壁處理製程，以獲得聚合物域之所欲配向。此類處理可係困難的且相對昂貴。據此，所欲者係形成圖案化特徵之經改善方法，其等允許增加間距及/或使用較少步驟，同時促進DSA材料之所欲對準。
本節提出之任何問題及解決方案討論僅為了提供本揭露背景脈絡之目的而包括在本揭露中，且不應視為承認討論之任何或全部內容在作成本發明時為已知。
本揭露之各種實施例係關於形成圖案化特徵之方法及使用該等方法所形成之結構。雖然在下文更詳細地討論本揭露的各種實施例應對先前方法及結構之缺點的方式，但大致上，本揭露之各種實施例提供包括使用材料或層之方法，該等材料或層使用相對少的步驟來促進定向自組裝材料之對準且/或係相對不昂貴。例如，例示性方法包括以下步驟：在圖案化結構之側壁上選擇性地形成一表面能修飾層，及/或在該基材之一表面上形成一表面能可調層，並相對於該表面能可調層之一第二部份之一表面能選擇性地改變一第一部份的一表面能。
依據本揭露之例示性實施例，提供一種形成圖案化特徵之方法。依據本揭露之實例，該方法包括以下步驟：提供一基材，該基材包含在該基材之一表面上的圖案化結構；在該等圖案化結構的側壁上選擇性地形成一表面能修飾層；及將定向自組裝材料沉積至該基材上。該基材亦可包括一底層。該表面能修飾層促進該定向自組裝材料之第一及第二組分中之一或多者的配向。依據此等實施例之例示性態樣，該定向自組裝材料包含一嵌段共聚物，該嵌段共聚物包含一第一嵌段聚合物及一第二嵌段聚合物。該第一嵌段聚合物可對應於該第一組分，且該第二嵌段聚合物對應於該第二組分。依據進一步實例，該第一組分具有一第一側壁表面能及一第一底層表面能，該第一側壁表面能係少於該第一底層表面能。該第二組分可具有一第二側壁表面能及一第二底層表面能，該第二側壁表面能係大於該第二底層表面能。
依據本揭露之額外實施例，一種形成圖案化特徵之方法包括：提供一基材；在該基材之一表面上形成一表面能可調層；將該表面能可調層之一第一部份暴露至輻射及受激發物種中之一或多者，以相對於該表面能可調層之一第二部份的一表面能改變該第一部份的一表面能；及將包含第一組分及第二組分的定向自組裝材料沉積至該基材上。該第一部份及該第二部份中之一或多者促進該定向自組裝材料之第一及第二組分中之一或多者的配向。該表面能可調層可包括例如碳化矽、氧碳化矽、及一金屬氧化物中之一或多者。例示性方法可額外包括在該形成該表面能可調層之步驟期間操縱一或多個製程參數的一步驟，以修飾該表面能可調層之一表面能。
依據本揭露之進一步實例，提供一種結構。該結構可使用如本文中所描述之方法形成。例示性結構包括在圖案化結構之側壁上的一表面能修飾層及/或在該基材之一表面上的一表面能可調層。該等結構可額外地包括定向自組裝材料。
所屬技術領域中具有通常知識者從下列參考附圖之一些實施例的詳細描述將明白此等及其他實施例。本發明不受限於所揭示任何（多個）特定實施例。
雖然以下揭示一些實施例及實例，但應理解，本發明延伸超出其具體揭示的實施例及/或用途以及其明顯的修改及等同物。因此，所意欲者係所揭示本發明的範疇應不受限於下文所描述特定的揭示實施例。
本揭露大致上關於形成圖案化特徵之方法及關於包括該等圖案化特徵之結構。如下文更詳細描述，例示性方法可用以形成具有相對小尺寸、具有相對高間距、及/或用相對少的製程步驟形成的圖案化特徵。圖案化特徵及結構可被用以形成電子裝置，諸如半導體裝置。
如本文中所使用，用語「基材(substrate)」可指包括及/或在其上可沉積一或多個層的任何（多個）下伏材料。基材可包括一塊材，諸如矽（例如單晶矽）、其他IV族材料（諸如鍺）或化合物半導體材料（諸如GaAs），並可包括上覆或下伏於該塊材的一或多層。例如，一基材可包括上覆於塊材的若干層之圖案化堆疊。圖案化堆疊可根據應用而變化。進一步言，基材可額外地或替代地包括形成在基材之一層的至少一部份之內或之上的各種結構，諸如凹部、線、突起、及類似者。
在一些實施例中，「膜(film)」係指在垂直於厚度方向之方向上延伸之層。在一些實施例中，「層(layer)」係指一形成於表面上之具有一厚度之材料、或者膜或非膜結構之同義詞。膜或層可由具有一些特性之離散單一膜或層或者由多個膜或層所構成，且相鄰膜或層之間的邊界可明確或可不明確，並可或可不基於物理、化學、及/或任何其他特性、形成製程或序列、及/或相鄰膜或層之功能或目的而建立。進一步言，一層或膜可係連續或不連續。
在本揭露中，「氣體(gas)」可包括在常溫及常壓下為氣體之材料、汽化固體及/或汽化液體，並可取決於上下文由一單一氣體或一氣體混合物構成。除了製程氣體以外的氣體（亦即，未穿行通過氣體分配組成（諸如噴淋頭）、其他氣體分配裝置、或類似者而引入的氣體）可用於例如密封反應空間，且可包括一密封氣體（諸如稀有氣體）。
在一些情況下（諸如在材料沉積之上下文中），用語「前驅物(precursor)」可指參與生產另一化合物之化學反應的化合物，且尤其係指構成膜基質或膜之主要架構的化合物，而用語「反應物(reactant)」可指在一些情況下有別於前驅物之化合物，其使前驅物活化、對前驅物進行改質、或催化前驅物之反應。在一些情況下，用語前驅物及反應物可係可互換地使用。用語「惰性氣體(inert gas)」係指當例如施加RF或微波功率時，不在可察覺的程度上參加化學反應的氣體及/或激發前驅物的氣體，但不像反應物，該惰性氣體無法在可察覺的程度上變為膜基質之一部分。
用語「循環沉積製程(cyclic deposition process/cyclical deposition process)」可指多個前驅物（及/或反應物）循序引入至反應室中以在基材上方沉積一層，並包括處理技術，諸如原子層沉積(ALD)、循環化學氣相沉積（循環CVD）、及包括一ALD組件及一循環CVD組件之混合式循環沉積製程。
用語「原子層沉積(atomic layer deposition)」可指氣相沉積製程，其中沉積循環（典型係複數個接續的沉積循環）係在製程室中實施。當使用（多個）前驅物/（多個）反應性氣體及（多個）沖洗（例如惰性載體）氣體的交替脈衝進行時，如本文中所使用之用語原子層沉積亦意指包括由相關用語指稱的製程，諸如化學氣相原子層沉積、原子層磊晶(ALE)、分子束磊晶(MBE)、氣體源MBE、或有機金屬MBE、及化學束磊晶。
大致上，對ALD製程而言，在各循環期間，前驅物係引入至反應室且經化學吸附至沉積表面（例如，可包括來自先前ALD循環之先前經沉積材料或其他材料的基材表面），形成不易與額外前驅物起反應（亦即，自限式反應）的約一材料單層或次單層。其後，在一些情況下，可後續將反應物（例如，另一前驅物或反應氣體）引入至製程室中，以用於在沉積表面上將經化學吸附之前驅物轉化為所欲材料。反應物可係能夠進一步與前驅物起反應。在一或多個循環期間（例如在各循環的各步驟期間）可利用沖洗步驟，以從製程室移除任何過量的前驅物，及/或從反應室移除任何過量的反應物及/或反應副產物。
碳化矽(SiC)可指包括矽及碳的材料。碳化矽不必然需要是化學計量組成。矽之量的範圍可從5至50 at%；碳之量的範圍可從約50至約95 at%。在一些實施例中，SiC膜在Si及C以外還可包含一或多種元素（諸如H或N）。
氧碳化矽(SiOC)可指包括矽、氧、及碳的材料。如本文中所使用，除非另有陳述，SiOC並非意欲限制、侷限或定義膜中之Si、O、C及/或任何其他元素中之任何者的鍵結或化學狀態（例如氧化狀態）。在一些實施例中，除了Si、O、及C以外，SiOC薄膜還可包含一或多種元素（諸如H或N）。在一些實施例中，SiOC膜可包含Si-C鍵及/或Si-O鍵。在一些實施例中，SiOC膜可包含Si-C鍵及Si-O鍵，且可不包含Si-N鍵。在一些實施例中，除了Si-C及/或Si-O鍵以外，SiOC膜還可包含Si-H鍵。在一些實施例中，SiOC膜可包含多於Si-C鍵的Si-O鍵，例如，Si-O鍵對Si-C鍵之比率可從約1:10至約10:1。在一些實施例中，SiOC膜可包含以原子計從約0%至約50%的碳。在一些實施例中，SiOC膜可包含以原子計從約0.1%至約40%、從約0.5%至約30%、從約1%至約30%、或從約5%至約20%的碳。在一些實施例中，SiOC膜可包含以原子計從約0%至約70%的氧。在一些實施例中，SiOC膜可包含以原子計從約10%至約70%、從約15%至約50%、或從約20%至約40%的氧。在一些實施例中，SiOC膜可包含以原子計約0%至約50%的矽。在一些實施例中，SiOC膜可包含以原子計從約10%至約50%、從約15%至約40%、或從約20%至約35%的矽。在一些實施例中，SiOC膜可包含以原子計從約0.1%至約40%、從約0.5%至約30%、從約1%至約30%、或從約5%至約20%的氫。在一些實施例中，SiOC膜可不包含氮。在一些其他實施例中，SiOC膜可包含以原子計(at%)從約0%至約40%的氮。舉特定實例而言，SiOC膜可係或可包括一包含SiOCH的層。
在本揭露中，變量之任兩個數字可構成變量之可工作範圍，且所指示之任何範圍可包括或排除端點。額外地，所指示的變量之任何數值（不管該等數值是否以「約」來指示）可指精確值或近似值並包括等效值，且在一些實施例中可指平均值、中間值、代表值、多數值等。進一步言，在本揭露中，於一些實施例中，用語「包括(including)」、「由…構成(constituted by)」、及「具有(having)」可獨立地指「典型或廣泛地包含(typically or broadly comprising)」、「包含(comprising)」、「基本上由…所組成(consisting essentially of)」或「由…所組成(consisting of)」。依據本揭露之態樣，用語之任何已定義的意義不必然排除該等用語的尋常及慣例意義。
現轉向圖式，圖1繪示依據本揭露之例示性實施例的方法100。方法100包括以下步驟：提供基材（步驟102）；選擇性地修飾基材上圖案化結構的側壁上之表面能（步驟104）；及將定向自組裝材料沉積至基材上（步驟106）。
步驟102包括提供一基材，諸如本文中所描述之基材。基材可包括一或多個待蝕刻層，其等包括一或多個材料層。舉實例而言，基材可包括一底層及/或在基材之表面上的圖案化結構。底層可係或可包括例如一包含矽及碳的層（例如，SiC或SiOC）。在一些情況下，底層可係或可包括金屬氧化物、金屬氮化物、及金屬氧氮化物中之一或多者。在一些情況下，光阻底層可額外地包括碳。可在光阻底層之沉積時將碳併入光阻底層中，及/或可施加碳處理至光阻底層之表面。額外地或替代地，含碳層或其他層可沉積至光阻底層的表面上。底層之厚度可係約0.2至約10 nm。該等結構可由例如光阻、極紫外(EUV)抗蝕劑、聚合物組裝體(polymer assembly)（例如，含有一或若干種單體或嵌段共聚物）及/或Si或金屬中心、或類似者來形成。在一些情況下，定向自組裝材料的組分可充當後續圖案化步驟的結構。
步驟104包括相對於表面314（例如，在結構304及/或305之頂部上）及/或介於結構之間或在結構的底部處的表面316之表面能選擇性地修飾在側壁307上的表面能。步驟104可包括沉積表面能修飾層及/或處理一表面（例如，表面314、316、及/或307)。表面能經修飾（或修飾）層可係或可包括例如碳化矽、氧碳化矽(SiOC)、氧氮化矽、非晶碳中之一或多者，其等之任何者或全部可用元素（諸如B、F、或類似者）摻雜。選擇性地修飾之步驟可包括選擇性沉積、選擇性蝕刻技術、及/或選擇性處理步驟。例如，在其中使用含氮氣體（諸如氮）形成電漿氣體的直接電漿可導致相對於側壁在底部及頂部表面上有選擇性懸鍵形成。額外地或替代地，可在沉積或蝕刻步驟期間經由定向（例如直接）電漿來達成選擇性沉積。
在一些情況下，在圖案化結構304、305之側壁307上形成表面能修飾層306可包括在一方面是側壁307與另一方面是結構304、305之頂部表面314及/或基材302之表面316之間創建表面能之差異，表面316在在結構304、305之間。此可使用沉積、沉積後電漿處理、蝕刻、或任何組合來完成。因此，在一些情況下，在沉積期間及/或在沉積後處理步驟期間，可在一方面是側壁與另一方面是與該等側壁相鄰的頂部及/或底部表面之間創建表面能之差異。此可藉由更改頂部及/或底部表面之表面能、藉由更改側壁之表面能、或藉由以不同方式使兩者更改來完成。例如，可沉積摻雜或未摻雜的碳化矽、氧碳化矽(SiOC)、氧氮化矽、及/或非晶碳之層，且可使用沉積製程參數及/或沉積後處理以相對於表面314及/或316之表面能獲得所欲側壁表面能。
用於沉積SiOC層之例示性製程適用於步驟104中，在下文結合步驟204描述。例示性處理製程亦描述於下文。當步驟104包括層沉積時，層厚度可介於約0.3與約5 nm之間。
舉實例而言，步驟104可包括非晶碳之選擇性PECVD，其例如跟隨有Ar/H 2電漿後處理、具或不具鹵素氣體（例如，CX 4，其中X係F、Cl、Br、I、或其等之組合（例如，CF 4））電漿後處理的SiON之PEALD，或本文中所註明之其他處理。依據其他實例，後處理可包括將表面暴露至受激發物種，該受激發物種藉由將含磷氣體（例如，PH 3）暴露至電漿而形成。依據本揭露之實例，不在圖案化結構之側壁上的表面能修飾層上進行額外處理。
在步驟106期間，將定向自組裝材料沉積至基材上。定向自組裝材料可使用任何合適手段（諸如旋塗式技術或氣相技術，諸如CVD、ALD、PECVD、PEALD、或類似者）沉積於基材表面上。定向自組裝材料可包括第一組分及第二組分，其等之對準可藉由在步驟104期間所形成的表面能修飾層來促進。
舉實例而言，定向自組裝材料可係或可包括聚合材料，諸如包括第一嵌段聚合物及第二嵌段聚合物之嵌段共聚物。例示性合適之嵌段共聚物包括聚苯乙烯-嵌段-聚(甲基丙烯酸甲酯) (PS-b-PMMA)、聚苯乙烯-b-聚異戊二烯-b-聚苯乙烯(PS-b-PI-b-PS)。其他合適的嵌段共聚物包括聚苯乙烯及/或新興的「高χ(high-Chi)」聚合物。在嵌段共聚物的情況下，聚合物或嵌段可係相分離，並形成對準的結構（例如，係如對應至第一嵌段聚合物和第二嵌段聚合物的第一和第二組分）。
依據本揭露之實例，第一組分具有第一側壁表面能及第一底層（或基材）表面能，第一側壁表面能係少於第一底層（或基材）表面能。額外地或替代地，第二組分具有第二側壁表面能及第二底層（或基材）表面能，第二側壁表面能係大於第二底層（或基材）表面能。如本文中所使用，用語表面能(surface energy)可指表面能的分散及/或極性組分。進一步言，如在本段中所使用，側壁及表面可如上文所描述來修飾。此等表面能之差異促進定向自組裝材料之第一及/或第二組分相對於圖案化結構之側壁上之表面能修飾層的對準。
圖3繪示根據方法100形成之結構300。結構300包括基材302、形成於基材302之表面上的結構304、305、在（多個）側壁307（或其部分）上選擇性地形成的表面能經修飾層306、及定向自組裝材料308，該定向自組裝材料包括第一組分310及第二組分312。在一些情況下，結構304、305可係一單一結構（例如，一凹部或通孔之一側壁）。如所繪示，第一組分310及第二組分312相對於表面能經修飾層306對準。在所繪示實例中，表面能經修飾層306可促進第二組分312之對準，且第一組分310之對準可由第二組分312定向。替代地，表面能修飾層306可促進第一組分310之對準，且第二組分312之對準可由第一組分310定向。
圖2繪示依據本揭露之額外實施例的形成圖案化結構之另一方法200。圖4繪示在方法200之步驟期間所形成之結構。
方法200包括以下步驟：提供基材(202)；在基材之表面上形成表面能可調層(204)；將表面能可調層之第一部份暴露至輻射及受激發物種中之一或多者(206)；及將定向自組裝材料沉積至基材上(208)。
步驟202包括提供一基材（例如，基材402），諸如本文中所描述之基材。基材可包括一或多個待蝕刻層，其等包括一或多個材料層。
在步驟204期間，在基材之表面上形成表面能可調層404。表面能可調層404可使用循環沉積製程形成，諸如ALD（例如，電漿增強ALD (PEALD)）。藉由使用PEALD沉積表面能可調層404，可在形成表面能可調層之步驟期間操縱製程參數（例如，電漿功率、電漿類型、前驅物類型、後處理），以控制所得層之表面能並匹配定向自組裝材料之組分的親和力（或促進該等定向自組裝材料之組分之對準）。然後可調適表面能可調層404之表面能，以匹配不同的表面能可調層404（例如，聚合物摻合物）。使用其他技術時，底層對於各嵌段共聚物摻合物可能要求一不同的「刷」層。此類刷層對於與本文中所描述之方法一起使用並非必要。而是，在表面能可調層404之沉積期間操縱製程條件可促進各種定向自組裝材料之組分的對準。
表面能可調層404可係或可包括例如：金屬氧化物，其中該金屬係選自由以下所組成之群組：鈦、錫、鉿、鋯、銦、銻、碲、碘、及銫中之一或多者；SiC；或SiOC。金屬氧化物、SiC、及/或SiOC可額外地包括氮。
舉實例而言，表面能可調層404可包括使用PEALD製程所形成之SiOC，該PEALD製程包括提供前驅物及反應物至反應室，該前驅物係選自由以下所組成之群組：矽烷衍生物、二矽烷衍生物或三矽烷衍生物、及由下式(i)、(ii)及(iii)所表示之化合物。
Figure 02_image001
(i) 其中R1-R4經獨立地選擇，其中R1-R4中之至少一者包含C1-C4烷氧基或C1-C4烷基醯胺基基團，且其中R1-R4中之其他者包含C1-C4烷基基團、C1-C4烷氧基基團或C1-C4烷基醯胺基基團中之一或多者。舉實例而言，由式(i)表示之化合物可包括兩個烷氧基（例如，甲氧基）基團及兩個烷基（例如，甲基）基團。
Figure 02_image003
其中R1-R6經獨立地選擇，其中R1-R6中之至少一者包含C1-C4烷氧基或C1-C4烷基醯胺基基團，且其中R1-R6中之其他者包含C1-C4烷基基團、C1-C4烷氧基基團或C1-C4烷基醯胺基基團中之一或多者。舉實例而言，由式(ii)表示之化合物可包括兩個烷氧基（例如，甲氧基）基團及四個烷基（例如，甲基）基團。
Figure 02_image005
(iii) 其中R1-R9經獨立地選擇，且其中R1-R9中之各者包含C1-C4烷基基團中之一或多者。舉實例而言，R1-R9可各自係甲基基團。依據額外實例，式(iii)中之硼可被磷取代。
額外例示性前驅物可包括具有帶有一至三個矽原子、氧及上文結合式(i)至(iii)所註明之官能基團之任何組合的相似式之化合物。
反應物選自由以下所組成的群組：Ar、H 2、O 2、N 2、NH 3、He、或鹵素，諸如包含F、Cl、Br及/或I的反應物。例示性鹵素反應物包括NX 3、CX 4、CHX 3、CH 2X 2、CH 4，其中X係F、Cl、Br、及I中之一或多者（例如，NF 3、CF 4、CHF 3、CH 2F 2、CBr 4），或此等之一組合。PEALD製程可包括將前驅物及反應物中之至少一者暴露至電漿（直接或遠端），以形成活性物種且藉此形成表面能可調層404。（例如，RF）電漿功率可在介於約30與約1000 W之間，例如介於約50與約200 W之間。表面能可調層404之厚度的範圍可從約0.3至約20 nm，或從約0.3至約5 nm。
在步驟206期間，將表面能可調層之第一部份406暴露至輻射及受激發物種412中之一或多者，以相對於表面能可調層404之第二部份408的表面能而改變第一部份406的表面能。舉實例而言，輻射可呈EUV輻射形式。受激發物種可包括離子及/或自由基，其可使用直接或遠端電漿設備形成。可使用遮罩410為第二部份408阻擋或遮罩受激發物種。
在一些情況下，方法200可包括在暴露步驟之前的處理表面能可調層的步驟。該處理步驟可包括例如Ar/H 2電漿、O 2/Ar電漿、He/H 2電漿、或鹵素電漿，諸如使用包括F、Cl、Br、及I或類似者中之一或多者之氣體所形成之電漿（例如，NX 3電漿或CX 4電漿，其中X係F、Cl、Br、I或其等之任何組合）。（例如，RF）電漿功率可係約30至約1000 W，或從約50至約200 W。電漿功率之持續時間可係約0.1 s至約60秒。
在步驟208期間，將定向自組裝材料414沉積至表面能可調層404上。步驟208可相同或類似於上文所描述的步驟106，且定向自組裝材料414可如上文所描述。例如，定向自組裝材料414可包括第一組分416及第二組分418，可藉由第一部份406及/或第二部份408中之一或多者促進其等之對準或配向。
為進一步促進定向自組裝材料之組分416、418之對準，方法可包括以下兩者：(1)在基材的表面上形成表面能可調層，且將表面能可調層的第一部份暴露至輻射及受激發物種中之一或多者，以相對於表面能可調層之第二部份的表面能改變第一部份的表面能，如結合圖2與圖4所描述，以及(2)在圖案化結構之側壁上選擇性地形成表面能修飾層，如上文結合圖1與圖3所描述。例如，結構300可包括形成於基材302之表面上的結構304、305、在結構之（多個）側壁307上選擇性地形成的表面能修飾層306、及表面能可調層404，該表面能可調層可具有如本文中所描述地修飾的表面。替代地，結構可包括圖案化結構304、305及表面能可調層404，而無表面能修飾層306。
本文中所描述之方法可用以形成包括具有經對準組分之定向自組裝材料的結構。組件可與選擇性地形成的表面能修飾層306或結構或表面能可調層經平面內對準，或與其等垂直地對準。此類方法可獲得經對準組分，而不使用刷層。此外，表面能可調層之表面能之可調性可根據定向自組裝材料之性質/組成（其可取決於所欲的結構關鍵尺寸(CD)而變化）幫助調適底層（表面能可調層）之特性。
上文描述之本揭露的實例實施例並未限制本發明的範疇，由於此等實施例僅為本發明之實施例的實例。任何等效實施例係意欲落入本發明之範疇內。實際上，除本文中所示及所描述之實施例外，在所屬技術領域中具有通常知識者當可從本說明書明白本揭露的各種修改，諸如所描述元件的替代可用組合。此類修改及實施例亦意欲落在文後申請專利範圍的範疇內。
100:方法 102:步驟 104:步驟 106:步驟 200:方法 202:步驟 204:步驟 206:步驟 208:步驟 300:結構 302:基材 304:結構 305:結構 306:表面能經修飾層 307:側壁/表面 308:定向自組裝材料 310:第一組分 312:第二組分 314:表面 316:表面 402:基材 404:表面能可調層 406:第一部份 408:第二部份 410:遮罩 412:受激發物種 414:定向自組裝材料 416:第一組分 418:第二組分
當結合下列說明圖式考慮時，可藉由參照實施方式及申請專利範圍而衍生對本揭露之例示性實施例的更完整了解。 圖1繪示依據本揭露之例示性實施例的形成結構之方法。 圖2繪示依據本揭露之例示性實施例的形成結構之另一方法。 圖3繪示依據本揭露之例示性實施例的一結構。 圖4繪示依據本揭露之例示性實施例的結構。 應瞭解，圖式中的元件是為了簡單與清楚而繪示，且不必然按比例繪製。例如，圖式中之一些元件的尺寸可能相對於其他元件而特別放大，以幫助改善對所繪示本揭露實施例的理解。
100:方法
102:步驟
104:步驟
106:步驟

Claims (20)

  1. 一種形成圖案化特徵之方法，該方法包含以下步驟： 提供一基材，該基材包含一底層及在該基材之一表面上的多個圖案化結構； 在該等圖案化結構之側壁上選擇性地形成一表面能經修飾層；及 將定向自組裝材料沉積至該基材上， 其中該表面能經修飾層促進該定向自組裝材料之第一及第二組分中之一或多者的配向。
  2. 如請求項1所述之方法，其中該自組裝材料包含一嵌段共聚物，該嵌段共聚物包含一第一嵌段聚合物及一第二嵌段聚合物。
  3. 如請求項2所述之方法，其中該第一嵌段聚合物對應於該第一組分，且該第二嵌段聚合物對應於該第二組分。
  4. 如請求項1至3中任一項所述之方法，其中該第一組分具有一第一側壁表面能及一第一底層表面能，該第一側壁表面能係少於該第一底層表面能。
  5. 如請求項1至4中任一項所述之方法，其中該第二組分具有一第二側壁表面能及一第二底層表面能，該第二側壁表面能係大於該第二底層表面能。
  6. 如請求項1至5中任一項所述之方法，其中該底層包含矽及碳。
  7. 如請求項1至6中任一項所述之方法，其中該表面能經修飾層包含碳化矽、氧碳化矽、氧氮化矽、及非晶碳中之一或多者。
  8. 如請求項1至7中任一項所述之方法，其中該在該等圖案化結構之側壁上選擇性地形成一表面能經修飾層之步驟包含該表面能經修飾層的選擇性沉積。
  9. 如請求項8所述之方法，其中該選擇性地形成一表面能經修飾層之步驟包含一循環沉積製程。
  10. 如請求項8或請求項9所述之方法，其中該選擇性地形成一表面能修飾層之步驟包含一原子層沉積製程。
  11. 一種形成圖案化特徵之方法，該方法包含以下步驟： 提供一基材； 在該基材之一表面上形成一表面能可調層； 將該表面能可調層之一第一部份暴露至輻射及受激發物種中之一或多者，以相對於該表面能可調層之一第二部份之一表面能改變該第一部份之一表面能；及 將包含第一組分及第二組分之定向自組裝材料沉積至該基材上， 其中該第一部份及該第二部份中之一或多者促進該定向自組裝材料之第一及第二組分中之一或多者的配向。
  12. 如請求項11所述之方法，其中該表面能可調層包含碳化矽、氧碳化矽、及一金屬氧化物中之一或多者。
  13. 如請求項11或請求項12所述之方法，其中該表面能可調層係使用一循環沉積製程形成。
  14. 如請求項13所述之方法，其中該循環沉積方法係一電漿增強循環沉積方法。
  15. 如請求項11至14中任一項所述之方法，其中該基材包含多個圖案化結構，且其中該方法進一步包含在該等圖案化結構之側壁上選擇性地形成一表面能經修飾層。
  16. 如請求項11至15中任一項所述之方法，其中該定向自組裝材料包含一嵌段共聚物。
  17. 如請求項11至16中任一項所述之方法，其進一步包含在該暴露步驟之前處理該表面能可調層之一步驟。
  18. 如請求項11至16中任一項所述之方法，其進一步包含在該形成該表面能可調層之步驟期間操縱一或多個製程參數的一步驟，以修飾該表面能可調層之一表面能。
  19. 如請求項18所述之方法，其中該操縱之步驟促進該定向自組裝材料的一組分的對準。
  20. 一種包含根據請求項1至19中任一項所述之方法而形成的多個圖案化特徵之結構。
TW111128232A 2021-08-04 2022-07-28 形成圖案化特徵之方法 TW202320169A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163229332P 2021-08-04 2021-08-04
US63/229,332 2021-08-04

Publications (1)

Publication Number Publication Date
TW202320169A true TW202320169A (zh) 2023-05-16

Family

ID=85202795

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128232A TW202320169A (zh) 2021-08-04 2022-07-28 形成圖案化特徵之方法

Country Status (4)

Country Link
US (1) US20230054940A1 (zh)
KR (1) KR20230020910A (zh)
CN (1) CN115938919A (zh)
TW (1) TW202320169A (zh)

Also Published As

Publication number Publication date
KR20230020910A (ko) 2023-02-13
CN115938919A (zh) 2023-04-07
US20230054940A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
TWI781889B (zh) 形成氮碳氧化矽薄膜的方法
TWI819197B (zh) 形成結構之方法
US11735422B2 (en) Method of forming a photoresist underlayer and structure including same
TW202104647A (zh) 使用氟移除形成一結構之方法
CN109791875B (zh) 复合膜制造方法
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
US20230259043A1 (en) Structures and methods for use in photolithography
TW202320169A (zh) 形成圖案化特徵之方法
US20100068882A1 (en) Semiconductor Device and Method for Manufacturing the Same
US20220068647A1 (en) Method and system for forming patterned features on a surface of a substrate
KR102225183B1 (ko) 선택적 증착에 의한 메모리 소자 결함 회복 방법
US20220216059A1 (en) Method of treating a substrate
TW202217953A (zh) 基板處理方法
KR20220145769A (ko) 포토레지스트 언더레이어 상에 접착 층을 형성하기 위한 방법 및 이를 포함한 구조체
CN115198246A (zh) 用于形成包括氮化硅的图案化结构的方法和系统