KR20230020910A - 패터닝된 특징부를 형성하는 방법 - Google Patents

패터닝된 특징부를 형성하는 방법 Download PDF

Info

Publication number
KR20230020910A
KR20230020910A KR1020220093500A KR20220093500A KR20230020910A KR 20230020910 A KR20230020910 A KR 20230020910A KR 1020220093500 A KR1020220093500 A KR 1020220093500A KR 20220093500 A KR20220093500 A KR 20220093500A KR 20230020910 A KR20230020910 A KR 20230020910A
Authority
KR
South Korea
Prior art keywords
surface energy
layer
substrate
forming
component
Prior art date
Application number
KR1020220093500A
Other languages
English (en)
Inventor
요안 톰자크
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20230020910A publication Critical patent/KR20230020910A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

패터닝된 특징부 및 패터닝된 특징부를 포함한 구조체를 형성하는 방법이 개시된다. 예시적인 방법은 구조체의 측벽 상에 표면 에너지 개질 표면을 선택적으로 형성하는 단계 및/또는 기판의 표면 상에 표면 에너지 조정 가능 층을 형성하는 단계를 포함한다. 표면 에너지 개질 표면은, 재료를 증착하고/증착하거나 측벽 표면을 처리하고/처리하거나 측벽 표면에 인접한 표면을 처리함으로써, 형성될 수 있다.

Description

패턴 특징을 형성하는 방법{METHOD OF FORMING PATTERNED FEATURES}
본 개시는 일반적으로 기판 표면 상에 패터닝된 특징부를 형성하기 위한 방법에 관한 것이다. 보다 구체적으로, 본 개시는 표면 에너지 개질 또는 개질된 층 및/또는 표면 에너지 조정 가능 층을 사용하여 패터닝된 특징부를 형성하는 방법 및 이러한 방법을 사용하여 형성된 구조체에 관한 것이다.
전자 소자의 제조 중에, 기판 표면을 패터닝하고 패터닝된 표면으로부터 재료를 에칭하거나 선택적으로 패터닝된 표면 상에 재료를 증착함으로써, 미세 패턴의 특징부가 기판의 표면 상에 형성될 수 있다. 기판 상의 소자 밀도가 증가함에 따라, 더 작은 치수를 갖는 특징부를 형성하는 것이 점점 더 바람직하다.
포토레지스트는 에칭에 앞서 기판의 표면을 패터닝하는 데 자주 사용된다. 기판 표면에 포토레지스트 층을 도포하고, 포토레지스트의 표면을 마스킹하고, 포토레지스트의 비 마스킹 부분을 자외선 광과 같은 복사선에 노광시키고, 포토레지스트의 일부(예, 비 마스킹 또는 마스킹 부분)를 제거하면서 포토레지스트의 일부를 기판 표면 상에 남기는 것에 의해서, 포토레지스트에 패턴을 형성할 수 있다. 종래의 포토레지스트 기술은 많은 응용 분야에 대해 잘 작동하지만, 소자 특징부의 크기가 지속적으로 감소함에 따라 추가적인 패터닝 기술이 개발되었다.
최근에, 지향된 자기-조립(DSA) 기술은, 전통적인 포토레지스트 기술을 사용하여 통상 얻어질 수 있는 패터닝된 특징부의 피치와 비교하면, 기판 표면 상의 패터닝된 특징부의 피치를 감소시키기 위해 개발되었다. DSA 기술은 종종 블록 공중합체 재료의 층을 사용하며, 여기서 블록 공중합체의 중합체 도메인은 표면 상에 스스로를 배열할 수 있다. 도메인 중 하나는 제거될 수 있고, 비교적 미세한 특징부 패턴을 남기며, 이는 에칭 마스크 등으로 사용될 수 있다.
중합체 도메인의 크기 및 배향은 기판 표면의 친화성, 표면형태, 및/또는 성질에 크게 좌우될 수 있다. 예를 들어, 블록 공중합체의 극성 또는 비극성 부분은 기판 표면의 극성 또는 비극성 부분 상에 우선적으로 정렬될 수 있다. 중합체 도메인의 원하는 정렬을 얻기 위해, 중합체 도메인의 정렬을 가이드하도록 기존의 패턴 및/또는 브러시 층이 종종 사용된다. 브러시 층의 형성은 여러 리소그래피 및 처리 단계를 포함할 수 있으며, 이는 비용이 많이 들 수 있다. 또한, 기존의 패턴의 사용은 종종 중합체 도메인의 원하는 배향을 얻기 위한 측벽 처리 공정을 필요로 한다. 이러한 처리는 어렵고 비교적 고가일 수 있다. 따라서, DSA 재료의 원하는 정렬을 용이하게 하면서, 증가된 피치 및/또는 더 적은 단계의 사용을 가능하게 하는 패터닝된 특징부를 형성하는 개선된 방법이 요구된다.
이 부분에 진술된 문제점 및 해결책에 대한 임의의 논의는, 단지 본 개시에 대한 맥락을 제공하는 목적으로만 본 개시에 포함되었고, 그 논의의 일부 또는 전부가 본 발명이 이루어진 당시에 알려졌다는 것을 인정하는 것으로 받아들여져서는 안 된다.
본 개시의 다양한 구현예는 패터닝된 특징부를 형성하는 방법 및 상기 방법을 사용하여 형성되는 구조체에 관한 것이다. 본 개시의 다양한 구현예가 종래의 방법 및 구조체의 단점을 해결하는 방법은 아래에서 보다 상세히 논의되지만, 일반적으로 본 개시의 다양한 구현예는 비교적 적은 단계 및/또는 비교적 저렴한 것을 사용하여 지향된 자기-조립 재료의 정렬을 용이하게 하는 재료 또는 층의 사용을 포함하는 방법을 제공한다. 예시적인 방법은, 예를 들어 패터닝된 구조체의 측벽 상에 표면 에너지 개질 층을 선택적으로 형성하는 단계 및/또는 기판의 표면 상에 표면 에너지 조정 가능 층을 형성하는 단계 및 표면 에너지 조정 가능 층의 제2 부분의 표면 에너지에 대한 제1 부분의 표면 에너지를 선택적으로 변경하는 단계를 포함한다.
본 개시의 예시적인 구현예에 따라, 패터닝된 특징부의 형성 방법이 제공된다. 본 개시의 예시에 따라, 상기 방법은, 기판의 표면 상에 패터닝된 구조체를 포함한 기판을 제공하는 단계, 상기 패터닝된 구조체의 측벽 상에 표면 에너지 개질 층을 선택적으로 형성하는 단계, 및 지향된 자기-조립 재료를 기판 상에 증착하는 단계를 포함한다. 기판은 또한 하부층을 포함할 수 있다. 표면 에너지 개질 층은 지향된 자기-조립 재료의 제1 및 제2 구성 요소 중 하나 이상의 배향을 용이하게 한다. 이들 구현예의 예시적인 양태에 따라, 지향된 자기-조립 재료는 제1 블록 중합체 및 제2 블록 중합체를 포함한 블록 공중합체를 포함한다. 제1 블록 중합체는 제1 구성 요소에 대응할 수 있고, 제2 블록 중합체는 제2 구성 요소에 대응한다. 추가 예시에 따라, 제1 구성 요소는 제1 측벽 표면 에너지 및 제1 하부층 표면 에너지를 가지며, 제1 측벽 표면 에너지는 제1 하부층 표면 에너지보다 작다. 제2 구성 요소는 제2 측벽 표면 에너지 및 제2 하부층 표면 에너지를 가질 수 있으며, 제2 측벽 표면 에너지는 제2 하부층 표면 에너지보다 크다.
본 개시의 추가 구현예에 따라, 패터닝된 특징부를 형성하는 방법은 기판을 제공하는 단계, 기판의 표면 상에 표면 에너지 조정 가능 층을 형성하는 단계, 상기 표면 에너지 조정 가능 층의 제2 부분의 표면 에너지에 대한 제1 부분의 표면 에너지를 변경시키기 위해 상기 표면 에너지 조정 가능 층의 제1 부분을 복사선 및 여기 종 중 하나 이상에 노출시키는 단계, 및 제1 구성 요소와 제2 구성 요소를 포함하는 지향된 자기-조립 재료를 상기 기판 상으로 증착하는 단계를 포함한다. 제1 부분 및 제2 부분 중 하나 이상은 지향된 자기-조립 재료의 제1 및 제2 구성 요소 중 하나 이상의 배향을 용이하게 한다. 표면 에너지 조정 가능 층은, 예를 들어 실리콘 카바이드, 실리콘 옥시카바이드, 및 금속 산화물 중 하나 이상을 포함할 수 있다. 예시적인 방법은, 표면 에너지 조정 가능 층을 형성하는 단계 중에 하나 이상의 공정 파라미터를 조작하여 표면 에너지 조정 가능 층의 표면 에너지를 개질시키는 단계를 추가로 포함할 수 있다.
본 개시의 추가 예시에 따라, 구조체가 제공된다. 본원에서 설명되는 바와 같은 방법을 이용하여 구조체가 형성될 수 있다. 예시적인 구조체는 패터닝된 구조체의 측벽 상의 표면 에너지 개질 층 및/또는 기판의 표면 상의 표면 에너지 조정 가능 층을 포함한다. 구조체는 지향된 자기-조립 재료를 추가로 포함할 수 있다.
본 발명은 개시된 임의의 특정 구현예(들)에 제한되지 않으며, 이들 및 다른 구현예는 첨부된 도면을 참조하는 특정 구현예의 다음의 상세한 설명으로부터 당업자에게 쉽게 분명해질 것이다.
다음의 예시적인 도면과 연관하여 고려되는 경우에 발명의 상세한 설명 및 청구범위를 참조함으로써, 본 개시의 예시적인 구현예에 대해 더욱 완전한 이해를 얻을 수 있다.
도 1은 본 개시의 예시적인 구현예에 따라 구조체를 형성하는 방법을 나타낸다.
도 2는 본 개시의 예시적인 구현예에 따라 구조체를 형성하는 다른 방법을 나타낸다.
도 3은 본 개시의 예시적 구현예에 따른 구조체를 나타낸다.
도 4는 본 개시의 예시적 구현예에 따른 구조체를 나타낸다.
도면의 구성 요소들은 간략하게 및 명료하게 도시되어 있으며, 도시된 본 개시의 구현예의 이해를 돕기 위해 반드시 축적대로 그려지지 않았음을 이해할 것이다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
특정 구현예 및 실시예가 아래에 개시되었지만, 본 발명이 구체적으로 개시된 구현예 및/또는 본 발명의 용도 및 이들의 명백한 변형물 및 균등물을 넘어 확장된다는 것을 이해할 것이다. 따라서, 개시된 발명의 범주는 후술되는 구체적인 개시된 구현예에 의해 제한되지 않도록 의도된다.
본 개시는 일반적으로 패터닝된 특징부를 형성하는 방법, 및 상기 패터닝된 특징부를 포함하는 구조체에 관한 것이다. 이하에서 더욱 상세히 설명되는 바와 같이, 예시적인 방법은 비교적 작은 치수를 갖고, 비교적 높은 피치를 갖고/갖거나 비교적 적은 공정 단계를 갖는 패터닝된 특징부를 형성하기 위해 사용될 수 있다. 패터닝된 구조체는 반도체 소자와 같이, 전자 소자의 형성에 사용될 수 있다.
본원에서 사용되는 바와 같이, 용어 "기판"은 하나 이상의 층이 그 위에 증착될 수 있거나 이를 포함한 임의의 하부 재료(들)를 지칭할 수 있다. 기판은 실리콘(예, 단결정 실리콘), 게르마늄과 같은 다른 IV족 재료, GaAs와 같은 화합물 반도체 재료와 같은 벌크 재료를 포함할 수 있고, 벌크 재료 위에 놓이거나 그 아래에 놓인 하나 이상의 층을 포함할 수 있다. 예를 들어, 기판은 벌크 재료 위에 놓인 여러 층의 패터닝 적층체를 포함할 수 있다. 패터닝 적층체는 응용 분야에 따라 가변될 수 있다. 또한, 기판은, 추가적으로 또는 대안적으로 기판의 층의 적어도 일부 내에 또는 그 위에 형성된 다양한 구조체, 예컨대 오목부, 라인, 돌출부 등을 포함할 수 있다.
일부 구현예에서, "막"은 두께 방향에 수직인 방향으로 연장되는 층을 지칭한다. 일부 구현예에서, "층"은 표면에 형성된 특정 두께를 갖는 재료를 지칭하거나, 막 또는 막이 아닌 구조체의 동의어를 지칭한다. 막 또는 층은 특정 특성을 갖는 별개의 단일막 또는 층, 또는 다수의 막 또는 층으로 구성될 수 있고, 인접하는 막 또는 층 사이의 경계는 명확하거나 그렇지 않을 수 있으며, 물리적, 화학적, 및/또는 임의의 특성, 형성 공정 및 시퀀스, 및/또는 인접하는 막 또는 층의 기능 또는 목적에 기반하여 구축되거나 되지 않을 수 있다. 또한, 층 또는 막은 연속적이거나 불연속적일 수 있다.
본 개시에서, "가스"는 정상 온도 및 압력에서 가스, 증기화된 고체 및/또는 증기화된 액체인 재료를 포함할 수 있으며, 맥락에 따라 단일 가스 또는 가스 혼합물로 구성될 수 있다. 공정 가스 이외의 가스, 즉 샤워헤드, 다른 가스 분배 장치 등과 같은 가스 분배 어셈블리를 통과하지 않고 유입되는 가스는, 예를 들어 반응 공간을 밀폐하기 위해 사용될 수 있고, 희귀 가스와 같은 밀폐 가스를 포함할 수 있다.
일부 경우에서, 예컨대 재료의 증착 맥락에서, 용어 "전구체"는 다른 화합물을 생성하는 화학 반응에 참여하는 화합물을 지칭할 수 있고, 특히 막 매트릭스 또는 막의 주 골격을 구성하는 화합물을 지칭할 수 있는 반면, 용어 "반응물"은 일부 경우에서 전구체 이외의 화합물을 지칭할 수 있데, 이는 전구체를 활성화시키거나, 전구체를 개질하거나, 전구체의 반응을 촉진시킬 수 있다. 일부 경우에서, 용어 전구체 및 반응물은 상호 교환적으로 사용될 수 있다. 용어 "불활성 가스"는 상당한 정도로 화학 반응에 참여하지 않고/않거나 예를 들어 RF 또는 마이크로파 전력이 인가될 경우 전구체를 여기시키는 가스를 지칭하나, 반응물과는 달리 상당한 정도로 막 매트릭스의 일부가 될 수 없다.
용어 "주기적 증착 공정" 또는 "순환 증착 공정"은 반응 챔버 내로 전구체(및/또는 반응물)를 순차적으로 도입시켜 기판 위에 층을 증착하는 것을 지칭할 수 있으며 원자층 증착(ALD) 및 주기적 화학 기상 증착(주기적 CVD), 및 ALD 성분과 주기적 CVD 성분을 포함한 하이브리드 주기적 증착 공정과 같은 처리 기술을 포함한다.
용어 "원자층 증착"은 기상 증착 공정을 지칭할 수 있고, 여기서 증착 사이클, 전형적으로 복수의 연속 증착 사이클은 공정 챔버에서 수행된다. 본원에서 사용된 용어 원자층 증착은 전구체(들)/반응 가스(들), 및 퍼지(예, 불활성 캐리어) 가스(들)의 교번 펄스로 수행되는 경우, 화학 기상 원자층 증착, 원자층 에피택시(ALE), 분자 빔 에피택시(MBE), 가스 공급원 MBE, 또는 유기금속 MBE, 및 화학적 빔 에피택시와 같은 관련 용어들에 의해 지정된 공정을 포함하는 것을 또한 의미한다.
일반적으로, ALD 공정의 경우, 각각의 사이클 중에 전구체는 반응 챔버에 도입되고 증착 표면(예, 이전 ALD 사이클로부터 이전에 증착된 재료 또는 다른 재료를 포함할 수 있는 기판 표면)에 화학 흡착되고, 추가적인 전구체와 쉽게 반응하지 않는(즉, 자기 제한적 반응인) 단층 또는 서브 단층을 형성한다. 그 후, 일부 경우에서, 반응물(예, 다른 전구체 또는 반응 가스)을 후속해서 공정 챔버에 도입시켜 증착 표면 상에서 화학 흡착된 전구체를 원하는 재료로 전환시키는 데 사용한다. 반응물은 전구체와 더 반응할 수 있다. 하나 이상의 사이클 동안, 예를 들어 각 사이클의 각 단계 중에 퍼지 단계를 사용하여, 공정 챔버로부터 과잉의 전구체를 제거하고/제거하거나, 공정 챔버로부터 과잉의 반응물 및/또는 반응 부산물을 제거할 수 있다.
실리콘 카바이드(SiC)는 실리콘 및 탄소를 포함한 재료를 지칭할 수 있다. 실리콘 카바이드는 반드시 화학량론적 조성물일 필요는 없다. 실리콘의 양은 5 내지 50 원자%의 범위일 수 있고; 탄소의 양은 약 50 내지 약 95 원자%의 범위일 수 있다. 또한 일부 구현예에서, SiC 막은 Si 및 C 외에 하나 이상의 원소를, 예컨대 H 또는 N을 포함할 수 있다.
실리콘 옥시카바이드(SiOC)는 실리콘, 산소 및 탄소를 포함한 재료를 지칭할 수 있다. 본원에서 사용되는 바와 같이, 달리 언급되지 않는 한, SiOC는, 예를 들어 임의의 Si, O, C 및/또는 막 내의 임의의 다른 원소의 산화 상태와 같은 화학 상태 또는 결합을 제한, 제약 또는 정의하려고 의도하지 않는다. 일부 구현예에서 SiOC 박막은 Si, O 및 C 이외에 H 또는 N과 같이 하나 이상의 원소를 포함할 수 있다. 일부 구현예에서 SiOC 막은 Si-C 결합 및/또는 Si-O 결합을 포함할 수 있다. 일부 구현예에서, SiOC 막은 Si-C 결합 및/또는 Si-O 결합을 포함할 수 있고, Si-N 결합은 포함하지 않을 수 있다. 일부 구현예에서, SiOC 막은 Si-C 결합 및/또는 Si-O 결합 이외에 Si-H 결합을 포함할 수 있다. 일부 구현예에서, SiOC 막은 Si-C 결합보다 많은 Si-O 결합을 포함할 수 있고, 예를 들어 Si-C 결합에 대한 Si-O의 비는 약 1:10 내지 약 10:1일 수 있다. 일부 구현예에서 SiOC 막은 원자 기준으로 약 0% 내지 약 50%의 탄소를 포함할 수 있다. 일부 구현예에서, SiOC 막은 원자 기준으로 약 0.1% 내지 약 40%, 약 0.5% 내지 약 30%, 약 1% 내지 약 30%, 또는 약 5% 내지 약 20%의 탄소를 포함할 수 있다. 일부 구현예에서 SiOC 막은 원자 기준으로 약 0% 내지 약 70%의 산소를 포함할 수 있다. 일부 구현예에서, SiOC 막은 원자 기준으로 약 10% 내지 약 70%, 약 15% 내지 약 50%, 약 20% 내지 약 40%의 산소를 포함할 수 있다. 일부 구현예에서 SiOC 막은 원자 기준으로 약 0% 내지 약 50%의 실리콘을 포함할 수 있다. 일부 구현예에서, SiOC 막은 원자 기준으로 약 10% 내지 약 50%, 약 15% 내지 약 40%, 또는 약 20% 내지 약 35%의 실리콘을 포함할 수 있다. 일부 구현예에서, SiOC 막은 원자 기준으로 약 0.1% 내지 약 40%, 약 0.5% 내지 약 30%, 약 1% 내지 약 30%, 또는 약 5% 내지 약 20%의 수소를 포함할 수 있다. 일부 구현예에서, SiOC 막은 질소를 포함하지 않을 수 있다. 일부 다른 구현예에서 SiOC 막은 원자 기준(원자%)으로 약 0% 내지 약 40%의 질소를 포함할 수 있다. 특정 예로서, SiOC 막은, SiOCH를 포함한 층일 수 있거나 이를 포함할 수 있다.
본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 표시된 변수의 임의의 값은 ("약"의 표시 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 일부 구현예에서는 평균, 중간, 대표, 다수 등을 지칭할 수 있다. 또한, 본 개시에서, 용어 "포함한", "의해 구성되는", 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는", 또는 "이루어지는"을 독립적으로 지칭할 수 있다. 본 개시의 양태에 따라, 임의의 정의된 용어의 의미는 용어의 통상적이고 관습적인 의미를 반드시 배제하지 않는다.
이제 도면으로 돌아가면, 도 1은 본 개시의 예시적인 구현예에 따른 방법(100)을 나타낸다. 방법(100)은 기판을 제공하는 단계(102), 기판 상의 패터닝된 구조체의 측벽 상에 표면 에너지를 선택적으로 개질하는 단계(104), 및 기판 상에 지향된 자기-조립 재료를 증착하는 단계(106)를 포함한다.
단계(102)는 본원에 설명된 기판과 같은 기판을 제공하는 단계를 포함한다. 기판은, 에칭될 하나 이상의 재료 층을 포함한 하나 이상의 층을 포함할 수 있다. 예로서, 기판은 기판의 표면 상에 하부층 및/또는 패터닝된 구조체를 포함할 수 있다. 하부층은, 예를 들어 실리콘 및 탄소를 포함한 층(예, SiC 또는 SiOC)을 포함할 수 있다. 예를 들어, 하부층은 금속 산화물, 금속 나이트라이드, 및 금속 옥시나이트라이드 중 하나 이상일 수 있거나 이를 포함할 수 있다. 일부 경우에, 포토레지스트 하부층은 추가적으로 탄소를 포함할 수 있다. 탄소는, 포토레지스트 하부층이 증착되고/증착되거나 탄소 처리가 포토레지스트 하부층의 표면에 적용될 수 있을 시, 포토레지스트 하부층으로 혼입될 수 있다. 추가적으로 또는 대안적으로, 탄소 함유 층 또는 다른 층이 포토레지스트의 하부층의 표면 상에 증착될 수 있다. 하부층의 두께는 약 0.2 내지 약 10 nm일 수 있다. 구조체는, 예를 들어 포토레지스트, 극자외선(EUV) 레지스트, (예를 들어, 하나 또는 여러 개의 단량체 또는 블록 공중합체를 함유하는) 중합체 어셈블리, 및/또는 Si 또는 금속 중심 등으로 형성될 수 있다. 일부 경우에, 지향된 자기-조립 재료의 구성 요소는 후속하는 패터닝 단계를 위한 구조체로서의 역할을 할 수 있다.
단계(104)는 표면(314)(예, 구조체(304 및/또는 305)의 상부)의 표면 에너지 및/또는 구조체 사이 또는 구조체의 바닥에서의 표면(316)에 대해 측벽(307) 상의 표면 에너지를 선택적으로 개질시키는 단계를 포함한다. 단계(104)는 표면 에너지 개질 층을 증착하는 단계 및/또는 표면(예, 표면(314, 316, 및/또는 307))을 처리하는 단계를 포함할 수 있다. 표면 에너지 개질된(또는 개질) 층은, 예를 들어 실리콘 카바이드, 실리콘 옥시카바이드(SiOC), 실리콘 옥시나이트라이드, 비정질 탄소 중 하나 이상일 수 있거나 이를 포함할 수 있으며, 이들 중 임의의 것 또는 모두는 B, F 등과 같은 원소로 도핑될 수 있다. 선택적 개질 단계는 선택적 증착, 선택적 에칭 기술, 및/또는 선택적 처리 단계를 포함할 수 있다. 예를 들어, 질소와 같은 질소 함유 가스를 사용하여 플라즈마 가스가 형성되는 직접식 플라즈마는, 측벽에 대해 바닥 및 상부 표면 상에 선택적 댕글링 결합 형성을 초래할 수 있다. 추가적으로 또는 대안적으로, 선택적 증착은 증착 또는 에칭 단계 동안 방향성(예, 직접식) 플라즈마를 통해 달성될 수 있다.
일부 경우에, 패터닝된 구조체(304, 305)의 측벽(307) 상에 표면 에너지 개질 층(306)을 형성하는 단계는, 한편으로 측벽(307)과 다른 한편으로 구조체(304, 305) 사이에 있는 기판(302)의 표면(316) 및/또는 구조체(304, 305)의 상부 표면(314) 사이의 표면 에너지 차이를 생성하는 단계를 포함할 수 있다. 이는 증착, 증착후 플라즈마 처리, 에칭, 또는 임의의 조합을 사용하여 수행될 수 있다. 따라서, 일부 경우에, 한편으로 측벽과 다른 한편으로 측벽에 인접한 상부 및/또는 하부 표면 사이의 표면 에너지의 차이는, 증착 동안 및/또는 증착후 처리 단계 동안에 생성될 수 있다. 이는, 상부 및/또는 하부 표면의 표면 에너지를 변화시킴으로써, 측벽의 표면 에너지를 변화시킴으로써, 또는 상이한 방식으로 둘 다를 변화시킴으로써 수행될 수 있다. 예를 들어, 도핑되거나 도핑되지 않은 실리콘 카바이드, 실리콘 옥시카바이드(SiOC), 실리콘 옥시나이트라이드, 및/또는 비정질 탄소의 층이 증착될 수 있고, 증착 공정 파라미터 및/또는 증착후 처리는 표면(314 및/또는 316)의 표면 에너지에 대해 원하는 측벽 표면 에너지를 수득하는 데 사용될 수 있다.
SiOC 층을 증착하기 위한 예시적인 공정은 단계(204)와 연관하여 이하에서 설명된 단계(104)에 사용하기에 적합하다. 예시적인 처리 공정이 또한 아래에 설명된다. 단계(104)가 층 증착을 포함하는 경우, 층 두께는 약 0.3 내지 약 5 nm일 수 있다.
예로서, 단계(104)는 비정질 탄소의 선택적 PECVD에 이어서, 예를 들어 Ar/H2 플라즈마 후처리, 할로겐 가스(예 CX4, X는 F, Cl, Br, I, 또는 이들의 조합(예, CF4)) 플라즈마 후처리, 또는 본원에서 언급된 다른 처리를 포함할 수 있다. 다른 예시에 따라, 후처리는 인 함유 가스, 예를 들어 PH3을 플라즈마에 노출시킴으로써 형성된 여기된 종에 표면을 노출시키는 단계를 포함할 수 있다. 본 개시의 예시에 따라, 추가 처리는 패터닝된 구조체의 측벽 상의 표면 에너지 개질 층에서 수행되지 않는다.
단계(106) 동안, 지향된 자기-조립 재료를 기판 상으로 증착한다. 지향된 자기-조립 재료는 스핀-온 코팅 기술 또는 기상 기술, 예컨대 CVD, ALD, PECVD, PEALD 등 임의의 적절한 수단을 사용하여 기판 표면 상에 증착될 수 있다. 지향된 자기-조립 재료는 제1 구성 요소 및 제2 구성 요소를 포함할 수 있으며, 그 정렬은 단계(104) 중에 형성된 표면 에너지 개질 층에 의해 용이해질 수 있다.
예로서, 지향된 자기-조립 재료는 제1 블록 중합체 및 제2 블록 중합체를 포함한 블록 공중합체와 같은 중합체 재료이거나 이를 포함할 수 있다. 적합한 블록 공중합체 예시는 폴리스티렌-블록-폴리(메틸 메타크릴레이트)(PS-b-PMMA), 폴리스티렌-b-폴리이소프렌-b-폴리스티렌(PS-b-PI-b-PS)을 포함한다. 다른 적절한 블록 공중합체는 폴리스티렌 및/또는 새롭게 떠오르는 "고-Chi" 중합체를 포함한다. 블록 공중합체의 경우, 중합체 또는 블록은 상 분리될 수 있고 정렬된 구조체(예, 제1 블록 중합체 및 제2 블록 중합체에 대응하는 제1 및 제2 구성 요소)를 형성할 수 있다.
본 개시의 예시에 따라, 제1 구성 요소는 제1 측벽 표면 에너지 및 제1 하부층(또는 기판) 표면 에너지를 가지며, 제1 측벽 표면 에너지는 제1 하부층(또는 기판) 표면 에너지보다 작다. 추가적으로 또는 대안적으로, 제2 구성 요소는 제2 측벽 표면 에너지 및 제2 하부층(또는 기판) 표면 에너지를 가지며, 제2 측벽 표면 에너지는 제2 하부층(또는 기판) 표면 에너지보다 크다. 본원에서 사용되는 바와 같이, 용어 표면 에너지는 표면 에너지의 분산성 및/또는 극성 성분을 지칭할 수 있다. 또한, 본 단락에서 사용된 바와 같이, 측벽 및 표면은 전술한 바와 같이 개질될 수 있다. 이들 표면 에너지의 차이는, 패터닝된 구조체의 측벽 상에서의 표면 에너지 개질 층에 대해, 지향된 자기-조립 재료의 제1 및/또는 제2 구성 요소의 정렬을 용이하게 한다.
도 3은 방법(100)에 따라 형성된 구조체(300)를 나타낸다. 구조체(300)는 기판(302), 기판(302)의 표면 상에 형성된 구조체(304, 305), 측벽(들)(307의 일부) 상에 선택적으로 형성된 표면 에너지 개질 층(306), 및 제1 구성 요소(310)와 제2 구성 요소(312)를 포함한 지향된 자기-조립 재료(308)를 포함한다. 일부 경우에, 구조체(304, 305)는 단일 구조체(예, 오목부 또는 비아의 측벽)일 수 있다. 나타낸 바와 같이, 제1 구성 요소(310) 및 제2 구성 요소(312)는 표면 에너지 개질 층(306)에 대해 정렬된다. 나타낸 예에서, 표면 에너지 개질 층(306)은 제2 구성 요소(312)의 정렬을 용이하게 할 수 있고, 제1 구성 요소(310)의 정렬은 제2 구성 요소(312)에 의해 유도될 수 있다. 대안적으로, 표면 에너지 개질 층(306)은 제1 구성 요소(310)의 정렬을 용이하게 할 수 있고, 제2 구성 요소(312)의 정렬은 제1 구성 요소(310)에 의해 유도될 수 있다.
도 2는 본 개시의 추가적인 구현예에 따라 패터닝된 특징부를 형성하는 다른 방법(200)을 나타낸다. 도 4는 방법(200)의 단계 동안 형성된 구조체를 나타낸다.
방법(200)은 기판을 제공하는 단계(202), 기판의 표면 상에 표면 에너지 조정 가능 층을 형성하는 단계(204), 표면 에너지 조정 가능 층의 제1 부분을 복사선 및 여기 종 중 하나 이상에 노출시키는 단계(206), 및 지향된 자기-조립 재료를 기판 상으로 증착하는 단계(208)를 포함한다.
단계(202)는 본원에 설명된 기판과 같은 기판(예, 기판(402))을 제공하는 단계를 포함한다. 기판은, 에칭될 하나 이상의 재료 층을 포함한 하나 이상의 층을 포함할 수 있다.
단계(204) 동안, 표면 에너지 조정 가능 층(404)이 기판의 표면 상에 형성된다. 표면 에너지 조정 가능 층(404)은, ALD(예, 플라즈마 강화 ALD(PEALD))와 같은 주기적 증착 공정을 사용하여 형성될 수 있다. PEALD를 사용하여 표면 에너지 조정 가능 층(404)을 증착함으로써, 표면 에너지 조정 가능 층을 형성하는 단계 중에 공정 파라미터(예, 플라즈마 전력, 플라즈마 유형, 전구체 유형, 후처리)를 조작하여, 생성된 층의 표면 에너지를 제어하고 지향된 자기-조립 재료의 구성 요소의 친화도에 일치시킬 수 있다(또는 정렬을 용이하게 함). 그 다음, 표면 에너지 조정 가능 층(404)의 표면 에너지는 상이한 표면 에너지 조정 가능 층(404)(예, 중합체 블렌드)과 일치하도록 조정될 수 있다. 다른 기술에 의해, 하부층은 각각의 블록 공중합체 블렌드에 대해 상이한 "브러시" 층을 필요로 할 수 있다. 이러한 브러시 층은 본원에 설명된 방법과 함께 사용하기 위해 필요하지 않다. 오히려, 표면 에너지 조정 가능 층(404)의 증착 동안 공정 조건의 조작은 다양하게 지향된 자기-조립 재료의 구성 요소의 정렬을 용이하게 할 수 있다.
표면 에너지 조정 가능 층(404)은, 예를 들어 금속 산화물일 수 있거나 이를 포함할 수 있으며, 여기서 금속은 티타늄, 주석, 하프늄, 지르코늄, 인듐, 안티몬, 텔루륨, 요오드, 및 세슘; SiC; 또는 SiOC 중 하나 이상으로 이루어진 군으로부터 선택된다. 금속 산화물, SiC, 및/또는 SiOC는 질소를 추가로 포함할 수 있다.
예로서, 표면 에너지 조정 가능 층(404)은, 실란 유도체, 디실란 유도체 또는 트리실란 유도체 및 하기 화학식 (i), (ii), 및 (iii)으로 표시되는 화합물로 이루어진 군으로부터 선택된 전구체와 반응물을 반응 챔버에 제공하는 단계를 포함하는 PEALD 공정을 사용하여 형성된 SiOC를 포함할 수 있다.
Figure pat00001
여기서, R1-R4는 독립적으로 선택되고, 여기서 R1-R4 중 적어도 하나는 C1-C4 알콕시 또는 C1-C4 알킬아미드기를 포함하고, 여기서 R1-R4 중 다른 하나는 C1-C4 알킬기, C1-C4 알콕시기 또는 C1-C4 알킬아미드기 중 하나 이상을 포함한다. 예로서, 화학식 (i)로 표시되는 화합물은 두 개의 알콕시(예, 메톡시)기 및 두 개의 알킬(예, 메틸)기를 포함할 수 있다.
Figure pat00002
여기서, R1-R6은 독립적으로 선택되고, 여기서 R1-R6 중 적어도 하나는 C1-C4 알콕시 또는 C1-C4 알킬아미드기를 포함하고, 여기서 R1-R6 중 다른 하나는 C1-C4 알킬기, C1-C4 알콕시기 또는 C1-C4 알킬아미드기 중 하나 이상을 포함한다. 예로서, 화학식 (ii)로 표시되는 화합물은 두 개의 알콕시(예, 메톡시)기 및 네 개의 알킬(예, 메틸)기를 포함할 수 있다.
Figure pat00003
여기서, R1-R9는 독립적으로 선택되고, 여기서 R1-R9의 각각은 C1-C4 알킬기 중 하나 이상을 포함한다. 예로서, R1-R9는 각각 메틸기일 수 있다. 추가의 예시에 따라, 붕소는 화학식 (iii)에서 인으로 치환될 수 있다.
추가적인 전구체 예시는 한 개 내지 세 개의 실리콘 원자, 산소, 및 화학식 (i) 내지 (iii)과 관련하여 전술한 작용기의 임의의 조합을 갖는 유사한 조성식을 갖는 화합물을 포함할 수 있다.
반응물은 Ar, H2, O2, N2, NH3, He, 또는 F, Cl, Br, 및/또는 I을 포함한 반응물과 같이 할로겐으로 이루어진 군으로부터 선택된다. 예시적인 할로겐 반응물은 NX3, CX4, CHX3, CH2X2, CX4를 포함하고, 여기서 X는 F, Cl, Br, 및 I 중 하나 이상(예, NF3, CF4, CHF3, CH2F2, CBr4) 또는 이들의 조합이다. PEALD 공정은 전구체 및 반응물 중 적어도 하나를 플라즈마(직접 또는 원격)에 노출시켜 활성 종을 형성하고, 이에 의해 표면 에너지 조정 가능 층(404)을 형성하는 단계를 포함할 수 있다. (예를 들어, RF) 플라즈마 전력은 약 30 내지 약 1000 W, 예를 들어 약 50 내지 약 200 W일 수 있다. 표면 에너지 조정 가능 층(404)의 두께는 약 0.3 내지 약 20 nm, 또는 약 0.3 내지 약 5 nm의 범위일 수 있다.
단계(206) 동안, 표면 에너지 조정 가능 층의 제1 부분(406)은, 표면 에너지 조정 가능 층(404)의 제2 부분(408)의 표면 에너지에 비해 제1 부분(406)의 표면 에너지를 변경하도록 복사선 및 여기 종(412) 중 하나 이상에 노출된다. 예로서, 복사선은 EUV 복사선의 형태일 수 있다. 여기된 종은 이온 및/또는 라디칼을 포함할 수 있으며, 이는 직접식 또는 원격식 플라즈마 장치를 사용하여 형성될 수 있다. 여기된 종은 마스크(410)를 사용하여 제2 부분(408)으로부터 차단되거나 마스킹될 수 있다.
일부 경우에, 방법(200)은 노출 단계 이전에 표면 에너지 조정 가능 층을 처리하는 단계를 포함할 수 있다. 처리 단계는, 예를 들어 Ar/H2 플라즈마, O2/Ar 플라즈마, He/H2 플라즈마, 또는 할로겐 플라즈마, 또는 F, Cl, Br, 및 I 중 하나 이상을 포함한 가스(예를 들어, NX3 플라즈마 또는 CX4 플라즈마, 여기서 X는 F, Cl, Br, I 또는 이들의 임의의 조합임) 등을 사용하여 형성된 플라즈마 등을 포함할 수 있다. (예를 들어, RF) 플라즈마 전력은 약 30 내지 약 1000 W, 또는 약 50 내지 약 200 W일 수 있다. 플라즈마 전력의 지속 시간은 약 0.1초 내지 약 60초일 수 있다.
단계(208) 동안, 지향된 자기-조립 재료(414)가 표면 에너지 조정가능 층(404) 상에 증착된다. 단계(208)는 전술한 단계(106)와 동일하거나 유사할 수 있고, 지향된 자기-조립 재료(414)는 전술한 바와 같을 수 있다. 예를 들어, 지향된 자기-조립 재료(414)는 제1 구성 요소(416) 및 제2 구성 요소(418)를 포함할 수 있으며, 이의 정렬 또는 배향은 제1 부분(406) 및/또는 제2 부분(408) 중 하나 이상에 의해 용이해질 수 있다.
지향된 자기-조립 어셈블리 재료의 구성 요소(416, 418)의 정렬을 더욱 용이하게 하기 위해, 방법은 (1) 기판의 표면 상에 표면 에너지 조정 가능 층을 형성하는 단계 및 도 2 및 도 4에 연관되어 설명된 바와 같이, 표면 에너지 조정 가능 층의 제2 부분의 표면 에너지에 대해 제1 부분의 표면 에너지를 변경시키기 위해 표면 에너지 조정 가능 층의 제1 부분을 복사선 및 여기 종 중 하나 이상에 노출시키는 단계 및 (2) 도 1 및 도 3에 연관되어 전술한 바와 같이 패터닝된 구조체의 측벽 상에 표면 에너지 개질 층을 선택적으로 형성하는 단계 모두를 포함할 수 있다. 예를 들어, 구조체(300)는 기판(302)의 표면 상에 형성된 구조체(304, 305), 구조체의 측벽(들)(307) 상의 선택적으로 형성된 표면 에너지 개질 층(306), 및 본원에서 설명된 바와 같이 개질된 표면을 가질 수 있는 표면 에너지 조정 가능 층(404)을 포함할 수 있다. 대안적으로, 구조체는 표면 에너지 개질 층(306) 없이, 패터닝된 구조체(304, 305) 및 표면 에너지 조정 가능 층(404)을 포함할 수 있다.
본원에 설명된 방법은, 정렬된 구성 요소를 갖는 지향된 자기-조립 재료를 포함한 구조체을 형성하는 데 사용될 수 있다. 구성 요소는 선택적으로 형성된 표면 에너지 개질 층(306) 또는 구조체 또는 표면 에너지 조정 가능 층과 평면으로 정렬될 수 있거나, 그에 수직으로 정렬될 수 있다. 이러한 방법은 브러싱 층의 사용 없이 정렬된 구성 요소를 얻을 수 있다. 또한, 표면 에너지 조정 가능 층의 표면 에너지의 조정 가능성은 (원하는 구조 임계 치수(CD)에 따라 달라질 수 있는) 지향된 자기-조립 재료의 성질/조성에 따라 하부층(표면 에너지 조정 가능 층) 특성을 조정하는 것을 보조할 수 있다.
위에 설명된 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 나타내고 설명된 구현예 외에도, 설명된 요소의 대안적인 유용한 조합과 같은 본 개시의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경예 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (20)

  1. 패터닝된 특징부를 형성하는 방법으로서, 상기 방법은,
    기판의 표면 상에 하부층 및 패터닝된 구조체를 포함한 상기 기판을 제공하는 단계;
    상기 패터닝된 구조체의 측벽 상에 표면 에너지 개질 층을 선택적으로(selectively) 형성하는 단계; 및
    지향된 자기-조립 재료를 상기 기판 상으로 증착하는 단계를 포함하되,
    상기 표면 에너지 개질 층은 상기 지향된 자기-조립 재료의 제1 및 제2 구성 요소 중 하나 이상의 배향을 용이하게 하는, 방법.
  2. 제1항에 있어서, 상기 지향된 자기-조립 재료는 제1 블록 중합체 및 제2 블록 중합체를 포함한 블록 공중합체를 포함하는, 방법.
  3. 제2항에 있어서, 상기 제1 블록 중합체는 상기 제1 구성 요소에 대응하고, 상기 제2 블록 중합체는 상기 제2 구성 요소에 대응하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 구성 요소는 제1 측벽 표면 에너지 및 제1 하부층 표면 에너지를 갖고, 상기 제1 측벽 표면 에너지는 상기 제1 하부층 표면 에너지보다 작은, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 구성 요소는 제2 측벽 표면 에너지 및 제2 하부층 표면 에너지를 갖고, 상기 제2 측벽 표면 에너지는 상기 제2 하부층 표면 에너지보다 큰, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 하부층은 실리콘과 탄소를 포함하는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 표면 에너지 개질 층은 실리콘 카바이드, 실리콘 옥시카바이드, 실리콘 옥시나이트라이드, 및 비정질 탄소 중 하나 이상을 포함하는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 패터닝된 구조체의 측벽 상에 표면 에너지 개질 층을 선택적으로 형성하는 단계는 상기 표면 에너지 개질 층의 선택적 증착을 포함하는, 방법.
  9. 제8항에 있어서, 상기 표면 에너지 개질 층을 선택적으로 형성하는 단계는 주기적 증착 공정을 포함하는, 방법.
  10. 제8항 또는 제9항에 있어서, 상기 표면 에너지 개질 층을 선택적으로 형성하는 단계는 원자층 증착 공정을 포함하는, 방법.
  11. 패터닝된 특징부를 형성하는 방법으로서, 상기 방법은,
    기판을 제공하는 단계;
    상기 기판의 표면 상에 표면 에너지 조정 가능 층을 형성하는 단계;
    상기 표면 에너지 조정 가능 층의 제2 부분의 표면 에너지에 대해 상기 표면 에너지 조정 가능 층의 제1 부분의 표면 에너지를 변경시키기 위해, 상기 표면 에너지 조정 가능 층의 제1 부분을 복사선 및 여기 종(excited species) 중 하나 이상에 노출시키는 단계; 및
    제1 구성 요소 및 제2 구성 요소를 포함한 지향된 자기-조립 재료를 상기 기판 상에 증착하는 단계를 포함하되,
    상기 제1 부분 및 상기 제2 부분 중 하나 이상은 상기 지향된 자기-조립 재료의 제1 및 제2 구성 요소 중 하나 이상의 배향을 용이하게 하는, 방법.
  12. 제11항에 있어서, 상기 표면 에너지 조정 가능 층은 실리콘 카바이드, 실리콘 옥시카바이드, 및 금속 산화물 중 하나 이상을 포함하는, 방법.
  13. 제11항 또는 제12항에 있어서, 상기 표면 에너지 조정 가능 층은 주기적 증착 공정을 사용하여 형성되는, 방법.
  14. 제13항에 있어서, 상기 주기적 증착 공정은 플라즈마 강화 주기적 증착 공정인, 방법.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 기판은 패터닝된 구조체를 포함하고, 상기 방법은 상기 패터닝된 구조체의 측벽 상에 표면 에너지 개질 층을 선택적으로(selectively) 형성하는 단계를 추가로 포함하는, 방법.
  16. 제11항 내지 제15항 중 어느 한 항에 있어서, 상기 지향된 자기-조립 재료는 블록 공중합체를 포함하는, 방법.
  17. 제11항 내지 제16항 중 어느 한 항에 있어서, 상기 노출 단계 이전에 상기 표면 에너지 조정 가능 층을 처리하는 단계를 추가로 포함하는 방법.
  18. 제11항 내지 제16항 중 어느 한 항에 있어서, 상기 표면 에너지 조정 가능 층을 형성하는 단계 중에 하나 이상의 공정 파라미터를 조작하여 상기 표면 에너지 조정 가능 층의 표면 에너지를 개질시키는 단계를 추가로 포함하는 방법.
  19. 제18항에 있어서, 상기 조작 단계는 상기 지향된 자기-조립 재료의 구성 요소의 정렬을 용이하게 하는, 방법.
  20. 제1항 내지 제19항 중 어느 한 항의 방법에 따라 형성된 패터닝된 특징부를 포함하는 구조체.
KR1020220093500A 2021-08-04 2022-07-27 패터닝된 특징부를 형성하는 방법 KR20230020910A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163229332P 2021-08-04 2021-08-04
US63/229,332 2021-08-04

Publications (1)

Publication Number Publication Date
KR20230020910A true KR20230020910A (ko) 2023-02-13

Family

ID=85202795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220093500A KR20230020910A (ko) 2021-08-04 2022-07-27 패터닝된 특징부를 형성하는 방법

Country Status (4)

Country Link
US (1) US20230054940A1 (ko)
KR (1) KR20230020910A (ko)
CN (1) CN115938919A (ko)
TW (1) TW202320169A (ko)

Also Published As

Publication number Publication date
TW202320169A (zh) 2023-05-16
CN115938919A (zh) 2023-04-07
US20230054940A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US11735422B2 (en) Method of forming a photoresist underlayer and structure including same
TWI819197B (zh) 形成結構之方法
KR102524573B1 (ko) SiOCN 박막들의 형성
US20210013037A1 (en) Structure including a photoresist underlayer and method of forming same
CN108122739B (zh) 拓扑限制的等离子体增强循环沉积的方法
EP2378543B1 (en) Method of forming semiconductor patterns
CN109791875B (zh) 复合膜制造方法
KR102562862B1 (ko) 에칭 중의 로우-k 트렌치 보호용 원자층 성막
KR101998844B1 (ko) 식각 정지층을 사용한 반도체 소자 제조
US20230259043A1 (en) Structures and methods for use in photolithography
KR20230020910A (ko) 패터닝된 특징부를 형성하는 방법
US20100068882A1 (en) Semiconductor Device and Method for Manufacturing the Same
US20220068647A1 (en) Method and system for forming patterned features on a surface of a substrate
US20220216059A1 (en) Method of treating a substrate
US20230227965A1 (en) Method and apparatus for forming a patterned structure on a substrate
US20220350248A1 (en) Method of forming an adhesion layer on a photoresist underlayer and structure including same
JP2023154411A (ja) 放射線感受性パターン化可能材料を形成する気相方法
CN115198246A (zh) 用于形成包括氮化硅的图案化结构的方法和系统