TW202319569A - 含矽膜的電漿增強型原子層沉積 - Google Patents

含矽膜的電漿增強型原子層沉積 Download PDF

Info

Publication number
TW202319569A
TW202319569A TW111125248A TW111125248A TW202319569A TW 202319569 A TW202319569 A TW 202319569A TW 111125248 A TW111125248 A TW 111125248A TW 111125248 A TW111125248 A TW 111125248A TW 202319569 A TW202319569 A TW 202319569A
Authority
TW
Taiwan
Prior art keywords
silicon
plasma
substrate
containing precursor
gap
Prior art date
Application number
TW111125248A
Other languages
English (en)
Inventor
拉维 庫馬爾
普爾基特 艾嘉沃
艾里恩 拉芙依
達斯廷 查克里 奧斯汀
喬瑟夫 Ｒ 亞伯
道格拉斯 華特 阿格紐
喬納森 格蘭特 貝克
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202319569A publication Critical patent/TW202319569A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

描述了藉由電漿增強型原子層沉積 (PEALD) 沉積含矽膜的方法，且可包含一或多種技術以提供化學氣相沉積 (CVD) 型組成。

Description

含矽膜的電漿增強型原子層沉積
本發明是有關一種原子層沉積，特別是有關一種含矽膜的電漿增強型原子層沉積。
許多半導體裝置製造過程涉及形成薄膜，其包含諸如氮化矽以及氧化矽之含矽膜。電漿增強型原子層沉積 (atomic layer deposition，ALD) 可用於沉積含矽膜。
在此所提供之先前技術說明是為了大致呈現本揭露內容之脈絡的目的。在此先前技術段落中所述之目前列名發明人之工作，以及不能以其它方式認定為申請時之先前技術的實施態樣敘述皆不被明示或暗示地承認為針對本揭露內容之先前技術。
本揭露內容之一態樣是關於一種方法，其包含：提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中，基板包含待填充之一間隙；以及藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積含矽膜於間隙中： (a) 一投料操作，包含將一含矽前驅物經由噴淋頭流入處理工作站，以使含矽前驅物吸附至基板上； (b) 在 (a) 之後，將一清洗氣體流入處理工作站； (c) 在 (b) 之後，將基板曝露於電漿物質，以與吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入處理工作站， 其中含矽前驅物在至少 (b) 期間持續流入處理工作站。
於一些實施例中，在 (c) 之至少一部分期間，含矽前驅物持續流入處理工作站。於一些實施例中，在 (c) 以及至少一部分 (d) 期間，含矽前驅物持續流入處理工作站。於一些實施例中，在 (a) 之後，含矽前驅物持續以減小之流速流入處理工作站。
於一些實施例中，(a) 包含使一惰性氣體以及一汽化含矽前驅物經由一出口閥門從流體連接至一氣體輸送管線之一含矽前驅物源流出，氣體輸送管線流體連接至噴淋頭，以及在 (a) 結束時關閉出口閥門。於一些實施例中，在出口閥門關閉之後，氣體輸送管線中之含矽前驅物持續流入處理工作站。
於一些實施例中，此方法更包含在 (c) 及 (d) 中之一或多者期間，將含矽前驅物從處理工作站轉向。
於一些實施例中，在 (c) 中之電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿。於一些這樣的實施例中，高頻功率為至少4kW，以及低頻功率介於500W以及5kW之間。
於一些實施例中，此方法更包含在 (c) 期間，增加一惰性氣體流入處理工作站。於一些實施例中，此方法更包含在沉積含矽膜於間隙期間，濺射以及再沉積含矽膜於間隙中。
於一些實施例中，電漿物質是由氧氣 (O 2) 產生。於一些實施例中，電漿物質是由一氧化二氮 (N 2O) 產生。於一些實施例中，電漿物質是由氮氣 (N 2) 產生。於一些實施例中，(b) 之持續時間介於50-500毫秒之間。於一些實施例中，待填充之間隙為3D NAND結構之記憶體堆疊之間之間隙。於一些實施例中，間隙具有至少20：1之深寬比。
於一些實施例中，此方法更包含在多個循環中之至少一個之前，將沉積膜曝露於一抑制電漿。本揭露內容之另一態樣是關於一種方法，其包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中，基板包含待填充之一間隙；以及 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積含矽膜於間隙中： (a) 一投料操作，包含將一含矽前驅物經由噴淋頭流入處理工作站，以使含矽前驅物吸附至基板上； (b) 在 (a) 之後，將一清洗氣體流入處理工作站； (c) 在 (b) 之後，將基板曝露於由一反應氣體所產生之電漿物質，以與吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入處理工作站， 其中反應氣體及/或電漿物質在至少 (a) 期間持續流入處理工作站。
本揭露內容之另一態樣是關於一種方法，其包含：提供具有包含待填充之一間隙之一結構之一基板；藉由電漿增強型原子層沉積 (PEALD) 處理，選擇性地沉積一含矽保護膜於結構之一上部，使其僅部分延伸至間隙中，電漿增強型原子層沉積處理包含： (a) 一投料操作，包含將一含矽前驅物經由噴淋頭流入處理工作站以使含矽前驅物吸附至基板上； (b) 在 (a) 之後，將一清洗氣體流入處理工作站； (c) 在 (b) 之後，將基板曝露於電漿物質，以與吸附之含矽前驅物反應，其中在 (c) 中之電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿；以及 (d) 在 (c) 之後，將一清洗氣體流入處理工作站。
於一些實施例中，此方法更包含執行一或多個循環： 將包含保護膜之基板曝露於包含鹵素物質之一抑制電漿，以抑制在間隙之一部分上之沉積；以及 在將基板曝露於抑制電漿後，沉積介電材料於間隙中。
於一些實施例中，在至少 (b) 期間，含矽前驅物持續流入處理工作站。於一些實施例中，保護膜在曝露於抑制電漿期間被蝕刻。於一些實施例中，在 (a) 期間之電漿是由三氟化氮 (NF 3) 所產生，且保護膜為一氮化矽膜。
於一些實施例中，保護膜之厚度介於10至999埃之間。於一些實施例中，沉積一保護襯墊以及執行一或多個循環是在同一腔室中進行。
於一些實施例中，結構為3D NAND結構，間隙是由二個堆疊所形成，每一堆疊包含多對氧化物層以及氮化物層，且由一多晶矽層覆蓋，且其中保護膜保護多晶矽層。
本揭露內容之另一態樣是關於一種方法，其包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中； 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積一含矽膜於基板上： (a) 一投料操作，包含將一含矽前驅物經由噴淋頭流入處理工作站，以使含矽前驅物吸附至基板上； (b) 在 (a) 之後，將一清洗氣體流入處理工作站； (c) 在 (b) 之後，將基板曝露於電漿物質，以與吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入處理工作站， 其中含矽前驅物在至少 (b) 期間持續流入處理工作站。
於一些實施例中，含矽膜填充基板上之一間隙。於一些實施例中，含矽膜非保形地沉積於一結構上，其具有二個由一間隙隔開之堆疊，使得膜沉積於堆疊之一頂部，僅部分延伸至間隙中。於一些實施例中，在 (c) 中之電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿。
本揭露內容之另一態樣是關於一種方法，其包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中； 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積一含矽膜於基板上： (a) 一投料操作，包含將一含矽前驅物經由噴淋頭流入處理工作站，以使含矽前驅物吸附至基板上； (b) 在 (a) 之後，將一清洗氣體流入處理工作站； (c)在 (b) 之後，將基板曝露於電漿物質，以與吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入該處理工作站， 其中在 (c) 中之該電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿。
於一些實施例中，含矽膜填充基板上之一間隙。於一些實施例中，含矽膜非保形地沉積於一結構上，其具有二個由一間隙隔開之堆疊，使得膜沉積於堆疊之一頂部，僅部分延伸至間隙中。
又，本揭露內容之另一態樣是關於一種方法，其包含：提供一基板於一處理工作站中；藉由以下步驟，沉積一氮氧化矽 (SiON) 膜於基板上： (a) 穩定用於氧化矽沉積之該處理工作站之處理條件； (b) 使用一氧基電漿執行x次電漿增強型原子層沉積 (PEALD) 循環，其中x為大於零之整數； (c) 穩定用於氮化矽沉積之處理工作站之處理條件； (d) 使用一氮基電漿執行y次電漿增強型原子層沉積 (PEALD) 循環，其中y為大於零之整數；以及 (e) 重複 (a)-(d) 一或多次。
於一些實施例中，x+y不超過20、15或10。
於一些實施例中，(b) 之每一循環之氧基電漿具有一第一持續時間，且 (d) 之每一循環之氮基電漿具有一第二持續時間，其中第二持續時間至少是第一持續時間的兩倍。於一些實施例中，SiON膜被保形地沉積於一圖案化層上。
以下將參照附圖對這些以及其它態樣進一步描述。
在以下敘述中，許多具體細節被提出以提供對於本實施例之徹底了解。所揭露之實施例可在缺少部分或全部這些具體細節的情況下實施。在其它情況下，熟知的處理操作並未詳細地描述，以免不必要地混淆所揭露之實施例。儘管將結合具體實施例來描述所揭露之實施例，但可以理解的是，其並非意在限制所揭露之實施例。
半導體製造處理通常涉及包含含矽膜之介電材料的沉積。這種薄膜可用於包含3D NAND結構、DRAM結構以及淺溝槽隔離 (shallow trench isolation，STI) 結構之結構中之間隙填充，或用於圖案化基板上，以形成用於各種應用之保形薄膜，例如用於接觸之阻擋層。氮化矽以及碳化矽層可作為邏輯及記憶體結構之先進裝置中之封裝膜、間隔物以及阻擋膜，先進裝置例如是FinFET (鰭式場效電晶體)、MRAM (磁性隨機存取記憶體)、3DXPoint、ReRAM (電阻式隨機存取記憶體) 以及PCRAM (相變化隨機存取記憶體)。
本文所述之實施例涉及以ALD進行的沉積。ALD是一種使用連續自限反應沉積薄層材料的技術。一般而言，ALD循環包含將至少一種反應物輸送以及吸附至基板表面，然後使吸附的反應物與一或多種反應物反應以形成薄膜之至少部分層的操作。作為一示例，氧化矽沉積循環可包含以下操作：(i) 含矽前驅物之輸送/吸附，(ii) 從腔室中清除含矽前驅物，(iii) 輸送含氧反應物以及可選之電漿，以及 (iv) 從腔室中清除含氧反應物及/或電漿。當在第二反應物的輸送期間使用電漿時，於一些實施例中，這被稱為電漿增強型原子層沉積(PEALD)。含矽前驅物之輸送或吸附可被稱為「投料 (dose) 」操作，輸送第二反應物以與所吸附之前驅物反應可被稱為「轉化 (conversion)」操作。
不同於化學氣相沉積 (CVD) 技術，ALD處理使用表面介導的沉積反應，在逐層的基礎上沉積薄膜。於ALD處理之一示例中，於提供給容納基板之腔室之投料中，將包含一群表面活性位點之基板表面曝露於第一前驅物之氣相分佈，例如含矽前驅物。此第一前驅物之分子被吸附至基板表面上，包含第一前驅物之化學吸附物質及/或物理吸附分子。可以理解的是，當化合物被吸附至本文所述之基板表面上時，吸附層可包含該化合物以及該化合物之衍生物。舉例而言，含矽前驅物之吸附層可包含含矽前驅物以及含矽前驅物之衍生物。在第一前驅物投料之後，腔室隨後被抽空以去除大部分或全部保留在氣相中之第一前驅物，使得大部分或僅被吸附的物質保留。於一些實施方式中，腔室可未被完全抽空。舉例而言，可將腔室抽空，使得氣相中之第一前驅物之分壓足夠低以減輕反應。將第二反應物，例如含氧反應物，引入腔室，使得這些分子中的一些與吸附在表面上之第一前驅物反應。在一些處理中，第二前驅物立即與吸附的第一前驅物反應。於其它實施方案中，第二反應物僅在暫時施加活化源之後才反應。於一些實施例中，電漿於第二反應物投料期間被點燃。然後可再次抽空腔室以去除未鍵結之第二反應物分子。於一些實施例中，腔室可未被完全抽空。附加的ALD循環可用於構建薄膜的厚度。下面提供了含矽第一反應物 (也稱為含矽前驅物) 以及第二反應物 (也稱為共反應物) 之示例。
圖1中示意性地示出了氣體輸送系統100，其用於將反應物輸送至可用於進行一或多個ALD循環之多工作站反應腔室 (未示出) 之單個工作站。該圖說明了用於提供ALD反應物輸送之氣流管線、歧管、閥門、調節器、過濾器、噴淋頭等之配置。氣體管線示意性地表示為細實線，箭頭指示氣體流動方向；閥門在圖中以圓圈內之交叉線表示；調節器以圓圈內的箭頭表示；歧管以標有「歧管」之實心框表示；過濾器以在氣體管線之兩側帶有之曲線表示，等等。大多數之氣流管線將氣體引導至「噴淋頭」110，如此示意圖所示，其是將ALD反應物輸送至未示出之反應腔室的裝置。
因此，參照圖1中所示之氣體輸送系統100之特定實施例，薄膜前驅物 (例如含矽膜前驅物) 至反應腔室之輸送——與ALD投料以及吸附步驟相關 (參見上述之操作 (i)) ——可能涉及將前驅物從液體輸送系統 (標記為「LPDS」) 120 引入加熱注入歧管125 (標記為「HIM」)，在此它與來自氣體源130 (「歧管A」) 之預熱的 (參見「預熱器」124) 惰性載氣混合。然後，載氣將前驅物載送至由四個閥門169、164、165、166組成的陣列，其作為組件160，由於其緊鄰 (就氣流距離而言) 至反應室，組件160可被稱為使用點閥箱 (point-of-use valve manifold，PVM)。特別地，從PVM 160，在閥門165打開且閥門166關閉的情況下，前驅物以及載氣直接流向噴淋頭110，然後流入反應腔室。
同樣，圖1之輸送系統100也說明了氧化劑至用於ALD之反應腔室的輸送——這與氧化電漿的產生及其與吸附的含矽前驅物的反應有關 (參見上述之步驟 (iii) )。具體地，氣體源140 (「歧管C」) 被示為O 2及/或N 2O氣體的來源，其經由圖中所示之PVM 160之閥門169流至噴淋頭110。在此配置的背景下，亦應注意到歧管C 140以及「歧管D」170的存在，因為它們可用來為投料後清洗 (上述步驟 (ii) ) 以及RF後清洗 (上述步驟 (iv) ) 提供惰性氣體。關於歧管D 170，氣體輸送系統100被配置為使得源自歧管D之清洗氣體通過「預熱器」171，然後在兩條路徑上流向噴淋頭。在兩條路徑上流動的清洗氣體通過調節器 (172或173)，然後通過過濾器 (173B或174B)，其上游以及下游裝有閥門 (173A及173C或174A及174C)。一條路徑然後直接前進至噴淋頭110，而另一條路徑先連接至PVM 160，以便清洗在投料步驟之後停留在PVM裝置中之任何殘留反應氣體。此外，請注意，於一些實施例中，可藉由向反應腔室內施加真空 (例如藉由閥門操作之真空源的操作) 從反應腔室內之處理工作站周圍之體積中去除前驅物，而無需使用惰性清洗氣體。
此外，亦請注意，圖1展示了一個遠端電漿源195，採用了基於NF 3之電漿 (如圖所示)，其與反應腔室以及處理工作站之流體耦合由閥門116來調節。最後，請注意，於一些實施例中，歧管B 150 (由閥門144調節) 可作為共反應氣體的來源——例如，經由PVM 160之閥門165流向噴淋頭110之含氮共反應物如氮氣(N 2)。
藉由依序進行多個PEALD循環，可以經由PEALD沉積保形膜。以PEALD沉積之每一層都非常薄，通常由單一的單層含矽前驅物形成，沉積任意基本厚度的膜涉及許多循環，因此可能相對耗時。在許多情況下，PEALD循環時間與閥門以及流量控制裝置的操作時間相當，這意味著此類流量控制裝置提供含矽前驅物及/或其它反應物之穩態流動所花費的時間成為阻礙所需進一步減少循環時間之限制因素。藉由將流量控制裝置保持在其打開位置可建立反應物的穩態流動，並根據PEALD循環的時間要求將反應物流轉向至反應室以及從反應室轉向。
圖2及3示出了在包含轉向含矽前驅物之四工作站腔室中之PEALD沉積氧化矽之示例時序圖。圖2對應於在四個工作站同時投料，圖3對應於在工作站1及2同時投料，然後是工作站3及4同時投料。需注意的是，圖2及圖3是以示例的方式提供。本文所述之方法能夠以任意數量之工作站來實施，包含單個工作站腔室。對於多工作站腔室而言，含矽前驅物投料能夠在所有工作站或工作站之子集上並列及/或串列地進行。
此外，包含氮化矽、氧氮化矽、碳化矽、氧碳化矽、氧碳氮化矽等之其它材料的沉積可藉由適當的反應物選擇來進行。舉例而言，時序圖中的RF氧化劑操作可由RF氮化取代。
於圖2中，時序圖中從上至下顯示的是含矽前驅物輸送至4個處理工作站 (標記為「站1」至「站4」) 中之每一個的示意圖，其由4條顯示了前驅物流導向/重新導向至4個處理工作站中之每一個的跡線211、212、213、214表示。由第5條跡線215示意性說明的是前驅物流被轉向至轉向流動路徑 (即不轉向至處理工作站)。這5條跡線 (211、212、213、214及215) 代表由圖2中最上方之跡線210示意性示出之總前驅物流的細分。該圖亦示意性地示出了投料後以及RF清洗氣流後之時間——用標記為「清洗氣體」之跡線220/221顯示——以及氧化電漿生成以及與吸附前驅物反應之時間——用標記為「氧化劑/RF」之跡線230顯示。於圖2之示例中，如圖1所示之單一氣體輸送系統可用於將前驅物流動至例如4個處理工作站配置 (可能全部包含於同一反應腔室內) 中之每一處理工作站。於其它實施例中，可為每一處理工作站採用專用之氣體輸送系統。
於圖2之時序圖中，4個ALD循環之前驅物投料步驟被定時以彼此一致。因此，於步驟 (i) 中 (最左側)，位於4個工作站之基板同時被投予含矽前驅物，使其吸附至4個晶圓中之每一個的表面上。為了說明，請注意這可對應於打開圖1中之閥門164，而PVM之其他閥門保持關閉。於投料步驟 (i) 結束後，前驅物流之整體被轉向，如圖中之「轉向」跡線215所示。於投料後清洗步驟 (ii) 期間 (如圖2中之「清洗氣體」跡線220所示)、於步驟 (iii) 中藉由與RF生成之氧化電漿活化吸附之前驅物反應期間 (如圖2中之「氧化劑/RF」跡線230所示)，以及於RF後清洗期間 (亦由圖2中之「清洗氣體」跡線221所示），含矽前驅物完全轉向。
為了說明，需注意的是，「投料」跡線以及「轉向」跡線之間的過渡可對應於PVM的閥門164的關閉以及閥門166的開啟，如圖1之「轉向至真空」之標籤所示。同樣，閥門164及166於這些位置 (閥門164關閉以及閥門166打開)，由圖1中之「清洗氣體」跡線220所示之清洗步驟 (ii) 及 (iv) 可藉由閥門165的打開來完成，閥門169當然保持關閉 (並且，於一些實施例中，亦伴隨著閥門的打開，以額外的清洗噴淋頭的周圍)。藉由圖2中「氧化劑/RF」跡線230所示之氧化電漿步驟 (iii) 的反應可對應於PVM的閥門169的打開，而閥門165 (為清洗步驟保持開啟) 關閉，且閥門164及閥門166保持在它們的轉向位置。需注意的是，參照圖1對閥門操作的描述是示例。
圖3示出了與圖2類似的時序圖，但並列執行4個ALD循環序列，其中來自共同來源之含矽前驅物流最初於處理工作站1及2對晶圓進行投料，以及之後被重新導向至工作站3及4對晶圓進行投料。
本揭露內容之一個態樣關於藉由PEALD以增加生長速率沉積材料的方法。該方法可用於間隙填充，其包含於深特徵中，且可導致特徵內之空隙快速閉合。示例應用包含3D NAND結構中狹縫之間隙填充，以隔離記憶體堆疊、其它3D NAND結構、DRAM結構以及淺溝槽隔離 (STI) 結構。於一些實施例中，間隙可為高深寬比 (HAR) 間隙。示例包含深寬比高達35：1的間隙。
於一些實施例中，該方法包含在含矽前驅物投料期間控制流速。於一些實施例中，該方法包含在投料之後的循環之至少一部分期間允許含矽前驅物流入工作站中。於一些實施例中，該方法包含控制投料、清洗以及RF操作的時序。於一些實施例中，該方法涉及在RF操作期間包含低頻RF (LFRF) 組件。根據各種實施例，採用任何一種或多種上述方法來增加生長速率。該方法可藉由增加CVD型組成至ALD沉積來提高生長速率。
在含矽前驅物投料期間控制流速可涉及藉由減少載氣來降低含矽前驅物以及載氣的總流速。這增加了投料期間含矽前驅物的濃度。作為一示例，每一站之總流量可為2000–4000sccm (standard cubic centimeters per minute) 的含矽前驅物以及氬氣或其他載氣。投料期間之含矽前驅物：載氣之體積流量比可為例如1：4 - 3：1或3：5 - 5：2。這可以與沒有增加生長速率的過程的1：6 – 1：5的比率進行比較。
在清洗期間允許含矽前驅物流入腔室能夠以多種方式進行。舉例而言，在投料以及RF操作之間之至少一部分時間期間，至噴淋頭的閥門可保持開啟，而含矽前驅物氣體不轉向。這允許含矽前驅物持續流入工作站。
於一些實施例中，進入腔室的流量可在含矽前驅物氣體源處完全控制。圖4示出了用於輸送含矽前驅物之氣體輸送系統之一部分之簡化示意圖。含矽前驅物氣體源402可包含例如蒸氣抽吸安瓿、含矽前驅物源以及惰性氣體源。安瓿可配置為接收含矽前驅物以及惰性氣體並蒸發含矽前驅物。如圖所示，推動氣體可從推動氣體源404供應，以將含矽前驅物/惰性氣體混合物推動至噴淋頭。於圖4之簡化示意圖中描繪了三個閥門。出口閥門412控制含矽氣體源處的流量。至噴淋頭之入口閥門416控制經由其噴淋頭進入工作站的流量。還示出了包含轉向閥門414的轉向管線。圖4所示之氣體分配系統可為例如關於圖1之前述氣體分配系統之一部分。
於某些實施例中，在ALD循環之投料後清洗之至少一部分期間，入口閥門416打開並且轉向閥門414關閉。這允許含矽前驅物氣體的流量由出口閥門412控制。即使在出口閥門412關閉之後，一定量之含矽前驅物氣體在管線中並且可以進入工作站。
圖5-8提供了時序示例，其用於包含CVD型組成之氧化矽之PEALD沉積。如上文關於圖2及3所描述的，這些順序不限於氧化矽的沉積或RF氧化處理。包含氮化矽、氧氮化矽、碳化矽、氧碳化矽、氧碳氮化矽等之其它材料的沉積可藉由適當的反應物選擇來進行。舉例而言，時序圖中之RF氧化劑操作可由RF氮化代替。
首先，參照圖5，示出了用於沉積氧化矽之示例時序。圖5示出了五個階段：兩個投料 (投料1及投料2)、投料後清洗 (post-dose purge，PDP)、RF/氧化以及RF後清洗。最上方之跡線顯示了來自含矽前驅物源出口閥門之含矽前驅物以及惰性氣體的流量。一個示例是圖4中之出口閥門412。最上方第二條之跡線為含矽前驅物及惰性氣體流入工作站的流量。於圖4之示例中，惰性氣體可來自圖4中之含矽前驅物氣體源402以及推動氣體源404。轉向、清洗氣體以及RF/氧化劑亦被示出。
於投料1期間，來自含矽前驅物氣體源之出口閥門打開。這類似於圖2及3中之投料步驟。一旦出口閥門關閉，含矽前驅物及惰性氣體的流量從含矽前驅物氣體源停止。一些含矽前驅物殘留於管線以及噴淋頭中。於投料2期間，這些含矽前驅物及惰性氣體持續流入工作站。這由最上方第二條之跡線顯示。需注意的是，雖然於投料2期間未從含矽前驅物氣體源持續供應含矽前驅物，但於一些實施例中能夠有來自惰性氣體源供應的惰性氣體。舉例而言，於圖4中，惰性氣體可繼續從推動氣體源404流出。
圖5中之順序與圖2中的順序不同，後者在投料後轉向任何含矽前驅物的流動。於圖5之示例中，允許保留在管線中之任何前驅物在整個循環期間持續流入工作站中，而不會轉向。這包含在投料後清洗期間、當清洗氣體流動時、在RF/氧化階段期間以及在RF後清洗期間。雖然含矽前驅物及惰性氣體在投料2期間持續流入工作站，但由於沒有從其來源供應新的含矽前驅物，因此流量中之含矽前驅物的總流量及數量會減少。於一些實施例中，它們可在整個過程中持續減少。
於一些實施例中，可在循環的一部分期間使用轉向。圖6示出了時序的另一示例，其包含投料2投料階段，如圖5所示。於圖6之示例中，前驅物流被轉向用於RF/氧化及RF後清洗階段。於替代實施例中，轉向可在投料後清洗 (PDP) 階段開始時開始，或者在投料後清洗 (PDP) 或RF/氧化階段期間之任一時間點開始。於圖5及6之示例，流向工作站之流量包含含矽前驅物及惰性氣體，其可能在噴淋頭中或在轉向閥門414下游之管線中。
在投料1階段之後允許前驅物流入工作站可促進為沉積處理提供CVD型組成。在RF/氧化階段存在於工作站中之未吸附前驅物將在CVD類型反應中發生反應。由沉積處理之CVD型組成所沉積之薄膜量可藉由幾個參數來控制，包含投料2階段及轉向的存在、不存在以及時間。使用圖5之時序圖比使用圖6之時序圖在RF/氧化階段期間將存在更多的前驅物。投料後清洗 (PDP) 階段的存在、清洗量以及時間也可用於控制CVD型組成。為了增加CVD型組成，在投料後清洗 (PDP) 階段及/或投料後清洗 (PDP) 階段的持續時間期間所流動的清洗氣體的量可以減少。於一些實施例中，投料後清洗可以省略，如圖7所示。於一些實施例中，投料2階段可以省略，投料後清洗 (PDP) 階段在投料1階段結束時開始。如圖8之時序圖所示，含矽前驅物仍可流向工作站而無需分流。
控制沉積之CVD型組成之另一參數為投料1階段 (或圖2及3中所提到的投料) 結束以及RF/氧化開始之間的時間。這個時間包含投料2及/或投料後清洗 (PDP) 階段。示例之時間範圍從5毫秒至500毫秒。在此範圍之較低端，沉積物具有更多的CVD型組成。在此範圍之較高端，沉積可能主要為ALD。
於一些實施例中，在氧化或氮化期間，RF以低頻 (low frequency，LF) 組成以及高頻 (high frequency，HF) 組成供應。於這樣的實施例中，一些沉積的介電質從特徵頂部濺射出來，並在特徵內進一步重新沉積。於一些實施例中，HF組成相對較高以獲得往氧化物、氮化物或其它所需薄膜的良好轉化。舉例而言，HF組成可介於4kW-10kW之間，在4個工作站之間分配，或者每一工作站為1kW-2.5kW。濺射量以及再沉積量可藉由控制LF功率來調節。於一些實施例中，LF功率可與RF功率相同或低於RF功率。舉例而言，LF組成可為500W-10kW，在四個工作站之間分配，或者每一工作站為125W-2.5kW。於一些實施例中，LF功率為500W-5kW，在四個工作站之間分配，或者每一工作站125W-1250W。每一工作站功率可用於具有任意數量工作站之腔室。HF頻率約為13.56或27MHz，而LF頻率約為300-400kHz。
濺射以及再沉積亦可藉由惰性氣體例如 氬(Ar) 之流速來控制。於一些實施例中，在RF階段期間使用高氬Ar氣流以增加濺射以及再沉積。舉例而言，四個工作站之Ar流量高達50slm (standard liters per minute)，或每一工作站高達12.5slm。於較低端，在RF階段可使用每一工作站大約3.5-10slm或875sccm-2.5slm的Ar流量。於一些實施例中，進入工作站之Ar流量可僅針對RF階段增加。
於一些實施例中，使用RF清洗 (RF purge，RFP) 來控制CVD型組成。氧化劑或其它共反應物未被完全清除並允許保留於腔室中，以在下一投料階段與前驅物反應。這可作為上述控制投料及/或投料後清洗 (PDP) 的補充或代替。圖9示出了一示例時序圖。
圖9顯示了一個循環中之四個階段：投料、投料後清洗 (PDP)、RF/氧化以及RF清洗 (RFP)。於所示之示例中，矽前驅物及惰性氣體在投料期間處於該工作站。於一些實施例中，轉向 (未示出) 可用於在投料期間將前驅物引導遠離該工作站。於替代實施例中，可允許前驅物在投料後持續流入腔室。於圖9中，氧化劑在電漿熄滅的同時被關閉及/或轉向。於替代實施例中，可以允許它在RF關閉之後持續流入腔室。
藉由適當控制RF清洗 (RFP) 的時間，可在隨後的投料期間引入CVD型組成。亦可控制清洗流量以及氧化劑 (或其它共反應物) 之量以及濃度以影響CVD型組成。藉由減少RF清洗 (RFP) 時間及/或增加氧化劑之量及/或濃度，在氧化劑與前驅物反應之下一投料階段期間，允許氧化劑物質存在。氧化劑物質可為分子及/或自由基或其它餘輝電漿物質。RF功率 (HF及/或LF) 亦可增加以增加剩餘物質的反應性。RF清洗 (RFP) 時間之示例範圍為0.5至5秒。清洗流量之示例範圍為5lpm至45lpm (儘管將取決於特定反應器之幾何形狀以及尺寸)。
於一些實施例中，RF清洗 (RFP) 時間小於1秒。1秒或更長的RF清洗 (RFP) 時間可能會導致純ALD。相比之下，在0.1秒以及低清洗流量之RF清洗 (RFP) 時，CVD型組成是高的。於一些實施例中，RF清洗 (RFP) 時間小於0.9秒、0.8秒、0.7秒、0.6秒、0.5秒、0.4秒、0.3或0.2秒。
圖10顯示了保持所有其它處理參數不變的情況下，沉積速率作為RF清洗 (RFP) 時間之函數的示例。使用5000W的RF功率。對於示例之處理，RF清洗 (RFP) 時間約為0.3秒或以下的沉積速率較高，然後隨著RF清洗 (RFP) 時間的增加而降低。在0.5秒時，該處理處於或接近於純ALD。導致強或弱CVD型組成或純ALD的RF清洗 (RFP) 時間取決於清洗流量、氧化劑量、氧化劑濃度、RF功率等。
如上所述，這些方法可實現用於多種應用，包含記憶體以及邏輯應用。於一些實施例中，這些方法可用於間隙填充。圖11a示出了包含側壁1115之間之未填充間隙1103之特徵1101之示例。於圖中，標示出了寬度「a」以及高度「b」。寬度可為直徑。如圖所示，深寬比 (A/R) 由b/a給出。側壁1115通常是垂直的。然而，可能會有一些重入 (re-entrancy)。重入是指從特徵之底部向上縮小。插圖1110顯示了厚度「y」於特徵中之深度「x」處之重入。側壁表面可包含一或多種介電、導電或半導體材料。於一些實施例中，間隙可以襯有襯膜。
於一些實施例中，在3D NAND結構之製造期間實施這些方法以填充間隙。舉例而言，在交替的氧化矽/氮化矽 (ONON) 層中蝕刻狹縫之後，可於狹縫中沉積介電質。圖11b示出了包含兩個記憶體堆疊1105之間之間隙1103之結構的示例。每一堆疊可包含2至256對或更多對交替的氧化物/氮化物層。根據各種實施例，堆疊可襯有一層，例如多晶矽層。於填充間隙1103期間，可將LF組成添加至RF氧化操作中。添加LF組成可減輕ONON堆疊中之裂紋形成。於一些實施例中，這是由於濺射以及再沉積膜中之交聯及/或應力。
這些方法可用於包含DRAM結構之任何適當結構以及用於邏輯裝置製造之淺溝槽隔離 (STI) 以及深溝槽隔離 (DTI) 結構之介電間隙填充。於一些實施例中，於間隙填充方法中可包含抑制及/或蝕刻操作。舉例而言，如上所述之PEALD時序可用於沉積-蝕刻-沉積 (DED) 處理中之沉積操作以填充間隙。
於一些實施例中，本文所述之方法用於在孔以及溝槽結構中形成閉合空隙。圖11c示出了形成於兩個特徵之間之空隙1120之示例。介電材料1122被沉積於特徵之間之間隙中，其中CVD型組成足以使得隨著更多介電材料沉積於特徵之頂部而形成空隙1120。上述技術可用於控制CVD型組成以形成空隙。
藉由形成空隙 (也稱為氣隙 (air gap) )，可以降低半導體裝置中之層內電容。這些方法亦可用於在任何適當的環境中形成氣隙，包含在MEMS裝置中形成氣隙。半導體結構之示例包含互連 (interconnect)、導線或其它導電特徵。該方法亦可在特徵之間由介電膜覆蓋之氣隙是有用的任何環境中實施。結構之示例包含3D NAND 結構 (例如孔以及狹縫)、DRAM結構 (例如位元線結構)、後段製程 (back end of line，BEOL) 中之金屬線、邏輯閘等。這些結構的特徵在於具有兩個或更多個相鄰特徵，這些特徵之間具有未填充之間隙。於許多實施方式中，特徵為導電特徵，欲形成之氣隙提供非常低k之介電質以及降低寄生電容。然而，特徵之側壁表面可為包含導電、介電或半導體表面或這些的組合之任何材料。舉例而言，該結構可為塗覆有碳化矽 (SiC) 膜之銅 (Cu) 線。結構之尺寸也將取決於特定的應用。舉例而言，傳入的DRAM 結構可具有25-50nm寬以及300-800nm深之間隙，以及傳入的3D NAND結構可具有50-350nm寬以及5-8微米深之間隙。然而，該方法不限於任何特定的結構尺寸、特徵組成或側壁表面。於一些實施例中，它可在其它形成氣隙之技術 (例如犧牲材料之沉積以及去除)難以實施的應用中實施。
形成的空隙可藉由空隙頂部的位置以及形狀來表徵，如1126所示。空隙位置可藉由RF時間量及/或濺射量來調整。 空隙之頂部通常比特徵之頂部低一些，以確保空隙在進一步處理期間保持封閉。於一些實施例中，空隙之頂部為圓形的，如圖11c所示。圓形頂部有助於防止開裂。
包含空隙之特徵更可藉由形成沉積結果之凹痕 (indentation) 1128來表徵。如上所述之濺射加寬了凹痕角1130。於一些實施例中，凹痕角大於50°、大於55°、大於60°、大於65°、大於70°、大於75°、大於80°或大於85°。
於一些實施例中，這些處理可包含週期性曝露於抑制電漿。抑制電漿創造了鈍化表面並增加薄膜之成核障礙。當抑制電漿與特徵中之材料相互作用時，由於幾何陰影效應，特徵底部之材料比靠近特徵頂部或場中之材料受到較少的電漿處理。位於特徵頂部之沉積被選擇性地抑制，且特徵之較低部之沉積在較少抑制或不被抑制的情況下進行。結果，由下而上的填充被增強，從而創造了更有利的傾斜輪廓，其減輕了接縫效應並防止形成空隙。含鹵素之電漿可為有效的抑制電漿。舉例而言，對於一些應用，相較於由分子氮 (N 2) 所產生之電漿，由三氟化氮 (NF 3) 所產生之電漿可在顯著減少的時間內提供抑制效果。然而，含鹵素之電漿亦可作為蝕刻劑。舉例而言，在執行抑制時，以低能量撞擊表面之原子可作為抑制劑，而高能原子可去除材料。由於電漿具有能量分佈，電漿的某些組成可能會撞擊特徵頂部附近並進行蝕刻。任何被蝕刻之介電質在沉積過程中會被替換。如果去除底層材料 (例如多晶矽 (poly Si)、金屬氧化物等)，它則不會被替換，並且會影響裝置性能。
於一些實施例中，實施這些方法以在間隙頂部形成保護膜。 此薄薄膜可被稱為間隙頂部的「頭盔 (helmet)」，且可防止來自抑制電漿的損害。圖12a示出了可根據所揭露之實施例使用之處理順序之示例。於圖12a之示例中，示出了多個ALD操作。這些中之任何一種或多種可使用上述技術中的一種或多種來包含CVD型組成。
圖12a中之處理順序包含在曝露於抑制電漿之前沉積保護膜。於某些實施例中可以省略其它操作 (例如浸泡 (soak)、鈍化)，且於某些實施例中可加入操作。於圖12a之示例處理順序中，一或多個晶圓經歷間隙填充。該處理可在提供給沉積腔室之後以浸泡開始。這是有用的，例如，去除顆粒或另一預處理。然後，進行保護膜之ALD沉積的n1個循環。以下討論保護襯墊ALD之更多細節。於沉積保護膜之後，進行n個抑制區塊，圖中示出了一個抑制區塊的操作。抑制區塊之第一個操作為抑制電漿，其為一種表面處理。如上所述，電漿可包含鹵素物質，其包含陰離子以及自由基物質，例如F -、Cl -、I -、Br -、氟自由基等。在保護膜對可能會損壞結構之任何電漿提供保護的情況下，可使用其它抑制電漿。舉例而言，由分子氮 (N 2)、分子氫 (H 2)、氨 (NH 3)、胺、二醇、二胺、氨基醇、硫醇或其組合所產生之電漿可作為抑制電漿。如果溫度、RF功率以及底層材料之敏感性等條件可能導致電漿損壞，則可以使用保護膜。於一些實施例中，使用含鹵素氣體 (例如NF 3)。它可用另一氣體，例如氧氣 (O 2) 進行大量稀釋，以控制抑制並防止蝕刻。舉例而言，於一些實施例中，氧化劑：鹵素體積流量比可為至少5：1或至少10：1。
當抑制電漿與特徵中之材料相互作用時，由於幾何陰影效應，特徵底部之材料比靠近特徵頂部或場中之材料受到較少的電漿處理。結果，位於特徵頂部之沉積被選擇性地抑制，且位於特徵較低部之沉積在較少抑制或不受抑制的情況下進行。於圖12a中，抑制區塊中之下一操作為ALD填充的n2個循環。介電材料選擇性地沉積於特徵之底部。抑制電漿以及ALD填充之n2個循環共同構成一個生長循環。當抑制效果減弱時，一個生長循環可重複n3次，以間歇性抑制操作繼續填充特徵。抑制區塊中之生長循環數可取決於特徵的重入。表現出較多重入之特徵可使用較長的抑制時間或多個抑制區塊。於圖12a之示例中，抑制區塊以鈍化操作結束。這是一種表面處理，其去除殘留的抑制劑，亦可使沉積膜緻密。於一些實施例中，使用的是氧電漿。於一些實施例中，可以省略鈍化循環。
可執行一或多個額外的抑制區塊，包含生長循環以及鈍化，總共有n個抑制區塊。抑制區塊之數量取決於使用多少材料來填充特徵。抑制電漿、ALD以及鈍化條件可在不同抑制區塊間更改以填充特徵。舉例而言，抑制電漿之持續時間可為20秒，直到特徵之底部四分之一被填充 (抑制區塊1)，然後對於結構之中間50% (抑制區塊22) 更改為5秒，等等。
當特徵幾乎被填充時，可能不再需要抑制，且可藉由n4次ALD填充循環來完成填充。於一些實施例中，然後可沉積介電質之頂層或覆蓋層。於這個階段可使用電漿增強型化學氣相沉積 (PECVD) 進行快速沉積。
於一些實施例中，使用上述之CVD型組成沉積保護膜。圖12b示出了3D NAND結構1250於ONON堆疊之頂部具有多晶矽1218之示例。於1251，如果曝露於用於填充間隙1206之抑制電漿，多晶矽1218是易受傷害的。於1253，示出了保護膜1260。於特定實施例中，控制含矽前驅物至噴淋頭之入口閥門是打開的，且沒有關閉轉向閥門。這允許藉由含矽前驅物源之出口閥門控制含矽前驅物氣體之流量。如上所述，關於圖4，於出口閥門關閉之後，一定量之含矽前驅物氣體在管線中且可進入工作站。於相同或其它實施例中，在形成保護膜期間使用LF功率。
允許含矽前驅物在保護襯墊的沉積期間流入工作站，這允許保護膜的沉積較沒有CVD型組成之ALD處理快得多。提供LF組成亦可改善沉積並提供比僅HF沉積膜具有更高均勻性以及更高折射率 (RI) 的薄膜。參見圖13，其示出了使用含矽前驅物/清洗/N 2電漿/清洗之順序於10Torr下藉由PEALD以1000W HF+1500W LF (三角形) 以及僅1000W HF所沉積之薄膜之厚度不均勻性 (non-uniformity，NU) 以及折射率 (RI)。對於HF+LF之沉積膜，NU顯著較低，且RI較高。RI與蝕刻速率成反比。因此，HF+LF之沉積膜較抗蝕刻。對於HF+LF之沉積膜，亦顯示於多個壓力下之沉積速率較高。
保護膜可由對抑制電漿具有相對抗蝕刻性之材料形成。保護襯墊之示例包含氮化矽、碳化矽以及氧化矽 (包含氧氮化矽、氧碳化矽、碳氮化矽等)。可使用任何與抑制劑氣體相容且與下層薄膜相比在抑制劑中具有高選擇性 (低蝕刻速率) 的材料。
與氮化矽或碳化矽相比，氧化矽對氟基或類似電漿具有較低的抵抗力，且只能在某些情況下使用。這些情況可包含以下一項或多項：抑制電漿相對較弱，抑制電漿僅施加短的持續時間，以及特徵尺寸允許沉積相當大量的保護膜而不會在填充過程中掐斷特徵。
可使用N 2電漿或其它含氮電漿沉積氮化矽 (SiN)。於一些實施例中，於SiN沉積期間不使用氧化劑。然而，於某些處理條件下，環境條件可能導致形成氧化矽而不是氮化矽。於SiN保護膜沉積期間，使用LF導致氮化物的形成而不是氧化物。參照圖13，舉例而言，僅HF之沉積所具有的RI指示出薄膜之顯著部分為氧化物而不是氮化物。HF/LF沉積膜具有與氮化物一致的RI。可限制LF之RF功率以避免過度濺射。於一些實施例中，用於四個工作站之LF功率的量介於1以及2kW之間 (或每一工作站250W至500W)。SiN膜也可藉由使用極低之壓力，於此情況下氧氣很少，及/或使用較長的RF時間來沉積。碳化矽可使用含碳共反應物 (例如使矽烷與甲烷反應) 來沉積。
於許多實施例中，該材料是犧牲的且在抑制期間被去除，因此沒有特別限制。保護膜的深度可藉由確定在缺少保護襯墊的情況下抑制電漿破壞下層之深度來決定。這可藉由實驗、建模或這些方法的組合來完成。保護膜可沉積至一厚度，使得它將藉由抑制電漿保護下層，但於最後一個抑制電漿結束時被去除。這可藉由實驗及/或從已知之蝕刻速率決定。示例厚度之範圍可以從幾十埃 (Angstrom) 至幾百埃。於一些實施例中，一些量之保護膜可在間隙填充之後保留。在這種情況下，可在填充保護襯墊所保留之間隙部分之前實施單獨的去除處理。於一些實施例中，剩餘之保護膜可留在裝置中。於一些實施例中，保護膜的沉積可執行一次以上——舉例而言，每m個抑制區塊。
PEALD處理中之CVD型組成可促進保護襯墊優先於結構之頂部沉積而不是保形。如上所述，於一些實施例中，允許含矽前驅物在整個處理中流動，或者如圖5-8所述之其它方式。於一些實施例中，使用LF RF電漿。此外，壓力可保持相對較低 (例如小於20Torr或小於15Torr) 以進一步促進保護襯墊之非保形沉積。
藉由本文所述之方法沉積保護襯墊可使厚度從間隙之頂部至其最深點逐漸減小。蝕刻速率隨著深度之增加而降低，從而可去除錐形保護襯墊而不蝕刻下層。
圖14呈現了單個PEALD循環之處理流程圖，該PEALD循環可作為保護襯墊之沉積的一部分或用於圖12a中所示之任何其它ALD操作來實施。於操作1402中，將基板曝露於含矽前驅物，以將前驅物吸附至特徵之表面上。此操作可為自限制的 (self-limiting)。於一些實施例中，前驅物吸附至少於特徵表面上所有的活性位點。於操作1404中，可選擇地清洗處理腔室，以去除任何未吸附的含矽前驅物。如上所述，於一些實施例中，基板在清洗期間繼續曝露於包含含矽前驅物之氣流中。
於操作1406中，將基板曝露於由共反應物所產生之電漿。示例包含用於形成氧化矽層或氮氧化矽層之O 2及/或N 2O、用於形成氮化矽層之氮氣 (N 2) 或氨 (NH 3)、用於生成碳化矽層之甲烷 (CH 4) 等。如上所述，於一些實施例中，在此操作期間，基板繼續曝露於包含含矽前驅物之氣流中。同樣如上所述，於相同或其它實施例中，電漿是使用LF以及HF電壓所產生之RF生成電漿。
於操作1408中，可選擇地清洗處理腔室，以去除含矽前驅物以及共反應物反應之副產物。如上所述，於一些實施例中，基板在此操作期間繼續曝露於包含含矽前驅物之氣流中。操作1402至1408重複多個循環，以將含矽層沉積至特徵中之所需厚度。
需注意的是，本文所述之處理不限於特定之反應機制。因此，關於圖14所述之處理包含使用依序曝露於含矽前驅以及轉化電漿之所有沉積處理，包含那些不是嚴格地自限制的。該處理包含用於產生電漿之一或多種氣體在整個處理中持續流動並間歇性點火電漿之序列。
本揭露內容之另一態樣是關於一種藉由PEALD形成氮氧化矽層之方法。如本文所使用，氮氧化矽 (SiON) 是指SiO xN y，其中x以及y是大於零的數字。圖15是用於形成氮氧化矽層之方法之處理流程圖。首先，於操作1502中，穩定用於SiO沉積之處理條件。如上所述，這涉及改變進入腔室或腔室之工作站之氣流以及穩定流速。於一些實施例中，它可涉及穩定腔室壓力。如以下進一步所討論的，基板溫度及/或腔室壓力可與先前操作相同，且可能不需要穩定下來。
接著，在操作1504中，使用含矽前驅物以及含氧 (O-containing) 共反應物執行x個PEALD循環。如下文進一步所述，循環次數x可由要結合至沉積膜中之氧含量，以及沉積膜為同質之SiON膜或分層之SiO/SiN膜來決定。於一些實施例中，x為包含端點之1至15、或1或10、或1至7之整數。
一旦執行了x個循環，在操作1506中，穩定腔室之處理條件以用於SiN沉積。操作1506包含改變以及穩定氣流，且可進一步包含改變腔室壓力。如以下進一步所討論的，基板溫度及/或腔室壓力可與先前的操作相同，且可能不需要穩定下來。
接著，在操作1508中，使用含矽前驅物以及含氮 (N-containing) 共反應物執行y個PEALD循環。含N反應物通常不包含任何氧，在操作1508期間不使用含O反應物。如下文進一步所述，循環次數y可由要結合至沉積膜中之氮含量，以及沉積膜為同質之SiON膜或分層之SiO/SiN膜來決定。於一些實施例中，y為包含端點之1至15、或1或10、或1至7之整數。
於操作1510中，操作1502-1508接著重複一或多次以增加薄膜厚度。根據各種實施例，圖15所示之整個處理於相同之腔室中進行，以及於一些實施例中，在多工作站腔室之同一工作站中進行。於一些實施例中，不同工作站可用於不同的處理操作。
將氮摻入SiON膜之精細控制可用於控制膜之乾式蝕刻速率，氮越多通常會產生更抗蝕刻的薄膜。x：y之比率可用於調整薄膜中O及N之相對量。於一些實施例中，在重複SiO以及SiN沉積之前，循環次數x及y中之每一個以及循環總數x+y保持足夠低，使得沉積膜為同質之SiON膜。於SiO以及SiN為不連續交替層之實施例中，可增加循環次數。根據各種實施例，比率x：y可介於1：10至10：1之範圍內。可使用其他比率。
於一些實施例中，於操作1502及1506中改變腔室壓力。於其它實施例中，使用相同的腔室壓力。操作1508之PEALD循環期間之電漿持續時間 (使用氮基電漿) 比操作1504 (使用氧基電漿) 之持續時間長很多。舉例而言，它至少為兩倍長、至少三倍長、至少五倍長、或至少七倍長。根據各種實施例，於操作1504中所使用之含矽前驅物可與於操作1508中所使用的相同或不同。
根據各種實施例，操作1502可涉及停止氮氣 (N 2)或其它不含氧之含氮反應物進入處理工作站的流動。舉例而言，這可涉及停止或轉向來自歧管的流動。它可進一步涉及從具有轉向之歧管啟動氧化劑 (例如O 2及/或N 2O)的流動。它可進一步涉及啟動含矽前驅物至處理工作站的流動。這可涉及打開來自含矽前驅物氣體源之閥門，例如圖4中之閥門412，而無轉向。於一些實施例中，閥門可於操作1508之RF清洗操作期間打開或保持打開。
根據各種實施例，操作1506可涉及停止氧氣 (O 2) 或其它氧反應物進入處理工作站。舉例而言，這可涉及停止或轉向來自歧管的流動。它可進一步涉及從具有轉向之歧管啟動不含氧之含氮反應物 (例如N 2) 的流動。它可進一步涉及啟動含矽前驅物至處理工作站的流動。這可涉及打開來自含矽前驅物氣體源之閥門，例如圖4中之閥門412，而無轉向。於一些實施例中，閥門可在操作1504之RF清洗操作期間打開或保持打開。
圖16A示出了在根據圖15之方法中使用不同數量之SiN循環所沉積之薄膜之折射率 (RI) 以及密度，其與蝕刻速率成反比。從圖16A可以看出，藉由增加或減少相對於總SiN及SiO循環之SiN循環數，RI以及密度 (以及因此乾式蝕刻速率) 可在相當寬的窗口內調整。
圖16B示出了四個3kÅ厚膜之FTIR光譜——一個SiO 2膜、一個SiN 膜、一個使用如圖15所示之方法所沉積之SiON膜，每次迭代有3個氧化劑循環至7個氮化劑循環，以及一個使用如圖15所示之方法所沉積之SiON膜，每次迭代有7個氧化劑循環至3個氮化劑循環。對於使用O 2/Ar電漿以及N 2/Ar電漿操作所沉積之薄膜，波峰位於SiO 2以及SiN峰之間，表明這些薄膜是混合的SiON薄膜，而不是分層的SiO 2/SiN膜。
本文所述之SiON膜可用於多種應用，包含作為圖案化方案中之間隔物 (spacer)。舉例而言，SiON膜可沉積於圖案化之核心材料上，該核心材料覆蓋在待蝕刻之目標層上。於一些實施例中，圖案化之核心材料可為碳基結構，例如非晶形碳結構。可沉積SiON膜以保形地塗覆圖案化核心材料。圖16C示出了保形地沉積於圖案化層1613上之SiON膜1620之示例，其具有調整之組成以及乾式蝕刻速率。用於圖案化層1613之材料之示例包含非晶形碳、非晶形矽以及光阻。保形膜1620被定向蝕刻以形成位於圖案化層1613兩側之間隔物1621。圖案化層1613被選擇性地去除，以留下獨立的間隔物1621。間隔物1621可提供具有更小CD之遮罩，用於以在下層1605中形成具有間距更小之特徵。由於SiON膜1620可於圖案轉移方案中經歷多次精確的蝕刻操作，因此能夠如上所述調整乾式蝕刻速率是有利的。
用於如參照圖1-16C所述之沉積含矽膜，可使用一或多種含矽前驅物。含矽反應物可與共反應物反應以形成含矽膜 (例如SiO 2、SiN、SiON、SiC、SiOC等)。適用於根據所揭露之實施例之含矽前驅物包含聚矽烷 (H 3Si (SiH 2) n-SiH 3)，其中n＞0。矽烷之示例為矽烷 (SiH 4)、二矽烷 (Si 2H 6)，以及有機矽烷，例如甲基矽烷 (methylsilane)、乙基矽烷 (ethylsilane)、異丙基矽烷 (isopropylsilane)、三級丁基矽烷 (t-butylsilane)、二甲基矽烷 (dimethylsilane)、二乙基矽烷 (diethylsilane)、二三級丁基矽烷 (di-t-butylsilane)，烯丙基矽烷 (allylsilane)、二級丁基矽烷 ( sec-butylsilane)、三級己基矽烷 (t-hexylsilane)、異戊基矽烷 (isoamylsilane)、三級丁基二矽烷 (t-butyldisilane)、二三級丁基二矽烷 (di-t-butyldisilane) 以及類似者。
鹵矽烷包含至少一個鹵素族，且可包含或不包含氫及/或碳族。鹵矽烷之示例為碘矽烷 (iodosilane)、溴矽烷 (bromosilane)、氯矽烷 (chlorosilane) 以及氟代矽烷 (fluorosilane)。具體之氯矽烷為四氯矽烷 (tetrachlorosilane)、三氯矽烷 (trichlorosilane)、二氯矽烷 (dichlorosilane)、一氯矽烷 (monochlorosilane)、氯烯丙基矽烷 (chloroallylsilane)、氯甲基矽烷 (chloromethylsilane)、二氯甲基矽烷 (dichloromethylsilane)、氯二甲基矽烷 (chlorodimethylsilane)、氯乙基矽烷 (chloroethylsilane)、三級丁基氯矽烷 (t-butylchlorosilane)、二三級丁基氯矽烷 (di-t-butylchlorosilane)、氯異丙基矽烷 (chloroisopropylsilane)、氯二級丁基矽烷 (chloro-sec-butylsilane)、三級丁基二甲基氯矽烷 (t-butyldimethylchlorosilane)、三級己基二甲基氯矽烷 (t-hexyldimethylchlorosilane) 以及類似者。
氨基矽烷包含至少一個與矽原子鍵托之氮原子，但亦可含有氫、氧、鹵素以及碳。氨基矽烷之示例為單- (mono-)、二- (di-)、三- (tri-) 以及四- (tetra-) 氨基矽烷 (分別為H 3Si(NH 2)、H 2Si(NH 2) 2、HSi(NH 2) 3以及Si(NH 2) 4)，以及取代之單-、二-、三-和四-氨基矽烷，例如，三級丁基氨基矽烷 (t-butylaminosilane)、甲基氨基矽烷 (methylaminosilane)、三級丁基矽烷胺 (tert-butylsilanamine)、雙 (三級丁基氨基) 矽烷 (bis(tert-butylamino)silane，SiH 2(NHC(CH 3) 3) 2，BTBAS)、甲矽烷基氨基甲酸三級丁酯 (tert-butyl silylcarbamate)、SiH(CH 3)-(N(CH 3) 2) 2、SiHCl(N(CH 3) 2) 2、(Si(CH 3) 2NH) 3以及類似者。氨基矽烷之另一示例為三甲矽烷基胺(trisilylamine，N(SiH 3))。於一些實施例中，可使用具有兩個或更多個胺基連接至中心Si原子之氨基矽烷。相較於僅連接一個胺基之氨基矽烷，這些可導致較小的損傷。
含矽前驅物之進一步示例包含三甲基矽烷 (trimethylsilane，3MS)； 乙基矽烷 (ethylsilane)；丁矽烷 (butasilane)；五矽烷 (pentasilane)；八矽烷 (octasilane)；庚矽烷 (heptasilane)；六矽烷 (hexasilane)；環丁矽烷 (cyclobutasilane)；環庚矽烷 (cycloheptasilane)；環己矽烷 (cyclohexasilane)；環辛矽烷 (cyclooctasilane)；環戊矽烷 (cyclopentasilane)；1,4-二氧雜環己烷-2,3,5,6-四矽環己烷 (1,4 dioxa 2,3,5,6 tetrasilacyclohexane)；二乙氧基甲基矽烷 (diethoxymethylsilane，DEMS)；二乙氧基矽烷 (diethoxysilane，DES)；二甲氧基甲基矽烷 (dimethoxymethylsilane)；二甲氧基矽烷 (dimethoxysilane，DMOS)；甲基二乙氧基矽烷 (methyl-diethoxysilane，MDES)；甲基二甲氧基矽烷 (methyl-dimethoxysilane，MDMS)；八甲氧基十二矽氧烷 (octamethoxydodecasiloxane，OMODDS)；三級丁氧基二矽烷 (tert-butoxydisilane)； 四甲基環四矽氧烷 (tetramethylcyclotetrasiloxane，TMCTS)；四氧甲基環四矽氧烷 (tetraoxymethylcyclotetrasiloxane，TOMCTS)；三乙氧基矽烷 (triethoxysilane，TES)；三乙氧基矽氧烷 (triethoxysiloxane，TRIES）；以及三甲氧基矽烷 (trimethoxysilane，TMS或TriMOS)。
於一些實施方式中，含矽前驅物可包含矽氧烷或含氨基矽氧烷。於一些實施例中，本文所使用之矽氧烷可具有X(R 1) aSi-O-Si(R 2) bY之化學式，其中a以及b為0至2之整數，且X以及Y可獨立地為H或NR 3R 4，其中R 1、R 2、R 3以及R 4中之每一個為氫、直鏈烷基、支鏈烷基、飽和雜環基、不飽和雜環基或其組合。於一些實施方案中，當至少一X或Y為NR 3R 4時，R 3以及R 4與各自連接之原子一起形成飽和雜環化合物。於一些實施例中，含矽前驅物為含五甲基化氨基 (pentamethylated amino group) 之矽氧烷或含二甲基化氨基 (dimethylated amino group) 之矽氧烷。含氨基之矽氧烷之示例包含：1-二乙基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-diethylamino-1,1,3,3,3-pentamethyl disiloxane)、1-二異丙基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-diisopropylamino-1,1,3,3,3-pentamethyl disiloxane)、1-二丙基氨基-1,1,3,3,3-五甲基二矽氧烷 (1 dipropylamino-1,1,3,3,3-pentamethyl disiloxane)、1-二正丁基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-di-n-butylamino-1,1,3,3,3-pentamethyl disiloxane)、1-二二級丁基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-di-sec-butylamino-1,1,3,3,3-pentamethyl disiloxane)、1-正甲基乙基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-N-methylethylamino-1,1,3,3,3-pentamethyl disiloxane)、1-正甲基丙基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-N-methylpropylamino-1,1,3,3,3-pentamethyl disiloxane)、1-正甲基丁基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-N-methylbutylamino-1,1,3,3,3-pentamethyl disiloxane)、1-三級丁基氨基-1,1,3,3,3-五甲基二矽氧烷 (1-t-butylamino -1,1,3,3,3-pentamethyl disiloxane)、1-哌啶基-1,1,3,3,3-五甲基二矽氧烷 (1-piperidino-1,1,3,3,3-pentamethyl disiloxane)、1-二甲基氨基-1,1-二甲基二矽氧烷 (1-dimethylamino-1,1-dimethyl disiloxane)、1-二乙基氨基-1,1-二甲基二矽氧烷 (1-diethylamino-1,1-dimethyl disiloxane)、1-二異丙基氨基-1,1-二甲基二矽氧烷 (1-diisopropylamino-1,1-dimethyl disiloxane)、1-二丙基氨基-1,1-二甲基二矽氧烷 (1-dipropylamino-1,1-dimethyl disiloxane)、1-二正丁基氨基-1,1-二甲基二矽氧烷 (1-di-n-butylamino-1,1-dimethyl disiloxane)、1-二二級丁基氨基-1,1-二甲基二矽氧烷 (1-di-sec butylamino-1,1-dimethyl disiloxane)、1-正甲基乙基氨基-1,1-二甲基二矽氧烷 (1-N-methylethylamino-1,1-dimethyl disiloxane)、1-正甲基丙基氨基-1,1-二甲基二矽氧烷 (1-N-methylpropylamino-1,1-dimethyl disiloxane)、1-正甲基丁基氨基-1,1-二甲基二矽氧烷 (1-N-methylbutylamino-1,1-dimethyl disiloxane)、1-哌啶基-1,1-二甲基二矽氧烷 (1-piperidino-1,1-dimethyl disiloxane)、1-三級丁基氨基-1,1-二甲基二矽氧烷 (1-t-butylamino-1,1-dimethyl disiloxane)、1-二甲基氨基二矽氧烷 (1-dimethylamino disiloxane)、1-二乙基氨基二矽氧烷 (1-diethylamino disiloxane)、1-二異丙基氨基二矽氧烷 (1-diisopropylamino disiloxane)、1-二丙基氨基二矽氧烷 (1-dipropylamino disiloxane)、1-二正丁基氨基二矽氧烷 (1-di-n-butylamino disiloxane)、1-二二級丁基氨基二矽氧烷 (1-di-sec-butylamino disiloxane)、1-正甲基乙基氨基二矽氧烷 (1-N methylethylamino disiloxane)、1-正甲基丙基氨基二矽氧烷 (1-N-methylpropylamino disiloxane)、1-正甲基丁基氨基二矽氧烷 (1-N-methylbutylamino disiloxane)、1-哌啶基二矽氧烷 (1-piperidino disiloxane)、1-三級丁基氨基二矽氧烷 (1-t-butylamino disiloxane) 以及1-二甲基氨基-1,1,5,5,5-五甲基二矽氧烷 (1-dimethylamino-1,1,5,5,5-pentamethyl disiloxane)。
除了含矽前驅物外，一種或多種其它氣體亦可以流動，包含惰性氣體，例如氬氣、氮氣、氦氣、氫氣或其組合。於各種實施例中，可使用約1slm至約20slm之間之流速引入氬氣。於一些實施例中，使用約0slm至約30slm之間之流速引入氮氣 (可以理解的是，0slm是指沒有氮氣流動)。於一些實施例中，使用約0slm至約5slm之間之流速引入氫氣 (可以理解的是，0slm是指沒有氫氣流動)。
可提供電漿能量以將第二反應物活化成離子及自由基以及其它活化物質，其與吸附前驅物之吸附層以及存在於氣相中之任何前驅物反應。於各種實施例中，電漿為原位電漿，使得電漿直接形成於腔室中之基板表面上方。原位電漿可於每一基板面積約0.2122W/cm 2至約2.122W/cm 2或約0.4421W/cm 2至約1.7684W/cm 2之間之功率下被點燃。舉例而言，單個晶圓之功率範圍可介於約150W至約6000W，或約500W至約6000W，或約600W至約6000W，或約800W至約4000W，或約310W至約1250W。四個300mm晶圓之功率範圍可從約150W至約6000W，或從大約1250W至大約5000W。此處所述之範圍包含它們的端點。
用於ALD處理之電漿可藉由使用二個電容耦合平板向氣體施加射頻 (RF) 場來產生。平板間之氣體被RF場離子化點燃了電漿，在電漿放電區域產生自由電子。這些電子被RF場加速，並可與氣相反應物分子碰撞。這些電子與反應物分子的碰撞可形成參與沉積處理之自由基物質。可以理解的是，RF場可經由任何合適的電極進行耦合。
於本申請中，術語「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」以及「部分製造之積體電路」可互換使用。本領域普通技術人員將理解，術語「部分製造之積體電路」可以指在其上製造積體電路之許多階段中之任何階段期間之矽晶圓。半導體裝置工業中所使用之晶圓或基板通常具有200mm、300mm或450mm之直徑。除非另有說明，否則本文所述之處理細節 (例如流速、功率準位等) 與處理300mm直徑之基板或配置為處理300mm直徑之基板之處理腔室相關，且可適當縮放以用於其它尺寸之基板或腔室。
圖17繪示了具有處理腔室主體1702之電漿增強型原子層沉積(PEALD) 處理工作站1700之實施例之示意圖。於一些實施例中，PEALD處理工作站1700可適用於在低壓環境中處理基板。於一些實施例中， PEALD處理工作站1700之一或多個硬體參數值，包含以下所詳細討論的，可由一或多個電腦控制器1750以編寫程式方式進行調整。
PEALD處理工作站1700與反應物輸送系統1701a流體連通，用以將處理氣體輸送至分配噴淋頭1706。反應物輸送系統1701a可包含如上文參照圖1所述或下文參照圖18所述之一或多個歧管、混合容器、質量流量控制器、液體流量控制器以及閥門。於各種實施例中，至噴淋頭1706或至處理腔室1702之一或多種處理氣體的輸送可跨循環變化。舉例而言，投予一或多種處理氣體之持續時間可以改變。於揭露之實施例中，控制器1750可藉由控制一或多個入口閥門、轉向閥門以及出口閥門來控制一或多種處理氣體的輸送。
噴淋頭1706向基板1712分配處理氣體。於圖17所示之實施例中，基板1712位於噴淋頭1706之下方，且被示出擱置於基座1708上。噴淋頭1706可具有任何合適的形狀，且可具有用於將處理氣體分配至基板1712之任何合適數量以及佈置之埠口 (port)。可選擇地，基座1708可在處理之部分期間降低及/或升高以調節處理壓力、反應物濃度、電漿密度等。
噴淋頭1706及/或基座1708藉由用於為電漿供電之匹配網路1716與高頻射頻 (HFRF) 電源1714a以及低頻射頻 (LFRF) 電性通訊。於一些實施例中，電漿能量可藉由控制處理工作站壓力、氣體濃度、RF源功率、RF源頻率以及電漿功率脈衝時間中之一項或多項來進行控制。如本文所述，於多循環ALD處理中，這樣的參數值可從ALD循環至ALD循環而變化。舉例而言，LFRF電源1714b以及匹配網路1716可於一或多個ALD循環期間以任何合適之功率操作，以獲得所需之濺射效果。合適之功率之示例如上述所包含。示例之低頻RF頻率可包含但不限於50kHz至500kHz之間之頻率。示例之高頻RF頻率可包含但不限於1.8MHz至2.45GHz之間之頻率。
於一些實施例中，可藉由一或多個電漿監測器就地監測電漿。於一情境下，電漿功率可由一或多個電壓、電流感測器 (例如VI探針) 監測。於另一情境下，電漿密度及/或處理氣體濃度可藉由一或多個光學發射光譜 (optical emission spectroscopy，OES) 感測器來測量。於一些實施例中，一或多個電漿參數值可基於來自這樣的原位電漿監測器之測量以編寫程式的方式調整。舉例而言，OES感測器可用於反饋迴路中，以提供對電漿功率之程式化控制。可以理解的是，於一些實施例中，可使用其它監測器來監測電漿以及其它處理特性。這樣的監測器可包含但不限於紅外線 (IR) 監測器、聲學監測器以及壓力傳感器。
於一些實施例中，用於控制器1750之指令可藉由輸入/輸出控制 (input/output control，IOC) 序列指令來提供。於一示例中，用於為處理階段設定條件之指令可包含在處理配方 (recipe) 之相應配方階段中。於某些情況下，處理配方階段可按順序排列，以便一個處理階段之所有指令與該處理階段同時執行。於一些實施例中，用於設定一或多個反應器參數值之指令可包含於配方階段中。舉例而言，第一配方階段可包含用於設定惰性氣體及/或反應氣體 (例如第一前驅物，例如矽烷) 流速之指令、用於設定載氣 (例如氮氣或氬氣) 流速之指令以及用於第一配方階段之時間延遲指令。第二後續配方階段可包含用於調節或停止惰性氣體及/或反應氣體流速之指令，以及用於調節載氣或清洗氣體流速之指令以及用於第二配方階段之時間延遲指令。第三配方階段可包含用於設定惰性氣體及/或反應氣體流速之指令，其可與第一配方階段中所使用之氣體 (例如第二前驅物，例如氧氣) 相同或不同、用於設定電漿HFRF功率之指令、用於設定電漿LFRF功率之指令、用於調節載氣流速之指令，其可與第一配方階段中之流速相同或不同，電漿條件、以及用於第三配方階段之時間延遲指令。第四配方階段可包含用於調節或停止惰性氣體及/或反應氣體流速之指令、用於調節載氣或清洗氣體流速之指令以及用於第四配方階段之時間延遲指令。第五配方階段可包含用於設定惰性氣體及/或反應氣體 (例如氧氣及/或氬氣) 流速之指令、用於設定不同或相同之電漿LFRF及/或HFRF功率之指令、用於調節載氣流速之指令、電漿條件、用於執行間歇電漿處理之第五配方階段之時間延遲指令。於某些情況下，配方階段亦可包含用於在ON及OFF狀態之間脈衝電漿之指令。也可使用更多的配方階段。可以理解的是，這些配方階段可在本揭露內容的範圍內以任何合適的方式進一步細分及/或迭代。
於一些實施例中，基座1708可經由加熱器1710進行溫度控制。此外，於一些實施例中，處理工作站1700之壓力控制可藉由蝶形閥門1718提供。如圖17之實施例所示，蝶形閥門1718節流由下游真空泵 (未顯示) 所提供之真空。然而，於一些實施例中，處理工作站1700之壓力控制亦可藉由改變引入至處理工作站1700之一或多種氣體之流速來調節。處理工作站1700可包含用於控制如上述之示例配方之控制器1750。
於一些實施方式中，控制器1750為系統之一部分，其可為上述示例之一部分。這樣的系統可包含半導體處理設備，包含一或多個處理工具、一或多個腔室、一或多個用於處理之平台及/或特定之處理組件 (晶圓基座、氣體流量系統等)。這些系統可與用於在處理半導體晶圓或基板之前、期間以及之後控制它們的操作之電子設備整合。電子設備可被稱為「控制器」，其可控制一或多個系統之各種組件或子部分。根據處理要求及/或系統的類型，控制器1750可被編程以控制本文所揭露之任何處理，包含處理氣體之輸送及/或用於輸送處理氣體之不同投料時間的變化，其包含轉向一或多種氣體、溫度設定 (例如加熱及/或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定及/或RF功率設定之變化、RF匹配電路設定、頻率設定、流速設定、流體輸送設定、位置及操作設定、晶圓傳入或傳出之工具及其它傳輸工具，及/或連接至特定系統或與特定系統界接之負載鎖。
廣義地說，控制器1750可被定義為具有各種積體電路、邏輯、記憶體及/或軟體之電子設備，其接收指令、發出指令、控制操作、啟用清潔操作、啟用端點測量以及類似者。積體電路可包含儲存程式指令之韌體形式之晶片、數位信號處理器 (digital signal processor，DSP)、定義為特殊應用積體電路 (application specific integrated circuit，ASIC)之晶片及/或一或多個微處理器、或執行程式指令 (例如軟體) 之微控制器。程式指令可為以各種單獨設定 (或程式檔案) 之形式與控制器450通訊之指令、定義用以於半導體晶圓上或為半導體晶片或系統執行特定處理之操作參數。於一些實施例中，操作參數可為處理工程師所定義之配方之一部分，以在製造晶圓之一或多層、材料、金屬、氧化物、矽、二氧化矽、表面、電路及/或晶粒期間完成一或多個處理步驟。
於一些實施方式中，控制器1750可為與系統整合、耦合至系統、以其它方式連網至系統或其組合之電腦之一部分或耦合至電腦。舉例而言，控制器1750可於「雲端」中或晶圓廠主機電腦系統之全部或一部分中，這可允許遠端存取晶圓處理。電腦可實現對系統之遠端存取以監控製造操作之當前進度、檢查過去製造操作之歷史、檢查來自多個製造操作之趨勢或效能指標、改變當前處理之參數、設定處理步驟以遵循當前處理，或開始新的處理。於一些示例中，遠端電腦 (例如伺服器) 可經由網路向系統提供處理配方，該網路可包含本地網路或網際網路。遠端電腦可包含能夠輸入或編程參數及/或設定之使用者界面，然後將其從遠端電腦傳送到系統。於一些示例中，控制器1750接收資料形式之指令，其為要在一或多個操作期間執行之每一處理步驟之指定參數。可以理解的是，參數可具體為要執行之處理類型以及工具類型，其控制器1750被配置為與之溝通或控制。因此，如上所述，控制器1750可為分散式的，例如藉由包含一或多個獨立由網路連接且為共同目的工作之控制器，例如本文所述之處理以及控制。用於這種目的之分散式控制器之示例為腔室上之一或多個積體電路，其與一或多個位於遠端之積體電路 (例如於平台級別或作為遠端電腦之一部分) 通訊，這些積體電路結合起來以控制腔室中之處理。
不限於此，示例之系統可包含電漿蝕刻腔室或模組、沉積腔室或模組、旋轉沖洗腔室或模組、金屬電鍍腔室或模組、清潔腔室或模組、斜邊蝕刻腔室或模組、物理氣相沉積 (physical vapor deposition，PVD) 腔室或模組、化學氣相沉積 (CVD) 腔室或模組、原子層沉積 (ALD) 腔室或模組、原子層蝕刻 (atomic layer etch，ALE) 腔室或模組、離子植入腔室或模組、徑跡腔室 (track chamber) 或模組以及可與半導體晶圓之生產及/或製造相關的或使用的任何其它半導體處理系統。
如以上所提及，取決於藉由工具而待執行之一或多個處理步驟，控制器1750可與半導體製造工廠中之一或更多以下者進行通訊：其他工具電路或模組、其他工具元件、叢集工具(cluster tool)、其他工具界面、鄰近的工具、相鄰的工具、遍及工廠而分布的工具、主電腦、另一控制器、或材料輸送中使用之工具，該材料輸送中使用之工具將晶圓容器帶至工具位置及/或裝載埠，或自工具位置及/或裝載埠帶來晶圓容器。
本文所述之方法可使用多工作站或單工作站處理處理設備來實施。於多工作站基板處理設備之一些實施例中，各種處理輸入 (例如處理氣體、電漿功率、用於產生電漿之氣體、反應物、薄膜前驅物、加熱器功率等) 之控制及/或供應可從共享源至多工作站設備內之多個處理工作站。舉例而言，於一些實施例中，RF功率之共享源可為二個或更多個處理工作站內之電漿生成提供RF功率。於另一個示例中，共享之氣體分配歧管可將處理氣體供應至二個或更多個處理工作站。下面描述了一些非限制性之多工作站處理工具之示例實施例。
圖18示意性地示出了示例性基板處理設備3840，其包含在共同之低壓反應腔室中之多個處理工作站3842。藉由將每一工作站維持於低壓環境中，可避免由薄膜沉積處理之間之真空破壞所造成之缺陷。於圖18所示之示例中，每一處理工作站3842被配置為如上所述之沉積含矽膜。於圖18所示之實施例中，每一處理工作站3842之處理氣體是由共用之混合容器3844所供應，用於在輸送之前混合及/或調節處理氣體。於一些實施例中，混合容器3844可為溫度控制的。處理氣體，包含薄膜前驅物 (例如含矽薄膜前驅物) 以及可能的載氣中之其它反應物，以及用於維持電漿之氣體可從多個處理氣體輸送管線、閥門以及歧管所供應。舉例而言，圖18繪示了歧管A，其包含與輸送管線3845流體連通之矽前驅物/氬氣混合物以及氬 (作為載氣)；歧管B，其包含與輸送管線3847流體連通之氮氣以及氬氣 (同樣作為載氣)；以及歧管C，其包含與輸送管線3848流體連通之氧氣 (O 2) 及/或一氧化二氮 (N 2O)、氦氣及/或氬氣 (後兩種作為載氣)。可以理解的是，其它合適之佈置以及化學物質 (如上所述) 包含於本揭露內容之範圍內，且各種基於ALD之薄膜沉積化學物質以及多基板設備及佈置可從本文所揭露之處理時序中受益。於一些實施方案中，可使用單獨的混合容器，將不相容的反應物以及前驅物區隔開來。
雖然圖18繪示了在單個反應腔室內具有四個處理工作站之多工作站基板處理設備，但其它配置可在單個反應室內具有更多或更少數量的處理工作站。因此，舉例而言，於一些實施例中，多工作站基板處理設備可具有2、3、4、5、6、7、8、9、10、11、12、13、14、15或16個，或 每一反應腔室有更多的處理工作站；或每一反應腔室之處理工作站數量在由每一反應腔室之處理工作站之前述數量中之任何一對所定義之範圍內：例如，每一反應腔室2至6個處理工作站，每一反應腔室4至8個處理工作站，每一反應腔室8至16個處理工作站等。
於其它實施例中，基板處理設備之每一反應室可僅具有單個處理工作站。
本文所述之設備/處理可與微影圖案化工具或處理結合使用，例如用於生產或製造半導體裝置、顯示器、LED、光伏面板以及類似者。一般而言，儘管沒有必要，但這樣的工具/處理將在共同之製造設施中一起使用或進行。薄膜之微影圖案化通常包含下列操作之一些或全部者，每一步驟可利用許多可能的工具而達成：(1) 利用旋塗或噴塗工具將光阻施加至如基板之工件上；(2) 使用熱板、或爐、或UV固化工具使光阻固化；(3) 使用如晶圓步進器之工具將光阻曝露至可見光、或UV光、或X射線光；(4) 使光阻顯影，以選擇性地去除光阻，從而使用如濕檯之工具而使其圖案化；(5) 藉由使用乾式、或電漿輔助式蝕刻工具將光阻圖案轉移至下層膜或工件中；以及 (6) 使用如RF或微波電漿光阻剝離器之工具移除光阻。 結論
雖然為了清楚理解之目的已經對前述實施例進行了一些詳細的描述，但是顯然可在所附之請求項之範圍內實施某些改變以及修改。需注意的是，有許多替代方式來實現本實施例之製程、系統以及裝置。因此，本實施例應被認為是說明性的而非限制性的，且本實施例不限於本文所給出的細節。
100:氣體輸送系統 110:噴淋頭 1101:特徵 1103:間隙 1105:記憶體堆疊 1110:插圖 1115:側壁 1120:空隙 1122:介電材料 1126:空隙頂部 1128:凹痕 1130:凹痕角 116:閥門 120:液體輸送系統 1206:間隙 1218:多晶矽 124:預熱器 125:加熱注入歧管 1250:3D NAND結構 1260:保護膜 130:氣體源 140:氣體源 1402:操作 1404:操作 1406:操作 1408:操作 144:閥門 150:歧管B 1502:操作 1504:操作 1506:操作 1508:操作 1510:操作 160:組件 1605:下層 1613:圖案化層 1620:SiON膜、保形膜 1621:間隔物 164:閥門 165:閥門 166:閥門 169:閥門 170:歧管D 1700:處理工作站 1701a:反應物輸送系統 1702:處理腔室主體 1706:分配噴淋頭 1708:基座 171:預熱器 1710:加熱器 1712:基板 1714a:高頻射頻電源 1714b:低頻射頻電源 1716:匹配網路 1718:蝶形閥門 172:調節器 173:調節器 173A:閥門 173B:過濾器 173C:閥門 174A:閥門 174B:過濾器 174C:閥門 1750:控制器 195:遠端電漿源 210:跡線 211:跡線 212:跡線 213:跡線 214:跡線 215:跡線 220:跡線 221:跡線 230:跡線 3840:基板處理設備 3842:處理工作站 3844:混合容器 3845:輸送管線 3847:輸送管線 3848:輸送管線 402:含矽前驅物氣體源 404:推動氣體源 412:出口閥門 414:轉向閥門 416:入口閥門 a:寬度 AR:深寬比 b:高度 Stn1:處理工作站 Stn2:處理工作站 Stn3:處理工作站 Stn4:處理工作站 x:深度 y:厚度
圖1為氣體輸送系統之示意圖，其用於將反應物輸送至多工作站反應腔室 (未顯示) 之單個工作站，反應腔室可用於進行一或多個ALD循環。
圖2及3示出了在包含轉向含矽前驅物之四工作站腔室中進行氧化矽之電漿增強型原子層沉積 (PEALD) 之示例時序圖。
圖4顯示出了用於輸送含矽前驅物之氣體輸送系統之一部分之簡化示意圖。
圖5-9提供了包含化學氣相沉積 (chemical vapor deposition，CVD) 型組成之氧化矽PEALD沉積之時序示例。
圖 10 示出了在保持所有其它處理參數不變的情況下，沉積速率為射頻 (RF) 清洗時間之函數之示例。
圖11a示出了包含未填充間隙之結構之示例，間隙可使用本文所述之方法進行填充。
圖11b示出了包含兩個記憶體堆疊之間之未填充間隙之結構之示例，間隙可使用本文所述之方法進行填充。
圖11c示出了包含氣隙之結構之示例，氣隙可使用本文所述之方法形成。
圖12a示出了根據所揭露之包含沉積保護膜之實施例所使用之處理順序之示例。
圖12b示出了沉積保護膜之前以及之後之結構之示例。
圖 13 示出了使用僅具有高頻射頻功率以及具有高頻射頻功率及低頻射頻功率之PEALD所沉積之薄膜之厚度不均勻性 (non-uniformity，NU) 以及折射率 (refractive index，RI)。
圖14呈現了單個PEALD循環之處理流程圖，PEALD循環可作為沉積保護襯墊之一部分或用於圖12b中所示之任一其它ALD操作來實施。
圖15為形成氮氧化矽層之方法之處理流程圖。
圖16A示出了根據圖15之方法中使用各種數量之SiN循環所沉積之膜之折射率 (RI) 以及密度。
圖 16B 示出了使用本文所述之方法所沉積之四個3kÅ厚膜之FTIR (Fouier Transform Infrared) 光譜。
圖16C示出了保形沉積於圖案化層上之SiON膜之示意性示例，SiON膜具有調適之組成以及乾式蝕刻速率。
圖17繪示了電漿增強型原子層沉積 (PEALD) 處理工作站之實施例之示意圖，處理工作站可用於實施本文所述之方法。
圖18示意性地示出了可用於實施本文所述之方法之示例性基板處理設備。

Claims (41)

  1. 一種方法，包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中，該基板包含待填充之一間隙；以及 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積含矽膜於該間隙中： (a) 一投料操作，包含將一含矽前驅物經由該噴淋頭流入該處理工作站，以使該含矽前驅物吸附至該基板上； (b) 在 (a) 之後，將一清洗氣體流入該處理工作站； (c) 在 (b) 之後，將該基板曝露於電漿物質，以與該吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入該處理工作站， 其中該含矽前驅物在至少 (b) 期間持續流入該處理工作站。
  2. 如請求項1所述之方法，其中在 (c) 之至少一部分期間，該含矽前驅物持續流入該處理工作站。
  3. 如請求項1所述之方法，其中在 (c) 以及至少一部分 (d) 期間，該含矽前驅物持續流入該處理工作站。
  4. 如請求項1所述之方法，其中在 (a) 之後，該含矽前驅物持續以一降低之流速流入該處理工作站。
  5. 如請求項1所述之方法，其中 (a) 包含使一惰性氣體以及一汽化含矽前驅物經由一出口閥門從流體連接至一氣體輸送管線之一含矽前驅物源流出，該氣體輸送管線流體連接至該噴淋頭，以及在 (a) 結束時關閉該出口閥門。
  6. 如請求項5所述之方法，其中在該出口閥門關閉之後，該氣體輸送管線中之該含矽前驅物持續流入該處理工作站。
  7. 如請求項1所述之方法，更包含在 (c) 及 (d) 中之一或多者期間，將該含矽前驅物從該處理工作站轉向。
  8. 如請求項1所述之方法，其中在 (c) 中之該電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿。
  9. 如請求項8所述之方法，更包含在 (c) 期間，增加一惰性氣體流入該處理工作站。
  10. 如請求項8所述之方法，其中該高頻功率為至少4kW，以及該低頻功率介於500W以及5kW之間。
  11. 如請求項8所述之方法，更包含在沉積該含矽膜於該間隙期間，濺射以及再沉積含矽膜於該間隙中。
  12. 如請求項1所述之方法，其中該電漿物質是由氧氣 (O 2) 產生。
  13. 如請求項1所述之方法，其中該電漿物質是由一氧化二氮 (N 2O) 產生。
  14. 如請求項1所述之方法，其中該電漿物質是由氮氣 (N 2) 產生。
  15. 如請求項1所述之方法，其中 (b) 之持續時間介於50-500毫秒之間。
  16. 如請求項1所述之方法，其中該待填充之間隙為3D NAND結構之記憶體堆疊之間之間隙。
  17. 如請求項1所述之方法，其中該間隙具有至少20：1之深寬比。
  18. 如請求項1所述之方法，更包含在該多個循環中之至少一個之前，將該沉積之含矽膜曝露於一抑制電漿。
  19. 一種方法，包含： 提供具有包含待填充之一間隙之一結構之一基板； 藉由電漿增強型原子層沉積 (PEALD) 處理，選擇性地沉積一含矽保護膜於該結構之一上部，使其僅部分延伸至該間隙中，該電漿增強型原子層沉積處理包含： (a) 一投料操作，包含將一含矽前驅物經由一噴淋頭流入一處理工作站以使該含矽前驅物吸附至該基板上； (b) 在 (a) 之後，將一清洗氣體流入該處理工作站； (c) 在 (b) 之後，將該基板曝露於電漿物質，以與該吸附之含矽前驅物反應，其中在 (c) 中之該電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿；以及 (d) 在 (c) 之後，將一清洗氣體流入該處理工作站。
  20. 如請求項19所述之方法，更包含：執行一或多個循環的下列步驟： 將包含該保護膜之該基板曝露於包含鹵素物質之一抑制電漿，以抑制在該間隙之一部分上之沉積；以及 在將該基板曝露於該抑制電漿後，沉積介電材料於該間隙中。
  21. 如請求項19所述之方法，其中在至少 (b) 期間，該含矽前驅物持續流入該處理工作站。
  22. 如請求項20所述之方法，其中該保護膜在曝露於該抑制電漿期間被蝕刻。
  23. 如請求項20所述之方法，其中在 (a) 期間之該電漿是由三氟化氮 (NF 3) 所產生，且該保護膜為一氮化矽膜。
  24. 如請求項19所述之方法，其中該保護膜之厚度介於10至999埃之間。
  25. 如請求項19所述之方法，其中沉積一保護襯墊以及執行一或多個循環是在同一腔室中進行。
  26. 如請求項19所述之方法，其中該結構為3D NAND結構，該間隙是由二個堆疊所形成，該每一堆疊包含多對的氧化物層以及氮化物層，且由一多晶矽層覆蓋，且其中該保護膜保護該多晶矽層。
  27. 一種方法，包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中； 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積一含矽膜於該基板上： (a) 一投料操作，包含將一含矽前驅物經由該噴淋頭流入該處理工作站，以使該含矽前驅物吸附至該基板上； (b) 在 (a) 之後，將一清洗氣體流入該處理工作站； (c) 在 (b) 之後，將該基板曝露於電漿物質，以與該吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入該處理工作站， 其中該含矽前驅物在至少 (b) 期間持續流入該處理工作站。
  28. 如請求項27所述之方法，其中該含矽膜填充該基板上之一間隙。
  29. 如請求項27所述之方法，其中該含矽膜非保形地沉積於一結構上，該結構係具有二個由一間隙隔開之堆疊，使得該膜沉積於該堆疊之頂部，僅部分延伸至該間隙中。
  30. 如請求項27所述之方法，其中在 (c) 中之該電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿。
  31. 一種方法，包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中； 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積一含矽膜於該基板上： (a) 一投料操作，包含將一含矽前驅物經由該噴淋頭流入該處理工作站，以使該含矽前驅物吸附至該基板上； (b) 在 (a) 之後，將一清洗氣體流入該處理工作站； (c)在 (b) 之後，將該基板曝露於電漿物質，以與該吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入該處理工作站， 其中在 (c) 中之該電漿為使用高頻 (HF) 以及低頻 (LF) RF功率所產生之一雙頻RF電漿。
  32. 如請求項31所述之方法，其中該含矽膜填充該基板上之一間隙。
  33. 如請求項31所述之方法，其中該含矽膜非保形地沉積於一結構上，該結構係具有二個由一間隙隔開之堆疊，使得該膜沉積於該堆疊之頂部，僅部分延伸至該間隙中。
  34. 一種方法，包含： 提供一基板於一處理工作站中； 藉由以下步驟，沉積一氮氧化矽 (SiON) 膜於該基板上： (a) 穩定用於氧化矽沉積之該處理工作站之處理條件； (b) 使用一氧基電漿執行x次電漿增強型原子層沉積 (PEALD) 循環，其中x為大於零之整數； (c) 穩定用於氮化矽沉積之該處理工作站之處理條件； (d) 使用一氮基電漿執行y次電漿增強型原子層沉積 (PEALD) 循環，其中y為大於零之整數；以及 (e) 重複 (a)-(d) 一或多次。
  35. 如請求項34所述之方法，其中x+y不超過20。
  36. 如請求項34所述之方法，其中x+y不超過15。
  37. 如請求項34所述之方法，其中x+y不超過10。
  38. 如請求項34所述之方法，其中 (b) 之每一循環之該氧基電漿具有一第一持續時間，且 (d) 之每一循環之該氮基電漿具有一第二持續時間，其中該第二持續時間至少是該第一持續時間的兩倍。
  39. 如請求項34所述之方法，其中該SiON膜被保形地沉積於一圖案化層上。
  40. 一種方法，包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中，該基板包含待填充之一間隙；以及 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積含矽膜於該間隙中： (a) 一投料操作，包含將一含矽前驅物經由該噴淋頭流入該處理工作站，以使該含矽前驅物吸附至該基板上； (b) 在 (a) 之後，將一清洗氣體流入該處理工作站； (c) 在 (b) 之後，將該基板曝露於由一反應氣體所產生之電漿物質，以與該吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入該處理工作站， 其中該反應氣體及/或該電漿物質在至少 (a) 期間持續流入該處理工作站。
  41. 一種方法，包含： 提供一基板於包含一基板支撐件以及一噴淋頭之一處理工作站中，該基板包含待填充之一間隙；以及 藉由包含操作 (a)-(d) 之多個循環之電漿增強型原子層沉積 (PEALD) 處理，沉積含矽膜於該間隙中： (a) 一投料操作，包含將一含矽前驅物經由該噴淋頭流入該處理工作站，以使該含矽前驅物吸附至該基板上； (b) 在 (a) 之後，將一清洗氣體流入該處理工作站； (c) 在 (b) 之後，將該基板曝露於由一反應氣體所產生之電漿物質，以與該吸附之含矽前驅物反應；以及 (d) 在 (c) 之後，將一清洗氣體流入該處理工作站， 其中該含矽前驅物在至少 (b) 期間持續流入該處理工作站，及/或該反應氣體及/或該電漿物質在至少 (a) 期間持續流入該處理工作站， 其中，該間隙中形成一封閉空隙。
TW111125248A 2021-07-09 2022-07-06 含矽膜的電漿增強型原子層沉積 TW202319569A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163220302P 2021-07-09 2021-07-09
US63/220,302 2021-07-09
US202263334774P 2022-04-26 2022-04-26
US63/334,774 2022-04-26

Publications (1)

Publication Number Publication Date
TW202319569A true TW202319569A (zh) 2023-05-16

Family

ID=84800995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125248A TW202319569A (zh) 2021-07-09 2022-07-06 含矽膜的電漿增強型原子層沉積

Country Status (4)

Country Link
EP (1) EP4367709A1 (zh)
KR (1) KR20240032126A (zh)
TW (1) TW202319569A (zh)
WO (1) WO2023283144A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101884555B1 (ko) * 2017-02-07 2018-08-01 연세대학교 산학협력단 플라즈마 강화 원자층 증착을 이용한 금속 산화물막 증착 방법
US10580645B2 (en) * 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
CN113169094A (zh) * 2018-09-28 2021-07-23 朗姆研究公司 避免沉积副产物积聚的真空泵保护
KR102672436B1 (ko) * 2019-01-10 2024-06-04 삼성전자주식회사 반도체 장치 제조 방법
US20220275510A1 (en) * 2019-08-06 2022-09-01 Lam Research Corporation Thermal atomic layer deposition of silicon-containing films

Also Published As

Publication number Publication date
EP4367709A1 (en) 2024-05-15
WO2023283144A1 (en) 2023-01-12
KR20240032126A (ko) 2024-03-08

Similar Documents

Publication Publication Date Title
US11646198B2 (en) Ultrathin atomic layer deposition film accuracy thickness control
US9214333B1 (en) Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US20180061628A1 (en) Selective atomic layer deposition for gapfill using sacrificial underlayer
US20230175117A1 (en) Seam mitigation and integrated liner for gap fill
US20220238325A1 (en) In-situ control of film properties during atomic layer deposition
US20230307290A1 (en) Reducing intralevel capacitance in semiconductor devices
US20230002887A1 (en) In-situ pecvd cap layer
CN115803474A (zh) 具有受控膜性质和高沉积速率的保形热cvd
TW202319569A (zh) 含矽膜的電漿增強型原子層沉積
CN117616540A (zh) 含硅膜的等离子体增强型原子层沉积
JP2024524553A (ja) ケイ素含有膜のプラズマ強化原子層堆積
TW202405224A (zh) 半導體裝置中電容的降低
TW202345205A (zh) 在介電間隙填充期間使側壁粗糙度平滑化並維持凹入結構的方法
TW202409322A (zh) 橫向間隙填充
TW202418351A (zh) 表面抑制原子層沉積
WO2023164717A1 (en) Surface inhibition atomic layer deposition
TW202223133A (zh) 含矽膜中的雜質減量
WO2023076524A1 (en) Atomic layer deposition seam reduction
WO2023159012A1 (en) High pressure inert oxidation and in-situ annealing process to improve film seam quality and wer