TW202316121A - 用於管理測試電路之功率的裝置及方法 - Google Patents

用於管理測試電路之功率的裝置及方法 Download PDF

Info

Publication number
TW202316121A
TW202316121A TW111123713A TW111123713A TW202316121A TW 202316121 A TW202316121 A TW 202316121A TW 111123713 A TW111123713 A TW 111123713A TW 111123713 A TW111123713 A TW 111123713A TW 202316121 A TW202316121 A TW 202316121A
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
voltage regulator
selection circuitry
chips
Prior art date
Application number
TW111123713A
Other languages
English (en)
Inventor
派翠克 Ｇ 德倫南
喬瑟夫 Ｓ 斯派克特
理查 萬得力克
Original Assignee
美商Ｉｃ分析有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Ｉｃ分析有限責任公司 filed Critical 美商Ｉｃ分析有限責任公司
Publication of TW202316121A publication Critical patent/TW202316121A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種設備，其具有裝載晶片列及行之一半導體晶圓，其中該等晶片列及行由切割道分離。電壓調節器定位於該等切割道內。各電壓調節器連接至一或多個晶片。選擇電路系統定位於該等切割道內。該選擇電路系統控制對一受測晶片之存取。

Description

用於管理測試電路之功率的裝置及方法
本發明大體上係關於半導體晶圓之測試。更具體而言，本發明係關於用於管理測試電路之功率之技術。
圖1繪示一已知半導體晶圓測試系統，其包含連接至一探針卡102之測試設備100，探針卡102與一晶圓104上之墊連接。圖2繪示具有個別晶片200之一半導體晶圓104。個別晶片200形成由切割道202分離的晶片之列及行。在切割道202內存在測試電路204。在晶圓級測試期間使用測試電路204。當測試完成時，用一鋸切割來切割道之區，以劃分個別晶片用於後續封裝。此切割程序破壞切割道中之測試電路204。圖3繪示具有一閘極墊300、一源極墊302及一汲極墊304的一簡單測試電路。一探針卡測針306連接至汲極墊304。
圖4繪示包括源量測單元SMU1、SMU2及SMU3之測試設備100。SMU電壓透過導線連接從設備電纜、探針尖端、探針墊及晶片上金屬路由連接至預期電路，此處展示為具有節點N4、N5及N6之一單一MOSFET電晶體。為了簡單起見，圖4繪示一單一閘極測試電路。應理解，測試電路可為任意複雜度。
電流由SMU以一電壓提供至測試電路，此意味著節點N4、N5及N6處之電壓將從各自終端N1、N2及N3處之SMU電壓降級。未良好控制電阻R1至R9。因此，電流位準在量測期間經受變化，此意味著在電路終端N4、N5及N6處之電壓對於實際感測器電路分析具有太大變化。
在緩解「IR」電壓降之一典型商業解決方案中，SMU將各具有兩個連接，力(F)及感測(S)，如圖5中展示。SMU之F側用於施加一給定電壓，且至電路之電流透過此鏈路供應。一分開之S側係至一共同節點N1、N2及N3之一高阻抗連接，使得僅一可忽略量之電流可流過此分支。在SMU內側存在一回饋環路，其透過R1F、R2F及R3F來更改力電壓以補償IR電壓降，使得在「Kelvin’d」節點N1、N2及N3處實現預期電壓。Kelvin’d節點在探測墊上方之設備內建立，此意味著僅考慮電纜電阻中之IR。因此，未補償剩餘電阻R4至R9中之IR下降，此導致施加至測試電路之電壓中之一誤差。
圖6中展示對圖5系統之一改良。在圖6中，來自SMU之F及S路由可透過晶片上分開之墊及分開之路由進行路由，使得F與S之間之Kelvin’d節點N1、N2及N3直接出現在測試電路處。此方法存在若干問題。來自各SMU之電壓源一次僅可調整一個電路。為了同時量測兩個或更多個電路，吾人需要按比例專用更多SMU，此增加成本，且需要更多墊。SMU內根據感測電壓調整力電壓之電路含有一回饋環路。若SMU與Kelvin’d點N1、N2或N3之間的總電阻過大，則回饋環路損壞，且無法獲得預期電壓及/或SMU可損壞。最後，在校正力電壓以獲得正確感測電壓中存在一較慢之回應時間。
圖7繪示另一方法，其中SMU之數量加倍。一個SMU專用於F信號，且另一SMU專用於S信號。在SMU1與SMU2、SMU3與SMU4以及SMU5與SMU6之間使用一軟體回饋環路。此方法解決之前實例中電阻太大及損壞回饋環路之問題。此方法之問題係，一軟體控制器回饋環路相較於之前組態中之硬體控制回饋環路相對緩慢。此方法亦係有問題的，因為一次僅可量測一個電路。
因此，需要改良晶圓切割道中測試電路之功率管理。
一種設備具有裝載晶片列及行之一半導體晶圓，其中該等晶片列及行由切割道分離。電壓調節器定位於該等切割道內。各電壓調節器連接至一或多個晶片。選擇電路系統定位於該等切割道內。該選擇電路系統控制對一受測晶片之存取。
相關申請案之交叉參考
本申請案主張2021年06月25日申請之美國臨時專利申請案第63/215,060號之優先權，該案之內容以引用方式併入本文中。
圖8繪示本發明之一實施例之組件。一電壓調節器800結合一測試電路或受測裝置(DUT) 802使用。對電壓調節器800或DUT 802之存取由回應於選擇邏輯806之選擇電路系統804來控制。圖8之組件形成在一晶圓之切割道中，因此其等在測試後被破壞。
圖9繪示電壓調節器800及其相關聯之測試電路802之一實施例。在此實施例中，節點N4處之預期Vdd電源電壓由回饋環路透過電阻器Ri1及Ri2調節或控制至一差動放大器900之非反相輸入。差動放大器900調整Mi1 pMOS閘極電壓，且藉此調整pMOS之輸出電阻，使得從N3至N4之IR電壓降將與節點N1上之參考電壓相同。圖9係可使用之一電壓調節器之一實例。可部署用於維持一穩定電壓之任何電壓調節器。電路可經組態使得電壓調節器之電阻根據輸入電壓及負載兩者而變化，導致一恆定電壓輸出。調節裝置製成如一可變電阻器般作用，連續地調整一分壓器網路以維持一恆定輸出電壓，且持續地將輸入電壓與調節電壓之間之差作為廢熱耗散。
圖10繪示與一組測試電路802_1至802_N相關聯之電壓調節器800。至回饋電路及至電路802_1 (透過節點N2及N3)之電源可組合成一單一源。若吾人期望量測至電路802_1之電流及電力，則電源被分離，使得吾人可分開地量測流過節點N3之電流。相較於進入電路802_1之電流及功率，至電阻器回饋Ri1及Ri2之電流及功率可忽略。若節點N4為一群組感測器電路802_1至802_N供電，則吾人無法量測各個別感測器電路之電流及功率。因此，本發明利用選擇電路系統804。
圖11繪示選擇電路系統804之一實施例。該圖繪示測試電路1至j。以下討論集中於選擇電路804、電壓調節器800及測試電路802之第一例項。來自測試器之三個SMU連接至3個墊(N1、N2及N3)。此等三個墊路由至各電路，各電路含有其自身之電壓調節器800及其自身之選擇電路系統804。在此實例中，選擇電路系統804用電壓調節器800上方之三個pMOS電晶體M1_1、M1_2及M1_3來實施。透過另一組探針墊(未展示)，控制邏輯或選擇邏輯806選擇選擇電路系統804之啟用狀態(en1、en2、enj)。當啟用引腳切換為「高」(即，en1=1或高；en1啟用)時，pMOS電晶體M1_1及M1_3導通，使得電壓調節器800由SMU2 (N2)供電，其設定Out1上之電源電壓以遵循來自N1 (SMU1)之參考電壓，且電路802僅由SMU3供電。由SMU3量測之功率及電流係電路802中之功率及電流。當en1啟用時，剩餘啟用引腳為「低」或關斷，此意味著至電壓調節器之電力關斷，且至感測器電路之電力來自N2 (SMU2)。
圖12係圖11之實施例之一變體。在圖12中，電壓調節器800之電源具有至SMU2 (N2)之一固定連接，使得電壓調節器始終運作。然而，在此情況下，可添加一第二參考電壓以基本上使未啟用之感測器電路之Vdd電源斷電(例如，若選擇en1，則Out2…Outj斷電至一低電壓)。此第二參考電壓(在節點N4上)可從測試器中之另一SMU提供，或其可係來自電路內之一接地電壓或Vss電壓(在此情況下，M1_2、M2_2、Mj_2中之MOSFET可轉換為一傳輸閘極)。
圖13繪示本發明之一實施例，其中選擇電路系統804連接至測試電路802，而非電壓調節器800。圖11及圖12之實施例需要各感測器電路之一專用電壓調節器。電壓調節器可佔用一相對較大之面積。在圖13中，電壓調節器800為所有感測器電路共用。兩個調節器中之回饋放大器由SMU2 (N2)供電，且兩個調節器輸出Out1及Out2遵循來自SMU1 (N1)之參考電壓。當一特定感測器電路之啟用導通時，該感測器電路之功率及電流來自SMU3 (N3)，而剩餘感測器電路從SMU2 (N2)供電。如此，吾人可量測SMU3中之功率及電流作為預期感測器電路之功率及電流。
出於說明目的，前述描述使用特定命名法來提供本發明之一透徹理解。然而，熟習此項技術者將明白，無需特定細節，以便實踐本發明。因此，已出於繪示及描述之目的呈現本發明之特定實施例之前述描述。其等不旨在為窮盡性的或將本發明限於所揭示之精確形式；明顯地，鑑於上文教示，許多修改及變化係可行的。選擇及描述實施例，以便最佳地說明本發明之原理及其實際應用，其等藉此使熟習此項技術者能夠最佳地利用本發明及具有適用於所設想特定用途之各種修改之各種實施例。以下發明申請專利範圍及其等效物旨在定義本發明之範疇。
100:測試設備 102:探針卡 104:半導體晶圓 200:晶片 202:切割道 204:測試電路 300:測試電路 302:源極墊 304:汲極墊 306:探針卡測針 800:電壓調節器 802:測試電路或受測裝置(DUT) 802_1:測試電路 802_N:測試電路 804:選擇電路系統 806:選擇邏輯 900:差動放大器 M1_1:電晶體 M1_2:電晶體 M1_3:電晶體 N1:終端/節點 N2:終端/節點 N3:終端/節點 N4:終端/節點 N5:終端/節點 N6:終端/節點 Ri1:電阻器 Ri2:電阻器 R1至R12:電阻
結合搭配附圖獲取之以下詳細描述而更完整地瞭解本發明，附圖中：
圖1繪示先前技術中已知之一半導體晶圓測試系統。
圖2繪示一先前技術半導體晶圓，該半導體晶圓具有裝載測試電路之一切割道。
圖3繪示一先前技術測試電路及相關聯探針卡測針。
圖4繪示與一測試電路相關聯之一先前技術電阻網路。
圖5繪示與一測試電路相關聯之先前技術力及感測電阻網路。
圖6繪示與一測試電路相關聯之先前技術擴充之力及感測電阻網路。
圖7繪示另一先前技術力及感測電阻網路。
圖8繪示所揭示之技術之元件。
圖9繪示根據本發明之一實施例利用之一電壓調節器。
圖10繪示根據本發明之一實施例之搭配一組電路一起使用之一電壓調節器。
圖11繪示根據本發明之一實施例利用之電壓調節器及相關聯之選擇電路系統。
圖12繪示根據本發明之一實施例利用之電壓調節器及相關聯之選擇電路系統。
圖13繪示根據本發明之一實施例利用之電壓調節器及電路近接選擇電路系統。
類似元件符號係指貫穿圖式之若干視圖之對應部分。
800:電壓調節器
802:測試電路或受測裝置(DUT)
900:差動放大器
N1:終端/節點
N2:終端/節點
N3:終端/節點
N4:終端/節點
Ri1:電阻器
Ri2:電阻器

Claims (5)

  1. 一種設備，其包括： 一半導體晶圓，其裝載晶片列及行，其中該等晶片列及行由切割道分離； 電壓調節器，其等定位於該等切割道內，各電壓調節器連接至一或多個晶片；及 選擇電路系統，其定位於該等切割道內，該選擇電路系統控制對一受測晶片之存取。
  2. 如請求項1之設備，其中該選擇電路系統連接至該等電壓調節器。
  3. 如請求項1之設備，其中該選擇電路系統連接至該受測晶片。
  4. 如請求項1之設備，其中該等電壓調節器具有分壓器網路。
  5. 如請求項1之設備，其中用於該受測晶片之電流與該半導體晶圓上之所有其他晶片隔離。
TW111123713A 2021-06-25 2022-06-24 用於管理測試電路之功率的裝置及方法 TW202316121A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163215060P 2021-06-25 2021-06-25
US63/215,060 2021-06-25

Publications (1)

Publication Number Publication Date
TW202316121A true TW202316121A (zh) 2023-04-16

Family

ID=84543037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123713A TW202316121A (zh) 2021-06-25 2022-06-24 用於管理測試電路之功率的裝置及方法

Country Status (3)

Country Link
US (1) US12007429B2 (zh)
TW (1) TW202316121A (zh)
WO (1) WO2022272031A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044041A1 (en) * 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
TW559970B (en) * 2001-04-05 2003-11-01 Kawasaki Microelectronics Inc Test circuit, semiconductor product wafer having the test circuit, and method of monitoring manufacturing process using the test circuit
US20060132167A1 (en) * 2004-12-22 2006-06-22 Jian Chen Contactless wafer level burn-in
US7550986B2 (en) * 2006-04-27 2009-06-23 Infineon Technologies Ag Semiconductor wafer having a dielectric reliability test structure, integrated circuit product and test method

Also Published As

Publication number Publication date
WO2022272031A1 (en) 2022-12-29
US20220413037A1 (en) 2022-12-29
US12007429B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
JP4624944B2 (ja) 集積回路をテストするための自動テスト装置内で使用するピンエレクトロニクス
US7649376B2 (en) Semiconductor device including test element group and method for testing therefor
TW515019B (en) Arrangement to regulate the reference voltage in semiconductor chip
US20130265060A1 (en) On-Chip Test Technique for Low Drop-Out Regulators
KR101241542B1 (ko) 시험장치
US9651981B2 (en) Integrated chip with heating element and reference circuit
US11054466B2 (en) Semiconductor device test system and semiconductor device test method
CN114076851B (zh) 用于检测tsv的寄生电容的测试电路
KR20190064080A (ko) 테스트 인터페이스 보드 및 이를 포함하는 시스템
US10401407B2 (en) Output resistance testing integrated circuit
JPH1130649A (ja) 半導体回路のテスト方法及びテスト装置
TW202316121A (zh) 用於管理測試電路之功率的裝置及方法
US7667531B2 (en) Signal transmission circuit
KR20060088271A (ko) 반도체 테스트 회로
US20080111575A1 (en) Semiconductor device
US20070139034A1 (en) Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus
US6246255B1 (en) Integrated circuit for active terminator
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
US8000160B2 (en) Semiconductor device and cell plate voltage generating apparatus thereof
US20180210027A1 (en) Semiconductor device testing
US20220415727A1 (en) Apparatus and method for setting a precise voltage on test circuits
US7477067B2 (en) Semiconductor integrated circuit which can be burn-in-tested even when packaged and method of burn-in-testing semiconductor integrated circuit even when the semiconductor integrated circuit is packaged
US20220415728A1 (en) Apparatus and method for probing multiple test circuits in wafer scribe lines
KR20240095036A (ko) 바이어스 전류 생성기를 포함하는 장치
KR20120122582A (ko) 내부 전압 측정이 가능한 반도체 장치