TW202315320A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW202315320A
TW202315320A TW111122948A TW111122948A TW202315320A TW 202315320 A TW202315320 A TW 202315320A TW 111122948 A TW111122948 A TW 111122948A TW 111122948 A TW111122948 A TW 111122948A TW 202315320 A TW202315320 A TW 202315320A
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
electrically connected
bias
terminal
Prior art date
Application number
TW111122948A
Other languages
English (en)
Inventor
橋本和幸
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202315320A publication Critical patent/TW202315320A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/16—Use of wireless transmission of display information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/08—Means for collapsing antennas or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Networks Using Active Elements (AREA)
  • Logic Circuits (AREA)

Abstract

本揭露提供一種電子裝置。電子裝置包含可調諧裝置和第一源極隨耦器電路。可調諧裝置電連接到電路節點。第一源極隨耦器電路電連接到電路節點。第一源極隨耦器電路包含第一控制端和第一端。第一控制端電連接到第一端。

Description

電子裝置
本發明是有關於一種裝置，且特別是有關於一種電子裝置。
天線像素電路將偏置電壓供應到變容器以用儲存電容器（storage capacitor；Cst）控制其介電常數。為了將偏置電壓保持在特定範圍內，電壓需要通過資料掃描重新儲存（刷新）以補償通過變容器的洩漏電流造成的電壓降。然而，存在更高的洩漏電流需要更高刷新速率和/或更大的儲存電容器以將偏置電壓保持在特定範圍內的問題，但這將障礙商業化。
本揭露的電子裝置包含可調諧裝置和第一源極隨耦器電路。可調諧裝置電連接到電路節點。第一源極隨耦器電路電連接到電路節點。第一源極隨耦器電路包含第一控制端和第一端。第一控制端電連接到第一端。
基於上文，根據本揭露的電子裝置，電子裝置可有效地補償可調諧裝置的洩漏電流。
為了可更好地理解前述內容，如下參考圖式詳細地描述若干實施例。
現在將詳細參考本揭露的示範性實施例，在附圖中示出所述實施例的實例。只要可能，在圖式和實施方式中使用相同參考標號來指代相同或相似裝置。
在本揭露的整個本說明書和所附申請專利範圍中，特定術語用以指代特定裝置。本領域的技術人員應理解，電子裝置製造商可通過不同名稱來指相同裝置。本文並不意圖區分具有相同功能但不同名稱的那些裝置。在以下實施方式和權利請求中，如“包括”和“包含”的詞語是開放式術語，且應解釋為“包含但不限於…”。
貫穿本申請的整個說明書（包含所附申請專利範圍）所使用的術語“耦合（或電連接）”可指任何直接或間接連接構件。舉例來說，如果文本描述第一裝置耦合（或連接）到第二裝置，則應解釋為第一裝置可直接連接到第二裝置，或第一裝置可通過其它裝置或某些連接構件間接連接以連接到第二裝置。貫穿本申請的整個說明書（包含所附申請專利範圍）所提及的術語“第一”、“第二”以及類似術語僅用於命名離散元件或用於區分不同實施例或範圍。因此，術語不應視為限制元件數量的上限或下限且不應用於限制元件的配置順序。另外，在可能的情況下，在圖式和實施例中使用相同參考標號的元件/裝置/步驟表示相同或類似部分。在不同實施例中使用相同參考標號或使用相同術語可相互參考元件/裝置/步驟的相關描述。
本揭露的電子裝置可包含例如天線像素電路，且可調諧裝置可對應於天線像素的一個像素的天線單元。本揭露的可調諧裝置可為電壓控制裝置，且電壓控制裝置可包含例如變容器(varactor)、電阻器、電感器或電容器。在本揭露的實施例中，本揭露的恆定電壓源電路可提供可通過資料掃描有效恢復（更新）以補償通過可調諧裝置的變容器的洩漏電流(leakage current)引起的電壓降的電壓。
應注意，在以下實施例中，可在不脫離本揭露的精神的情況下替換、重組以及混合若干不同實施例的技術特徵以完成其它實施例。只要每一實施例的特徵並不違反本揭露的精神或彼此衝突，其可任意地一起混合和使用。
圖1為根據本揭露的實施例的電子裝置的示意圖。參考圖1，電子裝置100包含恆定電壓源電路(constant voltage source circuit)110、可調諧裝置(tunable component)120以及資料線DL。恆定電壓源電路110電連接到可調諧裝置120和資料線DL。在本揭露的實施例中，恆定電壓源電路110包含源極隨耦器電路(source follower circuit)111、補償電晶體(compensation transistor)Tc、偏置電晶體(bias transistor)Tb、掃描電晶體(scan transistor)Ts以及儲存電容器Cst，且源極隨耦器電路111包含驅動電晶體(drive transistor)Td。在本揭露的實施例中，驅動電晶體Td、補償電晶體Tc、偏置電晶體Tb以及掃描電晶體Ts為N型電晶體，諸如N型金屬氧化物半導體（N-type metal oxide semiconductor；NMOS）。在本揭露的實施例中，驅動電晶體Td的第一端電連接到補償電晶體Tc的第一端。驅動電晶體Td的控制端電連接到補償電晶體Tc的第二端。驅動電晶體Td的第二端電連接到電路節點N1。偏置電晶體Tb的第一端電連接到操作電壓VDD。偏置電晶體Tb的第二端電連接到驅動電晶體Td的第一端。儲存電容器Cst的第一端電連接到操作電壓VDD，且儲存電容器Cst的第二端電連接到補償電晶體Tc的第二端和驅動電晶體Td的控制端。在本揭露的一個實施例中，儲存電容器Cst的第二端可電連接到參考電壓。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N1。可調諧裝置120電連接於電路節點N1與電壓VSS之間。在本揭露的實施例中，電壓VDD可大於電壓VSS。
在本揭露的實施例中，驅動電晶體Td可作為源極隨耦器放大器操作。補償電晶體Tc經配置以當補償電晶體Tc接通時使驅動電晶體Td形成二極體單元。偏置電晶體Tb經配置以當偏置電晶體Tb接通時將驅動電壓（例如，操作電壓VDD）提供到驅動電晶體Td。儲存電容器Cst經配置以保持用於驅動電晶體Td的控制端的電壓。在本揭露的實施例中，補償電晶體Tc的控制端和掃描電晶體Ts的控制端可接收掃描信號SS。偏置電晶體Tb的控制端可接收偏置信號SB。資料線DL可傳輸資料信號SD。在本揭露的實施例中，驅動電晶體Td的第一端可為例如電晶體的漏極(drian)電極。驅動電晶體Td的第二端可為例如電晶體的源極(source)電極。實施例中的每一電晶體的控制端可為例如電晶體的閘極(gate)電極。
在本揭露的實施例中，恆定電壓源電路110可有效地和自動地補償可調諧裝置120的洩漏電流，且同時，也可補償驅動電晶體Td的閾值電壓Vth，使得可有效地維持可調諧裝置120的偏置電壓（bias voltage；Vbias）。
圖2為根據本揭露的圖1的實施例的相關電壓和信號的時序圖。參考圖1和圖2，在從時間t1到時間t2的重置周期(reset period)PR期間，偏置電晶體Tb、掃描電晶體Ts以及補償電晶體Tc通過具有高電壓準位的偏置信號SB和掃描信號SS接通，使得驅動電晶體Td的第一端和控制端接收操作電壓VDD。驅動電晶體Td的第一端的電壓Vd和控制端的電壓Vg可為操作電壓VDD。因此，驅動電晶體Td在類似二極體單元的傳導狀態下操作，使得驅動電晶體Td的第二端的電壓Vs可等於操作電壓VDD減去驅動電晶體Td的閾值電壓|Vth|。
在從時間t2到時間t3的掃描周期(scan period)PS期間，偏置電晶體Tb通過具有低電壓準位的偏置信號SB斷開，且掃描電晶體Ts和補償電晶體Tc通過具有高電壓準位的掃描信號SS接通，使得驅動電晶體Td作為二極體單元操作。資料線DL可將資料信號SD提供到接通的掃描電晶體Ts，因此驅動電晶體Td的第二端的電壓Vs可為資料電壓Vdata。同時，由於操作電壓VDD比資料電壓Vdata高（VDD＞Vdata＞VSS），所以電流可通過補償電晶體Tc從驅動電晶體Td的控制端傳輸到驅動電晶體Td的第二端。因此，驅動電晶體Td在類似二極體單元的傳導狀態下操作，使得驅動電晶體Td的控制端的電壓Vg可為Vdata+︱Vth︱的電壓，其中Vth為驅動電晶體Td的閾值電壓(threshold voltage)。此外，驅動電晶體Td的第一端的電壓Vd也可為Vdata+︱Vth︱的電壓。
在從時間t4到時間t5的偏置周期(bias period)PB期間，偏置電晶體Tb通過具有高電壓準位的偏置信號SB接通，且掃描電晶體Ts和補償電晶體Tc通過具有低電壓準位的掃描信號SS斷開。由於接通偏置電晶體Tb，所以驅動電晶體Td的第一端的電壓Vd可為操作電壓VDD。驅動電晶體Td的控制端的電壓Vg可維持在Vdata+︱Vth︱的電壓。驅動電晶體Td的第二端的電壓Vs可為資料電壓Vdata。同時，可調諧裝置120在工作狀態下操作，且驅動電晶體Td的第二端根據操作電壓VDD將拉電流(source current)SC提供到可調諧裝置120。應注意，當可調諧裝置120產生洩漏電流時，可調諧裝置120的偏置電壓（Vbias）可降低（Vbias-dV），且驅動電晶體Td的第二端的電壓Vs也可降低，其中符號“dV”意謂德耳塔電壓(delta voltage)。因此，驅動電晶體Td可將更多電流提供到可調諧裝置120以補償可調諧裝置120的洩漏電流，且同時，可補償驅動電晶體Td的閾值電壓Vth，使得在偏置周期PB期間可有效地維持可調諧裝置120的偏置電壓（Vbias）。
圖3為根據本揭露的實施例的電子裝置的示意圖。參考圖3，電子裝置300包含恆定電壓源電路310、可調諧裝置320以及資料線DL。恆定電壓源電路310電連接到可調諧裝置320和資料線DL。在本揭露的實施例中，恆定電壓源電路310包含源極隨耦器電路311、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts、重置電晶體Tr以及儲存電容器Cst，且源極隨耦器電路311包含驅動電晶體Td。在本揭露的實施例中，驅動電晶體Td、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts以及重置電晶體Tr為N型電晶體，諸如NMOS。在本揭露的實施例中，驅動電晶體Td的第一端電連接到補償電晶體Tc的第一端。驅動電晶體Td的控制端電連接到補償電晶體Tc的第二端。驅動電晶體Td的第二端電連接到電路節點N1。偏置電晶體Tb的第一端電連接到操作電壓VDD。偏置電晶體Tb的第二端電連接到驅動電晶體Td的第一端。儲存電容器Cst的第一端電連接到操作電壓VDD，且儲存電容器Cst的第二端電連接到補償電晶體Tc的第二端和驅動電晶體Td的控制端。在本揭露的一個實施例中，儲存電容器Cst的第二端可電連接到參考電壓。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N1。重置電晶體Tr的第一端電連接到操作電壓VDD。重置電晶體Tr的第二端電連接到驅動電晶體Td的控制端。可調諧裝置120電連接於電路節點N1與電壓VSS之間。
在本揭露的實施例中，驅動電晶體Td可作為源極隨耦器放大器操作。補償電晶體Tc經配置以當補償電晶體Tc接通時使驅動電晶體Td形成二極體單元。偏置電晶體Tb經配置以當偏置電晶體Tb接通時將第一操作電壓（例如，操作電壓VDD）提供到驅動電晶體Td。儲存電容器Cst經配置以保持用於驅動電晶體Td的控制端的電壓。重置電晶體Tr經配置以使驅動電晶體Td的控制端的電壓重置。在本揭露的實施例中，補償電晶體Tc的控制端和掃描電晶體Ts的控制端可接收掃描信號SS。偏置電晶體Tb的控制端可接收偏置信號SB。重置電晶體Tr的控制端可接收重置信號SR。資料線DL可傳輸資料信號SD。
在本揭露的實施例中，恆定電壓源電路310可有效地和自動地補償可調諧裝置320的洩漏電流，且同時，也可補償驅動電晶體Td的閾值電壓Vth，使得可有效地維持可調諧裝置320的偏置電壓（Vbias）。
圖4為根據本揭露的圖3的實施例的相關電壓和信號的時序圖。參考圖3和圖4，在從時間t2到時間t3的重置周期PR期間，重置電晶體Tr通過具有高電壓準位的重置信號SR接通，且偏置電晶體Tb、掃描電晶體Ts以及補償電晶體Tc通過具有低電壓準位的偏置信號SB和掃描信號SS斷開，使得驅動電晶體Td的控制端接收操作電壓VDD，且驅動電晶體Td的第一端的電壓Vd可維持在從時間t1之前的前一偏置周期PB的操作電壓VDD處。此外，驅動電晶體Td的第二端的電壓Vs可維持在從時間t1之前的前一偏置周期PB的電壓處，諸如資料電壓Vdata。
在從時間t4到時間t5的掃描周期PS期間，重置電晶體Tr和偏置電晶體Tb通過具有低電壓準位的偏置信號SB和重置信號SR斷開，且掃描電晶體Ts和補償電晶體Tc通過具有高電壓準位的掃描信號SS接通，使得驅動電晶體Td作為二極體單元操作。資料線DL可將資料信號SD提供到接通的掃描電晶體Ts，因此驅動電晶體Td的第二端的電壓Vs可為資料電壓Vdata。同時，由於操作電壓VDD比資料電壓Vdata高（VDD＞Vdata＞VSS），所以電流可通過補償電晶體Tc從驅動電晶體Td的控制端傳輸到驅動電晶體Td的第二端。因此，驅動電晶體Td在類似二極體單元的傳導狀態下操作，使得驅動電晶體Td的控制端的電壓Vg可為Vdata+︱Vth︱的電壓，其中Vth為驅動電晶體Td的閾值電壓。此外，驅動電晶體Td的第一端的電壓Vd也可為Vdata+︱Vth︱的電壓。
在從時間t6到時間t7的偏置周期PB期間，偏置電晶體Tb通過具有高電壓準位的偏置信號SB接通，且重置電晶體Tr、掃描電晶體Ts以及補償電晶體Tc通過具有低電壓準位的重置信號SR和掃描信號SS斷開。由於接通偏置電晶體Tb，所以驅動電晶體Td的第一端的電壓Vd可為操作電壓VDD。驅動電晶體Td的控制端的電壓Vg可維持在Vdata+︱Vth︱的電壓。驅動電晶體Td的第二端的電壓Vs可為資料電壓Vdata。同時，可調諧裝置320在工作狀態下操作，且驅動電晶體Td的第二端根據操作電壓VDD將拉電流SC提供到可調諧裝置320。應注意，當可調諧裝置320產生洩漏電流時，可調諧裝置120的偏置電壓（Vbias）可降低（Vbias-dV），且驅動電晶體Td的第二端的電壓Vs也可降低。因此，驅動電晶體Td可將更多電流提供到可調諧裝置320以補償可調諧裝置320的洩漏電流，且同時，可補償驅動電晶體Td的閾值電壓Vth，使得在偏置周期PB期間可有效地維持可調諧裝置320的偏置電壓（Vbias）。
圖5為根據本揭露的實施例的電子裝置的示意圖。參考圖5，電子裝置500包含恆定電壓源電路510、可調諧裝置520和資料線DL。恆定電壓源電路510電連接到可調諧裝置520和資料線DL。在本揭露的實施例中，恆定電壓源電路510包含源極隨耦器電路511、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts以及儲存電容器Cst，且源極隨耦器電路511包含驅動電晶體Td。在本揭露的實施例中，驅動電晶體Td、補償電晶體Tc、偏置電晶體Tb以及掃描電晶體Ts為P型電晶體，諸如P型金屬氧化物半導體（P-type metal oxide semiconductor；PMOS）。在本揭露的實施例中，驅動電晶體Td的第一端電連接到電路節點N2。驅動電晶體Td的第二端電連接到偏置電晶體Tb的第一端和補償電晶體Tc的第一端。驅動電晶體Td的控制端電連接到補償電晶體Tc的第二端。偏置電晶體Tb的第一端電連接到驅動電晶體Td的第二端。偏置電晶體Tb的第二端電連接到電壓VSS。儲存電容器Cst的第一端電連接到驅動電晶體Td的控制端和補償電晶體Tc的第二端，且儲存電容器Cst的第二端電連接到電壓VSS。在本揭露的一個實施例中，儲存電容器Cst的第二端可電連接到參考電壓。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N2。可調諧裝置120電連接於電路節點N2與操作電壓VDD之間。
在本揭露的實施例中，驅動電晶體Td可作為源極隨耦器放大器操作。補償電晶體Tc經配置以當補償電晶體Tc接通時使驅動電晶體Td形成二極體單元。偏置電晶體Tb經配置以當偏置電晶體Tb接通時將第二操作電壓（例如，電壓VSS）提供到驅動電晶體Td。在本揭露的實施例中，儲存電容器Cst經配置以保持用於驅動電晶體Td的控制端的電壓。在本揭露的實施例中，補償電晶體Tc的控制端和掃描電晶體Ts的控制端可接收掃描信號/SS。偏置電晶體Tb的控制端可接收偏置信號/SB。資料線DL可傳輸資料信號SD。在本揭露的實施例中，驅動電晶體Td的第一端可為例如電晶體的源極電極。驅動電晶體Td的第二端可為例如電晶體的漏極電極。實施例中的每一電晶體的控制端可為例如電晶體的閘極電極。
在本揭露的實施例中，恆定電壓源電路510可有效地和自動地補償可調諧裝置520的洩漏電流，且同時，也可補償驅動電晶體Td的閾值電壓Vth，使得可有效地維持可調諧裝置520的偏置電壓（Vbias）。
圖6為根據本揭露的圖5的實施例的相關電壓和信號的時序圖。參考圖5和圖6，在從時間t1到時間t2的重置周期PR期間，偏置電晶體Tb、掃描電晶體Ts以及補償電晶體Tc通過具有低電壓準位的偏置信號/SB和掃描信號/SS接通，使得驅動電晶體Td的第二端和控制端接收電壓VSS。驅動電晶體Td的第二端的電壓Vd和控制端的電壓Vg可為電壓VSS。因此，驅動電晶體Td在類似二極體單元的傳導狀態下操作，使得驅動電晶體Td的第一端的電壓Vs可等於電壓VSS加驅動電晶體Td的閾值電壓（|Vth|）的絕對值。
在從時間t2到時間t3的掃描周期PS期間，偏置電晶體Tb通過具有高電壓準位的偏置信號/SB斷開，且掃描電晶體Ts和補償電晶體Tc通過具有低電壓準位的掃描信號/SS接通，使得驅動電晶體Td作為二極體單元操作。資料線DL可將資料信號SD提供到接通的掃描電晶體Ts，因此驅動電晶體Td的第一端的電壓Vs可為資料電壓Vdata。同時，由於資料電壓Vdata比電壓VSS高（VDD＞Vdata＞VSS），所以電流可通過補償電晶體Tc從驅動電晶體Td的第一端傳輸到驅動電晶體Td的控制端。因此，驅動電晶體Td在類似二極體單元的傳導狀態下操作，使得驅動電晶體Td的控制端的電壓Vg可為Vdata-︱Vth︱的電壓，其中Vth為驅動電晶體Td的閾值電壓。此外，驅動電晶體Td的第二端的電壓Vd也可為Vdata-︱Vth︱的電壓。
在從時間t4到時間t5的偏置周期PB期間，偏置電晶體Tb通過具有低電壓準位的偏置信號/SB接通，且掃描電晶體Ts和補償電晶體Tc通過具有高電壓準位的掃描信號/SS斷開。由於接通偏置電晶體Tb，所以驅動電晶體Td的第二端的電壓Vd可為電壓VSS。驅動電晶體Td的控制端的電壓Vg可維持在Vdata-︱Vth︱的電壓。驅動電晶體Td的第二端的電壓Vs可為資料電壓Vdata。同時，可調諧裝置520在工作狀態下操作，且驅動電晶體Td的第一端從可調諧裝置520生成灌電流(sink current)SC。應注意，當可調諧裝置520產生洩漏電流時，可調諧裝置520的偏置電壓（Vbias）可增加（Vbias+dV），且驅動電晶體Td的第二端的電壓Vs也可增加。因此，驅動電晶體Td可通過偏置電晶體Tb將更多電流生成到電壓VSS，使得可自動地補償可調諧裝置520的洩漏電流。同時，可補償驅動電晶體Td的閾值電壓Vth，使得可在偏置周期PB期間有效地維持可調諧裝置520的偏置電壓（Vbias）。
圖7為根據本揭露的實施例的電子裝置的示意圖。圖7為根據本揭露的實施例的電子裝置的示意圖。參考圖7，電子裝置700包含恆定電壓源電路710、可調諧裝置720以及資料線DL。恆定電壓源電路710電連接到可調諧裝置720以及資料線DL。在本揭露的實施例中，恆定電壓源電路710包含源極隨耦器電路711、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts、重置電晶體Tr以及儲存電容器Cst，且源極隨耦器電路711包含驅動電晶體Td。在本揭露的實施例中，驅動電晶體Td、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts以及重置電晶體Tr為P型電晶體，諸如PMOS。在本揭露的實施例中，驅動電晶體Td的第一端電連接到電路節點N2。驅動電晶體Td的第二端電連接到偏置電晶體Tb的第一端和補償電晶體Tc的第一端。驅動電晶體Td的控制端電連接到補償電晶體Tc的第二端。偏置電晶體Tb的第一端電連接到驅動電晶體Td的第二端。偏置電晶體Tb的第二端電連接到電壓VSS。儲存電容器Cst的第一端電連接到驅動電晶體Td的控制端和補償電晶體Tc的第二端，且儲存電容器Cst的第二端電連接到電壓VSS。在本揭露的一個實施例中，儲存電容器Cst的第二端可電連接到參考電壓。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N2。重置電晶體Tr的第一端電連接到驅動電晶體Td的控制端。重置電晶體Tr的第二端電連接到電壓VSS和偏置電晶體Tb的第二端。可調諧裝置720電連接於電路節點N2與操作電壓VDD之間。
在本揭露的實施例中，驅動電晶體Td可作為源極隨耦器放大器操作。補償電晶體Tc經配置以當補償電晶體Tc接通時使驅動電晶體Td形成二極體單元。偏置電晶體Tb經配置以當偏置電晶體Tb接通時將第二操作電壓（例如，電壓VSS）提供到驅動電晶體Td。儲存電容器Cst經配置以保持用於驅動電晶體Td的控制端的電壓。重置電晶體Tr經配置以使驅動電晶體Td的控制端的電壓重置。在本揭露的實施例中，補償電晶體Tc的控制端和掃描電晶體Ts的控制端可接收掃描信號/SS。偏置電晶體Tb的控制端可接收偏置信號/SB。重置電晶體Tr的控制端可接收重置信號/SR。資料線DL可傳輸資料信號SD。
在本揭露的實施例中，恆定電壓源電路710可有效地和自動地補償可調諧裝置720的洩漏電流，且同時，也可補償驅動電晶體Td的閾值電壓Vth，使得可有效地維持可調諧裝置720的偏置電壓（Vbias）。
圖8為根據本揭露的圖7的實施例的相關電壓和信號的時序圖。參考圖7和圖8，在從時間t2到時間t3的重置周期PR期間，重置電晶體Tr通過具有低電壓準位的重置信號/SR接通，且偏置電晶體Tb、掃描電晶體Ts以及補償電晶體Tc通過具有高電壓準位的偏置信號/SB和掃描信號/SS斷開，使得驅動電晶體Td的控制端接收電壓VSS，且驅動電晶體Td的第一端的電壓Vd可維持在從時間t1之前的前一偏置周期PB的電壓VSS處。此外，驅動電晶體Td的第一端的電壓Vs可維持在從時間t1之前的前一偏置周期PB的電壓處，諸如資料電壓Vdata。
在從時間t4到時間t5的掃描周期PS期間，重置電晶體Tr和偏置電晶體Tb通過具有高電壓準位的偏置信號/SB和重置信號/SR斷開，且掃描電晶體Ts和補償電晶體Tc通過具有低電壓準位的掃描信號/SS接通，使得驅動電晶體Td作為二極體單元操作。資料線DL可將資料信號SD提供到接通的掃描電晶體Ts，因此驅動電晶體Td的第二端的電壓Vs可為資料電壓Vdata。同時，由於資料電壓Vdata比接地電壓VSS高（VDD＞Vdata＞VSS），所以電流可通過補償電晶體Tc從驅動電晶體Td的第一端傳輸到驅動電晶體Td的控制端。因此，驅動電晶體Td在類似二極體單元的傳導狀態下操作，使得驅動電晶體Td的控制端的電壓Vg可為Vdata-︱Vth︱的電壓，其中Vth為驅動電晶體Td的閾值電壓。此外，驅動電晶體Td的第一端的電壓Vd也可為Vdata-︱Vth︱的電壓。
在從時間t6到時間t7的偏置周期PB期間，偏置電晶體Tb通過具有低電壓準位的偏置信號/SB接通，且重置電晶體Tr、掃描電晶體Ts以及補償電晶體Tc通過具有高電壓準位的重置信號SR和掃描信號SS斷開。由於接通偏置電晶體Tb，所以驅動電晶體Td的第一端的電壓Vd可為電壓VSS。驅動電晶體Td的控制端的電壓Vg可維持在Vdata-︱Vth︱的電壓。驅動電晶體Td的第一端的電壓Vs可為資料電壓Vdata。同時，可調諧裝置720在工作狀態下操作，且驅動電晶體Td的第一端從可調諧裝置720生成灌電流SC。應注意，當可調諧裝置720產生洩漏電流時，可調諧裝置720的偏置電壓（Vbias）可增加（Vbias+dV），且驅動電晶體Td的第一端的電壓Vs也可增加。因此，驅動電晶體Td可通過偏置電晶體Tb將更多電流生成到電壓VSS，使得可自動地補償可調諧裝置720的洩漏電流。同時，可補償驅動電晶體Td的閾值電壓Vth，使得可在偏置周期PB期間有效地維持可調諧裝置720的偏置電壓（Vbias）。
圖9為根據本揭露的實施例的電子裝置的示意圖。參考圖9，電子裝置900包含恆定電壓源電路910、可調諧裝置920和資料線DL。恆定電壓源電路910電連接到可調諧裝置920以及資料線DL。在本揭露的實施例中，恆定電壓源電路910包含源極隨耦器電路911、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts、儲存電容器Cst以及輸入電容器Cin，且源極隨耦器電路911包含驅動電晶體Td。在本揭露的實施例中，驅動電晶體Td、補償電晶體Tc、偏置電晶體Tb以及掃描電晶體Ts為N型電晶體，諸如NMOS。在本揭露的實施例中，驅動電晶體Td的第一端電連接到補償電晶體Tc的第一端。驅動電晶體Td的控制端電連接到補償電晶體Tc的第二端。驅動電晶體Td的第二端電連接到電路節點N1。偏置電晶體Tb的第一端電連接到操作電壓VDD。偏置電晶體Tb的第二端電連接到驅動電晶體Td的第一端。儲存電容器Cst的第一端電連接到操作電壓VDD，且儲存電容器Cst的第二端電連接到補償電晶體Tc的第二端和驅動電晶體Td的控制端。在本揭露的一個實施例中，儲存電容器Cst的第二端可電連接到參考電壓。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N1。可調諧裝置920電連接於電路節點N1與電壓VSS之間。輸入電容器Cin的第一端電連接到電路節點N1。輸入電容器Cin的第二端電連接到射頻輸入節點N3。
在本揭露的實施例中，驅動電晶體Td可作為源極隨耦器放大器操作。補償電晶體Tc經配置以當補償電晶體Tc接通時使驅動電晶體Td形成二極體單元。偏置電晶體Tb經配置以當偏置電晶體Tb接通時將第一操作電壓（例如，操作電壓VDD）提供到驅動電晶體Td。在本揭露的實施例中，儲存電容器Cst經配置以保持用於驅動電晶體Td的控制端的電壓。在本揭露的實施例中，補償電晶體Tc的控制端和掃描電晶體Ts的控制端可接收掃描信號SS。偏置電晶體Tb的控制端可接收偏置信號SB。射頻信號RF-in從射頻輸入節點N3傳輸到電路節點N1。
在本揭露的實施例中，電子裝置900的電晶體可根據圖2的實施例操作。在本揭露的實施例中，輸入節點N3可在偏置周期PB期間接收射頻信號RF-in（AC信號），使得射頻信號RF-in可通過與輸入電容器Cin電容耦合的電路節點N1的電壓Vdata（DC偏置電壓）來進行調製以生成可調諧裝置920的經調製信號（DC+AC）。在本揭露的實施例中，恆定電壓源電路910可有效地和自動地補償可調諧裝置920的洩漏電流，且同時，也可補償驅動電晶體Td的閾值電壓Vth，使得可有效地維持可調諧裝置920的偏置電壓（Vbias）。
圖10為根據本揭露的實施例的電子裝置的示意圖。參考圖10，電子裝置1000包含恆定電壓源電路1010、可調諧裝置1020、偏置電晶體TbB、平滑電容器Cs、重置電晶體TrB以及資料線DL。恆定電壓源電路1010電連接到可調諧裝置1020以及資料線DL。在本揭露的實施例中，恆定電壓源電路1010包含源極隨耦器電路1011、補償電晶體Tc、偏置電晶體TbA、掃描電晶體Ts、重置電晶體TrA以及儲存電容器Cst，且源極隨耦器電路1011包含驅動電晶體Td。在本揭露的實施例中，驅動電晶體Td、補償電晶體Tc、偏置電晶體TbA、偏置電晶體TbB、掃描電晶體Ts、重置電晶體TrA以及重置電晶體TrB為N型電晶體，諸如NMOS。在本揭露的實施例中，驅動電晶體Td的第一端電連接到補償電晶體Tc的第一端。驅動電晶體Td的控制端電連接到補償電晶體Tc的第二端。驅動電晶體Td的第二端電連接到電路節點N1。偏置電晶體TbA的第一端電連接到操作電壓VDD。偏置電晶體TbA的第二端電連接到驅動電晶體Td的第一端。儲存電容器Cst的第一端電連接到操作電壓VDD，且儲存電容器Cst的第二端電連接到補償電晶體Tc的第二端和驅動電晶體Td的控制端。在本揭露的一個實施例中，儲存電容器Cst的第二端可電連接到參考電壓。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N1。重置電晶體TrA的第一端電連接到操作電壓VDD。重置電晶體TrA的第二端電連接到驅動電晶體Td的控制端。偏置電晶體TbB的第一端電連接到電路節點N1。偏置電晶體TbB的第二端電連接到可調諧裝置1020。可調諧裝置1020電連接於偏置電晶體TbB的第二端與電壓VSS之間。平滑電容器Cs並聯電連接到可調諧裝置1020。重置電晶體TrB並聯電連接到可調諧裝置1020。
在本揭露的實施例中，驅動電晶體Td可作為源極隨耦器放大器操作。補償電晶體Tc經配置以當補償電晶體Tc接通時使驅動電晶體Td形成二極體單元。偏置電晶體TbA和偏置電晶體TbB經配置以當接通偏置電晶體TbA和偏置電晶體TbB時，通過驅動電晶體Td將第一操作電壓（例如，操作電壓VDD）提供到可調諧裝置1020。重置電晶體TrA經配置以使驅動電晶體Td的控制端的電壓重置。重置電晶體TrB經配置以使可調諧裝置1020重置。在本揭露的實施例中，儲存電容器Cst經配置以保持用於驅動電晶體Td的控制端的電壓。在本揭露的實施例中，補償電晶體Tc的控制端和掃描電晶體Ts的控制端可接收掃描信號SS。偏置電晶體TbA的控制端和偏置電晶體TbB的控制端可接收偏置信號SB。重置電晶體TrA的控制端和重置電晶體TrB的控制端可接收重置信號SR。資料線DL可傳輸資料信號SD。
在本揭露的實施例中，電子裝置1000的電晶體可根據圖4的實施例操作。在本揭露的實施例中，偏置電晶體TbB可適於在重置周期PR和掃描周期PS期間切斷來自可調諧裝置1020的洩漏電流。重置電晶體TrB可適於在重置周期PR期間使可調諧裝置1020的偏置電壓重置。平滑電容器Cs可適於抑制由快速洩漏電流變化和在重置和掃描操作期間引起的電壓波動。
在本揭露的實施例中，恆定電壓源電路1010可有效地和自動地補償可調諧裝置1020的洩漏電流，且同時，也可補償驅動電晶體Td的閾值電壓Vth，使得可有效地維持可調諧裝置1020的偏置電壓（Vbias）。
圖11為根據本揭露的實施例的電子裝置的示意圖。參考圖11，電子裝置1100包含恆定電壓源電路1110、可調諧裝置1120以及資料線DL。恆定電壓源電路1110電連接到可調諧裝置1120和資料線DL。在本揭露的實施例中，恆定電壓源電路1110包含第一源極隨耦器電路1111_1、第二源極隨耦器電路1111_2、第一補償電晶體Tc1、第二補償電晶體Tc2、第一偏置電晶體Tb1、第二偏置電晶體Tb2、掃描電晶體Ts、第一儲存電容器Cst1以及第二儲存電容器Cst2。第一源極隨耦器電路1111_1包含第一驅動電晶體Td1。第二源極隨耦器電路1111_2包含第二驅動電晶體Td2。在本揭露的實施例中，第一驅動電晶體Td1、第一補償電晶體Tc1、第一偏置電晶體Tb1、掃描電晶體Ts、第二補償電晶體Tc2以及第二偏置電晶體Tb2為N型電晶體，諸如NMOS。在本揭露的實施例中，第二驅動電晶體Td2為P型電晶體，諸如PMOS。
在本揭露的實施例中，第一驅動電晶體Td1的第一端電連接到第一補償電晶體Tc1的第一端。第一驅動電晶體Td1的控制端電連接到第一補償電晶體Tc1的第二端。第一驅動電晶體Td1的第二端電連接到電路節點N1。第一偏置電晶體Tb1的第一端電連接到操作電壓VDD。第一偏置電晶體Tb1的第二端電連接到第一驅動電晶體Td1的第一端。第一儲存電容器Cst1的第一端電連接到操作電壓VDD，且第一儲存電容器Cst1的第二端電連接到第一補償電晶體Tc1的第二端和第一驅動電晶體Td1的控制端。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N1。
在本揭露的實施例中，第二驅動電晶體Td2的第一端電連接到電路節點N1。第二驅動電晶體Td2的第二端電連接到第二偏置電晶體Tb2的第一端和第二補償電晶體Tc2的第一端。第二驅動電晶體Td2的控制端電連接到第二補償電晶體Tc2的第二端。第二偏置電晶體Tb2的第一端電連接到第二驅動電晶體Td2的第二端。第二偏置電晶體Tb2的第二端電連接到電壓VSS。第二儲存電容器Cst2的第一端電連接到第二驅動電晶體Td2的控制端和第二補償電晶體Tc2的第二端，且第二儲存電容器Cst2的第二端電連接到電壓VSS。在本揭露的實施例中，可調諧裝置1120電連接於電路節點N1與射頻輸入節點N3之間。輸入電容器Cin並聯電連接到可調諧裝置1120，或等效於可調諧裝置1120的寄生電容。在本揭露的實施例中，射頻信號RF-in從射頻輸入節點N3傳輸到可調諧裝置1120。
在本揭露的實施例中，第一驅動電晶體Td1可作為源極隨耦器放大器操作。第一補償電晶體Tc1經配置以當第一補償電晶體Tc1接通時使第一驅動電晶體Td1形成二極體單元。第一偏置電晶體Tb1經配置以當第一偏置電晶體Tb1接通時將第一操作電壓（例如，操作電壓VDD）提供到第一驅動電晶體Td1。在本揭露的實施例中，第一儲存電容器Cst1經配置以保持用於第一驅動電晶體Td1的控制端的電壓。在本揭露的實施例中，第二驅動電晶體Td2可作為另一源極隨耦器放大器操作。第二補償電晶體Tc2經配置以當第二補償電晶體Tc2接通時使第二驅動電晶體Td2形成二極體單元。第二偏置電晶體Tb2經配置以當第二偏置電晶體Tb2接通時將第二操作電壓（例如，電壓VSS）提供到第二驅動電晶體Td2。在本揭露的實施例中，第二儲存電容器Cst2經配置以保持用於第二驅動電晶體Td2的控制端的電壓。在本揭露的實施例中，第一補償電晶體Tc1的控制端和掃描電晶體Ts的控制端可接收掃描信號SS。第一偏置電晶體Tb1的控制端可接收偏置信號SB。第二補償電晶體Tc2的控制端可接收掃描信號SS。第二偏置電晶體Tb2的控制端可接收偏置信號SB。在本揭露的實施例中，資料線DL可傳輸資料信號SD。
在本揭露的實施例中，電子裝置1100的操作方式可從上述實施例的描述推斷。在本揭露的實施例中，可調諧裝置1120可交替地以振蕩方式接收拉電流SC1和灌電流SC2，且輸入節點N3可在偏置周期PB期間接收射頻信號RF-in（AC信號），使得射頻信號RF-in可通過與輸入電容器Cin電容耦合（AC耦合）的電路節點N1的電壓Vdata（DC偏置電壓）來進行調製以生成可調諧裝置1120的經調製信號（DC+AC）。在本揭露的實施例中，電壓Vdata可比射頻信號RF-in的電壓高，且第一驅動電晶體Td1可通過相應地自動調整拉電流SC1來補償可調諧裝置1120的洩漏電流。洩漏電流的電流方向可朝向輸出到輸入節點N3。在本揭露的一個實施例中，射頻信號RF-in的電壓可比電壓Vdata高，且第二驅動電晶體Td2可通過相應地自動調整拉電流SC2來補償可調諧裝置1120的洩漏電流。洩漏電流的電流方向可朝向輸出到電路節點N1。
在本揭露的一個實施例中，恆定電壓源電路1110可有效地和自動地補償可調諧裝置1120的洩漏電流，且同時，也可補償第一驅動電晶體Td1和第二驅動電晶體Td2的閾值電壓Vth，使得可有效地維持可調諧裝置1120的偏置電壓（Vbias）。
另外，在本揭露的其他實施例中，射頻信號RF-in可被直流信號（direct current signal；DC-in）代替。直流信號（DC-in）可從輸入節點N3傳輸到可調諧裝置1120。在本揭露的其他實施例中，當電壓Vdata比直流信號（DC-in）的電壓高時，第一驅動電晶體Td1可通過相應地自動調整拉電流SC1來補償可調諧裝置1120的洩漏電流。洩漏電流的電流方向可朝向輸出到輸入節點N3。此外，在本揭露的其他實施例中，當直流信號（DC-in）的電壓比電壓Vdata高時，第二驅動電晶體Td2可通過相應地自動調整拉電流SC2來補償可調諧裝置1120的洩漏電流。洩漏電流的電流方向可朝向輸出到電路節點N1。
圖12為根據本揭露的實施例的電子裝置的示意圖。參考圖12，電子裝置1200包含恆定電壓源電路1210、可調諧裝置1220、平滑電容器Cs和資料線DL。恆定電壓源電路1210電連接到可調諧裝置1220和資料線DL。在本揭露的實施例中，恆定電壓源電路1210包含源極隨耦器電路1211、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts、重置電晶體Tr以及儲存電容器Cst，且源極隨耦器電路1211包含驅動電晶體Td。在本揭露的實施例中，驅動電晶體Td、補償電晶體Tc、偏置電晶體Tb、掃描電晶體Ts以及重置電晶體Tr為N型電晶體，諸如NMOS。在本揭露的實施例中，驅動電晶體Td的第一端電連接到補償電晶體Tc的第一端。驅動電晶體Td的控制端電連接到補償電晶體Tc的第二端。驅動電晶體Td的第二端電連接到電路節點N1。偏置電晶體Tb的第一端電連接到操作電壓VDD。偏置電晶體Tb的第二端電連接到驅動電晶體Td的第一端。儲存電容器Cst的第一端電連接到操作電壓VDD，且儲存電容器Cst的第二端電連接到補償電晶體Tc的第二端和驅動電晶體Td的控制端。在本揭露的一個實施例中，儲存電容器Cst的第二端可電連接到參考電壓。掃描電晶體Ts的第一端電連接到資料線DL。掃描電晶體Ts的第二端電連接到電路節點N1。可調諧裝置1220電連接於電路節點N1與接地電壓VSS之間。平滑電容器Cs並聯電連接到可調諧裝置1220。
在本揭露的實施例中，驅動電晶體Td可作為源極隨耦器放大器操作。補償電晶體Tc經配置以當補償電晶體Tc接通時使驅動電晶體Td形成二極體單元。偏置電晶體Tb經配置以當偏置電晶體Tb接通時將第一操作電壓（例如，操作電壓VDD）提供到驅動電晶體Td。儲存電容器Cst經配置以保持用於驅動電晶體Td的控制端的電壓。重置電晶體Tr經配置以使驅動電晶體Td的控制端的電壓重置。在本揭露的實施例中，補償電晶體Tc的控制端和掃描電晶體Ts的控制端可接收掃描信號SS。偏置電晶體Tb的控制端可接收偏置信號SB。重置電晶體Tr的控制端可接收重置信號SR。資料線DL可傳輸資料信號SD。
在本揭露的實施例中，恆定電壓源電路1210可有效地和自動地補償可調諧裝置1220的洩漏電流，且同時，也可補償驅動電晶體Td的閾值電壓Vth，使得可有效地維持可調諧裝置1220的偏置電壓（Vbias）。
圖13為根據本揭露的圖12的實施例的相關電壓和信號的時序圖。在本揭露的實施例中，重置周期PR1、重置周期PR2、掃描周期PS1、掃描周期PS2、偏置周期PB_1到偏置周期PB_(K+2)中的電子裝置1100的操作方式可從圖2的上述實施例的描述推斷，其中K為正整數。在本揭露的實施例中，例如從時間t1到時間t(n+2)的整個幀周期可具有交替地執行的多個偏置周期PB_1到偏置周期PB_(K+1)和多個保持周期(hold period)PH_1到保持周期PH_K，其中n為正整數。在保持周期PH_1到保持周期PH_K期間，偏置電晶體Tb、掃描電晶體Ts以及補償電晶體Tc分別通過具有低電壓準位的偏置信號SB和掃描信號SS斷開。換句話說，偏置電晶體Tb可周期性地斷開以減少偏置電晶體Tb和驅動電晶體Td的應力。此外，平滑電容器Cs可適於分別在保持周期PH_1到保持周期PH_K期間抑制偏置電壓降。除此以外，平滑電容器Cs也可應用到上述實施例的恆定電壓源電路中的每一者。
綜上所述，本揭露的電子裝置能夠有效地補償可調諧裝置的洩漏電流而不需要電子裝置以更高的刷新頻率操作，也不需要使用更大的儲存電容器。此外，在本揭露的一些實施例中，電子裝置也具有可有效地減少電晶體的應力的優勢。
對於本領域的技術人員將顯而易見的是，可在不脫離本揭露的範圍或精神的情況下對所公開的實施例作出各種修改和變化。鑒於前述內容，希望本揭露涵蓋修改和變化，只要所述修改和變化屬於所附申請專利範圍和其等效物的範圍內。
100、300、500、700、900、1000、1100、1200:電子裝置 110、310、510、710、910、1010、1110、1210:恆定電壓源電路 111、311、511、711、911、1011、1211:源極隨耦器電路 1111_1:第一源極隨耦器電路 1111_2:第二源極隨耦器電路 120、320、520、720、920、1020、1120、1220:可調諧裝置 Cin:輸入電容器 Cs:平滑電容器 Cst:儲存電容器 Cst1:第一儲存電容器 Cst2:第二儲存電容器 DL:資料線 N1、N2:電路節點 N3:射頻輸入節點 PB、PB_1到PB_(K+1)、PB_1到PB_(K+2):偏置周期 PH_1到PH_K:保持周期 PR、PR1到PR2:重置周期 PS、PS1、PS2:掃描周期 RF-in:射頻信號 SB、/SB:偏置信號 SC:拉電流/灌電流 SC1:拉電流 SC2:灌電流 SD:資料信號 SR、/SR:重置信號 SS、/SS:掃描信號 t1、t2、t3、t4、t5、t6、t7、t(n+2):時間 Tb、TbA、TbB:偏置電晶體 Tb1:第一偏置電晶體 Tb2:第二偏置電晶體 Tc:補償電晶體 Tc1:第一補償電晶體 Tc2:第二補償電晶體 Td:驅動電晶體 Td1:第一驅動電晶體 Td2:第二驅動電晶體 Tr、TrA、TrB:重置電晶體 Ts:掃描電晶體 Vd、Vg、VSS、Vs:電壓 Vdata:資料電壓 VDD:操作電壓 Vth:閾值電壓
圖1為根據本揭露的實施例的電子裝置的示意圖。 圖2為根據本揭露的圖1的實施例的相關電壓和信號的時序圖。 圖3為根據本揭露的實施例的電子裝置的示意圖。 圖4為根據本揭露的圖3的實施例的相關電壓和信號的時序圖。 圖5為根據本揭露的實施例的電子裝置的示意圖。 圖6為根據本揭露的圖5的實施例的相關電壓和信號的時序圖。 圖7為根據本揭露的實施例的電子裝置的示意圖。 圖8為根據本揭露的圖7的實施例的相關電壓和信號的時序圖。 圖9為根據本揭露的實施例的電子裝置的示意圖。 圖10為根據本揭露的實施例的電子裝置的示意圖。 圖11為根據本揭露的實施例的電子裝置的示意圖。 圖12為根據本揭露的實施例的電子裝置的示意圖。 圖13為根據本揭露的圖12的實施例的相關電壓和信號的時序圖。
100:電子裝置
110:恆定電壓源電路
111:源極隨耦器電路
120:可調諧裝置
Cst:儲存電容器
DL:資料線
N1:電路節點
SB:偏置信號
SC:拉電流
SD:資料信號
SR:重置信號
SS:掃描信號
Tb:偏置電晶體
Tc:補償電晶體
Td:驅動電晶體
Ts:掃描電晶體
Vd、Vg、VSS、Vs:電壓
Vdata:資料電壓
VDD:操作電壓

Claims (20)

  1. 一種電子裝置，包括： 一可調諧裝置，電連接到一電路節點；以及 一第一源極隨耦器電路，電連接到所述電路節點，且包括第一控制端和第一端， 其中所述第一控制端電連接到所述第一端。
  2. 如請求項1所述的電子裝置，還包括： 一第一重置電晶體，電連接到所述第一源極隨耦器電路的所述第一控制端。
  3. 如請求項1所述的電子裝置，其中電流從所述第一源極隨耦器電路傳輸到所述可調諧裝置。
  4. 如請求項1所述的電子裝置，其中電流從所述可調諧裝置傳輸到所述第一源極隨耦器電路。
  5. 如請求項1所述的電子裝置，其中所述第一源極隨耦器電路包括一第一驅動電晶體。
  6. 如請求項5所述的電子裝置，其中所述第一驅動電晶體為N型電晶體。
  7. 如請求項5所述的電子裝置，其中所述第一驅動電晶體為P型電晶體。
  8. 如請求項1所述的電子裝置，還包括： 一平滑電容器，並聯電連接到所述可調諧裝置。
  9. 如請求項1所述的電子裝置，還包括： 一第一補償電晶體，電連接到所述第一源極隨耦器電路的所述第一控制端和所述第一端。
  10. 如請求項1所述的電子裝置，還包括： 一第一偏置電晶體，電連接到所述第一源極隨耦器電路的所述第一端和一第一操作電壓。
  11. 如請求項1所述的電子裝置，還包括： 一第一儲存電容器，電連接到所述第一源極隨耦器電路的所述第一控制端。
  12. 如請求項1所述的電子裝置，還包括： 一第二源極隨耦器電路，電連接到所述電路節點， 其中所述第二源極隨耦器電路包括第二控制端和第二端，且所述第二控制端電連接到所述第二端。
  13. 如請求項12所述的電子裝置，其中所述第二源極隨耦器電路包括一第二驅動電晶體，其中所述第二驅動電晶體為N型電晶體或P型電晶體。
  14. 如請求項12所述的電子裝置，還包括： 一第二補償電晶體，電連接到所述第二源極隨耦器電路的所述第二控制端和所述第二端。
  15. 如請求項12所述的電子裝置，還包括： 一第二偏置電晶體，電連接到所述第二源極隨耦器電路的所述第二端和一第二操作電壓。
  16. 如請求項12所述的電子裝置，還包括： 一第二儲存電容器，電連接到所述第二源極隨耦器電路的所述第二控制端。
  17. 如請求項12所述的電子裝置，還包括： 一第二重置電晶體，電連接到所述第二源極隨耦器電路的所述第二控制端。
  18. 如請求項1所述的電子裝置，還包括： 一掃描電晶體，電連接到所述電路節點，其中所述掃描電晶體進一步電連接到一資料線。
  19. 如請求項1所述的電子裝置，還包括： 一第三重置電晶體，並聯電連接到所述可調諧裝置。
  20. 如請求項1所述的電子裝置，還包括： 一第三偏置電晶體，電連接於所述電路節點與所述可調諧裝置之間。
TW111122948A 2021-09-16 2022-06-21 電子裝置 TW202315320A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163244725P 2021-09-16 2021-09-16
US63/244,725 2021-09-16
US17/829,389 2022-06-01
US17/829,389 US20230077359A1 (en) 2021-09-16 2022-06-01 Electronic device

Publications (1)

Publication Number Publication Date
TW202315320A true TW202315320A (zh) 2023-04-01

Family

ID=83283123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111122948A TW202315320A (zh) 2021-09-16 2022-06-21 電子裝置

Country Status (4)

Country Link
US (1) US20230077359A1 (zh)
EP (1) EP4152614A1 (zh)
CN (1) CN115826668A (zh)
TW (1) TW202315320A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL174205C (nl) * 1975-03-20 1984-05-01 Matsushita Electric Ind Co Ltd Elektronische kanalenkiezer.
US4095282A (en) * 1976-11-23 1978-06-13 Westinghouse Electric Corp. Memory including varactor circuit to boost address signals
GB0401035D0 (en) * 2004-01-17 2004-02-18 Koninkl Philips Electronics Nv Active matrix display devices
JP2010085474A (ja) * 2008-09-29 2010-04-15 Sony Corp 表示パネルモジュール及び電子機器
US8633873B2 (en) * 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
JP6128738B2 (ja) * 2012-02-28 2017-05-17 キヤノン株式会社 画素回路及びその駆動方法
US9741286B2 (en) * 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
CN104821150B (zh) * 2015-04-24 2018-01-16 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
US11030942B2 (en) * 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
CN110010072A (zh) * 2018-01-05 2019-07-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US10455653B1 (en) * 2018-08-09 2019-10-22 Innolux Corporation LED driving circuits
US11120733B2 (en) * 2019-05-17 2021-09-14 Innolux Corporation Display device switched to different driving modes according to gray level
CN112086071B (zh) * 2020-09-30 2022-10-25 京东方科技集团股份有限公司 显示面板、其驱动方法及显示装置
CN114566519A (zh) * 2020-11-27 2022-05-31 京东方科技集团股份有限公司 显示基板以及显示装置

Also Published As

Publication number Publication date
CN115826668A (zh) 2023-03-21
EP4152614A1 (en) 2023-03-22
US20230077359A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US11763740B2 (en) Signal generation circuit, signal generation method, signal generation module and display device
US20190164483A1 (en) Pixel compensation circuit and method of driving the same, display panel, and display device
US20230410729A1 (en) Pixel circuit, driving method of pixel circuit, and display panel
US10424246B2 (en) Pixel circuit and method for driving pixel circuit
US20220319426A1 (en) Pixel driving circuit and driving method therefor, display panel and driving method therefor
US8648849B2 (en) Buffer circuit
JP2017215906A (ja) シリーズレギュレータ及び半導体集積回路
CN113436581A (zh) 像素驱动电路、驱动方法及显示面板
US20170213500A1 (en) Controllable voltage source, shift register and unit thereof, and display
CN113421528A (zh) 驱动电路、驱动方法和显示装置
US7777549B2 (en) Level shifter circuit
US20240038160A1 (en) Pixel circuit and display device
US9628079B2 (en) Level shifter circuit
TW202315320A (zh) 電子裝置
US10771056B2 (en) Switch circuit and high-speed multiplexer-demultiplexer
US20240355244A1 (en) Electronic device for driving tunable device
EP4187782A1 (en) Electronic device
TWI795671B (zh) 射頻裝置及其電壓產生裝置
US20230387910A1 (en) Electronic device
US11888470B2 (en) Electronic device
CN206301582U (zh) 一种像素电路、显示面板及显示装置
US6504416B1 (en) High linearity, low power voltage controlled resistor
US11972734B1 (en) Pixel driving circuit and display panel
US11551607B1 (en) Electronic device
EP4191571A1 (en) Electronic device