TW202310159A - 積體晶片 - Google Patents

積體晶片 Download PDF

Info

Publication number
TW202310159A
TW202310159A TW111114649A TW111114649A TW202310159A TW 202310159 A TW202310159 A TW 202310159A TW 111114649 A TW111114649 A TW 111114649A TW 111114649 A TW111114649 A TW 111114649A TW 202310159 A TW202310159 A TW 202310159A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
metal
pair
barrier layer
Prior art date
Application number
TW111114649A
Other languages
English (en)
Inventor
黃心巖
羅廷亞
李劭寬
鄧志霖
李承晉
眭曉林
張孝慷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/412,403 external-priority patent/US12002749B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310159A publication Critical patent/TW202310159A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露之一些實施例係關於一種積體晶片，包括半導體基板及位於其上之介電層。一對金屬線設置於介電層上，且彼此被一空腔橫向隔開。阻障層結構沿著此對金屬線最相鄰的多個內側壁延伸，使上述空腔由阻障層結構的多個內側壁及介電層的頂表面所定義。

Description

積體晶片
本發明實施例是關於半導體技術，特別是關於一種具有阻障層及氣隙架構的積體晶片。
隨著半導體積體電路（ICs）之尺寸及部件大小微縮，組成積體電路之元件的密度亦隨之增加，而各元件間之間隔則減少。此種間隔的減少尤其受到微影製程（photolithography）之光繞射、遮罩對準（mask alignment）、隔離製程（isolation）及裝置性能等因素之限制。隨著任兩鄰近導電部件間的距離縮短，製造之複雜度及製造失誤之風險亦隨之提升。此外，因積體電路之工作電壓並未隨部件尺寸同步減少，導致裝置內之電場上升。內連線間之電容及各層間擴散通常會上升，這導致功耗及時間延遲之上升，而導致裝置性能衰退。
本發明實施例提供一種積體晶片，包括：半導體基板；介電層，設置於半導體基板上；一對金屬線，設置於介電層上，且彼此被空腔隔開；阻障層結構，沿著此對金屬線的最相鄰多個側壁延伸，使上述空腔由阻障層結構的多個內側壁及介電層的頂表面所定義。
本發明實施例提供一種半導體結構，包括：半導體基板；介電層，設置於半導體基板上；第一導孔，設置於上述介電層內且自半導體基板延伸至第一金屬蓋的底表面，第一金屬蓋自第一導孔的頂表面延伸至介電層的頂表面；黏著層結構，設置於第一金屬蓋上；金屬線，自黏著層結構延伸至第二導孔；第一對阻障層結構，自介電層上方，沿著黏著層結構及金屬線的多個側壁至金屬線的頂部設置；以及第二對阻障層結構，以一對空腔與第一對阻障層結構分隔，其中該對空腔係沿著介電層的頂表面、第二對阻障層結構的多個內側壁、及第一對阻障層結構的多個外側壁。
本發明實施例提供一種半導體結構之形成方法，包括：形成介電層於半導體基板上；形成金屬層於介電層上方；形成硬遮罩層於金屬層上；圖案化金屬層及硬遮罩層以露出介電層的頂表面，並定義一對金屬線，各金屬線彼此橫向隔開；沿著介電層的頂表面及硬遮罩層的頂表面與多個側壁形成阻擋結構，而該對金屬線的多個內側壁保持露出；當阻擋結構存在時，沿著該對金屬線的多個內側壁選擇性地形成阻障層結構；以及移除阻擋結構以形成空腔，上述空腔係由介電層的頂表面及阻障層結構的多個內側壁所定義。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本揭露實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
積體電路包含複數個設置於半導體基板之上及／或之內的半導體裝置（例如：電晶體、記憶體裝置等）。為了達成所欲之電路組態，這些半導體裝置藉由互連結構（interconnect structure）彼此相連於半導體基板上。所述互連結構可包含設置於層間介電質（inter-level dielectric, ILD）結構內之水平金屬線及垂直導孔。倘缺乏防範措施，則於積體電路製造及／或運作時，上述金屬線及／或垂直導孔之金屬可能向外擴散至積體電路的其他部分，導致層間介電層（ILD layer）更快發生時間依賴性介電層崩潰（time-dependent dielectric breakdown, TDDB）。為減緩金屬擴散，通常於金屬線及導孔之外表面附近，設有例如金屬氮化物之阻障層結構。在一些情況下，阻障層結構亦可能延伸於應彼此隔離之相鄰金屬部件之間。然而，本揭露理解到此種阻障層可能累積金屬離子及／或另外作為相鄰金屬部件間之潛在電流洩露途徑（current leakage path），導致可靠性之疑慮。
本揭露之各實施例係關於一種具備互連結構的積體晶片，此互連結構包括一對彼此隔離的金屬線。此對金屬線設置於介電層上，且彼此被空腔橫向隔開。一阻障層結構位於該對金屬線最相鄰的多個側壁，使上述空腔的外緣係由阻障層結構的多個內側壁所定義。因此，在積體晶片製造及／或運作時，上述阻障層結構有助於限制該對金屬線之金屬向外擴散至晶片的其他部分，從而改善製造之產率及／或長期可靠性。儘管所述阻障層結構沿著該對金屬線最相鄰之多個側壁延伸，此阻障層結構並未延伸於介電層的頂表面，故空腔的下表面係由介電層的頂表面所定義。因此，介電層頂表面不存在阻障層，避免了阻障層在最終裝置內作為電流洩露途徑之可能。另外，所述空腔的頂部被一介電襯件所定義，此介電襯件延伸於阻障層結構之內側壁之間的空腔頂部之上。所述空腔具有低介電常數，並可能被例如空氣、氮氣、氧氣或其他合適之低介電常數氣體所充填。再者，此空腔之低介電常數減少了該對金屬線間不想要的電容及電場。因此，減緩了積體晶片內發生TDDB故障之風險。
第1圖顯示一些實施例中積體晶片100的剖面示意圖。積體晶片100包括設置有複數個半導體裝置（未顯示）之一半導體基板102。半導體裝置藉由位於半導體基板102上之互連結構103彼此相連。互連結構103包括水平金屬線及延伸通過層間介電質結構（ILD structure）的垂直導孔，以將各半導體裝置連結在一起。因此，第1圖包括下層間介電層105，其包含下導孔層107及下金屬層109；以及上層間介電層111，其包含上導孔層113及上金屬層115。可以理解的是，此些金屬層及導孔層可以對應於任何金屬層（例如：金屬0、金屬1、金屬2、金屬3）或任何導孔層（例如：導孔0、導孔1、導孔2、導孔3），因此第1圖之互連結構僅係一範例。
下金屬層109包含複數個金屬線，且各金屬線彼此電性隔離。尤其，下金屬層109包括一對金屬線108、126，且有一阻障層結構120沿著該對金屬線108、126的多個內側壁向上延伸。該對金屬線108、126與阻障層結構120被空腔118隔開。該對金屬線108、126、阻障層結構120及空腔118可以被設置於下介電層104之上，以及上介電層112之下。阻障層結構120可以降低互連結構103內導體部件間的金屬擴散效應，從而改善積體晶片100的性能及可靠性。再者，雖然第1圖顯示空腔118僅位於下層間介電層105之下金屬層109內，在其他實施例中，其他金屬層及其他層間介電層（例如：上層間介電層111、上金屬層115）亦可能包括類似於空腔118之複數個空腔。另外，第三金屬線134亦被另一空腔136及阻障層結構138與金屬線126隔開。
在一些實施例中，半導體基板102例如可為或包括塊材矽（bulk silicon）、絕緣層上矽（silicon-on-insulator, SOI）基板或其他合適之材料。下介電層104（在一些實施例中亦可能被稱為第一介電層）延伸於半導體基板102上，且第一導孔（或接觸件）114自半導體基板102之頂表面延伸至下介電層104之頂表面。
該對金屬線108、126設置於下介電層104上，且彼此被另一空腔118橫向隔開，金屬線126並電耦合第一導孔114。阻障層結構120自下介電層104沿著該對金屬線108、126最相鄰之多個側壁延伸，使空腔118被阻障層結構120的多個內側壁及下介電層104的頂表面所定義。在一些實施例中，阻障層結構120例如可為或包括鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、 氮化鉭（TaN）或其他金屬氮化物。
一U型介電襯件122延伸於阻障層結構120多個內側壁之間之空腔118的頂部上，並自空腔118的頂表面延伸至阻障層結構120的頂表面。介電襯件122例如可為或包括二氧化矽（SiO 2）、碳氧化矽（SiOC）、氮氧化矽（SiO xN y）、氮化碳矽（silicon carbon nitride, SiCN）、或其類似物。空腔118例如可為或包括空氣、氮氣、氧氣或一些其他合適之低介電常數氣體。介電蓋124設置於介電襯件122之內，並自介電襯件122的第一頂表面延伸至阻障層結構120的頂表面。介電蓋124例如可為或包括矽基材料，如：二氧化矽（SiO 2）、碳氧化矽（SiOC）、氮碳化矽（silicon carbonitride, SiCN）、氮化矽（Si 3N 4）、氮氧化碳矽（SiCON）、碳化矽（SiC）、氮氧化矽（SiO xN y）、氮化碳矽（silicon carbon nitride, SiCN）、氮氧化矽（SiON）或其他低k值材料，如：摻碳氧化物（如：SiCOH）或其介電常數為2～3.6且孔隙率為0.1%～40%之類似物。一般而言，介電襯件122比介電蓋124具備更高之結構完整性，介電蓋124則具備較低之介電值，使介電襯件122於空腔118上提供良好的結構完整性，且介電襯件122與介電蓋124共同提供結構完整性與電氣絕緣（低介電常數）之良好平衡。
上介電層112（在一些實施例中亦可能被稱為第二介電層）設置於該對金屬線108、126、阻障層結構120、介電襯件122及介電蓋124之上。第二導孔132設置於上介電層112之內，並電耦合金屬線126至上金屬線130。在一些實施例中，下介電層104及上介電層112例如可為或包括二氧化矽（SiO 2）、低k值介電材料、極低k值介電材料、或其類似物。在一些實施例中，該對金屬線108、126、第一導孔114及第二導孔132例如可為或包括銅（Cu）、釕（Ru）、鎢（W）、鈷（Co）、鈦（Ti）、鋁（Al）、鉬（Mo）、鉻（Cr）、錳（Mn）、銠（Rh）、銥（Ir）、鎳（Ni）、鉛（Pb）、鉑（Pt）、銀（Ag）、金（Au）、或其類似物。
該對金屬線108、126彼此被空腔118、阻障層結構120及介電襯件122隔開。再者，由於阻障層結構120被空腔118隔開，故其並不連續，並也減輕了阻障層結構120可能促進金屬擴散之影響。再者，在該對金屬線108、126之間有一取決於空腔118之電容。低介電常數之空腔118幫助降低了該對金屬線108、126之間不想要的電容及電場，防止了影響積體晶片100交換速度之電阻電容延遲（resistive-capacitive delays, RC delays）。因此，積體晶片100內之TDDB故障亦被減緩。
第2圖顯示一些實施例中積體晶片200的剖面示意圖。積體晶片200具有一對金屬線108、126，以及阻障層結構120沿著該對金屬線108、126的多個內側壁延伸。該對金屬線108、126被空腔118及阻擋層212隔開，且阻障層結構120的底表面位於阻擋層212之上。積體晶片200較第1圖所述內容，顯示出附加的實施例，以及關於阻擋層212隔開該對金屬線108、126，並位於下介電層104與阻障層結構120之間的替代實施例。
積體晶片200包括半導體裝置210，設置於半導體基板102內。在一些實施例中，半導體裝置210包括設置於半導體基板之內的源極／汲極區204、202。半導體裝置210可能進一步包括位於半導體基板102之上、源極／汲極區204、202之間的閘極介電層206，以及位於所述閘極介電層上方之閘極208。閘極介電層206及閘極208設置於下介電層104之內。第一導孔114自閘極208延伸至第一金屬蓋116的底表面。第一金屬蓋116自第一導孔114的頂表面延伸至下介電層104的頂表面。
黏著層結構106及阻擋層212設置於下介電層104上，且黏著層結構106彼此被阻擋層212橫向隔開。在一些實施例中，黏著層結構106例如可為或包括鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、 氮化鉭（TaN）或其他金屬氮化物。在一些實施例中，阻擋層212可以係一連續層以定義空腔118的下表面，然而，在其他實施例中，阻擋層212僅係「斑點狀的（blotchy）」或「斑塊狀的（patchy）」殘留物（residue），表示阻擋層212包括一系列斑塊或斑點，並僅覆蓋至少一部份而非全部之下介電層104的上表面，藉以定義空腔118的底部。舉例而言，在一些實施例中，阻擋層212可能包括不同形狀或尺寸（例如：隨機的形狀及尺寸）的斑塊，且這些斑塊在空腔118之下覆蓋下介電層10%－90%之上表面。在其他實施例（如圖所示之實施例）中，阻擋層212可覆蓋空腔118 100%之下表面；及在其他實施例中，可能並不存在阻擋層212，使阻障層結構120的下表面與下介電層104的上表面被空腔118隔開。
在一些實施例中，阻擋層212可為或包括丁基三乙氧基矽烷、環己基三甲氧基矽烷、環戊基三甲氧基矽烷、十二烷基三乙氧基矽烷、十二烷基三甲氧基矽烷、癸基三乙氧基矽烷、二甲氧基（甲基）正辛基矽烷、三乙氧基乙基矽烷、乙基三甲氧基矽烷、己基三甲氧基矽烷、己基三乙氧基矽烷、十六烷基三甲氧基矽烷、十六烷基三乙氧基矽烷、三乙氧基甲基矽烷、三甲氧基（甲基）矽烷、甲氧基（二甲基）十八烷基矽烷、甲氧基（二甲基）正辛基矽烷、十八烷基三乙氧基矽烷、三乙氧基正辛基矽烷、十八烷基三甲氧基矽烷、三甲氧基（丙基）矽烷、三甲氧基正辛基矽烷、三乙氧基（丙基）矽烷、甲烷、乙烷、丙烷、丁烷、戊烷、己烷、庚烷、辛烷、壬烷、癸烷、十一烷、十二烷、十五烷、十六烷、或其類似物。
一對金屬線108、126分別設置於黏著層結構106上，且該對金屬線108、126之多個最外側壁與黏著層結構106之多個最外側壁對準。在一些實施例中，其中一金屬線126透過其中一黏著層結構106（例如：中間），電耦合至第一導孔114。
阻障層結構120延伸自阻擋層212的頂表面，且沿著黏著層結構106最相鄰的多個側壁及該對金屬線108、126最相鄰的多個側壁延伸，並被空腔118橫向隔開。空腔118係由阻障層結構120的多個內側壁及阻擋層212的頂表面所定義。在一些實施例中，阻擋層212可以在橫向不連續，且空腔118可以延伸於可為不連續的阻擋層212之一個或多個區域之間，並向下延伸至下介電層104的一頂表面（未顯示）。
介電襯件122延伸於空腔118的頂部，空腔118位於阻障層結構120的多個內側壁之間。介電襯件122包括一介電襯件下部，此下部橫向延伸於空腔118的上部；以及一對介電襯件上部，此些上部沿著阻障層結構120的多個內側壁延伸至阻障層結構120的頂表面。介電蓋124設置於介電襯件122的多個內側壁之內，且自介電襯件122的第一頂表面延伸至阻障層結構120的頂表面。
一或多個第二金屬蓋128設置於一或多對金屬線108、126之上。上述一或多個第二金屬蓋128橫向延伸於一或多對金屬線108、126的多個側壁之間。在一些實施例中，第一金屬蓋116及一或多個第二金屬蓋128例如可為或包括銅（Cu）、釕 （Ru）、鎢（W）、鈷（Co）、鉻（Cr）、錳（Mn）、銠（Rh）、銥（Ir）、鎳（Ni）、鉛（Pb）、鉑（Pt）、銀（Ag）、金（Au）、或其類似物。
第二導孔132設置於蝕刻停止層110及上介電層112之內，且耦合金屬線126至上金屬線130。蝕刻停止層110位於一或多個第二金屬蓋128、阻障層結構120的頂表面、介電襯件122的頂表面、及介電蓋124的頂表面上方。上介電層112位於蝕刻停止層110上方。在一些實施例中，蝕刻停止層例如可為或包括氮化物（例如：氮化矽）或其類似物。
第3圖顯示一些實施例中積體晶片300的剖面示意圖。積體晶片300具有一對金屬線108、126、黏著層結構106、阻障層結構120、空腔118、介電襯件122及介電蓋124等上述元件之替代輪廓。除了該對金屬線108、126、黏著層結構106、阻障層結構120、空腔118、介電襯件122及介電蓋124之外，積體晶片300與第2圖所述之所有實施例享有相同的描述。
積體晶片300包括設置於下介電層104上的黏著層結構106，且黏著層結構106彼此被空腔118橫向隔開。一對金屬線108、126設置於黏著層結構106上，且該對金屬線108、126的多個最外側壁與黏著層結構106的多個最外側壁對準。該對金屬線108、126的頂部具有第一寬度w1，且該對金屬線108、126的底部具有第二寬度w2，第二寬度w2大於第一寬度w1。黏著層結構106的頂部具有第二寬度w2，且黏著層結構106的底部具有第三寬度w3，第三寬度w3大於第二寬度w2。因此，該對金屬線108、126及黏著層結構106的多個最相鄰側壁相對於彼此呈一角度，使多個最相鄰側壁的底部比其頂部更接近彼此。該對金屬線108、126的最相鄰側壁及黏著層結構106的最相鄰側壁相對於下介電層104之輪廓，可以呈70至90度角。
阻障層結構120自該對金屬線108、126的頂表面，沿著黏著層結構106最相鄰的多個側壁及該對金屬線108、126最相鄰的多個側壁，延伸至下介電層104的頂表面上方。阻障層結構120的底表面及下介電層104的頂表面被空腔118隔開，且空腔係由下介電層104的頂表面、阻障層結構120的頂表面及阻障層結構120的多個內側壁所定義。阻障層結構120的多個內側壁呈一角度，以配合該對金屬線108、126最相鄰多個側壁的輪廓。
第4圖顯示第3圖A-A’切面的上視圖400。上視圖400顯示該對金屬線108、126被阻障層結構120及空腔118橫向隔開，且阻障層結構120及空腔118沿著該對金屬線108、126形成的路徑延伸。
積體晶片300進一步包括介電襯件122延伸於空腔118的頂部，空腔118位於阻障層結構120的多個內側壁之間。介電襯件122包括介電襯件下部，此下部橫向延伸於空腔118的上部；以及一對介電襯件上部，此些上部沿著阻障層結構120的多個內側壁延伸至阻障層結構120的頂表面。介電襯件122的底表面位於黏著層結構106的頂表面之上。介電蓋124設置於介電襯件122的多個內側壁之內，且自介電襯件122的第一頂表面延伸至阻障層結構120的頂表面。介電襯件122的多個側壁及介電蓋124的多個側壁呈一角度，以配合該對金屬線108、126最相鄰多個側壁的輪廓。
第5圖顯示第3圖B-B’切面的上視圖500。上視圖500顯示該對金屬線108、126被阻障層結構120、介電襯件122及介電蓋124隔開，且阻障層結構120、介電襯件122及介電蓋124沿著該對金屬線108、126所形成的路徑延伸。
可以理解的是，相對於積體晶片100、200及300之其他部分，阻障層結構120、空腔118、該對金屬線108、126、黏著層結構106、介電襯件122、及介電蓋124，可以採用第1-3圖所示之型態的任意組合。
第6-19圖顯示一些實施例中積體晶片之形成方法的剖面圖。上述積體晶片具有一對金屬線108、126、沿著該對金屬線多個內側壁延伸的阻障層結構120、及空腔118隔開該對金屬線108、126與阻障層結構120。雖然第6-19圖所示之剖面圖600-1900被描述及參照為一方法，可以理解的是，第6-19圖所示之結構並不限於以上述方法形成，而可能獨立於此方法而成。再者，雖然第6-19圖係以一系列步驟所描述，可以理解的是，此些步驟並不限制在一些實施例中改變步驟之順序，且揭露之方法亦可能應用於其他結構。在其他實施例中，所圖示及／或描述之一些步驟可能被完全或部分省略。此外，第1-5圖所描繪之替代實施例亦可能取代第6-19圖之實施例，即使它們未被顯示。
如第6圖所示之剖面圖600，在下介電層104內，形成第一導孔114於半導體裝置210上，以及形成第一金屬蓋116於第一導孔上。
在一些實施例中，形成第一導孔114之單鑲嵌製程可包括：沉積下介電層104（例如：藉由化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）等）於半導體基板102上。圖案化下介電層104，以於下介電層104內定義下半導體部件開口。沉積一半導體材料（例如：藉由PVD、CVD、ALD等）於下半導體部件開口之內。再者，藉由另一沉積製程（例如：藉由PVD、CVD、ALD等）， 將第一金屬蓋116於第一金屬導孔114上沉積至厚度範圍介於2~50埃，並進行平坦化製程（例如：化學機械平坦化（CMP）製程等），使第一金屬蓋116自第一導孔114的頂表面延伸至下介電層104的頂表面。
沉積黏著層602於下介電層104及第一金屬蓋116上。在一些實施例中，黏著層602可例如藉由PVD、CVD、ALD沉積，或其他合適之成長或沉積製程，至厚度範圍介於2~100埃。在一些實施例中，黏著層602例如可為或包括鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、或其他金屬氮化物。沉積金屬層604於黏著層602上。在一些實施例中，金屬層604可例如藉由PVD、CVD、ALD沉積，或提他合適之成長或沉積製程。在一些實施例中，第一導孔114及金屬層604之厚度範圍可以介於50~500埃。沉積硬遮罩層606於金屬層604上。在一些實施例中，金屬層604可例如藉由PVD、CVD、ALD沉積，且可為或包括一矽基材料，例如氮化矽。
如第7圖所示之剖面圖700，在黏著層602（參照第6圖）、金屬層604（參照第6圖）及硬遮罩層606（參照第6圖）上進行圖案化製程，從而形成空腔開口702、黏著層結構106、金屬線108、126及硬遮罩706，並露出下介電層104的頂表面、金屬線108、126的多個側壁、黏著層結構106的多個側壁、及空腔開口702。圖案化製程可例如包括任一微影及蝕刻製程。在一些實施例（未顯示）中，光阻層形成於黏著層602（參照第6圖）上。上述光阻層被可接受的微影技術圖案化，以顯影出曝光後光阻。搭配曝光後光阻，進行蝕刻製程將曝光後光阻之圖案轉移至其下的層（例如：黏著層602（參照第6圖）、金屬層604（參照第6圖）及硬遮罩層606（參照第6圖）），以定義空腔開口702。蝕刻製程可包括濕式蝕刻製程、乾式蝕刻製程或其他合適之蝕刻製程。
如第8圖所示之剖面圖800，選擇性地沉積阻擋層802於硬遮罩706的頂表面及多個側壁上，並進一步將其選擇性地沉積於下介電層104的頂表面，下介電層104露出於空腔開口702，然而，阻擋層802並未形成於金屬線108、126之表面。在一些實施例中，阻擋層802例如可為或包括丁基三乙氧基矽烷、環己基三甲氧基矽烷、環戊基三甲氧基矽烷、十二烷基三乙氧基矽烷、十二烷基三甲氧基矽烷、癸基三乙氧基矽烷、二甲氧基（甲基）正辛基矽烷、三乙氧基乙基矽烷、乙基三甲氧基矽烷、己基三甲氧基矽烷、己基三乙氧基矽烷、十六烷基三甲氧基矽烷、十六烷基三乙氧基矽烷、三乙氧基甲基矽烷、三甲氧基（甲基）矽烷、甲氧基（二甲基）十八烷基矽烷、甲氧基（二甲基）正辛基矽烷、十八烷基三乙氧基矽烷、三乙氧基正辛基矽烷、十八烷基三甲氧基矽烷、三甲氧基（丙基）矽烷、三甲氧基正辛基矽烷、三乙氧基（丙基）矽烷、甲烷、乙烷、丙烷、丁烷、戊烷、己烷、庚烷、辛烷、壬烷、癸烷、十一烷、十二烷、十五烷、十六烷、或其類似物。阻擋層802可能選擇性地接合於矽基材料（例如：SiO 2、Si 3N 4、SiCN、SiCO、SiCON、SiON）表面，或其類似物， 例如：硬遮罩706及下介電層104。上述阻擋層802之選擇性接合製程，可包括藉由CVD、ALD、旋塗式製程（spin-on process）、熱浸法（dipping process）或透過遠程電漿反應（reaction through remote plasma process），以進行表面處理製程，使阻擋層802厚度範圍介於2~50埃。
如第9圖所示之剖面圖900，沿著金屬線108、126露出且最相鄰的多個側壁及黏著層結構106露出且最相鄰的多個側壁，選擇性地沉積阻障層120於阻擋層802（如：沉積於下介電層104頂表面上之阻擋層802）的頂表面與阻擋層802（如：沉積於硬遮罩706的多個側壁上之阻擋層802）的底表面之間。上述阻障層結構120之選擇性沉積，使空腔702被阻障層結構120的多個側壁橫向隔開。在一些實施例中，阻障層結構可包括氮化鉭（TaN）或氮化鈦（TiN），並可例如藉由PVD、CVD、ALD、或類似所述之方式選擇性地沉積，使其厚度範圍介於2~100埃。
如第10圖所示之剖面圖1000，移除阻擋層802（參照第9圖），並以熱降解聚合物1002充填空腔開口702（參照第9圖）。在一些實施例中，阻擋層802（參照第9圖）可例如藉由化學清洗製程（chemical wash process）或其他移除製程移除。阻擋層802（參照第9圖）之移除，露出了硬遮罩706的頂表面及多個側壁、阻障層結構120的頂表面及底表面、黏著層結構106的多個側壁、及位於空腔開口702（參照第9圖）（未顯示）內之下介電層104的頂表面。在一些實施例中，在阻障層結構120的底表面與下介電層104的頂表面之間，可能有厚度介於0.5~3奈米之氣隙。在一些實施例中，如第2圖所描述，位於下介電層104與阻障層結構120間之阻擋層802（參照第9圖）可能沒有被移除，或阻擋層802（參照第9圖）可能沒有被完全移除，且一些阻擋層802（參照第9圖）之材料可能留在阻障層結構120、黏著層結構106的多個側壁、及下介電層104上。在一些實施例中，下介電層104與阻障層結構120間殘留的阻擋層802（參照第9圖）之厚度範圍可以介於0.5~3奈米。
熱降解聚合物1002沉積於空腔開口702（參照第9圖）之內、下介電層104的頂表面、黏著層106的多個側壁、阻障層結構120的多個底表面、多個側壁與頂表面、及硬遮罩706的多個頂表面與多個側壁之上。在一些實施例中，熱降解聚合物1002例如可為或包括由碳、氧、氮、氫所構成之有機化合物，或其他有機材料。在一些實施例中，熱降解聚合物1002可例如藉由 CVD、ALD、電漿增強化學氣相沉積（PECVD）、電漿增強原子層沉積（PEALD）、分子層沉積（MLD）、旋塗式製程、或類似上述之方式選擇性沉積，使其厚度範圍介於2~1000埃。
如第11圖所示之剖面圖1100，減少熱降解聚合物1002的高度，使其位於阻障層結構120的頂表面及底表面之間，從而露出硬遮罩706的頂表面與多個側壁，以及阻障層結構120的頂表面與多個側壁。在一些實施例中，熱降解聚合物1002之沉積高度，可能係由熱凹蝕製程（thermal recess process）或透過一或多次烘烤（thermal baking）與紫外光固化（UV curing）的回蝕刻製程（etch back process）所控制。熱降解聚合物1002之高度減少後，凹槽1102形成於阻障層結構120的最相鄰多個側壁與硬遮罩706之間。
如第12圖所示之剖面圖1200，沿著硬遮罩706的多個頂表面與多個側壁、阻障層結構120的多個頂表面與多個側壁、及凹槽1102內之熱降解聚合物1002的多個頂表面，沉積介電襯層1202。在一些實施例中，介電襯層1202例如可為或包括多孔的SiO 2、SiOC、SiON、SiCN、SiCON、或其類似物。在一些實施例中，介電襯層1202例如可藉由PVD、CVD、ALD、PECVD、PEALD、或其他合適之製程沉積，致其厚度範圍介於2~100埃。
如第13圖所示之剖面圖1300，移除熱降解聚合物1002（參照第12圖）。在一些實施例中，熱降解聚合物1002（參照第12圖）例如可藉由包括一或多個烘烤或紫外光固化之燒除製程（burn out process），或包括透過多孔介電襯層1202移除熱降解聚合物1002（參照第12圖）之其他熱製程所移除。移除熱降解聚合物1002（參照第12圖）後，藉由下介電層104的頂表面、黏著層結構106的多個側壁、阻障層結構120的底表面與多個側壁、及介電襯層1202的底表面，定義空腔118。
如第14圖所示之剖面圖1400，沉積介電蓋層1402於介電襯層1202的頂表面。在一些實施例中，介電蓋層1402例如可為或包括矽基材料，如：SiOC、SiCN、 Si 3N 4、SiCON、SiO 2、SiC、SiON或其他低k值材料，如：摻碳氧化物（如：SiCOH）、或其介電常數為2~3.6且孔隙率為0.1%~40%之類似物。在一些實施例中，介電蓋層1402可例如藉由CVD、ALD、PECVD、PEALD、或其他合適之沉積製程，致其厚度範圍介於2~1000埃。
如第15圖所示之剖面圖1500，平坦化硬遮罩706（參照第14圖）、介電襯層1202（參照第14圖）及介電蓋層1402（參照第14圖），以形成介電襯件122及介電蓋124。在一些實施例中，硬遮罩706（參照第14圖）及介電襯層1202（參照第14圖）可例如藉由CMP製程或其他合適之移除製程而平坦化。形成介電襯件122及介電蓋124，使介電襯件122的多個頂表面及介電蓋124的多個頂表面位於金屬線108、126的頂表面。
如第16圖所示之剖面圖1600，藉由沉積及圖案化一金屬蓋層（未顯示），形成第二金屬蓋128於金屬線108、126、阻障層結構120、介電襯件122及介電蓋124上。沉積蝕刻停止層110於第二金屬蓋128、阻障層結構120、介電襯件122、及介電蓋124之上。沉積第二介電層1062於蝕刻停止層110上，並沉積硬遮罩層1604於上述第二介電層1602上。在一些實施例中，金屬蓋層、蝕刻停止層110、第二介電層1602、及硬遮罩層1604可例如藉由CVD、ALD、PVD、或其他合適之沉積製程所沉積。在一些實施例中，第二金屬蓋128可例如藉由濕式蝕刻製程、乾式蝕刻製程、或其他合適之蝕刻製程所形成。在一些實施例中，蝕刻停止層110例如可為或包括氮化物（如：氮化矽）、碳化物（如：碳化矽）、或其類似物。在一些實施例中，硬遮罩層1604例如可為或包括矽基材料。
如第17圖所示之剖面圖1700，圖案化硬遮罩層1604、第二介電層1602、蝕刻停止層110、及第二金屬蓋128（中間）。因此，露出硬遮罩層1604的多個側壁、第二介電層1602的多個側壁及蝕刻停止層110的多個側壁。金屬線126的頂表面與阻障層結構120（沿著金屬線126多個側壁之中間二者）的頂面亦被露出，從而形成開口1702。
如第18圖所示之剖面圖1800，藉由沉積頂金屬層1802以充填開口1702。頂金屬層1802係沿著金屬線126的頂表面、阻障層結構120（沿著金屬線126多個側壁之中間二者）的頂表面、蝕刻停止層110的多個側壁、第二介電層1602的多個側壁、硬遮罩層1604的頂表面與多個側壁、及第二介電層1062的多個頂表面沉積。在一些實施例中，頂金屬層1802可例如藉由PVD、CVD、ALD或其他合適之沉積製程所沉積。在一些實施例中，頂金屬層1802例如可為或包括銅（Cu）、釕（Ru）、鎢（W）、鈷（Co）、鈦（Ti）、鋁（Al）、鉬（Mo）、鉻（Cr）、錳（Mn）、銠（Rh）、銥（Ir）、鎳（Ni）、鉛（Pb）、鉑（Pt）、銀（Ag）、金（Au）、或其類似物。
如第19圖所示之剖面圖1900，藉由CMP製程或其他合適之移除製程平坦化，形成上介電層112、第二導孔132及上金屬線130。第三蓋層1902可藉由CVD、ALD、旋塗式製程、或其他合適之沉積製程，沿著上金屬線130的頂表面及多個側壁之間沉積。
第20圖顯示一些實施例中方法2000的流程圖。方法2000係一積體晶片之形成方法，所述積體晶片具有一對金屬線108、126，阻障層結構120沿著該對金屬線108、126的多個內側壁延伸，且阻障層結構120被空腔118隔開。雖然方法2000係以一系列之步驟或事件所圖示及／或描述，可以理解的是，方法2000並不限於所描述之順序或步驟。因此，在一些實施例中，複數個步驟可能被以不同於所圖示之順序進行，及／或可能同時進行。再者，在一些實施例中， 所圖示之步驟或事件可能再被細分成複數個步驟或事件，且此些步驟或事件可能與其他複數個步驟或子步驟（sub-acts）分別或同時進行。在一些實施例中，一些所圖示之步驟或事件可能被省略，並可能包括其他未圖示之步驟或事件。
在步驟2002，在第一介電層上，形成複數個硬遮罩、黏著層、金屬線及空腔開口。第6、7圖所示之剖面圖600、700，分別對應步驟2002的一些實施例。
在步驟2004，在複數個硬遮罩的頂表面與多個側壁上，選擇性地沉積一阻擋層，並於透過複數個空腔開口而露出之第一介電層的頂表面上，進一步選擇性地沉積上述阻擋層。第8圖所示之剖面圖800對應步驟2004的一些實施例。
在步驟2006，沿著複數個金屬線的多個側壁、複數個黏著層結構的多個側壁、及阻擋層的頂表面與另一阻擋層的底表面之間，選擇性地沉積複數個阻障層結構。阻障層結構之選擇性沉積，使複數個空腔開口被複數個阻障層結構的多個側壁橫向隔開。第9圖所示之剖面圖900對應步驟2006的一些實施例。
在步驟2008，形成熱降解聚合物於複數個空腔開口中。第10、11圖所示之剖面圖1000、1100對應步驟2008的一些實施例。
在步驟2010，沿著熱降解聚合物的頂表面，及複數個阻障層結構的頂表面，形成介電襯層，接著移除上述熱降解聚合物以形成一空腔，此空腔由介電襯層、複數個阻障層結構、及第一介電層所定義。第12、13圖所示之剖面圖1200、1300對應步驟2010的一些實施例。
在步驟2012，藉由形成介電蓋層於介電襯層上，並移除部分介電蓋層與介電襯層，以形成複數個介電蓋於複數個介電襯件的相鄰多個側壁之間。第14、15圖所示之剖面圖1400、1500對應步驟2012的一些實施例。
在步驟2014，在複數個金屬線、介電蓋、阻障層結構及介電襯件上，形成第二介電層及導孔，且所述導孔耦合至其中一個金屬線。第16-19圖所示之剖面圖1600-1900對應步驟2014的一些實施例。
在一些實施例中，本揭露關於一種積體晶片，包括：半導體基板；介電層，設置於半導體基板上；一對金屬線，設置於介電層上，且彼此被空腔隔開；阻障層結構，沿著此對金屬線的最相鄰多個側壁延伸，使上述空腔由阻障層結構的多個內側壁及介電層的頂表面所定義。在一些實施例中，阻障層結構的內側壁直接接觸介電層的頂表面。在一些實施例中，阻障層結構的底表面與介電層的頂表面隔開。在一些實施例中，上述積體晶片更包括：介電襯件，為U型且延伸於阻障層結構的多個內側壁之間的空腔頂部上；介電蓋，設置於介電襯件的多個內側壁內，且自介電襯件的第一頂表面延伸至阻障層結構的頂表面。在一些實施例中，黏著層結構自介電層的頂表面沿著阻障層結構的多個外側壁延伸至該對金屬線，該對金屬線並延伸至阻障層結構的頂表面。在一些實施例中，介電襯件的底表面位於黏著層結構的頂表面上方。
在一些實施例中，本揭露關於一種半導體結構，包括：半導體基板；介電層，設置於半導體基板上；第一導孔，設置於上述介電層內且自半導體基板延伸至第一金屬蓋的底表面，第一金屬蓋自第一導孔的頂表面延伸至介電層的頂表面；黏著層結構，設置於第一金屬蓋上；金屬線，自黏著層結構延伸至第二導孔；第一對阻障層結構，自介電層上方，沿著黏著層結構及金屬線的多個側壁至金屬線的頂部設置；以及第二對阻障層結構，以一對空腔與第一對阻障層結構分隔，其中所述空腔係沿著介電層的頂表面、第二對阻障層結構的多個內側壁、及第一對阻障層結構的多個外側壁。在一些實施例中，第一及第二對阻障層結構的多個底表面直接接觸介電層。在一些實施例中，第一及第二對阻障層結構的底表面與介電層的頂表面垂直分隔。在一些實施例中，一對介電襯件設置於空腔上，以及第一及第二對阻障層結構之間，且延伸至第一及第二對阻障層結構的頂表面。在一些實施例中，介電襯件各自包括第一上表面及低於第一上表面的第二上表面，且第二上表面係在該對介電襯件的多個內側壁之間。在一些實施例中，介電蓋自該對介電襯件的第二上表面延伸至第一上表面。在一些實施例中，黏著層結構的頂表面低於該對介電襯件的底表面。在一些實施例中，一對黏著層結構設置於介電層上，且沿著第二對阻障層結構的多個外側壁延伸至一對金屬線的底表面；以及該對金屬線自黏著層結構的頂表面，沿著第二對阻障層結構的多個外側壁延伸至第二對阻障層結構的頂表面。
在一些實施例中，本揭露關於一種半導體結構之形成方法，包括：形成介電層於半導體基板上；形成金屬層於介電層上方；形成硬遮罩層於金屬層上；圖案化金屬層及硬遮罩層以露出介電層的頂表面，並定義一對金屬線，各金屬線彼此橫向隔開；沿著介電層的頂表面及硬遮罩層的頂表面與多個側壁形成阻擋結構，而該對金屬線的多個內側壁保持露出；當阻擋結構存在時，沿著該對金屬線的多個內側壁選擇性地形成阻障層結構；以及移除阻擋結構以形成空腔，此空腔係由介電層的頂表面及阻障層結構的多個內側壁所定義。在一些實施例中，更包括：在形成金屬層之前，形成黏著層結構於介電層上，使金屬層係隨後形成於黏著層結構上，且黏著層結構與金屬層及硬遮罩層圖案化。在一些實施例中，移除阻擋結構以形成空隙，此空隙係在介電層及阻障層結構的底表面之間。在一些實施例中，僅部分移除阻擋結構於介電層的頂表面。在一些實施例中，更包括：形成熱降解聚合物於空腔中，所述空腔凹入至低於阻障層結構的頂表面；形成第二介電層於熱降解聚合物的上表面、阻障層結構的多個側壁、及阻障層結構的上表面之上；以及形成第二介電層後，移除熱降解聚合物，使空腔進一步由第二介電層的底表面所定義。在一些實施例中，更包括：沿著第二介電層的上表面及多個側壁，形成第三介電層。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
100:積體晶片 102:半導體基板 103:互連結構 104:下介電層 105:下層間介電層 106:黏著層結構 107:下導孔層 108:金屬線 109:下金屬層 110:蝕刻停止層 111:上層間介電層 112:上介電層 113:上導孔層 114:第一導孔 115:上金屬層 116:第一金屬蓋 118:空腔 120:阻障層結構 122:介電襯件 124:介電蓋 126:金屬線 128:第二金屬蓋 130:上金屬線 132:第二導孔 134:第三金屬線 136:空腔 138:阻障層結構 200:積體晶片 202:汲極區 204:源極區 206:閘極介電層 208:閘極 210:半導體裝置 212:阻擋層 300:積體晶片 400, 500:上視圖 600:剖面圖 602:黏著層 604:金屬層 606:硬遮罩層 700:剖面圖 702:空腔開口 706:硬遮罩 800:剖面圖 802:阻擋層 900, 1000:剖面圖 1002:熱降解聚合物 1100:剖面圖 1102:凹槽 1200:剖面圖 1202:介電襯層 1300, 1400:剖面圖 1402:介電蓋層 1500, 1600:剖面圖 1602:第二介電層 1604:硬遮罩層 1700:剖面圖 1702:開口 1800:剖面圖 1802:頂金屬層 1900:剖面圖 1902:第三蓋層 2000:方法 2002, 2004, 2006, 2008, 2010, 2012, 2014:步驟 w1,w2,w3:寬度
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖根據一些實施例，繪示出一積體晶片之剖面圖。 第2圖根據一些實施例，繪示出一積體晶片之剖面圖，其具有一對金屬線、一阻障層結構沿著該對金屬線的多個內側壁延伸，且該對金屬線被一空腔及一阻擋層隔開，阻障層結構的底表面位於阻擋層之上。 第3圖根據一些實施例，繪示出一積體晶片之剖面圖，其具有金屬線、黏著層結構、阻障層結構、空腔、介電襯件及介電蓋件等上述元件之替代輪廓。 第4圖根據一些實施例，繪示出第3圖A-A’切面之上視圖。 第5圖根據一些實施例，繪示出第3圖B-B’切面之上視圖。 第6-19圖根據一些實施例，繪示出一積體晶片形成方法的剖面圖，其具有一對金屬線、複數個阻障層結構沿著該對金屬線的多個側壁延伸，且該對金屬線及複數個阻障層結構被複數個空腔隔開。 第20圖根據一些實施例，繪示出一積體晶片形成方法之流程圖，其具有一對金屬線、一阻障層結構沿著該對金屬線的多個內側壁延伸，且該對金屬線及阻障層結構被一空腔隔開。
100:積體晶片
102:半導體基板
103:互連結構
104:下介電層
105:下層間介電層
107:下導孔層
108:金屬線
109:下金屬層
111:上層間介電層
112:上介電層
113:上導孔層
114:第一導孔
115:上金屬層
118:空腔
120:阻障層結構
122:介電襯件
124:介電蓋
126:金屬線
130:上金屬線
132:第二導孔
134:第三金屬線
136:空腔
138:阻障層結構

Claims (1)

  1. 一種積體晶片，包括： 一半導體基板； 一介電層，設置於該半導體基板上； 一對金屬線，設置於該介電層上且各金屬線彼此以一空腔橫向隔開；以及 一阻障層結構，沿著該對金屬線最相鄰的多個側壁延伸，使該空腔被該阻障層結構的多個內側壁及該介電層的一頂表面所定義。
TW111114649A 2021-08-26 2022-04-18 積體晶片 TW202310159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/412,403 2021-08-26
US17/412,403 US12002749B2 (en) 2021-08-26 Barrier and air-gap scheme for high performance interconnects

Publications (1)

Publication Number Publication Date
TW202310159A true TW202310159A (zh) 2023-03-01

Family

ID=84739553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114649A TW202310159A (zh) 2021-08-26 2022-04-18 積體晶片

Country Status (2)

Country Link
CN (1) CN115565939A (zh)
TW (1) TW202310159A (zh)

Also Published As

Publication number Publication date
CN115565939A (zh) 2023-01-03
US20230068892A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US9953868B2 (en) Mechanisms of forming damascene interconnect structures
US11217476B2 (en) Method of forming an interconnect structure of a semiconductor device
US8860225B2 (en) Devices formed with dual damascene process
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US8759192B2 (en) Semiconductor device having wiring and capacitor made by damascene method and its manufacture
US10354954B2 (en) Copper etching integration scheme
US11355430B2 (en) Capping layer overlying dielectric structure to increase reliability
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
TWI685980B (zh) 導體-絕緣體-導體電容器及其製造方法
KR20210133117A (ko) Beol 상호연결부들 사이의 장벽 없는 계면
US20230377954A1 (en) Dielectric capping structure overlying a conductive structure to increase stability
US11990400B2 (en) Capping layer overlying dielectric structure to increase reliability
CN114220789A (zh) 集成芯片及其形成方法
US9754817B2 (en) Semiconductor structures having an insulative island structure
US20060060971A1 (en) Method and structure for reducing contact resistance in dual damascene structure for the manufacture of semiconductor devices
TW202310159A (zh) 積體晶片
TW202303759A (zh) 內連線結構的形成方法
US12002749B2 (en) Barrier and air-gap scheme for high performance interconnects
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
TW202125755A (zh) 半導體結構
CN109300875A (zh) 内连线结构及其制造方法
KR20040077042A (ko) 다마신 금속 배선 형성방법
KR20070020753A (ko) 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법