TW202308007A - 半導體製程系統以及方法 - Google Patents

半導體製程系統以及方法 Download PDF

Info

Publication number
TW202308007A
TW202308007A TW111119196A TW111119196A TW202308007A TW 202308007 A TW202308007 A TW 202308007A TW 111119196 A TW111119196 A TW 111119196A TW 111119196 A TW111119196 A TW 111119196A TW 202308007 A TW202308007 A TW 202308007A
Authority
TW
Taiwan
Prior art keywords
chamber
wafer
layer
passivation layer
plasma
Prior art date
Application number
TW111119196A
Other languages
English (en)
Other versions
TWI831218B (zh
Inventor
郭家邦
劉耀閔
金書正
紀志堅
翁政輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202308007A publication Critical patent/TW202308007A/zh
Application granted granted Critical
Publication of TWI831218B publication Critical patent/TWI831218B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

半導體製程工具原位執行鈍化層沉積以及去除。包括在半導體製程工具中的傳送機構將半導體結構轉移通過不同的沉積腔室（例如，在不打破真空或去除真空環境的情況下）。因此，半導體製程工具在金屬層上沉積更薄的目標層，或者甚至不存在目標層，使得在目標層之上形成的導電結構以及金屬層之間的接觸阻抗降低。如此一來，改善了包括導電結構的裝置的電性性能。此外，由於製程是在半導體製程工具中原位執行的（例如，在不打破真空或去除真空的情況下），因此降低了生產時間以及導電結構中雜質的風險。如此一來，提高了產能，且降低了破壞晶圓的機會。

Description

半導體製程系統以及方法
本發明實施例是關於一種原位執行鈍化層沉積和去除的半導體製程系統以及方法。
一些電子裝置（例如處理器、記憶體裝置或其他類型的電子裝置）包括中段製程（mid-end-of-line, MEOL）區域，中段製程區域將前段製程 （front end of line, FEOL）區域中的電晶體電性連接至後段製程（back-end-of-line, BEOL）區域。後段製程區域或中段製程區域可包括介電層以及形成在介電層中的栓塞孔。栓塞可包括一種或多種用於電性連接的金屬。
如以下進一步詳細描述的，本文中一些實施例提供了一種系統。此系統包括第一腔室配置以在晶圓上執行清洗製程。此系統包括更包括第二腔室，配置以在晶圓上沉積鈍化層。此系統包括第三腔室，配置以在晶圓上沉積目標層。此系統更包括第四腔室，配置以從晶圓蝕刻鈍化層。此系統包括傳送機構，配置以在第一腔室、第二腔室、第三腔室以及第四腔室之間移動晶圓。此系統更包括主機架(mainframe)，包圍第一腔室、第二腔室、第三腔室、第四腔室以及傳送機構，且配置以在晶圓在第一腔室、第二腔室、第三腔室以及第四腔室之間移動的期間維持真空環境。
如以下進一步詳細描述的，本文中一些實施例提供了一種方法。此方法包括將晶圓提供至系統的主機架中，其中主機架配置以維持真空環境。此方法更包括在系統的第一腔室中的晶圓上執行清洗製程。此方法包括在真空下將晶圓移動至主機架中的系統的第二腔室。此方法更包括在第二腔室中的晶圓上形成鈍化層。此方法包括在真空下將晶圓移動至主機架中的系統的第三腔室。此方法更包括在第三腔室中的晶圓上形成目標層。此方法包括在真空下將晶圓移動至主機架中的系統的第四腔室。此方法更包括從第四腔室中的晶圓蝕刻鈍化層。
如以下進一步詳細描述的，本文中一些實施例提供了一種方法。此方法包括清洗晶圓，晶圓具有金屬層、至少一蝕刻終止層（etch stop layer, ESL）以及介電層，其中介電層包括凹陷部分，使得金屬層至少部分暴露。此方法更包括在金屬層的暴露部分上形成鈍化層，其中鈍化層在不干擾晶圓周圍的真空環境的情況下形成。此方法包括在凹陷部分的側壁上形成目標層，其中鈍化層防止目標層在凹陷部分的底部表面上形成，且其中目標層在不干擾晶圓周圍的真空環境的情況下形成。此方法更包括從晶圓蝕刻鈍化層，其中鈍化層在不干擾晶圓周圍的真空環境的情況下被蝕刻。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，其與空間相關用詞。例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個（些）元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位（旋轉90度或其他方位），則在此使用的空間相關詞也可依此相同解釋。
許多中段製程（MEOL）導電結構以及後段製程（BEOL）導電結構形成在氧化物層的凹陷中。然而，像銅這樣的一些金屬具有高擴散（或電遷移）速率，可能造成金屬原子擴散至周圍的介電材料中。這種擴散導致中段製程結構以及後段製程結構的阻抗率增加。增加的阻抗率可降低電子裝置的電性性能。此外，擴散可能導致金屬原子遷移至其他中段製程層或後段製程層，或甚至遷移至前段製程（FEOL）層，例如源極（source）互連或汲極（drain）互連（也稱為源極/汲極通孔（source/drain vias or VDs））以及/或閘極（gate）互連（也稱為閘極通孔（gate vias or VGs）），這可能造成半導體裝置故障且降低製造良率。
因此，可沉積阻障層（例如氮化鈦（TiN）、氮化鉭（TaN）以及/或另一種類型的阻障層）以防止擴散。然而，當阻障層沉積在後段製程層之間或M1層和M0互連之間的界面時，阻障層會增加接觸阻抗，這會降低電子裝置的電性性能。另外或替代地，可沉積襯墊層（例如鈷（Co）、釕（Ru）以及/或另一種類型的襯墊層）以降低導電結構的片阻抗以及/或表面粗糙度。然而，當襯墊層沉積在後段製程層之間或M1層和M0互連之間的界面時，襯墊層也會增加接觸阻抗，這會降低電子裝置的電性性能。
因此，鈍化層可被用來減少或甚至防止阻障層以及/或襯墊材料在界面（例如，在其中形成導電結構的凹陷的底部表面）的沉積。然而，在形成阻障層以及/或襯墊層之前形成鈍化層，以及在形成阻障層以及/或襯墊層之後去除鈍化層，對導電結構增加了生產製程的時間。此外，鈍化層的形成以及去除發生在分開的腔室中，這導致當在腔室之間轉移具有凹陷的晶圓時，凹陷中具有雜質的風險提高。例如，當沉積鈍化層時，暴露在界面的金屬的氧化造成缺陷，使得阻障層可沉積在界面。因此，產能降低，且破壞晶圓的機會增加。
本文中一些實施例提供了使用半導體製程工具以原位（in situ）執行鈍化層沉積和去除的技術和設備。例如，半導體製程工具可在預清洗製程腔室中的半導體結構上執行預清洗操作，以從半導體結構的各個表面（例如，凹陷的側壁以及/或凹陷的底部表面）清洗蝕刻殘留物以及氧化物。包括在半導體製程工具中的傳送機構可將半導體結構轉移至第一沉積腔室（例如，在不打破真空或去除真空的情況下），在第一沉積腔室中，半導體製程工具在半導體結構的金屬層之上的凹陷的底部表面沉積鈍化層。傳送機構將半導體結構轉移至第二沉積腔室（例如，在不打破真空或去除真空的情況下），在第二沉積腔室中半導體製程工具在凹陷的側壁上沉積目標層。由於鈍化層藉由抵擋或防止目標層的材料的吸附而減少或阻擋目標層在凹陷中的金屬層之上的形成，因此目標層的沉積是選擇性的。傳送機構將半導體結構轉移至去除腔室（例如，在不打破真空或去除真空的情況下），在去除腔室中，半導體製程工具從金屬層去除鈍化層。目標層保留在凹陷的側壁上。因此，導電結構可隨後形成在金屬層上以及目標層上的凹陷中。
由於目標層在金屬層上更薄，甚至不存在於金屬層上，因此導電結構和金屬層之間的接觸阻抗降低。如此一來，改善了包括導電結構的裝置的電性性能。此外，製程是在半導體製程工具中原位（in situ）執行的（例如，在不打破真空或去除真空的情況下），這降低了生產時間以及導電結構中雜質的風險。如此一來，提高了產能，且降低了破壞晶圓的機會。
第1圖是本文中沉積系統100的示例的示意圖。沉積系統100可配置以使用在半導體製程環境中，例如半導體代工廠或半導體製造生產單位。
如第1圖所顯示，沉積系統100包括一個或多個緩衝器，例如緩衝器101以及緩衝器103。緩衝器101和103可各自包括密封腔室（例如，如結合第2圖所描述的），密封腔室在沉積系統100執行的製程之間接收晶圓。緩衝器101和103可允許晶圓在沉積系統100執行的製程之後除氣。另外，在一些實施例中，緩衝器101和103可提供吹掃（purge）氣體，以去除由沉積系統100執行的先前製程的副產物。
儘管使用兩個緩衝器來描述，但是替代性實施例包括單個緩衝器，以節省空間、電力以及硬體。其他替代性實施例包括附加的緩衝器（例如，三個緩衝器、四個緩衝器等等），以進一步減少製程之間晶圓污染的機會。
如第1圖所顯示，沉積系統100包括主機架102，主機架102配置以在晶圓移動通過沉積系統100時維持真空環境。主機架102可維持至少10 -7托（torr）的真空環境。藉由選擇至少10 -7托的真空度，減少晶圓被污染的機會以及/或減少製程之間（例如，在除氣期間）交叉污染的機會。
為了進一步防止晶圓的污染，沉積系統100包括一個或多個過渡腔室，例如初始腔室105、第一過渡腔室107以及第二過渡腔室109。初始腔室105可接收晶圓，且產生真空環境，以使晶圓可開始由沉積系統100進行製程。相似於緩衝器101和103，第一過渡腔室107以及第二過渡腔室109可各自包括密封腔室（例如，如結合第2圖所描述的），密封腔室在由沉積系統100執行的製程之間接收晶圓。第一過渡腔室107以及第二過渡腔室109可各自維持至少10 -7托的真空環境。藉由選擇至少10 -7托的真空度，減少晶圓被污染的機會以及/或減少製程之間（例如，在除氣期間）交叉污染的機會。
儘管使用初始腔室以及兩個過渡腔室來描述，但替代性實施例包括單個過渡腔室，以節省空間、電力以及硬體。其他替代性實施例包括附加的過渡腔室（例如，三個過渡腔室、四個過渡腔室等等），以進一步減少製程之間晶圓污染的機會。
如第1圖中進一步所顯示，沉積系統100包括一個或多個沉積腔室，例如第一腔室111、第二腔室113、第三腔室115以及第四腔室117。第一腔室111、第二腔室113、第三腔室115以及第四腔室117可各自包括接收且進行製程晶圓的密封腔室。第一腔室111、第二腔室113、第三腔室115以及第四腔室117可各自維持至少10 -10托的真空環境。藉由選擇至少10 -10托的真空度，晶圓可在沒有顯著污染的情況下進行製程（例如，比將對應裝置的性能衰減的性能閾值的污染更少）。
在一些實施例中，第一腔室111在晶圓上執行清洗製程。例如，第一腔室111可使用經由噴嘴（例如，如結合第4A圖所描述的）輸送的氣體，例如氫氣、氬氣以及/或氦氣，來清洗晶圓。另外或替代地，第一腔室111可使用從遠程電漿系統或直接電漿系統接收的電漿（例如，如分別結合第4B圖或第4C圖所描述的），例如氫電漿、氬電漿以及/或氦電漿，以清洗晶圓。因此，碳氟聚合物（例如CF x）以及/或介電複合物（例如SiOCF x）被去除。此外，晶圓上的已氧化的金屬表面與氣體以及/或電漿反應，使得氧氣被蒸氣化且去除。
在一些實施例中，第二腔室113在晶圓上暴露的金屬表面上沉積鈍化層。例如，第二腔室113可接收來自安瓿儲存系統的前驅物材料，且使用噴嘴（例如，如結合第5圖所描述的）注入前驅物材料。鈍化層可包括附著至金屬（例如，藉由展現親水性性質）的第一錨定基團(anchor group)以及排斥其他材料（例如，藉由展現疏水性性質）的第二錨定基團。作為替代，鈍化層可使用偶極-偶極鍵或π鍵與金屬鍵結。此外，鈍化層不與介電材料或蝕刻終止層（etch stop layer, ESL）材料鍵結，使得鈍化層選擇性地沉積在晶圓的暴露的金屬上。例如，鈍化層可包括氮基頭基團、硫基頭基團、磷基頭基團、三唑衍生物、硫醇或硫醇衍生物。另外或替代地，鈍化層可包括RC≡CR'形式的的炔烴或RC＝CR'形式的烯烴，其中R為H x或C xH y。
在一些實施例中，第三腔室115在晶圓上暴露的介電表面上沉積目標層。例如，第三腔室115可接收來自安瓿儲存系統的前驅物材料，且使用噴嘴（例如，如結合第5圖所描述的）注入前驅物材料。在一些實施例中，第三腔室115可同時提供前驅物以及反應氣體，使得目標層使用化學氣相沉積（chemical vapor deposition, CVD）增長。作為替代，第三腔室115可提供前驅物，然後在提供反應氣體之前執行吹掃（例如，使用氫氣、氬氣以及/或氦氣），使得目標層使用原子層沉積（atomic layer deposition, ALD）增長。如上所述，鈍化層排斥其他材料，例如用於目標層的前驅物，使得目標層不在晶圓的金屬表面上增長。目標層可包括氮化物以及/或金屬，否則會增加在晶圓的金屬表面的阻抗。
在一些實施例中，第四腔室117從晶圓蝕刻鈍化層。例如，第四腔室117可使用從遠程電漿系統或直接電漿系統接收的電漿（例如，如結合第4B圖或第4C圖所分別描述的），例如氫電漿、氬電漿以及/或氦電漿，以蝕刻鈍化層。因此，晶圓的金屬表面被暴露，使得導電結構（例如，中段製程以及/或後段製程導電結構）可在金屬表面之上形成。
此外，如第1圖中所顯示，沉積系統100可包括控制器119。雖然控制器119被描繪為單個處理器以節省電力以及空間，但是控制器119可替代性地包括複數個處理器，以增加處理能力且減少延遲。控制器119可接收來自感測器的訊號，感測器與緩衝器、過渡腔室以及/或沉積腔室相關。例如，控制器119可接收與緩衝器、過渡腔室以及/或沉積腔室的溫度、壓力以及/或其他環境因素相關的訊號。控制器119可將指令傳輸至與緩衝器、過渡腔室以及/或沉積腔室相關的硬體。例如，控制器119可傳輸指令以在晶圓上執行清洗、沉積以及/或蝕刻。儘管控制器119被描述為在外部的，但是為了節省空間，控制器119可另外或替代地包括嵌入在沉積系統100的一個或多個其他組件中的積體電路。
如第1圖中進一步所顯示，初始腔室105可包括至少一光學感測器121（例如，相機以及/或另一像素的集合，配置以產生與從晶圓反射的光的一個或多個性質相關的電性訊號）。因此，控制器119可基於來自至少一光學感測器121的輸出判定用於晶圓的清洗、沉積以及/或蝕刻的一個或多個參數。在一示例中，控制器119可辨識（例如，使用模型（例如類神經網路））與晶圓相關的污染程度，且基於污染程度判定與清洗製程相關的時間長度。另外或替代地，控制器119可辨識晶圓上暴露的金屬區域的尺寸（例如，寬度或其他維度），且基於尺寸判定與鈍化層的沉積相關的時間長度。另外或替代地，控制器119可基於尺寸判定與目標層的沉積相關的時間長度。
另外或替代地，過渡腔室107以及/或過渡腔室109可包括至少一光學感測器（相機以及/或另一像素的集合，配置以產生與從晶圓反射的光的一個或多個性質相關的電性訊號）。因此，控制器119可基於來自至少一光學感測器的輸出來判定用於晶圓的清洗、沉積以及/或蝕刻的一個或多個參數。在一示例中，控制器119可辨識（例如，使用模型（例如類神經網路））晶圓上暴露的金屬區域的尺寸（例如，寬度或其他維度），且基於尺寸判定與鈍化層的沉積以及或蝕刻相關的時間長度。另外或替代地，控制器119可基於尺寸判定與目標層的沉積相關的時間長度。
另外或替代地，緩衝器101以及/或緩衝器103可包括配置以檢測濃度、濕度以及/或壓力的殘餘氣體分析器（residual gas analyzer, RGA）。因此，當緩衝器101以及/或緩衝器103中的壓力、污染物濃度以及/或濕度增加時，控制器119可指示真空泵（例如，結合第2圖描述的泵203）以及/或吹掃泵（例如，結合第2圖描述的泵205）以更高的速度運行。
如上所述，第1圖被提供作為示例。其他示例可能與關於第1圖所描述的不同。例如，為了便於解釋，沉積系統100的某些裝置以及/或組件未在第1圖中顯示。與沉積系統100有關的附加裝置以及/或組件結合第2圖至第5圖描述。
第2圖是沉積工具（例如，第1圖的沉積系統100）內的緩衝組件的示例200的圖示。如第2圖中所顯示，示例200包括具有用於支撐晶圓的載物台201的緩衝器101。此外，示例200包括一個或多個泵，例如渦輪分子泵（turbomolecular pumps, TMPs）203和205。這些裝置將結合第1圖以及第7圖進一步詳細描述。
當晶圓在製程之間時，緩衝器101可允許除氣。因此，緩衝器101可包括維持緩衝器101中的真空環境的至少一輸出泵（例如，渦輪分子泵203）。此外，在一些實施例中，緩衝器101包括引入吹掃氣體（例如，氫氣、氬氣以及/或氦氣）以幫助晶圓在製程之後除氣的至少一吹掃泵（例如，渦輪分子泵205）。
如上所述，第2圖被作為示例提供。其他示例可能與關於第2圖所描述的不同。第2圖中所顯示的裝置的數量以及排列被作為示例提供。實際上，相較於第2圖中所顯示的裝置，可能有附加的裝置、更少的裝置、不同的裝置或不同排列的裝置。此外，第2圖中所顯示的兩個或多個裝置可在單個裝置內實施，或第2圖中所顯示的單個裝置可以多個分散的裝置實施。另外或替代地，第2圖中所顯示的一組裝置（例如，一個或多個裝置）可執行被描述為由第2圖中所顯示的另一組裝置執行的一個或多個功能。
第3圖是沉積工具（例如，第1圖的沉積系統100）內的轉移機構的示例300的圖示。如第3圖中所顯示，示例300包括配置以抓取、移動以及釋放晶圓（例如，晶圓301）的機械臂303。此外，示例300包括一個或多個泵，例如氣幕泵305和307。這些裝置結合第7圖進一步詳細描述。
如第3圖中所顯示，機械臂303可將晶圓301從緩衝器（例如，從緩衝器的載物台311）移動至沉積腔室中（例如，至第一腔室的載物台313上）。相似地，機械臂303可將晶圓301從沉積腔室移動至緩衝器中、從沉積腔室或緩衝器至主機架（例如，主機架102）中或從主機架至沉積腔室或緩衝器中。機械臂303可進一步將晶圓301從緩衝器或主機架轉移至過渡腔室以及/或從過渡腔室至緩衝器或主機架。儘管顯示使用單個機械臂以節省電力以及材料，但替代性實施例可包括附加的機械臂（例如，兩個機械臂、三個機械臂等等），使得在機械臂303沒有沿著沉積系統100內的軌道或其他路徑移動的情況下，晶圓301可在不同的沉積腔室之間移動。
在一些實施例中，如第3圖中所顯示，緩衝器另外包括一個或多個泵（例如，泵305），配置以在將晶圓301轉移出緩衝器的期間提供氣幕（例如，氫氣、氬氣、氦氣以及/或另一種氣體）。因此，當機械臂303移動晶圓301時，進入緩衝器101的環境的污染物（例如，來自晶圓301的除氣）比較不會進入沉積腔室（或過渡腔室）。相似地，泵305可在將晶圓301轉移至緩衝器中的期間提供氣幕，以幫助防止來自沉積腔室（或過渡腔室）的污染物進入緩衝器的環境。
另外或替代地，沉積腔室（或過渡腔室）包括一個或多個泵（例如，泵307），配置以在將晶圓301轉移至沉積腔室（或過渡腔室）的期間提供氣幕（例如，氫氣、氬氣、氦氣以及/或另一種氣體）。因此，當機械臂303移動晶圓301時，進入緩衝器的環境的污染物（例如，來自晶圓301的除氣）比較不會進入沉積腔室（或過渡腔室）。相似地，泵307可在將晶圓301轉移出沉積腔室（或過渡腔室）的期間提供氣幕，以幫助防止來自沉積腔室（或過渡腔室）的污染物進入緩衝器的環境。
相似地，主機架可包括一個或多個泵，配置以在將晶圓301轉移至主機架中（或從主機架移出）的期間提供氣幕（例如，氫氣、氬氣、氦氣以及/或另一種氣體）。
如上所述，第3圖被作為示例提供。其他示例可能與關於第3圖所描述的不同。第3圖中所顯示的裝置的數量以及排列被作為示例提供。實際上，相較於第3圖中所顯示的裝置，可能有附加的裝置、更少的裝置、不同的裝置或不同排列的裝置。此外，第3圖中所顯示的兩個或多個裝置可在單個裝置內實施，或第3圖中所顯示的單個裝置可以多個分散的裝置實施。另外或替代地，第3圖中所顯示的一組裝置（例如，一個或多個裝置）可執行被描述為由第3圖中所顯示的另一組裝置執行的一個或多個功能。
第4A圖到第4C圖分別是沉積工具（例如，第1圖的沉積系統100）內的沉積腔室的示例400、410和420的圖示。如第4A圖到第4C圖所顯示，示例400、410和420各自包括配置以支撐晶圓301的載物台313。此外，示例400、410和420各自包括配置以將氣體以及/或電漿提供至沉積腔室中的噴嘴401。這些裝置結合第1圖進一步詳細描述。
在第4A圖的示例400中，噴嘴401將氣體（例如，來自儲存系統）提供至沉積腔室中。如第4B圖中進一步所顯示，示例410包括遠程電漿系統411，使得噴嘴401將電漿提供至沉積腔室中。如第4C圖進一步所顯示，示例420包括直接電漿系統421，使得噴嘴401將氣體（例如，來自儲存系統）提供至沉積腔室中，氣體由直接電漿系統421激發且轉化為電漿。例如，直接電漿系統421可包括電氣系統，在整個沉積腔室上產生大電壓差，以激發由噴嘴401提供的氣體。因此，如結合第1圖以及第8圖所描述，示例400、410和420可用來清洗晶圓301，且選擇性地蝕刻鈍化層。
如上所述，第4A圖到第4C圖被作為示例提供。其他示例可能與關於第4A圖到第4C圖所描述的不同。第4A圖到第4C圖中所顯示的裝置的數量以及排列被作為示例提供。實際上，相較於第4A圖到第4C圖中所顯示的裝置，可能有附加的裝置、更少的裝置、不同的裝置或不同排列的裝置。此外，第4A圖到第4C圖中所顯示的兩個或多個裝置可在單個裝置內實施，或第4A圖到第4C圖中所顯示的單個裝置可以多個分散的裝置實施。另外或替代地，第4A圖到第4C圖中所顯示的一組裝置（例如，一個或多個裝置）可執行被描述為由第4A圖到第4C圖中所顯示的另一組裝置執行的一個或多個功能。
第5圖是沉積工具（例如，第1圖的沉積系統100）內的沉積腔室的示例500的圖示。如第5圖中所顯示，示例500包括安瓿系統501，配置以將前驅物材料產生至沉積腔室中。此外，示例500包括配置以支撐晶圓301的載物台315以及配置以將前驅物材料提供至沉積腔室中的噴嘴503。這些裝置結合第1圖進一步詳細描述。
如第5圖中所顯示，安瓿系統501可包括供應器505，配置以通過氣體管線507a向噴嘴503提供吹掃氣體以及/或反應氣體。例如，可在化學氣相沉積之後或在原子層沉積的期間使用吹掃氣體。相似地，反應氣體可被使用在化學氣相沉積或原子層沉積中。
如第5圖中進一步所顯示，安瓿系統501可包括供應器509，配置以通過氣體管線507a向噴嘴503提供載氣。例如，載氣可包括使用熱罐511產生的前驅物材料。例如，熱罐511可將載氣與前驅物材料混合，前驅物材料以液體或固體形式包括在儲存器513中且在腔室515中蒸氣化。
因此，噴嘴503可輸送用於化學氣相沉積以及原子層沉積的前驅物材料以及反應氣體，以形成鈍化層以及目標層，如結合第1圖以及第8圖所描述的。氣體管線507b可提供出口以在吹掃的期間釋放壓力或去除多餘的前驅物材料以及/或載氣。
如上所述，第5圖被作為示例提供。其他示例可能與關於第5圖所描述的不同。第5圖中所顯示的裝置的數量以及排列被作為示例提供。實際上，相較於第5圖中所顯示的裝置，可能有附加的裝置、更少的裝置、不同的裝置或不同排列的裝置。此外，第5圖中所顯示的兩個或多個裝置可在單個裝置內實施，或第5圖中所顯示的單個裝置可以多個分散的裝置實施。另外或替代地，第5圖中所顯示的一組裝置（例如，一個或多個裝置）可執行被描述為由第5圖中所顯示的另一組裝置執行的一個或多個功能。
第6A圖到第6E圖是本文中示例性實施例600的圖示。示例性實施例600可為使用沉積工具（例如，第1圖的沉積系統100）形成以及去除鈍化層609的示例製程。
如第6A圖中所顯示，在第一腔室（例如，第一腔室111）中的載物台313上的晶圓可包括金屬層601（例如，用於後段製程的銅層或用於中段製程的釕層）、至少一蝕刻終止層603以及介電層605。介電層605可包括碳氧化矽（SiOC）。蝕刻終止層603可包括氧化鋁（Al 2O 3）、氮化鋁（AlN）、氮化矽（SiN）、氧氮化矽（SiO xN y）、氧氮化鋁（AlON）以及/或氧化矽（SiOx）。在一些實施例中，蝕刻終止層603包括複數層的蝕刻終止層，堆疊在一起以作為蝕刻終止的功用。
介電層605包括凹陷部分607，用以在金屬層601上方形成導電結構。此外，晶圓包括污染物609a、609b和609c（例如，碳氟聚合物以及/或介電複合物），污染物609a、609b和609c經由來自噴嘴401的氣體以及/或電漿而蒸氣化。此外，可使用來自噴嘴401的氣體以及/或電漿來蒸氣化且去除與金屬層601反應的氧氣。
然後，可將晶圓移動至第二腔室（例如，第二腔室113）中的載物台315。例如，可使用傳送機構303將晶圓移動通過主機架102以及/或緩衝器101，使得晶圓附近的真空環境不受干擾。如第6B圖中所顯示，噴嘴503可提供前驅物材料以及反應氣體，使得鈍化層609形成。鈍化層609選擇性地增長在金屬層601的暴露部分上，而不是在介電層605或蝕刻終止層603上。鈍化層609可增長至0.6奈米（nm）至3.0奈米範圍內的深度。藉由選擇至少0.6奈米的深度，鈍化層609為足夠的厚度，以防止目標層611在鈍化層609上沉積。例如，當鈍化層609包括RC≡CR'形式的炔烴或RC=CR'形式的烯烴（其中R為H x或C xH y）時，0.6奈米可為充足的。當鈍化層609包括氮基頭基團或其他成分時，1.0nm可為足夠的厚度，以防止目標層611在鈍化層609上沉積。藉由選擇不超過3.0奈米的深度，鈍化層609為足夠的薄度，以在不損壞目標層611的情況下選擇性地蝕刻。
然後，可將晶圓移動至第三腔室（例如，第三腔室115）中的載物台317。例如，可使用傳送機構303將晶圓移動通過主機架102、緩衝器101以及/或過渡腔室107，使得晶圓附近的真空環境不受干擾。如第6C圖中所顯示，噴嘴503可提供前驅物材料以及反應氣體，使得目標層611形成。目標層611選擇性地增長在介電層605以及蝕刻終止層603上，而不是鈍化層609上。
然後，可將晶圓移動至第四腔室（例如，第四腔室117）中的載物台319。例如，可使用傳送機構303將晶圓移動通過主機架102以及/或緩衝器103，使得晶圓附近的真空環境不受干擾。如第6D圖中所顯示，鈍化層609經由來自噴嘴401的電漿選擇性地蝕刻。如第6D圖中所顯示，目標層611不存在於凹陷部分607的側壁的一部分，此部分大約等於鈍化層609的深度。
晶圓可被轉移通過主機架102、緩衝器103以及/或過渡腔室109，使得導電結構613可沉積在凹陷部分607中，如第6E圖中所顯示。例如，銅可流入凹陷部分607以在金屬層601上方形成導電結構613。在第6A圖到第6E圖中，所形成的結構具有單鑲嵌結構，單鑲嵌結構具有通孔。在其他實施例中，在化學機械拋光（chemical mechanical polishing, CMP）之後，所形成的結構可具有雙鑲嵌，雙鑲嵌具有下通孔以及上線（upper line）。
藉由使用結合第6A圖到第6E圖中所描述的技術，目標層611在金屬層601上更薄，甚至不存在於金屬層601上，使得在目標層611之上形成的導電結構與金屬層601之間的接觸阻抗降低。因此，改善了包括導電結構的裝置的電性性能。此外，由於製程是原位（in situ）執行的（例如，在不打破真空或去除真空的情況下），因此降低了生產時間以及導電結構中雜質的風險。如此一來，提高了產能，且降低了破壞晶圓的機會。
如上所述，第6A圖到第6E圖被提供作為示例。其他示例可能與關於第6A圖到第6E圖所描述的不同。
第7圖是裝置700的示例性組件的圖示，可對應到控制器（例如，控制器119）、感測器（例如，光學感測器121）、傳送機構（例如，傳送機構303）以及/或泵（例如，泵203、泵205、泵305以及/或泵307）。在一些實施例中，控制器、感測器、傳送機構以及/或泵包括一個或多個裝置700以及/或裝置700的一個或多個組件。如第7圖中所顯示，裝置700可包括匯流排710、處理器720、記憶體730、輸入組件740、輸出組件750以及通訊組件760。
匯流排710包括使裝置700的組件之間能夠進行有線以及/或無線通訊的一個或多個組件。匯流排710可將第7圖的兩個或更多個組件耦接在一起，例如經過操作耦接、通訊耦接、電子耦接以及/或電氣耦接。處理器720包括中央處理單元、圖像處理單元、微處理器、控制器、微控制器、數位訊號處理器、場域可程式閘陣列（field-programmable gate array）、專用積體電路（application-specific integrated circuit）以及/或其他類型的處理組件。處理器720以硬體、韌體或硬體以及軟體的組合來實施。在一些實施例中，處理器720包括一個或多個處理器，處理器能夠被程式化，以執行在此另外描述的一個或多個操作或製程。
記憶體730包括易失性（volatile）記憶體以及/或非易失性（nonvolatile）記憶體。例如，記憶體730可包括隨機存取記憶體（random access memory, RAM）、唯讀記憶體（read only memory, ROM）、硬式磁碟機以及/或另一種類型的記憶體（例如，快閃記憶體、磁記憶體以及/或光學記憶體）。記憶體730可包括內部記憶體（例如，隨機存取記憶體、唯讀記憶體或硬式磁碟機）以及/或可去除記憶體（例如，經由通用序列匯流排連接而可去除）。記憶體730可為非暫時性電腦可讀媒介。記憶體730儲存與裝置700的操作有關的資訊、指令以及/或軟體（例如，一個或多個軟體應用程式）。在一些實施例中，記憶體730包括耦接（例如經由匯流排710）至一個或多個處理器（例如，處理器720）的一個或多個記憶體。
輸入組件740使裝置700能夠接收輸入，例如使用者輸入以及/或感測輸入。例如，輸入組件740可包括觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統感測器、加速計、陀螺儀以及/或致動器。輸出組件750使裝置700能夠提供輸出，例如經由顯示器、揚聲器以及/或發光二極體。通訊組件760使裝置700能夠經由有線連接以及/或無線連接與其他裝置通訊。例如，通訊組件760可包括接收器、發射器、收發器、數據機、網路介面卡以及/或天線。
裝置700可執行本文中一個或多個操作或製程。例如，非暫時性電腦可讀媒介（例如，記憶體730）可儲存一組指令（例如，一個或多個指令或程式碼），用以由處理器720實行。處理器720可實行此組指令以執行一個或多個本文中更多操作或製程。在一些實施例中，由一個或多個處理器720實行此組指令造成一個或多個處理器720以及/或裝置700執行本文中一個或多個操作或製程。在一些實施例中，固線式電路系統（hardwired circuitry）被用來代替指令或與指令組合以執行本文中一個或多個操作或製程。另外或替代地，處理器720可配置以執行本文中一個或多個操作或製程。因此，本文中實施例並不受限於硬體電路系統以及軟體的任何特定組合。
第7圖中所顯示的組件的數量以及排列被作為示例提供。裝置700相較於第7圖中所顯示的裝置，可包括附加的組件、更少的組件、不同的組件或不同排列的組件。另外或替代地，裝置700的一組組件（例如，一個或多個組件）可執行被描述為由裝置700的另一組組件執行的一個或多個功能。
第8圖是與鈍化層形成以及去除相關的示例製程800的流程圖。在一些實施例中，第8圖的一個或多個製程方塊（process blocks）由裝置（例如，第1圖的沉積系統100）執行。在一些實施例中，第8圖的一個或多個製程方塊由與此裝置分開或包括此裝置的另一裝置或裝置群執行，例如控制器（例如，控制器119）、感測器（例如，光學感測器121）、傳送機構（例如，傳送機構303）以及/或泵（例如，泵203、泵205、泵305以及/或泵307）。另外或替代地，第8圖的一個或多個製程方塊可由裝置700的一個或多個組件執行，例如處理器720、記憶體730、輸入組件740、輸出組件750以及/或通訊組件760。
在一些方面，可將晶圓提供至系統的主機架中，其中主機架配置以維持真空環境。例如，傳送機構303可將晶圓移動至主機架102中。
因此，如第8圖中所顯示，製程800可包括在第一腔室中的晶圓上執行清洗製程（方塊810）。例如，控制器119可在第一腔室111中的晶圓301上執行清洗製程，如在此所述。
如第8圖中進一步所顯示，製程800可包括在真空下將晶圓移動至主機架中的系統的第二腔室（方塊820）。例如，傳送機構303可在真空下將晶圓移動至主機架102中的系統的第二腔室113，如在此所述。
如第8圖中進一步所顯示，製程800可包括在第二腔室中的晶圓上形成鈍化層（方塊830）。例如，控制器119可在第二腔室113中的晶圓301上形成鈍化層609，如在此所述。
如第8圖中進一步所顯示，製程800可包括在真空下將晶圓移動至主機架中的系統的第三腔室（方塊840）。例如，傳送機構303可在真空下將晶圓301移動至主機架102中系統的第三腔室115，如在此所述。
如第8圖中進一步所顯示，製程800可包括在第三腔室中的晶圓上形成目標層（方塊850）。例如，控制器119可在第三腔室115中的晶圓301上形成目標層611，如在此所述。
如第8圖中進一步所顯示，製程800可包括在真空下將晶圓移動至主機架中的系統的第四腔室（方塊860）。例如，傳送機構303可在真空下將晶圓301移動至主機架102中的系統的第四腔室117，如在此所述。
如第8圖中進一步所顯示，製程800可包括從第四腔室中的晶圓蝕刻鈍化層（方塊870）。例如，控制器119可從第四腔室117中的晶圓301蝕刻鈍化層609，如在此所述。
製程800可包括附加的實施例，例如以下描述的任何單個實施例或實施例的任何組合以及/或結合在此別處描述的一個或多個其他製程。
在第一實施例中，清洗製程使用氫氣、氬氣、氦氣、氫電漿、氬電漿、氦電漿或其組合。
在第二實施例中，單獨或與第一實施例組合，目標層611包括氮化物、金屬或其組合。
在第三實施例中，單獨或與第一實施例以及第二實施例中的一個或多個組合，鈍化層609包括氮基頭基團、硫基頭基團、磷基頭基團、三唑衍生物、硫醇或硫醇衍生物。
在第四實施例中，單獨或與第一實施例至第三實施例中的一個或多個組合，鈍化層609包括RC≡CR'形式的炔烴或RC＝CR'的烯烴，其中R為H x或C xH y。
在第五實施例中，單獨或與第一實施例至第四實施例中的一個或多個組合，晶圓301具有金屬層601、至少一蝕刻終止層603以及介電層605，且介電層605包括凹陷部分607，使得金屬層601至少部分暴露。
在第六實施例中，單獨或與第一實施例至第五實施例中的一個或多個組合，鈍化層609形成在金屬層601的暴露部分上，且在不干擾晶圓301周圍的真空環境的情況下形成。
在第七實施例中，單獨或與第一實施例至第六實施例中的一個或多個組合，鈍化層609防止在凹陷部分607的底部表面上形成目標層611，且目標層611是在不干擾晶圓301周圍的真空環境的情況下形成。
在第八實施例中，單獨或與第一實施例至第七實施例中的一個或多個組合，在不干擾晶圓301周圍的真空環境的情況下蝕刻鈍化層609。
在第九實施例中，單獨或與第一實施例至第八實施例中的一個或多個組合，製程800更包括掃描晶圓301，以判定一個或多個參數，一個或多個參數與清洗晶圓301、形成鈍化層609、形成目標層611或蝕刻鈍化層609相關。
在第十實施例中，單獨或與第一實施例至第九實施例中的一個或多個組合，蝕刻鈍化層609包括電漿衝擊、熱退火或其組合。
在第十一實施例中，單獨或與第一實施例至第十實施例中的一個或多個組合，清洗晶圓301減少了在金屬層601的暴露部分的金屬氧化物。
在第十二實施例中，單獨或與第一實施例至第十一實施例中的一個或多個組合，鈍化層609包括乾式自組裝單層。
儘管第8圖顯示了製程800的示例性方塊，但是在一些實施例中，相較於第8圖中所描繪的那些，製程800包括附加的方塊、更少的方塊、不同的方塊或不同排列的方塊。另外或替代地，兩個或多個製程800的方塊可並行地執行。
以此方式，半導體製程工具原位（in situ）執行鈍化層沉積以及去除。包括在半導體製程工具中的傳送機構將半導體結構轉移通過不同的沉積腔室（例如，在不打破真空或去除真空環境的情況下）。因此，半導體製程工具在金屬層上沉積更薄的目標層，或者甚至不存在目標層，使得在目標層之上形成的導電結構以及金屬層之間的接觸阻抗降低。如此一來，改善了包括導電結構的裝置的電性性能。此外，由於製程是原位（in situ）執行的（例如，在不打破真空或去除真空的情況下），因此降低了生產時間以及導電結構中雜質的風險。如此一來，提高了產能，且降低了破壞晶圓的機會。
如以上進一步詳細描述的，本文中一些實施例提供了一種系統。此系統包括第一腔室配置以在晶圓上執行清洗製程。此系統包括更包括第二腔室，配置以在晶圓上沉積鈍化層。此系統包括第三腔室，配置以在晶圓上沉積目標層。此系統更包括第四腔室，配置以從晶圓蝕刻鈍化層。此系統包括傳送機構，配置以在第一腔室、第二腔室、第三腔室以及第四腔室之間移動晶圓。此系統更包括主機架，包圍第一腔室、第二腔室、第三腔室、第四腔室以及傳送機構，且配置以在晶圓在第一腔室、第二腔室、第三腔室以及第四腔室之間移動的期間維持真空環境。
此系統更包括至少一泵，配置以在主機架以及第一腔室、第二腔室、第三腔室或第四腔室中的一個或多個之間提供氣幕。至少一泵以及主機架配置以將真空環境維持在至少10 -7托。傳送機構包括一個或多個機械臂，配置以抓取、移動以及釋放晶圓。第一腔室、第二腔室、第三腔室以及第四腔室配置以將真空環境維持在至少10 -10托。第一腔室、第四腔室或其組合包括噴嘴，配置以注入氣體。第二腔室、第三腔室或其組合從配置以注入前驅物材料的安瓿儲存系統和噴嘴接收前驅物材料。
如以上進一步詳細描述的，本文中一些實施例提供了一種方法。此方法包括將晶圓提供至系統的主機架中，其中主機架配置以維持真空環境。此方法更包括在系統的第一腔室中的晶圓上執行清洗製程。此方法包括在真空下將晶圓移動至主機架中的系統的第二腔室。此方法更包括在第二腔室中的晶圓上形成鈍化層。此方法包括在真空下將晶圓移動至主機架中的系統的第三腔室。此方法更包括在第三腔室中的晶圓上形成目標層。此方法包括在真空下將晶圓移動至主機架中的系統的第四腔室。此方法更包括從第四腔室中的晶圓蝕刻鈍化層。
清洗製程使用氫氣、氬氣、氦氣、氫電漿、氬電漿、氦電漿或其組合。目標層包括氮化物、金屬或其組合。鈍化層包括氮基頭基團、硫基頭基團、磷基頭基團、三唑衍生物、硫醇或硫醇衍生物。鈍化層包括RC≡CR'形式的炔烴或RC＝CR'的烯烴，其中R為H x或C xH y。
如以上進一步詳細描述的，本文中一些實施例提供了一種方法。此方法包括清洗晶圓，晶圓具有金屬層、至少一蝕刻終止層（ESL）以及介電層，其中介電層包括凹陷部分，使得金屬層至少部分暴露。此方法更包括在金屬層的暴露部分上形成鈍化層，其中鈍化層在不干擾晶圓周圍的真空環境的情況下形成。此方法包括在凹陷部分的側壁上形成目標層，其中鈍化層防止目標層在凹陷部分的底部表面上形成，且其中目標層在不干擾晶圓周圍的真空環境的情況下形成。此方法更包括從晶圓蝕刻鈍化層，其中鈍化層在不干擾晶圓周圍的真空環境的情況下被蝕刻。
此方法更包括掃描晶圓以判定一個或多個參數，一個或多個參數與清洗晶圓、形成鈍化層、形成目標層或蝕刻鈍化層相關。蝕刻鈍化層包括電漿衝擊、熱退火或其組合。清洗晶圓減少了在金屬層的暴露部分處的金屬氧化物。鈍化層包括乾式自組裝單層。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
100:沉積系統 101,103:緩衝器 102:主機架 105:初始腔室 107:過渡腔室/第一過渡腔室 109:第二過渡腔室 111:第一腔室 113:第二腔室 115:第三腔室 117:第四腔室 119:控制器 121:光學感測器 200,300,400,410,420,500:示例 201,311,313,315,317,319:載物台 203,205: 泵/渦輪分子泵 301:晶圓 303:機械臂/傳送機構 305,307:氣幕泵 401,503:噴嘴 411:遠程電漿系統 421:直接電漿系統 501:安瓿系統 505,509:供應器 507a,507b:氣體管線 511:熱罐 513:儲存器 515:腔室 600:示例性實施例 601:金屬層 603:蝕刻終止層 605:介電層 607:凹陷部分 609:鈍化層 609a,609b,609c:汙染物 611:目標層 613:導電結構 700:裝置 710:匯流排 720:處理器 730:記憶體 740:輸入組件 750:輸出組件 760:通訊組件 800:製程 810,820,830,840,850,860,870:方塊
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1圖是本文中示例性半導體製程工具的圖示。 第2圖是本文中使用在第1圖的半導體製程工具中的示例性緩衝器組件的圖示。 第3圖是本文中使用在第1圖的半導體製程工具中的示例性傳送機構組件的圖示。 第4A圖到第4C圖是本文中使用在第1圖的半導體製程工具中的示例性電漿組件的圖示。 第5圖是本文中使用在第1圖的半導體製程工具中的示例性前驅物組件的圖示。 第6A圖到第6E圖是本文中示例性實施例的圖示。 第7圖是本文中第1圖的一個或多個裝置的示例性組件的圖示。 第8圖是示例性製程的流程圖，此製程與使用本文中半導體製程工具的形成以及去除鈍化層相關。
無
100:沉積系統
101,103:緩衝器
102:主機架
105:初始腔室
107:過渡腔室/第一過渡腔室
109:第二過渡腔室
111:第一腔室
113:第二腔室
115:第三腔室
117:第四腔室
119:控制器
121:光學感測器

Claims (20)

  1. 一種半導體製程系統，包括： 一第一腔室，配置以在一晶圓上執行一清洗製程； 一第二腔室，配置以在該晶圓上沉積一鈍化層； 一第三腔室，配置以在該晶圓上沉積一目標層； 一第四腔室，配置以從該晶圓蝕刻該鈍化層； 一傳送機構，配置以在該第一腔室、該第二腔室、該第三腔室以及該第四腔室之間移動該晶圓；以及 一主機架，包圍該第一腔室、該第二腔室、該第三腔室、該第四腔室以及該傳送機構，且配置以在該晶圓在該第一腔室、該第二腔室、該第三腔室以及該第四腔室之間移動的期間維持一真空環境。
  2. 如請求項1之半導體製程系統，更包括： 至少一泵，配置以在該主機架以及該第一腔室、該第二腔室、該第三腔室或該第四腔室中的一個或多個之間提供一氣幕。
  3. 如請求項2之半導體製程系統，其中該至少一泵以及該主機架配置以將該真空環境維持在至少10 -7托。
  4. 如請求項1之半導體製程系統，其中該傳送機構包括一個或多個機械臂，配置以抓取、移動以及釋放該晶圓。
  5. 如請求項1之半導體製程系統，其中該第一腔室、該第二腔室、該第三腔室以及該第四腔室配置以將該真空環境維持在至少10 -10托。
  6. 如請求項1之半導體製程系統，其中該第一腔室、該第四腔室或其組合包括一噴嘴，配置以注入氣體。
  7. 如請求項1之半導體製程系統，其中該第一腔室包括一噴嘴，配置以注入氣體。
  8. 如請求項1之半導體製程系統，其中該第一腔室、該第四腔室或其組合包括一遠程電漿系統，配置以注入電漿。
  9. 如請求項1之半導體製程系統，其中該第一腔室、該第四腔室或其組合從一直接電漿系統接收電漿，該直接電漿系統配置以產生電漿。
  10. 如請求項1之半導體製程系統，其中該第二腔室、該第三腔室或其組合從配置以注入該等前驅物材料的一安瓿儲存系統和一噴嘴接收數個前驅物材料。
  11. 一種半導體製程方法，包括： 將一晶圓提供至一系統的一主機架中，其中該主機架配置以維持一真空環境； 在該系統的一第一腔室中的該晶圓上執行一清洗製程； 在真空下將該晶圓移動至該主機架中的該系統的一第二腔室； 在該第二腔室中的該晶圓上形成一鈍化層； 在真空下將該晶圓移動至該主機架中的該系統的一第三腔室； 在該第三腔室中的該晶圓上形成一目標層； 在真空下將該晶圓移動至該主機架中的該系統的一第四腔室；以及 從該第四腔室中的該晶圓蝕刻該鈍化層。
  12. 如請求項11之半導體製程方法，其中該清洗製程使用一氫氣、氬氣、氦氣、氫電漿、氬電漿、氦電漿或其組合。
  13. 如請求項11之方法，其中該目標層包括一氮化物、一金屬或其組合。
  14. 如請求項11之半導體製程方法，其中該鈍化層包括一氮基頭基團、一硫基頭基團、一磷基頭基團、一三唑衍生物、一硫醇或一硫醇衍生物。
  15. 如請求項11之半導體製程方法，其中該鈍化層包括RC≡CR'形式的一炔烴或RC＝CR'的一烯烴，其中R為H x或C xH y。
  16. 一種半導體製程方法，包括： 清洗一晶圓，該晶圓具有一金屬層、至少一蝕刻終止層以及一介電層，其中該介電層包括一凹陷部分，使得該金屬層至少部分暴露； 在該金屬層的一暴露部分上形成一鈍化層，其中該鈍化層在不干擾該晶圓周圍的一真空環境的情況下形成； 在該凹陷部分的側壁上形成一目標層，其中該鈍化層防止該目標層在該凹陷部分的一底部表面上形成，其中該目標層在不干擾該晶圓周圍的該真空環境的情況下形成；以及 從該晶圓蝕刻該鈍化層，其中該鈍化層在不干擾該晶圓周圍的該真空環境的情況下被蝕刻。
  17. 如請求項16之半導體製程方法，更包括： 掃描該晶圓以判定一個或多個參數，該一個或多個參數與清洗該晶圓、形成該鈍化層、形成該目標層或蝕刻該鈍化層相關。
  18. 如請求項16之半導體製程方法，其中蝕刻該鈍化層包括電漿衝擊、熱退火或其組合。
  19. 如請求項16之半導體製程方法，其中清洗該晶圓減少了在該金屬層的該暴露部分處的金屬氧化物。
  20. 如請求項16之半導體製程方法，其中該鈍化層包括一乾式自組裝單層。
TW111119196A 2021-08-06 2022-05-24 半導體製程系統以及方法 TWI831218B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163260004P 2021-08-06 2021-08-06
US63/260,004 2021-08-06
US17/653,780 2022-03-07
US17/653,780 US20230042277A1 (en) 2021-08-06 2022-03-07 Semiconductor processing tool and method for passivation layer formation and removal

Publications (2)

Publication Number Publication Date
TW202308007A true TW202308007A (zh) 2023-02-16
TWI831218B TWI831218B (zh) 2024-02-01

Family

ID=84423224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119196A TWI831218B (zh) 2021-08-06 2022-05-24 半導體製程系統以及方法

Country Status (3)

Country Link
US (1) US20230042277A1 (zh)
CN (1) CN115483133A (zh)
TW (1) TWI831218B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG90747A1 (en) * 1999-09-02 2002-08-20 Applied Materials Inc Method of pre-cleaning dielectric layers of substrates
CN101882597A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(北京)有限公司 降低连接孔接触电阻的方法
US11145517B2 (en) * 2018-10-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Gas curtain for semiconductor manufacturing system

Also Published As

Publication number Publication date
US20230042277A1 (en) 2023-02-09
TWI831218B (zh) 2024-02-01
CN115483133A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
US20220270877A1 (en) Tin oxide films in semiconductor device manufacturing
JP5417754B2 (ja) 成膜方法及び処理システム
JP5487748B2 (ja) バリヤ層、成膜方法及び処理システム
JP5986591B2 (ja) コンタクト洗浄のための方法
US11848212B2 (en) Alternating etch and passivation process
US10083859B2 (en) Coating formation method and semiconductor device manufacturing method using the coating formation method
US10163794B2 (en) Capping layer for improved deposition selectivity
US9150969B2 (en) Method of etching metal layer
US10490443B2 (en) Selective film forming method and method of manufacturing semiconductor device
US20150004784A1 (en) Copper Wiring Forming Method
KR20180005607A (ko) 루테늄 배선 및 그 제조 방법
CN107591389A (zh) 内牺牲间隔件的互连
US9847252B2 (en) Methods for forming 2-dimensional self-aligned vias
US20110039415A1 (en) Method of fabricating dual damascene structure
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
TW202308007A (zh) 半導體製程系統以及方法
KR20170112892A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2012074608A (ja) 配線形成方法
US20070155166A1 (en) Method and apparatus for depositing copper wiring
KR102118580B1 (ko) 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
US20230326958A1 (en) Metal-insulator-metal capacitor and methods of manufacturing
US20230017955A1 (en) System and method for cleaning a pre-clean process chamber
JP5704648B2 (ja) 半導体装置の製造方法及び半導体装置
KR20230009305A (ko) 하부 금속 상의 완전히 랜딩된 비아를 위한 선택적 에칭 정지 캡핑 및 선택적 비아 개방을 위한 방법들 및 장치
TW202416809A (zh) 記憶體裝置