TW202305789A - 記憶體以及其感測放大裝置 - Google Patents
記憶體以及其感測放大裝置 Download PDFInfo
- Publication number
- TW202305789A TW202305789A TW110128205A TW110128205A TW202305789A TW 202305789 A TW202305789 A TW 202305789A TW 110128205 A TW110128205 A TW 110128205A TW 110128205 A TW110128205 A TW 110128205A TW 202305789 A TW202305789 A TW 202305789A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- terminal
- current
- bit line
- Prior art date
Links
Images
Abstract
感測放大裝置包括位元線偏壓調整器以及感測放大電路。位元線偏壓調整器接收電源電壓以做為操作電壓。位元線偏壓調整器包括第一放大器、第一電晶體以及第一電流源。第一放大器,基於電源電壓,根據參考位元線電壓以及回授電壓以產生調整後參考位元線電壓。第一電晶體接收調整後參考位元線電壓,並產生回授電壓。感測放大電路接收電源電壓以做為操作電壓,用以根據調整後參考位元線電壓以產生感測結果。
Description
本發明是有關於一種記憶體以及其感測放大裝置,且特別是有關於一種可在低電源電壓下正常工作的記憶體以及其感測放大裝置。
在電子裝置的低電源應用中,極低的電源消耗是一個重要的特徵,以可有效延長電池的使用時間。在積體電路中,大部分的電源消耗發生在電壓泵電路所產生的電壓轉換動作中。因此,如何有效的減低電壓泵電路的使用量,是降低功率消耗的重要關鍵。
在習知的記憶體的讀取動作中,感測放大裝置中的位元線調整器為了有效進行參考位元線電壓的調整動作,在低電源電壓的工作條件下,會發生電源電壓的電壓值不夠高的狀況。因此,習知技術中,常利用電荷泵電路來在讀取動作中以提升電源電壓的電壓值,以使位元線調整器可維持正常動作。但這個電荷泵電路所執行的電壓轉換動作,卻造成過度的功率消耗。
本發明提供一種記憶體以及其感測放大裝置。其中的感測放大裝置可在低電源電壓下正常工作。
本發明的感測放大裝置包括位元線偏壓調整器以及感測放大電路。位元線偏壓調整器接收電源電壓以做為操作電壓。位元線偏壓調整器包括第一放大器、第一電晶體以及第一電流源。第一放大器接收參考位元線電壓以及回授電壓,基於電源電壓,根據參考位元線電壓以及回授電壓以產生調整後參考位元線電壓。第一電晶體具有第一端接收電源電壓。第一電晶體的第二端產生回授電壓。第一電晶體的控制端接收調整後參考位元線電壓。第一電流源耦接在第一晶體的第二端與參考接地端間。感測放大電路接收電源電壓以做為操作電壓,用以根據調整後參考位元線電壓以產生感測結果。
本發明的記憶體包括記憶胞陣列以及如上所述的感測放大裝置。感測放大裝置耦接記憶胞陣列,用以感測該記憶胞陣列中的選中記憶胞的記憶胞電流以產生感測結果。
基於上述,本發明的感測放大裝置,透過在位元線偏壓調整器中設置為具有低臨界電壓的第一電晶體,以使位元線偏壓調整器可基於未被升壓的電源電壓來產生有效的調整後參考位元線電壓,並使感測放大電路可根據調整後參考位元線電壓以產生正確的感測結果。如此一來,感測放大裝置可基於低電源電壓進行操作,達到節省功耗的需求。
請參照圖1,圖1繪示本發明一實施例的感測放大裝置的示意圖。感測放大裝置100包括位元線偏壓調整器110以及感測放大電路120。位元線偏壓調整器110接收電源電壓VDD以做為操作電壓。位元線偏壓調整器110包括放大器OP1、電晶體MNR以及電流源IREF1。放大器OP1接收參考位元線電壓VBL以及回授電壓VFB。放大器OP1接收電源電壓VDD以做為操作電壓。放大器OP1基於電源電壓VDD,根據參考位元線電壓VBL以及回授電壓VFB以產生調整後參考位元線電壓VBL’。細節上,放大器OP1可具有正輸入端以接收參考位元線電壓VBL,並具有負輸入端以接收回授電壓VFB。電晶體MNR具有第一端接收電源電壓VDD;電晶體MNR的第二端產生回授電壓VFB;電晶體MNR的控制端接收調整後參考位元線電壓VBL’,其中,電晶體MNR的臨界電壓(threshold voltage)小於一般電晶體的臨界電壓(等於基準值),例如,電晶體MNR可以為原生電晶體(native transistor)。電流源IREF1則耦接在電晶體MNR的第二端與參考接地端VSS間。
此外,感測放大電路120同樣接收電源電壓VDD以做為操作電壓,用以根據調整後參考位元線電壓VBL’以產生感測結果SR。在本實施例中,感測放大電路120包括電流電壓轉換器121、122、放大器OP2、電晶體MN0~MN3以及電流源ICELL、IREF2。電流電壓轉換器121的一端接收電源電壓VDD,電流電壓轉換器121的另一端耦接至電晶體MN0的第一端。電流電壓轉換器122的一端接收電源電壓VDD,電流電壓轉換器122的另一端耦接至電晶體MN1的第一端。電晶體MN0、電晶體MN2以及電流源ICELL依序串接在電流電壓轉換器121以及參考接地端VSS間。其中,電晶體MN0的控制端接收調整後參考位元線電壓VBL’,電晶體MN2作為選擇開關,並根據選擇電壓VS1來被導通。另外,電晶體MN1、電晶體MN3以及電流源IREF2依序串接在電流電壓轉換器122以及參考接地端VSS間。其中,電晶體MN1的控制端接收調整後參考位元線電壓VBL’,電晶體MN3作為選擇開關,並根據選擇電壓VS1來被導通。在本實施例中,電流源ICELL以及IREF2分別提供記憶胞電流以及參考電流。
電流電壓轉換器121、122可分別由電晶體MT0以及MT1來建構。電晶體MT0的第一端接收電源電壓VDD;電晶體MT0的第二端耦接至電晶體MN0的第一端;電晶體MT0的控制端接收偏壓電壓VB1。電晶體MT1的第一端接收電源電壓VDD;電晶體MT1的第二端耦接至電晶體MN1的第一端;電晶體MT1的控制端接收偏壓電壓VB1。在本實施例中,電晶體MT0、MT1可均工作在線性區。
在本實施例中,當電晶體MN2、MN3根據選擇電壓VS1被導通時(此時選擇電壓VS1可等於電源電壓VDD),電流電壓轉換器121以及122分別根據記憶胞電流以及參考電流來產生第一電壓以及第二電壓。第一電壓以及第二電壓分別被提供至放大器OP2的正輸入端以及負輸入端,放大器OP2並根據比較第一電壓以及第二電壓來產生感測結果SR。
值得注意的,本實施例中的電晶體MN0以及MN1與電晶體MNR的臨界電壓均可小於一般電晶體的臨界電壓(等於基準值),例如,電晶體MNR、MN0以及MN1可以同樣皆為原生電晶體,並相對於其他電晶體,均具有相對低的臨界電壓Vth。如此一來,調整後參考位元線電壓VBL’可以等於參考位元線電壓VBL + Vth。因此,本發明實施例中,感測放大裝置100可以在具有低電壓值的電源電壓VDD下進行工作,不需要透過另外設置電荷泵電路來提升電源電壓VDD的電壓值,在電路成本以及功率消耗上,都可有效的被降低。也就是說,本發明實施例中的電源電壓VDD,可以直接由非為電荷泵電路的電源供應器來提供。
以下請參照圖2,圖2繪示本發明另一實施例的感測放大裝置的示意圖。感測放大裝置200包括位元線偏壓調整器210以及感測放大電路220。位元線偏壓調整器210包括由電晶體MPA、MPB、MNA、MNB以及電流源IBIAS所構成的放大器、電晶體MNR以及電流源IREF1。在細節上,電晶體MNA、MNB形成差動對,電晶體MPA、MPB則形成主動負載。電晶體MNA、MNB的控制端分別接收參考位元線電壓VBL以及回授電壓VFB,並分別根據參考位元線電壓VBL以及回授電壓VFB來產生第一電流以及第二電流。電晶體MPA、MPB所形成的主動負載耦接至差動對的二差動端DE1、DE2,其中主動負載可在差動端DE2上根據第二電流產生調整後參考位元線電壓VBL’。電流源IBIAS耦接至差動對的共同端CME。電流源IBIAS用以提供一共同電流,其中上述的第一電流與第二電流的和等於電流源IBIAS提供的共同電流。
在本實施例中,感測放大電路220包括電流電壓轉換器221、222、放大器OP2、電晶體MN0~MN3以及電流源ICELL、IREF2。其中,與圖1實施例不相同的,本實施例中的電流電壓轉換器221、222分別為電阻R0以及R1。電阻R0以及R1可由積體電路中可用來形成電阻的任意材質來構成,例如多晶矽、N型或P型的摻雜區等,沒有一定的限制。
值得一提的,本實施例中,位元線偏壓調整器210所包括的電晶體MPA、MPB、MNA、MNB以及電晶體MNR均工作在飽和區,並可減低電晶體MPA、MPB、MNA、MNB中的每一者的兩端間的電壓差,並減低電源電壓VDD所需的電壓值。以電晶體MN2與MN0的耦接端點等於0.7伏特,電晶體MN0的導通電壓Vth等於0.2伏特,且電晶體MPB第一端與第二端間的電壓差等於0.1伏特為範例,電源電壓VDD可以略大於1伏特即可使位元線偏壓調整器210正常工作。並且,位元線偏壓調整器210中的放大器也可利用不同的電路,但為本領域具通常知識者所熟知的放大電路來建構,沒有特定的限制。例如,位元線偏壓調整器210中的放大器也可由與圖2中由電晶體MPA、MPB、MNA、MNB以及電流源IBIAS所構成的電路的互補型態來建構。
感測放大電路220動作細節與圖1實施例中的感測放大電路120相類似,在此不多贅述。
以下請參照圖3,圖3繪示本發明實施例的感測放大裝置中的感測放大電路的另一實施方式的示意圖。感測放大電路300包括電流電壓轉換器321、322、放大器OP2、電晶體MN0~MN3以及電流源ICELL、IREF2。與圖2的感測放大電路220的差別,本實施方式中的電流電壓轉換器321、322分別由電晶體MT0A以及MT1A所建構。其中,電晶體MT0A以及MT1A的電壓耐受度,高於感測放大電路220中的電晶體MT0以及MT1的電壓耐受度。並且,本實施例中的電晶體MT0A以及MT1A受控於偏壓電壓VBH。電晶體MT0A以及MT1A所接收的偏壓電壓VBH,可大於電晶體MT0以及MT1所接收的偏壓電壓VB1。
值得一提的,在本實施方式中,電晶體MT0A、MT1A以及電晶體MN0、MN1可皆設置在相同的井區中。在此請同步參照圖4,圖4繪示本發明實施例的感測放大電路的局部剖面結構示意圖。在圖4中,電晶體MN0以及MT0A均設置在井區HVPW中。以井區HVPW為P型井區為範例,井區HVPW中可設置摻雜區411、412、413以及414。閘極結構G1以及氧化層OX1分別覆蓋在摻雜區411、412間,並形成電晶體MN0。閘極結構G2以及氧化層OX2分別覆蓋在摻雜區413、414間,並形成電晶體MT0A。摻雜區411可以為電晶體MN0的源極(或汲極),摻雜區412可以為電晶體MN0的汲極(或源極)。摻雜區413可以為電晶體MT0A的源極(或汲極),摻雜區414可以為電晶體MT0A的汲極(或源極)。
在本實施例中,氧化層OX2的厚度可以大於氧化層OX1的厚度。本發明實施例中,透過將電晶體MT0A、MT1A以及電晶體MN0、MN1設置在相同的井區中,可以有效降低電路佈局所需要的面積。
以下請參照圖5,圖5繪示本發明另一實施例的感測放大裝置的示意圖。感測放大裝置500包括位元線偏壓調整器510以及感測放大電路520。在本實施例中,感測放大電路520的電路架構與圖2中的感測放大電路220的電路架構相同,在此不多贅述。本實施例中的位元線偏壓調整器510包括放大器511、電晶體MNR以及電流源IREF1。放大器511包括電晶體MNA以及MNB。電晶體MNA的第一端接收電源電壓VDD,電晶體MNA的控制端接收偏壓電壓VBIAS,電晶體MNA的第二端耦接至電晶體MNB的第一端,並產生調整後參考位元線電壓VBL’。電晶體MNB的第二端耦接至參考接地電壓VSS,電晶體MNB的控制端接收回授電壓。在本實施例中,偏壓電壓VBIAS相關於參考位元線電壓。
調整後參考位元線電壓VBL’被提供至電晶體MNR的控制端。電晶體MNR的第一端接收電源電壓VDD,電流源IREF1則串接在電晶體MNR的第二端與參考接地端VSS間。
在本實施例中,電晶體MNR可以為原生電晶體,其中電晶體MNR的臨界電壓可低於電晶體MNA、MNB的臨界電壓。
請參照圖6,圖6繪示本發明一實施例的記憶體的實施方式的示意圖。記憶體600包括記憶胞陣列610、多工器620以及感測放大裝置630。記憶胞陣列610透過多工器620以耦接至感測放大裝置630。感測放大裝置630可應用前述實施例的感測放大裝置100、200或500來實施。記憶胞陣列610則可以為靜態隨機存取記憶胞陣列、動態隨機存取記憶胞陣列、快閃記憶胞陣列、電阻式記憶胞(Resistive random-access memory, ReRAM)陣列、相變化記憶胞(Phase Change random-access memory, PCRAM)陣列或磁阻式隨機存取記憶胞(Magnetoresistive random-access memory, MRAM)陣列。
本發明實施例的感測放大裝置630,可直接接收非電壓泵電路的電源產生器所提供的電源電壓來做為操作電壓,並正確的感測出記憶胞陣列610的讀出資訊,可有效降低所需的功率消耗。
綜上所述,本發明提供利用具有低臨界電壓的電晶體來建構位元線偏壓調整器。以使位元線偏壓調整器可接收不需升壓的電源電壓來做為操作電壓,並有效產生調整後參考位元線電壓。感測放大電路則可根據調整後參考位元線電壓來執行記憶胞電流的感測動作,並產生感測結果。如此一來,感測放大裝置可在低電源電壓的條件下正常動作,有效降低所需的功率消耗。
100、200、500、630:感測放大裝置
110、210、510:位元線偏壓調整器
120、220、300、520:感測放大電路
121、122、221、222、321、322:電流電壓轉換器
411、412、413、414:摻雜區
600:記憶體
610:記憶胞陣列
620:多工器
CME:共同端
DE1、DE2:差動端
G1、G2:閘極結構
HVPW:井區
IREF1、ICELL、IREF2、IBIAS:電流源
MNR、MN0~MN3、MT0、MT1、MPA、MPB、MNA、MNB、MT0A、MT1A:電晶體
OP1、OP2、511:放大器
OX1、OX2:氧化層
R0、R1:電阻
SR:感測結果
VB1、VBH:偏壓電壓
VBL:參考位元線電壓
VBL’:調整後參考位元線電壓
VDD:電源電壓
VFB:回授電壓
VS1:選擇電壓
VSS:參考接地端
圖1繪示本發明一實施例的感測放大裝置的示意圖。
圖2繪示本發明另一實施例的感測放大裝置的示意圖。
圖3繪示本發明實施例的感測放大裝置中的感測放大電路的另一實施方式的示意圖。
圖4繪示本發明實施例的感測放大電路的局部剖面結構示意圖。
圖5繪示本發明另一實施例的感測放大裝置的示意圖。
圖6繪示本發明一實施例的記憶體的實施方式的示意圖。
100:感測放大裝置
110:位元線偏壓調整器
120:感測放大電路
121、122:電流電壓轉換器
IREF1、ICELL、IREF2:電流源
MNR、MN0~MN3、MT0、MT1:電晶體
OP1、OP2:放大器
SR:感測結果
VB1:偏壓電壓
VBL:參考位元線電壓
VBL’:調整後參考位元線電壓
VDD:電源電壓
VFB:回授電壓
VS1:選擇電壓
VSS:參考接地端
Claims (17)
- 一種感測放大裝置,包括: 一位元線偏壓調整器,接收一電源電壓以做為操作電壓,該位元線偏壓調整器包括: 一第一放大器,接收一參考位元線電壓以及一回授電壓,基於該電源電壓,根據該參考位元線電壓以及該回授電壓以產生一調整後參考位元線電壓; 一第一電晶體,具有一第一端接收該電源電壓,該第一電晶體的一第二端產生該回授電壓,該第一電晶體的一控制端接收該調整後參考位元線電壓;以及 一第一電流源,耦接在該第一電晶體的該第二端與一參考接地端間;以及 一感測放大電路,接收該電源電壓以做為操作電壓,用以根據該調整後參考位元線電壓以產生一感測結果。
- 如請求項1所述的感測放大裝置,其中該第一放大器包括: 一差動對,接收該參考位元線電壓以及該回授電壓,分別根據該參考位元線電壓以及該回授電壓以產生一第一電流以及一第二電流; 一主動負載,耦接至該差動對的二差動端,根據該第二電流以產生該調整後參考位元線電壓;以及 一第二電流源,耦接至該差動對的共同端,提供一共同電流,其中該第一電流與該第二電流的和等於該共同電流。
- 如請求項2所述的感測放大裝置,其中該差動對包括: 一第二電晶體,具有一第一端耦接至一第一差動端,該第二電晶體的一第二端耦接至該共同端,該第二電晶體的一控制端接收該參考位元線電壓;以及 一第三電晶體,具有一第一端耦接至一第二差動端,該第三電晶體的一第二端耦接至該共同端,該第三電晶體的一控制端接收該回授電壓。
- 如請求項3所述的感測放大裝置,其中該主動負載包括: 一第四電晶體,具有一第一端接收該電源電壓,該第四電晶體的一第二端及一控制端均耦接至該第一差動端;以及 一第五電晶體,具有一第一端為接收該電源電壓,該第五電晶體的一第二端耦接至該第二差動端,該第五電晶體的一控制端耦接至該第四電晶體的一控制端。
- 如請求項4所述的感測放大裝置,其中該第二電晶體至該第五電晶體均工作在飽和區。
- 如請求項1所述的感測放大裝置,其中該感測放大電路包括: 一第一電流電壓轉換器,具有一第一端接收該電源電壓; 一第二電流電壓轉換器,具有一第一端接收該電源電壓; 一第二電晶體,耦接在該第一電流電壓轉換器的一第二端與該參考接地端間,受控於該調整後參考位元線電壓; 一第三電晶體,耦接在該第二電流電壓轉換器的一第二端與該參考接地端間,受控於該調整後參考位元線電壓; 一第一選擇開關,耦接在該第二電晶體與該參考接地端間,受控於一選擇電壓; 一第二選擇開關,耦接在該第三電晶體與該參考接地端間,受控於該選擇電壓; 一第二電流源,耦接在該第一選擇開關與該參考接地端間,提供一記憶胞電流; 一第三電流源,耦接在該第二選擇開關與該參考接地端間,提供一參考電流;以及 一第二放大器,具有二輸入端分別耦接至該第一電流電壓轉換器的第二端以及該第二電流電壓轉換器的第二端,該第二放大器的輸出端產生該感測結果。
- 如請求項6所述的感測放大裝置,其中該第二電晶體以及該第三電晶體的臨界電壓均小於一基準值。
- 如請求項6所述的感測放大裝置,其中該第一電流電壓轉換器以及該第二電流電壓轉換器分別為一第一電阻以及一第二電阻。
- 如請求項6所述的感測放大裝置,其中該第一電流電壓轉換器以及該第二電流電壓轉換器分別為一第四電晶體以及一第五電晶體, 其中,該第四電晶體的一第一端接收該電源電壓,該第四電晶體的一第二端耦接至該第二電晶體的一第一端,第四電晶體的一控制端接收一偏壓電壓,該第五電晶體的一第一端接收該電源電壓,該第五電晶體的一第二端耦接至該第三電晶體的一第一端,第五電晶體的一控制端接收該偏壓電壓。
- 如請求項9所述的感測放大裝置,其中該第四電晶體以及該第五電晶體工作在線性區。
- 如請求項9所述的感測放大裝置,其中該第二電晶體至該第五電晶體設置在相同的井區中。
- 如請求項9所述的感測放大裝置,其中該第二電晶體與該第三電晶體的閘極氧化層的厚度,低於該第四電晶體與該第五電晶體的閘極氧化層的厚度。
- 如請求項2所述的感測放大裝置,其中該第一放大器包括: 一第二電晶體,具有一第一端接收該電源電壓,該第二電晶體的一第二端產生該調整後參考位元線電壓,該第二電晶體的一控制端接收一偏壓電壓,其中該偏壓電壓相關於該參考位元線電壓;以及 一第三電晶體,具有一第一端耦接至該第二第晶體的該第二端,該第三電晶體的一第二端耦接至該參考接地端,該第二電晶體的一控制端接收該回授電壓。
- 如請求項1所述的感測放大裝置,更包括: 一電源供應器,其中該電源供應器為非電荷泵電路的電壓產生器。
- 如請求項1所述的感測放大裝置,其中該第一電晶體的臨界電壓小於一基準值。
- 一種記憶體,包括: 一記憶胞陣列;以及 如請求項1所述的感測放大裝置,耦接該記憶胞陣列,用以感測該記憶胞陣列中的選中記憶胞的記憶胞電流以產生該感測結果。
- 如請求項16所述的記憶體,其中該記憶胞陣列為靜態隨機存取記憶胞陣列、動態隨機存取記憶胞陣列、快閃記憶胞陣列、電阻式記憶胞陣列、相變化記憶胞陣列或磁阻式隨機存取記憶胞陣列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110128205A TWI789856B (zh) | 2021-07-30 | 2021-07-30 | 記憶體以及其感測放大裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110128205A TWI789856B (zh) | 2021-07-30 | 2021-07-30 | 記憶體以及其感測放大裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI789856B TWI789856B (zh) | 2023-01-11 |
TW202305789A true TW202305789A (zh) | 2023-02-01 |
Family
ID=86661433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110128205A TWI789856B (zh) | 2021-07-30 | 2021-07-30 | 記憶體以及其感測放大裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI789856B (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
US11250908B2 (en) * | 2018-08-24 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Segmented reference trimming for memory arrays |
-
2021
- 2021-07-30 TW TW110128205A patent/TWI789856B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI789856B (zh) | 2023-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7554869B2 (en) | Semiconductor memory device having internal circuits responsive to temperature data and method thereof | |
JP4868918B2 (ja) | 基準電圧発生回路 | |
US7746160B1 (en) | Substrate bias feedback scheme to reduce chip leakage power | |
US7420857B2 (en) | Semiconductor integrated circuit and leak current reducing method | |
US7256643B2 (en) | Device and method for generating a low-voltage reference | |
US20080061868A1 (en) | Digital temperature sensing device using temperature depending characteristic of contact resistance | |
JP2007150761A (ja) | 半導体集積回路及びリーク電流低減方法 | |
US11086348B2 (en) | Bandgap reference circuit | |
JP4274786B2 (ja) | 電圧発生回路 | |
JP4854393B2 (ja) | 電圧発生回路 | |
JP2007280458A (ja) | 基準電圧発生回路 | |
US8319548B2 (en) | Integrated circuit having low power mode voltage regulator | |
US7764114B2 (en) | Voltage divider and internal supply voltage generation circuit including the same | |
JP4469657B2 (ja) | 半導体記憶装置 | |
US6559710B2 (en) | Raised voltage generation circuit | |
US8203891B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
TWI789856B (zh) | 記憶體以及其感測放大裝置 | |
JP2009098801A (ja) | 電源回路及びそれを用いた内部電源電圧発生方法 | |
US20100283445A1 (en) | Integrated circuit having low power mode voltage regulator | |
US11605406B2 (en) | Memory and sense amplifying device thereof | |
US20060091934A1 (en) | Forward biasing protection circuit | |
US7869285B2 (en) | Low voltage operation bias current generation circuit | |
JP2005122753A (ja) | 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器 | |
US11193962B2 (en) | Electronic circuit for generating reference voltage | |
JPH0785664A (ja) | ダイナミック型mosメモリ |