TW202304262A - 異質基板結構及其製作方法 - Google Patents

Abstract

一種異質基板結構包括玻璃基板、電極層、第一子電路板以及第一重佈線層。電極層位於玻璃基板上。第一子電路板位於玻璃基板與電極層上。第一子電路板具有導電通孔。導電通孔位於第一子電路板中且位於電極層上。第一重佈線層位於第一子電路板與導電通孔上。導電通孔電性連接電極層與第一重佈線層。

Description

異質基板結構及其製作方法

本揭露係關於一種異質基板結構及一種異質基板結構的製作方法。

在Micro LED顯示器的製程中，薄膜電晶體欲與LED晶片(例如像素單元)接合時，薄膜電晶體的電極層與晶片的金屬會有接合力低的問題，導致結構可靠度不足。另外，薄膜電晶體的電極層的厚度較薄，與晶片電鍍焊墊的厚度相差數倍，在接合時會產生應力分佈不均的問題，使晶片穩定性容易不足。

本揭露之一技術態樣為一種異質基板結構。

根據本揭露一實施方式，一種異質基板結構包括玻璃基板、電極層、第一子電路板以及第一重佈線層。電極層位於玻璃基板上。第一子電路板位於薄膜電晶體層與電極層上。第一子電路板具有導電通孔。導電通孔位於第一子電路板中且位於電極層上。第一重佈線層位於第一子電路板與導電通孔上。導電通孔電性連接電極層與第一重佈線層。

在本揭露一實施方式中，上述異質基板結構還包括抗氧化層、像素單元以及模製材。抗氧化層位於第一重佈線層上。抗氧化層的材質為金。像素單元位於抗氧化層上。模製材位於像素單元、抗氧化層以及第一子電路板上。

在本揭露一實施方式中，上述異質基板結構還包括介電層、第二重佈線層、抗氧化層、像素單元以及模製材。介電層位於第一子電路板與第一重佈線層上。第二重佈線層位於介電層上，且延伸至第一重佈線層。抗氧化層位於第二重佈線層上。抗氧化層的材質為金。像素單元位於抗氧化層上。模製材位於像素單元、抗氧化層以及介電層上。

在本揭露一實施方式中，上述異質基板結構還包括薄膜電晶體層。薄膜電晶體層位於玻璃基板與電極層之間。

本揭露之一技術態樣為一種異質基板結構的製作方法。

根據本揭露一實施方式，一種異質基板結構的製作方法包括：形成玻璃基板，其中玻璃基板具有電極層，電極層位於玻璃基板上；形成第一子電路板，其中第一子電路板具有導電通孔；以及壓合玻璃基板、第一子電路板以及第一重佈線層，使第一子電路板位於玻璃基板與第一重佈線層之間，其中導電通孔電性連接電極層與第一重佈線層。

在本揭露一實施方式中，上述在壓合玻璃基板、第一子電路板以及第一重佈線層之前，第一子電路板為半固化軟性狀態。上述方法還包括在壓合玻璃基板、第一子電路板以及第一重佈線層後，施以熱處理使第一子電路板固化。

在本揭露一實施方式中，上述方法還包括：圖案化第一重佈線層；以化學鍍方式在第一重佈線層上形成抗氧化層，其中抗氧化層是由金製成；在抗氧化層上設置像素單元；以及在像素單元、抗氧化層以及第一子電路板上形成模製材。

在本揭露一實施方式中，上述在壓合玻璃基板、第一子電路板以及重佈線層之前，方法還包括：圖案化第一重佈線層；在第一重佈線層上形成介電層；在介電層中形成開口；以及在介電層上形成第二重佈線層，其中第二重佈線層延伸至開口中的第一重佈線層。

在本揭露一實施方式中，上述方法還包括：以化學鍍方式在第二重佈線層上形成抗氧化層，其中抗氧化層是由金製成；在抗氧化層上設置像素單元；以及在像素單元、抗氧化層以及介電層上形成模製材。

在本揭露一實施方式中，上述形成第一子電路板的步驟包括：雷射鑽孔第一子電路板，使第一子電路板具有一通孔；以及在通孔中填入導電金屬膠，以在第一子電路板中形成導電通孔。

在本揭露上述實施方式中，異質基板結構的第一子電路板可接合電極層與第一重佈線層，也就是說，第一子電路板可視為一種連接結構，用以接合電極層與第一重佈線層，以提升介面之間的接合力。並且，由於第一子電路板的導電通孔僅需填入導電金屬膠即可與電極層及第一重佈線層進行連接，並不需藉由電鍍製程進行填孔，可省去使用電鍍設備的製造成本且較為環保。並且，第一子電路板的導電通孔係藉由填入導電金屬膠以與電極層及第一重佈線層進行連接，並非藉由電鍍製程進行填孔，因此可降低第一子電路板與電極層及第一重佈線層接合時的應力，以避免玻璃基板造成彎曲。第一子電路板與第一重佈線層可作為提供像素單元穩固效果的焊墊。與傳統技術相較，第一重佈線層對金屬的接合力佳，且第一重佈線層可作為焊墊，因此可增加第一重佈線層與像素單元之間的結構可靠度。

以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。

諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或製作方法中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。

第1圖繪示根據本揭露一實施方式之異質基板結構100的剖面圖。異質基板結構100包括玻璃基板112、電極層116、第一子電路板120以及第一重佈線層130。舉例來說，玻璃基板112的材質可包括矽、陶瓷或藍寶石，但並不以此為限。電極層116位於玻璃基板112上。電極層116的材質可包括透明導電膜(Indium Tin Oxide, ITO)、銅或鋁，但並不以此為限。異質基板結構100還包括薄膜電晶體層114。薄膜電晶體層114位於玻璃基板112與電極層116之間。在本揭露中，玻璃基板112、薄膜電晶體層114以及電極層116之組合可視為薄膜電晶體基板110。第一子電路板120位於薄膜電晶體層114與電極層116上，並且第一子電路板120具有導電通孔122。導電通孔122位於第一子電路板120中且位於電極層116上。在本實施方式中，第一子電路板120的材質可包括絕緣材料，例如膠片(Prepreg, PP)、味之素增層膜(Ajinomoto Buildup Film, ABF)、BT(Bimaleimide Triazine)樹脂、感光性介電質(Photosensitive dielectric, PID)、或任何一種半固化(B-Stage)聚合物，但並不用以限制本揭露。

第一子電路板120的導電通孔122的材質可為導電金屬膠，以瞬時液相燒結(Transient Liquid Phase Sintering, TLPS)塗佈製造。導電通孔122可具有導電與導熱效果，適合與金屬材質進行接合，且不會再因受熱而轉變回液態。第一重佈線層130位於第一子電路板120與導電通孔122上，並且導電通孔122電性連接電極層116與第一重佈線層130。第一重佈線層130的材質可為銅。詳細來說，第一重佈線層130可為銅箔，可藉由減成法製程(Tenting process)蝕刻以形成如第1圖所示之第一重佈線層130。

具體而言，異質基板結構100的第一子電路板120可接合電極層116與第一重佈線層130，也就是說，第一子電路板120可視為一種連接結構，用以接合電極層116與第一重佈線層130，以提升介面之間的接合力。並且，由於第一子電路板120的導電通孔122僅需填入導電金屬膠即可與電極層116及第一重佈線層130進行連接，並不需藉由電鍍製程進行填孔，可省去使用電鍍設備的製造成本且較為環保。並且，第一子電路板120的導電通孔122係藉由填入導電金屬膠以與電極層116及第一重佈線層130進行連接，並非藉由電鍍製程進行填孔，因此可降低第一子電路板120與電極層116及第一重佈線層130接合時的應力，以避免玻璃基板112造成彎曲。第一子電路板120與第一重佈線層130可作為提供像素單元150穩固效果的焊墊。與傳統技術相較，第一重佈線層130對金屬的接合力佳，且第一重佈線層130可作為焊墊，因此可增加第一重佈線層130與像素單元150之間的結構可靠度。

在本實施方式中，異質基板結構100更包括抗氧化層140、像素單元150以及模製材(Molding)160。抗氧化層140位於第一重佈線層130上，且抗氧化層140的材質可為金。抗氧化層140覆蓋第一重佈線層130的頂面，以提供抗氧化效果。像素單元150位於抗氧化層140上，且像素單元150可電性連接第一重佈線層130與抗氧化層140。模製材160位於第一子電路板120、抗氧化層140以及像素單元150上。模製材160覆蓋第一子電路板120、抗氧化層140以及像素單元150以提供絕緣與保護效果。

應理解到，已敘述的元件連接關係與功效將不重覆贅述，合先敘明。在以下敘述中，將說明其他形式的異質基板結構。

第2圖繪示根據本揭露另一實施方式之異質基板結構100a的剖面圖。異質基板結構100a包括玻璃基板112、電極層116、第一子電路板120以及第一重佈線層130。異質基板結構100a還包括薄膜電晶體層114。玻璃基板112、薄膜電晶體層114以及電極層116之組合可視為薄膜電晶體基板110。第一子電路板120具有導電通孔122。與第1圖之實施方式不同地方在於，異質基板結構100a更包括介電層170與第二重佈線層130a。介電層170位於第一子電路板120與第一重佈線層130上。舉例來說，介電層170的材質可包括介電材料。第二重佈線層130a位於介電層170上，並且第二重佈線層130a延伸至開口O中的第一重佈線層130，也就是說，導電通孔122、第一重佈線層130以及第二重佈線層130a彼此電性連接。舉例來說，第一重佈線層130與第二重佈線層130a可為相同材料。

異質基板結構100a還包括抗氧化層140a、像素單元150a以及模製材160。抗氧化層140a位於第二重佈線層130a上，且抗氧化層140a的材質可為金。抗氧化層140a可藉由化學鍍方式形成於第二重佈線層130a上。像素單元150a位於抗氧化層140a上。模製材160位於抗氧化層140a、像素單元150a以及介電層170上。異質基板結構100a的第一子電路板120可接合電極層116與第一重佈線層130，以提升介面之間的接合力，並且第一子電路板120的導電通孔122、第一重佈線層130以及第二重佈線層130a可形成多層連接結構。第一子電路板120的導電通孔122電性連接電極層116、第一重佈線層130以及第二重佈線層130a。

在以下敘述中，將說明異質基板結構100(見第1圖)與異質基板結構100a(見第2圖)的製作方法。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。

第3圖繪示根據本揭露一實施方式之異質基板結構的製作方法的流程圖。異質基板結構的製作方法包括下列步驟。首先在步驟S1中，形成玻璃基板，其中玻璃基板具有電極層，電極層位於玻璃基板上。接著在步驟S2中，形成第一子電路板，其中第一子電路板具有導電通孔。之後在步驟S3中，壓合玻璃基板、第一子電路板以及第一重佈線層，使第一子電路板位於玻璃基板與重佈線層之間，其中導電通孔電性連接電極層與重佈線層。在以下敘述中，將詳細說明上述各個步驟。

第4圖至第6圖繪示根據本揭露一實施方式之異質基板結構的製作方法在不同階段的剖面圖。參閱第4圖，形成玻璃基板112以及薄膜電晶體層114，其中玻璃基板112具有電極層116，薄膜電晶體層114位於玻璃基板112上，且電極層116位於薄膜電晶體層114上。在本揭露中，玻璃基板112、薄膜電晶體層114以及電極層116之組合可視為薄膜電晶體基板110。接著，形成第一子電路板120。在熱處理前，第一子電路板120為半固化軟性狀態，可在第一子電路板120中鑽孔並填入導電金屬膠以形成導電通孔122。

接著，形成第一重佈線層130。在一些實施方式中，第一重佈線層130的材質可為銅。詳細來說，第一重佈線層130可為銅箔，因此第一重佈線層130具有高共平面特性。由於在壓合玻璃基板112、第一子電路板120以及第一重佈線層130之前，第一子電路板120為半固化軟性狀態且具有可撓性及黏性，因此第一子電路板120可用以接合薄膜電晶體基板110與第一重佈線層130。

參閱第5圖，接著，壓合玻璃基板112、第一子電路板120以及第一重佈線層130，使第一子電路板120位於薄膜電晶體基板110與第一重佈線層130之間，其中導電通孔122電性連接電極層116與第一重佈線層130。接著，在壓合玻璃基板112、第一子電路板120以及第一重佈線層130後，可施以熱處理使第一子電路板120固化。如此一來，第一子電路板120便穩固地連接薄膜電晶體基板110與第一重佈線層130，以增加結構可靠度。

參閱第6圖，在一些實施方式中，方法更包括圖案化第一重佈線層130，並且以化學鍍方式在圖案化後的第一重佈線層130上形成抗氧化層140，其中抗氧化層140是由金製成。抗氧化層140覆蓋第一重佈線層130的頂面以提供抗氧化效果。

接著，回到第1圖，方法更包括在抗氧化層140上設置像素單元150，並且在像素單元150、抗氧化層140以及第一子電路板120上形成模製材160，而可形成異質基板結構100。模製材160覆蓋第一子電路板120、抗氧化層140以及像素單元150以提供絕緣與保護效果，並增加異質基板結構100的結構可靠度。具體而言，本實施方式的製作方法無須使用銲料及底膠，可有效降低異質基板結構100的製造成本。此外，因為無使用銲料，因此可有效提高薄膜電晶體基板110、第一子電路板120以及第一重佈線層130之間的接合良率，進而提升異質基板結構100的結構可靠度。

第7圖至第8圖繪示根據本揭露另一實施方式之異質基板結構的製作方法在不同階段的剖面圖。參閱第7圖，與第4圖之實施方式不同地方在於，在壓合玻璃基板112、第一子電路板120以及第一重佈線層130之前，方法更包括圖案化第一重佈線層130、在第一重佈線層130上形成介電層170、在介電層170中形成開口O以及在介電層170上形成第二重佈線層130a，其中第二重佈線層130a延伸至開口O中的第一重佈線層130。並且，方法還包括以化學鍍方式在第二重佈線層130a上形成抗氧化層140a，其中抗氧化層140a是由金製成。抗氧化層140a覆蓋第二重佈線層130a的頂面以提供抗氧化效果。

接著，參閱第8圖，壓合玻璃基板112、第一子電路板120以及第一重佈線層130，使第一子電路板120位於薄膜電晶體基板110與第一重佈線層130之間，其中導電通孔122電性連接電極層116、第一重佈線層130以及第二重佈線層130a，以形成多層連接結構。由於第一子電路板120為半固化軟性狀態具有可撓性及黏性，因此第一子電路板120可接合薄膜電晶體基板110與第一重佈線層130。

接著，回到第2圖，在一些實施方式中，方法還包括在抗氧化層140a上設置像素單元150a，並且在抗氧化層140a、像素單元150a以及介電層170上形成模製材160。如此一來，便可得到如第2圖所示之異質基板結構100a。具體而言，異質基板結構100a的製作方法無須使用銲料及底膠，可有效降低異質基板結構100a的製造成本。此外，因為無使用銲料，因此可有效提高薄膜電晶體基板110、第一子電路板120以及第一重佈線層130之間的接合良率，進而提升異質基板結構100a的結構可靠度。

在本實施方式中，異質基板結構100a的第一子電路板120可接合電極層116與第一重佈線層130，以提升介面之間的接合力，並且第一子電路板120的導電通孔122電性連接電極層116、第一重佈線層130以及第二重佈線層130a，因此異質基板結構100a具有多層連接結構。

在以下敘述中，將說明另一種異質基板結構的製作方法。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。

第9圖至第13圖繪示根據本揭露又一實施方式之異質基板結構的製作方法在不同階段的剖面圖。參閱第9圖，在第一子電路板120的相對兩側分別形成第一重佈線層130及感壓膠(Pressure sensitive adhesive, PSA)層200。接著，在第一子電路板120的感壓膠層200上黏貼PET膠(Polyethylene terephthalate, PET)層210。接著，雷射鑽孔第一子電路板120、感壓膠層200以及PET膠層210，使第一子電路板120具有通孔V，以形成如第9圖所示之結構。

同時參閱第9圖與第10圖，在通孔V中填入導電金屬膠，以在第一子電路板120中形成導電通孔122。形成導電通孔122後，可去除PET膠層210，以形成如第10圖所示之結構。

參閱第11圖，接著，形成玻璃基板112，其中玻璃基板112具有電極層116，電極層116位於玻璃基板112上。接著，將第10圖所示之結構上下翻轉90度，使導電通孔122較第一重佈線層130靠近電極層116。

同時參閱第11圖與第12圖，去除第一子電路板120的感壓膠層200後，壓合玻璃基板112、第一子電路板120以及第一重佈線層130，使第一子電路板120位於玻璃基板112與第一重佈線層130之間，其中導電通孔122電性連接電極層116與第一重佈線層130。

參閱第13圖，接著，蝕刻第一重佈線層130以形成線路。第一重佈線層130形成線路後，在第一重佈線層130上形成像素單元150，以形成如第13圖所示之異質基板結構100b。接著，可在像素單元150與第一子電路板120上形成如第1圖所示之模製材160，以覆蓋像素單元150與第一子電路板120。

在以下敘述中，將說明其他形式的異質基板結構。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。

第14圖繪示根據本揭露又一實施方式之異質基板結構100c的剖面圖。參閱第14圖，與第1圖之實施方式不同地方在於，薄膜電晶體層114具有應用於主動式驅動的薄膜電晶體結構，並且導電通孔122除了電性連接電極層116與第一重佈線層130之外，還延伸至薄膜電晶體層114中，以電性連接應用於主動式驅動的薄膜電晶體層114。玻璃基板112、薄膜電晶體層114以及電極層116之組合可視為薄膜電晶體基板110。此外，異質基板結構100c除了玻璃基板112與薄膜電晶體層114的製造過程不同外，其餘製造過程相似於第4圖至第6圖的製造過程。

第15圖繪示根據本揭露又一實施方式之異質基板結構100d的剖面圖。參閱第15圖，與第2圖之實施方式不同地方在於，薄膜電晶體層114具有應用於主動式驅動的薄膜電晶體結構，並且導電通孔122除了電性連接電極層116與第一重佈線層130之外，還延伸至薄膜電晶體層114中，其中導電通孔122電性連接薄膜電晶體層114、電極層116、第一重佈線層130以及第二重佈線層130a，以形成多層連接結構。此外，異質基板結構100d除了玻璃基板112與薄膜電晶體層114的製造過程不同外，其餘製造過程相似於第7圖及第8圖的製造過程。

具體而言，由於第一子電路板120的導電通孔122僅需填入導電金屬膠即可與薄膜電晶體層114、電極層116以及第一重佈線層130進行連接，第一子電路板120並不需使用電鍍製程進行填孔，可省去使用電鍍設備的製造成本且較為環保。

第16圖繪示根據本揭露又一實施方式之異質基板結構100e的剖面圖。參閱第16圖，與第2圖之實施方式不同地方在於，玻璃基板112上並不具有薄膜電晶體層114(見第2圖)，並且電極層116為多層結構，可視為一種重佈線結構。異質基板結構100e可應用於被動式驅動電路中。此外，異質基板結構100e除了玻璃基板112與電極層116的製造過程不同外，其餘製造過程相似於第7圖及第8圖的製造過程。

具體而言，第一子電路板120的導電通孔122係藉由填入導電金屬膠以與薄膜電晶體層114、電極層116以及第一重佈線層130進行連接，並非藉由電鍍製程進行填孔，因此可降低第一子電路板120與薄膜電晶體層114、電極層116以及第一重佈線層130接合時的應力，以避免玻璃基板112造成彎曲。

前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。

100,100a,100b,100c,100d,100e:異質基板結構 110:薄膜電晶體基板 112:玻璃基板 114:薄膜電晶體層 116:電極層 120:第一子電路板 122:導電通孔 130:第一重佈線層 130a:第二重佈線層 140,140a:抗氧化層 150,150a:像素單元 160:模製材 170:介電層 200:感壓膠層 210:PET膠層 O:開口 S1:步驟 S2:步驟 S3:步驟 V:通孔

當接合隨附諸圖閱讀時，得自以下詳細描述最佳地理解本揭露之一實施方式。應強調，根據工業上之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。 第1圖繪示根據本揭露一實施方式之異質基板結構的剖面圖。 第2圖繪示根據本揭露另一實施方式之異質基板結構的剖面圖。 第3圖繪示根據本揭露一實施方式之異質基板結構的製作方法的流程圖。 第4圖至第6圖繪示根據本揭露一實施方式之異質基板結構的製作方法在不同階段的剖面圖。 第7圖至第8圖繪示根據本揭露另一實施方式之異質基板結構的製作方法在不同階段的剖面圖。 第9圖至第13圖繪示根據本揭露又一實施方式之異質基板結構的製作方法在不同階段的剖面圖。 第14圖繪示根據本揭露又一實施方式之異質基板結構的剖面圖。 第15圖繪示根據本揭露又一實施方式之異質基板結構的剖面圖。 第16圖繪示根據本揭露又一實施方式之異質基板結構的剖面圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:異質基板結構

110:薄膜電晶體基板

112:玻璃基板

114:薄膜電晶體層

116:電極層

120:第一子電路板

122:導電通孔

130:第一重佈線層

140:抗氧化層

150:像素單元

160:模製材

Claims (10)

1. 一種異質基板結構，包含： 一玻璃基板； 一電極層，位於該玻璃基板上； 一第一子電路板，位於該玻璃基板與該電極層上，其中該第一子電路板具有一導電通孔，該導電通孔位於該第一子電路板中且位於該電極層上；以及 一第一重佈線層，位於該第一子電路板與該導電通孔上，其中該導電通孔電性連接該電極層與該第一重佈線層。
2. 如請求項1所述之異質基板結構，更包含： 一抗氧化層，位於該第一重佈線層上，其中該抗氧化層的材質為金； 一像素單元，位於該抗氧化層上；以及 一模製材，位於該像素單元、該抗氧化層以及該第一子電路板上。
3. 如請求項1所述之異質基板結構，更包含： 一介電層，位於該第一子電路板與該第一重佈線層上； 一第二重佈線層，位於該介電層上，且延伸至該第一重佈線層； 一抗氧化層，位於該第二重佈線層上，其中該抗氧化層的材質為金； 一像素單元，位於該抗氧化層上；以及 一模製材，位於該像素單元、該抗氧化層以及該介電層上。
4. 如請求項1所述之異質基板結構，更包含： 一薄膜電晶體層，位於該玻璃基板與該電極層之間。
5. 一種異質基板結構的製作方法，包含： 形成一玻璃基板，其中該玻璃基板具有一電極層，該電極層位於該玻璃基板上； 形成一第一子電路板，其中該第一子電路板具有一導電通孔；以及 壓合該玻璃基板、該第一子電路板以及一第一重佈線層，使該第一子電路板位於該玻璃基板與該第一重佈線層之間，其中該導電通孔電性連接該電極層與該第一重佈線層。
6. 如請求項5所述之方法，其中在壓合該玻璃基板、該第一子電路板以及該第一重佈線層之前，該第一子電路板為半固化軟性狀態，該方法更包含： 在壓合該玻璃基板、該第一子電路板以及該第一重佈線層後，施以熱處理使該第一子電路板固化。
7. 如請求項5所述之方法，更包含： 圖案化該第一重佈線層； 以化學鍍方式在該第一重佈線層上形成一抗氧化層，其中該抗氧化層是由金製成； 在該抗氧化層上設置一像素單元；以及 在該像素單元、該抗氧化層以及該第一子電路板上形成一模製材。
8. 如請求項5所述之方法，其中在壓合該玻璃基板、該第一子電路板以及該重佈線層之前，更包含： 圖案化該第一重佈線層； 在該第一重佈線層上形成一介電層； 在該介電層中形成一開口；以及 在該介電層上形成一第二重佈線層，其中該第二重佈線層延伸至該開口中的該第一重佈線層。
9. 如請求項8所述之方法，更包含： 以化學鍍方式在該第二重佈線層上形成一抗氧化層，其中該抗氧化層是由金製成； 在該抗氧化層上設置一像素單元；以及 在該像素單元、該抗氧化層以及該介電層上形成一模製材。
10. 如請求項5所述之方法，形成該第一子電路板包含： 雷射鑽孔該第一子電路板，使該第一子電路板具有一通孔；以及 在該通孔中填入導電金屬膠，以在該第一子電路板中形成該導電通孔。

Images