TW202301497A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202301497A
TW202301497A TW111114065A TW111114065A TW202301497A TW 202301497 A TW202301497 A TW 202301497A TW 111114065 A TW111114065 A TW 111114065A TW 111114065 A TW111114065 A TW 111114065A TW 202301497 A TW202301497 A TW 202301497A
Authority
TW
Taiwan
Prior art keywords
metal pattern
moisture
pattern structure
semiconductor device
proof ring
Prior art date
Application number
TW111114065A
Other languages
English (en)
Inventor
田俊秀
金秀賓
金柄武
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210084748A external-priority patent/KR20220147478A/ko
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202301497A publication Critical patent/TW202301497A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置，包括：半導體基板，包括主晶片區；護環，環繞所述主晶片區；防潮環，環繞所述護環；電極結構，在所述主晶片區中接觸所述半導體基板；以及至少一個金屬圖案結構，自所述電極結構延伸至所述防潮環。所述至少一個金屬圖案結構是將所述防潮環接地的連接線。

Description

半導體裝置
本發明概念的實施例是有關於一種半導體裝置，且更具體而言，是有關於一種包括護環及防潮環的半導體裝置。 [相關申請案的交叉參考] 本申請案基於且主張優先於2021年4月27日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0054638號及2021年6月29日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0084748號，該些韓國專利申請案的揭露內容全文併入本案供參考。
一般而言，半導體裝置是藉由對在上面形成有積體電路裝置的晶圓進行切割的晶粒鋸切製程來製造的。在晶粒鋸切製程期間，鋸片沿劃道區切割晶圓，且因此，將多個半導體裝置彼此實體上分離。
本發明概念實施例的目的是利用電性連接至防潮環的金屬圖案結構作為接地連接線來防止或降低半導體裝置的積體電路裝置因在半導體裝置的蝕刻製程中使用電漿而產生的帶電粒子引起電弧現象而被損壞的風險。然而，本發明概念的實施例的目的不限於此。
根據本發明概念的實施例的一種半導體裝置包括：半導體基板，包括主晶片區；護環，環繞所述主晶片區；防潮環，環繞所述護環；電極結構，在所述主晶片區中接觸所述半導體基板；以及至少一個金屬圖案結構，自所述電極結構延伸至所述防潮環。所述至少一個金屬圖案結構是將所述防潮環接地的連接線。
根據本發明概念的實施例的一種半導體裝置包括：半導體基板，包括主晶片區及環繞所述主晶片區的密封區；護環，在所述密封區中環繞所述主晶片區；防潮環，在所述密封區中環繞所述護環；以及至少一個金屬圖案結構，在與所述密封區交叉的方向上自所述防潮環延伸。所述至少一個金屬圖案結構是將所述防潮環接地的連接線。
根據本發明概念的實施例的一種半導體裝置包括：半導體基板，包括主晶片區及環繞所述主晶片區的密封區；電極結構，在所述主晶片區中接觸所述半導體基板；護環，在所述密封區中環繞所述主晶片區；防潮環，在所述密封區中環繞所述護環；至少一個第一金屬圖案結構，在水平方向上自所述電極結構延伸至所述防潮環；以及至少一個第二金屬圖案結構，與所述密封區交叉地在所述水平方向上自所述防潮環延伸。所述至少一個第一金屬圖案結構及所述至少一個第二金屬圖案結構是將所述防潮環接地的連接線。
將在下文中參照附圖更全面地闡述本發明概念的實施例。在所有附圖中，相同的參考編號可指代相同的元件。
本文中，如此項技術中具有通常知識者將理解，當二或更多個元件或值被闡述為彼此實質上相同或實質上相等時，應理解為所述元件或值彼此相同，所述元件或值在量測誤差內彼此相等，或者若量測不相等，則值足夠接近以在功能上彼此相等。此外，如此項技術中具有通常知識者將理解，當元件被闡述為實質上彼此共面時，應理解為所述元件完全彼此共面，或者幾乎彼此共面（例如，在量測誤差內）。此外，如此項技術中具有通常知識者將理解，當兩個組件或方向被闡述為實質上彼此平行延伸或彼此垂直延伸時，所述兩個組件或方向完全彼此平行延伸或彼此垂直延伸，或者近似地彼此平行延伸或彼此垂直延伸（例如，在量測誤差內）。術語「實質上」的其他用法應以相同的方式加以解釋。
將理解，本文中使用用語「第一」、「第二」、「第三」等來區分一個元件與另一元件，且所述元件不受該些用語限制。因此，實施例中的「第一」元件在另一實施例中可被闡述為「第二」元件。
應理解，每一實施例內的特徵或態樣的說明通常應被視為可用於其他實施例中的其他類似特徵或態樣，除非上下文另有清楚的指示。
本文中所使用的單數形式「一（a及an）」及「所述（the）」亦旨在包括複數形式，除非上下文另有清楚的指示。
應理解，當稱組件（例如膜、區、層或元件）位於另一組件「上」、「連接至」、「耦合至」或「相鄰於」另一組件時，所述組件可直接位於所述另一組件上、直接連接至、直接耦合至或直接相鄰於所述另一組件，或者可存在中間組件。亦應理解，當稱組件位於兩個組件「之間」時，所述組件可以是所述兩個組件之間的唯一組件，或者亦可存在一或多個中間組件。亦應理解，當稱組件「覆蓋」另一組件時，所述組件可以是覆蓋所述另一組件的唯一組件，或者一或多個中間組件亦可覆蓋所述另一組件。用於闡述組件之間的關係的其他措詞應以相似的方式加以解釋。
圖1是示出根據本發明概念實施例的包括半導體裝置的晶圓的示意性平面圖。圖2是根據本發明概念實施例的示出圖1所示放大部分AA的圖1所示半導體裝置的示意性平面圖。圖3是根據本發明概念實施例的沿圖2所示的線B-B'切割出的圖1所示半導體裝置的示意性垂直剖視圖。圖4是示出根據本發明概念實施例的其中切割圖1所示晶圓來製造半導體裝置的狀態的垂直剖視圖。
參照圖1至圖4，根據實施例，晶圓10包括在包括主晶片區MC的半導體裝置100與多個半導體裝置100之間界定的劃道區SL。
晶圓10具有邊緣部分10E。此外，晶圓10具有在上面形成有多個半導體裝置100的上表面及面對上表面的下表面。下表面可為研磨表面，在所述研磨表面上執行研磨製程以減小晶圓10的厚度。研磨製程可包括研磨方法。
所述多個半導體裝置100佈置於晶圓10的上表面上，且可在所述多個半導體裝置100之間界定劃道區SL。根據本發明概念實施例的半導體裝置100可包括主晶片區MC及環繞主晶片區MC的密封區MS。為便於說明，在圖式中僅示出構成半導體裝置100的一些組件，但此項技術中具有通常知識者將能夠全面理解未示出的其餘組件。
劃道區SL可在第一方向D1及實質上垂直於第一方向D1的第二方向D2上延伸。劃道區SL可為具有恆定寬度的直道形狀。即，所述多個半導體裝置100可被劃道區SL環繞，且可彼此間隔開。
一般而言，所述多個半導體裝置100可藉由沿劃道區SL執行晶粒鋸切製程而以半導體晶片的形式彼此實體上分離。舉例而言，晶圓10及形成於晶圓10上的各種類型的材料層藉由利用鋸片SB進行晶粒鋸切製程而被切割，且因此，晶圓10可被切割成多個半導體裝置100。
隨著對積體電路裝置TR的大容量及高整合度的需求增加，晶圓10的劃道區SL所佔據的面積減少。因此，由於在晶粒鋸切製程中施加至半導體裝置100的電應力及機械應力，積體電路裝置TR損壞的風險增加。因此，藉由在密封區MS中形成護環120及防潮環130來製造能夠防止或減少積體電路裝置TR的缺陷的半導體裝置100。防潮環130可防止或減少在晶粒鋸切製程中可能發生的裂縫的傳播及/或濕氣的滲透，且護環120可將半導體裝置100接地。下文中，將詳細闡述根據本發明概念實施例的半導體裝置100。
舉例而言，半導體基板101可包含例如（舉例而言）矽（Si）等半導體材料。作為另外一種選擇，半導體基板101可包含例如（舉例而言）鍺（Ge）等半導體元素材料，或者例如（舉例而言）碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）及磷化銦（InP）等化合物半導體材料。在一些實施例中，半導體基板101可具有絕緣體上矽（silicon on insulator，SOI）結構。半導體基板101可包括導電區，例如摻雜有雜質的阱或摻雜有雜質的結構。
積體電路裝置TR可佈置於半導體裝置100的主晶片區MC中。積體電路裝置TR可包括例如記憶體裝置及/或邏輯裝置。此外，積體電路裝置TR可包括各種類型的多個單獨裝置。所述多個單獨裝置可包括各種微電子裝置，例如（舉例而言）：金屬氧化物半導體場效電晶體（metal-oxide-semiconductor field-effect transistor，MOSFET），例如互補金屬氧化物半導體（complementary metal-oxide semiconductor，CMOS）；系統大規模積體（system large scale integration，LSI）裝置；影像感測器，例如CMOS成像感測器（CMOS imaging sensor，CIS）；微機電系統（microelectromechanical system，MEMS）；有源裝置；及無源裝置。
護環120及防潮環130可被形成為在半導體裝置100的鄰近於劃道區SL的密封區MS中環繞半導體裝置100的主晶片區MC。護環120及防潮環130可在實質上垂直於半導體基板101的上表面的第三方向D3上延伸。
半導體裝置100包括位於主晶片區MC中的至少一個積體電路裝置TR及電極結構110，且包括環繞半導體基板101上的積體電路裝置TR及電極結構110的絕緣層102。絕緣層102可包含但不限於氧化矽、氮化矽或氮氧化矽。此外，絕緣層102可包括多個絕緣間層（insulating interlayer）。
可藉由在閘電極104的兩個側壁上形成閘電極104及間隔件106、並在佈置於閘電極104兩側的半導體基板101中摻雜雜質而形成積體電路裝置TR。
將如下簡要闡述形成積體電路裝置TR的方法。在半導體基板101上形成閘極形成層。在閘極形成層上形成用於形成多個閘電極104的遮罩圖案。藉由利用遮罩圖案作為蝕刻遮罩對閘極形成層進行蝕刻而在半導體基板101上形成所述多個閘電極104。形成覆蓋所述多個閘電極104的間隔件形成層。藉由對間隔件形成層進行非等向性蝕刻，可分別在所述多個閘電極104的兩個側壁上形成間隔件106。藉由在佈置於閘電極104的兩側上的半導體基板101中摻雜雜質來形成源極及汲極。
在一些實施例中，在主晶片區MC中形成電極結構110的製程中，可在密封區MS中一起形成護環120及防潮環130。即，在實施例中，可利用半導體製造製程形成護環120及防潮環130，而不利用額外的製程來形成護環120及防潮環130。因此，電極結構110、護環120及防潮環130可被形成為具有相似的形狀。根據實施例，電極結構110、護環120及防潮環130均直接接觸半導體基板101。
電極結構110可包括垂直通孔111以及多個金屬配線層112及113。相似地，護環120可包括垂直通孔121以及多個金屬配線層122及123，且防潮環130可包括垂直通孔131以及多個金屬配線層132及133。
透過光學製程及蝕刻製程，可藉由將垂直通孔111、121及131以及所述多個金屬配線層112、113、122、123、132及133圖案化成所期望的形狀來形成電極結構110、護環120及防潮環130。垂直通孔111、121及131可在第三方向D3上延伸。構成電極結構110的所述多個金屬配線層112及113可具有擁有一定面積的點形狀。相比之下，構成護環120及防潮環130的所述多個金屬配線層122、123、132及133可在第一方向D1及第二方向D2上延伸，並且形成閉合區。
電極結構110、護環120及防潮環130可包含導電材料。在一些實施例中，電極結構110、護環120及防潮環130可包含例如鎢（W）、鎢合金、銅（Cu）或銅合金。作為另外一種選擇，電極結構110、護環120及防潮環130可包含例如鋁（Al）、鈦（Ti）、鉭（Ta）、鈀（Pd）、鉑（Pt）、鉬（Mo）、金屬矽化物或其組合。
垂直通孔111、121及131可直接接觸半導體基板101內的多個摻雜區101D。所述多個摻雜區101D可為摻雜有p型雜質的區。作為另外一種選擇，所述多個摻雜區101D可為摻雜有n型雜質的區。可經由與垂直通孔111、121及131接觸的摻雜區101D將電極結構110、護環120及防潮環130接地。在一些實施例中，電極結構110及護環120經由垂直通孔111、121及131直接接觸摻雜區101D。
根據本發明概念實施例的半導體裝置100可包括將電極結構110、護環120與防潮環130彼此電性連接的金屬圖案結構140。金屬圖案結構140可被配置成橋形圖案，自主晶片區MC的電極結構110跨越護環120延伸至密封區MS的防潮環130。
藉由調整金屬圖案結構140的數目及寬度，可降低半導體製造製程的設計難度、同時促進電流流過金屬圖案結構140。即，藉由將半導體基板101的直徑、護環120及防潮環130的數目、護環120及防潮環130的高度、流動電流的量值等考量在內，可調整金屬圖案結構140的數目及寬度。
金屬圖案結構140可包括將主晶片區MC的電極結構110連接至密封區MS的護環120的第一子金屬圖案結構141、以及將護環120連接至密封區MS中的防潮環130的第二子金屬圖案結構142。
在一些實施例中，防潮環130可經由垂直通孔131直接接地至半導體基板101。作為另外一種選擇，防潮環130可利用第二子金屬圖案結構142作為連接線而經由護環120接地至半導體基板101。作為另外一種選擇，防潮環130可利用第一子金屬圖案結構141及第二子金屬圖案結構142作為連接線而經由電極結構110接地至半導體基板101。
在一些實施例中，護環120的上表面的水平高度及防潮環130的上表面的水平高度可實質上等於金屬圖案結構140的上表面的水平高度。舉例而言，在一些實施例中，護環120的上表面及防潮環130的上表面可與金屬圖案結構140的上表面實質上共面。防潮環130可被形成為具有四個邊的閉合四邊形形狀，並且金屬圖案結構140可被形成為與構成防潮環130的四個邊中的一個邊接觸。
一般而言，藉由沿劃道區SL執行晶粒鋸切製程，所述多個半導體裝置100可以半導體晶片的形式彼此實體上分離。護環120及防潮環130形成於密封區MS中，並且可防止或減少在該製程中可能發生的裂縫的傳播及/或濕氣的滲透。由於在作為形成護環120及防潮環130的製程的一部分的蝕刻製程中所使用的電漿，可能會產生帶電粒子。帶電粒子利用防潮環130的垂直通孔131作為接地線而流動至半導體基板101。
然而，在形成防潮環130的製程中，包括遺漏區131M的半導體裝置100可能會包括於半導體基板101中，在遺漏區131M中，垂直通孔131的一部分未被圖案化。此種現象可能對鄰近於晶圓10的邊緣部分10E的半導體裝置100有影響。如此一來，帶電粒子可累積於包括遺漏區131M的半導體裝置100中的防潮環130的上金屬配線層133中。在此種情形中，在半導體裝置100中可能發生電弧現象。即，帶電粒子可在未接地狀態下（或浮置狀態下）累積於上金屬配線層133中，並且可能發生電弧現象，進而可由此影響半導體裝置100的積體電路裝置TR。因此，半導體裝置100的缺陷率可能會升高。
根據本發明概念的實施例，半導體裝置100包括將電極結構110與護環120彼此連接的金屬圖案結構140，使得甚至當半導體裝置100包括遺漏區131M時電極結構110及護環120亦充當與防潮環130相關的初步接地線。因此，甚至當存在具有遺漏區131M的防潮環130時，亦可提前防止或減少因電漿而自帶電粒子發生的電弧現象。因此，可防止或降低半導體裝置100的缺陷率。
由於根據本發明概念實施例的半導體裝置100可有效地抑制例如電弧現象等缺陷，因此產品生產率及產品可靠性可得到提高。
圖5及圖6示出根據本發明概念實施例的半導體裝置。
下文中，構成以下將要闡述的半導體裝置100A及半導體裝置100B的大多數組件以及用於形成組件的材料實質上相同或相似於以上參照圖1至圖4所述的半導體裝置100。因此，為便於闡釋，將主要闡述半導體裝置100A及半導體裝置100B與上述半導體裝置100之間的差異，並且可省略對前述組件及技術態樣的進一步說明。
參照圖5，半導體裝置100A可包括將電極結構110、護環120與防潮環130彼此電性連接的多個金屬圖案結構140A。
在根據本發明概念實施例的半導體裝置100A中，所述多個金屬圖案結構140A可被配置成橋形圖案，自主晶片區MC的電極結構110跨越護環120延伸至密封區MS的防潮環130。
如圖5所示，防潮環130可被形成為具有四個邊的閉合四邊形形狀，且構成防潮環130的四個邊中的每個邊均具有被形成為與其接觸的兩個金屬圖案結構140A。然而，多個金屬圖案結構140A的數目不限於此。
藉由調整所述多個金屬圖案結構140A的數目及寬度，可降低半導體製造製程的設計難度、同時促進電流流過所述多個金屬圖案結構140A。即，藉由將半導體基板101的直徑、護環120及防潮環130的數目、護環120及防潮環130的高度、流動電流的量值等考量在內，可調整所述多個金屬圖案結構140A的數目及寬度。
參照圖6，半導體裝置100B可包括將電極結構110、護環120與防潮環130彼此電性連接的多個金屬圖案結構140B。
在根據本發明概念實施例的半導體裝置100B中，所述多個金屬圖案結構140B可被配置成橋形圖案，自主晶片區MC的電極結構110跨越護環120延伸至密封區MS的防潮環130。
如圖6所示，電極結構110可包括垂直通孔111以及所述多個金屬配線層112及113。相似地，護環120可包括垂直通孔121以及所述多個金屬配線層122及123，且防潮環130可包括垂直通孔131以及所述多個金屬配線層132及133。所述多個金屬圖案結構140B可包括將下金屬配線層112、122與132彼此電性連接的下金屬圖案結構140B1、以及將上金屬配線層113、123與133彼此電性連接的上金屬圖案結構140B2。
藉由將所述多個金屬圖案結構140B配置成其上部部分及下部部分，可降低半導體製造製程的設計難度、同時促進電流流過所述多個金屬圖案結構140B。即，藉由將半導體基板101的直徑、護環120及防潮環130的數目、護環120及防潮環130的高度、流動電流的量值等考量在內，可調整所述多個金屬圖案結構140B所佈置的水平高度。
圖7是示出根據本發明概念實施例的包括半導體裝置的晶圓的示意性平面圖。圖8是根據本發明概念實施例的示出圖7所示放大部分AA的圖7所示半導體裝置的示意性平面圖。圖9是根據本發明概念實施例的沿圖8所示的線C-C'切割出的圖7所示半導體裝置的示意性垂直剖視圖。圖10是示出根據本發明概念實施例的其中切割圖7所示晶圓來製造半導體裝置的狀態的垂直剖視圖。
參照圖7至圖10，根據實施例，晶圓20包括在包括主晶片區MC的半導體裝置200與多個半導體裝置200之間界定的劃道區SL。
半導體基板101與以上參照圖1至圖4所述的半導體基板實質上相同，且因此，為便於闡釋，不再重複對前述組件及技術態樣的進一步說明。
積體電路裝置TR可佈置於半導體裝置200的主晶片區MC中。積體電路裝置TR可包括記憶體裝置及/或邏輯裝置。此外，積體電路裝置TR可包括各種類型的多個單獨裝置。此外，護環120及防潮環130佈置於半導體裝置200的密封區MS中，此可防止或減少在晶粒鋸切製程中可能發生的裂縫的傳播及/或濕氣的滲透。
護環120及防潮環130可被形成為在半導體裝置200的鄰近於劃道區SL的密封區MS中環繞半導體裝置200的主晶片區MC。
在主晶片區MC中形成電極結構110的製程中，護環120及防潮環130可一起形成於密封區MS中。即，在實施例中，可利用半導體製造製程來形成護環120及防潮環130，而不利用額外的製程來形成護環120及防潮環130。因此，電極結構110、護環120及防潮環130可被形成為具有相似的形狀。
電極結構110可包括垂直通孔111以及所述多個金屬配線層112及113。相似地，護環120可包括垂直通孔121以及所述多個金屬配線層122及123，並且防潮環130可包括垂直通孔131以及所述多個金屬配線層132及133。
根據本發明概念實施例的半導體裝置200可包括被配置成橋形圖案的多個金屬圖案結構150，所述橋形圖案在與密封區MS交叉的方向上自防潮環130延伸至密封區MS的最外部分。
藉由調整所述多個金屬圖案結構150的數目及寬度，可降低半導體製造製程的設計難度、同時促進電流流過所述多個金屬圖案結構150。即，藉由將半導體基板101的直徑、防潮環130的數目、防潮環130的高度、流動電流的量值等考量在內，可調整所述多個金屬圖案結構150的數目及寬度。
在一些實施例中，防潮環130可經由垂直通孔131直接接地至半導體基板101。作為另外一種選擇，防潮環130可利用所述多個金屬圖案結構150作為連接線而經由相鄰半導體裝置200的防潮環130接地至半導體基板101。
藉由沿劃道區SL執行晶粒鋸切製程，可將藉由所述多個金屬圖案結構150彼此連接的所述多個半導體裝置200以半導體晶片的形式彼此實體上分離。舉例而言，藉由利用鋸片SB進行晶粒鋸切製程來切割晶圓20及形成於晶圓20上的各種類型的材料層，且因此，晶圓20可被切割成所述多個半導體裝置200。因此，所述多個金屬圖案結構150可因晶粒鋸切製程而具有不規則的斷裂表面150E。
在一些實施例中，防潮環130的上表面的水平高度可實質上等於所述多個金屬圖案結構150的上表面的水平高度。舉例而言，在一些實施例中，防潮環130的上表面與所述多個金屬圖案結構150的上表面可實質上彼此共面。防潮環130可被形成為具有四個邊的閉合四邊形形狀，並且構成防潮環130的四個邊中的每個邊均具有被形成為與其接觸的兩個金屬圖案結構150。
在形成防潮環130的製程中，包括遺漏區131M的半導體裝置200可包括於晶圓20中。此種現象可能對鄰近於晶圓20的邊緣部分20E的半導體裝置200有影響。如此一來，帶電粒子可累積於包括遺漏區131M的半導體裝置200中的防潮環130的上金屬配線層133中。在此種情形中，在半導體裝置200中可能發生電弧現象。即，帶電粒子可在未接地狀態下（或浮置狀態下）累積於上金屬配線層133中，並且可能發生電弧現象，進而可由此影響半導體裝置200的積體電路裝置TR。因此，半導體裝置200 i的缺陷率可能會升高。
根據本發明概念的實施例，半導體裝置200包括將防潮環130彼此連接的所述多個金屬圖案結構150，使得甚至當半導體裝置200包括遺漏區131M時，相鄰半導體裝置200的防潮環130亦充當與防潮環130相關的初步接地線。因此，甚至當存在具有遺漏區131M的防潮環130時，亦可提前防止或減少因電漿而自帶電粒子發生的電弧現象。因此，可防止或降低半導體裝置200的缺陷率。
由於根據本發明概念實施例的半導體裝置200可有效地抑制例如電弧現象等缺陷，因此產品生產率及產品可靠性可得到提高。
圖11及圖12示出根據本發明概念實施例的半導體裝置。
下文中，構成以下將要闡述的半導體裝置200A及半導體裝置200B的大多數組件以及用於形成組件的材料實質上相同或相似於以上參照圖7至圖10所述的半導體裝置200。因此，為便於闡釋，將主要闡述半導體裝置200A及半導體裝置200B與上述半導體裝置200之間的差異，並且可省略對前述組件及技術態樣的進一步說明。
參照圖11，半導體裝置200A可包括在與密封區MS交叉的方向上自防潮環130延伸的金屬圖案結構150A。
在根據本發明概念實施例的半導體裝置200A中，金屬圖案結構150A可被配置成橋形圖案，在與密封區MS交叉的方向上自防潮環130延伸至密封區MS的最外部分。
如圖11所示，防潮環130可被形成為具有四個邊的閉合四邊形形狀，且構成防潮環130的四個邊中的至少一者可具有至少一個金屬圖案結構150A。然而，金屬圖案結構150A的數目不限於此。
藉由調整金屬圖案結構150A的數目及寬度，可降低半導體製造製程的設計難度、同時促進電流流過金屬圖案結構150A。即，藉由將半導體基板101的直徑、護環120及防潮環130的數目、護環120及防潮環130的高度、流動電流的量值等考量在內，可調整金屬圖案結構150A的數目及寬度。
參照圖12，半導體裝置200B可包括在與密封區MS交叉的方向上自防潮環130延伸的多個金屬圖案結構150B。
在根據本發明概念實施例的半導體裝置200B中，所述多個金屬圖案結構150B可被配置成橋形圖案，在與密封區MS交叉的方向上自防潮環130延伸至密封區MS的最外部分。
如圖12所示，防潮環130可包括垂直通孔131以及所述多個金屬配線層132及133。所述多個金屬圖案結構150B可包括電性連接至下金屬圖案層132的下金屬圖案結構150B1、以及電性連接至上金屬配線層133的上金屬圖案結構150B2。
藉由將所述多個金屬圖案結構150B配置成其上部部分及下部部分，可降低半導體製造製程的設計難度、同時促進電流流過所述多個金屬圖案結構150B。即，藉由將半導體基板101的直徑、防潮環130的數目、防潮環130的高度、流動電流的量值等考量在內，可調整所述多個金屬圖案結構150B所佈置的水平高度。
圖13是示出根據本發明概念實施例的包括半導體裝置的晶圓的示意性平面圖。圖14是根據本發明概念實施例的示出圖13所示放大部分AA的圖13所示半導體裝置的示意性平面圖。圖15是根據本發明概念實施例的沿圖14所示的線B-B'切割出的圖13所示半導體裝置的示意性垂直剖視圖。圖16是根據本發明概念實施例的沿圖14所示的線C-C'切割出的圖13所示半導體裝置的示意性垂直剖視圖。
參照圖13至圖16，根據實施例，晶圓30包括在包括主晶片區MC的半導體裝置300與多個半導體裝置300之間界定的劃道區SL。
半導體基板101與以上參照圖1至圖4所述的半導體基板實質上相同，且因此，為便於闡釋，不再對其進行重複說明。
積體電路裝置TR可佈置於半導體裝置300的主晶片區MC中。積體電路裝置TR可包括記憶體裝置及/或邏輯裝置。此外，積體電路裝置TR可包括各種類型的多個單獨裝置。此外，護環120及防潮環130佈置於半導體裝置300的密封區MS中，此可防止或減少在晶粒鋸切製程中可能發生的裂縫的傳播及/或濕氣的滲透。
護環120及防潮環130可被形成為在半導體裝置300的鄰近於劃道區SL的密封區MS中環繞半導體裝置300的主晶片區MC。
在主晶片區MC中形成電極結構110的製程中，護環120及防潮環130可一起形成於密封區MS中。即，在實施例中，可利用半導體製造製程來形成護環120及防潮環130，而不利用額外的製程來形成護環120及防潮環130。因此，電極結構110、護環120及防潮環130可被形成為具有相似的形狀。
透過光學製程及蝕刻製程，可藉由將垂直通孔111、121及131以及所述多個金屬配線層112、113、122、123、132及133圖案化成所期望的形狀來形成電極結構110、護環120及防潮環130。
電極結構110可包括垂直通孔111以及所述多個金屬配線層112及113。相似地，護環120可包括垂直通孔121以及所述多個金屬配線層122及123，並且防潮環130可包括垂直通孔131以及所述多個金屬配線層132及133。
根據本發明概念實施例的半導體裝置300可包括將電極結構110、護環120與防潮環130彼此電性連接的第一金屬圖案結構140。第一金屬圖案結構140可被配置成橋形圖案，自主晶片區MC的電極結構110跨越護環120延伸至密封區MS的防潮環130。
此外，根據本發明概念實施例的半導體裝置300可包括被配置成橋形圖案的第二金屬圖案結構150，所述橋形圖案在與密封區MS交叉的方向上自防潮環130延伸至密封區MS的最外部分。
藉由調整第一金屬圖案結構140及第二金屬圖案結構150的數目及寬度，可降低半導體製造製程的設計難度、同時促進電流流過第一金屬圖案結構140及第二金屬圖案結構150。即，藉由將半導體基板101的直徑、防潮環130的數目、防潮環130的高度、流動電流的量值等考量在內，可調整第一金屬圖案結構140及第二金屬圖案結構150的數目及寬度。
第一金屬圖案結構140的第一寬度140W與第二金屬圖案結構150的第二寬度150W可實質上彼此相等。然而，本發明概念的實施例不限於此。第一金屬圖案結構140的一端可與防潮環130的邊的內側接觸，且第一金屬圖案結構140的另一端可與電極結構110接觸。此外，第二金屬圖案結構150的一端可與防潮環130的邊的外側接觸，且第二金屬圖案結構150的另一端可被佈置於密封區MS的最外部分處。此處，第二金屬圖案結構150的另一端可具有不規則的斷裂表面150E。
在一些實施例中，防潮環130可被形成為具有四個邊的閉合四邊形形狀，第一金屬圖案結構140可與構成防潮環130的四個邊的內側中的至少一者接觸，且第二金屬圖案結構150可與構成防潮環130的四個邊的外側中的至少一者接觸。
在一些實施例中，第一金屬圖案結構140可藉由多條線連接至四個邊的被接觸的內側中的一者。此外，第二金屬圖案結構150可形成於自所述四個邊的被接觸的外側的一者突出的多個圖案中。
在一些實施例中，第一金屬圖案結構140可包括連接至防潮環130的上金屬配線層133的第一上金屬圖案結構及連接至下金屬配線層132的第一下金屬圖案結構。相似地，第二金屬圖案結構150可包括連接至防潮環130的上金屬配線層133的第二上金屬圖案結構及連接至下金屬配線層132的第二下金屬圖案結構。
第一金屬圖案結構140及第二金屬圖案結構150的佈置方式及配置方式與上述佈置方式及配置方式實質上相同，且因此，為便於闡釋，不再重複對其進一步的說明。
在形成防潮環130的製程中，包括遺漏區131M的半導體裝置300可包括於晶圓30中。此種現象可能對鄰近於晶圓30的邊緣部分30E的半導體裝置300有影響。如此一來，帶電粒子可累積於包括遺漏區131M的半導體裝置300中的防潮環130的上金屬配線層133中。在此種情形中，在半導體裝置300中可能發生電弧現象。即，帶電粒子可在未接地狀態下（或浮置狀態下）累積於上金屬配線層133中，並且可能發生電弧現象，進而可由此影響半導體裝置300的積體電路裝置TR。因此，半導體裝置300的缺陷率可能會升高。
根據本發明概念的實施例，在半導體裝置300中，甚至當半導體裝置300包括遺漏區131M時，第一金屬圖案結構140及第二金屬圖案結構150亦可用作初步接地線。因此，甚至當存在具有遺漏區131M的防潮環130時，亦可提前防止因電漿而自帶電粒子發生的電弧現象。因此，可防止或降低半導體裝置300的缺陷率。
由於根據本發明概念實施例的半導體裝置300可有效地抑制例如電弧現象等缺陷，因此產品生產率及產品可靠性可得到提高。
圖17是示出根據本發明概念實施例的包括半導體裝置的半導體模組的平面圖。
參照圖17，半導體模組1000包括模組基板1010、安裝於模組基板1010上的控制晶片1020及安裝於模組基板1010上的多個半導體裝置1030。
可嵌入於主板的插座中的多個輸入/輸出端子1050佈置於模組基板1010的一側上。所述多個半導體裝置1030可包括上述半導體裝置100、200及300以及其經修改的實施例中的一者。
圖18是示出根據本發明概念實施例的半導體裝置的系統的方塊圖。
參照圖18，系統1100包括控制器1110、輸入/輸出裝置1120、記憶體1130、介面1140及匯流排1150。
系統1100可為行動系統或者傳輸或接收資訊的系統。在一些實施例中，行動系統可為例如可攜式電腦、網路平板（web tablet）、行動電話、數位音樂播放器或記憶卡。
控制器1110可控制系統1100中的執行程式，且可包括例如微處理器、數位訊號處理器、微控制器或其它與其相似的裝置。
輸入/輸出裝置1120可用於向系統1100輸入資料或自系統1100輸出資料。系統1100利用輸入/輸出裝置1120被連接至例如個人電腦或網路等外部裝置，並且可與外部裝置交換資料。輸入/輸出裝置1120可為例如觸控板（touch pad）、鍵盤或顯示器。
記憶體1130可儲存用於操作控制器1110的資料，或者可儲存由控制器1110處理的資料。記憶體1130可包括上述半導體裝置100、200及300以及其經修改的實施例中的一者。
介面1140可為系統1100與外部裝置之間的資料傳輸路徑。控制器1110、輸入/輸出裝置1120、記憶體1130及介面1140可經由匯流排1150彼此進行通訊。
儘管已參照其實施例對本發明概念進行了明確展示及闡述，但應理解，可在不背離以下申請專利範圍所界定的本發明概念的精神及範圍的條件下，對其做出各種形式及細節上的改變。
10、20、30:晶圓 10E、20E、30E:邊緣部分 100、100A、100B、200、200A、200B、300、1030:半導體裝置 101:半導體基板 101D:摻雜區 102:絕緣層 104:閘電極 106:間隔件 110:電極結構 111、121、131:垂直通孔 112、122、132:金屬配線層/下金屬配線層 113、123、133:金屬配線層/上金屬配線層 120:護環 130:防潮環 131M:遺漏區 140:第一金屬圖案結構/金屬圖案結構 140A、140B、150A、150B:金屬圖案結構 140B1、150B1:下金屬圖案結構 140B2、150B2:上金屬圖案結構 140W:第一寬度 141:第一子金屬圖案結構 142:第二子金屬圖案結構 150:第二金屬圖案結構/金屬圖案結構 150E:斷裂表面 150W:第二寬度 1000:半導體模組 1010:模組基板 1020:控制晶片 1050:輸入/輸出端子 1100:系統 1110:控制器 1120:輸入/輸出裝置 1130:記憶體 1140:介面 1150:匯流排 AA:放大部分 B-B'、C-C':線 D1:第一方向 D2:第二方向 D3:第三方向 MC:主晶片區 MS:密封區 SB:鋸片 SL:劃道區 TR:積體電路裝置
藉由參照附圖詳細闡述本發明概念的實施例，本發明概念的以上及其他特徵將變得更加顯而易見，在附圖中： 圖1是示出根據本發明概念實施例的包括半導體裝置的晶圓的示意性平面圖。 圖2是根據本發明概念實施例的示出圖1所示放大部分AA的圖1所示半導體裝置的示意性平面圖。 圖3是根據本發明概念實施例的沿圖2所示的線B-B'切割出的圖1所示半導體裝置的示意性垂直剖視圖。 圖4是示出根據本發明概念實施例的其中切割圖1所示晶圓來製造半導體裝置的狀態的垂直剖視圖。 圖5及圖6示出根據本發明概念實施例的半導體裝置。 圖7是示出根據本發明概念實施例的包括半導體裝置的晶圓的示意性平面圖。 圖8是根據本發明概念實施例的示出圖7所示放大部分AA的圖7所示半導體裝置的示意性平面圖。 圖9是根據本發明概念實施例的沿圖8所示的線C-C'切割出的圖7所示半導體裝置的示意性垂直剖視圖。 圖10是示出根據本發明概念實施例的其中切割圖7所示晶圓來製造半導體裝置的狀態的垂直剖視圖。 圖11及圖12示出根據本發明概念實施例的半導體裝置。 圖13是示出根據本發明概念實施例的包括半導體裝置的晶圓的示意性平面圖。 圖14是根據本發明概念實施例的示出圖13所示放大部分AA的圖13所示半導體裝置的示意性平面圖。 圖15是根據本發明概念實施例的沿圖14所示的線B-B'切割出的圖13所示半導體裝置的示意性垂直剖視圖。 圖16是根據本發明概念實施例的沿圖14所示的線C-C'切割出的圖13所示半導體裝置的示意性垂直剖視圖。 圖17是示出根據本發明概念實施例的包括半導體裝置的半導體模組的平面圖。 圖18是示出根據本發明概念實施例的半導體裝置的系統的方塊圖。
10:晶圓
10E:邊緣部分
100:半導體裝置
AA:放大部分
D1:第一方向
D2:第二方向
D3:第三方向
SL:劃道區

Claims (20)

  1. 一種半導體裝置，包括： 半導體基板，包括主晶片區； 護環，環繞所述主晶片區； 防潮環，環繞所述護環； 電極結構，在所述主晶片區中接觸所述半導體基板；以及 至少一個金屬圖案結構，自所述電極結構延伸至所述防潮環， 其中所述至少一個金屬圖案結構是將所述防潮環接地的連接線。
  2. 如請求項1所述的半導體裝置，其中所述至少一個金屬圖案結構跨越所述護環延伸。
  3. 如請求項2所述的半導體裝置，其中所述防潮環利用所述至少一個金屬圖案結構作為所述連接線而經由所述護環接地至所述半導體基板，或者 所述防潮環利用所述至少一個金屬圖案結構作為所述連接線而經由所述電極結構接地至所述半導體基板。
  4. 如請求項3所述的半導體裝置，其中所述護環及所述電極結構中的每一者經由垂直通孔直接接觸所述半導體基板的摻雜區。
  5. 如請求項1所述的半導體裝置，其中所述至少一個金屬圖案結構包括： 上金屬圖案結構，連接至所述防潮環的上部；以及 下金屬圖案結構，佈置於所述上金屬圖案結構下方。
  6. 如請求項5所述的半導體裝置，其中所述護環的上表面的水平高度及所述防潮環的上表面的水平高度等於所述上金屬圖案結構的上表面的水平高度。
  7. 如請求項1所述的半導體裝置，其中，在平面圖中，所述防潮環被形成為具有四個邊的閉合四邊形形狀，且 所述至少一個金屬圖案結構與構成所述防潮環的所述四個邊中的至少一者接觸。
  8. 如請求項7所述的半導體裝置，其中所述至少一個金屬圖案結構藉由多條線連接至所述四個邊中的與所述至少一個金屬圖案結構接觸的一者。
  9. 一種半導體裝置，包括： 半導體基板，包括主晶片區及環繞所述主晶片區的密封區； 護環，在所述密封區中環繞所述主晶片區； 防潮環，在所述密封區中環繞所述護環；以及 至少一個金屬圖案結構，在與所述密封區交叉的方向上自所述防潮環延伸， 其中所述至少一個金屬圖案結構是將所述防潮環接地的連接線。
  10. 如請求項9所述的半導體裝置，其中所述至少一個金屬圖案結構與所述護環彼此間隔開，且 所述護環的上表面的水平高度及所述防潮環的上表面的水平高度等於所述至少一個金屬圖案結構的上表面的水平高度。
  11. 如請求項9所述的半導體裝置，其中所述防潮環被形成為具有四個邊的閉合四邊形形狀，且 所述至少一個金屬圖案結構與構成所述防潮環的所述四個邊中的至少一者接觸。
  12. 如請求項11所述的半導體裝置，其中所述至少一個金屬圖案結構形成於自所述四個邊中的與所述至少一個金屬圖案結構接觸的一者突出的多個圖案中。
  13. 如請求項9所述的半導體裝置，其中所述至少一個金屬圖案結構的第一端接觸所述防潮環的邊，且 所述至少一個金屬圖案結構的第二端佈置於所述密封區的最外部分處。
  14. 如請求項13所述的半導體裝置，其中所述至少一個金屬圖案結構的所述第二端具有不規則的斷裂表面。
  15. 如請求項14所述的半導體裝置，其中所述不規則的斷裂表面是利用鋸片形成的。
  16. 一種半導體裝置，包括： 半導體基板，包括主晶片區及環繞所述主晶片區的密封區； 電極結構，在所述主晶片區中接觸所述半導體基板； 護環，在所述密封區中環繞所述主晶片區； 防潮環，在所述密封區中環繞所述護環； 至少一個第一金屬圖案結構，在水平方向上自所述電極結構延伸至所述防潮環；以及 至少一個第二金屬圖案結構，與所述密封區交叉地在所述水平方向上自所述防潮環延伸， 其中所述至少一個第一金屬圖案結構及所述至少一個第二金屬圖案結構是將所述防潮環接地的連接線。
  17. 如請求項16所述的半導體裝置，其中，在平面圖中，所述至少一個第一金屬圖案結構的第一寬度等於所述至少一個第二金屬圖案結構的第二寬度。
  18. 如請求項16所述的半導體裝置，其中所述至少一個第一金屬圖案結構的第一端接觸所述防潮環的邊的內側，且所述至少一個第一金屬圖案結構的第二端接觸所述電極結構，且 所述至少一個第二金屬圖案結構的第一端接觸所述防潮環的所述邊的外側，且所述至少一個第二金屬圖案結構的第二端佈置於所述密封區的最外部分處。
  19. 如請求項18所述的半導體裝置，其中所述至少一個第二金屬圖案結構的所述第二端具有不規則的斷裂表面。
  20. 如請求項16所述的半導體裝置，其中所述防潮環利用所述至少一個第一金屬圖案結構作為所述連接線中的一者而經由所述護環接地至所述半導體基板， 所述防潮環利用所述至少一個第一金屬圖案結構作為所述連接線中的一者而經由所述電極結構接地至所述半導體基板，或者 所述防潮環利用所述至少一個第二金屬圖案結構作為所述連接線中的一者接地至所述半導體基板。
TW111114065A 2021-04-27 2022-04-13 半導體裝置 TW202301497A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210054638 2021-04-27
KR10-2021-0054638 2021-04-27
KR10-2021-0084748 2021-06-29
KR1020210084748A KR20220147478A (ko) 2021-04-27 2021-06-29 반도체 장치

Publications (1)

Publication Number Publication Date
TW202301497A true TW202301497A (zh) 2023-01-01

Family

ID=83694465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114065A TW202301497A (zh) 2021-04-27 2022-04-13 半導體裝置

Country Status (3)

Country Link
US (1) US20220344285A1 (zh)
CN (1) CN115249667A (zh)
TW (1) TW202301497A (zh)

Also Published As

Publication number Publication date
CN115249667A (zh) 2022-10-28
US20220344285A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US11626372B2 (en) Metal-free frame design for silicon bridges for semiconductor packages
US10490514B2 (en) Semiconductor devices
US7663244B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US10643958B2 (en) Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
KR101828490B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US20080197353A1 (en) Semiconductor device for which electrical test is performed while probe is in contact with conductive pad
US20190109086A1 (en) Semiconductor Device and Method for Fabricating the Same
US20230053721A1 (en) Bonding structure and manufacturing method therefor
US11521915B2 (en) Front-end-of-line (FEOL) through semiconductor-on-substrate via (TSV)
JP2004207509A (ja) 半導体装置及びその製造方法
TW202301497A (zh) 半導體裝置
KR102537526B1 (ko) 반도체 장치
KR20220147478A (ko) 반도체 장치
TWI670780B (zh) 耐電弧止裂
TWI842071B (zh) 一種積體電路晶片的邊緣輪廓控制之方法及其裝置
CN110021521B (zh) 半导体器件及其制造方法
US20230178475A1 (en) Delamination control of dielectric layers of integrated circuit chips
TW202322190A (zh) 一種積體電路晶片的邊緣輪廓控制之方法及其裝置
TW202414791A (zh) 半導體晶粒封裝及形成方法
KR100702119B1 (ko) 반도체소자의 본딩패드 및 그 제조방법
JP2005039014A (ja) 半導体装置およびその製造方法
TWI527152B (zh) 半導體裝置及其製作方法
KR20080095618A (ko) 반도체 소자 및 그의 제조 방법