TW202301129A - 記憶體系統、記憶體控制器及半導體記憶裝置 - Google Patents

記憶體系統、記憶體控制器及半導體記憶裝置 Download PDF

Info

Publication number
TW202301129A
TW202301129A TW110139865A TW110139865A TW202301129A TW 202301129 A TW202301129 A TW 202301129A TW 110139865 A TW110139865 A TW 110139865A TW 110139865 A TW110139865 A TW 110139865A TW 202301129 A TW202301129 A TW 202301129A
Authority
TW
Taiwan
Prior art keywords
memory
temperature
count value
memory cell
memory controller
Prior art date
Application number
TW110139865A
Other languages
English (en)
Other versions
TWI840711B (zh
Inventor
山田淳二
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202301129A publication Critical patent/TW202301129A/zh
Application granted granted Critical
Publication of TWI840711B publication Critical patent/TWI840711B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本發明之一實施形態提供一種可提高資料可靠性之記憶體系統、記憶體控制器、及半導體記憶裝置。 一實施形態之記憶體系統1具備：半導體記憶裝置20與記憶體控制器10，該半導體記憶裝置20包含：記憶胞陣列27，其包含記憶胞MC；及溫度計數器31，其基於記憶胞陣列27之溫度，改變更新計數值CV之速度；該記憶體控制器10構成為，自半導體記憶裝置20取得計數值CV，若自記憶胞MC被寫入資料起至取得計數值CV為止之計數值CV之累積值超過預設值18時，對記憶胞MC預約刷新動作。

Description

記憶體系統、記憶體控制器及半導體記憶裝置
本發明之一實施形態係關於一種記憶體系統、記憶體控制器、及半導體記憶裝置。
已知有一種包含作為半導體記憶裝置之NAND(Not-AND：與非)型快閃記憶體、與控制半導體記憶裝置之記憶體控制器之記憶體系統。
本發明之一實施形態提供一種可提高資料之可靠性之記憶體系統、記憶體控制器、及半導體記憶裝置。
一實施形態之記憶體系統具備半導體記憶裝置與記憶體控制器，該半導體記憶裝置包含：記憶胞陣列，其包含記憶胞；及溫度計數器，其基於記憶胞陣列之溫度，改變更新計數值之速度；該記憶體控制器構成為，自半導體記憶裝置取得計數值，若自記憶胞被寫入資料起至取得計數值為止之計數值之累積值超過預設值時，對記憶胞預約刷新動作。
以下，參照圖式對實施形態進行說明。於該說明時，遍及全圖，對共通之部分標註共通之參照符號。
[1]第1實施形態 對第1實施形態之記憶體系統進行說明。以下，作為半導體記憶裝置，列舉包含NAND型快閃記憶體之記憶體系統為例進行說明。
[1-1]構成 [1-1-1]記憶體系統之整體構成 使用圖1，對本實施形態之記憶體系統之整體構成進行說明。圖1係本實施形態之記憶體系統之方塊圖。
記憶體系統1包含記憶體控制器10及NAND型快閃記憶體20。記憶體系統1由主機設備2控制。記憶體系統1進行基於自主機設備2接收到之請求信號之處理。記憶體系統1係例如SSD(solid state drive：固態驅動器)等存儲裝置、USB(Universal Serial Bus：通用序列匯流排)記憶體、MMC(Multi-Media Card：多媒體卡)等記憶體裝置、或記憶卡。主機設備2為例如數位相機或個人電腦。
記憶體控制器10經由主機匯流排自主機設備2接收請求信號。主機匯流排之類型依存於應用於記憶體系統1之應用程式。於記憶體系統1為SSD之情形時，作為主機匯流排，可使用例如SAS(Serial Attached SCSI：串列連接之SCSI(Small Computer System Interface：小型電腦系統介面))、SATA(Serial ATA：串列ATA(Advanced Technology Attachment：進階技術附著構件))等串列介面、或UFS(Universal Flash Storage：通用快閃存儲器)規格之介面。於記憶體系統1為USB記憶體之情形時，可使用USB作為主機匯流排。於記憶體系統1為MMC之情形時，可使用eMMC(Embedded Multi Media Card：嵌入式多媒體卡)規格之介面作為主機匯流排。於記憶體系統1為記憶卡之情形時，可使用適於該記憶卡之規格之介面作為主機匯流排。
記憶體控制器10基於自主機設備2接收到之請求信號，經由NAND匯流排控制NAND型快閃記憶體20。NAND匯流排進行依照NAND介面之信號之收發。
記憶體控制器10包含主機介面電路11、處理器(CPU：中央處理單元)12、緩衝記憶體13、ECC(Error Checking and Correcting：錯誤檢查與校正)電路14、NAND介面電路15、及RAM(Random access memory：隨機存取記憶體)16。
主機介面電路11經由主機匯流排與主機設備2連接。主機介面電路11負責記憶體控制器10與主機設備2之間之通信。
處理器12藉由下載記憶於記憶體控制器10內未圖示之ROM(Read only memory：唯讀記憶體)之程式而控制記憶體控制器10整體之動作。例如，處理器12於自主機設備2接收到寫入請求時，基於該請求，控制寫入動作。讀出動作及抹除動作時亦同樣。又，處理器12執行刷新動作、刷新預約控制動作、及刷新控制動作。刷新動作包含例如藉由將寫入NAND型快閃記憶體20內之某記憶區域之資料於執行錯誤訂正處理後寫入新的記憶區域，而於讀出該資料時減少資料所包含之錯誤之數量(錯誤位元數)之動作。刷新預約控制動作係控制刷新動作之預約之動作。刷新控制動作係控制刷新動作之執行之動作。
緩衝記憶體13係例如SRAM(Static random access memory：靜態隨機存取記憶體)。緩衝記憶體13暫時記憶由記憶體控制器10自NAND型快閃記憶體20讀出之資料、或記憶體控制器10自主機設備2接收到之寫入資料等。
ECC電路14進行與記憶於NAND型快閃記憶體20之資料相關之錯誤檢測處理及錯誤訂正處理。即，ECC電路14於資料之寫入動作時產生錯誤訂正碼，並將其賦予至寫入資料。ECC電路14於資料之讀出動作時將錯誤訂正碼解碼，檢測有無錯誤位元。ECC電路14於檢測出錯誤位元時，特定該錯誤位元之錯誤位置，並訂正錯誤。
NAND介面電路15經由NAND匯流排與NAND型快閃記憶體20連接。NAND介面電路15負責記憶體控制器10與NAND型快閃記憶體20之間之通信。例如，NAND介面電路15控制記憶體控制器10與NAND型快閃記憶體20之間之資料、指令、及位址之傳送。
RAM16為例如SRAM。RAM16作為處理器12之作業區域使用。RAM16記憶用於管理NAND型快閃記憶體20之韌體、或各種管理資訊。RAM16記憶累積計數值表17、累積計數閾值18、及前一次計數值19作為例如用於刷新預約控制動作之資訊。
累積計數值表17係記憶累積計數值之表格。計數值係與NAND型快閃記憶體20之溫度歷程對應之值。累積計數值係顯示自對NAND型快閃記憶體20內之對象記憶體區域寫入資料起，至由記憶體控制器10取得計數值為止之計數值之累積(增加量)之值。關於累積計數值表17之詳細，稍後敘述。累積計數閾值18係用於藉由與累積計數值表17內之累積計數值比較，而判斷是否預約刷新動作之閾值。前一次計數值19係記憶體控制器10前一次取得之計數值。
另，將累積計數值表17、累積計數閾值18、及前一次計數值19記憶於例如NAND型快閃記憶體20中之任一區塊BLK中。累積計數值表17、累積計數閾值18、及前一次計數值19例如於緊隨電源接通之後等，自NAND型快閃記憶體20下載至RAM16。又，累積計數值表17、累積計數閾值18、及前一次計數值19例如於刷新預約控制動作時更新。
NAND型快閃記憶體20非揮發地記憶自記憶體控制器10接收到之資料。NAND型快閃記憶體20將讀出之資料輸出至記憶體控制器10。NAND型快閃記憶體20包含複數個記憶體晶片21(21-0～21-N(N為1以上之整數))。記憶體晶片21-0～21-N分別由記憶體控制器10獨立地控制。另，NAND型快閃記憶體20所包含之記憶體晶片21之個數亦可為1個。
[1-1-2]記憶體晶片21之構成 使用圖2，對NAND型快閃記憶體20內之記憶體晶片(以下，簡稱為「晶片」)21之構成進行說明。圖2係顯示本實施形態之記憶體系統1所包含之NAND型快閃記憶體20內之晶片21-0之構成之一例的方塊圖。另，因晶片21-1～21-N具有與晶片21-0同等之構成，故省略說明。
晶片21-0包含例如輸入輸出電路22、暫存器組23、邏輯控制電路24、序列器25、電壓產生電路26、記憶胞陣列27、列解碼器模組28、感測放大器模組29、溫度感測器30、及溫度計數器31。
輸入輸出電路22於與記憶體控制器10之間收發例如8位元寬度之輸入輸出信號I/O0～I/O7。輸入輸出信號I/O包含例如資料DAT、狀態STS、位址ADD、及指令CMD等。輸入輸出電路22於與感測放大器模組29之間收發資料DAT。
暫存器組23包含狀態暫存器23A、位址暫存器23B、及指令暫存器23C。狀態暫存器23A記憶狀態STS。位址暫存器23B記憶位址ADD。指令暫存器23C記憶指令CMD。
例如基於序列器25之動作狀態更新狀態STS。基於來自記憶體控制器10之命令將狀態STS自狀態暫存器23A傳送至輸入輸出電路22，並輸出至記憶體控制器10。將位址ADD自輸入輸出電路22傳送至位址暫存器23B。位址ADD包含例如晶片位址、區塊位址、頁位址、及行位址等。將指令CMD自輸入輸出電路22傳送至指令暫存器23C。指令CMD包含例如與晶片21-0之各種動作相關之命令。
邏輯控制電路24基於自記憶體控制器10接收到之控制信號，控制輸入輸出電路22及序列器25之各者。作為此種控制信號，使用例如晶片啟動信號CEn、指令鎖存啟動信號CLE、位址鎖存啟動信號ALE、寫啟動信號WEn、讀啟動信號REn、及寫保護信號WPn。又，邏輯控制電路24將自序列器25接收到之控制信號通知記憶體控制器10。作為此種控制信號，使用例如就緒/忙碌信號RBn。
晶片啟動信號CEn係用於啟動晶片21-0之信號。指令鎖存啟動信號CLE係用於通知輸入輸出電路22接收到之輸入輸出信號I/O為指令CMD之信號。位址鎖存啟動信號ALE係用於通知輸入輸出電路22接收到之輸入輸出信號I/O為位址ADD之信號。寫啟動信號WEn係用於命令輸入輸出電路22將輸入輸出信號I/O輸入之信號。讀啟動信號REn係用於命令輸入輸出電路22將輸入輸出信號I/O輸出之信號。寫保護信號WPn係用於在電源之接通斷開時將晶片21-0設為保護狀態之信號。
就緒/忙碌信號RBn係用於通知記憶體控制器10晶片21-0是就緒狀態還是忙碌狀態之信號。另，於本說明書中，“就緒狀態”顯示晶片21-0為可受理來自記憶體控制器10之命令之狀態。另一方面，“忙碌狀態”顯示晶片21-0為無法受理來自記憶體控制器10之命令之狀態。
序列器25控制晶片21-0整體之動作。例如，序列器25基於記憶於指令暫存器23C之指令CMD、與記憶於位址暫存器23B之位址ADD，執行讀出動作、寫入動作、及抹除動作等。又，序列器25控制溫度感測器30及溫度計數器31。序列器25例如使狀態暫存器23A記憶基於自溫度感測器30取得之溫度之電壓值或自溫度計數器31取得之計數值作為狀態STS，並經由輸入輸出電路22輸出至記憶體控制器10。另，基於溫度之電壓值或計數值亦可不作為狀態STS，而作為狀態STS以外之資訊輸出至記憶體控制器10。
電壓產生電路26產生讀出動作、寫入動作、及抹除動作等使用之電壓。電壓產生電路26將產生之電壓供給至記憶胞陣列27、列解碼器模組28、及感測放大器模組29。
記憶胞陣列27包含複數個區塊BLK0～BLKi(i為1以上之整數)。區塊BLK係複數個記憶胞電晶體(以下，有時亦稱為「記憶胞」)之集合，例如作為資料之抹除單位使用。將各記憶胞電晶體與1條位元線及1條字元線建立關聯。
列解碼器模組28基於區塊位址，選擇區塊BLK。列解碼器模組28將自電壓產生電路26供給之電壓傳送至選擇之區塊BLK內之字元線等。
感測放大器模組29於讀出動作中，自記憶胞陣列27讀出資料，並將讀出資料傳送給輸入輸出電路22。感測放大器模組29於寫入動作中，基於自輸入輸出電路22接收到之資料，對位元線施加特定電壓。
溫度感測器30測量例如記憶胞陣列27之溫度。溫度感測器30將基於測量出之溫度之電壓供給至序列器25及溫度計數器31。另，溫度感測器30可不直接測量記憶胞陣列27之溫度。例如，溫度感測器30亦可測量晶片21-0內之記憶胞陣列27以外之部位之溫度。
溫度計數器31基於自溫度感測器30供給之電壓，改變遞增計數(更新計數值)之週期(速度)。例如，溫度計數器31隨著自溫度感測器30供給之電壓之上升，提高遞增計數之速度。溫度計數器31將計數值發送給序列器25。關於溫度計數器31之動作之詳細，稍後敘述。
[1-1-3]記憶胞陣列27之電路構成 使用圖3，對晶片21內之記憶胞陣列27之電路構成進行說明。圖3係本實施形態之記憶體系統1所包含之晶片21內之記憶胞陣列27之電路圖。圖3擷取記憶胞陣列27所包含之複數個區塊BLK中之1個區塊BLK顯示記憶胞陣列27之電路構成之一例。其他區塊BLK亦具有圖3所示之構成。
區塊BLK包含例如4個串單元SU0～SU3。各串單元SU包含分別與位元線BL0～BLm(m為1以上之整數)建立關聯之複數個NAND串NS。各NAND串NS包含例如記憶胞電晶體MC0～MC15、以及選擇電晶體ST1及ST2。記憶胞電晶體MC包含控制閘極及電荷蓄積層，非揮發地記憶資料。選擇電晶體ST1及ST2之各者於各種動作時用於選擇串單元SU。
於各NAND串NS中，記憶胞電晶體MC0～MC15串聯連接。選擇電晶體ST1之汲極連接於建立關聯之位元線BL。選擇電晶體ST1之源極連接於串聯連接之記憶胞電晶體MC0～MC15之一端。選擇電晶體ST2之汲極連接於串聯連接之記憶胞電晶體MC0～MC15之另一端。選擇電晶體ST2之源極連接於源極線SL。
於同一區塊BLK中，記憶胞電晶體MC0～MC15之控制閘極分別共通連接於字元線WL0～WL15。串單元SU0～SU3內之各者之選擇電晶體ST1之閘極分別共通連接於選擇閘極線SGD0～SGD3。同一區塊BLK所包含之選擇電晶體ST2之閘極共通連接於選擇閘極線SGS。
於以上說明之記憶胞陣列27之電路構成中，位元線BL例如由各串單元SU中被分配同一列位址之NAND串NS共用。源極線SL於例如複數個區塊BLK之間共用。
1個串單元SU內連接於共通之字元線WL之複數個記憶胞電晶體MC之集合例如稱為胞單元CU。包含各自記憶1位元資料之記憶胞電晶體MC之胞單元CU之記憶容量例如定義為「1頁資料」。胞單元CU基於記憶胞電晶體MC記憶之資料之位元數，可具有2頁資料以上之記憶容量。
另，記憶胞陣列27之電路構成不限定於以上說明之構成。例如，各區塊BLK所包含之串單元SU之個數、或各NAND串NS所包含之記憶胞電晶體MC以及選擇電晶體ST1及ST2之個數亦可分別為任意之個數。
[1-1-4]溫度計數器31之構成 使用圖4，對晶片21內之溫度計數器31之構成進行說明。圖4係顯示本實施形態之記憶體系統1所包含之晶片21內之溫度計數器31之構成之一例的方塊圖。
溫度計數器31例如包含VCO(Voltage Controlled Oscillator：壓控振盪器)32、及計數器33。
溫度感測器30將基於溫度之電壓Vtmp供給至序列器25及VCO32。VCO32基於自溫度感測器30供給之電壓Vtmp控制信號Sigvc之振盪頻率。例如，隨著電壓Vtmp之上升，信號Sigvc之振盪頻率變高。VCO32將信號Sigvc發送至計數器33。
計數器33於基於自VCO32接收到之信號Sigvc之週期之時序，將計數值CV進行遞增計數。計數器33將計數值CV發送至序列器25。
以下，使用圖5，對溫度計數器31之計數值CV進行說明。圖5係說明本實施形態之記憶體系統1所包含之溫度計數器31之計數值CV之圖。
於時刻t1，若對溫度計數器31供給電源電壓，則計數器33將計數值CV設為0。晶片溫度Tc為Tc1。
於晶片溫度Tc為Tc1時，溫度感測器30將基於晶片溫度Tc1之電壓Vtmp1供給至VCO32。VCO32將基於自溫度感測器30供給之電壓Vtmp1之信號Sigvc發送至計數器33。例如，若將此時之信號Sigvc之頻率設為f1，則信號Sigvc之週期為1/f1。計數器33自VCO32接收信號Sigvc。於自時刻t1經過週期1/f1後，即時刻t2，計數器33將計數值CV自0遞增計數為1。於自時刻t2經過週期1/f1後，即時刻t3，計數器33將計數值CV自1遞增計數為2。
於時刻t3，晶片溫度Tc自Tc1上升至Tc2。於晶片溫度Tc為Tc2時，溫度感測器30將基於晶片溫度Tc2之電壓Vtmp2供給至VCO32。VCO32將基於自溫度感測器30供給之電壓Vtmp2之信號Sigvc發送至計數器33。例如，若將此時之信號Sigvc之頻率設為f2，則處於f1＜f2之關係。於該情形時，信號Sigvc之週期為1/f2。週期1/f2短於週期1/f1。計數器33自VCO32接收信號Sigvc。於自時刻t3經過週期1/f2後，即時刻t4，計數器33將計數值CV自2遞增計數為3。於自時刻t4經過週期1/f2後，即時刻t5，計數器33將計數值CV自3遞增計數為4。
於時刻t5，晶片溫度Tc自Tc2開始下降至Tc1。於晶片溫度Tc為Tc2與高於Tc1之Tc3之間之溫度時，溫度感測器30將基於晶片溫度Tc之電壓Vtmp供給至VCO32。VCO32將基於自溫度感測器30供給之電壓Vtmp之信號Sigvc發送至計數器33。例如，若將此時之信號Sigvc之頻率設為f3，則處於f1＜f3＜f2之關係。於該情形時，信號Sigvc之週期為1/f3。週期1/f3短於週期1/f1且長於週期1/f2。計數器33自VCO32接收信號Sigvc。自時刻t5經過週期1/f3後，即於時刻t6，計數器33將計數值CV自4遞增計數為5。
於時刻t6，設晶片溫度Tc成為Tc3。於晶片溫度Tc為Tc3與Tc1之間之溫度時，溫度感測器30將基於晶片溫度Tc之電壓Vtmp供給至VCO32。VCO32將基於自溫度感測器30供給之電壓Vtmp之信號Sigvc發送至計數器33。例如，若將此時之信號Sigvc之頻率設為f4，則處於f1＜f4＜f3之關係。於該情形時，信號Sigvc之週期為1/f4。週期1/f4短於週期1/f1且長於週期1/f3。計數器33自VCO32接收信號Sigvc。自時刻t6經過週期1/f4後，即於時刻t7，計數器33將計數值CV自5遞增計數為6。
於時刻t7，設晶片溫度Tc成為Tc1。與自時刻t1至時刻t2為止之期間同樣地，自時刻t7經過週期1/f1後，即於時刻t8，計數器33將計數值CV自6遞增計數為7。
如此，計數器33進行遞增計數之週期乃晶片溫度越低則週期越長，晶片溫度越高則週期越短。即，晶片溫度越低遞增計數之速度越慢，晶片溫度越高遞增計數之速度越快。
[1-1-5]累積計數值表17 使用圖6，對累積計數值表17進行說明。圖6係本實施形態之記憶體系統1所包含之累積計數值表17之概念圖。
累積計數值表17按照每條字元線WL記憶累積計數值及已寫入旗標。累積計數值係表示自連接於對應之字元線WL之記憶胞被寫入資料起，至由記憶體控制器10取得計數值為止之計數值之累積之值。例如，將累積計數值之初始值設定為-1。已寫入旗標係表示是否已對連接於對應之字元線WL之記憶胞寫入資料之旗標。例如，若連接於對應之字元線WL之記憶胞被寫入資料時，已寫入旗標為真(True)。另一方面，若連接於對應之字元線WL之記憶胞未被寫入資料時，已寫入旗標為假(False)。將已寫入旗標之初始值設定為假。另，累積計數值表17例如亦可按照每複數條字元線或每個區塊BLK而非按照每條字元線WL，記憶累積計數值及已寫入旗標。
累積計數值表17具有複數個(於圖6之例中為16個)條目。各條目包含字元線編號、累積計數值、及已寫入旗標。字元線編號與圖3之字元線WL0～WL15對應。
若連接於對應之字元線WL之記憶胞未被寫入資料、及已對連接於對應之字元線WL之記憶胞進行資料抹除之情形時，將累積計數值設定為-1。若已對連接於對應之字元線WL之記憶胞進行資料抹除之情形時，將已寫入旗標設定為假。
於連接於對應之字元線WL之記憶胞寫入有資料之情形、及已對連接於對應之字元線WL之記憶胞進行刷新動作之情形時，將累積計數值設定為0。
於刷新預約控制動作時，對於已寫入旗標為真之條目，例如對累積計數值加上前一次計數值19與可由溫度計數器31獲得之計數值CV之差。
例如，於圖6之例之情形時，於連接於字元線編號0～10之字元線WL0～WL10之記憶胞寫入有資料。對於字元線編號0～10，已寫入旗標為真。對於字元線編號0、4及9，累積計數值為2000。對於字元線編號1及6，累積計數值為2355。對於字元線編號2及7，累積計數值為4336。對於字元線編號3及8，累積計數值為2111。對於字元線編號5及10，累積計數值為335669。另一方面，未對連接於字元線編號11～15之記憶胞寫入資料。對於字元線編號11～15，已寫入旗標為假。對於字元線編號11～15，累積計數值為-1。
[1-2]記憶體控制器10之動作 於本實施形態之記憶體系統1中，記憶體控制器10進行之動作包含刷新預約控制動作、寫入動作、讀出動作、抹除動作、及刷新控制動作。
以下，對刷新預約控制動作、寫入動作、抹除動作、及刷新控制動作進行說明。
[1-2-1]刷新預約控制動作 使用圖7，對刷新預約控制動作進行說明。圖7係顯示本實施形態之記憶體系統1所包含之記憶體控制器10之刷新預約控制動作之流程圖。
以預先確定之時間間隔(例如1日1次)，記憶體控制器10自溫度計數器31取得計數值CV(S10)。
於取得計數值CV後，記憶體控制器10算出取得之計數值CV與前一次計數值19之差(S11)。
於算出取得之計數值CV與前一次計數值19之差之後，記憶體控制器10將前一次計數值19更新為由S10取得之計數值CV(S12)。
於更新前一次計數值19之後，記憶體控制器10選擇字元線WL(S13)。換言之，記憶體控制器10選擇累積計數值表17內之任一個字元線編號。以下，將選擇之字元線WL表述為字元線WLsel。
於選擇字元線WLsel之後，記憶體控制器10判斷累積計數值表17內與字元線WLsel對應之已寫入旗標是否為真(S14)。
於判斷為對應之已寫入旗標為真之情形時(S14_是(YES))，記憶體控制器10對累積計數值表17內與字元線WLsel對應之累積計數值，加上由S11算出之累積值CV與前一次計數值19之差(S15)。
於將計數值CV與前一次累積值19之差加至對應之累積計數值之後，記憶體控制器10判斷累積計數值表17內與字元線WLsel對應之累積計數值是否超過累積計數閾值18(S16)。
於判斷為對應之累積計數值超過累積計數閾值18之情形時(S16_是)，記憶體控制器10預約刷新動作(S17)。
於預約刷新動作之後，記憶體控制器10判斷是否已選擇所有字元線WL(S18)。
於判斷為已選擇所有字元線WL之情形時(S18_是)，記憶體控制器10結束刷新預約控制動作。
另一方面，於判斷為未選擇所有字元線WL之情形時(S18_否(No))，記憶體控制器10執行上述S13。
於判斷為對應之已寫入旗標非真之情形時(S14_否)、及判斷為對應之累積計數值未超過累積計數閾值18之情形時(S16_否)，記憶體控制器10執行上述S18。
如此，記憶體控制器10以累積計數值表17內之條目單位執行上述S13～S17(重複)。例如，按照每複數條字元線或每個區塊BLK定義累積計數值表17內之條目之情形時，以複數條字元線WL單位或區塊單位執行上述S13～S17。
以下，使用圖8對刷新預約控制操作之具體例進行說明。圖8係說明本實施形態之記憶體系統1所包含之記憶體控制器10之刷新預約控制動作之圖。另，於圖8中，為了簡化說明，顯示出累積計數值表17內之6個條目。
左側表格顯示進行刷新預約控制動作之前之累積計數值表17。另，將累積計數閾值18設為340000。將前一次計數值19設為100000。因已對連接於字元線WL0及WL4之記憶胞進行資料寫入，故與字元線編號0及4對應之累積計數值自-1變為0。對連接於字元線WL1～WL3及WL5之記憶胞寫入有資料。與字元線編號1對應之累積計數值為355。與字元線編號2對應之累積計數值為2336。與字元線編號3對應之累積計數值為111。與字元線編號5對應之累積計數值為333669。與字元線編號0～5對應之已寫入旗標為真。中央之表格顯示進行刷新預約控制動作之後之累積計數值表17。右側之表格顯示自進行刷新預約控制動作起經過一定期間後，進行下一個刷新預約控制動作後之累積計數值表17。
於刷新預約控制動作中，進行以下動作。
記憶體控制器10自溫度計數器31取得計數值CV(102000)(圖7之S10)。
記憶體控制器10算出取得之計數值CV(102000)、與前一次計數值19(100000)之差(2000)(圖7之S11)。
於算出計數值CV與前一次計數值19之差之後，記憶體控制器10將前一次計數值19更新為由圖7之S10取得之計數值CV(102000)(圖7之S12)。
記憶體控制器10按照累積計數值表17內已寫入旗標為真之每個條目，對累積計數值加上由圖7之S11算出之計數值CV與前一次計數值19之差(2000)(圖7之S15)。與字元線編號0及4對應之累積計數值自0變成2000。與字元線編號1對應之累積計數值自355變成2355。與字元線編號2對應之累積計數值自2336變成4336。與字元線編號3對應之累積計數值自111變成2111。與字元線編號5對應之累積計數值自333669變成335669。
記憶體控制器10按照累積計數值表17內與字元線編號0～5對應之每個條目，判斷累積計數值是否超過累積計數閾值18(340000)(圖7之S16)。與字元線編號0～5對應之累積計數值未超過累積計數閾值18(340000)。因此，記憶體控制器10不預約刷新動作。
於下一個刷新預約控制動作中，進行以下動作。
記憶體控制器10自溫度計數器31取得計數值CV(112000)(圖7之S10)。
記憶體控制器10算出取得之計數值CV(112000)、與前一次計數值19(102000)之差(10000)(圖7之S11)。
於算出計數值CV與前一次計數值19之差之後，記憶體控制器10將前一次計數值19更新為由圖7之S10取得之計數值CV(112000)(圖7之S12)。
記憶體控制器10按照累積計數值表17內已寫入旗標為真之每個條目，對累積計數值加上由圖7之S11算出之計數值CV與前一次計數值19之差(10000)(圖7之S15)。與字元線編號0及4對應之累積計數值自2000變成12000。與字元線編號1對應之累積計數值自2355變成12355。與字元線編號2對應之累積計數值自4336變成14336。與字元線編號3對應之累積計數值自2111變成12111。與字元線編號5對應之累積計數值自335669變成345669。
記憶體控制器10按照累積計數值表17內與字元線編號0～5對應之每個條目，判斷累積計數值是否超過累積計數閾值18(340000)(圖7之S16)。與字元線編號0～4對應之累積計數值未超過累積計數閾值(340000)。然而，與字元線編號5對應之累積計數值(345669)超過累積計數閾值(340000)。因此，記憶體控制器10對連接於字元線WL5之記憶胞預約刷新動作。
[1-2-2]寫入動作 使用圖9，對寫入動作進行說明。圖9係顯示本實施形態之記憶體系統1所包含之記憶體控制器10之寫入動作之流程圖。
若自主機設備2接收寫入請求，則記憶體控制器10命令NAND型快閃記憶體20寫入資料(S20)。
若NAND型快閃記憶體20完成資料寫入，則記憶體控制器10將累積計數值表17內與字元線WLsel對應之累積計數值設為0(清除)(S21)。又，記憶體控制器10將累積計數值表17內與字元線WLsel對應之已寫入旗標設為真(S22)。
[1-2-3]抹除動作 使用圖10，對抹除動作進行說明。圖10係顯示本實施形態之記憶體系統1所包含之記憶體控制器10之抹除動作之流程圖。
記憶體控制器10命令NAND型快閃記憶體20抹除資料(S30)。
若NAND型快閃記憶體20完成資料抹除，則記憶體控制器10將累積計數值表17內與字元線WLsel對應之累積計數值設為-1(初始化)(S31)。又，記憶體控制器10將累積計數值表17內與字元線WLsel對應之已寫入旗標設為假(S32)。
[1-2-4]刷新控制動作 使用圖11，對刷新控制動作進行說明。圖11係顯示本實施形態之記憶體系統1所包含之記憶體控制器10之刷新控制動作之流程圖。
記憶體控制器10以預先確定之時間間隔，確認是否預約刷新動作(S40)。
於確認已預約刷新動作之情形時(S40_是)，記憶體控制器10執行刷新動作(S41)。
若刷新動作結束，則記憶體控制器10將累積計數值表17內與字元線WLsel對應之累積計數值設為0(清除)(S42)。
另一方面，於確認未預約刷新動作之情形時(S40_否)，記憶體控制器10結束刷新控制動作。
[1-3]效果 於本實施形態之構成中，NAND型快閃記憶體20包含溫度計數器31。溫度計數器31基於自溫度感測器30供給之電壓，改變遞增計數之週期(速度)。溫度計數器31之計數值CV與晶片21之溫度歷程對應。記憶體控制器10記憶累積計數值表17。記憶體控制器10以預先確定之時間間隔，自溫度計數器31取得計數值CV。記憶體控制器10基於取得之計數值CV，更新累積計數值表17內之累積計數值。記憶體控制器10於更新之累積計數值超過累積計數閾值18之情形時預約刷新動作。
如此，根據本實施形態，記憶體控制器10可藉由計數值CV掌握晶片21之溫度歷程。即，記憶體控制器10可獲得晶片21之未監視溫度期間之溫度歷程。因此，因記憶體控制器10可不頻繁地監視晶片21之溫度，故可實現低電力化。又，因減少花在監視上之時間，故可使記憶體控制器10之處理能力提高。
再者，根據本實施形態，因記憶體控制器10可反映未監視期間之晶片21之溫度歷程而預約刷新動作，故可抑制因保持引起之誤讀出。因此，可使資料之可靠性提高。
[2]第2實施形態 對第2實施形態進行說明。本實施形態之記憶體系統1於晶片21之構成、及溫度計數器31之構成上與第1實施形態不同。記憶體控制器10之動作與第1實施形態同樣。以下，以與第1實施形態不同點為中心進行說明。
[2-1]晶片21之構成 使用圖12，對NAND型快閃記憶體20內之晶片21之構成進行說明。圖12係顯示本實施形態之記憶體系統1所包含之NAND型快閃記憶體20內之晶片21-0之構成之一例之方塊圖。另，因晶片21-1～21-N具有與晶片21-0同等之構成，故省略說明。
晶片21-0進而包含A/D(Analog/Digital：類比/數位)轉換器34。晶片21-0之其他構成與第1實施形態同等。
A/D轉換器34將自溫度感測器30供給之電壓進行A/D轉換。A/D轉換器34將進行A/D轉換後之值發送至序列器25及溫度計數器31。
[2-2]溫度計數器31之構成 使用圖13，對晶片21內之溫度計數器31之構成進行說明。圖13係顯示本實施形態之記憶體系統1所包含之晶片21內之溫度計數器31之構成之一例的方塊圖。
溫度計數器31基於自A/D轉換器34接收到之值，改變遞增計數(計數值更新)之量。例如，溫度計數器31隨著自A/D轉換器34接收到之值之上升，使1次遞增計數量增加。溫度計數器31包含例如加法值轉換電路35、加法器36、及暫存器37。
溫度感測器30將基於溫度之電壓Vtmp供給至序列器25及A/D轉換器34。A/D轉換器34將自溫度感測器30供給之電壓Vtmp進行A/D轉換，並將A/D轉換後之值作為溫度碼TEMPCODE發送至序列器25及加法值轉換電路35。
加法值轉換電路35以預先確定之時間間隔(例如1秒1次)，自A/D轉換器34接收溫度碼TEMPCODE。加法值轉換電路35取得記憶於NAND型快閃記憶體20內之加法值表38。加法值表38為記憶加法值之表。加法值係與溫度碼TEMPCODE對應之1次遞增計數量。關於加法值表38之細節，稍後敘述。加法值轉換電路35基於加法值表38，將接收到之溫度碼TEMPCODE轉換為加法值adv。加法值轉換電路35將加法值adv發送至加法器36。
加法器36自加法值轉換電路35接收加法值adv。加法器36自暫存器37接收暫存器37所記憶之值rgv。加法器36對自暫存器37接收到之值rgv，加上自加法值轉換電路35接收到之加法值adv。加法器36將加法結果(值rtv)發送至暫存器37。
暫存器37將自加法器36接收到之值rtv作為值rgv而記憶。暫存器37將記憶之值rgv發送至加法器36。暫存器37將記憶之值rgv作為計數值CV發送至序列器25。
[2-3]加法值表38 使用圖14，對加法值表38進行說明。圖14係本實施形態之記憶體系統1所包含之加法值表38之概念圖。
加法值表38按照每個溫度碼TEMPCODE記憶加法值。
加法值表38具有複數個(於圖14之例中為11個)條目。各條目包含溫度碼TEMPCODE及加法值。溫度碼TEMPCODE係與溫度對應之值。另，加法值表38記憶於例如NAND型快閃記憶體20中之任一區塊BLK。加法值表38例如於電源剛接通後等，自NAND型快閃記憶體20載入未圖示之RAM。
例如，於圖14之例之情形時，溫度碼TEMPCODE之數值以晶片21之溫度[度]表示。即，於圖14中，自20度至120度每隔10度定義加法值。與20度、30度、40度、及50度對應之加法值為1。與60度對應之加法值為2。與70度對應之加法值為4。與80度對應之加法值為8。與90度對應之加法值為16。與100度對應之加法值為32。與110度對應之加法值為128。與120度對應之加法值為256。另，與晶片21之溫度對應之加法值不限定於此。
於晶片21之溫度未達60度之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(1)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(1)。
於晶片21之溫度為60度以上且未達70度之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(2)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(2)。
於晶片21之溫度為70度以上且未達80度之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(4)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(4)。
於晶片21之溫度為80度以上且未達90度之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(8)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(8)。
於晶片21之溫度為90度以上且未達100度之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(16)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(16)。
於晶片21之溫度為100度以上且未達110度之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(32)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(32)。
於晶片21之溫度為110度以上且未達120度之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(128)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(128)。
於晶片21之溫度為120度以上之情形時，加法值轉換電路35將溫度碼TEMPCODE轉換為加法值(256)。加法器36對暫存器37所記憶之值加上自加法值轉換電路35接收到之加法值(256)。
如此，溫度計數器31一次遞增計數之量為：晶片溫度越低量越少，晶片溫度越高量越多。即，晶片溫度越低遞增計數之速度越慢，晶片溫度越高遞增計數之速度越快。
[2-4]效果 根據本實施形態之構成，可發揮與第1實施形態同樣之效果。
[3]變化例等 如上所述，實施形態之記憶體系統具備：半導體記憶裝置(20)與記憶體控制器(10)，該半導體記憶裝置(20)包含：記憶胞陣列(27)，其包含記憶胞(MC)；及溫度計數器(31)，其基於記憶胞陣列之溫度，改變更新計數值(CV)之速度；該記憶體控制器(10)構成為自半導體記憶裝置取得計數值，於自對記憶胞寫入資料起至取得計數值為止之計數值之累積值超過預設值(18)之情形時，對記憶胞預約刷新動作。
另，實施形態並非限定於上述說明之形態者，可進行各種變化。
又，上述實施形態所說明之流程圖之處理順序能儘可能地更換。例如，於刷新預約控制動作中，前一次計數值19之更新(S12)可於判斷是否已選擇所有字元線WL(S18)之後執行。於寫入動作中，將累積計數值更新為0(S21)與將已寫入旗標更新為真(S22)可為相反之順序。於抹除動作中，將累積計數值更新為-1(S31)與將已完畢旗標更新為假(S32)亦可為相反之順序。
雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並非意在限定發明之範圍。該等實施形態可由其他各種形態實施，於不脫離發明主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包含於發明範圍或主旨內，同樣亦包含於申請專利範圍所記載之發明與其均等之範圍內。
本申請案享受以日本專利申請2021-106100號(申請日：2021年6月25日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之所有內容。
1:記憶體系統 2:主機設備 10:記憶體控制器 11:主機介面電路 12:處理器 13:緩衝記憶體 14:ECC電路 15:NAND介面電路 16:RAM 17:累積計數值表 18:累積計數閾值 19:前一次計數值 20:NAND型快閃記憶體 21-0～21-N:記憶體晶片 22:輸入輸出電路 23:暫存器組 23A:狀態暫存器 23B:位址暫存器 23C:指令暫存器 24:邏輯控制電路 25:序列器 26:電壓產生電路 27:記憶胞陣列 28:列解碼器模組 29:感測放大器模組 30:溫度感測器 31:溫度計數器 32:VCO 33:計數器 34:A/D轉換器 35:加法值轉換電路 36:加法器 37:暫存器 38:加法值表 ADD:位址 ALE:位址鎖存啟動信號 adv:加法值 BL0～BLm:位元線 BLK:區塊 BLK0～BLKi:區塊 CEn:晶片啟動信號 CLE:指令鎖存啟動信號 CMD:指令 CU:胞單元 CV:計數值 DAT:資料 1/f1～1/f4:週期 I/O0～I/O7:輸入輸出信號 MC0～MC15:記憶胞電晶體 NS:NAND串 RBn:就緒/忙碌信號 REn:讀啟動信號 rgv:值 rtv:值 S10～S18:步驟 S20～S22:步驟 S30～S32:步驟 S40～S42:步驟 SGD0～SGD3:選擇閘極線 SGS:選擇閘極線 Sigvc:信號 SL:源極線 ST1:選擇電晶體 ST2:選擇電晶體 STS:狀態 SU0～SU3:串單元 t1～t8:時刻 Tc:晶片溫度 Tc1～Tc3:晶片溫度 TEMPCODE:溫度碼 Vtmp:電壓 Vtmp1～Vtmp3:電壓 WEn:寫啟動信號 WL0～WL15:字元線 WPn:寫保護信號
圖1係第1實施形態之記憶體系統之方塊圖。 圖2係顯示第1實施形態之記憶體系統所包含之半導體記憶裝置內之記憶體晶片之構成之一例的方塊圖。 圖3係第1實施形態之記憶體系統所包含之記憶體晶片內之記憶胞陣列之電路圖。 圖4係顯示第1實施形態之記憶體系統所包含之記憶體晶片內之溫度計數器之構成之一例的方塊圖。 圖5係說明第1實施形態之記憶體系統所包含之溫度計數器之計數值之圖。 圖6係第1實施形態之記憶體系統所包含之累積計數值表之概念圖。 圖7係顯示第1實施形態之記憶體系統所包含之記憶體控制器之刷新預約控制動作之流程圖。 圖8係說明第1實施形態之記憶體系統所包含之記憶體控制器之刷新預約控制動作之圖。 圖9係顯示第1實施形態之記憶體系統所包含之記憶體控制器之寫入動作之流程圖。 圖10係顯示第1實施形態之記憶體系統所包含之記憶體控制器之抹除動作之流程圖。 圖11係顯示第1實施形態之記憶體系統所包含之記憶體控制器之刷新控制動作之流程圖。 圖12係顯示第2實施形態之記憶體系統所包含之半導體記憶裝置內之記憶體晶片之構成之一例之方塊圖。 圖13係顯示第2實施形態之記憶體系統所包含之記憶體晶片內之溫度計數器之構成之一例之方塊圖。 圖14係第2實施形態之記憶體系統所包含之加法值表之概念圖。
1:記憶體系統
2:主機設備
10:記憶體控制器
11:主機介面電路
12:處理器
13:緩衝記憶體
14:ECC電路
15:NAND介面電路
16:RAM
17:累積計數值表
18:累積計數閾值
19:前一次計數值
20:NAND型快閃記憶體
21-0~21-N:記憶體晶片

Claims (17)

  1. 一種記憶體系統，其具備半導體記憶裝置與記憶體控制器， 該半導體記憶裝置包含： 記憶胞陣列，其包含記憶胞；及 溫度計數器，其基於上述記憶胞陣列之溫度，改變更新計數值之速度； 該記憶體控制器構成為： 自上述半導體記憶裝置取得上述計數值， 若自上述記憶胞被寫入資料起至取得上述計數值為止之上述計數值之累積值超過預設值時，對上述記憶胞預約刷新動作。
  2. 如請求項1之記憶體系統，其中上述溫度計數器基於上述溫度而改變更新之週期。
  3. 如請求項2之記憶體系統，其中上述更新之週期乃上述溫度越低則週期越長，上述溫度越高則週期越短。
  4. 如請求項1之記憶體系統，其中上述溫度計數器基於上述溫度而改變1次更新之量。
  5. 如請求項4之記憶體系統，其中上述更新之量乃上述溫度越低則量越少，上述溫度越高則量越多。
  6. 如請求項1至5中任一項之記憶體系統，其中若上述記憶胞被寫入資料時，上述記憶體控制器將與上述記憶胞對應之上述計數值之上述累積值清除。
  7. 如請求項1至5中任一項之記憶體系統，其中於已對上述記憶胞預約上述刷新動作之情形時，上述記憶體控制器對上述記憶胞執行刷新動作。
  8. 如請求項7之記憶體系統，其中於已對上述記憶胞執行上述刷新動作之情形時，上述記憶體控制器將與上述記憶胞對應之上述計數值之上述累積值清除。
  9. 一種記憶體控制器，其構成為， 自具有包含記憶胞之記憶胞陣列之半導體記憶裝置，取得基於上述記憶胞陣列之溫度之計數值， 若自上述記憶胞被寫入資料起至取得上述計數值為止之上述計數值之累積值超過預設值時，對上述記憶胞預約刷新動作。
  10. 如請求項9之記憶體控制器，其進而構成為，若上述記憶胞被寫入資料時，將與上述記憶胞對應之上述計數值之上述累積值清除。
  11. 如請求項9或10之記憶體控制器，其進而構成為，於已對上述記憶胞預約上述刷新動作之情形時，對上述記憶胞執行刷新動作。
  12. 如請求項11之記憶體控制器，其進而構成為，於已對上述記憶胞執行上述刷新動作之情形時，將與上述記憶胞對應之上述計數值之上述累積值清除。
  13. 一種半導體記憶裝置，其具備： 記憶胞陣列，其包含記憶胞；及 溫度計數器，其基於上述記憶胞陣列之溫度，改變更新計數值之速度。
  14. 如請求項13之半導體記憶裝置，其中上述溫度計數器基於上述溫度而改變更新之週期。
  15. 如請求項14之半導體記憶裝置，其中上述更新之週期乃上述溫度越低則週期越長，上述溫度越高則週期越短。
  16. 如請求項13之半導體記憶裝置，其中上述溫度計數器基於上述溫度而改變1次更新之量。
  17. 如請求項16之半導體記憶裝置，其中上述更新之量乃上述溫度越低則量越少，上述溫度越高則量越多。
TW110139865A 2021-06-25 2021-10-27 記憶體系統、記憶體控制器及半導體記憶裝置 TWI840711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-106100 2021-06-25
JP2021106100A JP2023004447A (ja) 2021-06-25 2021-06-25 メモリシステム、メモリコントローラ、及び半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202301129A true TW202301129A (zh) 2023-01-01
TWI840711B TWI840711B (zh) 2024-05-01

Family

ID=

Also Published As

Publication number Publication date
CN115527584A (zh) 2022-12-27
JP2023004447A (ja) 2023-01-17
US20220415411A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US9690654B2 (en) Operation method of nonvolatile memory system
JP6521692B2 (ja) 不揮発性メモリ及びメモリコントローラを含むメモリシステムの動作方法
CN109328386B (zh) 管理闪存存储器的刷新
US9921749B2 (en) Memory system and method including determining a read voltage based on program order information and a plurality of mapping tables
KR20150046549A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US11231874B2 (en) Memory system and storage system
KR20190106282A (ko) 저전압 감지 회로 및 이를 포함하는 메모리 장치
TWI798616B (zh) 記憶系統及資訊處理系統
KR102272248B1 (ko) 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11842073B2 (en) Memory controller and operating method thereof
US11710515B2 (en) Memory system
US9244835B2 (en) Control circuit of semiconductor device and semiconductor memory device
US20210397377A1 (en) Memory system, memory controller, and method of operating memory system
KR20220049397A (ko) 메모리 장치, 이를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
US9105346B2 (en) Semiconductor device and method for operating the same
TWI840711B (zh) 記憶體系統、記憶體控制器及半導體記憶裝置
TW202301129A (zh) 記憶體系統、記憶體控制器及半導體記憶裝置
TWI777365B (zh) 半導體記憶裝置
JP2021140311A (ja) メモリシステム
TWI764569B (zh) 半導體記憶裝置
JP7512136B2 (ja) メモリシステム及び情報処理システム
US11907579B2 (en) Memory system
EP4339954A1 (en) Storage device including flash memory and block continuous-write operation method thereof