TW202300944A - 積體電路 - Google Patents

積體電路 Download PDF

Info

Publication number
TW202300944A
TW202300944A TW111116915A TW111116915A TW202300944A TW 202300944 A TW202300944 A TW 202300944A TW 111116915 A TW111116915 A TW 111116915A TW 111116915 A TW111116915 A TW 111116915A TW 202300944 A TW202300944 A TW 202300944A
Authority
TW
Taiwan
Prior art keywords
signal
aforementioned
level
pen
integrated circuit
Prior art date
Application number
TW111116915A
Other languages
English (en)
Inventor
小池健
Original Assignee
日商和冠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商和冠股份有限公司 filed Critical 日商和冠股份有限公司
Publication of TW202300944A publication Critical patent/TW202300944A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0441—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for receiving changes in electrical potential transmitted by the digitiser, e.g. tablet driving signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04162—Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Position Input By Displaying (AREA)

Abstract

[課題]成為能夠為了檢測出筆訊號而使用ΔΣ調變電路。 [解決手段]由本發明所致之積體電路，係為檢測出從主動式筆所送訊的筆訊號之感測器控制器。感測器控制器，係包含有：ΔΣ調變部(50)，係包含有減算器(51)和積分器(53)和量子化器(54)以及DAC(55)，該減算器(51)，係從藉由感測器所被輸入的收訊訊號(Va)而減去反饋訊號(FB)，該積分器(53)，係將檢測器(51)之輸出訊號作積分，該量子化器(54)，係將積分器(53)之輸出訊號作量子化，該DAC(55)，係基於量子化器(54)之輸出值而產生反饋訊號(FB)；和處理部(60)，係基於ΔΣ調變部(50)之輸出值(Vo)來檢測出收訊訊號(Va)之準位；和增益控制部(70)，係基於藉由處理部(60)所檢測出的收訊訊號(Va)之準位，來控制反饋訊號(FB)之準位。

Description

積體電路
本發明，係有關於積體電路，特別是有關於用以檢測出主動式筆所送訊的筆訊號之積體電路。
將手指或被動式筆等之被動式指向器檢測出來之靜電電容檢測裝置，係為周知。此種靜電電容檢測裝置，係具備有感測器以及積體電路地而被構成，該感測器，係具備有各複數之X電極以及Y電極，該積體電路，係對於複數之X電極而送出檢測用訊號，並在複數之Y電極處而將此檢測用訊號依序檢測出來。積體電路，係基於在各Y電極處之檢測用訊號之檢測強度，來進行導出被動指向器之位置之處理。
在積體電路處之檢測用訊號之檢測，係使用A/D轉換電路而被實行。在專利文獻1中，係揭示有作為此種A/D轉換電路而使用ΔΣ調變電路之例。若是使用ΔΣ調變電路，則由於係能夠將在A/D轉換電路處所產生的量子化雜訊降低，因此係成為能夠提高檢測用訊號之檢測精確度。
又，藉由對於筆尖電極施加交流電壓來送訊交流訊號之主動式筆，係為周知。在專利文獻2中，係揭示有此種主動式筆之其中一例。以下，係將主動式筆所送訊的交流訊號，稱作「筆訊號」。 [先前技術文獻] [專利文獻]
[專利文獻1]美國專利申請公開第2007-0046299號說明書 [專利文獻2]國際公開第2015/111159號公報
[發明所欲解決之課題]
於此，若是能夠將ΔΣ調變電路亦使用在筆訊號之檢測中，則可以推測到，係能夠將筆訊號之檢測精確度提高。然而，在先前技術中，使用ΔΣ調變電路來進行筆訊號之檢測一事，係並不實際。以下，針對其理由作詳細之說明。
首先，作為前提，ΔΣ調變電路，係包含有檢算器和積分器和比較器以及放大器地而被構成，該檢測器，係從輸入訊號而減去反饋訊號，該積分器，係將減算器之輸出訊號作積分，該比較器，係將積分器之輸出訊號作量子化，該放大器，係藉由將基於比較器之一連串之輸出值(「+1」或「-1」)所展示的脈衝訊號作放大，來產生上述反饋訊號。又，被輸入至A/D轉換電路中之筆訊號之動態範圍(dynamic range)，相較於被動式指向器之動態範圍，係成為非常大的值。此係因為，因應於伴隨著使用者之操作所導致的筆尖電極與觸碰面之間之距離的變化，到達感測器處之筆訊號之準位(振幅)係會大幅度變化。
若依據ΔΣ調變電路之上述構成，則由於無關於身為輸入訊號的筆訊號之準位地而反饋訊號之準位均係為一定，因此，若是筆尖電極朝向觸碰面作接近而筆訊號之準位作了某種程度以上之增大，則減算器之輸出訊號係成為不會震動。如此一來，由於比較器之輸出值也成為不會震動，因此，係成為不可能使用ΔΣ調變電路之輸出值來進行筆訊號之檢波或解調。為了防止此種狀況，係需要使反饋訊號之準位追隨於輸入訊號之準位，因此，在先前技術中所具體性地考慮過的構成，係為藉由使用有多數(例如129個)的比較器之多位元構成來構成輸出段之量子化電路。
然而，以包含有多數之比較器的方式所構成之ΔΣ調變電路，其尺寸係為大，並且價格也會變高。進而，在筆訊號檢測用之積體電路中，由於通常係在感測器內之各電極的每一者處分別設置有A/D轉換電路，因此，ΔΣ調變電路之尺寸的增加以及成本的上升係會變得更加顯著。基於此些理由，其結果，在先前技術中，在尺寸以及成本的觀點上而言，於筆訊號之檢測中使用ΔΣ調變電路一事係被視為困難。
故而，本發明之其中一個目的，係在於提供一種能夠為了檢測出筆訊號而使用ΔΣ調變電路之積體電路。 [用以解決課題之手段]
由本發明所致之積體電路，係檢測出從主動式筆所送訊而來之筆訊號，並包含有：ΔΣ調變部，係包含有減算器和積分器和量子化器以及DAC，該減算器，係從藉由感測器所被輸入的前述筆訊號而減去反饋訊號，該積分器，係將前述減算器之輸出訊號作積分，該量子化器，係將前述積分器之輸出訊號作量子化，該DAC，係基於前述量子化器之輸出值而產生前述反饋訊號；和處理部，係基於前述ΔΣ調變部之輸出值來檢測出前述筆訊號之準位；和增益控制部，係基於藉由前述處理部所檢測出的前述筆訊號之準位，來控制前述反饋訊號之準位。 [發明之效果]
若依據本發明，則就算是並不使用多位元構成之量子化器，也能夠使反饋訊號之準位追隨於輸入訊號之準位。故而，係成為能夠為了檢測出筆訊號而使用ΔΣ調變電路。
以下，參考所添附之圖面，針對本發明之理想實施形態作詳細說明。
圖1，係為對於由本發明之實施形態所致之位置檢測系統1的構成作展示之圖。如同該圖中所示一般，位置檢測系統1，係具備有主動式筆2、和身為檢測出主動式筆2的位置檢測裝置之電子機器3，而構成之。作為電子機器3之例，係可列舉出平板電腦或具備有數化器(digitizer)之裝置。
電子機器3，係具備有觸碰面3a、和被配置在觸碰面3a之正下方處之感測器30、和被與感測器30作連接之感測器控制器31、和對於包含此些構成之電子機器3之各部作控制的主機處理器32。
感測器30，係為具備有在觸碰面3a內而被配置有各複數之感測器電極30x、30y之構造的裝置。複數之感測器電極30x，係分別在與觸碰面3a相平行之y方向上而延伸存在，並且在觸碰面3a內而於與y方向相正交之x方向上以等間隔而被作配置。複數之感測器電極30y，係分別在x方向上而延伸存在，並且在y方向上以等間隔而被作配置。
於此，電子機器3，係亦可具備有被與感測器30重疊地作配置的顯示器(未圖示)，於此情況，複數之感測器電極30x(或者是複數之感測器電極30y)係可被兼用作為顯示器之共通電極(用以對於各像素而共通地供給接地電位之電極)。進行此兼用的情況時之電子機器3，係構成所謂「胞內(incell)型」之位置檢測裝置。另一方面，當並不進行此兼用的情況時之電子機器3，係構成所謂「胞上(oncell)型」或者是「胞外(outcell)型」之位置檢測裝置。本發明，係不論是對於何者之電子機器3均能夠合適地作適用。
感測器控制器31，係為具備有導出在觸碰面3a內的主動式筆2以及被動式指向器之各者之位置並導出主動式筆2之傾斜並且進而從主動式筆2而收訊資料的功能之積體電路。感測器控制器31，係構成為將所導出的位置和傾斜以及所收訊之資料逐次供給制主機處理器32處。
感測器控制器31，係構成為經由在主動式筆2與感測器30之間所產生之靜電電容CX來與主動式筆2之間進行雙方向之通訊。詳細內容雖係於後再述，但是，主動式筆2之位置和傾斜之導出以及從主動式筆2而來之資料之收訊，係透過此雙方向通訊而被實現。在以下之說明中，係將藉由上述雙方向通訊而從感測器控制器31所對於主動式筆2送訊的訊號，稱為「上鏈訊號US」，並將從主動式筆2所對於感測器控制器31送訊之訊號，稱作「下鏈訊號DS(筆訊號)」。又，詳細內容雖係於後再述，但是，主動式筆2係具備有2個的用以送訊下鏈訊號DS之電極，以下，係會有「將從身為此些之中之其中一者之電極的筆尖電極21所送訊之下鏈訊號DS，稱作下鏈訊號DSa，並將從身為另外一者之電極之環形電極22所送訊之下鏈訊號DS，稱作下鏈訊號DSb」以作區分的情況。
又，感測器控制器31，係構成為進行對於複數之感測器電極30x之各者而供給(送訊)被動式指向器檢測用訊號並在複數之感測器電極30y處而逐次收訊該些訊號之處理。詳細內容雖係於後再述，但是，被動式指向器之位置之導出，係透過如此這般地而被作送收訊之被動式指向器檢測用訊號而被實現。被動式指向器檢測用訊號之送收訊與上述之上鏈訊號US以及下鏈訊號DS之送收訊，係以分時而被實行。
主機處理器32，係為電子機器3之中央處理裝置，並構成為能夠實行包含描繪應用程式之各種的程式。描繪應用程式，係為使主機處理器32實行「基於從感測器控制器31所供給而來之位置、傾斜以及資料，而產生數位墨水」之處理以及「將所產生的數位墨水記憶在電子機器3內之記憶體中並顯示於顯示器上」之處理的程式。
如同圖1中所示一般，感測器控制器31，係具備有切換部40、收訊部41、送訊部42以及處理部43，而構成之。切換部40，係為依循於由處理部43所致之控制而將各複數之感測器電極30x、30y之連接目標在送訊部42與收訊部41之間作切換的功能部。
收訊部41，係為進行從經由切換部40而被作了連接的各複數之感測器電極30x、30y所供給而來之收訊訊號Va之檢波以及解調的功能部，並在各感測器電極30x、30y之每一者處分別具備有收訊電路地而構成之。在收訊訊號Va中，係可包含有上述之下鏈訊號DSa、下鏈訊號DSb以及被動式指向器檢測用訊號之任一者以上。下鏈訊號DSa、下鏈訊號DSb以及被動式指向器檢測用訊號之各者的載波之頻率，係互為相異，各收訊電路，係構成為藉由針對各頻率之每一者而分別進行檢波，來分離檢測出下鏈訊號DSa、下鏈訊號DSb以及被動式指向器檢測用訊號。
送訊部42，係為依循於由處理部43所致之控制來針對經由切換部40而被作了連接的感測器電極30x或者是感測器電極30y來供給上鏈訊號US或者是被動式指向器檢測用訊號的功能部。通常，在上鏈訊號US之送訊時，複數之感測器電極30x(或者是複數之感測器電極30y)係同時被與送訊部42作連接，其結果，同一之上鏈訊號US係被從各感測器電極30x(或者是各感測器電極30y)而同時送訊而來。又，被動式指向器檢測用訊號，係在各感測器電極30x之每一者處分別藉由內容為相異之位元列而被構成，並被平行地供給至各感測器電極30x處。
處理部43，係為透過切換部40、收訊部41以及送訊部42之控制來進行主動式筆2之位置以及傾斜之導出、從主動式筆2而來之資料之收訊以及被動式指向器之位置之導出的功能部。以下，針對處理部43所進行之處理進行詳細說明。
若是先針對關於主動式筆2之處理進行說明，則處理部43，首先係以一定之週期來使送訊部42送訊上鏈訊號US。上鏈訊號US，係為具備有「對於主動式筆2而通知下鏈訊號DS之送訊時序以及下一個的上鏈訊號US之收訊時序，並且對於主動式筆2而供給指令」的功用之訊號。主動式筆2，係依循於藉由上鏈訊號US所被供給而來之指令，來產生下鏈訊號DS，並以藉由上鏈訊號US所被通知的時序來進行送訊，並且以藉由上鏈訊號US所被通知的時序來進行下一個的上鏈訊號US之收訊。
下鏈訊號DSa，係為包含有「身為無調變之載波訊號的第1位置訊號」和身為「藉由資料而被作了調變的載波訊號之資料訊號」的訊號。在用以產生資料訊號之調變中所使用的調變方式，典型而言，係為DQPSK(差分四相位移鍵，Differential Quadrature Phase-Shift Keying)調變，但是，係亦可使用QAM(正交振幅調變，Quadrature Amplitude Modulation)等之其他的調變方式。又，下鏈訊號DSb，係為包含有「身為無調變之載波訊號的第2位置訊號」的訊號。處理部43，係基於在各感測器電極30x、30y處之第1位置訊號之準位(收訊強度)之分布，來導出主動式筆2之位置。又，處理部43，係藉由以在距離所導出之位置而為最近的1個以上的感測器電極30x、30y處而收訊資料訊號的方式來對於切換部40以及收訊部41作控制，而取得主動式筆2所作了送訊的資料。進而，處理部43，係基於在各感測器電極30x、30y處之第2位置訊號之收訊強度之分布，來導出環形電極22之位置，並基於「所導出的環形電極22之位置」與「基於第1位置訊號所導出的主動式筆2之位置」之間之差分，來導出主動式筆2之傾斜。
接下來，若是針對有關於被動式指向器之處理，則處理部43，係構成為將「在選擇1個的感測器電極30y並將其與收訊部41作了連接的狀態下，以將針對各感測器電極30x之每一者而分別預先作了準備的位元列1次1位元地來平行地供給至各感測器電極30x處的方式而控制送訊部42」的控制，針對各感測器電極30y而反覆地進行。接受了由處理部43所致之控制的送訊部42，係藉由將特定之載波訊號作相位調變，而產生各位元，並對於各感測器電極30x作供給。
收訊部41，係構成為針對各位元之每一者，而分別取得從所選擇了的感測器電極30y所供給而來之訊號之準位，並逐次供給至處理部43處。在如此這般地而被供給至處理部43處之訊號的準位中，係反映有「在正被選擇中之感測器電極30y與各感測器電極30x之間之交點處所被形成的電容之變化」。因此，處理部43，係基於從收訊部41所供給而來之訊號，而進行被動式指向器之位置的導出。
接著，主動式筆2，係為在自身與感測器控制器31之間而以雙方向來進行通訊的主動型之靜電觸控筆，並如同在圖1中所示一般，具備有芯體20、筆尖電極21、環形電極22、壓力感測器23、電池24、積體電路25以及阻擋濾波器26地，而構成之。
芯體20，係為構成主動式筆2之筆軸的構件。芯體20之前端，係構成主動式筆2之筆尖，末端，係與壓力感測器23相抵接。筆尖電極21以及環形電極22，係為被設置在互為相異之位置處的導電體，筆尖電極21，係被配置在主動式筆2之筆尖處，環形電極22，係以包圍芯體20的方式，而被配置在較筆尖電極21而更靠主動式筆2之中央之位置處。
壓力感測器23，係為檢測出被施加於芯體20之前端處的壓力之感測器。壓力感測器23所檢測出的壓力，係作為筆壓值而被供給至積體電路25處，並藉由積體電路25而被配置在下鏈訊號DSa之資料訊號內。電池24，係發揮供給在積體電路25之動作時所需要的電力之功用。
積體電路25，係為藉由包含有升壓電路、送訊電路、收訊電路以及處理電路之各種的電路所構成之積體電路。送訊電路，係被與筆尖電極21以及環形電極22作連接，並藉由使用升壓電路來對於筆尖電極21或環形電極22賦予變化，而發揮送訊下鏈訊號DS之功用。
收訊電路，係被與環形電極22作連接，並藉由使用環形電極22來進行上鏈訊號US之檢測動作，而發揮收訊上鏈訊號US之功用。處理電路，係進行「基於藉由收訊電路所收訊的上鏈訊號US來產生下鏈訊號DS，並將所產生的下鏈訊號DS送訊至送訊電路處」之處理。
阻擋濾波器26，係為為了成為能夠同時進行「使用有環形電極22之上鏈訊號US之檢測」以及「從筆尖電極21而來之下鏈訊號DSa之送訊」，而被插入至環形電極22與積體電路25之間之濾波電路。具體而言，係只要藉由像是「阻止包含有下鏈訊號DSa之頻率之特定之頻率頻帶」的帶阻濾波器(陷波濾波器)或者是以「使構成上鏈訊號US之脈衝波通過，另一方面，阻止構成下鏈訊號DSa之脈衝波」的方式所構成之帶通濾波器等，來構成阻擋濾波器26即可。藉由使用阻擋濾波器26，在像是「主動式筆2之上鏈訊號US之收訊為失敗，並喪失了下鏈訊號DS之送訊時序」的情況等時，係能夠一面繼續進行上鏈訊號US之檢測，一面亦進行下鏈訊號DSa之送訊，並藉由此而成為能夠繼續進行由主動式筆2所致之輸入。
圖2，係為對於被配置在收訊部41內之收訊電路之構成的其中一例作展示之圖。如同該圖中所示一般，收訊部41內之收訊電路，係具備有ΔΣ(delta sigma)調變部50、和處理部60、以及增益控制部70，而構成之。其中，ΔΣ調變部50，係具備有減算器51、放大器52、積分器53、量子化器54以及DAC(數位類比轉換器，Digital Analog Converter)55地，而構成之。另外，在圖2中，雖係針對藉由僅具有1個的積分器53之一段構成來構成ΔΣ調變部50之例而作展示，但是，如同在後述之圖4中所例示一般，係亦可藉由具備有複數之積分器53的多段構成，來構成ΔΣ調變部50。
減算器51，係為從「從所對應之感測器電極30x或者是感測器電極30y所輸入的收訊訊號Va」而減去「身為DAC55之輸出訊號的反饋訊號FB」之裝置。放大器52，係發揮對於減算器51之輸出訊號之準位作控制的功用。積分器53，係為將經由放大器52所輸入的減算器51之輸出訊號作積分之裝置。
量子化器54，係為將積分器53之輸出訊號作量子化之裝置，並藉由「基於積分器53之輸出訊號之臨限值判定來輸出「1」或「-1」」之1個的比較器而被構成。故而，ΔΣ調變部50，係構成為進行1位元ΔΣ調變。量子化器54之輸出值，係作為ΔΣ調變部50之輸出值Vo而被供給至處理部60處。
DAC55，係為基於量子化器54之輸出值來產生反饋訊號FB之裝置。具體而言，係藉由將代表量子化器54之一連串之輸出值的脈衝訊號來以所賦予之放大率(增益)而作放大，來進行反饋訊號FB之產生。所賦予之放大率的具體性之值，係藉由增益控制部70而被設定於DAC55處。
處理部60，係為藉由「基於從ΔΣ調變部50所輸出之一連串的輸出值Vo來將收訊訊號Va復原並進行正交檢波」，來產生收訊訊號Va之同相成分IOUT、正交成分QOUT、準位LEVEL(振幅)、相位PHASE的功能部。當收訊訊號Va係為資料訊號的情況時，處理部60，係亦進行藉由基於所產生的相位PHASE(以及，在必要的情況時，準位LEVEL)來將收訊訊號Va作解調，而產生符號列SYMBOL之處理。藉由處理部60所產生的同相成分IOUT、正交成分QOUT、準位LEVEL、相位PHASE、符號列SYMBOL，係被供給至在圖1中所示之處理部43處。處理部43，係基於如此這般所被作供給的準位LEVEL，來導出主動式筆2之位置和傾斜以及被動式指向器之位置之導出，另一方面，係基於符號列SYMBOL來取得主動式筆2所送訊了的資料。
增益控制部70，係為基於藉由處理部60所產生了的收訊訊號Va之準位Level來對於反饋訊號FB之準位作控制的功能部。關於此準位Level之詳細內容，係於後再述，但是，其係為基於在將雜訊去除前之訊號所產生者，而會有與上述準位LEVEL相異的情況。由圖2之例所致之增益控制部70，係藉由基於準位Level來進行在DAC55處之脈衝訊號之放大率之控制，而進行反饋訊號FB之準位之控制。
若依據以上之構成，則就算是並不使用多位元構成之量子化器，也能夠使反饋訊號FB之準位追隨於收訊訊號Va之準位。故而，係成為能夠為了檢測出動態範圍為大之下鏈訊號DS(筆訊號)而使用ΔΣ調變部50。
圖3，係為對於被配置在收訊部41內之收訊電路之構成的另外一例作展示之圖。此例，係在量子化器54之輸出段處設置有增益調整部56，增益控制部70係進行此增益調整部56之增益控制，在此點上，係與圖2之例相異。由於就算是藉由此種構成，也能夠並不使用多位元構成之量子化器地而使反饋訊號FB之準位追隨於收訊訊號Va之準位，因此，係成為能夠得到與在圖2中所示之例相同之效果。
圖4，係為對於由圖3中所示之例所致的收訊電路之構成作更詳細的展示之圖。但是，在圖4中，係針對將ΔΣ調變部50設為2段構成的情況之例作展示。以下，一面參考此圖4，一面針對收訊電路之構成以及動作作更詳細之說明。
如同圖4中所示一般，ΔΣ調變部50，係具備有藉由類比電路所構成之減算器51a、51b、放大器52a、52b、積分器53a、53b、量子化器54以及DAC55a、55b，和藉由數位電路所構成之增益調整部56，而構成之。
減算器51a，係從收訊訊號Va而減去身為DAC55a之輸出訊號的反饋訊號FBa，並供給至放大器52a處。放大器52a，係對於減算器51a之輸出訊號之準位作控制，並供給至積分器53a處。積分器53a，係將經由放大器52a所輸入的減算器51a之輸出訊號作積分，並供給至減算器51b處。減算器51b，係從積分器53a之輸出訊號而減去身為DAC55b之輸出訊號的反饋訊號FBb，並供給至放大器52b處。放大器52b，係對於減算器51b之輸出訊號之準位作控制，並供給至積分器53b處。積分器53b，係將經由放大器52b所輸入的減算器51b之輸出訊號作積分，並供給至量子化器54處。
量子化器54，係為具備有被供給有積分器53b之輸出訊號的非反轉輸入端子和被供給有接地電位之反轉輸入端子的比較器，並構成為當非反轉輸入端子之電位為較反轉輸入端子之電位更大的情況時會輸出「+1」，當其以外的情況時會輸出「-1」。
增益調整部56，係藉由對於量子化器54之輸出值乘算上所賦予之乘算值(增益)，來產生輸出值Vo，並供給至處理部60以及DAC55a、55b之各者處。所賦予之乘算值的具體性之值，係藉由增益控制部70而被設定於增益調整部56處。
DAC55a、55b，係分別藉由將代表一連串之輸出值Vo的脈衝訊號以特定之放大率而作放大，來進行反饋訊號FBa、Fb之產生。特定之放大率的具體性之值，係可在DAC55a與DAC55b處而為相同，亦可為相異，而分別被預先作設定。
處理部60，係具備有低通濾波器61、正交解調部62a、62b、雜訊檢測器63、雜訊濾波器64、積蓄器65、解調器66、演算器67，而構成之。
低通濾波器61，係為藉由將輸出值Vo於每一定時間而進行計數(加算)來取得加算平均並作輸出的降頻濾波器(decimation filter)。低通濾波器61之輸出訊號，係成為將收訊訊號Va作了復原的數位訊號。
正交解調部62a，係為藉由特定之頻率Fa來進行低通濾波器61之輸出訊號之正交檢波的功能部。又，正交解調部62b，係為藉由與頻率Fa相異之特定之頻率Fb來進行低通濾波器61之輸出訊號之正交檢波的功能部。在圖4中，雖係圖示有2個的正交解調部62a、62b，但是，配置在處理部60內之正交解調部之實際的數量，係依據所使用之頻率的數量而被決定。在典型性的一例中，為了進行在下鏈訊號DSa、下鏈訊號DSb以及被動式指向器檢測用訊號之各者的載波訊號之頻率下的檢波，係有必要設置3個的正交解調部。在並不需要進行主動式筆2之傾斜之檢測的情況時，係亦可並不使用下鏈訊號DSb，於此情況，係只要為了進行下鏈訊號DSa以及被動式指向器檢測用訊號之各者的檢波而設置2個的正交解調部即可。又，係亦可從複數之主動式筆2之各者而藉由頻率分割多重化來送訊下鏈訊號DSa，於此情況，係有必要針對各下鏈訊號DSa之載波訊號之頻率之每一者而分別設置正交解調部。以下，係以如同圖4中所示一般之使用有2個的正交解調部62a、62b之例作為前提而繼續進行說明。
正交解調部62a、62b所進行之正交檢波，具體性而言，係為針對低通濾波器61之輸出訊號而求取出與所對應之頻率之正弦波以及餘弦波之各者之間的卷積和(內積)之處理。正交解調部62a、62b，係構成為將身為與餘弦波之間之卷積和之同相成分IOUT和身為與正弦波之間之卷積和之正交成分QOUT對於雜訊濾波器64作輸出。
雜訊檢測器63，係為檢測出在輸出值Vo中所包含之脈衝雜訊(impulse noise)(例如，從顯示器所產生的液晶雜訊)並將所檢測出的脈衝雜訊供給至雜訊濾波器64處之功能部。雜訊濾波器64，係進行從藉由正交解調部62a、62b所供給而來之訊號(同相成分IOUT以及正交成分QOUT)而將從雜訊濾波器64所供給而來之脈衝雜訊作去除之處理。
積蓄器65，係為「基於藉由雜訊濾波器64而使脈衝雜訊被作了去除後的訊號(同相成分IOUT以及正交成分QOUT)而求取出匹配度向量，並進而使用特定時間長度之窗(window)來求取出匹配度向量之長度以及傾斜之各者的移動平均，而將所得到的長度之平均值作為準位LEVEL(振幅)，並將傾斜之平均值作為相位PHASE，而分別對於圖1中所示之處理部43逐次作輸出」之功能部。積蓄器65，係構成為亦將從雜訊濾波器64所供給而來之訊號(同相成分IOUT以及正交成分QOUT)自身對於處理部43作輸出。另外，在圖4中，係在對應於正交解調部62a之同相成分IOUT、正交成分QOUT、準位LEVEL、相位PHASE之各者的末尾處附加「a」，並在對應於正交解調部62b之同相成分IOUT、正交成分QOUT、準位LEVEL、相位PHASE之各者的末尾處附加「b」。
解調部66，係為「基於藉由積蓄器65所取得的資料，而進行輸出值Vo之解調，並藉由此來取得主動式筆2所送訊之資料」的功能部。例如，當在下鏈訊號DSa中所包含之資料訊號係為藉由DQPSK調變所產生者的情況時，解調部66，係構成為基於藉由積蓄器65所取得的相位PHASE，而取得主動式筆2所送訊之資料。又，例如，當在下鏈訊號DSa中所包含之資料訊號係為藉由QAM所產生者的情況時，解調部66，係構成為基於藉由積蓄器65所取得的準位LEVEL以及相位PHASE，而取得主動式筆2所送訊之資料。解調器66，係產生代表所取得了的資料之符號列SYMBOL，並對於處理部43作輸出。在圖4中，係在對應於正交解調部62a之符號列SYMBOL的末尾處附加「a」，並在對應於正交解調部62b之符號列SYMBOL的末尾處附加「b」。
演算器67，係為「使用由正交解調部62a、62b所致之正交檢波之結果來導出收訊訊號Va之各頻率之每一者的準位Level(振幅)，並進行所導出的準位Level之統計處理」之功能部。準位Level之導出，係只要藉由「基於正交解調部62a、62b之各者之輸出訊號(同相成分IOUT以及正交成分QOUT)，來進行與積蓄器65相同之處理」而實行即可。統計處理，係可為將所導出的準位Level平滑化之平滑化處理、或者是基於至今為止所導出的準位Level來預測未來之準位Level之預測處理。演算器67，係構成為將藉由統計處理所得到的各頻率之每一者之準位Level供給至增益控制部70處。另外，在圖4中，係在對應於正交解調部62a(頻率Fa)之準位Level的末尾處附加「_a」，並在對應於正交解調部62b(頻率Fb)之準位Level的末尾處附加「_b」。
增益控制部70，係具備有加算器71、低通濾波器72、控制部73，而構成之。加算器71，係為「基於從演算器67所供給而來之複數之準位Level，而決定在反饋訊號FBa、Fb之準位之控制中所使用的準位Level之值」的準位決定部。具體而言，係只要藉由將複數之準位Level作加算之加算處理、或者是藉由將複數之準位Level之中之1個(例如，最大者)作選擇之選擇處理，來決定在反饋訊號FBa、Fb之準位之控制中所使用的準位Level之值即可。
低通濾波器72，係為基於藉由加算器71所決定了的準位Level來產生增益調整部56之控制量LPinfo的功能部。在具體性的例子中，係只要藉由「藉由將從加算器71所輸出之準位Level於每一定時間而進行計數(加算)來取得加算平均並作輸出的降頻濾波器」，來構成低通濾波器72即可。控制部73，係依循於藉由低通濾波器72所產生的控制量LPinfo，來對於增益調整部56之增益(乘算值)作控制。
於此，作為從處理部60所供給至增益控制部70處之準位而並不使用藉由積蓄器65所取得之準位LEVEL的原因，乃是在於係以基於包含有雜訊之訊號的準位來對於增益調整部56之增益作控制為理想之故。如同上述一般，藉由使用基於雜訊去除前之訊號所得到的準位Level來對於增益調整部56之增益作控制，係成為能夠使反饋訊號之準位追隨於實際被輸入至ΔΣ調變部50中的收訊訊號Va(包含有雜訊的狀態下之收訊訊號Va)之準位。
圖5，係為對於收訊訊號Va以及輸出值Vo之模擬結果作展示之圖。圖5(a)，係對於由「並不進行由增益控制部70所致之控制」的比較例所致之模擬結果作展示，圖5(b)(c)，係對於由「進行由增益控制部70所致之控制」的實施例所致之模擬結果作展示。在此模擬中，係將ΔΣ調變部50設為一段構成，並將收訊訊號Va設為特定週期之正弦波。又，在圖5(a)、(b)中，係使收訊訊號Va之準位(振幅)於每2個週期而作增加，另一方面，在圖5(c)中，係使收訊訊號Va之準位(振幅)於每2個週期而作減少。進而，在各圖中，係將收訊訊號Va、輸出值Vo以及減算器51之輸出訊號ΔV作了描繪。
如同圖5(a)中所示一般，在並不進行由增益控制部70所致之控制的情況時，若是起因於主動式筆2接近觸碰面3a一事而導致收訊訊號Va之準位變大，則減算器51之輸出訊號ΔV係成為不會震動，其結果，輸出值Vo也成為不會震動。如此一來，由於係無法根據輸出值Vo而復原收訊訊號Va，因此，由處理部60所致之正交檢波係成為不會起作用。
如同圖5(b)中所示一般，若是構成為進行由增益控制部70所致之控制，則就算是起因於主動式筆2接近觸碰面3a一事而導致收訊訊號Va之準位變大，減算器51之輸出訊號ΔV之震動狀態亦係被維持，其結果，輸出值Vo之震動狀態亦係被維持。故而，係成為能夠使由處理部60所致之正交檢波正常地起作用。另外，由於在直到藉由處理部60而檢測出收訊訊號Va之準位為止，係會存在有某種程度的時滯(time lag)，因此，如同在圖5(b)中亦有所展示一般，在收訊訊號Va之準位變大之後，於一定之期間中，輸出值Vo係成為不會震動，但是，此時滯之對於由解調部66所致之解調以及由處理部43所致之位置與傾斜之檢測所造成的影響係為輕微。
又，如同根據圖5(c)而能夠理解一般，若是依據由增益控制部70所致之控制，則當起因於主動式筆2遠離觸碰面3a一事而導致收訊訊號Va之準位變小的情況時，係能夠將增益調整部56之增益縮小。而，於此情況，亦同樣的，輸出訊號ΔV以及輸出值Vo之震動狀態係被作維持。根據此結果，可以理解到，若依據由增益控制部70所致之控制，則就算是收訊訊號Va之準位作各種的變動，也能夠維持於「能夠正常地進行由處理部60所致之正交檢波」的狀態。
以上，雖係針對本發明之理想實施形態作了說明，但是，本發明係並不被此些之實施形態作任何的限定，當然的，本發明，係可在不脫離其之要旨的範圍內，而以各種的形態來實施。
圖6，係為對於在由本實施形態之變形例所致的收訊部41中所包含之收訊電路作展示之圖。如同若是將該圖與圖4作比較則可理解一般，本變形例，係在ΔΣ調變部50內具備有比較器57a、57b、增益調整部58a、58b以及加算器59，在此點上，係與本實施形態相異。
比較器57a、57b，係並非為量子化器，而是分別將「積分器53b之輸出訊號之準位的絕對值超過了特定值」一事檢測出來的比較器。在其中一例中，係構成為：比較器57a，當積分器53b之輸出訊號之準位為超過了特定值Vref(Vref＞0)的情況時，係輸出「1」，於其以外的情況時，係輸出「0」，比較器57b，當積分器53b之輸出訊號之準位為低於特定值-Vref的情況時，係輸出「1」，於其以外的情況時，係輸出「0」。
增益調整部58a、58b，係分別為對於比較器57a、57b之輸出值而乘算上特定值的功能部。在其中一例中，增益調整部58a所乘算之特定值，係為64，增益調整部58a所乘算之特定值，係為-64。
加算器59，係為「藉由在增益調整部56之輸出值處加算上增益調整部58a、58b之輸出值，來對於反饋訊號FBa、Fb之準位作控制」的功能部。增益調整部58a、58b之輸出值，由於僅有當積分器53b之輸出訊號之準位之絕對值為超過了特定值的情況時會成為0以外之值，因此，加算器59，係成為當藉由比較器57a、57b而檢測出了積分器53b之輸出訊號之準位的絕對值為超過了特定值一事的情況時，對於反饋訊號FBa、Fb之準位作控制。
若依據本變形例，則當收訊訊號Va之準位超過增益控制部70之調整範圍地而變大，並作為其結果而導致積分器53b之輸出訊號之絕對值變得過大的情況時，係能夠對於反饋訊號FBa、Fb之準位作控制而將積分器53b之輸出訊號之絕對值縮小。故而，就算是會有收訊訊號Va之準位超過增益控制部70之調整範圍地而變大的情形，亦成為能夠為了檢測出下鏈訊號DS(筆訊號)而使用ΔΣ調變部50。
又，在上述實施形態中，雖係列舉出使主動式筆2與感測器控制器31進行雙方向之通訊的情況，來作了說明，但是，本發明，就算是當主動式筆2與感測器控制器31為僅進行從主動式筆2而至感測器控制器31之單方向通訊的情況時，亦可適當地作適用。
又，在上述實施形態中，雖係針對使用由1個的比較器所構成的量子化器54之例來作了說明，但是，本發明，就算是在使用有包含複數之比較器之多位元構成之量子化器的情況時，亦能夠作適用。
1:位置檢測系統 2:主動式筆 3:電子機器 3a:觸碰面 20:芯體 21:筆尖電極 22:環狀電極 23:壓力感測器 24:電池 25:積體電路 26:阻擋濾波器 30:感測器 30x,30y:感測器電極 31:感測器控制器 32:主機處理器 40:切換部 41:收訊部 42:送訊部 43:處理部 50:ΔΣ調變部 51,51a,51b:減算器 52,52a,52b:放大器 53,53a,53b:積分器 54:量子化器 55,55a,55b:DAC 56:增益調整部 57a,57b:比較器 58a,58b:增益調整部 59:加算器 60:處理部 61:低通濾波器 62a,62b:正交解調部 63:雜訊檢測器 64:雜訊濾波器 65:累積器 66:解調器 67:演算器 70:增益控制部 71:加算器 72:低通濾波器 73:控制部 DS,DSa,DSb:下鏈訊號 FB,FBa,FBb:反饋訊號 Fa,Fb:頻率 IOUT,IOUTa,IOUTb:同相成分 LEVEL,LEVELa,LEVELb:準位 Level,Level_a,Level_b:準位 LPinfo:控制量 PHASE,PHASEa,PHASEb:相位 QOUT:正交成分 SYMBOL:符號列 US:上鏈訊號 Va:收訊訊號 Vo:輸出值
[圖1]係為對於由本發明之實施形態所致之位置檢測系統1的構成作展示之圖。 [圖2]係為對於被配置在收訊部41內之收訊電路之構成的其中一例作展示之圖。 [圖3]係為對於被配置在收訊部41內之收訊電路之構成的另外一例作展示之圖。 [圖4]係為對於由圖3中所示之例所致的收訊電路之構成作更詳細的展示之圖。 [圖5]係為對於收訊訊號Va以及輸出值Vo之模擬結果作展示之圖。 [圖6]係為對於在由本發明之實施形態之變形例所致的收訊部41中所包含之收訊電路作展示之圖。
41:收訊部
50:△Σ調變部
51:減算器
52:放大器
53:積分器
54:量子化器
55:DAC
60:處理部
70:增益控制部
FB:反饋訊號
IOUT:同相成分
LEVEL:準位
Level:準位
PHASE:相位
QOUT:正交成分
SYMBOL:符號列
Va:收訊訊號
Vo:輸出值

Claims (17)

  1. 一種積體電路，係檢測出從主動式筆所送訊而來之筆訊號，並包含有： ΔΣ調變部，係包含有減算器和積分器和量子化器以及DAC，該減算器，係從藉由感測器所被輸入的前述筆訊號而減去反饋訊號，該積分器，係將前述減算器之輸出訊號作積分，該量子化器，係將前述積分器之輸出訊號作量子化，該DAC，係基於前述量子化器之輸出值而產生前述反饋訊號；和 處理部，係基於前述ΔΣ調變部之輸出值來檢測出前述筆訊號之準位；和 增益控制部，係基於藉由前述處理部所檢測出的前述筆訊號之準位，來控制前述反饋訊號之準位。
  2. 如請求項1所記載之積體電路，其中， 前述ΔΣ調變部，係構成為進行藉由1個的比較器來構成前述量子化器的1位元ΔΣ調變。
  3. 如請求項1或2所記載之積體電路，其中， 前述增益控制部，係藉由基於以前述處理部所檢測出的前述筆訊號之準位來控制前述DAC，而對於前述反饋訊號之準位作控制。
  4. 如請求項1或2所記載之積體電路，其中， 係更進而包含有：增益調整部，係藉由對於前述量子化器之輸出值之增益進行調整，來產生前述ΔΣ調變部之輸出值， 前述DAC，係基於前述ΔΣ調變部之輸出值而產生前述反饋訊號， 前述增益控制部，係藉由基於以前述處理部所檢測出的前述筆訊號之準位來控制前述增益調整部之增益，而對於前述反饋訊號之準位以及前述ΔΣ調變部之輸出值作控制。
  5. 如請求項4所記載之積體電路，其中， 前述ΔΣ調變部之中之從前述減算器起直到前述量子化器為止，係藉由類比電路所構成，前述增益調整部，係藉由數位電路所構成。
  6. 如請求項1～5中之任一項所記載之積體電路，其中， 前述處理部，係包含有基於前述ΔΣ調變部之輸出值而將前述筆訊號復原之低通濾波器、以及進行藉由前述低通濾波器所復原的前述筆訊號之正交檢波之正交解調部， 前述處理部，係使用前述正交檢波之結果來檢測出前述準位。
  7. 如請求項6所記載之積體電路，其中， 前述處理部，係藉由進行使用前述正交檢波之結果所導出的準位之統計處理，來檢測出前述準位。
  8. 如請求項7所記載之積體電路，其中， 前述統計處理，係為將所導出的前述準位平滑化之平滑化處理、或者是基於所導出的前述準位來預測未來之前述準位之預測處理。
  9. 如請求項6～8中之任一項所記載之積體電路，其中， 前述處理部，係包含有將雜訊從前述正交解調部之輸出訊號而去除之雜訊濾波器， 前述處理部，係基於在藉由前述雜訊濾波器而使雜訊被去除之前之前述正交解調部之輸出訊號，來檢測出前述準位。
  10. 如請求項6～9中之任一項所記載之積體電路，其中， 前述處理部，係包含有以互為相異之頻率來進行正交檢波的複數之前述正交解調部， 前述處理部，係針對各前述正交解調部之每一者而檢測出前述準位。
  11. 如請求項10所記載之積體電路，其中， 前述增益控制部，係包含有：準位決定部，係基於藉由前述處理部所檢測出的複數之前述準位，來決定在前述反饋訊號之準位之控制中所使用的前述筆訊號之準位。
  12. 如請求項11所記載之積體電路，其中， 前述準位決定部，係藉由將藉由前述處理部所檢測出的複數之前述準位作加算之加算處理、或者是藉由選擇藉由前述處理部所檢測出的複數之前述準位之中之1個之選擇處理，來決定在前述反饋訊號之準位之控制中所使用的前述筆訊號之準位。
  13. 如請求項10～12中之任一項所記載之積體電路，其中， 前述複數之正交解調部，係包含有以前述筆訊號之載波訊號之頻率來進行正交檢波之第1正交解調部、和藉由為了檢測出被動指向器而被使用的被動指向器檢測用訊號之載波訊號之頻率來進行正交檢波之第2正交解調部。
  14. 如請求項10～12中之任一項所記載之積體電路，其中， 前述筆訊號，係包含有使用互為相異之頻率之載波訊號而被送訊的第1以及第2筆訊號， 前述複數之正交解調部，係包含有以前述第1筆訊號之載波訊號之頻率來進行正交檢波之第1正交解調部、和以前述第2筆訊號之載波訊號之頻率來進行正交檢波之第2正交解調部。
  15. 如請求項14所記載之積體電路，其中， 前述第1以及第2筆訊號，係藉由互為相異之主動式筆而被產生。
  16. 如請求項14所記載之積體電路，其中， 前述第1以及第2筆訊號，係從被配置在1個的主動式筆之中之互為相異之電極而被送訊。
  17. 如請求項1～16中之任一項所記載之積體電路，其中， 前述ΔΣ調變部，係更進而包含有： 比較器，係將前述積分器之輸出訊號之準位的絕對值超過了特定值一事檢測出來；和 加算器，係當藉由前述比較器而檢測出了前述積分器之輸出訊號之準位的絕對值為超過了特定值一事的情況時，對於前述反饋訊號之準位作控制。
TW111116915A 2021-06-25 2022-05-05 積體電路 TW202300944A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2021/024202 2021-06-25
PCT/JP2021/024202 WO2022269921A1 (ja) 2021-06-25 2021-06-25 集積回路

Publications (1)

Publication Number Publication Date
TW202300944A true TW202300944A (zh) 2023-01-01

Family

ID=84544452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116915A TW202300944A (zh) 2021-06-25 2022-05-05 積體電路

Country Status (6)

Country Link
US (1) US20240007126A1 (zh)
JP (1) JPWO2022269921A1 (zh)
CN (1) CN116034330A (zh)
DE (1) DE112021006080T5 (zh)
TW (1) TW202300944A (zh)
WO (1) WO2022269921A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395429B2 (ja) * 2005-06-03 2014-01-22 シナプティクス インコーポレイテッド シグマデルタ測定法を使用してキャパシタンスを検出するための方法およびシステム
US7301350B2 (en) 2005-06-03 2007-11-27 Synaptics Incorporated Methods and systems for detecting a capacitance using sigma-delta measurement techniques
KR102346206B1 (ko) 2014-01-22 2022-01-03 가부시키가이샤 와코무 위치 지시기, 위치 검출 장치, 위치 검출 회로 및 위치 검출 방법
JP6551915B2 (ja) * 2015-07-06 2019-07-31 シグマセンス，エルエルシー 内圧、傾き及び回転についてのペンシステム
JP7113139B2 (ja) * 2019-05-10 2022-08-04 株式会社ワコム センサコントローラからペンに対して送信データを送信する方法、及び、ペン

Also Published As

Publication number Publication date
CN116034330A (zh) 2023-04-28
WO2022269921A1 (ja) 2022-12-29
US20240007126A1 (en) 2024-01-04
DE112021006080T5 (de) 2023-09-07
JPWO2022269921A1 (zh) 2022-12-29

Similar Documents

Publication Publication Date Title
US11703975B2 (en) Analog front end channel driver circuit
US9148164B1 (en) Multi-path analog front end and analog-to-digital converter for a signal processing system
KR102165713B1 (ko) Ｍｅｍｓ 용량성 트랜스듀서들에 대한 신호 처리
EP1134898A2 (en) Carrier-dependent dithering for analog-to-digital conversion
CN109766031B (zh) 用于量化噪声限制传感器装置的模拟前端(afe)
US20160320911A1 (en) Capacitive sensing device capable of eliminating influence from mutual capacitance and operating method thereof
JP4829311B2 (ja) シグマ−デルタ変換器の入力信号レベルの調節
EP0396746B1 (en) Picture receiver controller
CN108358159B (zh) 微机电系统（mems）电路和用于重构干扰参量的方法
KR20190039552A (ko) 입력 신호 충실도 및 출력 요건들에 기초한 다중 경로 지상 분열
WO2017113669A1 (zh) 电容感测电路及触控面板
TW202300944A (zh) 積體電路
CN115981507B (zh) 一种触摸感测系统
US20220253163A1 (en) Active pen
JP2004527929A (ja) アナログデジタル変換器における閾値制御を調整する方法及びシステム
US11035894B2 (en) Reducing noise in a capacitive sensor with a pulse density modulator
US10141946B1 (en) Multi-path analog system with multi-mode high-pass filter
CN113141184A (zh) 电容式触摸感测通道
US11983354B2 (en) Circuitry for touch-sensitive apparatus and method
KR102525757B1 (ko) 다중 센싱 인자를 감지할 수 있는 가변형 센서 인터페이스 장치 및 그 동작 방법
US20190128710A1 (en) Sensor signal detection apparatus
CN110832448A (zh) 噪声检测电路、方法及检测电路
JP2578775B2 (ja) 信号受信器
US10014879B1 (en) Capacitance-to-digital converter
US10715172B1 (en) Analog-to-digital converter with adjustable operation frequency for noise reduction