TW202247399A - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TW202247399A
TW202247399A TW111127982A TW111127982A TW202247399A TW 202247399 A TW202247399 A TW 202247399A TW 111127982 A TW111127982 A TW 111127982A TW 111127982 A TW111127982 A TW 111127982A TW 202247399 A TW202247399 A TW 202247399A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
section
interconnect
top surface
cavity
Prior art date
Application number
TW111127982A
Other languages
English (en)
Other versions
TWI827162B (zh
Inventor
尼古拉斯Ｖ 利考西
傑瑞米邁Ａ 華
維莫Ｋ 卡麥尼
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202247399A publication Critical patent/TW202247399A/zh
Application granted granted Critical
Publication of TWI827162B publication Critical patent/TWI827162B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

包括互連的結構及用來形成包括互連的結構的方法。金屬化層級包括具有第一互連(其具有第一頂表面)和第二互連(其具有第二頂表面)的金屬化層級，以及具有在該第一互連和該第二互連之間的入口的凹洞。第一介電層包括配置在該第一互連的該第一頂表面上的第一區段及配置在該第二互連的該第二頂表面上的第二區段。該第一介電層的該第一區段由該凹洞的該入口而與該第一介電層的該第二區段分離。第二介電層是配置以圍繞該凹洞並且關閉至該凹洞的該入口，以為了包覆該凹洞內側的氣隙。

Description

半導體結構及其形成方法
本發明是關於半導體裝置製作和積體電路，並且尤是關於包括互連的結構及用來形成包括互連的結構的方法。
互連結構可用來提供與由前段(FEOL)處理所製作的裝置結構的連接。該互連結構的後段(BEOL)部分可包括使用鑲嵌程序形成的金屬化層級，在該鑲嵌程序中，通孔開口和溝槽是蝕刻在層間介電層中，並且以金屬填充，以創造不同金屬化層級的通孔和線。該層間介電層可從提供減少電容的低-k介電材料形成。
透過使用具有最小可達成的介電係數的氣隙可達成電容的進一步減少。該氣隙是於該金屬化層級的線形成在該層間介電層中後形成。使用蝕刻程序以移除該線之間的該層間介電層，並定義凹洞在氣隙希望在的區域中。沉積共形介電層以覆蓋圍繞該凹洞的表面並且在該凹洞入口處夾止(pinch off)，以圍繞並且包覆該氣隙。該蝕刻程序可破壞形成該線的金屬，特別是如果需要過蝕刻以移除該層間介電層。舉例來說，該蝕刻程序可侵蝕並且斜面化或圓化該線的角落。該金屬在該線的該角落處的損失導 致增加的電阻，其劣化效能並且至少部分地挫敗引進氣隙以減少該電容的目的。
需要包括互連的改進結構及用來形成包括互連的結構的方法。
在該發明的實施例中，結構包括金屬化層級，其具有具有第一頂表面的第一互連、具有第二頂表面的第二互連以及具有在該第一互連與該第二互連之間的入口的凹洞。第一介電層包括配置在該第一互連的該第一頂表面上的第一區段及配置在該第二互連的該第二頂表面上的第二區段。該第一介電層的該第一區段由該凹洞的該入口而與該第一介電層的該第二區段分離。第二介電層是配置以圍繞該凹洞並且關閉至該凹洞的該入口，以為了包覆該凹洞內側的氣隙。
在該發明的實施例中，方法包括形成包括第一互連和第二互連在層間介電層中的金屬化層級，以及選擇地沉積第一介電層的第一區段在該第一互連的第一頂表面上及該第一介電層的第二區段在該第二互連的第二頂表面。於形成該第一介電層後，移除該層間介電層的部分，以形成具有在該第一互連與該第二互連之間的入口的凹洞。該方法復包括沉積第二介電層在圍繞該凹洞的表面上，其夾止以包覆該凹洞內側的氣隙。
10:層間介電層
11:頂表面
12:基底
13:頂表面
14:互連
16:金屬化層級
18:開口
19:導體層
20:阻障/襯裡層
22:介電層
24、26:區段
30:介電層
32:區域
34:上部分
35:入口
36:凹洞
40:介電層
42:氣隙
W1:寬度
W2:寬度
併入且構成此說明書的一部分的伴隨圖式例示該發明的各種實施例，並且連同上方給出的該發明的一般性描述及下方給出的實施例的詳細描述，用來解釋該發明的實施例。
第1-6圖是在依據該發明的實施例的處理方法的連續製作階段中的結構的剖視圖。
第7圖是依據該發明的不同實施例的結構的剖視圖。
參考第1圖和依據該發明的實施例，金屬化層級16包括配置在基底12上的層間介電層10及形成在開口18中的互連14，該互連14是定義在該層間介電層10中。該層間介電層10可由電性絕緣體組成，例如，像從八甲基環四矽氧烷(OMCTS)前驅物所生產的富氫矽氧碳化物(SiCOH)的低-k介電材料、或含有氧的另一種類型的低-k或超-低-k介電材料。該基底12可包括由在半導體層中的前段(FEOL)程序所形成的裝置結構，並連同由中段(MOL)處理或後段(BEOL)處理所形成的一個或更多個金屬化層級。
該層間介電層10中的該開口18可由微影和蝕刻程序形成在跨越層間介電層10的表面面積而分佈的選擇位置。該開口18可為接觸開口、通孔開口、或溝槽，並且就那方面而言，可具有為接觸開口、通孔開口、或溝槽的特性的高度至寬度的深寬比。在實施例中，該開口18可為形成在該層間介電層10中的溝槽。
該互連14可包括導體層19及阻障/襯裡層20，該阻障/襯裡層20配置在該導體層19與接壤該開口18的各者的該層間介電層10的表面之間。該阻障/襯裡層20以給定共形厚度覆蓋該開口18，並且是配置在 該導體層19與該層間介電層10之間。該阻障/襯裡層20可由一個或更多個導電材料(也就是，導體)組成，例如，鈦氮化物(TiN)、鉭氮化物(TaN)、鉭(Ta)、鈦(Ti)、鎢(W)、鎢氮化物(WN)、鈷(Co)、釕(Ru)、錸(Re)、這些導電材料的層式堆疊(例如，Ti和TiN的雙層)、或這些導電材料的組合，由舉例來說物理氣相沉積或化學氣相沉積加以沉積。該互連14的該導體層19是於沉積該阻障/襯裡層20後沉積在該開口18中。該導體層19可由金屬組成，例如，銅(Cu)、鈷(Co)、鎢(W)或釕(Ru)，其由無電或使用晶種層的電解沉積來沉積。該阻障/襯裡層20和該導體層19的個別材料也沉積在該層間介電層10的該頂表面11上的場面積中，並且可以化學機械研磨(CMP)程序而從該場面積移除。
接著該CMP程序，該互連14的各者均具有頂表面13，其與該層間介電層10的該頂表面11實質地共平面。該互連14的各者的該頂表面13具有表面面積，其尺寸由寬度W1及朝橫向於該寬度的長度方向的長度所定義。
參考第2圖，其中，相同的元件符號是指第1圖中的相同特徵，並且，在接續的製作階段中，介電層22是由沉積形成及/或生長在該層間介電層10上和在該互連14上。該介電層22可為具有區段24和區段26的複合式結構，該區段24是配置在該互連14上，而該區段26是配置在該層間介電層10上。在實施例中，該介電層22的該區段24是各者直接接觸該互連14，而該介電層22的該區段26是各者直接接觸該層間介電層10。在實施例中，該介電層22的該區段24是直接接觸該互連14的個別頂表面13，而該介電層22的該區段26是各者直接接觸該層間介電層10的該頂表面11。該介電層22可由原子層沉積程序形成，在該原子層沉積 程序，該區段24、26是同時地形成。該介電層22的該區段24與該介電層22的該區段26並列。
該介電層22的該區段24的一者是配置在各個互連14的該頂表面13上。各個區段24的面積的尺寸可由寬度W2及朝橫向於該寬度的長度方向的長度所定義。各個區段24的面積可等於或實質地等於該互連14的表面面積，其中，該區段24是配置在該互連14上。
該介電層22的該區段24與該介電層22的該區段26具有不同組成。在實施例中，該介電層22的該區段26可包括源自該層間介電層10的元素的濃度，而該介電層22的該區段24可缺乏該元素。該元素可由固態擴散從層間介電層10傳送至該介電層22的該區段26。該互連14缺乏該元素，並且因此，該元素沒有從該互連14被傳送至該介電層22的該區段24。在實施例中，從該層間介電層10被傳送至該介電層22的上覆區段26的該元素可為氧。在實施例中，該介電層22的該區段24可由鋁氮化物組成，該介電層22的該區段26可由鋁氧氮化物組成，而該互連14可由銅組成。
在實施例中，該介電層22可接著其沉積而熱退火，以增加該介電層22的該區段26的厚度。舉例來說，該熱退火可在含有氮或還原氣體(例如，氫)的大氣中小於或等於400℃的基底溫度實施。
在不同實施例中，可調整用來形成該介電層22的沉積條件，使得該介電層22的該區段26沒有形成。取而代之的是，在選定組的調整沉積條件下，只有該介電層22的該區段24是形成在該互連14上。
參考第3圖，其中，相同的元件符號是指第2圖中的相同特徵，並且，在接續的製作階段中，可由對於該介電層22的該區段24具有選擇性的蝕刻程序移除該介電層22的該區段26。如本文中所使用的，參 考材料移除程序(例如，蝕刻)的術語「選擇性」是指用於目標材料的材料移除速率(也就是，蝕刻速率)高於用於暴露至該材料移除程序的至少另一種材料的材料移除速率(也就是，蝕刻速率)。在實施例中，該蝕刻程序可為溼化學蝕刻程序。該元素(例如，氧)在該介電層22的該區段26中的出現在該蝕刻程序的選擇上發揮重要作用，以提供選擇性。舉例來說，可選擇該蝕刻程序(其可為依賴稀釋或緩衝的氫氟酸的溼化學蝕刻程序)，以選擇性對於由鋁氮化物所組成的區段24，而移除由鋁氧氮化物所組成的區段26。該介電層22的該區段26的移除可有效地消除該互連14之間的邊緣電容(fringing capacitance)。該層間介電層10的該頂表面11沒有該介電層22的該介電材料，並且尤其是沒有該介電層22的該移除的區段26，但該介電層22的該區段24則於該區段26被移除後繼續蓋著(cap)該互連14。
介電層30沉積在介電層22的區段24與該層間介電層10上方，並且之後被圖案化以暴露區域32，在該區域32中，氣隙接續地形成在該互連14之間。該介電層30可由介電材料組成，例如，由化學氣相沉積所沉積的矽氮化物或富碳矽氮化物，並且可以對於該層間介電層10和該介電層22的該區段24的材料有選擇性的微影和蝕刻程序加以圖案化。該層間介電層10在一個或更多個鄰接對的該互連14之間未被遮蔽，該互連14由該介電層22的該區段24遮蔽和覆蓋。
在不同實施例中，如果該區段26沒有因為調整該沉積條件而形成，則可省略在形成該介電層30前移除的該介電層22的該區段26的該蝕刻程序。
參考第4圖，其中，相同的元件符號是指第3圖中的相同特徵，並且，在接續的製作階段中，修飾由該圖案化的介電層30所暴露並且在該鄰接互連14之間的該層間介電層10的上部分34，以為了相較於未修 飾條件而增加其蝕刻速率。該修飾程序可於其實施時加以控制，使得該上部分34之下的該層間介電層10的下部分未被修飾，從而具有比起該上部分34較低的蝕刻速率。
在實施例中，該修飾程序可暴露至從舉例來說氮和氫的來源氣體混合而產生的電漿。在實施例中，該修飾程序可破壞該層間介電層10的該上部分34的該未被遮蔽的介電材料。在實施例中，該修飾程序可透過暴露至從氮和氫的氣體混合所產生的電漿，而破壞該層間介電層10的該上部分34的該未被遮蔽的介電材料。舉例來說，可藉由暴露至從在遠端電漿中的氮和氫的氣體混合所產生的自由基(radical)(也就是，未帶電或中性物種)，而破壞該層間介電層10的該未被遮蔽的介電材料。該破壞可引發該層間介電層10的該上部分34的該介電材料內的重新配置，其中，該目標原子從它們的原來位置移位至新位置，原來局部原子配位(local atomic coordination)在該新位置處沒有復原，從而產生斷開的原子鍵。
參考第5圖，其中，相同的元件符號是指第4圖中的相同特徵，並且，在接續的製作階段中，藉由選擇性對於該層間介電層10的該下部分的該介電材料而移除該層間介電層10的該上部分34的該介電材料，以在區域32中的該互連14之間形成凹洞36。相較於沒有被該破壞修飾過的該層間介電層10的該未被破壞的下部分，對於該層間介電層10的該上部分34的破壞增加其對於該蝕刻程序的敏感性(也就是，於該蝕刻程序期間的蝕刻率)。
介電層22的該區段24運作如蓋件，其遮蔽並且覆蓋該互連14，使得由區域32中的該圖案化的介電層30所暴露的該互連14於該蝕刻程序期間被保護。由介電層22的該區段24所提供的該保護防止該蝕刻程序侵蝕該互連14的角落，其對比於傳統氣隙形成程序，在其中，該互連 是暴露至該蝕刻程序並且可遭受角落侵蝕。缺乏侵蝕避免鄰近該層間介電層10的該破壞的上部分34的該互連14的電阻的任何增加。介電層22該區段24可被該蝕刻程序侵蝕，但不會完全地移除。
參考第6圖，其中，相同的元件符號是指第5圖中的相同特徵，並且，在接續的製作階段中，介電層40是沉積如該凹洞36內側的襯裡，並且也沉積在該介電層30和介電層22的區段24上方。該介電層40可共形具有厚度，該厚度是實質地相同或恒定，不論下覆特徵的幾何。該介電層40可由介電材料或低-k介電材料組成，例如，矽氮化物(SiNx)、矽氧氮化物(SiON)或矽-碳氮化物(SiCN)，由原子層沉積所沉積。於沉積期間，該介電層40覆蓋各個凹洞36內側的表面，並且在其入口35處夾止，以形成由該介電層40所包覆(也就是，完全地圍繞)的氣隙42。為達那目的，至各個凹洞36的該入口35於該凹洞體積可由該沉積的介電材料填充前是關閉的，使得該氣隙42是關閉的並且包覆在該凹洞36內側。
該氣隙42可由介電係數或近乎1的介電常數(也就是，真空介電係數)特性化。該氣隙42可由大氣壓力或接近大氣壓力下的大氣空氣填充，可由大氣壓力或接近大氣壓力下的另一種氣體填充，或可含有次大氣壓力(例如，部分真空)下的大氣空氣或另一種氣體。由於相較於固態介電材料的減少的介電係數，該氣隙42的形成降低該金屬化層級16的局部化部分的電容。
該後段處理可繼續，以形成額外的金屬化層級在該蓋件層46上方。在實施例中，該金屬化層級16可代表堆疊最靠近該FEOL裝置結構的該最低BEOL金屬化層級。
參考第7圖，其中，相同的元件符號是指第6圖中的相同特徵，並且依據不同的實施例，該介電層22的該區段26可為原封不動，並 且沒有被對於該介電層22的該區段24有選擇性的蝕刻程序移除。該介電層30是沉積在該層間介電層10和介電層22的該區段24、26上方，並且該介電層30之後在區域32中被圖案化，在該區域32中，該氣隙42是接續地形成在該互連14之間。該介電層22的該區段26在區域32中被移除，以作為形成該凹洞36的程序的一部分。區域32外側的該介電層22的該區段26是包括在該金屬化層級16的最終建構中。
上方所描述的該方法是使用在製作積體電路晶片。生成的積體電路晶片可由製作者以生晶圓形式(例如，如具有多個未封裝晶片的單一晶圓)、裸晶、或以封裝形式加以分配。該晶片可與其它晶片、分離電路元件、及/或其它訊號處理裝置整合，作為中間產品或終端產品的部件。該終端產品可為包括積體電路晶片的任何產品，例如具有中央處理器的電腦產品或智慧型手機。
在本文中至由近似語言(例如，「大約」、「近似地」和「實質地」)所修飾的術語的參考並不限制至所指定的精確數值。近似語言可對應於用來測量該數值的儀器的精確性，並且，除非另外依於該儀器的精確性，可指示該陳述的數值的+/-10%。
在本文中至術語(例如，「直立」、「水平」等)的參考可藉由範例、而不是藉由限制作出，以建立參考的框架。如在本文中所使用的術語「水平」是定義成與半導體基底的傳統平面平行的平面，而不論其真正的三維空間轉向。術語「直立」和「正交」是指與如剛才所定義的水平垂直的方向。術語「側向」是指在該水平平面內的方向。
特徵「連接」或「耦接」至另一個元件可直接地連接或耦接至該其它元件，或者作為替代可出現一個或更多個中介元件。特徵可「直接地連接」或「直接地耦接」至另一個元件，如果缺乏中介元件。特徵可 「間接地連接」或「間接地耦接」至另一個元件，如果出現至少一個中介元件。特徵「上」或「接觸」另一個特徵可直接地在該其它特徵上或直接接觸該其它特徵，或者作為替代可出現一個或更多個中介特徵。特徵可「直接地在…上」或「直接接觸」另一個特徵，如果沒有中介特徵。特徵可「間接地在…上」或「間接接觸」另一個特徵，如果出現至少一個中介特徵。
本發明的各種實施例的描述已經呈現，為了例示的目的，而不意圖窮盡或限制至所揭露的實施例。許多修飾和變化對於本領域中的熟習技術者將是明顯的，而不致於偏離該描述的實施例的範疇和精神。本文所使用的技術用語經選擇最佳解釋該實施例的原理、針對市場中所發現的技術的實際應用或技術改進、或致能本領域中的其他通常技術者了解本文所揭露的實施例。
10:層間介電層
12:基底
14:互連
16:金屬化層級
18:開口
19:導體層
20:阻障/襯裡層
22:介電層
24、26:區段
30:介電層
32:區域
40:介電層
42:氣隙

Claims (17)

  1. 一種半導體結構，包含：
    金屬化層級，包括層間介電層、具有第一頂表面的第一互連、具有第二頂表面的第二互連以及具有在該第一互連與該第二互連之間的入口的凹洞；
    第一介電層，包括配置在該第一互連的該第一頂表面上的第一區段以及配置在該第二互連的該第二頂表面上的第二區段，該第一介電層的該第一區段由該凹洞的該入口而與該第一介電層的該第二區段分離；以及
    第二介電層，配置以圍繞該凹洞並關閉至該凹洞的該入口，以為了包覆該凹洞內側的氣隙。
  2. 如申請專利範圍第1項所述之半導體結構，其中，該第一介電層包含鋁氮化物或鋁氧氮化物。
  3. 如申請專利範圍第1項所述之半導體結構，其中，該第一互連和該第二互連包含銅。
  4. 如申請專利範圍第1項所述之半導體結構，復包含：
    第三介電層，配置至少部分在該第一介電層的該第一區段和該第二區段上方，該第三介電層包括配置在該凹洞上方的開口。
  5. 如申請專利範圍第1項所述之半導體結構，其中，該第一介電層包含介電材料，該層間介電層具有頂表面，該第一互連的該第一頂表面和該第二互連的該第二頂表面與該層間介電層的該頂表面實質地共平面，並且該第一介電層的該介電材料不存在於橫向位於該第一互連與該第二互連之間的該層間介電層的該頂表面的一部分上。
  6. 如申請專利範圍第1項所述之半導體結構，其中，該第二介電層復配置在該第一介電層的該第一區段和該第二區段上方。
  7. 如申請專利範圍第1項所述之半導體結構，其中，該第一互連的該第一頂表面具有第一表面面積，該第一介電層的該第一區段具有實質地等於該第一表面面積的第一面積，該第二互連的該第二頂表面具有第二表面面積，而該第一介電層的該第二區段具有實質地等於該第二表面面積的第二面積。
  8. 如申請專利範圍第7項所述之半導體結構，其中，該第一介電層的該第一區段是配置以直接地接觸該第一互連的該第一頂表面，而該第一介電層的該第二區段是配置以直接地接觸該第二互連的該第二頂表面。
  9. 一種用於形成半導體結構的方法，該方法包含：
    形成金屬化層級，包括在層間介電層中的第一互連和第二互連；
    沉積第一介電層的第一區段在該第一互連的第一頂表面上以及該第一介電層的第二區段在該第二互連的第二頂表面上；
    移除該層間介電層的第一部分，以形成具有在該第一互連與該第二互連之間的入口的凹洞；以及
    沉積第二介電層在圍繞該凹洞的表面上，該第二介電層夾止以包覆該凹洞內側的氣隙。
  10. 如申請專利範圍第9項所述之方法，復包含：
    移除在該第一介電層的該第一區段與該第二區段之間的該第一介電層的第三區段。
  11. 如申請專利範圍第9項所述之方法，其中，該第一介電層包含鋁氮化物或鋁氧氮化物。
  12. 如申請專利範圍第9項所述之方法，復包含：
    以退火程序加熱該第一介電層。
  13. 如申請專利範圍第9項所述之方法，復包含：
    沉積配置至少部分在該第一介電層的該第一區段和該第二區段上方的第三介電層，
    其中，該第三介電層包括配置在該層間介電層的該第一部分上方的開口。
  14. 如申請專利範圍第9項所述之方法，其中，該第二介電層是配置在該第一介電層的該第一區段和該第二區段上方。
  15. 如申請專利範圍第9項所述之方法，復包含：
    沉積配置至少部分在該第一介電層的該第一區段和該第二區段上方的第三介電層，
    其中，該第三介電層包括配置在該層間介電層的該第一部分上方的開口，而該第三介電層是配置部分在該第二介電層與該第一介電層的該第一區段和該第二區段之間。
  16. 如申請專利範圍第9項所述之方法，復包含：
    沉積配置至少部分在該第一介電層的該第一區段和該第二區段上方的第三介電層，
    其中，該第三介電層包括配置在該層間介電層的該第一部分上方的開口。
  17. 如申請專利範圍第9項所述之方法，其中，移除該層間介電層的該第一部分以形成具有在該第一互連與該第二互連之間的該入口的該凹洞包含：
    破壞該層間介電層的該第一部分；以及
    以蝕刻程序選擇性對於該層間介電層的該第一部分之下的該層間介電層的第二部分蝕刻該層間介電層的該第一部分，
    其中，該第一介電層的該第一區段和該第一介電層的該第二區段於該蝕刻程序期間分別遮蔽該第一互連和該第二互連。
TW111127982A 2019-01-14 2019-12-13 半導體結構及其形成方法 TWI827162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/246,847 US10707119B1 (en) 2019-01-14 2019-01-14 Interconnect structures with airgaps and dielectric-capped interconnects
US16/246,847 2019-01-14

Publications (2)

Publication Number Publication Date
TW202247399A true TW202247399A (zh) 2022-12-01
TWI827162B TWI827162B (zh) 2023-12-21

Family

ID=71131834

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111127982A TWI827162B (zh) 2019-01-14 2019-12-13 半導體結構及其形成方法
TW108145766A TWI776108B (zh) 2019-01-14 2019-12-13 半導體結構及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108145766A TWI776108B (zh) 2019-01-14 2019-12-13 半導體結構及其形成方法

Country Status (3)

Country Link
US (1) US10707119B1 (zh)
DE (1) DE102019218942B4 (zh)
TW (2) TWI827162B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492732B2 (en) 1997-07-28 2002-12-10 United Microelectronics Corp. Interconnect structure with air gap compatible with unlanded vias
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
US7790601B1 (en) 2009-09-17 2010-09-07 International Business Machines Corporation Forming interconnects with air gaps
JP5773306B2 (ja) * 2010-01-15 2015-09-02 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体素子構造を形成する方法および装置
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
CN104103575B (zh) * 2013-04-10 2017-12-29 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法
KR102229206B1 (ko) * 2014-04-07 2021-03-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9496224B2 (en) 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
DE102016116084B4 (de) 2015-12-30 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur und Herstellungsverfahren
US9653348B1 (en) * 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9881870B2 (en) * 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9553019B1 (en) 2016-04-15 2017-01-24 International Business Machines Corporation Airgap protection layer for via alignment
US10534273B2 (en) * 2016-12-13 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-aligned patterning and dielectric with voids

Also Published As

Publication number Publication date
DE102019218942A1 (de) 2020-07-16
US20200227308A1 (en) 2020-07-16
TWI827162B (zh) 2023-12-21
US10707119B1 (en) 2020-07-07
TW202044527A (zh) 2020-12-01
DE102019218942B4 (de) 2022-12-01
TWI776108B (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
US11587830B2 (en) Self-forming barrier for use in air gap formation
TWI405301B (zh) 雙重線路的積體電路晶片
US10867921B2 (en) Semiconductor structure with tapered conductor
US10903118B2 (en) Chamferless via structures
KR100482180B1 (ko) 반도체 소자 제조방법
KR100652334B1 (ko) 캡층을 갖는 반도체 상호연결 구조물 상에 금속층을피착하는 방법
US20190237356A1 (en) Air gap formation in back-end-of-line structures
US10312188B1 (en) Interconnect structure with method of forming the same
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
KR20040084668A (ko) 반도체 장치 및 그 제조 방법
JP2003168738A (ja) 半導体素子及びその製造方法
US9905424B1 (en) Self-aligned non-mandrel cut formation for tone inversion
JP2004214550A (ja) 半導体装置の製造方法
TWI703698B (zh) 具有氣隙之後段製程結構
US10832946B1 (en) Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
US10153232B2 (en) Crack stop with overlapping vias
TW202131406A (zh) 使用電漿處理的金屬膜蝕刻方法
JP2004193431A (ja) 半導体装置およびその製造方法
TW201813038A (zh) 內犧牲間隔件的互連
JP2003297918A (ja) 半導体装置およびその製造方法
US9899338B1 (en) Structure and fabrication method for enhanced mechanical strength crack stop
US6465345B1 (en) Prevention of inter-channel current leakage in semiconductors
US11101169B2 (en) Interconnect structures with airgaps arranged between capped interconnects
TWI776108B (zh) 半導體結構及其形成方法
JP3762732B2 (ja) 半導体装置の製造方法