TW202247370A - 封裝電子裝置及多層級引線框耦合器 - Google Patents

封裝電子裝置及多層級引線框耦合器 Download PDF

Info

Publication number
TW202247370A
TW202247370A TW111113957A TW111113957A TW202247370A TW 202247370 A TW202247370 A TW 202247370A TW 111113957 A TW111113957 A TW 111113957A TW 111113957 A TW111113957 A TW 111113957A TW 202247370 A TW202247370 A TW 202247370A
Authority
TW
Taiwan
Prior art keywords
conductive
level
trace level
reflector wall
along
Prior art date
Application number
TW111113957A
Other languages
English (en)
Inventor
朱安 阿里真卓 赫布佐默
哈桑 歐瑪 阿里
巴赫爾 哈龍
唐逸麒
亞真 曼尼康 木魯根
Original Assignee
美商德州儀器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商德州儀器公司 filed Critical 美商德州儀器公司
Publication of TW202247370A publication Critical patent/TW202247370A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
    • G04F5/14—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Aerials With Secondary Devices (AREA)

Abstract

本發明揭示一種封裝電子裝置(100)，其包含具有第一及第二跡線層級(111、112)、該第一與第二跡線層級(111、112)之間的一通路層級(114)、一導電饋送結構(140)及一導電反射器壁(150)之一多層引線框(110)。該第一跡線層級(111)包含在正交第一及第二方向(X、Y)之一平面中延伸之一導電耦合器天線(120)及一導電接地結構(121)及沿正交於該第一及第二方向(X、Y)之一第三方向(Z)面向外之該導電耦合器天線(120)之一部分。該導電反射器壁(150)具有一開口(160)且圍繞該導電耦合器天線(120)之一部分在該第一與第二跡線層級(111、112)之間沿該第三方向(Z)延伸。該導電饋送結構(140)耦合至該導電耦合器天線(120)且沿該第一方向(X)延伸穿過該導電反射器壁(150)之該開口(160)。

Description

封裝電子裝置及多層級引線框耦合器
在微波至毫米波(mm波)區域中，分子光譜學用於建構微波或毫米波原子或分子鐘及需要具有mm範圍內之波長λ之準確時序信號之其他系統。mm波頻譜位於微波與紅外波之間且頻率在約30 GHz至約300 GHz之間。毫米波原子鐘可用耦合至一收發器(或單獨傳輸器及接收器)之一實體單元中之一偶極氣體實施。原子鐘使用由一RF收發器誘發之一mm波輻射激發一實體或氣體單元內之氣體，且系統偵測偶極分子之轉動量子躍遷用於一參考。特定氣體分子(例如水或H 2O)已經界定量子轉動態躍遷，且此等分子在轉動態之間躍遷時依一非常可重複頻率吸收能量。例如，水依約183 GHz基於量子轉動態躍遷吸收能量，且其他實體單元(例如羰基硫或OCS)具有約121 GHz之峰值吸收。一天線可用於耦合一晶片級氣體單元與收發器電路系統以(例如)將一121 GHz信號自一mm波收發器傳輸至天線且將相同信號自一基板封裝發射至一矽實體單元以實施一基於具成本效益及高功效躍遷之原子鐘。信號詢問實體單元中之氣體以鎖定至一量子轉動分子躍遷用於一原子鐘應用。當天線結構提供λ/4處之一耦合反射器時，產生高效效能，但此需要一厚天線或耦合器基板。在一些應用中，封裝大小約束限制封裝天線解決方案之總尺寸，且期望在一非常薄封裝基板中提供一mm波封裝。
在一個態樣中，一種封裝電子裝置包含一實體單元、一收發器及一多層引線框。該多層引線框具有第一及第二跡線層級、該第一與第二跡線層級之間的一通路層級、一導電饋送結構及一導電反射器壁。該第一跡線層級具有在正交第一及第二方向之一平面中延伸之一導電耦合器天線及一導電接地結構。該導電耦合器天線之一部分沿正交於該第一及第二方向之一第三方向面向該實體單元之一導電層開口。該導電反射器壁具有一開口且圍繞該導電耦合器天線之一部分在該第一與第二跡線層級之間沿該第三方向延伸。該導電饋送結構耦合至該導電耦合器天線且沿該第一方向延伸穿過該導電反射器壁之該開口。
在另一態樣中，一種多層引線框包含第一及第二跡線層級、該第一與第二跡線層級之間的一通路層級、一導電饋送結構及一導電反射器壁。該第一跡線層級具有第一圖案化導電特徵，且該第二跡線層級具有第二圖案化導電特徵。該通路層級包含使該等第一及第二圖案化導電特徵之各自者互連之導電通路。該第一跡線層級包含在正交第一及第二方向之一平面中沿第一側延伸之一導電耦合器天線及一導電接地結構。該導電耦合器天線之一部分沿正交於該第一及第二方向之一第三方向面向外。該導電反射器壁具有一開口且在該第一跡線層級與該第二跡線層級之間沿該第三方向延伸。該導電反射器壁圍繞該導電耦合器天線之一部分延伸。該導電饋送結構耦合至該導電耦合器天線且沿該第一方向延伸穿過該導電反射器壁之該開口。
在另一態樣中，一種製造一封裝電子裝置之方法包含：形成一多層引線框之一第一跡線層級；在該第一跡線層級上形成一通路層級；及在該通路層級上形成一第二跡線層級。該第一跡線層級具有第一圖案化導電特徵及該等第一圖案化導電特徵之間的一絕緣體部分。該等第一圖案化導電特徵包含在一第一方向及一正交第二方向之一平面中延伸之一導電耦合器天線及一導電接地結構。該導電耦合器天線具有沿一第三方向自該多層引線框之一第一側面向外之一部分。該通路層級具有導電通路及該等導電通路之間的另一絕緣體部分。該第二跡線層級具有第二圖案化導電特徵及該等第二圖案化導電特徵之間的另一絕緣體部分。該方法包含形成耦合至該導電耦合器天線且沿該第一方向延伸之一導電饋送結構。該方法包含形成具有一開口之一導電反射器壁。該導電反射器壁沿該第三方向延伸在該第一跡線層級與該第二跡線層級之間，該導電反射器壁圍繞該導電耦合器天線之一部分延伸，且該導電饋送結構沿該第一方向延伸穿過該導電反射器壁之該開口。
在圖式中，相同元件符號係指所有相同元件，且各種特徵未必按比例繪製。此外，術語「耦合」包含間接或直接電或機械連接或其組合。例如，若一第一裝置耦合至一第二裝置或與一第二裝置耦合，則該連接可透過一直接電連接或透過經由一或多個介入裝置及連接之一間接電連接。下文在功能之背景中描述各種電路、系統及/或組件之一或多個操作特性，功能在一些情況中由在電路系統通電及操作時各種結構之組態及/或互連產生。
圖1及圖1A至圖1C展示一mm波鐘封裝電子裝置100。圖1係封裝電子裝置100之一透視圖，圖1A展示沿圖1中之線1A-1A截取之一部分截面側視圖，圖1B展示沿圖1中之線1B-1B截取之另一部分截面側視圖，且圖1C係沿圖1、圖1A及圖1B中之線1C-1C截取之一部分截面俯視圖。封裝電子裝置100之部分由一封裝結構101圍封，封裝結構101可為一模製塑膠材料或一金屬屏蔽。實例封裝電子裝置100具有一大體矩形形狀。為便於繪示及討論，實例封裝電子裝置100在由實例相互正交方向或軸線(包含一第一方向(標記為X)、一正交第二方向(標記為Y)及正交於第一及第二方向之一第三方向(標記為Z))界定之三維空間中展示。在所繪示之位置中，封裝電子裝置100之頂部沿第三方向與封裝電子裝置100之一底部間隔開。在此實例中，封裝電子裝置100具有一矩形輪廓，其中對置橫向側沿第一方向X彼此間隔開且前及後側沿第二方向Y彼此間隔開。裝置在三維座標系中之定位可改變而不影響組件及特徵之結構關係。
封裝電子裝置100包含一實體單元102 (例如圖1A及圖1B)，其具有一腔103及沿實體單元102之一底側105之一導電層104。導電層104具有沿底部之一開口106 (例如一窗孔)及一玻璃層107，如圖1A及圖1B中所展示。在一個實例中，實體單元102包含一半導體材料(其可為或包含矽)及形成於其中之腔103。實體單元102包含一或多個金屬化層或層級，其(等)包含導電層104及其開口106。封裝電子裝置100亦包含具有一底側109之一收發器108。
封裝電子裝置100包含一多層引線框110，其可為一可佈線引線框。多層引線框110提供一整合天線，其將來自收發器108之一傳輸器輸出之一信號耦合至實體單元102之一第一埠且將實體單元102之一第二埠耦合至收發器108之接收器電路系統。封裝電子裝置100經組態以操作為一基於轉動躍遷之原子鐘，其使用實體單元102之腔103中之一偶極分子蒸汽之量子界定轉動態。腔氣體之量子轉動態依mm波長範圍內之頻率(例如10 GHz至1000 GHz)發生，且無需諸如雷射、光偵測器及透鏡之光學組件。在一個實例中，收發器108係一低成本mm波CMOS收發器，其經組態以在覆蓋對應量子態躍遷之一頻寬上詢問實體單元102。在躍遷頻率處，一可偵測吸收最小值判定一絕對頻率參考。
在一個實例中，多層引線框110係五層級結構，其包含一第一跡線層級111 (例如一第一金屬層M1)、一第二跡線層級112 (例如一第二金屬層M2)、一第三跡線層級113 (例如一第三金屬層M3)以及一第一通路層級114 (例如V1)及一第二通路層級115 (例如V2)。下文圖10展示使用三層級引線框結構之另一實例。在一個實例中，跡線層級之圖案化導電特徵及通路層級之導電通路係或包含銅或其他導電金屬。圖1至圖1C中之多層引線框110具有一第一(例如頂)側116及一對置第二(例如底)側117。實體單元102及收發器108之各自底側105及109安裝至多層引線框110之第一側116。
在一個實例中，封裝電子裝置100包含暴露於底部及一或多個橫向側上之導電引線(未展示)。實際上，引線焊接至一主機PCB (未展示)之對應導電墊以機械安裝封裝電子裝置100且在PCB之電路系統與封裝電子裝置100之一或多個電路或組件之間形成電連接。在另一實施方案中，封裝電子裝置包含暴露於底側內部中之一或多個導電引線，諸如在一柵格陣列型(例如LGA或BGA)封裝中。多層引線框110進一步包含其一或多個層級中之一絕緣體，諸如味之素積層膜(ABF)之多個層，例如具有環氧樹脂之2 μm至5 μm二氧化矽層。
實體單元102及收發器108經組態以依一信號波長λ操作，信號波長λ可由收發器108之一控制器或處理器(未展示)變動。多層引線框110具有小於信號波長λ除以4之沿第三方向Z之一引線框厚度118。在一個實例中，沿第三方向Z之引線框厚度118小於250 μm，諸如約170 μm至約230 μm。如先前所討論，當耦合結構確保λ/4之一耦合反射器時，原子鐘之高效操作增強。然而，mm波長之封裝大小要求將需要使用一頂部及底部接地組態之高耦合器結構。在此方面，一OCS實體單元氣體之距離λ/4將鑑於上及下導體層之非零厚度而需要超過625 µm之一耦合器厚度且將需要大於408 µm之一厚度用於一H 2O實體單元氣體。實例五層級多層引線框110包含一反射器壁結構以提供足夠原子鐘操作效率，同時達成一顯著減小之耦合器厚度118且允許依mm波頻率操作，例如針對一H 2O實體單元氣體依或大致依183 GHz或約183 GHz，針對一OCS實體單元氣體依121 GHz。
多層引線框110具有彼此間隔一距離119之導電上及下接地平面，距離119對應於下文進一步描述之一導電反射器壁結構之一厚度。第一跡線層級111具有包含一導電耦合器天線120 (例如一貼片天線)及一導電第一接地結構121之第一圖案化導電特徵。導電耦合器天線120及導電第一接地結構121在第一及第二方向之一平面(例如一X-Y平面)中沿第一側116之各自部分延伸。導電耦合器天線120具有沿第三方向Z面向實體單元102之導電層104之開口106之一部分。第二跡線層級112具有第二圖案化導電特徵122。
第三跡線層級113具有第三圖案化導電特徵123，例如提供一第二接地平面之一單一導電層。第一通路層級114延伸在第一跡線層級111與第二跡線層級112之間。第一通路層級114包含使第一及第二圖案化導電特徵121及122之各自者互連之導電第一通路124。第二通路層級115包含第二導電通路125且延伸在第二跡線層級112與第三跡線層級113之間。第三跡線層級113包含在第一方向X及第二方向Y之一第二平面中延伸之一第二導電接地結構123。第二導電接地結構123沿第二側117延伸。第一導電接地結構121及第二導電接地結構123彼此平行。第二導電通路125使第二及第三圖案化導電特徵122及123之各自者互連。在一個實施方案中，第一跡線層級111包含一或多個絕緣體(例如介電)部分131，第二跡線層級112包含一或多個絕緣體部分132，第一通路層級114包含一或多個絕緣體部分134，且第二第一通路層級115包含一或多個絕緣體部分135。
實例多層引線框110之第二跡線層級112中之第二導電特徵包含一導電饋送結構140 (例如一耦合器天線)。在一個實例中，導電饋送結構140係具有嵌入於一介電質中之一饋送導體之一帶線，其中一大體連續接地平面在導電饋送上方及下方。在此實例中，導電饋送結構140包含在第一通路層級114中接觸第一跡線層級111之導電耦合器天線120之一通路124 (例如圖1A及圖1C)及沿第一方向X (例如在圖1B中向左)自通路124且在收發器108下方橫向延伸之一橫向延伸導電特徵122。導電饋送結構140經組態以將實體單元102之一埠處之一信號自導電耦合器天線120耦合至收發器108。導電饋送結構140藉由第一通路層級114中之通路124耦合至第一跡線層級111之導電耦合器天線120。在一個實施方案中，導電饋送結構140之另一端耦合至收發器108之一端子。此耦合提供自實體單元102之一第一埠至收發器108中之接收器電路系統(未展示)之信號傳送。實體單元102之另一埠耦合至收發器108之傳輸器電路系統(未展示)。
多層引線框110包含促進使用其中厚度118小於λ/4之一薄多層引線框110之一導電反射器壁150。在此實例中，導電反射器壁150由通路層級114及115及第二跡線層級112之導電特徵形成。導電反射器壁150在第一跡線層級111中之導電第一接地結構121與第三跡線層級113之第二導電接地結構123之間提供一導電連接。導電反射器壁150形成界定具有一X方向寬度151之一內部之一壁。導電反射器壁150與導電耦合器天線120之兩個各自側沿第一方向X間隔開一間隙距離152。
如先前所描述，導電反射器壁150延伸在上與下接地平面之間且具有沿第三方向Z之一反射器壁厚119。間隙距離152及反射器壁厚119之和大於引線框厚度118。在一個實施方案中，間隙距離152及反射器壁厚119之和等於λ/4 (例如，在諸如5%之製造容限內)。此實例提供透過天線耦合進行信號傳送之高效操作，同時允許總Z方向厚度118小於λ/4。導電反射器壁150具有一開口160，其具有一橫向(例如Y方向)寬度162，如圖1及圖1C中所展示。導電反射器壁150在第一跡線層級111與第二跡線層級112之間沿第三方向Z延伸，導電反射器壁150圍繞導電耦合器天線120之一部分延伸。導電饋送結構140沿第一方向X延伸穿過導電反射器壁150之開口160，如圖1及圖1C之透視圖及俯視圖中所展示。在所繪示實例中，導電反射器壁150在通路層級114、第二跡線層級112及第二通路層級115中沿第三方向Z延伸在第一跡線層級111與第三跡線層級113之間為界定一內部之一連續導電(例如銅)結構，其中僅一單一間隙由開口160提供。
由於反射器壁厚119小於總耦合器厚度118，所以Z方向距離119小於一OCS或H 2O實體單元氣體之λ/4。然而，導電反射器壁結構藉由間隙距離119及152提供橫向間隔以適應減小厚度118及119，同時仍在反射壁結構之一內部內提供足夠反射距離。
由多層引線框110提供之天線封裝解決方案併入一橫向反射器且減小封裝電子裝置100之厚度，同時減少電磁(EM)洩漏及串擾。在一個實施方案中，導電反射器壁150減少EM信號橫向傳播通過封裝之基板以及傳播通過玻璃層107，洩漏及串擾之一個主要來源。另外，導電反射器壁150之使用促進在使用標準材料且提供諸多系統應用中所需之一超薄產品輪廓之一簡單且低成本封裝解決方案中非常薄基板中之高頻天線用於各種應用，諸如5G、RADAR、物聯網(IOT)及需要天線之其他高頻應用。
在一個實施方案中，實體單元102係一28x9 mm 2晶片級實體單元，其包含玻璃層107及形成界定腔103之頂部及側壁之一矽結構。內腔103使用金及銦之一合金(AuIn)接合以捕集低壓OCS氣體。在此實例中，多層引線框110係一多層封裝基板，其具有由反射器壁150提供之一橫向反射器以在非常薄基板中實施一整合天線耦合結構，其中厚度118僅受製造技術之設計規則限制，而不受操作信號波長λ限制。在此實施方案中，第一跡線層級111在具有一最大回蝕5 μm之一第一跡線層級中具有約35 μm+/-10 μm之沿第三(Z)軸線之一厚度，第二跡線層級112具有35 μm+/-10 μm之一第三軸線厚度，第三跡線層級113具有30 μm+/-10 μm之一第三軸線厚度，第一通路層級114具有35 μm之一第三軸線厚度，且第二通路層級115具有30 µm之一第三軸線厚度及5 µm+/-5 µm之一標稱回蝕。在一個實例中，多層引線框110之底側117包含30 μm+/-15 μm之沿第三軸線之一表面貼裝技術(SMT)短軸厚度。在此實施方案中，多層引線框110在封裝模製程序之前的厚度118係約200 μm+/-30 μm。此等實例尺寸可隨一特定製程之容限限制而變動(例如+/-1%)。如圖1A及圖1C中所展示，導電(例如銅)反射器壁150延伸在頂部與底部接地平面之間且針對來自導電耦合器天線120之信號提供一橫向反射器。
其他設計在頂層中實施一天線且在底層之接地之λ/4距離處實施反射器，但需要大於λ/4之一總厚度，例如大於400 um至500 um，取決於介電質之介電常數及操作頻率。如上文所討論，特定應用設計規範不允許如此大之耦合器基板厚度，例如，其中最大允許厚度係200 um。圍繞導電耦合器天線120提供具有適當間隔距離119及152之導電反射器壁150操作為一有效橫向反射器且因此促進遠小於λ/4之一封裝厚度118之信號耦合效率。
現參考圖2至圖9，圖2展示製造一封裝電子裝置之一方法200，且圖3至圖9展示根據方法200經歷製造之封裝電子裝置100之部分截面側視圖。方法200包含在202製造多層引線框110。在一個實施方案中，引線框110一次製造一個層級，自製造一起始核心層級開始，接著使用銅或其他導電金屬及絕緣體材料製造額外層級，諸如一或多個味之素積層膜(ABF)層。引線框製造202在下文描述為在203自第一跡線層級111開始且繼續循序形成第一通路層級114、第二跡線層級112、第二通路層級115及接著第三跡線層級113。在其他實施方案中，可使用不同序列，例如，自一內部層級開始且在起始(例如核心)層級之兩側上製造額外層級。在特定實施方案中，特定跡線層級包含圖案化導電特徵及具有不同厚度特徵之階梯(例如第一跡線層級111之階梯銅特徵或跡線)，其可藉由遮罩回蝕刻處理來形成。
在203，形成第一跡線層級111之圖案化第一跡線層及絕緣體部分(例如在圖4中亦標記為M1)。圖3展示實例第一跡線層級111經歷一單層級製程300。程序300形成包含在第一及第二方向之一平面(例如一X-Y平面)中沿第一側116之各自部分延伸之導電耦合器天線120及導電第一接地結構121之第一圖案化導電特徵以及在第一圖案化導電特徵之間的相關聯絕緣體部分131。如上文所討論，第一導電特徵之圖案化在導電耦合器天線120之橫向側與導電第一接地結構121之橫向內邊緣之間沿第一方向X提供X方向寬度151及間隙距離152。在202形成之導電耦合器天線120具有自第一側116面向外(例如在圖3中向下)之一部分。
在一個實施方案中，單層級程序300使用藉由真空層壓黏附至圖案化導電特徵之絕緣體結構131之味之素積層膜絕緣體層，接著進行熱預固化及所要雷射通路形成及ABF層壓層中之塗抹移除。在視情況沈積一銅晶種層之後，在ABF層上鍍覆一薄銅層，且在沈積銅上形成及圖案化一光阻層以促進在所製造之第一跡線層級111中形成階梯或平坦銅結構。其後，(例如)使用銅電鍍執行進一步銅沈積，且接著移除圖案化光阻層。接著視情況蝕刻薄銅，接著(例如)以180°C至200°C全固化。
在一個實例中，類似處理用於在引線框製造202中隨後製造多層引線框110之剩餘層級112至115。類似處理步驟可用於形成其他多層引線框，諸如下文圖10中之三層級實例。
方法200在204繼續，其中在第一跡線層級111之完成側上形成第一通路層級114之一圖案化第一通路層及絕緣體部分。圖4展示實例第一通路層級114 (例如在圖4中亦標記為V1)經歷一單層級製程400，其形成導電反射器壁150之第一導電通路124及導電饋送結構140之導電通路124以及在第一圖案化導電通路124之間的另一絕緣體部分134。
在205形成第二跡線層級112之一圖案化第二跡線層及絕緣體部分。圖5展示實例第二跡線層級112經歷一單層級製程500，其形成導電反射器壁150之第二圖案化導電特徵122及導電饋送結構140之橫向延伸部分以及在第二圖案化導電特徵之間的相關聯絕緣體部分132。
在206，在第二跡線層級112之完成側上形成第二通路層級115之圖案化第二通路層及絕緣體部分。圖6展示實例第二通路層級115經歷另一單層級製程600，其形成導電反射器壁150之一或多個第二導電通路125及相關聯絕緣體部分135。
在208，形成第三跡線層級113之圖案化第三跡線層及絕緣體部分。圖7展示實例第三跡線層級113經歷一單層級製程700，其形成第二導電接地結構123之第三圖案化導電特徵作為(例如)一單一平坦銅層。
製程202提供在第一跡線層級111及第一通路層級114之一者中形成導電饋送結構140之部分，其中導電饋送結構140耦合至導電耦合器天線120且沿第一方向X延伸。在五層級實例中，處理202包含在多層引線框110之第二跡線層級112中形成導電饋送結構140之另一部分。處理202亦提供形成具有開口160之導電反射器壁150，其中在所繪示實例中，導電反射器壁150包含沿第三方向Z延伸在第一跡線層級111與第三跡線層級113之間之(若干)導電第一通路124、(若干)導電結構122及(若干)導電第二通路125之一堆疊。此外，導電反射器壁150圍繞導電耦合器天線120之一部分延伸(例如，如上文圖1及圖1C中所展示)，且導電饋送結構140沿第一方向X延伸穿過導電反射器壁150之開口160。
在另一實施方案中，導電饋送結構140經建構為圖2之203中之第一跡線層級111之部分，且可(例如)省略處理206及208以製造下文結合圖10所討論之三層級引線框結構。在另一實施方案中，包含進一步處理以在方法200中208之後形成進一步跡線及/或通路層級。
在202製造多層引線框110之後，方法200接著在圖2中之210將一或多個電子組件或子總成安裝(例如焊接)至第一跡線層級111之相關聯第一導電特徵。在一個實例中，此包含將實體單元102及收發器108安裝至多層引線框110之第一側116。圖8展示電子裝置100經歷一組件附接程序800，其將焊膏提供至在多層引線框110之頂側116上或沿多層引線框110之頂側116之選擇區域(例如導電著陸墊，未展示)，接著進行自動取放操作以將實體單元102及收發器108放置於相關聯導電著陸墊上。接著在210使焊膏熱回流以在組件端子與導電著陸墊之頂側之間形成焊接連接。
在212 (例如)經由圖9中所展示之一模製程序900形成一封裝結構101以包圍實體單元102及收發器108。在一個實施方案中，在212使用一模塑料模製電子裝置100之上部分以形成封裝結構101。所繪示方法200亦包含在214進行選用封裝分離(例如正交封裝鋸切操作)以分離個別成品電子裝置與一起始面板引線框結構，且方法200在216以最終裝置測試結束。
圖10及圖10A至圖10C展示具有一多層引線框耦合器之另一mm波鐘封裝電子裝置1000。此實例使用三層級引線框，其藉由併入一導電反射器壁來促進進一步大小減小。圖10展示封裝電子裝置1000之一透視圖，圖10A係沿圖10中之線10A-20A截取之一部分截面側視圖，圖10B係沿圖10中之線10B-10B截取之一部分截面側視圖，且圖10C係圖10、圖10A及圖10B中之封裝電子裝置之一部分之一透視圖。
封裝電子裝置1000之部分由一封裝結構1001圍封，封裝結構1001可為一模製塑膠材料。封裝電子裝置1000具有一大體矩形形狀且在三維X, Y, Z空間中展示。封裝電子裝置1000包含具有一腔1003之一實體單元1002 (例如圖10A及圖10B)及沿實體單元1002之一底側1005之一導電層1004。導電層1004具有沿底部之一開口1006 (例如一窗孔)及一玻璃層1007，如圖10A及圖10B中所展示。在一個實例中，實體單元1002包含一半導體材料(其可為或包含矽)及形成於其中之腔1003。實體單元1002包含一或多個金屬化層或層級，其(等)包含導電層1004及其開口1006。封裝電子裝置1000具有含一底側1009之一收發器1008。
封裝電子裝置1000包含三層級多層引線框1010，其可為一可佈線引線框。多層引線框1010提供一整合天線，其將來自收發器1008之傳輸器輸出之一信號耦合至實體單元1002之一第一埠且將實體單元1002之一第二埠耦合至收發器1008之接收器電路系統。封裝電子裝置1000經組態以操作為一基於轉動躍遷之原子鐘，其使用實體單元1002之腔1003中之一偶極分子蒸汽之量子界定轉動態。腔氣體之轉動態依mm波長範圍內之頻率(例如10 GHz至1000 GHz)發生，且無需諸如雷射、光偵測器及透鏡之光學組件。在一個實例中，收發器1008係一低成本mm波CMOS收發器，其經組態以在覆蓋對應量子態躍遷之一頻寬上詢問實體單元1002。在躍遷頻率處，一可偵測吸收最小值判定一絕對頻率參考。
圖10至圖10C中之多層引線框1010係包含一第一跡線層級1011 (例如一第一金屬層M1)、一第二跡線層級1012 (例如一第二金屬層M2)及一第一通路層級1014 (例如V1)之三層級結構。在一個實例中，跡線層級之圖案化導電特徵及通路層級之導電通路係或包含銅或其他導電金屬。圖10至圖10C中之多層引線框1010具有一第一(例如頂)側1016及一對置第二(例如底)側1017。實體單元1002及收發器1008之各自底側1005及1009安裝至多層引線框1010之第一側1016。
封裝電子裝置1000包含導電引線(未展示)，其可焊接至一主機PCB (未展示)之對應導電墊以機械安裝封裝電子裝置1000且在PCB之電路系統與封裝電子裝置1000之一或多個電路或組件之間形成電連接。在另一實施方案中，封裝電子裝置包含暴露於底側內部中之一或多個導電引線，諸如在一柵格陣列型(例如LGA或BGA)封裝中。多層引線框1010在其一或多個層級中進一步包含一絕緣體，諸如味之素積層膜(ABF)之多個層，例如具有環氧樹脂之2 μm至5 μm二氧化矽層。
實體單元1002及收發器1008經組態以依一信號波長λ操作，信號波長λ可由收發器1008之一控制器或處理器(未展示)變動。多層引線框1010具有沿第三方向Z小於信號波長λ/4之一引線框厚度1018。在一個實例中，沿第三方向Z之引線框厚度1018小於250 μm，諸如約170 μm至約230 μm。實例三層級多層引線框1010包含一導電反射器壁結構以提供足夠原子鐘操作效率，同時達成一顯著減小耦合器厚度1018且允許依mm波頻率操作，例如依針對一H 2O實體單元氣體依或大致183 GHz，針對一OCS實體單元氣體依121 GHz。
多層引線框1010具有彼此間隔一距離1019之導電上及下接地平面。第一跡線層級1011具有第一圖案化導電特徵，其包含一導電耦合器天線1020 (例如一貼片天線)、一導電第一接地結構1021及一導電饋送結構1040。在一個實例中，導電饋送結構1040係一共面波導(CPW)組態。導電耦合器天線1020、導電第一接地結構1021及導電饋送結構1040在一X-Y平面中沿第一側1016之各自部分延伸。導電耦合器天線1020具有沿第三方向Z面向實體單元1002之導電層1004之開口1006之一部分。第二跡線層級1012具有第二圖案化導電特徵1022，其形成提供沿第二側1017延伸之一第二接地平面之一導電第二接地結構1022。第一通路層級1014延伸在第一跡線層級1011與第二跡線層級1012之間。第一通路層級1014包含使第一及第二圖案化導電特徵之各自者互連以形成一導電反射器壁1050之導電第一通路1024。第二導電接地結構1022沿多層引線框1010之第二側1017延伸。第一導電接地結構1021及第二導電接地結構1022彼此平行。在一個實施方案中，第一跡線層級1011包含一或多個絕緣體(例如介電)部分1031且第一通路層級1014包含一或多個絕緣體部分1034。
導電饋送結構1040在第一跡線層級1011中與導電接地結構1021間隔開。導電饋送結構1040經組態以將實體單元1002之一埠處之一信號自導電耦合器天線1020耦合至收發器1008。此耦合提供自實體單元1002之一第一埠至收發器1008中之接收器電路系統(未展示)之信號傳送。實體單元1002之另一埠耦合至收發器1008之傳輸器電路系統(未展示)。
在此實例中，導電反射器壁1050由小瓶層級114之一或多個導電通路124形成且促進使用其中厚度1018小於λ/4之一薄多層引線框1010。導電反射器壁1050在第一跡線層級1011中之導電第一接地結構1021與第二跡線層級1012之第二導電接地結構1022之間提供一導電連接。導電反射器壁1050形成界定具有一X方向寬度1051 (例如圖10及圖10C)之一內部之一壁，且導電反射器壁1050沿第一方向X與導電耦合器天線1020之兩個各自側間隔開一間隙距離1052。間隙距離1052及反射器壁厚1019之和大於引線框厚度1018。在一個實施方案中，間隙距離1052及反射器壁厚1019之和等於λ/4 (例如，在諸如5%之製造容限內)。此耦合器設計促進透過天線耦合進行高效信號傳送，同時允許總Z方向厚度1018小於λ/4。
導電反射器壁1050具有含一橫向(例如Y方向)寬度1062之一開口1060，如圖10及圖10C中所展示。導電反射器壁1050在第一跡線層級1011及通路層級1014中沿第三方向Z延伸。導電反射器壁1050在第一跡線層級1011與第二跡線層級1012之間沿第三方向Z延伸且圍繞導電耦合器天線1020之一部分橫向延伸。導電饋送結構1040沿第一方向X延伸穿過導電反射器壁1050之開口1060，如圖10及圖10C之透視圖及俯視圖中所展示。在所繪示實例中，導電反射器壁1050在第一跡線層級1011與第二跡線層級1012之間的通路層級1014中沿第三方向Z延伸為界定一內部之一連續導電(例如銅)結構，其中一個間隙由開口1060提供。在此實例中，Z方向距離1019小於一OCS或H 2O實體單元氣體之λ/4，且導電反射器壁1050藉由間隙距離1019及1052提供橫向間隔以適應減小厚度1018，同時仍在導電反射器壁150之內部內提供足夠反射距離。此外，圖10之實例三層級設計提供與圖1之裝置100相關聯之上述優點，同時允許進一步減小引線框厚度118且提供額外成本效益。
在一個實施方案中，實體單元1002係一28x9 mm 2晶片級實體單元，其包含玻璃層1007及形成界定腔1003之頂部及側壁之一矽結構。內腔1003使用金及銦之一合金(AuIn)接合以捕集低壓OCS氣體。在此實例中，多層引線框1010係一多層封裝基板，其具有由反射器壁1050提供之一橫向反射器以在一非常薄基板中實施一整合天線耦合結構，其中厚度1018僅受製造技術之設計規則限制，而不受操作信號波長λ限制。在一個實施方案中，上與下接地平面之間的距離(例如通路層級114沿第三方向Z之厚度)可實質上小於λ/4，尤其當距離1019及1052之和約等於λ/4 (諸如在製造容限(例如1%)內)時。在一個實例中，操作頻率係約121.6 GHz，絕緣體材料1031及1034之介電常數係3.1，λ係1.43 mm，λ/4=358 μm，垂直距離1019係135 μm，且間隙距離1052係230 µm且和係365 µm。在一個實例中，第一跡線層級1011在具有5 μm之一最大回蝕之一第一跡線層級中具有約40 μm+/-10 μm之沿第三(Z)軸線之一厚度，第二跡線層級1012具有40 µm+/-10 µm之一第三軸線厚度。
在另一實例中，引線框具有與兩個通路層級交錯之兩個跡線層級，其中貼片天線在第一跡線層級中，導電饋送結構在第一通路層級中，且下接地在第二通路層級中，其中第一通路層級具有40 µm+/-10 µm之一第三軸線厚度及5 µm+/-5 µm之一標稱回蝕，且第一通路層級具有65 µm之一第三軸線厚度。第二跡線層級具有40 µm+/-10 µm之一第三軸線厚度，第二通路層級具有65 µm之一第三軸線厚度及5 µm+/-5 µm之一標稱回蝕。在一個實例中，引線框包含具有30 μm+/-15 μm之一SMT短軸第三軸線厚度之一短軸層級。在此實施方案中，封裝模製程序之前的多層引線框之厚度係約200 µm+/-25 µm。此等實例尺寸可隨一特定製程之容限限制(例如+/-1%)而變動。
圖11展示圖1至圖1C之封裝電子裝置100中之模擬S參數信號之一信號圖1100，其包含實體單元102之第一及第二埠之一封裝單元HFSS模擬之一S 11曲線1111、一S 12曲線1112及一S 22曲線1122。-2.2 dB之信號1112 (S12)展示一關注頻率(例如約121.6 GHz)處之良好插入損耗且曲線1111 (S11)展示圍繞121 GHz之所要頻帶中之良好回波損耗。
圖12展示圖10至圖10C之封裝電子裝置1000中之模擬S參數信號之一信號圖1200，其包含在關注頻率(例如約121.6 GHz)處具有類似良好效能結果之一S 11曲線1211及一S 12曲線1212。
所描述之實例提供原子鐘裝置之改良封裝配置，其中實體單元102、1002由在一低成本多層引線框110、1010中實施之一mm波貼片天線詢問，低成本多層引線框110、1010含具有小於λ/4之一厚度之一封裝基板。所描述之解決方案可在包含5G、RADAR、汽車、IOT及更多應用之各種封裝天線封裝解決方案中實施。在與貼片天線之適當距離處使用垂直封裝鍍金屬(頂部與底部接地之間的壁)產生最佳天線效能之一淺mm波反射器。具有導電反射器壁150、1050之相同垂直封裝鍍金屬提供減少mm波信號洩漏在實體單元102之玻璃層107、1007及封裝本身中傳播之一橫向反射器(例如橫向壁)以減緩或避免串擾問題。
在申請專利範圍之範疇內，可修改所描述之實例，且其他實施方案係可行的。
100:封裝電子裝置 101:封裝結構 102:實體單元 103:腔 104:導電層 105:底側 106:開口 107:玻璃層 108:收發器 109:底側 110:多層引線框 111:第一跡線層級 112:第二跡線層級 113:第三跡線層級 114:第一通路層級 115:第二通路層級 116:第一側/頂側 117:第二側/底側 118:引線框厚度 119:距離/反射器壁厚 120:導電耦合器天線 121:導電第一接地結構/第一圖案化導電特徵 122:第二圖案化導電特徵 123:第三圖案化導電特徵/第二導電接地結構 124:第一導電通路 125:第二導電通路 131:絕緣體部分 132:絕緣體部分 134:絕緣體部分 135:絕緣體部分 140:導電饋送結構 150:導電反射器壁 151:X方向寬度 152:間隙距離 160:開口 162:橫向寬度 200:方法 202:引線框製造 203:形成圖案化第一跡線層及絕緣體部分 204:形成第一通路層及絕緣體部分 205:形成圖案化第二跡線層及絕緣體部分 206:形成第二通路層及絕緣體部分 208:形成圖案化第三跡線層及絕緣體部分 210:將實體單元及收發器安裝至多層引線框 212:模製 214:封裝分離 216:最終測試 300:單層級製程 400:單層級製程 500:單層級製程 600:單層級製程 700:單層級製程 800:組件附接程序 900:模製程序 1000:封裝電子裝置 1001:封裝結構 1002:實體單元 1003:腔 1004:導電層 1005:底側 1006:開口 1007:玻璃層 1008:收發器 1009:底側 1010:多層引線框 1011:第一跡線層級 1012:第二跡線層級 1014:第一通路層級 1016:第一側 1017:第二側 1018:引線框厚度 1019:距離/反射器壁厚 1020:導電耦合器天線 1021:導電第一接地結構 1022:第二圖案化導電特徵/導電第二接地結構 1024:導電第一通路 1031:絕緣體部分 1034:絕緣體部分 1040:導電饋送結構 1050:導電反射器壁 1051:X方向寬度 1052:間隙距離 1060:開口 1062:橫向寬度 1100:信號圖 1111:S 11曲線 1112:S 12曲線 1122:S 22曲線 1200:信號圖 1211:S 11曲線 1212:S 12曲線
圖1係具有一多層引線框耦合器之一mm波鐘封裝電子裝置之一透視圖。
圖1A係沿圖1中之線1A-1A截取之一部分截面側視圖。
圖1B係沿圖1中之線1B-1B截取之一部分截面側視圖。
圖1C係沿圖1、圖1A及圖1B中之線1C-1C截取之一部分截面俯視圖。
圖2係製造一封裝電子裝置之一方法之一流程圖。
圖3至圖9係經歷根據圖2之方法之製造之圖1至圖1C之封裝電子裝置之部分截面側視圖。
圖10係具有一多層引線框耦合器之另一mm波鐘封裝電子裝置之一透視圖。
圖10A係沿圖10中之線10A-10A截取之一部分截面側視圖。
圖10B係沿圖10中之線10B-10B截取之一部分截面側視圖。
圖10C係圖10、圖10A及圖10B中之封裝電子裝置之一部分之一透視圖。
圖11係圖1至圖1C之封裝電子裝置中之模擬S參數信號之一信號圖。
圖12係圖10至圖10C之封裝電子裝置中之模擬S參數信號之一信號圖。
100:封裝電子裝置
101:封裝結構
102:實體單元
104:導電層
110:多層引線框
116:第一側/頂側
117:第二側/底側
119:距離/反射器壁厚
120:導電耦合器天線
121:導電第一接地結構/第一圖案化導電特徵
123:第三圖案化導電特徵/第二導電接地結構
140:導電饋送結構
150:導電反射器壁
151:X方向寬度
160:開口
162:橫向寬度

Claims (20)

  1. 一種封裝電子裝置，其包括： 一實體單元，其具有一腔及沿該實體單元之一側之一導電層，該導電層具有一開口； 一收發器，其具有一側；及 一多層引線框，其具有一第一側、一對置第二側、一第一跡線層級、一第二跡線層級、一通路層級、一導電饋送結構及一導電反射器壁； 該第一跡線層級包含在一第一方向及一第二方向之一平面中沿該第一側延伸之一導電耦合器天線及一導電接地結構，該第一方向正交於該第二方向，該導電耦合器天線具有沿一第三方向面向該實體單元之該導電層之該開口的其之一部分，該第三方向正交於該第一方向及該第二方向； 該導電反射器壁具有一開口，該導電反射器壁沿該第三方向延伸在該第一跡線層級與該第二跡線層級之間，該導電反射器壁圍繞該導電耦合器天線之一部分延伸；且 該導電饋送結構耦合至該導電耦合器天線及該收發器，該導電饋送結構沿該第一方向延伸穿過該導電反射器壁之該開口。
  2. 如請求項1之封裝電子裝置，其中該導電饋送結構沿該第一方向在該第二跡線層級中延伸穿過該導電反射器壁之該開口。
  3. 如請求項2之封裝電子裝置，其中： 該通路層級延伸在該第一跡線層級與該第二跡線層級之間； 該多層引線框進一步包括一第三跡線層級及一第二通路層級，該第二通路層級延伸在該第二跡線層級與該第三跡線層級之間；且 該導電反射器壁沿該第三方向在該通路層級、該第二跡線層級及該第二通路層級中延伸在該第一跡線層級與該第三跡線層級之間。
  4. 如請求項3之封裝電子裝置，其中： 該第三跡線層級包含在該第一方向及該第二方向之一第二平面中延伸之一第二導電接地結構；且 該導電接地結構及該第二導電接地結構彼此平行。
  5. 如請求項3之封裝電子裝置，其中該第二導電接地結構沿該第二側延伸。
  6. 如請求項1之封裝電子裝置，其中： 該導電饋送結構沿該第一方向在該第一跡線層級中延伸穿過該導電反射器壁之該開口；且 該導電反射器壁沿該第三方向在該第一跡線層級及該通路層級中延伸。
  7. 如請求項6之封裝電子裝置，其中該導電饋送結構在該第一跡線層級中與該導電接地結構間隔。
  8. 如請求項7之封裝電子裝置，其中該第二導電接地結構沿該第二側在該第二跡線層級中延伸。
  9. 如請求項1之封裝電子裝置，其中： 該實體單元及該收發器經組態以依一信號波長操作；且 該多層引線框具有小於該信號波長除以4之沿該第三方向之一引線框厚度。
  10. 如請求項9之封裝電子裝置，其中： 該導電反射器壁沿該第一方向與該導電耦合器天線間隔一間隙距離； 該導電反射器壁具有沿該第三方向之一反射器壁厚；且 該間隙距離及該反射器壁厚之一和大於該引線框厚度。
  11. 如請求項10之封裝電子裝置，其中該間隙距離及該反射器壁厚之該和等於該信號波長除以4。
  12. 如請求項1之封裝電子裝置，其中： 該實體單元及該收發器經組態以依一信號波長操作； 該導電反射器壁沿該第一方向與該導電耦合器天線間隔一間隙距離； 該導電反射器壁具有沿該第三方向之一反射器壁厚；且 該間隙距離及該反射器壁厚之該和等於該信號波長除以4。
  13. 一種多層引線框，其包括： 對置第一及第二側； 一第一跡線層級，其具有第一圖案化導電特徵； 一第二跡線層級，其具有第二圖案化導電特徵； 一通路層級，其在該第一跡線層級與該第二跡線層級之間，該通路層級包含使該等第一及第二圖案化導電特徵之各自者互連之導電通路； 一導電饋送結構；及 一導電反射器壁； 該第一跡線層級包含在一第一方向及一第二方向之一平面中沿該第一側延伸之一導電耦合器天線及一導電接地結構，該第一方向正交於該第二方向，該導電耦合器天線具有沿一第三方向自該第一側面向外的其之一部分，該第三方向正交於該第一方向及該第二方向； 該導電反射器壁具有一開口，該導電反射器壁沿該第三方向延伸在該第一跡線層級與該第二跡線層級之間，該導電反射器壁圍繞該導電耦合器天線之一部分延伸；且 該導電饋送結構耦合至該導電耦合器天線，該導電饋送結構沿該第一方向延伸穿過該導電反射器壁之該開口。
  14. 如請求項13之多層引線框，其中該導電饋送結構沿該第一方向在該第二跡線層級中延伸穿過該導電反射器壁之該開口。
  15. 如請求項13之多層引線框，其中： 該導電饋送結構沿該第一方向在該第一跡線層級中延伸穿過該導電反射器壁之該開口；且 該導電反射器壁沿該第三方向在該第一跡線層級及該通路層級中延伸。
  16. 如請求項13之多層引線框，其中該多層引線框具有小於250 μm之沿該第三方向之一引線框厚度。
  17. 如請求項13之多層引線框，其中： 該導電反射器壁沿該第一方向與該導電耦合器天線間隔一間隙距離； 該導電反射器壁具有沿該第三方向之一反射器壁厚；且 該間隙距離及該反射器壁厚之和大於該多層引線框之一引線框厚度。
  18. 一種製造一封裝電子裝置之方法，該方法包括： 形成一多層引線框之一第一跡線層級，該第一跡線層級具有第一圖案化導電特徵及該等第一圖案化導電特徵之間的一絕緣體部分，該等第一圖案化導電特徵包含在一第一方向及一第二方向之一平面中延伸之一導電耦合器天線及一導電接地結構，該第一方向正交於該第二方向，該導電耦合器天線具有沿一第三方向自該多層引線框之一第一側面向外的其之一部分，該第三方向正交於該第一方向及該第二方向； 在該第一跡線層級上形成該多層引線框之一通路層級，該通路層級具有導電通路及該等導電通路之間的另一絕緣體部分； 在該通路層級上形成該多層引線框之一第二跡線層級，該第二跡線層級具有第二圖案化導電特徵及該等第二圖案化導電特徵之間的另一絕緣體部分； 在該多層引線框之該第一跡線層級及該通路層級之一者中形成一導電饋送結構，該導電饋送結構耦合至該導電耦合器天線，該導電饋送結構沿該第一方向延伸；及 形成具有一開口之一導電反射器壁，該導電反射器壁沿該第三方向延伸在該第一跡線層級與該第二跡線層級之間，該導電反射器壁圍繞該導電耦合器天線之一部分延伸，且該導電饋送結構沿該第一方向延伸穿過該導電反射器壁之該開口。
  19. 如請求項18之方法，其進一步包括： 將一實體單元及一收發器安裝至該多層引線框之該第一側；及 形成圍封該實體單元及該收發器之一封裝結構。
  20. 如請求項18之方法，其包括在該多層引線框之該通路層級中形成該導電饋送結構。
TW111113957A 2021-04-15 2022-04-13 封裝電子裝置及多層級引線框耦合器 TW202247370A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/231,897 US11600581B2 (en) 2021-04-15 2021-04-15 Packaged electronic device and multilevel lead frame coupler
US17/231,897 2021-04-15

Publications (1)

Publication Number Publication Date
TW202247370A true TW202247370A (zh) 2022-12-01

Family

ID=81448354

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113957A TW202247370A (zh) 2021-04-15 2022-04-13 封裝電子裝置及多層級引線框耦合器

Country Status (3)

Country Link
US (1) US11600581B2 (zh)
TW (1) TW202247370A (zh)
WO (1) WO2022221352A1 (zh)

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1468760A (fr) 1965-08-04 1967-02-10 Csf Horloges atomiques à collisions d'échange de spin
US7470894B2 (en) * 2002-03-18 2008-12-30 Honeywell International Inc. Multi-substrate package assembly
US20050007118A1 (en) 2003-04-09 2005-01-13 John Kitching Micromachined alkali-atom vapor cells and method of fabrication
US7697026B2 (en) 2004-03-16 2010-04-13 3Vr Security, Inc. Pipeline architecture for analyzing multiple video streams
US20060022761A1 (en) 2004-07-16 2006-02-02 Abeles Joseph H Chip-scale atomic clock (CSAC) and method for making same
US7372408B2 (en) * 2006-01-13 2008-05-13 International Business Machines Corporation Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
US7468637B2 (en) 2006-04-19 2008-12-23 Sarnoff Corporation Batch-fabricated, RF-interrogated, end transition, chip-scale atomic clock
GB0712696D0 (en) 2007-06-29 2007-08-08 Isis Innovation Atomic clock
DE102007034963B4 (de) 2007-07-26 2011-09-22 Universität des Saarlandes Zelle mit einer Kavität und einer die Kavität umgebenden Wandung, Verfahren zur Herstellung einer derartigen Zelle, deren Verwendung und Wandung mit einer darin ausbildbaren Ausnehmung
US7825736B2 (en) 2008-12-18 2010-11-02 Princeton University Method for suppressing light shift in optical pumping systems
JP5504851B2 (ja) 2009-12-01 2014-05-28 セイコーエプソン株式会社 原子発振器及び製造方法
US8319156B2 (en) 2009-12-22 2012-11-27 Teledyne Scientific & Imaging, Llc System for heating a vapor cell
US9123737B2 (en) 2010-09-21 2015-09-01 Texas Instruments Incorporated Chip to dielectric waveguide interface for sub-millimeter wave communications link
US8906470B2 (en) 2011-05-26 2014-12-09 CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Developpment Method for producing a microfabricated atomic vapor cell
US8624682B2 (en) 2011-06-13 2014-01-07 Honeywell International Inc. Vapor cell atomic clock physics package
US9201124B2 (en) 2011-07-14 2015-12-01 National Semiconductor Corporation Die-sized atomic magnetometer and method of forming the magnetometer
US8842046B2 (en) 2011-07-22 2014-09-23 Texas Instruments Incorporated Loop antenna
US20130026586A1 (en) 2011-07-26 2013-01-31 Texas Instruments Incorporated Cross-loop antenna
KR101861698B1 (ko) 2011-08-18 2018-05-28 엘지전자 주식회사 휴대 전자기기 및 이의 제어방법
US8942643B2 (en) 2011-09-07 2015-01-27 Texas Instruments Incorporated Routing for a package antenna
US8680854B2 (en) 2011-12-01 2014-03-25 Texas Instruments Incorporated Semiconductor GMI magnetometer
US8836327B2 (en) 2011-12-07 2014-09-16 Texas Instruments Incorporated Micro-fabricated atomic magnetometer and method of forming the magnetometer
US9024397B2 (en) 2012-01-07 2015-05-05 Texas Instruments Incorporated Thermally-insulated micro-fabricated atomic clock structure and method of forming the atomic clock structure
FR2996962B1 (fr) 2012-10-12 2016-01-01 Centre Nat Rech Scient Cellule a vapeur alcaline notamment pour horloge atomique et procede de fabrication.
US9356352B2 (en) 2012-10-22 2016-05-31 Texas Instruments Incorporated Waveguide coupler
JP6135308B2 (ja) 2012-11-21 2017-05-31 株式会社リコー アルカリ金属セル、原子発振器及びアルカリ金属セルの製造方法
US9112253B2 (en) 2013-03-19 2015-08-18 Texas Instruments Incorporated Dielectric waveguide combined with electrical cable
US9325334B2 (en) 2013-06-12 2016-04-26 Texas Instruments Incorporated IC, process, device generating frequency reference from RF gas absorption
US9429528B2 (en) 2013-05-23 2016-08-30 Texas Instruments Incorporated Determining gas absorption line from separate and alternating RF signals
US20140373599A1 (en) 2013-06-25 2014-12-25 Texas Instruments Incorporated Detection and locking to the absorption spectra of gasses using quartz enhanced photoacoustic sprectroscopy
US20150001694A1 (en) 2013-07-01 2015-01-01 Texas Instruments Incorporated Integrated circuit device package with thermal isolation
US9169974B2 (en) 2013-07-23 2015-10-27 Texas Instruments Incorporated Multiple-cavity vapor cell structure for micro-fabricated atomic clocks, magnetometers, and other devices
US9568565B2 (en) * 2013-07-23 2017-02-14 Texas Instruments Incorporated Vapor cell structure having cavities connected by channels for micro-fabricated atomic clocks, magnetometers, and other devices
JP6291768B2 (ja) 2013-09-26 2018-03-14 セイコーエプソン株式会社 原子共鳴遷移装置、原子発振器、電子機器および移動体
JP6375637B2 (ja) 2014-02-14 2018-08-22 セイコーエプソン株式会社 原子セル、量子干渉装置、原子発振器、電子機器および移動体
US9647329B2 (en) 2014-04-09 2017-05-09 Texas Instruments Incorporated Encapsulated molded package with embedded antenna for high data rate communication using a dielectric waveguide
FR3032556B1 (fr) 2015-02-11 2017-03-17 Commissariat Energie Atomique Dispositif de transmission rf a reflecteur d'ondes electromagnetiques integre
US9529334B2 (en) 2015-03-31 2016-12-27 Texas Instruments Incorporated Rotational transition based clock, rotational spectroscopy cell, and method of making same
US9490518B1 (en) 2015-09-28 2016-11-08 Texas Instruments Incorporated System for launching a signal into a dielectric waveguide
US10539630B2 (en) 2016-12-02 2020-01-21 Texas Instruments Incorporated Package for chip scale magnetometer or atomic clock
US10424523B2 (en) 2017-09-07 2019-09-24 Texas Instruments Incorporated Hermetically sealed molecular spectroscopy cell with buried ground plane
US10364144B2 (en) 2017-11-17 2019-07-30 Texas Instruments Incorporated Hermetically sealed package for mm-wave molecular spectroscopy cell
US11011815B2 (en) 2018-04-25 2021-05-18 Texas Instruments Incorporated Circularly-polarized dielectric waveguide launch for millimeter-wave data communication
US10809668B2 (en) 2018-05-10 2020-10-20 Texas Instruments Incorporated Compact millimeter wave system
US10620589B1 (en) 2018-12-26 2020-04-14 Texas Instruments Incorporated Millimeter wave chip scale atomic clock
US10910705B2 (en) 2019-06-20 2021-02-02 Texas Instruments Incorporated Antenna in package device having substrate stack

Also Published As

Publication number Publication date
US11600581B2 (en) 2023-03-07
WO2022221352A1 (en) 2022-10-20
US20220336383A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US5045820A (en) Three-dimensional microwave circuit carrier and integral waveguide coupler
US9356332B2 (en) Integrated-circuit module with waveguide transition element
US6870438B1 (en) Multi-layered wiring board for slot coupling a transmission line to a waveguide
TWI414103B (zh) 建構及包裝供毫米波應用的波導至平面傳輸線轉態之裝置及方法
US6674347B1 (en) Multi-layer substrate suppressing an unwanted transmission mode
US6225878B1 (en) Millimeter wave module and radio apparatus
US20150295305A1 (en) Encapsulated Molded Package with Embedded Antenna for High Data Rate Communication Using a Dielectric Waveguide
US8362608B2 (en) Ultra wideband hermetically sealed surface mount technology for microwave monolithic integrated circuit package
Watanabe et al. First demonstration of 28 GHz and 39 GHz transmission lines and antennas on glass substrates for 5G modules
Lee et al. Three-Dimensional Integration and Modeling: A Revolution in RF and Wireless Packaging
JP2004153415A (ja) 高周波線路−導波管変換器
KR20180088002A (ko) 전송선로-도파관 전이 장치
US20030206083A1 (en) Millimeter wave module and radio apparatus
TW202247370A (zh) 封裝電子裝置及多層級引線框耦合器
JPH11340701A (ja) 高周波伝送線路の接続構造
US6646526B2 (en) Surface mountable microwave filter configuration and method of fabricating same
Vasanelli et al. A 77-GHz cavity antenna array in PCB technology
CN116014400A (zh) 一种矩形波导、喇叭天线及片上系统
US20220407204A1 (en) Microwave system and apparatus
CN212908021U (zh) 基于htcc工艺的三维垂直互联结构及t/r组件
US20210218127A1 (en) Radio-frequency device with radio-frequency chip and waveguide structure
Kinayman et al. A novel surface-mountable millimeter-wave bandpass filter
US20240213185A1 (en) System, electronic device and package with vertical to horizontal substrate integrated waveguide transition and horizontal grounded coplanar waveguide transition
EP4106099A1 (en) Millimeter wave components in a glass core of a substrate
JP2004297465A (ja) 高周波用パッケージ