TW202247288A - 電漿蝕刻技術 - Google Patents

電漿蝕刻技術 Download PDF

Info

Publication number
TW202247288A
TW202247288A TW111101966A TW111101966A TW202247288A TW 202247288 A TW202247288 A TW 202247288A TW 111101966 A TW111101966 A TW 111101966A TW 111101966 A TW111101966 A TW 111101966A TW 202247288 A TW202247288 A TW 202247288A
Authority
TW
Taiwan
Prior art keywords
plasma
layer
germanium
gas
semiconductor substrate
Prior art date
Application number
TW111101966A
Other languages
English (en)
Inventor
欒平山
艾倫 莫斯登
克里斯多佛 卡塔諾
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202247288A publication Critical patent/TW202247288A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在某些實施例中，一種用於處理半導體基板的方法包含將一半導體基板設置在一電漿工具的一電漿腔室中。該半導體基板包含一膜堆疊體，該膜堆疊體包含呈交替堆疊排列的矽層與含鍺層，該膜堆疊體具有至少二矽層以及至少二含鍺層。該方法包含在該電漿腔室中所執行的一第一電漿步驟中，將該膜堆疊體曝露至第一電漿。該第一電漿係由包含氮氣、氫氣、以及氟氣的第一氣體所產生。該方法包含在該電漿腔室中所執行的一第二電漿步驟中，將該膜堆疊體曝露至第二電漿。該第二電漿係由包含氟氣以及氧氣的第二氣體所產生。該第二電漿選擇性地蝕刻該等矽層。

Description

電漿蝕刻技術
本揭露內容大體上係關於半導體加工，且在某些實施例中，係關於電漿蝕刻技術。 [相關申請案之交互參照]
本申請案主張U.S.非臨時申請案第17/155,772號的優先權，該優先權基礎案申請於2021年1月22日，其整體內容乃藉由參照方式合併於此。
積體電路(IC，integrated circuit)製造業致力於增加裝置密度以改善速度、性能、以及成本。為了繼續縮小到更小的節點尺寸，裝置架構已經從二維(2D，two-dimensional)平面結構演變至三維(3D，three-dimensional)垂直結構，例如具有奈米線或垂直定向電晶體。因為閘極電位所引起的導電通道的控制不足驅使對於此種改變的期望。短通道效應(SCE，short channel effects)當閘極尺寸縮小時可能會變得過於顯著，並且當沒有電壓被施加至閘極(I off)時可能會增加電流傳導。裝置架構的改變可允許閘極的較佳靜電控制，以降低SCE以及功率損耗。對奈米線裝置進行加工可能會引起3D蝕刻挑戰，其中高選擇性的等向性蝕刻製程係有益的。例如，曝露材料的層可能需要相對於彼此而被蝕刻，以在膜堆疊體中產生凹口(indents)。
在某些實施例中，一種用於處理半導體基板的方法包含接收包含一膜堆疊體的一半導體基板。該膜堆疊體包含一第一含鍺(Ge)層、一第二含Ge層、以及一第一矽(Si)層，該第一矽層係設置在該第一含Ge層與該第二含Ge層之間。該方法包含在一第一電漿步驟中，藉由將該第一含Ge層、該第二含Ge層、以及該第一Si層的曝露表面曝露至第一電漿，以對該等曝露表面進行改質。對該等曝露表面進行改質之步驟包含從該第一Si層的該等曝露表面移除一原生氧化物層(NOL，native oxide layer)的至少一部分，以及在該第一含Ge層與該第二含Ge層的該等曝露表面上形成一鈍化層。該方法包含在一第二電漿步驟中，使用第二電漿來蝕刻該第一Si層，以在該膜堆疊體中之位於該第一含Ge層與該第二含Ge層之間的該第一Si層處形成一凹口。該鈍化層抑制該第一含Ge層與該第二含Ge層的蝕刻。
在某些實施例中，一種用於處理半導體基板的方法包含將一半導體基板設置在一電漿工具的一電漿腔室中。該半導體基板包含一膜堆疊體，該膜堆疊體包含呈交替堆疊排列的Si層與含Ge層，該膜堆疊體具有至少二Si層以及至少二含Ge層。該方法包含在該電漿腔室中所執行的一第一電漿步驟中，將該膜堆疊體曝露至第一電漿。該第一電漿係由包含氮氣、氫氣、以及氟氣的第一氣體所產生。該方法包含在該電漿腔室中所執行的一第二電漿步驟中，將該膜堆疊體曝露至第二電漿。該第二電漿係由包含氟氣以及氧氣的第二氣體所產生。該第二電漿選擇性地蝕刻該等Si層。
在某些實施例中，一種用於處理半導體基板的方法包含將一半導體基板設置在一電漿工具的一電漿腔室中。該半導體基板包含一膜堆疊體，該膜堆疊體包含呈交替堆疊排列的Si層與含Ge層，該膜堆疊體具有至少二Si層以及至少二含Ge層。該方法包含在該電漿腔室中產生電漿。產生該電漿之步驟包含將包含含蝕刻劑氣體、鈍化觸發氣體、以及載氣的氣體注入到該電漿腔室中。該電漿包含蝕刻劑以及鈍化劑。該方法包含在該電漿腔室中將該膜堆疊體曝露至該電漿。該方法包含在經過一時間週期之後，終止將該含蝕刻劑氣體注入到該電漿腔室中，並且繼續將該鈍化觸發氣體注入到該電漿腔室中。
存在用於嘗試相對於另一材料而選擇性地蝕刻一材料的各種技術。在某些情況下，兩種材料的化學性質差異明顯，以允許使用對蝕刻其中一材料具有選擇性的電漿，而不擔心蝕刻另一材料。在其他情況下，因為材料的化學性質可能為相似或者可用的蝕刻製程可能受到其他因素所限制，所以為選擇性蝕刻決定適當的蝕刻方案係更加困難的。某些材料引起更困難的選擇性挑戰，其中期望蝕刻一材料並且幾乎不蝕刻另一材料。此種類型之選擇性蝕刻的習知製程可能無法實現一材料相對於另一材料的選擇性蝕刻，或者可能不符合製程要求，例如選擇性、蝕刻輪廓(例如局部均勻性及/或表面粗糙度)等等。
在形成作為半導體裝置(例如環繞式閘極(GAA，gate-all-around)裝置)之3D垂直結構中之通道區域的奈米線或奈米片時，可能會出現選擇性挑戰。形成此種奈米線可涉及在基層上形成膜堆疊體，該膜堆疊體包含排列成交替堆疊體的Si與Ge或Si-Ge(SiGe)層。此種製程的一部分可包括在位於矽層之相對端的膜堆疊體中蝕刻凹口或凹槽，並且同時將含Ge層的蝕刻降至最少，以露出後來使用作為導電裝置的含Ge層之端部。由於各種挑戰，包含在某種程度上存在於膜堆疊體之表面上的NOL及/或其他殘留物(例如反應性離子蝕刻殘留物)，習知蝕刻技術可能無法令人滿意。
例如，某些習知技術係採用單一蝕刻步驟，其係使用由三氟化氮(NF 3)(或另一蝕刻劑)以及氧(O 2)所產生的電漿，而不具有用於移除NOL的任何先前步驟。此電漿中的氟自由基可蝕刻Si層，而氧可與含Ge層中的Ge進行反應以在含Ge層上形成Ge氧化物(例如GeO 2)保護層。然而，在不具有用於移除或以其他方式改質NOL之任何先前步驟及/或不具有在蝕刻步驟之端部處之鈍化層之任何繼續形成的情況下，此種單一蝕刻步驟的蝕刻後結果結構通常顯示出沿著Si層與含Ge層之曝露表面之表面粗糙度的不可接受等級，此在某種程度上係因為蝕刻NOL所造成，並且由於鈍化劑(例如氧)的較短壽命(與蝕刻劑(例如氟)相比)而挖鑿(gouging)至Si層之蝕刻前緣(etch front)附近的含Ge層中。
作為另一範例，在執行電漿蝕刻而於膜堆疊體中形成凹口之前，某些習知技術係使用濕式或乾式製程來移除NOL。可使用稀釋的氟化氫(HF)酸或化學氧化物移除製程來處理膜堆疊體。然而，移除位在Si層與含Ge層兩者之表面之上的NOL，可能會降低用以相對於含Ge層而蝕刻Si層的後續凹口電漿蝕刻製程(例如使用NF 3與O 2)之選擇性。又，這些原生氧化物移除製程係在與用以執行凹口電漿蝕刻之工具分開的工具中執行，而增加整合加工製程的時間與成本。
作為另一範例，在使用由NF 3(或另一蝕刻劑)與氧(O 2)所產生之電漿的蝕刻步驟中，當終止電漿蝕刻製程時，習知技術係實質上同時終止含蝕刻劑氣體(例如NF 3)與鈍化觸發氣體(例如O 2)(即，造成鈍化反應物存在於所產生之電漿中以使鈍化層形成在含Ge層之曝露表面上的氣體)兩者的流動。然而，電漿中的蝕刻劑(例如氟原子)具有比電漿中之鈍化反應物(例如氧原子)更長的壽命，而使鈍化反應物消耗得比蝕刻劑更快。在一範例中(儘管特定數值可取決於種種因素)，氧鈍化反應物在零點幾秒之後失效，而氟蝕刻劑在約2到約5秒之後或可能更久之後失效。此種特性意謂著，在幾乎沒有鈍化反應物存在以於含Ge層之曝露表面上形成鈍化層、或保護層的情況下，膜堆疊體將繼續被曝露至蝕刻劑經過一時間週期，而不期望地使蝕刻劑蝕刻含Ge層的部分。電漿工具之電漿腔室的立即吹掃不足以解決此種問題，此至少係因為相對冗長的機械吹掃製程未足夠快地移除蝕刻劑以考量鈍化反應物與蝕刻劑之不同壽命所致。
較長的蝕刻劑壽命可能會導致用以蝕刻Si層而不蝕刻含Ge層之電漿的選擇性降低或完全喪失。因此，可能會在交替膜堆疊體中之含Ge層和其相鄰之Si層的介面附近之區域中的蝕刻前緣處發生含Ge層的所謂『挖鑿』，並且發生Si層的過度蝕刻。挖鑿尤其可能存在於蝕刻前緣處(最近曝露至蝕刻劑之含Ge層的區域)，此係因為含Ge層的這些區域經歷過對鈍化反應物的降低曝露或者未經歷過對鈍化反應物的曝露所致。再者，包含在膜堆疊體中之含Ge層和其相鄰之Si層的介面附近之區域處，在蝕刻前緣處之含Ge層的此種挖鑿可能導致含Ge層具有不佳的局部均勻性以及不期望的厚度損失。
以下所述之實施例提供各種選擇性蝕刻方法。例如，實施例可用於選擇性地蝕刻基板之膜堆疊體(其例如包含呈交替堆疊排列的Si層與含Ge層)的部分。可能期望在Si層的邊緣部分中選擇性地蝕刻凹口或凹槽(或可能完全移除Si層)，以形成含Ge層的奈米線。
某些實施例使用二步驟電漿製程，以在包含呈交替堆疊排列之Si層與含Ge層的膜堆疊體中形成凹口。在蝕刻前第一步驟(例如表面改質步驟)中，將包含膜堆疊體的基板曝露至第一電漿，第一電漿可實質上移除或以其他方式化學修改位在Si層之曝露表面之上的阻障層(例如NOL)並且使鈍化層(例如Ge氮化物或Ge氮氧化物鈍化層)形成於含Ge層的曝露表面上。在第二步驟中，將如在表面改質步驟中所改質的基板曝露至第二電漿，以選擇性地蝕刻Si層的邊緣部分，鈍化層在曝露至第二電漿期間抑制含Ge層的蝕刻。可在電漿工具的電漿腔室中原位( in situ)執行二步驟電漿製程。
某些實施例在終止鈍化觸發氣體(例如O 2)的注入(流動)之前，終止含蝕刻劑氣體(例如NF 3)到電漿腔室中的注入(流動)，以當所產生之電漿中的蝕刻劑(例如氟原子)失效時，允許所產生之電漿中的鈍化反應物(例如氧原子)繼續在含Ge層的曝露表面上形成鈍化層。
依照某些實施例，圖1A-1F例示在用於處理基板102之示範製程100期間之示範基板102的橫剖面圖。製程100可包含用以改質基板102之某些表面的蝕刻前第一電漿製程以及用以蝕刻基板102之膜堆疊體之某些層之部分的第二電漿製程，以在執行製程100之後產生具有凹入(indented)膜堆疊體的基板102。
如圖1A所示，基板102為半導體基板，其包含配置在基層106上的膜堆疊體104。膜堆疊體104包含呈交替堆疊排列的Si層108與含Ge層110。膜堆疊體104可具有任何合適的形狀，並且包含任何合適數量的層。作為範例，Si層108以及含Ge層110每一者的垂直厚度可為約10 nm到約25 nm，而作為特定範例，可為約10 nm或約20 nm。Si層108可具有相同的厚度或者可相對於彼此而在厚度上進行變化，含Ge層110可具有相同的厚度或者可相對於彼此而在厚度上進行變化，以及Si層108與含Ge層110可具有相同的厚度或者可相對於彼此而在厚度上進行變化。在一範例中，Si層108與含Ge層110皆具有實質上相同的厚度。
例如，Si層108的材料可為純Si或Si氮化物(SiN)。在某些實施例中，所有的Si層108包含相同材料；然而，若期望的話，Si層108可包含不同材料。
例如，含Ge層110的材料可為純Ge或SiGe合金。作為一特定範例，針對一已知應用的期望蝕刻特性或針對在某種程度上使用製程100所形成之一結果半導體裝置的期望性能，含Ge層110可包含按照適當比例(例如Si 0.7Ge 0.3、Si 0.75Ge 0.25等等)的SiGe合金(混合物)。在某些實施例中，所有的含Ge層110包含相同材料；然而，若期望的話，含Ge層110可包含不同材料。
基層106可為任何合適的材料，並且在一範例中，包含Ge或SiGe合金。在一特定範例中，藉由在基層106的頂部上成長Si(例如Si層108)與Ge或SiGe(例如含Ge層110)的交替異質磊晶層以形成膜堆疊體104。
可選的硬遮罩112可被包含在膜堆疊體104的頂部上。例如，於在先的蝕刻製程中，硬遮罩112可已被用於形成膜堆疊體104的結構。在某些實施例中，硬遮罩112為SiN，但可包含任何合適的材料。
阻障層114係形成在膜堆疊體104(包含硬遮罩112)之上，並且在本範例中，形成在基層106之上。阻障層114可能係因為應用在基板102上或應用在基板102之其他處理上的先前加工製程(例如反應性離子蝕刻)所產生。作為特定範例，阻障層114可包含NOL、反應性離子蝕刻殘留物、或兩者。NOL可為例如約1 nm到約2.0 nm厚的SiO 2(或其他合適材料)之薄層，例如當基板102在處理工具之間傳遞並曝露至含有O 2與H 2O的環境空氣時，其形成在基板102的表面上。舉例而言，基層106、Si層108、含Ge層110、以及硬遮罩112的表面可與環境空氣交互作用，此可在這些表面產生阻障層114。作為另一範例，基層106、Si層108、含Ge層110、以及硬遮罩112的表面可包含因為先前反應性離子蝕刻步驟所產生的殘留物。
阻障層114可具有與位在阻障層114下方之層不同的蝕刻特性。雖然顯示在膜堆疊體104(包含硬遮罩112)以及基層106之上具有大致均勻的覆蓋，但阻障層114可或可不具有均勻的覆蓋。
如圖式所例示，當從橫剖面視角觀看時，膜堆疊體104中的每一個層具有位在相對端的一對曝露表面。亦即，每一Si層108具有(相對)曝露表面116，而每一含Ge層110具有(相對)曝露表面118。此外，在圖1A所例示的情況中，由於基板102包含阻障層114，所以Si層108的曝露表面116與含Ge層110的曝露表面118包含阻障層114。
如圖1B所例示，在製程100的電漿步驟120中，將基板102曝露至電漿122，以對Si層108的曝露表面116以及含Ge層110的曝露表面118進行改質。電漿步驟120亦可被稱為表面改質步驟。電漿步驟120可在電漿工具的電漿腔室123中加以執行。該電漿工具可為任何合適類型的電漿工具，包括電容耦合電漿(CCP，capacitively-coupled plasma)工具、感應耦合電漿(ICP，inductively-coupled plasma)工具、表面波電漿(SWP，surface wave plasma)工具、電子迴旋共振(ECR，electron cyclotron resonance)電漿工具等等。在下文中乃就圖8來說明一示範電漿工具。
在某些實施例中，對Si層108的曝露表面116進行改質包含從曝露表面116移除所有或一部分的阻障層114。例如，對Si層108的曝露表面116進行改質可包含從曝露表面116移除或減少阻障層114的厚度。此外或替代地，對Si層108的曝露表面116進行改質可包含使位在曝露表面116的阻障層114化學轉換成更易於在後續蝕刻步驟(例如以下參考圖1D所述的蝕刻步驟)中被蝕刻的形式。
在某些實施例中，對含Ge層110的曝露表面118進行改質包含在曝露表面118上形成鈍化層124。電漿122可藉由移除並且取代或以其他方式改質曝露表面118上之阻障層114的部分而使鈍化層124形成在含Ge層110的曝露表面118上。例如，形成鈍化層124可包含從含Ge層110的曝露表面118移除阻障層114(或減少在該曝露表面上之阻障層114的厚度)並且對結果曝露表面118進行改質以包含鈍化層124。例如當基層106為純Ge或包含Ge(例如SiGe基層106)時，鈍化層124亦可形成在基層106的曝露表面上。
雖然鈍化層124可具有任何合適的厚度，但在某些實施例中，鈍化層係相對地薄，例如2 nm或更小。鈍化層124可例如為單層(monolayer)。在某些實施例中，鈍化層124包含氮，例如Ge氮化物(如Ge 3N 4)、或Ge氮氧化物(GeON)。
因此，與可使用乾式或濕式蝕刻製程從Si層108之曝露表面116和含Ge層110之曝露表面118兩者剝除阻障層114而留下不具有保護蝕刻停止層之含Ge層110之曝露表面118並因此犧牲在後續蝕刻步驟(例如以下參考圖1D所述的蝕刻步驟)中對含Ge層110之選擇性的某些習知技術相比，電漿步驟120係使用電漿122來改質(且可能移除)位在Si層108之曝露表面116的阻障層114，並且同時亦在含Ge層110之曝露表面118形成鈍化層124。再者，與可使用乾式或濕式蝕刻製程剝除阻障層114的習知技術相比，電漿步驟120可在用以執行後續蝕刻步驟(例如以下參考圖1D所述的蝕刻步驟)的同一電漿工具中加以執行。
電漿122可包含氟劑126(例如原子氟)、氫劑128(例如原子氫)、以及氮劑130(例如原子氮)。氟劑126可作為用於移除或以其他方式改質某些或所有阻障層114的蝕刻劑。氫劑128可作為還原劑，以在氟劑126存在的情況下促進阻障層114的分解。再者，若適用的話，根據用以產生電漿122的氣體，氫劑128可進一步使氟與氮的某些化合物分解，以產生氟劑126與氮劑130。電漿122中的氮劑130係與位在含Ge層110之曝露表面118的Ge進行反應，以在曝露表面118形成氮化物(例如，Ge氮化物，Ge 3N 4；或Ge氮氧化物，GeON)鈍化層124。例如，在電漿122中所產生的原子氮(N)可與位在含Ge層110之曝露表面118(以及基層106之曝露表面)的Ge分子進行反應，以在含Ge層110的曝露表面118上(以及在基層106的曝露表面上)形成鈍化層124(例如氮化物層)。
當在電漿腔室123中於適當條件下進行處理時，含有氟劑126、氫劑128、以及氮劑130的電漿122可產生化學反應性中性粒子，例如N、H、NH、NH 2、F、F 2、HF、及/或NH 3，其與位在Si層108之曝露表面116以及含Ge層110之曝露表面118的阻障層114交互作用。此交互作用可減少或移除位在Si層108之曝露表面116以及含Ge層110之曝露表面118的阻障層114。例如，此交互作用可對位在Si層108之曝露表面116的阻障層114進行化學改質以使其更易於在後續蝕刻步驟中被蝕刻。作為另一範例，此交互作用可藉由薄化或完全移除位在曝露表面116的阻障層114而對位在Si層108之曝露表面116的阻障層114進行改質。再者，此交互作用可減少或移除位在含Ge層110之曝露表面118的阻障層114，並且在曝露表面118形成鈍化層124。鈍化層124可包含未被在電漿步驟120之電漿122所移除的阻障層114的部分。
在某些實施例中，電漿122係由包含氟氣、氮氣、以及氫氣的氣體所產生。作為範例，用以產生電漿122的氟氣可包括NF 3、六氟化硫(SF 6)、或四氟化碳(CF 4)。再者，雖然係描述氟，但可使用其他鹵素來作為蝕刻劑。
作為一特定範例，用以產生電漿122的氣體可包括NF 3、N 2、以及H 2的合適組合。作為另一特定範例，氣體可包含NF 3、氨(NH 3)、以及N 2。在某些實施例中，N 2可被例如氬(Ar)或氪(Kr)的鈍氣(noble gas)所取代，或者此種鈍氣可與N 2結合使用。作為特定範例，用以產生電漿122的氣體/氣體組合可包括N 2/H 2/NF 3、N 2/NH 3/NF 3、Ar/NH 3/NF 3、N 2/H 2/Ar/NF 3、或N 2/H 2/NH 3/NF 3。
在其中用以產生電漿122之氣體包含NF 3以及H 2的一範例中，NF 3與H 2的比例可為一適當的考慮因素。合適的比例(或比例之範圍)可取決於種種因素，包括其他電漿製程參數以及含Ge層110中之Ge的濃度。NF 3與H 2之比例的示範範圍可包含從NF 3：H 2=1：1.2到NF 3：H 2=1：3。NF 3與N 2之比例的示範範圍可包含從NF 3：N 2=1：2到NF 3：N 2=1：8。
用於產生電漿122的其他電漿製程參數包括氣體流率、壓力、電漿源功率、電漿偏壓功率、時間、以及溫度。可以任何合適的流率來提供用於形成電漿122的氣體。在各種實施例中，氣體流率為：NF 3= 20標準立方公分/分鐘(sccm)-50 sccm、H 2= 40 sccm-100 sccm、N 2= 50 sccm-300 sccm。在某些實施例中，電漿步驟120可以中等壓力(例如約100 mTorr至約500 mTorr，且在一範例中，約350 mTorr)並且以中等源功率(例如約50 W至約500 W，且在一範例中，約200 W)加以執行，而不具有任何偏壓功率。電漿步驟120的曝露時間可為任何合適的時間。在某些實施例中，曝露時間可短至約五秒或更短。在某些實施例中，曝露時間為約十五秒。在某些實施例中，電漿步驟120係在大約-20℃至大約40℃之基板102的溫度下執行，以及在一範例中，係在約0℃下執行。吾人應理解，在此所提供的特定數值與範圍係僅為了示範目的。
電漿步驟120的一示範參數組包含：壓力350 mTorr；源功率(感應耦合電漿)200 W；偏壓功率0 W；晶圓處理溫度0℃；以及分別40 sccm、80 sccm、及250 sccm的NF 3、H 2、及N 2流率。
如圖1C所示，可對電漿腔室123進行吹掃，此可從電漿腔室123實質上移除在先的氣體以及相關聯的藥劑(例如氟劑126、氫劑128、以及氮劑130)，以減少或消除這些氣體或藥劑對電漿腔室123中的後續電漿步驟的干擾。
圖1D-1E例示製程100的電漿步驟132a與132b，統稱為電漿步驟132。在某些實施例中，電漿步驟132為等向性蝕刻製程。如圖1D所例示，在電漿步驟132a中，將基板102曝露至電漿134以蝕刻膜堆疊體104的部分。例如，可將基板102曝露至電漿134以在膜堆疊體104中形成凹口136或凹槽，並且相對於相鄰之含Ge層110而移除Si層108的相對端部。在基板102曝露至電漿134之期間，含Ge層110之曝露表面118上(且在本範例中，在基層106上)的鈍化層124抑制含Ge層110的蝕刻(以及基層106的蝕刻)。換言之，至少在某種程度上因為含Ge層110之曝露表面118上(以及基層106之曝露表面上)之鈍化層124的存在，電漿134選擇性地蝕刻Si層108。
電漿134包含蝕刻劑以及鈍化劑。在某些實施例中，電漿的蝕刻劑包括氟劑126，而鈍化劑包括氧劑140。例如，氟劑126可包括原子氟，而氧劑140可包括原子氧。電漿134可由包含含蝕刻劑氣體(例如含氟氣體)、鈍化觸發氣體(例如含氧氣體)、以及(在某些實施例中)載氣(例如N 2)的氣體所產生。舉例而言，電漿134可由包含NF X、O Y、以及N 2的氣體所產生，且在一特定範例中，可由包含NF 3、O 2(或二氧化碳(CO 2))、以及N 2的氣體所產生。一般而言，氟劑126係作為用於蝕刻Si層108的蝕刻劑。雖然係描述氟，但若適當的話，可使用其他蝕刻劑。作為特定範例，用以產生電漿134的氣體/氣體組合(其中N 2係作為惰性載氣)可包括：NF 3/O 2/N 2、SF 6/O 2/N 2、CF 4/O 2/N 2、NF 3/SF 6/O 2/N 2、NF 3/CF 4/O 2/N 2、或SF 6/CF 4/O 2/N 2。
當電漿134選擇性地蝕刻Si層108時，露出含Ge層110的額外表面138，且電漿134可在額外表面138上形成鈍化層124。舉例來說，形成在額外表面138上的鈍化層124係因為電漿134中的氧(例如氧劑140)所產生的氧化物鈍化層。換言之，當在含Ge層110上方、下方、及/或之間蝕刻Si層108時，鈍化層124進一步形成在含Ge層110的新曝露表面(例如額外表面138)之上。位在額外表面138的鈍化層124抑制位在額外表面138之含Ge層110的蝕刻，並且位在含Ge層110之曝露表面118的鈍化層124繼續抑制位在曝露表面118之含Ge層110的蝕刻。在某些實施例中，鈍化層124的部分包含Ge氮化物或氮氧化物鈍化層(例如位在曝露表面118處)以及鈍化層124的部分包含氧化物鈍化層(例如位在額外表面138處)。
用於產生電漿134的其他製程參數包括氣體流率、壓力、電漿源功率、電漿偏壓功率、時間、以及溫度。可以任何合適的流率來提供用於形成電漿134的氣體。在某些實施例中，蝕刻劑來源氣體流率為NF 3= 50 sccm-300 sccm以及O 2= 75 sccm-450 sccm，以及NF 3：O 2比例為一適當的考慮因素並且在1：1.27至1：3 sccm範圍內。在某些實施例中，電漿步驟132a可以約100 mTorr至約500 mTorr(且在一範例中，約350 mTorr)的中間壓力並且以約100 W至約400 W(且在一範例中，約200 W)的中間源功率加以執行。電漿步驟132a的曝露時間可為任何合適的時間。在某些實施例中，曝露時間可短至約五秒或更短。在某些實施例中，曝露時間為約十五秒。在某些實施例中，電漿步驟132a係在大約-20℃至大約40℃之基板102的溫度下執行，以及在一範例中，係在約0℃下執行。吾人應理解，在此所提供的特定數值與範圍係僅為了示範目的。
電漿步驟132a的一示範參數組包含：壓力350 mTorr；源功率(感應耦合電漿)200 W；偏壓功率0 W；晶圓處理溫度0℃；以及分別200 sccm、300 sccm、及500 sccm的NF 3、O 2、及N 2流率。
如圖1E所例示，在電漿步驟132b中，終止含蝕刻劑氣體(例如含氟氣體)到電漿腔室123中的注入(流動)，並且同時繼續鈍化觸發氣體(例如含O 2氣體)到電漿腔室123中的注入(流動)，以造成電漿134'的產生。如上所述，電漿134'中的蝕刻劑(例如氟劑126)具有比鈍化反應物(例如氧劑140)更長的壽命。終止含蝕刻劑氣體(例如含氟氣體)到電漿腔室123中的注入/流動並且同時繼續使鈍化觸發氣體(例如含氧氣體)注入/流動到電漿腔室123中，以當電漿134'中的蝕刻劑(例如氟劑126)失效時(正當額外表面138因為即將失效之蝕刻劑的存在而被繼續曝露時)允許鈍化層124繼續形成在含Ge層110的曝露表面118與額外表面138上。亦即，在基板102曝露至電漿134'期間，當電漿134'中的蝕刻劑(例如氟劑126)失效時，含Ge層110之曝露表面118與額外表面138上(且在所例示之範例中，在基層106上)的鈍化層124抑制含Ge層110的蝕刻(且在所例示之範例中，抑制基層106的蝕刻)。
將電漿步驟132b中的電漿134標記為電漿134'，以表示在電漿步驟132b期間，電漿134'的內容在終止注入含蝕刻劑氣體(例如NF 3)以及電漿134'中之蝕刻劑(例如氟原子)持續失效之後改變。在某些實施例中，除了終止含蝕刻劑氣體(例如含氟氣體)的注入之外，用於產生電漿134'的製程條件係與上述用於產生電漿134的製程條件相似。若適當的話，本揭露內容考慮使用其他製程條件。
本揭露內容考慮執行電漿步驟132b經過任何合適的時間週期，因為據信產生鈍化層124的任何額外時間將改善藉由製程100所形成之結構的結果輪廓。增加的時間週期可產生日益改善的蝕刻輪廓；然而，較長的時間週期亦會影響使用基板102作為整合製程之部分以形成裝置的總處理時間。已發現5到30秒會明顯改善膜堆疊體104的蝕刻輪廓，但本揭露內容並不限於此時間週期範圍。
圖1F例示在電漿步驟120與132之後的基板102。在圖1F所例示的情況中，膜堆疊體104包含凹口136(其中，兩個範例被標記)。再者，因為凹口136的形成，所以可形成含Ge層110的曝露端141(其中，一個範例被標記)。
圖1F顯示結果基板102的某些量測，例如曝露端間距142以及蝕刻寬度144。舉例而言，藉由量測從膜堆疊體104之第一側上之第一曝露表面116到膜堆疊體104之第二側上之相對第二曝露表面116的各Si層108，曝露端間距142顯示Si層108的剩餘寬度(按照此橫剖面)。在某些實施例中，曝露端間距142可小於20 nm，且在一特定實施例中，介於2 nm與20 nm之間。曝露端間距亦可指在蝕刻前的曝露端之間距。蝕刻寬度144可量測有多少特定Si層108係從該特定Si層108的一端被移除。換言之，蝕刻寬度144可量測Si層108之凹口136的量。在某些實施例中，蝕刻寬度144為約5 nm到約15 nm。然而，根據一已知應用，曝露端間距142以及蝕刻寬度144可在這些範圍之外。
可在基板102上執行後續處理。例如，可將電漿步驟120與132併入到用以將含Ge層110形成為用於半導體裝置(例如GAA裝置)之通道區域之相應奈米線的製程中。在此種裝置中，後續處理可包含以絕緣體來填充凹口136、移除Si層108的剩餘部分、在含Ge層110的周圍設置閘極氧化物、以及其他相關聯的步驟(僅為了示範目的而提供所有這些步驟)。在此種裝置中，含Ge層110的曝露端141可作為對形成在膜堆疊體104之區域中之通道區域的導電接點。
在圖1A-1F的範例中，電漿步驟120與132係在同一電漿工具的同一電漿腔室中加以執行，而不從該電漿工具移除基板102。然而，電漿步驟120與132可視情況而在同一或不同電漿工具中加以執行。再者，雖然製程100被描述成包含吹掃步驟(例如，如圖1C所示)，但若適當的話，可省略吹掃步驟。
製程100可提供一或更多技術優點。在某些實施例中，製程100的表面改質步驟(電漿步驟120)係對位在Si層108之曝露表面116以及含Ge層110之曝露表面118的阻障層114進行改質，此可於用以在膜堆疊體104中形成凹口136的後續蝕刻步驟之後，在膜堆疊體104中產生改善的表面粗糙度與局部均勻性。舉例而言，相對於習知技術(例如不在執行膜堆疊體(像係膜堆疊體104)的凹口蝕刻之前移除NOL而僅執行單一電漿蝕刻(例如使用含氟與氧電漿，如NF 3與O 2)以移除NOL並且在膜堆疊體中蝕刻凹口之習知技術)，與凹口136接壤之層的邊緣輪廓顯示改善的表面粗糙度與局部均勻性。改善表面粗糙度與局部均勻性可改善使用圖1F之基板102所形成之結果裝置中的通道遷移率(channel mobility)。
在某些實施例中，儘管移除或以其他方式改質阻障層114，但與僅從整個膜堆疊體(使用濕式或乾式蝕刻)移除阻障層(例如NOL)而以用於在膜堆疊體中蝕刻凹口之後續步驟中的期望選擇性為代價的習知技術相比，製程100的表面改質步驟在含Ge層110的曝露表面118上形成鈍化層124。在用於在膜堆疊體104中蝕刻凹口的後續蝕刻製程中，鈍化層124抑制含Ge層110之曝露表面118的蝕刻，從而提供在後續蝕刻製程中對含Ge層110的期望選擇性。再者，在某些實施例中，表面改質步驟以及後續蝕刻製程可在電漿工具的同一電漿腔室中加以執行，以原位進行製程100。
本揭露內容考慮在具有或不具有電漿步驟132b的情況下執行製程100。執行電漿步驟132b可提供一或更多技術優點。在終止鈍化觸發氣體(例如O 2)到電漿腔室123中的注入(流動)之前，終止含蝕刻劑氣體(例如NF 3)到電漿腔室123中的注入(流動)，以當電漿134'中的蝕刻劑(例如氟原子)失效時，允許所產生之電漿(電漿134')中的鈍化反應物(例如氧原子)繼續在含Ge層110的曝露表面118與額外表面138上形成鈍化層124。根據所使用的時間週期，此技術減少或消除在曝露表面118與額外表面138上不形成鈍化層124之情況下含Ge層110之曝露表面118與額外表面138曝露至電漿134'中之蝕刻劑(例如氟原子)的機會。
當電漿134'中的蝕刻劑(例如氟原子)失效時，鈍化層124的繼續形成維持了用以蝕刻Si層108而不蝕刻含Ge層110之電漿134/134'的選擇性。此外，此維持之選擇性可減少或消除在膜堆疊體104中之含Ge層110和其相鄰之Si層108的介面附近之區域中的蝕刻前緣處之含Ge層110的『挖鑿』、以及Si層108的過度蝕刻。例如，在含Ge層110之額外表面138上之鈍化層124的繼續形成，尤其當這些額外表面138在終止蝕刻劑氣體的流動之後但在電漿134'中的蝕刻劑失效之前被繼續露出時，可減少或消除在蝕刻前緣處之含Ge層110的蝕刻。再者，維持用以蝕刻Si之電漿134'的選擇性以及減少或消除在蝕刻前緣處之含Ge層的此種挖鑿，係藉由提供更均勻的含Ge層110之厚度而改善了含Ge層110的局部均勻性。
依照某些實施例，圖2A-2C例示在用於處理基板102之示範製程200期間之示範基板102的橫剖面圖。製程200例示可在不執行電漿步驟120的情況下執行圖1E的電漿步驟132b。製程200可起始於與參考圖1A所例示及所述者相似的基板102，其細節不被重述但藉由參照方式加以合併。
如圖2A所例示，對阻障層114進行蝕刻，以從Si層108的曝露表面116、從含Ge層110的曝露表面118、以及從基板106與硬遮罩112的曝露表面移除某些或所有阻障層114。可使用任何合適的製程(包括任何合適的濕式蝕刻或乾式蝕刻製程)來移除阻障層114。在某些實施例中，使用稀釋的HF酸或化學氧化物移除製程來處理基板102，以移除某些或所有阻障層114。用以蝕刻阻障層114的製程可或可不移除某些或所有阻障層114，但為了本範例之目的，硬遮罩112係顯示未被移除或被以其他方式蝕刻。在執行以下參考圖2B所述之蝕刻製程之前移除阻障層114係可選的。
圖2B-2C分別例示與圖1D及1E之電漿步驟132a及132b類似的電漿步驟132a及132b。因此，細節不被重述但藉由參照方式加以合併。因為在製程200中省略了電漿步驟120，所以全部的鈍化層124(在含Ge層110之曝露表面118與額外表面138兩者上)可為氧化物鈍化層。
在圖2C之後，製程200可產生與圖1F所例示之基板102相似的結構。因此，圖1F的細節不被重述但藉由參照方式加以合併。吾人將理解，執行圖2A之阻障層移除製程而不執行圖1B之電漿步驟120，可造成結果基板102的某些差異。
依照某些實施例，圖3例示示範氣流時間軸300。尤其，氣流時間軸300顯示用於製程100之範例之氣流的啟動與終止。氣流亦可被稱為氣體注入。為了本範例之目的，將假設用以形成電漿122的氣體包含NF 3、H 2、以及N 2，且用以形成電漿134的氣體包含NF 3、O 2、以及N 2。如本揭露內容中之其他地方所述，可使用其他氣體。雖然氣流係顯示為在一時間週期(在圖3中，縮寫為TP 1、TP 2等等)開始時的同一時刻啟動，但若適當的話，氣流啟動時間可進行變化。再者，雖然氣流係顯示為在一時間週期(若適用的話)結束時終止，但若適當的話，氣流可在一時間週期結束之前終止。
在所例示之範例中，氣流302係對應於NF 3氣體，氣流304係對應於N 2，氣流306係對應於H 2氣體，以及氣流308係對應於O 2氣體。氣流302、304、以及306在時間週期TP 1期間(對應於電漿步驟120)係活躍的，以促進電漿122的產生。氣流302、304、以及306係在時間週期TP 1結束/時間週期TP 2開始時被終止，並且在時間週期TP 2期間吹掃電漿腔室123。氣流302、304、以及308在時間週期TP 3期間(對應於電漿步驟132a)係活躍的，以促進電漿134的產生。氣流302係在時間週期TP 3結束/時間週期TP 4開始時被終止，而氣流304與308在時間週期TP 4整個期間持續活躍以促進電漿134'的產生。時間週期TP 4係對應於電漿步驟132b。
依照某些實施例，圖4例示用於處理基板102的示範方法400。方法400起始於步驟402。在步驟404，接收基板102。基板102可包含膜堆疊體104，該膜堆疊體可包含交替的Si層108與含Ge層110(例如，如圖1A所例示)。
在步驟406，於第一電漿步驟(例如電漿步驟120)中，藉由將基板102的曝露表面(例如包含Si層108的曝露表面116以及含Ge層110的曝露表面118)曝露至電漿122，以對該等曝露表面進行改質。在某些實施例中，電漿122包含氟、氮、以及氫。對該等曝露表面進行改質可包含，在步驟406a，從Si層108的曝露表面116移除阻障層114的至少一部分或者對阻障層114的至少一部分進行化學改質，以及在步驟406b，於曝露表面118上形成鈍化層124。形成鈍化層124可包含從含Ge層110的曝露表面118移除阻障層114並且對含Ge層110的結果曝露表面118進行改質以包含鈍化層124。在某些實施例中，在步驟406與步驟408之間吹掃電漿腔室123。
在步驟408，於第二電漿步驟(例如電漿步驟132)中，使用電漿134來蝕刻Si層108，以在膜堆疊體104中之相對於相鄰之含Ge層110的Si層108處形成凹口136。鈍化層124抑制含Ge層110的蝕刻。在某些實施例中，電漿134包含氟以及氧。作為一特定範例，第二電漿可由包含NF 3、O 2、以及(在某些實施例中)N 2的氣體所產生。在某些實施例中，步驟408為等向性蝕刻製程。
在某些實施例中，步驟408包含步驟408a以及步驟408b。在步驟408a，產生電漿134。產生電漿134包含將含蝕刻劑氣體(例如含氟氣體，如NF 3)、鈍化觸發氣體(例如O 2)、以及(在某些實施例中)載氣(例如N 2)注入到電漿腔室123中，且電漿134包含蝕刻劑(例如氟劑126)以及鈍化劑(例如氧劑140)。在步驟408b，在經過一時間週期之後，終止含蝕刻劑氣體(例如含氟氣體，如NF 3)的注入，並且使鈍化觸發氣體(例如O 2)、以及(在某些實施例中)載氣(例如N 2)的注入繼續經過一額外時間週期。
在步驟410，執行額外加工步驟。以上參考圖1F所述之可能額外處理步驟的討論係藉由參照方式加以合併。例如，在某些實施例中，將步驟406與408併入到用以將含Ge層110形成為用於半導體裝置(例如GAA裝置)之通道區域之相應奈米線的製程中。在步驟412，結束方法400。
依照某些實施例，圖5例示用於處理基板102的示範方法500。方法500起始於步驟502。在步驟504，將基板102設置在電漿腔室123中。基板102可包含膜堆疊體104，該膜堆疊體包含呈交替堆疊排列的Si層108與含Ge層110(例如，如圖1A所示)。
在步驟506，於電漿腔室123中所執行的第一電漿步驟(例如電漿步驟120)中，將基板102(包含膜堆疊體104)曝露至電漿122。電漿122可由包含氟氣、氫氣、以及氮氣的氣體所產生。在某些實施例中，該等氣體包含NF 3、N 2、以及H 2。
在步驟508，執行電漿腔室123的吹掃。
在步驟510，於電漿腔室123中所執行的第二電漿步驟(例如電漿步驟132a)中，將半導體基板102(包含膜堆疊體104)曝露至電漿134。電漿134可由包含氟氣(例如NF 3)、氧氣(例如O 2)、以及(在某些實施例中)載氣(例如N 2)的氣體所產生。電漿134選擇性地蝕刻Si層108。步驟510可為等向性蝕刻製程。在某些實施例中，步驟510包含產生電漿134。產生電漿134包含將含蝕刻劑氣體(例如含氟氣體，如NF 3)、鈍化觸發氣體(例如O 2)、以及(在某些實施例中)載氣(例如N 2)注入到電漿腔室123中，且電漿134包含蝕刻劑(例如氟劑126)以及鈍化劑(例如氧劑140)。在步驟512，於電漿腔室123中所執行的第二電漿步驟(例如電漿步驟132b)中，在經過一時間週期之後，終止含蝕刻劑氣體到電漿腔室123中的注入，並且繼續鈍化觸發氣體以及(在某些實施例中)載氣到電漿腔室123中的注入。
在某些實施例中，於電漿腔室123中執行步驟506、510、以及512，而不從電漿腔室123移除基板102(例如，原位)。
在步驟514，執行額外加工步驟。以上參考圖4之步驟410所述之可能額外處理步驟的討論係藉由參照方式加以合併。在步驟516，結束方法500。
依照某些實施例，圖6例示用於處理基板102的示範方法600。方法600起始於步驟602。在步驟604，將基板102設置在電漿腔室123中。基板102可包含膜堆疊體104，該膜堆疊體包含呈交替堆疊排列的Si層108與含Ge層110(例如，如圖1A所示)。在某些實施例中，基板102包含位於膜堆疊體104(可能地，包含硬遮罩112)以及(在本範例中)基層106之上的阻障層114，且方法600可包含對阻障層114進行蝕刻(例如，以移除阻障層114)。如上所述，可使用任何合適的製程(包括任何合適的濕式蝕刻或乾式蝕刻製程)來移除阻障層114。在某些實施例中，步驟604的基板102可為在圖1D之電漿步驟132a之後的基板。
在步驟606，於電漿腔室123中產生電漿134。產生電漿134包含將包含含蝕刻劑氣體(例如含氟氣體，如NF 3)、鈍化觸發氣體(例如O 2)、以及(在某些實施例中)載氣(例如N 2)的氣體注入到電漿腔室123中。電漿134可包含蝕刻劑(例如氟劑126)以及鈍化劑(例如氧劑140)。在步驟608，將包含膜堆疊體104的基板102曝露至電漿腔室123中的電漿134。
在步驟610，在經過一時間週期之後，終止含蝕刻劑氣體到電漿腔室123中的注入，並且同時繼續含氧氣體以及(在某些實施例中)載氣到電漿腔室123中的注入，以產生電漿134'。終止含蝕刻劑氣體的注入並且同時繼續鈍化觸發氣體以及(在某些實施例中)載氣的注入，係繼續在含Ge層110的曝露表面118與額外表面138上形成鈍化層124，從而在蝕刻劑(例如氟劑126)於電漿腔室123中失效時，保護含Ge層110免於受到蝕刻。在某些實施例中，在終止將含蝕刻劑氣體注入到電漿腔室123中之後，繼續將含氧氣體以及(在某些實施例中)載氣注入到電漿腔室123中經過大於約一秒並且可能大於約五秒的時間。
在步驟612，執行額外加工步驟。以上參考圖4之步驟410所述之可能額外處理步驟的討論係藉由參照方式加以合併。在步驟614，結束方法600。
依照某些實施例，圖7例示包含具有凹陷交替膜堆疊體之基板的示範裝置700。裝置700的至少一部分可使用如在此所述的任何製程與方法加以形成。
裝置700包含基板702，該基板包含通道材料704(例如Ge或SiGe)以及閘極材料706(例如SiGe或Si)。通道材料704可對應於在製程100或製程200之後的某個時點的基板102的含Ge層110。裝置700可為如在此所顯示的GAA裝置或者可為任何其他裝置，例如鰭式場效電晶體(FinFET，fin field-effect transistor)。裝置700亦可包含隔離區域708。在某些實施例中，隔離區域708為淺溝渠隔離區(STI，shallow trench isolation)。
裝置700可藉由下列方式所加工：先形成凹陷交替膜堆疊體710(其可對應於在製程100或製程200(可能加上額外後續製程)之後的膜堆疊體104)，接著在凹陷交替膜堆疊體710之上沉積額外之閘極材料706。具體而言，裝置700可藉由交替之Si與Ge或SiGe層(其之後被圖案化並且垂直地凹陷而橫向地露出Ge或SiGe層)的異質磊晶成長加以形成。
在此所述之實施例的應用可有利地為5 nm節點、3 nm節點、或更低節點的最佳解決方案。例如，GAA裝置架構可適用於超過7 nm節點的縮放。GAA裝置架構可藉由將閘極圍繞於整個通道而非僅圍繞三個側邊，以解決在某些FinFET架構中所發現到的短通道效應。此可減少或消除在FinFET之閘極下方發生的漏電流，因而減少非有功功率(non-active power)損失。
依照某些實施例，圖8例示示範電漿工具800的方塊圖。雖然係例示與描述特定之電漿工具800，但可使用任何合適類型的電漿工具。例如，電漿工具800可用以執行電漿步驟120、132a、及/或132b。
電漿工具800包含電漿腔室123，於其中，使用電漿(例如電漿122、134、及/或134')來處理半導體基板(例如基板102)。電漿腔室123包含基板台802，該基板台係設置成在處理期間支撐基板102。例如，基板102可以圖1A或2A所示之狀態被設置在基板台802上。藉由透過噴淋頭804注入電漿(例如電漿122)，以在電漿腔室123內對Si層108的曝露表面116以及含Ge層的曝露表面118/額外表面138進行改質。藉由透過噴淋頭804注入電漿(例如電漿134/134')，以在電漿腔室123內選擇性地蝕刻Si層108。噴淋頭804可包含單一混合反應空腔以及一組出射孔，該單一混合反應空腔係以前驅物氣體、混合氣體、以及載氣加以填充，該等氣體混合以形成電漿122/134/134'，該組出射孔用以朝基板102分配電漿122/134/134'。
在某些實施例中，電漿腔室123包含耦接至真空管線808的真空幫浦806及/或以其他方式耦接至該真空幫浦以從電漿腔室123吹掃殘留氣體，並且亦可包含壓力系統及/或以其他方式耦接至該壓力系統以維持目標壓力。電漿腔室123可更包含機器工具，例如用以加熱基板102並且控制電漿腔室123內之溫度及/或基板102之溫度的加熱器810與溫度感測器812。
噴淋頭804可耦接至前驅物氣體管線814、混合氣體管線816、以及載氣管線818，透過該等管線來饋送注入到電漿腔室123中以產生電漿122、134、及134'的氣體。電漿工具800可包含流量控制器與感測器的系統以控制氣體流量(例如質量流率)。例如，電漿工具800可包含第一流量控制器820、第二流量控制器822、第三流量控制器824、真空幫浦806、加熱器810、溫度感測器812、電壓-電流(V-I)感測器826、以及基板感測器828、830、832、及834(828-834)。前驅物氣體管線814、混合氣體管線816、以及載氣管線818係分別耦接至第一、第二、及第三流量控制器820、822、及824並且受其所控制。
電漿工具800可包含控制器836以控制電漿步驟120、132a、及/或132b的各種方面。控制器836可以任何合適的方式加以實施。例如，控制器836可為或者包含一電腦或者一或更多可程式化IC，其經程式化以提供在此所述之功能性。在一特定範例中，一或更多處理器(例如微處理器、微控制器、中央處理單元等等)、可程式化邏輯裝置(例如複雜可程式化邏輯裝置、場可程式化閘極陣列等等)、及/或其他可程式化IC，係以軟體或其他程式化指令加以程式化，而對控制器836實施在此所述之功能性。軟體或其他程式化指令可被儲存在一或更多非暫態電腦可讀取媒體中，並且在藉由可程式化IC所執行時，使可程式化IC執行在此所述之操作。
例如電漿腔室123之加熱器810與溫度感測器812、以及在電漿腔室123外部之流量控制器820、822、及824、真空幫浦806、以及其他構件的機器構件，係耦接至控制器836並且受其所控制。
設備感測器量測設備參數，例如基板台802的溫度、加熱器810的電流、以及真空幫浦806的速度與溫度，並且提供信號以確保設備運作正常。製程感測器量測製程參數，例如製程溫度、製程壓力、電漿密度、氣體流率、以及氣體組成，並且提供信號以確保製程運作正常。來自設備感測器與製程感測器的數據在整個電漿步驟120、132a、及/或132b中不斷地向控制器836提供反饋。控制器836可即時做出調整，以使設備與製程保持在規範的中心附近。
控制器836接收來自感測器的數據，並且基於感測器數據來控制電漿腔室123的一或更多製程參數。控制器836可分析感測器所收集的數據、決定何時修改或結束電漿步驟120、132a、及/或132b的一或更多步驟、以及提供反饋以控制電漿腔室123之構件的製程參數。
控制器836可連接至V-I感測器826、以及基板感測器828-834，以在基板102曝露至電漿122/134/134'時監視這些電漿，而即時提供電漿狀態並且可選地提供組成與厚度數據。控制器836可在使用電漿122/134/134'來選擇性地蝕刻基板102時，使用此種反饋數據來不斷地調整電漿步驟120、132a、及/或132b，並且例如當目標凹口(例如蝕刻寬度144)達成時停止電漿步驟120、132a、及/或132b。具體而言，控制器836可接收來自基板感測器828-834、以及溫度感測器812的量測數據，且控制器836可將控制信號傳送至第一、第二、及第三流量控制器820、822、及824，並傳送至真空幫浦806以及加熱器810。
控制器836可接收來自基板感測器828-834之在跨越基板102之多點處所取得的量測或度量數據，而原位且即時量測鈍化層124(由基板102對電漿122/134/134'之曝露所形成)的製程均勻性和厚度及組成、曝露端間距142、及/或目標凹口(例如蝕刻寬度144)。例如，多基板電漿工具中的多個跨基板(across-substrate)感測器可用以從基板102的頂部到底部以及從基板102的中心到邊緣，監視並調校基板102的這些特性。
基板感測器828-834可耦接至電漿腔室123及/或設置在其內，以監視基板102、電漿工具800及/或電漿步驟120、132a、及/或132b的參數。基板感測器828-834可包括光學感測器(例如相機、雷射、光、反射儀、光譜儀、橢圓偏光儀等等)、電容感測器、超音波感測器、氣體感測器、或其他感測器。例如，一或更多光學感測器可即時(在電漿步驟120、132a、及/或132b期間)量測位在含Ge層110之曝露表面118/額外表面138和基層106之表面(例如正在形成鈍化層124的地方)的材料之厚度與折射率、曝露端間距142、及/或蝕刻寬度144(或另一合適的量測值)。作為另一範例，光譜儀可即時(在電漿步驟120、132a、及/或132b期間)量測位在半導體裝置102之這些位置的材料之膜厚度。在又另一實施例中，殘留氣體分析儀(RGA，residual gas analyzer)可即時(在電漿步驟120、132a、及/或132b期間)偵測前驅物分解以進行即時化學反應完成偵測。
控制器836可接收基於電漿參數(例如壓力、溫度、RF源功率、RF偏壓功率、RF波形(例如連續波RF、脈衝RF、方形脈衝、鋸齒形脈衝等等)、蝕刻時間、以及氣體之組成與流率)的使用者輸入製程參數(包括例如蝕刻速率、正形性(conformality)、(膜堆疊體104的)輪廓、以及(例如鈍化層124的)沉積速率)， 而有利地允許使用者調校電漿以滿足目標局部臨界尺寸均勻性。
基於來自基板感測器828-834的數據以及使用者規定之製程參數，控制器836對溫度感測器812以及加熱器810產生控制信號，以調整電漿腔室123內及/或基板102上的熱量。當加熱器810加熱電漿腔室123時，控制器836持續或週期性地監視溫度感測器812以追蹤電漿腔室123及/或基板102的溫度，並且將控制信號傳送至加熱器810以維持電漿腔室123中及/或基板102上的溫度。一旦控制器836基於來自溫度感測器812的數據而判定已達到電漿腔室123及/或基板102的目標溫度，控制器836即產生信號以啟動第一、第二、及第三流量控制器820、822、及824，並且基於使用者輸入製程參數，向第一、第二、及第三流量控制器820、822、及824提供目標流率。一旦控制器836判定對應之流率被建立，控制器836即向電漿腔室123提供電力，以透過偏壓與源電極來對電漿122/134/134'提供電力，此可基於V-I感測器826的量測值加以調整。第一、第二、及第三流量控制器820、822、及824各自可為與流率感測器及可調式比例閥連接的閉迴路控制系統，此允許各流量控制器經由流率感測器以及可調式比例閥來監視並且內在地維持各氣體的目標流率。一旦控制器836基於使用者輸入而判定已滿足蝕刻製程時間，控制器836即產生信號以停止第一、第二、及第三流量控制器820、822、及824，該等流量控制器可視情況而在同一時間或不同時間被停止。
控制器836可分析基板感測器數據，以決定何時結束電漿步驟120、132a、及/或132b。例如，控制器836可接收來自RGA的數據，以偵測電漿步驟120、132a、及/或132b的終點。在另一範例中，控制器836可在電漿步驟120、132a、及/或132b期間使用光譜橢圓偏光法來偵測鈍化層124的平均膜厚度、含Ge層110的曝露端141、及/或曝露端間距142，並且指出在該等電漿步驟期間的變化。在另一範例中，控制器836可在電漿步驟120、132a、及/或132b期間使用光譜橢圓偏光法來偵測位在含Ge層110之曝露表面118/額外表面138和基層106之表面(例如正在形成鈍化層124的地方)的材料之折射率，並且指出在該等電漿步驟期間的膜組成變化。當達到曝露端間距142及/或蝕刻寬度144(或另一合適的量測值)之目標時，控制器836可自動結束電漿步驟120、132a、及/或132b。控制器836可例如在電漿步驟120、132a、及/或132b期間自動調整例如氣體比例的一或更多參數，以實現膜堆疊體104的期望蝕刻輪廓。控制器836與來自基板感測器828-834的數據亦可用以實現期望的半導體基板產能。
雖然係針對形成用於GAA裝置之奈米線/奈米片的特定應用來進行描述，但本揭露內容可使用在對含Ge層具有選擇性的任何類型之Si等向性蝕刻中。再者，雖然起初將所執行的蝕刻描述成藉由移除Si層108之相對端的部分以在膜堆疊體104中形成凹口，但製程100與400可用以移除Si層108的實質所有部分，此可被稱為釋放含Ge層110。
雖然本揭露內容將特定的製程步驟/方法步驟描述成以特定的順序進行，但本揭露內容考慮製程步驟係以任何合適的順序進行。雖然已參考例示性實施例來說明本揭露內容，但此說明內容不被解釋為限制之意思。熟習本技術者在參考該說明內容時，將明白該等例示性實施例之各種修改與組合、以及本揭露內容之其他實施例。因此，意指隨附之請求項包含任何此種修改或實施例。
100:製程 102:基板 104:膜堆疊體 106:基層 108:Si層 110:含Ge層 112:硬遮罩 114:阻障層 116:曝露表面 118:曝露表面 120:電漿步驟 122:電漿 123:電漿腔室 124:鈍化層 126:氟劑 128:氫劑 130:氮劑 132a:電漿步驟 132b:電漿步驟 134:電漿 134':電漿 136:凹口 138:額外表面 140:氧劑 141:曝露端 142:曝露端間距 144:蝕刻寬度 200:製程 300:氣流時間軸 302:氣流 304:氣流 306:氣流 308:氣流 400:方法 402:步驟 404:步驟 406:步驟 406a:步驟 406b:步驟 408:步驟 408a:步驟 408b:步驟 410:步驟 412:步驟 500:方法 502:步驟 504:步驟 506:步驟 508:步驟 510:步驟 512:步驟 514:步驟 516:步驟 600:方法 602:步驟 604:步驟 606:步驟 608:步驟 610:步驟 612:步驟 614:步驟 700:裝置 702:基板 704:通道材料 706:閘極材料 708:隔離區域 710:凹陷交替膜堆疊體 800:電漿工具 802:基板台 804:噴淋頭 806:真空幫浦 808:真空管線 810:加熱器 812:溫度感測器 814:前驅物氣體管線 816:混合氣體管線 818:載氣管線 820:第一流量控制器 822:第二流量控制器 824:第三流量控制器 826:電壓-電流(V-I)感測器 828:基板感測器 830:基板感測器 832:基板感測器 834:基板感測器 836:控制器
為了獲得對本揭露內容及其優點的更完整理解，參考結合隨附圖式之下列說明內容，於其中：
圖1A-1F例示在用於處理半導體基板之示範製程期間之示範半導體基板的橫剖面圖；
圖2A-2C例示在用於處理半導體基板之示範製程期間之示範半導體基板的橫剖面圖；
圖3例示氣體注入與終止的示範時間軸；
圖4例示用於處理半導體基板的示範方法；
圖5例示用於處理半導體基板的示範方法；
圖6例示用於處理半導體基板的示範方法；
圖7例示包含具有凹陷交替膜堆疊體之基板的示範裝置；以及
圖8例示示範電漿工具的方塊圖。
400:方法
402:步驟
404:步驟
406:步驟
406a:步驟
406b:步驟
408:步驟
408a:步驟
408b:步驟
410:步驟
412:步驟

Claims (20)

  1. 一種用於處理半導體基板的方法，該方法包含下列步驟： 接收包含一膜堆疊體的一半導體基板，該膜堆疊體包含一第一含鍺層、一第二含鍺層、以及一第一矽層，該第一矽層係設置在該第一含鍺層與該第二含鍺層之間； 在一第一電漿步驟中，藉由將該第一含鍺層、該第二含鍺層、以及該第一矽層的曝露表面曝露至第一電漿，以對該等曝露表面進行改質，對該等曝露表面進行改質之步驟包含： 從該第一矽層的該等曝露表面移除一原生氧化物層的至少一部分；以及 在該第一含鍺層與該第二含鍺層的該等曝露表面上形成一鈍化層；以及 在一第二電漿步驟中，使用第二電漿來蝕刻該第一矽層，以在該膜堆疊體中之位於該第一含鍺層與該第二含鍺層之間的該第一矽層處形成一凹口，該鈍化層抑制該第一含鍺層與該第二含鍺層的蝕刻。
  2. 如請求項1所述之用於處理半導體基板的方法，其中該第一含鍺層與該第二含鍺層皆為鍺層或皆為矽-鍺層。
  3. 如請求項1所述之用於處理半導體基板的方法，其中該第一電漿包含氟、氮、以及氫。
  4. 如請求項1所述之用於處理半導體基板的方法，其中形成該鈍化層之步驟包含： 從該第一含鍺層與該第二含鍺層的該等曝露表面移除一原生氧化物層的至少一部分；以及 對該第一含鍺層與該第二含鍺層的結果曝露表面進行改質。
  5. 如請求項1所述之用於處理半導體基板的方法，其中該第二電漿包含氟以及氧。
  6. 如請求項1所述之用於處理半導體基板的方法，其中該第二電漿係由包含NF 3、O 2、以及N 2的氣體所產生。
  7. 如請求項1所述之用於處理半導體基板的方法，其中該第二電漿步驟更包含： 產生該第二電漿，產生該第二電漿之步驟包含將含氟氣體、含氧氣體以及載氣注入到一電漿工具的一電漿腔室中；以及 在經過一時間週期之後，終止將該含氟氣體注入到該電漿腔室中，並且繼續將該含氧氣體以及該載氣注入到該電漿腔室中。
  8. 如請求項1所述之用於處理半導體基板的方法，更包含在該第一電漿步驟與該第二電漿步驟之間，吹掃一電漿工具的一電漿腔室。
  9. 如請求項1所述之用於處理半導體基板的方法，其中： 該膜堆疊體更包含一第三含鍺層以及一第二矽層，該第二矽層係設置在該第二含鍺層與該第三含鍺層之間；且 該方法包含： 在該第一電漿步驟中，藉由將該第三含鍺層以及該第二矽層的曝露表面曝露至該第一電漿，以對該第三含鍺層以及該第二矽層的該等曝露表面進行改質，對該第三含鍺層以及該第二矽層的該等曝露表面進行改質之步驟包含： 從該第二矽層的該等曝露表面移除一原生氧化物層的至少一部分；以及 在該第三含鍺層的該等曝露表面上形成該鈍化層；以及 在該第二電漿步驟中，使用該第二電漿來蝕刻該第二矽層，以在該膜堆疊體中之位於該第二含鍺層與該第三含鍺層之間的該第二矽層處形成一凹口，該鈍化層抑制該第三含鍺層的蝕刻。
  10. 如請求項1所述之用於處理半導體基板的方法，其中該第一電漿步驟與該第二電漿步驟係併入到用以將該第一含鍺層與該第二含鍺層形成為用於一半導體裝置之一通道區域之相應奈米線的一製程中。
  11. 一種用於處理半導體基板的方法，該方法包含下列步驟： 將一半導體基板設置在一電漿工具的一電漿腔室中，該半導體基板包含一膜堆疊體，該膜堆疊體包含呈交替堆疊排列的矽層與含鍺層，該膜堆疊體具有至少二矽層以及至少二含鍺層； 在該電漿腔室中所執行的一第一電漿步驟中，將該膜堆疊體曝露至第一電漿，該第一電漿係由包含氮氣、氫氣、以及氟氣的第一氣體所產生；以及 在該電漿腔室中所執行的一第二電漿步驟中，將該膜堆疊體曝露至第二電漿，該第二電漿係由包含氟氣以及氧氣的第二氣體所產生，該第二電漿選擇性地蝕刻該等矽層。
  12. 如請求項11所述之用於處理半導體基板的方法，其中該第一電漿步驟與該第二電漿步驟係在該電漿腔室中執行，而不從該電漿腔室移除該半導體基板。
  13. 如請求項12所述之用於處理半導體基板的方法，更包含在執行該第二電漿步驟之前，於該第一電漿步驟與該第二電漿步驟之間，執行該電漿腔室的吹掃。
  14. 如請求項11所述之用於處理半導體基板的方法，其中該等第一氣體包含三氟化氮(NF 3)。
  15. 如請求項11所述之用於處理半導體基板的方法，其中該等第二氣體包含NF 3、O 2、以及載氣。
  16. 如請求項11所述之用於處理半導體基板的方法，其中該第二電漿步驟更包含： 產生該第二電漿，產生該第二電漿之步驟包含將該氟氣、該氧氣、以及載氣注入到該電漿腔室中，該第二電漿包含蝕刻劑以及鈍化劑；以及 在經過一時間週期之後，終止將該氟氣注入到該電漿腔室中，並且繼續將該氧氣以及該載氣注入到該電漿腔室中。
  17. 一種用於處理半導體基板的方法，該方法包含下列步驟： 將一半導體基板設置在一電漿工具的一電漿腔室中，該半導體基板包含一膜堆疊體，該膜堆疊體包含呈交替堆疊排列的矽層與含鍺層，該膜堆疊體具有至少二矽層以及至少二含鍺層； 在該電漿腔室中產生電漿，產生該電漿之步驟包含將包含含蝕刻劑氣體、鈍化觸發氣體、以及載氣的氣體注入到該電漿腔室中，該電漿包含蝕刻劑以及鈍化劑； 在該電漿腔室中，將該膜堆疊體曝露至該電漿；以及 在經過一時間週期之後，終止將該含蝕刻劑氣體注入到該電漿腔室中，並且繼續將該鈍化觸發氣體注入到該電漿腔室中。
  18. 如請求項17所述之用於處理半導體基板的方法，其中該含蝕刻劑氣體包含NF 3，該鈍化觸發氣體包含O 2，以及該載氣包含N 2。
  19. 如請求項17所述之用於處理半導體基板的方法，其中，在將該膜堆疊體曝露至該電漿之前： 在該膜堆疊體的一表面上存在一原生氧化物層；且 該方法更包含對該原生氧化物層進行蝕刻或化學改質。
  20. 如請求項17所述之用於處理半導體基板的方法，其中，在終止將該含蝕刻劑氣體注入到該電漿腔室中之後，繼續將該鈍化觸發氣體以及該載氣注入到該電漿腔室中經過大於約一秒的時間。
TW111101966A 2021-01-22 2022-01-18 電漿蝕刻技術 TW202247288A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/155,772 US11424120B2 (en) 2021-01-22 2021-01-22 Plasma etching techniques
US17/155,772 2021-01-22

Publications (1)

Publication Number Publication Date
TW202247288A true TW202247288A (zh) 2022-12-01

Family

ID=82495979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101966A TW202247288A (zh) 2021-01-22 2022-01-18 電漿蝕刻技術

Country Status (3)

Country Link
US (2) US11424120B2 (zh)
TW (1) TW202247288A (zh)
WO (1) WO2022159334A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424120B2 (en) * 2021-01-22 2022-08-23 Tokyo Electron Limited Plasma etching techniques
JP2022191045A (ja) * 2021-06-15 2022-12-27 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US20240055270A1 (en) * 2022-08-11 2024-02-15 Tokyo Electron Limited Substrate processing with material modification and removal
US20240290623A1 (en) * 2023-02-28 2024-08-29 Applied Materials, Inc. Processing methods to improve etched silicon-and-germanium-containing material surface roughness

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778207B2 (en) * 2011-10-27 2014-07-15 Applied Materials, Inc. Plasma etch processes for boron-doped carbonaceous mask layers
JP5851349B2 (ja) * 2012-06-04 2016-02-03 株式会社日立ハイテクノロジーズ プラズマエッチング方法及びプラズマエッチング装置
JP2014225501A (ja) 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9418867B2 (en) 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
US9508831B2 (en) * 2014-06-19 2016-11-29 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
JP6827633B2 (ja) * 2016-03-02 2021-02-10 東京エレクトロン株式会社 等方性シリコン及びシリコンゲルマニウムの調整可能な選択性を備えたエッチング
FR3050867B1 (fr) 2016-05-02 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un transistor a nanocouches a canal vertical
KR20170135760A (ko) 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적
TWI769245B (zh) 2017-04-27 2022-07-01 日商東京威力科創股份有限公司 N型場效電晶體與p型場效電晶體奈米線裝置的製造方法
FR3070089B1 (fr) 2017-08-11 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation de regions d'extension dopees dans une structure a nanofils superposes
US10714391B2 (en) 2017-12-04 2020-07-14 Tokyo Electron Limited Method for controlling transistor delay of nanowire or nanosheet transistor devices
US10934484B2 (en) 2018-03-09 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ germanium stack during manufacture of a semiconductor device
US10658521B2 (en) 2018-05-15 2020-05-19 International Business Machines Corporation Enabling residue free gap fill between nanosheets
US10964587B2 (en) 2018-05-21 2021-03-30 Tokyo Electron Limited Atomic layer deposition for low-K trench protection during etch
US11869973B2 (en) 2018-06-20 2024-01-09 Intel Corporation Nanowire transistor structure and method of shaping
US10651314B2 (en) 2018-06-26 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire stack GAA device with inner spacer and methods for producing the same
KR20210023851A (ko) 2018-07-20 2021-03-04 도쿄엘렉트론가부시키가이샤 실리콘-게르마늄 합금의 제어 가능한 에칭 선택도를 가진 기상 에칭
US11043578B2 (en) 2018-08-30 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire stack GAA device with inner spacer
US10741639B2 (en) 2018-09-28 2020-08-11 International Business Machines Corporation Formation of dielectric layer as etch-stop for source and drain epitaxy disconnection
WO2020172208A1 (en) * 2019-02-20 2020-08-27 Tokyo Electron Limited Method for selective etching at an interface between materials
US11424120B2 (en) * 2021-01-22 2022-08-23 Tokyo Electron Limited Plasma etching techniques

Also Published As

Publication number Publication date
US11837467B2 (en) 2023-12-05
US20220351970A1 (en) 2022-11-03
WO2022159334A1 (en) 2022-07-28
US20220238309A1 (en) 2022-07-28
US11424120B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
TW202247288A (zh) 電漿蝕刻技術
US9583339B2 (en) Method for forming spacers for a transistor gate
US11538690B2 (en) Plasma etching techniques
US9570317B2 (en) Microelectronic method for etching a layer
US9437418B2 (en) Method for forming spacers for a transistor gate
US10043887B2 (en) Methods for forming a semiconductor device with a gate stack having angled sidewalls
US8105890B2 (en) Method of forming a semiconductor structure
US9947768B2 (en) Method for forming spacers for a transistor gate
US9780000B2 (en) Method for forming spacers for a transitor gate
US8883584B2 (en) Method of manufacturing semiconductor device with well etched spacer
US20160372331A1 (en) Method for forming spacers for a transistor gate
US8728948B2 (en) Method of manufacturing semiconductor device
US11482423B2 (en) Plasma etching techniques
US20230360921A1 (en) Selective and isotropic etch of silicon over silicon-germanium alloys and dielectrics; via new chemistry and surface modification
US11373878B2 (en) Technique for semiconductor manufacturing
US20220270888A1 (en) Method for etching a three-dimensional dielectric layer
JP4368244B2 (ja) ドライエッチング方法
WO2014005370A1 (zh) 半导体器件制造方法
CN117457654A (zh) 半导体结构的形成方法
CN107993938A (zh) 半导体的反应离子刻蚀方法