TW202245075A - 熔融接合方法 - Google Patents

熔融接合方法 Download PDF

Info

Publication number
TW202245075A
TW202245075A TW111114840A TW111114840A TW202245075A TW 202245075 A TW202245075 A TW 202245075A TW 111114840 A TW111114840 A TW 111114840A TW 111114840 A TW111114840 A TW 111114840A TW 202245075 A TW202245075 A TW 202245075A
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
fusion bonding
pad
present disclosure
Prior art date
Application number
TW111114840A
Other languages
English (en)
Inventor
郭宏達
黃彥豪
王乙翕
沈明毅
楊子平
王興宇
林黃樑
周銀銅
紀元興
林生元
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202245075A publication Critical patent/TW202245075A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32807—Construction (includes replacing parts of the apparatus)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80031—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)

Abstract

本發明實施例公開了用於改進熔融接合的方法和系統。在熔融接合之前對基板進行電漿處理，這會在待熔融接合的基板上留下殘餘電荷。通常藉由裝載銷上的導電矽膠墊來消散殘餘電荷。在此方法中，測量了測試矽晶圓上的殘餘電壓量。若殘餘電壓過高，則表示矽膠墊的使用壽命已到，因此應更換導電矽膠墊。這確保了在生產過程中持續消散殘餘電荷，以提高基板之間的熔融接合品質。

Description

熔融接合方法
本發明實施例是有關於一種熔融接合方法。
在晶圓對晶圓接合技術中，已開發出各種方法將兩個封裝組件（例如晶圓）接合在一起。一些晶圓接合方法包括熔融接合（也稱為直接接合），這是一種無需中間層即可將表面接合在一起的製程。該製程仰賴在充分平坦、乾淨和光滑的表面之間形成化學鍵。
根據本發明的一實施例，一種熔融接合方法包括以下步驟，以用於提高第一基板和第二基板之間的熔融接合品質。在電漿處理工具中對虛擬（dummy）矽晶圓進行電漿處理。測量所述虛擬矽晶圓上的殘餘電壓。若測量到的所述殘餘電壓大於約100伏特，則用新墊子更換所述電漿處理工具的晶圓支撐基座的裝載銷上的至少一墊子。使用所述電漿處理工具對第一基板進行電漿處理。將所述第一基板熔融接合到第二基板。
根據本發明的一實施例，一種用於減少電漿處理工具中電荷積累的方法包括以下步驟。測量經過電漿處理的矽晶圓上的殘餘電壓。當測量到的所述殘餘電壓大於約300伏特時，用新墊子更換所述電漿處理工具的晶圓支撐基座的裝載銷上的至少一墊子。
根據本發明的一實施例，一種電漿處理工具包括上電極以及與所述上電極隔開的晶圓支撐基座。所述晶圓支撐基座包括下電極、至少一裝載銷、接地裝載銷基以及導電墊。所述裝載銷穿過絕緣管內的所述下電極。所述接地裝載銷基與所述至少一裝載銷電性連接。所述導電墊位於與所述晶圓支撐基座上的晶圓接觸的所述至少一裝載銷的上端，其中所述導電墊的上部分具有三角形橫截面，且所述導電墊的下部分具有5.0mm或更小的高度。
以下揭露內容提供用於實施本揭露的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例是為了簡化本揭露。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，在第二特徵上方或第二特徵上形成第一特徵可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，在本文中可使用諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及類似術語的空間相對術語來描述如諸圖中所示出的一個部件或特徵與另一部件或特徵的關係。除了諸圖中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向（旋轉90度或以其他定向旋轉），且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
本申請的說明書和權利要求書中的數值應理解為包括當減少到具有相同有效位數時數字會相同的數值以及與所述數值相差小於本申請中描述的類型的常規測量技術來確定該值的實驗誤差的數值。本文公開的所有範圍都包括端點。
本揭露實施例是有關於用於改進熔融接合和在兩個基板之間產生的接合品質的方法和系統。在這方面，通常在熔融接合之前進行電漿處理，以在接合製程之前在一個或兩個基板上產生親水性表面。然而，若殘留在基板上的殘餘電壓過高，則會在熔融接合過製程中產生不利影響。殘餘電壓通常會消散到地（ground），但若到地的導電路徑的電阻太高，則殘餘電壓將不會完全消散。本揭露實施例使用這一事實來確定在電漿處理工具中使用的某些矽膠墊的使用壽命和更換。
圖1至圖3是一組側剖視圖，繪示根據一些實施例的本揭露的一個示例系統以及一個示例方法，在該示例系統中可以實施本揭露的方法。系統100是一種電漿處理工具。
首先，參考圖1，系統包括具有內部容積112的殼體110。晶圓支撐基座120存在於殼體中。基座可以被配置為將半導體晶圓基板保持在所要位置。例如，基座可以施加真空壓力以通過吸力將晶圓基板固定到位。或者，基座可以機械地相互作用，例如使用夾具或保持環等以使用機械保持力將晶圓基板保持在適當位置。也可以使用靜電保持力來固定晶圓基板。
基座120包括接觸晶圓基板的支撐表面122。支撐表面本身通常由電絕緣材料製成。下電極124位於支撐表面122下方。延伸通過下電極和支撐表面的是裝載銷130，其用於提升下部和晶圓基板。每個裝載銷包括位於裝載銷頂部的裝載銷墊（又稱導電墊）140。在一些特定實施例中，裝載銷墊由導電矽樹脂製成。每個裝載銷位於例如由石英或其他合適材料製成的電絕緣管132內。每個裝載銷130還電性連接到接地的裝載銷基134。裝載銷和裝載銷基包括導電材料，例如銅、鋁、鎳或其他合適的金屬。
接著，上電極160位於晶圓支撐基座120上方。系統還包括一個或多個氣體入口162，製程氣體通過該氣體入口162被引入內部容積。氣體入口連接到氣源以提供指定的氣體。還存在一個或多個氣體出口164，用於去除不期望的氣體，並用於降低殼體內的壓力。氣體出口可以連接到泵（未顯示）以產生真空。入口和出口通常位於殼體的不同壁上。還存在用於進入內部容積的門（未示出），以插入和移除晶圓基板。
最後，控制器166用於控制各種輸入和輸出，並測量殼體內的用於進行電漿處理製程的各種條件。系統還可以包括用於監測適用參數的感測器。例如，此類感測器可包括用於追蹤各種氣體的流速、用於測量離開腔室的氣體含量、用於測量腔室內的壓力等的感測器。控制器還可以確定是啟動還是停用電極，並且可能還控制可能存在的任何自動搬運系統的移動。需要說明的是，在操作期間可能不必持續地維持這些不同參數，並且可以通過控制器操作計算程式來適當地改變這些設定點。控制器還可以包括用於與使用者通訊的用戶界面。
用於生產時，晶圓基板本身可以是由任何半導體材料製成的晶圓。這樣的材料可以包括矽，例如以結晶矽或多晶矽形式存在的矽。在替代實施例中，基板可以由諸如鍺等其他元素半導體製成，或者可以包括諸如碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）和磷化銦（InP）的化合物半導體。
然而，在圖1中，顯示了一個虛擬或測試矽晶圓170。矽晶圓是裸晶，或者換句話說，在虛擬矽晶圓上不存在其他層。在一些實施例中，虛擬矽晶圓上包括電荷監視器172，其測量虛擬矽晶圓上的電壓。在本揭露實施例的方法中使用虛擬矽晶圓來測量電漿處理系統的性能。需要說明的是，在此圖中，裝載銷墊140不接觸測試矽晶圓170。
在圖2中，對測試矽晶圓170進行了電漿處理。電漿處理可以例如通過介電阻擋放電（DBD）製程、反應離子蝕刻（RIE）製程、遠程電漿或順序性電漿活化接合（SPAB）製程來執行。在一些實施例中，電漿處理在真空環境中進行，例如殼體內的壓力為約0.1帕斯卡（Pa）至約100Pa。然而，壓力可以更高並且可以簡單地為次大氣壓，例如大約10kPa至大約95kPa的壓力（為了比較，大氣壓為大約101kPa）。用於產生電漿的製程氣體可以包括通過氣體入口162進入的一種或多種氣體，例如氮氣（N 2）、氫氣（H 2）或氬氣（Ar）。在上電極160和下電極124之間施加電壓，以產生電漿180。用於生成電漿的功率範圍可以從大約10瓦（W）到大約2,000W。需要說明的是，在此圖中，裝載銷墊140仍不接觸測試矽晶圓170。
在生產中使用時，電漿處理可去除晶圓基板表面上的污染物。此外，通過增加表面上的-OH基團的數量，使表面具有親水性，這有利於形成強融合鍵。歸因於電漿處理，殘留電壓可能留在晶圓基板上，此處表示為測試矽晶圓170上的正電荷。
在圖3中，升起裝載銷130以將測試矽晶圓170升到基座120之上。裝載銷墊140此時接觸測試矽晶圓170的底部，並且測試矽晶圓上的殘餘電荷消散到地。自動搬運工具（未顯示）可以接著將晶圓/半導體晶圓基板抓取到後續處理工具。
對此，已經發現隨著裝載銷墊的老化，它們的電阻會增加，直到殘餘電荷（即電壓）無法完全消散。因此，殘餘電荷/電壓的測量用於確定是否需要更換電漿處理工具的裝載銷墊。若測試矽晶圓上測得的殘餘電壓大於約100伏（V），則晶圓支撐基座的裝載銷上的至少一個墊子被更換為新墊子。在更具體的實施例中，若測試矽晶圓上的測得的殘餘電壓大於約300伏或大於約3000伏，則更換至少一個裝載銷墊。在進一步的實施例中，裝載銷上的所有墊子都被更換為新墊子。
需要說明的是，如圖1至圖3所示，電荷監視器172顯示為連接到測試矽晶圓並通過電漿處理製程本身。預計電荷監視器可以與控制器166進行無線通訊。若測得的殘餘電壓高於閾值電壓（約100伏、約300伏或約3000伏），控制器會發出警報，指示需要維修或更換墊子。這種情況表明通過電漿處理工具的基板上的殘餘電壓沒有充分消散。因此，若需要，可以自動產生警報。
或者，在電漿處理製程中，測試矽晶圓不包括電荷監視器。反之，可以在電漿處理製程後將電荷監視器（例如電壓表）施加到測試矽晶圓並與裝載銷墊接觸以完成耗散電壓。然後，可以測量殘餘電壓以確定是否需要更換裝載銷墊。這可以使用將導線連接到測試矽晶圓的計量站自動完成，若需要，也可以由使用者手動完成。
更換裝載銷上的墊子後，可以使用相同或不同的測試矽晶圓再次進行電漿處理製程。理想地，附加在裝載銷上的新墊子所測得的殘餘電荷成功地降低到100伏以下。這表明可以通過裝載銷墊和通過降至裝載銷底座的裝載銷而成功消散殘餘電壓。
圖4至圖7是一組側剖視圖，其說明了根據本揭露的一些實施例的在通過熔融接合進行電漿處理之後對晶圓基板的進一步處理。
首先，參考圖4，進行圖1至圖3所示的電漿處理之後，第一晶圓基板190的表面192為更親水的。換句話說，增加了表面能量。如同此處參考矽晶圓基板來說明，第一晶圓基板的表面可以為由氧化矽形成並且包含游離矽烷醇基團。
需要說明的是，對於熔融接合而言，要接合的晶圓基板的表面通常要平整且乾淨。可使用化學機械平坦化（CMP）以在晶圓基板上獲得平坦表面，並且通常在電漿處理之前執行化學機械平坦化。在一些實施例中，可以在電漿處理之後清潔第一晶圓基板。該清洗步驟例如可以使用含有氫氧化銨、過氧化氫、硫酸或鹽酸等酸及/或去離子水的清洗液來進行。
在此處所示的一些特定實施例中，第一晶圓基板190是包含微機電系統的MEMS晶圓，並且第二晶圓基板是旨在封裝MEMS裝置的封蓋晶圓。第一晶圓基板190被繪示為包含其中具有MEMS裝置196的空腔194。
MEMS裝置可以包括形成在金屬、多晶矽、電介質及/或其他材料上的多個元件。MEMS裝置可以包括通常用於常規CMOS製造製程的材料。MEMS裝置可以包括機械結構、電性結構或流體結構。MEMS裝置可以使用CMOS製造中使用的典型製程形成，例如微影、蝕刻製程（例如，濕式蝕刻、乾式蝕刻、電漿蝕刻）、沉積製程、電鍍製程及/或其他合適的製程。
接下來，圖5示出了熔融接合工具200。熔融接合工具包括殼體204內的晶圓接合腔室202。腔室包含彼此相對的第一晶圓支撐基座210和第二晶圓支撐基座220。第一晶圓支撐基座210固持第一晶圓基板190，第二晶圓支撐基座220固持第二晶圓基板230。兩個晶圓基板190、230面對面。兩個晶圓基板中的至少一個經過電漿處理，並且預期兩個晶圓基板都經過電漿處理以活化它們的表面。熔融接合工具200可以是與圖1所示的電漿處理系統100分開的工作站/工具的形式，或者可以與其集成。
同樣地，控制器206用於控制各種輸入和輸出，並測量殼體內的用於進行電漿處理製程的各種條件。由於不同的參數在熔融接合製程中可能是相關的，因此可能存在不同的感測器。例如，此類感測器可包括用於對準和追蹤兩個晶圓支撐基座的運動、用於測量熔融接合期間施加的壓力/壓向力、用於測量和控制腔室內的氣體含量、腔室內的溫度和壓力的感測器等。控制器還可以包括用於與使用者通訊的用戶界面。
繼續參看圖6，兩個晶圓基板190、230對準並壓在一起以在它們的表面之間產生鍵結，且兩者之間沒有任何中間層。這通常通過使晶圓支撐基座210、220中的一個或兩個朝向彼此移動來完成。壓力可以是完成任務的任何力量。在一些特定實施例中，壓力為約5千牛頓（kN）至約350kN。
最初，兩個表面通過凡得瓦力接合。然後通常將兩個晶圓基板退火以通過形成共價鍵（用熱源240表示）來強化鍵結。如本文所述，矽烷醇基團將相互反應形成矽氧烷鍵和水分子。由於此處沒有殘餘電壓，因此水分子不會吸附到兩個表面上。根據需要，可以在約100℃至約700℃的溫度下（也可以使用其他溫度）進行退火。可以在從真空到次大氣壓到大氣壓的任何壓力下進行退火。可以進行任何時間段的退火，例如從大約0.5小時到大約4小時。熔融接合腔室內的氣氛可以根據需要進行控制，例如使用清潔乾燥空氣（CDA）或氫氣（H 2）或氮氣（N 2）氣氛。水分子可能會從表面擴散出去，或者釋氣至腔室202。
圖7示出由兩個晶圓基板190、230形成的最終結合結構250。熔融接合表面用虛線表示，其中MEMS裝置196被氣密地密封在空腔194內。若需要，可以進一步處理最終結構。舉例來說，進一步處理可以是通過CMP或一些其他製程來減小覆蓋晶圓的厚度。例如，覆蓋晶圓在圖5中可能具有幾百微米的起始厚度，然後厚度在圖7中被減小到小於100微米。再者，進一步處理也可以是再次清潔最終結構或對其進行測試/認證製程。
圖8是說明若在電漿處理後晶圓基板190的殘餘電壓太高時，在熔融接合製程中可能發生的不利影響的圖。如左側所示，高表面電荷可導致水分子吸附到晶圓基板表面。在右側所示的退火步驟期間，水分子的釋氣會導致兩個基板190、230之間的接合減弱，從而允許兩個基板彼此剝離。使用本揭露實施例的方法減輕這些不利影響以確保最小化電漿處理後的晶圓基板的殘餘電壓。
總而言之，圖9是說明用於提高兩個晶圓基板之間的熔融接合品質的方法的流程圖。圖1製圖6還說明了各種方法步驟。
在步驟310中，將測試矽晶圓加載到電漿處理工具中。需要說明的是，電漿處理工具可以是僅執行電漿處理功能的獨立站/工具，或者可以是執行電漿處理功能與其他處理步驟的集成工具。這個步驟如圖1所示。
接下來，在步驟320中，在電漿處理工具中對測試矽晶圓進行電漿處理。這個步驟如圖2所示。
在步驟330中，升高裝載銷以接觸測試矽晶圓並消散任何殘餘電荷。這個步驟如圖3所示。
在步驟340中，測量殘留在測試矽晶圓上的殘餘電壓。
在步驟350中，接著比較所測量的殘餘電壓與閾值電壓。如前所述，在不同的實施例中，閾值電壓可以是大約100伏、大約300伏或大約3000伏。
若測得的殘餘電壓大於閾值電壓，則如步驟360所示，將晶圓支撐基座的至少一個裝載銷墊更換為新墊子。若需要，如可選步驟365中所示，可以重新測試電漿處理工具。
若測得的殘餘電壓不大於閾值電壓，則可繼續使用電漿處理工具，而無需更換裝載銷墊。接著進行步驟370，可以使用電漿處理工具對第一基板進行電漿處理。在步驟372中，在電漿處理後，從第一基板上消散殘餘電壓。在可選的步驟375中，清潔第一基板。在步驟380中，第一基板與第二基板熔融接合以形成多層結構。熔融接合如圖4至圖6所示。需要說明的是，第二基板也可以進行電漿處理步驟370、372、375，此處不再贅述。最後，在可選的步驟390中，對多層結構進行額外處理。
參考圖1、圖5和圖9，圖1和圖5的系統中的控制器166、206可以包括一個或多個通用電腦、專用電腦、編程的微處理器或微控制器以及周邊積體電路元件、ASIC或其他積體電路、數位訊號處理器、硬連線電子或邏輯電路（例如分立元件電路）、可編程邏輯裝置（例如PLD、PLA、FPGA、顯示卡CPU（GPU）或PAL等。一般而言，任何能夠實現有限狀態機的設備且該有限狀態機又能夠實現上述功能和結構（及/或體現在圖9所示的流程圖中），都可以用於實現減少電荷積累的方法並提高熔融接合品質，以及確定何時需要更換裝載銷墊。
接著，圖10是平面圖，其顯示了在本揭露實施例的電漿處理和熔融接合製程中使用的各個站的佈局示意圖。繪示了四個不同的站：電漿處理站400、清潔站402、熔融接合站404和基板固持站406。這四個站可以位於自動材料處理系統408（AMHS）周圍，該自動材料處理系統408（AMHS）可以配置為在四個站之間傳送各種晶圓基板。例如，AMHS可以是可以抓取各種基板的機械臂的形式。電漿處理站、清潔站和熔融接合站的操作如前所述。基板固持站旨在保護操作之間的各種基板。例如，當在電漿處理站400中處理第一基板時，可以在基板固持站406處固持第二基板。一旦第一基板被轉移到清潔站402，第二基板就可以從基板固持站406轉移到電漿處理站400。
單控制器410可用於控制各個站400、402、404、406與系統408的功能並協調站之間的基板移動。這些站可以共用通用組件，例如通用氣體源或用於減壓的真空泵或通風系統。或者，每個站可以佈置有其自己的單獨組件和系統。
繼之，圖11A和圖11B是本揭露的裝載銷墊140的一個非限制性實施例的不同視圖。圖11A是裝載銷墊的側視圖，圖11B是裝載銷墊的下部透視圖。裝載銷墊140包括通常具有不同的形狀的上部分142和下部分150。
如圖11A所示，上部分142具有三角形橫截面。如圖11B所示，上部分是圓錐體，但也可以考慮其他形狀（例如金字塔形）。基座144和上部分的側面146之間的角表示為角θ。通常，角θ必須大於0°，且必須小於90°。然而，在特定實施例中，角θ為約15°至約75°。在特定實施例中，上部分的高度（如高度145所示）小於2.0毫米（mm）。由於期望加載銷墊和晶圓基板之間的接觸面積盡可能的小，因此三角形橫截面形狀很重要。
如圖11A所示，下部分150具有矩形橫截面。如圖11B所示，下部分是圓柱形的，但也可以考慮其他形狀。在特定實施例中，下部分的高度（如高度155所示）為5.0mm或更小。這個高度很重要，因為裝載銷墊的電阻是由材料量決定，因此降低的高度會降低電阻。「新」裝載銷墊（即尚未進行電漿處理）的較低起始電阻對於增加裝載銷墊的使用壽命是理想的。在特定實施例中，用於更換「舊」裝載銷墊的「新」裝載銷墊的電阻約為1×10^10歐姆或更小（即，大約10吉歐姆或更小）。
如圖11B所示，裝載銷墊的下部分與裝載銷本身接合。如此處所示，下部分包括裝載銷插入其中的孔156。儘管未示出，但也考慮了接合裝載銷的其他方法。返回參考圖1，裝載銷墊140具有足以安裝在電絕緣管132內的寬度。
裝載銷墊由導電材料製成。通常，導電材料應該是柔軟的，以免損壞晶圓基板。在一些特定實施例中，裝載銷墊包括導電矽樹脂。有機矽（也稱為矽氧烷）是由重複單元-SiR 2O-製成的聚合物，其中R是氫或烷基。術語「烷基」是指完全由碳原子和氫原子組成的完全飽和的基團。有機矽聚合物本身通常不導電，除非其與導電材料混合。這種材料的非限制性示例可以包括碳黑或碳奈米管。導電矽膠可以冷固化，也可以與其他材料（例如生橡膠（一種未硫化的天然橡膠））混合。
電漿清潔和熔融接合裝置/系統的其他各種組件可以根據需要由常規材料製成，例如塑料及/或金屬。可以使用常規製造技術製造各種部件及其形狀和尺寸。
本揭露實施例的方法特別適用於微機電系統（MEMS）和微電子領域。為了將MEMS裝置封裝在空腔內，經常需要將兩個晶圓接合在一起。如此，可以密封在空腔內的不同氣氛中，例如真空或不同的氣體。這也可以用於將MEMS裝置密封在與周圍環境隔絕的空腔內，以例如防止濕氣或大顆粒阻礙MEMS裝置的功能。MEMS裝置的非限制性示例可以包括加速度計、壓力感測器、陀螺儀、麥克風、投影顯示晶片、光學開關、磁場感測器、壓電流體分配器、用於溫度測量的諧振器、超聲換能器、RF開關、RF濾波器和振盪器。熔融接合是一種主流的晶圓接合製程，其無需任何用於封裝的額外中間層。受益於熔融接合的類似技術可以包括奈米機電系統（NEMS）裝置、專用積體電路（ASIC）裝置和其他此類裝置。
熔融接合也可用於構建絕緣體上矽（SOI）裝置。一般而言，這些裝置具有交替的矽基板層和絕緣基板（例如SiO 2或藍寶石）。這些交替層可以熔融接合在一起。這種結構的幾個好處包括降低SOI裝置內的寄生電容、降低漏電流和降低溫度依賴性。
熔融接合還提供了額外的替代結構和功能。例如，通過熔融接合堆疊不同的半導體（例如GaAs和Si）有助於光學和電子裝置的生產。藍寶石上矽在通過常規異質磊晶形成時具有高缺陷密度，通過熔融接合則可以實現低得多的缺陷密度的藍寶石上矽，從而提高射頻電路性能。
本揭露實施例的方法通過在熔融接合製程之前執行電漿處理製程來降低一個或兩個基板上的殘餘電荷/電壓，以提供改善兩個基板之間的熔融接合品質的優點。改進的熔融接合品質通過減少可能因接合基板所致的缺陷晶粒的數量來提高產量。
因此，本揭露的一些實施例是有關於用於提高第一基板和第二基板之間的熔融接合品質的方法。在電漿處理工具中對虛擬矽晶圓進行電漿處理。測量虛擬矽晶圓上的殘餘電壓。若測得的殘餘電壓大於約100伏，則用新墊子更換電漿處理工具的晶圓支撐基座的裝載銷上的至少一墊子。隨後可以使用電漿處理工具對第一基板進行電漿處理。然後將第一基板熔融接合到第二基板。
在本揭露一實施例中，當測量到的殘餘電壓大於約3000伏時，更換裝載銷上的至少一墊子。
在本揭露一實施例中，晶圓支撐基座的裝載銷上的所有墊子都被更換為新墊子。
在本揭露一實施例中，新墊子使得測量到的殘餘電壓降低到小於100伏。
在本揭露一實施例中，新墊子的電阻小於1x10^10歐姆。
在本揭露一實施例中，新墊子的上部分具有三角形橫截面。
在本揭露一實施例中，新墊子的下部分的高度為5.0mm或更小。
在本揭露一實施例中，新墊子由導電矽樹脂形成。
在本揭露一實施例中，導電矽樹脂包括碳黑或導電奈米管。
本揭露的其他實施例是有關於一種用於減少電漿處理工具中電荷積累的方法。在裸矽晶圓經過電漿處理後，測量裸矽晶圓上的殘餘電壓。當測量到的殘餘電壓大於約300伏特時，用新墊子更換電漿處理工具的晶圓支撐基座的裝載銷上的至少一墊子。
在本揭露一實施例中，晶圓支撐基座的裝載銷上的所有墊子都被更換為新墊子。
在本揭露一實施例中，新墊子使得測量到的殘餘電壓降低到小於100伏。
在本揭露一實施例中，新墊子的電阻小於1x10^10歐姆。
在本揭露一實施例中，新墊子的上部分具有三角形橫截面。
在本揭露一實施例中，新墊子的下部分的高度為5.0mm或更小。
在本揭露一實施例中，新墊子由導電矽樹脂形成。
在本揭露一實施例中，導電矽樹脂包括碳黑或導電奈米管。
本揭露的其他實施例是有關於電漿處理工具。電漿處理工具包括上電極及與上電極隔開的晶圓支撐基座。晶圓支撐基座包括下電極；至少一裝載銷，穿過絕緣管內的下電極；接地裝載銷基，與至少一裝載銷電性連接；導電墊，位於至少一裝載銷的上端。在操作中，導電墊與晶圓支撐基座上的晶圓接觸。導電墊的上部分具有三角形橫截面，且導電墊的下部分具有5.0mm或更小的高度。
在本揭露一實施例中，晶圓支撐基座包括多個裝載銷。
在本揭露一實施例中，導電墊由導電矽樹脂形成。
前文概述若干實施例的特徵，以使得所屬領域中具通常知識者可更佳地理解本揭露的態樣。所屬領域中具通常知識者應瞭解，其可容易地使用本揭露作為設計或修改用於執行本文中所引入的實施例的相同目的及/或實現相同優勢的其他製程及結構的基礎。所屬領域中具有通常知識者亦應認識到，此類等效構造不脫離本揭露的精神及範疇，且所屬領域中具有通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中進行各種改變、替代以及更改。
100:系統 110,204:殼體 112:內部容積 120:基座 122:支撐表面 124:下電極 130:裝載銷 132:電絕緣管 134:裝載銷基 140:裝載銷墊 142:上部分 144:基座 145,155:高度 146:側面 150:下部分 156:孔 160:上電極 162:氣體入口 164:氣體出口 166,206:控制器 170:測試矽晶圓 172:電荷監視器 180:電漿 190,230:基板 192:表面 194:空腔 196:MEMS裝置 200:熔融接合工具 202:腔室 210,220:晶圓支撐基座 240:熱源 250:結合結構 310,320,330,340,350,360,365,370,372,375,380,390:步驟 400,402,404,406:站 408:系統 410:單控制器 θ:角
在接合隨附圖式閱讀以下詳細描述時會最佳地理解本揭露的態樣。需要說明的是，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，可出於論述清楚起見而任意增大或減小各種特徵的尺寸。 圖1繪示用於實施本揭露的方法的本揭露的電漿處理工具的一個實施例的側剖視圖。此圖顯示了電漿處理工具的各個組件。 圖2繪示圖1的電漿處理工具進行電漿處理的側剖視圖。 圖3繪示圖1的電漿處理工具進行電漿處理後的側剖視圖，其中裝載銷墊與晶圓基板接觸以消散殘餘電荷。 圖4繪示根據一些實施例的電漿處理後的晶圓基板的側視圖。提供了增加親水性/表面能量的說明。 圖5繪示用於實施本揭露的方法的本揭露的熔融接合工具的一個實施例的側剖視圖。此圖顯示了電漿處理工具的各個組件。 圖6繪示圖5的熔融接合工具在兩個基板之間進行熔融接合製程的側剖視圖。 圖7繪示通過熔融接合產生且進一步加工之後的最終多層結構的側剖視圖。 圖8繪示說明通過本揭露實施例的方法減輕的不利影響的示意圖。 圖9繪示根據一些實施例的用於提高兩個晶圓基板之間的熔融接合品質、用於減少電荷積累或用於識別何時需要更換電漿處理工具中的裝載銷墊的方法的流程圖。 圖10繪示根據一些實施例的在本揭露的電漿處理和熔融接合製程中使用的各個站的佈局的平面圖。 圖11A繪示根據一些實施例的裝載銷墊的側視圖。 圖11B繪示根據一些實施例的裝載銷墊的下部透視圖。
100:系統
110:殼體
112:內部容積
120:基座
122:支撐表面
124:下電極
130:裝載銷
132:電絕緣管
134:裝載銷基
140:裝載銷墊
160:上電極
162:氣體入口
164:氣體出口
166:控制器
170:測試矽晶圓
172:電荷監視器

Claims (1)

  1. 一種熔融接合方法，用於提高第一基板和第二基板之間的熔融接合品質，包括： 在電漿處理工具中對虛擬矽晶圓進行電漿處理； 測量所述虛擬矽晶圓上的殘餘電壓； 若測量到的所述殘餘電壓大於約100伏特，則用新墊子更換所述電漿處理工具的晶圓支撐基座的裝載銷上的至少一墊子； 使用所述電漿處理工具對第一基板進行電漿處理；以及 將所述第一基板熔融接合到第二基板。
TW111114840A 2021-05-14 2022-04-19 熔融接合方法 TW202245075A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163188852P 2021-05-14 2021-05-14
US63/188,852 2021-05-14
US17/666,933 2022-02-08
US17/666,933 US20220367405A1 (en) 2021-05-14 2022-02-08 Methods and systems for improving fusion bonding

Publications (1)

Publication Number Publication Date
TW202245075A true TW202245075A (zh) 2022-11-16

Family

ID=83998813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114840A TW202245075A (zh) 2021-05-14 2022-04-19 熔融接合方法

Country Status (2)

Country Link
US (1) US20220367405A1 (zh)
TW (1) TW202245075A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022132447A1 (de) * 2022-12-07 2024-06-13 Nanowired Gmbh Verbinden von Bauteilen

Also Published As

Publication number Publication date
US20220367405A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
TWI601192B (zh) 用於電漿切割半導體晶圓的方法與設備
JP6463278B2 (ja) 半導体ウェハをプラズマ・ダイシングするための方法及び装置
KR101876501B1 (ko) 인-시츄 제거 가능한 정전 척
JP3911787B2 (ja) 試料処理装置及び試料処理方法
JP7454976B2 (ja) 基板支持台、プラズマ処理システム及びエッジリングの交換方法
CN106068548B (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
KR19980024679A (ko) 정전 척과 그것을 이용한 시료처리방법 및 장치
JP5281811B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
TW202245075A (zh) 熔融接合方法
WO2004021427A1 (ja) プラズマ処理方法及びプラズマ処理装置
TWI622472B (zh) 用於機器人的端效器、用於將基板保持於端效器上的方法、及處理系統
JP4245868B2 (ja) 基板載置部材の再利用方法、基板載置部材および基板処理装置
TW202201528A (zh) 清潔方法及蝕刻設備
JP2010178169A (ja) 水晶デバイスの製造方法
KR20080001958A (ko) 웨이퍼 세정 장치
JPH04162443A (ja) 静電チャック装置
TWI744515B (zh) 被加工物的加工方法
JP2012124227A (ja) 基板洗浄方法及び基板処理装置
US20230144685A1 (en) Apparatus for processing substrate
KR101123968B1 (ko) 정전척 재생 방법
TWI440123B (zh) 用於承載基材之裝置與方法
JP2015099937A (ja) 基板洗浄方法及び基板処理装置
JP5349805B2 (ja) 半導体デバイス製造装置の製造方法及び半導体デバイス製造装置の洗浄方法
KR20210157876A (ko) 플라스마 처리 시스템, 플라스마 처리 장치 및 에지 링의 교환 방법
JP2019204910A (ja) 半導体装置の製造方法