TW202243219A - 包含與導電接觸點相鄰之空隙之微電子裝置，及相關記憶體裝置、電子系統及方法 - Google Patents

包含與導電接觸點相鄰之空隙之微電子裝置，及相關記憶體裝置、電子系統及方法 Download PDF

Info

Publication number
TW202243219A
TW202243219A TW110147119A TW110147119A TW202243219A TW 202243219 A TW202243219 A TW 202243219A TW 110147119 A TW110147119 A TW 110147119A TW 110147119 A TW110147119 A TW 110147119A TW 202243219 A TW202243219 A TW 202243219A
Authority
TW
Taiwan
Prior art keywords
conductive
void
conductive contact
memory
forming
Prior art date
Application number
TW110147119A
Other languages
English (en)
Inventor
達溫 Ａ 克朗皮特
約翰 D 霍普金斯
麥迪遜 Ｄ 德雷克
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202243219A publication Critical patent/TW202243219A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種微電子裝置包括：一堆疊結構，其包括配置成階層之導電結構及絕緣結構之一垂直交替序列；記憶體胞元串，其等垂直延伸穿過該堆疊結構，該等記憶體胞元串個別地包括垂直延伸穿過該堆疊結構之一通道材料；一導電接觸結構，其垂直上覆於該等記憶體胞元串之一記憶體胞元串之該通道材料且與該通道材料電連通；及一空隙，其與該導電接觸結構橫向相鄰，該導電接觸結構藉由該空隙、一介電材料及與一橫向相鄰導電接觸結構橫向相鄰之一額外空隙而與該橫向相鄰導電接觸結構分離開。亦描述相關記憶體裝置、電子系統及方法。

Description

包含與導電接觸點相鄰之空隙之微電子裝置，及相關記憶體裝置、電子系統及方法
在各項實施例中，本發明大體上係關於微電子裝置設計及製造領域。更明確言之，本發明係關於包含與導電接觸點橫向相鄰之空隙之微電子裝置及設備，且係關於相關記憶體裝置、電子系統及形成微電子裝置之方法。
微電子產業之一持續目標係增大記憶體裝置(諸如非揮發性記憶體裝置(例如，NAND快閃記憶體裝置))之記憶體密度(例如，每記憶體晶粒之記憶體胞元之數目)。增大非揮發性記憶體裝置中之記憶體密度的一個方式係利用垂直記憶體陣列(亦稱為一「三維(3D)」記憶體陣列)架構。一習知垂直記憶體陣列包含延伸穿過導電結構(例如，字線)之階層之一堆疊中之開口之垂直記憶體串及在垂直記憶體串及導電結構之各接面處之介電材料。與具有電晶體之習知平坦(例如，二維)配置之結構相比，此一組態允許藉由在一晶粒上向上地(例如，縱向地、垂直地)構建陣列而將更大數目個切換裝置(例如，電晶體)定位於晶粒區域(即，消耗之作用表面之長度及寬度)之一單元中。
習知垂直記憶體陣列包含導電結構與存取線(例如，字線)之間之電連接，使得可唯一地選定垂直記憶體陣列中之記憶體胞元以用於寫入、讀取或擦除操作。形成此一電連接的一個方法包括在導電結構之階層之邊緣(例如，水平端部)處形成所謂的至少一個「階梯」(或「樓梯」)結構。階梯結構包含提供導電結構之接觸區的個別「階狀部」，可將導電接觸結構定位於該等接觸區上以提供對導電結構之電接取。
隨著垂直記憶體陣列技術進展，已藉由形成垂直記憶體陣列以包含包括導電結構之額外階層之堆疊及因此額外階梯結構及/或與其相關聯之個別階梯結構中之額外階狀部而提供額外記憶體密度。隨著垂直記憶體串之橫向間距減小，耦合至垂直記憶體串之橫向相鄰導電結構之間之橫向距離減小。然而，隨著導電結構之尺寸及間距繼續減小，相鄰導電結構之間之寄生(例如，雜散)電容增大。舉例而言，橫向相鄰導電結構之間之減小距離導致橫向相鄰導電結構之間之電容耦合之非所要增加。
在一些實施例中，一種微電子裝置包括：一堆疊結構，其包括配置成階層之導電結構及絕緣結構之一垂直交替序列；記憶體胞元串，其等垂直延伸穿過該堆疊結構，該等記憶體胞元串個別地包括垂直延伸穿過該堆疊結構之一通道材料；一導電接觸結構，其垂直上覆於該等記憶體胞元串之一記憶體胞元串之該通道材料且與該通道材料電連通；及一空隙，其與該導電接觸結構橫向相鄰，該導電接觸結構藉由該空隙、一介電材料及與一橫向相鄰導電接觸結構橫向相鄰之一額外空隙而與該橫向相鄰導電接觸結構分離開。
在其他實施例中，一種形成一微電子裝置之方法包括：形成垂直上覆於包括配置成階層之絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之一介電材料；形成包括一絕緣材料、一通道材料及垂直延伸穿過該介電材料及該堆疊結構之一或多個記憶體胞元材料之支柱；使該絕緣材料至少凹入至該等絕緣結構及額外絕緣結構之一最上階層；形成與該通道材料電連通之一第一導電材料；形成與該第一導電材料電連通之一第二導電材料；選擇性地移除該第一導電材料及該通道材料之部分以形成與該第二導電材料橫向相鄰之一空隙；及形成與該第二導電材料電連通之一導電著陸墊。
在又其他實施例中，一種記憶體裝置包括：一堆疊結構，其包括配置成階層之交替導電結構及絕緣結構；一介電材料，其垂直上覆於該堆疊結構；及記憶體胞元串，其等延伸穿過該堆疊結構，該等記憶體胞元串之各者包括一通道材料及一或多個記憶體胞元材料；一第一導電接觸點，其與該等記憶體胞元串之一第一者之該通道材料電連通；一第二導電接觸點，其與該等記憶體胞元串之一第二者之該通道材料電連通；一第一空隙，其橫向圍繞該第一導電接觸點；及一第二空隙，其橫向圍繞該第二導電接觸點。
在進一步實施例中，一種形成一記憶體裝置之方法包括：形成穿過一介電材料及包括絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之開口；在藉由該等開口曝露之該堆疊結構及該介電材料之垂直側壁上形成一或多個記憶體胞元材料及一通道材料；在該等開口之一上部分中形成與該通道材料電連通之一多晶矽材料；在該多晶矽材料上形成一導電材料；移除該多晶矽材料之一部分以在該導電材料周圍形成一空隙；及在該導電材料上方垂直形成一導電線。
在又進一步實施例中，一種電子系統包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦合至該輸入裝置及該輸出裝置；及一記憶體裝置，其可操作地耦合至該處理器裝置且包括至少一個微電子裝置結構。該至少一個微電子裝置結構包括：記憶體胞元串，其等垂直延伸穿過絕緣結構及導電結構之一垂直交替序列；一導電材料，其與該等記憶體胞元串之一者之一通道材料電連通；及一空隙，其與該導電材料橫向相鄰且在藉由該等記憶體胞元串之該一者界定之橫向邊界內。
優先權主張
本申請案主張2021年1月5日申請之「MICROELECTRONIC DEVICES INCLUDING VOIDS NEIGHBORING CONDUCTIVE CONTACTS, AND RELATED MEMORY DEVICES, ELECTRONIC SYSTEMS, AND METHODS」之美國專利申請案序號17/141,722之申請日期之權利。
此處包含之圖解不意謂為任何特定系統、微電子結構、微電子裝置或其積體電路之實際視圖，但僅為用於描述本文中之實施例之理想化表示。圖之間共同之元件及特徵可保留相同數字符號，惟為了便於以下描述，元件符號以引入或最完整地描述元件之圖式編號開始除外。
以下描述提供諸如材料類型、材料厚度、及處理條件之具體細節以便提供本文中描述之實施例之一詳盡描述。然而，一般技術者將瞭解，可在未採用此等具體細節之情況下實踐本文中揭示之實施例。實際上，可結合半導體產業中採用之習知製造技術來實踐實施例。另外，本文中提供之描述未形成用於製造一微電子裝置(例如，一半導體裝置、一記憶體裝置，諸如一DRAM記憶體裝置)、設備、記憶體裝置、或電子系統，或包含展現大於其他導電結構之一導電率之一些導電結構(例如，選擇閘極結構)之一完整微電子裝置、設備、記憶體裝置、或電子系統之一完整程序流程。下文描述之結構未形成一完整微電子裝置、設備、記憶體裝置或電子系統。下文僅詳細描述理解本文中描述之實施例所必需之該等程序動作及結構。可藉由習知技術執行由結構形成一完整微電子裝置、設備、記憶體裝置或電子系統之額外動作。
除非另外指定，否則可藉由包含(但不限於)旋塗、毯覆式塗層、化學氣相沈積(CVD)、原子層沈積(ALD)、電漿增強ALD、物理氣相沈積(PVD)、電漿增強化學氣相沈積(PECVD)或低壓化學氣相沈積(LPCVD)之習知技術形成本文中描述之材料。替代地，可原位生長材料。取決於待形成之特定材料，可由一般技術者選擇用於沈積或生長該材料之技術。除非上下文另外指示，否則可藉由包含(但不限於)蝕刻、研磨平坦化(例如，化學-機械平坦化)、或其他已知方法的任何適合技術完成材料之移除。
如本文中使用，術語「縱向」、「垂直」、「橫向」及「水平」係指其中或其上形成一或多個結構及/或特徵之一基板(例如，基底材料、基底結構、基底構造等)之一主平面且不一定由地球之重力場界定。一「橫向」或「水平」方向係實質上平行於基板之主平面的一方向，而一「縱向」或「垂直」方向係實質上垂直於基板之主平面的一方向。由與基板之其他表面相比具有一相對較大面積之基板之一表面界定基板之主平面。
如本文中使用，關於一給定參數、性質或條件之術語「實質上」意謂且包含一般技術者將理解給定參數、性質或條件在一變化程度(諸如在可接受容限內)下滿足之一程度。藉由實例，取決於實質上滿足之特定參數、性質或條件，該參數、性質或條件可為至少90.0%滿足、至少95.0%滿足、至少99.0%滿足、至少99.9%滿足、或甚至100.0%滿足。
如本文中使用，關於一特定參數之一數值之「約」或「近似」包含數值及一般技術者將瞭解在特定參數之可接受容限內之數值之變動程度。舉例而言，關於一數值之「約」或「近似」可包含從數值之90.0%至110.0%之一範圍內、諸如從數值之95.0%至105.0%之一範圍內、從數值之97.5%至102.5%之一範圍內、從數值之99.0%至101.0%之一範圍內、從數值之99.5%至100.5%之一範圍內、或從數值之99.9%至100.1%之一範圍內的額外數值。
如本文中使用，為便於描述，諸如「在…下面」、「在…下方」、「下」、「底部」、「在…上方」、「上」、「頂部」、「前」、「後」、「左」、「右」及類似者之空間相對術語可用於描述一個元件或特徵與另一(些)元件或特徵之關係，如圖中繪示。除非另外指定，除圖中描繪之定向以外，空間相對術語亦意欲涵蓋材料之不同定向。舉例而言，若圖中之材料反轉，則被描述為「在」其他元件或特徵「下方」或「下面」或「下」或「底部上」之元件將接著定向成「在」其他元件或特徵「上方」或「頂部上」。因此，取決於使用術語之背景內容，術語「在…下方」可涵蓋上方及下方之一定向，此對於一般技術者而言將係顯而易見的。材料可以其他方式經定向(例如，旋轉90度、反轉、翻轉等)且本文中使用之空間相對描述符相應地解釋。
如本文中使用，描述為彼此「相鄰」之特徵(例如，區、材料、結構、裝置)意謂且包含定位成彼此最接近(例如，最靠近)之所揭示識別碼(或若干識別碼)之特徵。可將未匹配「相鄰」特徵之所揭示識別碼(或若干識別碼)之額外特徵(例如，額外區、額外材料、額外結構、額外裝置)安置於「相鄰」特徵之間。換言之，「相鄰」特徵可經定位彼此直接鄰近，使得無其他特徵介入「相鄰」特徵之間；或「相鄰」特徵可經定位彼此間接鄰近，使得具有不同於與至少一個「相鄰」特徵相關聯之識別碼之一識別碼之至少一個特徵定位於「相鄰」特徵之間。因此，描述為彼此「垂直相鄰」之特徵意謂且包含定位成彼此最垂直接近(例如，最垂直靠近)之所揭示識別碼(或若干識別碼)之特徵。此外，描述為彼此「水平相鄰」之特徵意謂且包含定位成彼此最水平接近(例如，最水平靠近)之所揭示識別碼(或若干識別碼)之特徵。
如本文中使用，術語「記憶體裝置」意謂且包含展現記憶體功能性，但不一定限於記憶體功能性之微電子裝置。換言之，且僅藉由實例，術語「記憶體裝置」不但意謂且包含習知記憶體(例如，習知揮發性記憶體，諸如習知動態隨機存取記憶體(DRAM)；習知非揮發性記憶體，諸如習知NAND記憶體)，而且包含一特定應用積體電路(ASIC) (例如，一系統單晶片(SoC))、組合邏輯及記憶體之一微電子裝置及併入記憶體之一圖形處理單元(GPU)。
如本文中使用，「導電材料」意謂且包含導電材料，諸如以下一或多者：一金屬(例如，鎢(W)、鈦(Ti)、鉬(Mo)、鈮(Nb)、釩(V)、鉿(Hf)、鉭(Ta)、鉻(Cr)、鋯(Zr)、鐵(Fe)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鎳(Ni)、鈀(Pa)、鉑(Pt)、銅(Cu)、銀(Ag)、金(Au)、鋁(Al))、一合金(例如，一Co基合金、一Fe基合金、一Ni基合金、一Fe及Ni基合金、一Co及Ni基合金、一Fe及Co基合金、一Co及Ni及Fe基合金、一Al基合金、一Cu基合金、一鎂(Mg)基合金、一Ti基合金、一鋼材、一低碳鋼、一不鏽鋼)、一含導電金屬之材料(例如，一導電金屬氮化物、一導電金屬矽化物、一導電金屬碳化物、一導電金屬氧化物)及一導電摻雜半導體材料(例如，導電摻雜多晶矽、導電摻雜鍺(Ge)、導電摻雜矽鍺(SiGe))。另外，一「導電結構」意謂且包含由一導電材料形成且包含一導電材料之一結構。
如本文中使用，「絕緣材料」意謂且包含電絕緣材料，諸如以下一或多者：至少一種介電氧化物材料(例如，氧化矽(SiO x)、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、氧化鋁(AlO x)、氧化鉿(HfO x)、氧化鈮(NbO x)、氧化鈦(TiO x)、氧化鋯(ZrO x)、氧化鉭(TaO x)及氧化鎂(MgO x)之一或多者)、至少一種介電氮化物材料(例如，氮化矽(SiN y))、至少一種介電氮氧化物材料(例如，氮氧化矽(SiO xN y))及至少一種介電碳氧氮化物材料(例如，碳氧氮化矽(SiO xC zN y))。本文中包含「x」、「y」及「z」之一或多者之式(例如，SiO x、AlO x、HfO x、NbO x、TiO x、SiN y、SiO xN y、SiO xC zN y)表示針對另一元素(例如，Si、Al、Hf、Nb、Ti)之每個原子含有一種元素之「x」個原子、另一元素之「y」個原子及一額外元素(若有)之「z」個原子之一平均比率之一材料。由於式表示相對原子比率且非嚴格化學結構，故一絕緣材料可包括一或多種化學計量化合物及/或一或多種非化學計量化合物，且「x」、「y」及「z」 (若有)之值可為整數或可為非整數。如本文中使用，術語「非化學計量化合物」意謂且包含具有無法由明確定義自然數之一比率表示且違反定比定律之一元素組合物之一化學化合物。另外，一「絕緣結構」意謂且包含由一絕緣材料形成且包含一絕緣材料之一結構。
如本文中使用，術語「空隙」意謂且包含相鄰結構或特徵之間之一體積、一間隙或空間。空隙在其邊界內不一定缺少一材料且可舉例而言含有一氣態物種(諸如空氣或惰性氣體之一或兩者)，或真空。
根據本文中描述之實施例，一微電子裝置包括一堆疊結構，該堆疊結構包含絕緣結構及導電結構之一交替序列。記憶體胞元串垂直延伸穿過堆疊結構。一導電接觸點垂直上覆於記憶體胞元串之各串且與各串之一通道材料電連通。各導電接觸點由定位於藉由各自記憶體胞元串界定之橫向邊界內之一空隙橫向圍繞。一導電線與導電材料電連通。橫向圍繞導電接觸點之空隙可減少導電接觸點與橫向相鄰導電接觸點之間之電容耦合且可減少電耦合至導電接觸點之位元線之位元線負載。
可藉由形成穿過一介電材料及包括絕緣結構及額外絕緣結構之一交替序列之一堆疊結構之開口而形成微電子裝置。一或多個記憶體胞元材料及一通道材料可形成於藉由開口曝露之介電材料及堆疊結構之側壁上。可用一絕緣材料填充開口之剩餘部分以形成支柱。絕緣材料之一部分可凹入以形成凹部且一第一導電材料經形成於支柱之凹部內。一第二導電材料填充凹部之剩餘部分。選擇性地移除第一導電材料之部分以在第二導電材料與介電材料之側壁或一或多個記憶體胞元材料之垂直延伸部分之間形成空隙。在一些實施例中，移除記憶體胞元材料之一或多者以增大空隙之一橫向尺寸。一或多個介電材料形成於空隙上方且導電線形成為與第二導電材料電連通。
圖1A至圖1P繪示根據本發明之實施例之形成一微電子裝置結構之一方法。圖1A係透過圖1B之剖面線A-A截取之一微電子裝置結構100之一簡化截面視圖。微電子裝置結構100可舉例而言形成為一記憶體裝置(例如，一多層疊3D NAND快閃記憶體裝置，諸如一雙層疊3D NAND快閃記憶體裝置)之一部分，如下文更詳細描述。
參考圖1A及圖1B，微電子裝置結構100包含一堆疊結構102，其包含配置成階層108之絕緣結構104及額外絕緣結構106之一垂直交替(例如，在Z方向上)序列。堆疊結構102之階層108之各者可包含與額外絕緣結構106之至少一(1)者垂直相鄰之絕緣結構104之至少一(1)者。
絕緣結構104可各個別地由舉例而言一絕緣材料(諸如氧化物材料(例如，二氧化矽(SiO 2)、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、二氧化鈦(TiO 2)、氧化鉿(HfO 2)、二氧化鋯(ZrO 2)、二氧化鉿(HfO 2)、氧化鉭(TaO 2)、氧化鎂(MgO)、氧化鋁(Al 2O 3)或其等之一組合)及非晶碳之一或多者)形成且包含該絕緣材料。在一些實施例中，絕緣結構104包括二氧化矽。絕緣結構104之各者可個別地包含至少一種絕緣材料之一實質上均勻分佈，或至少一種絕緣材料之一實質上不均勻分佈。如本文中使用，術語「均勻分佈」意謂一材料之量貫穿一結構之不同部分(例如，不同水平部分、不同垂直部分)不變。相反地，如本文中使用，術語「不均勻分佈」意謂一材料之量貫穿一結構之不同部分變化。材料之量可貫穿結構之不同部分逐步變化(例如，突然改變)，或可連續變化(例如，漸進地(諸如線性地、拋物線地)改變)。在一些實施例中，堆疊結構102之階層108之各者之絕緣結構104之各者展現絕緣材料之一實質上均勻分佈。在額外實施例中，堆疊結構102之階層108之至少一者之絕緣結構104之至少一者展現至少一種絕緣材料之一實質上不均勻分佈。絕緣結構104可舉例而言由至少兩種不同絕緣材料之一堆疊(例如，層壓)形成且包含該堆疊。堆疊結構102之階層108之各者之絕緣結構104可各為實質上平坦的，且可各個別地展現一所要厚度。
額外絕緣結構106之層級可由不同於絕緣結構104之一絕緣材料形成且包含該絕緣材料，且展現相對於絕緣結構104之一蝕刻選擇性。在一些實施例中，額外絕緣結構106由氮化物材料(例如，氮化矽(Si 3N 4))或氮氧化物材料(例如，氮氧化矽)形成且包含其等。在一些實施例中，額外絕緣結構106包括氮化矽。
儘管圖1A繪示絕緣結構104及額外絕緣結構106之特定數目個階層108，然本發明不限於此。在一些實施例中，堆疊結構102包含所要數量個階層108，諸如在從三十二(32)個階層108至256個階層108之範圍內。在一些實施例中，堆疊結構102包含六十四(64)個階層108。在其他實施例中，堆疊結構102包含絕緣結構104及額外絕緣結構106之不同數目個階層108，諸如小於六十四(64)個階層108 (例如，小於或等於六十(60)個階層108、小於或等於五十(50)個階層108、小於約四十(40)個階層108、小於或等於三十(30)個階層108、小於或等於二十(20)個階層108、小於或等於十(10)個階層108)；或大於六十四(64)個階層108 (例如，大於或等於七十(70)個階層108、大於或等於一百(100)個階層108、大於或等於約一百二十八(128)個階層108、大於兩百五十六(256)個階層108)。另外，在一些實施例中，堆疊結構102上覆於包括絕緣結構104及額外絕緣結構之額外階層108之一層疊結構，該層疊結構藉由至少一種介電材料(諸如一層疊間絕緣材料)與堆疊結構102分離開。
繼續參考圖1A，微電子裝置結構100進一步包含(例如，在Z方向上)垂直下伏於堆疊結構102之一源極階層110。源極階層110可包括舉例而言一第一源極材料112及一第二源極材料114。第一源極材料112可由至少一種導電材料形成且包含至少一種導電材料，諸如以下一或多者：一金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)；一合金(例如，一Co基合金、一Fe基合金、一Ni基合金、一Fe及Ni基合金、一Co及Ni基合金、一Fe及Co基合金、一Co及Ni及Fe基合金、一Al基合金、一Cu基合金、一Mg基合金、一Ti基合金)；一含導電金屬材料(例如，一導電金屬氮化物、一導電金屬矽化物、一導電金屬碳化物、一導電金屬氧化物)；或一摻雜半導體材料(例如，摻雜有一或多種P型摻雜劑之一半導體材料(例如，摻雜有至少一種P型摻雜劑(諸如硼、鋁及鎵之一或多者)之多晶矽)或一或多種N型導電性材料(例如，摻雜有至少一種N型摻雜劑(諸如砷、磷、銻及鉍之一或多者)之多晶矽))。在一些實施例中，第一源極材料112包括導電摻雜矽。
第二源極材料114可由金屬矽化物材料(例如，矽化鎢(WSi x))、金屬氮化物材料(例如，氮化鎢)及金屬氮化矽材料(例如，氮化鎢矽(WSi xN y))之一或多者形成且包含其等之一或多者。在一些實施例中，第二源極材料114包括矽化鎢。
一介電材料116可垂直上覆於堆疊結構102且可定位於階層108之一最上者上方。介電材料116可由一電絕緣材料形成且包含一電絕緣材料，諸如(舉例而言)磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、氟矽酸鹽玻璃(FSG)、硼磷矽酸鹽玻璃(BPSG)及二氧化矽之一或多者。在一些實施例中，介電材料116包括實質上與絕緣結構104相同之材料組合物。在一些實施例中，介電材料116包括二氧化矽。
開口118可經形成穿過堆疊結構102以舉例而言曝露源極階層110之一部分(例如，第一源極材料112之一部分)。如本文中將描述，可使用開口118來形成用於形成記憶體胞元157 (圖1K)串(圖1K)之支柱120 (圖1C)。
參考圖1B，在Y方向上彼此橫向相鄰之開口118可在X方向上彼此偏移。因此，開口118可配置成一所謂的編織圖案，其可促成待形成於開口118中之記憶體胞元(例如，記憶體胞元157 (圖1K))之支柱120 (及所得串(例如，串155 (圖1K)))之密度增加。然而，本發明不限於此且開口118可配置成其他圖案(例如，線，其中各線之開口118與其他線之各者之開口118對準)。在一些實施例中，各開口118可被六(6)個其他開口118圍繞且可配置成六邊形圖案。
開口118可具有從約60奈米(nm)至約120 nm (諸如從約60 nm至約80 nm、從約80 nm至約100 nm，或從約100 nm至約120 nm)之範圍內之一水平尺寸(例如，直徑) D1。在一些實施例中，水平尺寸D1係約100。然而，本發明不限於此且水平尺寸D1可不同於所描述之水平尺寸。
參考圖1C及圖1D，在形成開口118之後，一或多個材料可形成於開口內以形成包含一或多個材料之支柱120。圖1C係透過圖1D之剖面線C-C截取之微電子裝置結構100之一簡化截面視圖，圖1D係微電子裝置結構100之一簡化俯視圖。參考圖1C及圖1D，支柱120可(例如，在Z方向上)垂直延伸穿過堆疊結構102。如本文中將描述，可採用支柱120之材料來形成記憶體胞元(例如，NAND記憶體胞元串)。支柱120可各個別地包括：一障壁材料122，其與堆疊結構102之階層108之一者之絕緣結構104及額外絕緣結構106之層級水平相鄰；一電荷阻擋材料(亦被稱為一「介電阻擋材料」) 124，其與障壁材料122水平相鄰；一記憶體材料126，其與電荷阻擋材料124水平相鄰；一穿隧介電材料(亦被稱為一「穿隧介電材料」) 128，其與記憶體材料126水平相鄰；一通道材料130，其與穿隧介電材料128水平相鄰；及一絕緣材料132，其在支柱120之一中心部分中。通道材料130可水平插置於絕緣材料132與穿隧介電材料128之間；穿隧介電材料128可水平插置於通道材料130與記憶體材料126之間；記憶體材料126可水平插置於穿隧介電材料128與電荷阻擋材料124之間；電荷阻擋材料124可水平插置於記憶體材料126與障壁材料122之間；且障壁材料122可水平插置於電荷阻擋材料124與絕緣結構104及額外絕緣結構106之層級之間。
障壁材料122、電荷阻擋材料124、記憶體材料126及穿隧介電材料128在本文中可統稱為「記憶體胞元材料」。
在一些實施例中，支柱120不包含障壁材料122且電荷阻擋材料124與絕緣結構104及額外絕緣結構106之層級水平相鄰。
絕緣材料132可由一電絕緣材料形成且包含一電絕緣材料，諸如(舉例而言)磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、氟矽酸鹽玻璃(FSG)、硼磷矽酸鹽玻璃(BPSG)、二氧化矽、二氧化鈦、二氧化鋯、二氧化鉿、氧化鉭、氧化鎂、氧化鋁、氧化鈮、氧化鉬、氧化鍶、氧化鋇、氧化釔、氮化物材料(例如，氮化矽(Si 3N 4))、氮氧化物(例如，氮氧化矽)、介電氮化碳材料(例如，氮化矽碳(SiCN))、介電碳氧氮化物材料(例如，碳氧氮化矽(SiOCN))或其等之組合。在一些實施例中，絕緣材料132包括二氧化矽。
通道材料130可由一半導體材料(至少一種元素半導體材料，諸如多晶矽；至少一種Ⅲ至Ⅴ族化合物半導體材料、至少一種Ⅱ至Ⅵ族化合物半導體材料、至少一種有機半導體材料、GaAs、InP、GaP、GaN、其他半導體材料)及氧化物半導體材料之一或多者形成且包含其等。在一些實施例中，通道材料130包含非晶矽或多晶矽。在一些實施例中，通道材料130包括一摻雜半導體材料。
通道材料130之一厚度(例如，在X方向上及在Y方向上)可在從約5 nm至約15 nm (諸如從約5 nm至約15 nm，諸如從約5 nm至約10 nm，或從約10 nm至約15 nm)之範圍內。然而，本發明不限於此且通道材料130之厚度可不同於上文描述之厚度。
穿隧介電材料128可由一介電材料形成且包含一介電材料，可透過該介電材料在適合電偏壓條件下執行電荷穿隧，諸如透過熱載子注入或藉由福勒-諾德海姆穿隧感應電荷轉移(Fowler-Nordheim tunneling induced charge transfer)。藉由非限制性實例，穿隧介電材料128可由氧化矽、氮化矽、氮氧化矽、介電金屬氧化物(諸如氧化鋁及氧化鉿)、介電金屬氮氧化物、介電金屬矽酸鹽、其合金及/或其等之組合之一或多者形成且包含其等。在一些實施例中，穿隧介電材料128包括二氧化矽。在其他實施例中，穿隧介電材料128包括氮，諸如氮氧化物。在一些此等實施例中，穿隧介電材料128包括氮氧化矽。
穿隧介電材料128 (例如，在X方向上及在Y方向上)之一厚度可在從約4 nm至約10 nm (諸如從約4 nm至約6 nm，從約6 nm至約8 nm，或從約8 nm至約10 nm)之範圍內。然而，本發明不限於此且穿隧介電材料128之厚度可不同於上文描述之厚度。
記憶體材料126可包括一電荷捕獲材料或一導電材料。記憶體材料126可由以下一或多者形成且包含其等：氮化矽、氮氧化矽、多晶矽(摻雜多晶矽)、一導電材料(鎢、鉬、鉭、鈦、鉑、釕及其合金，或金屬矽化物，諸如矽化鎢、矽化鉬、矽化鉭、矽化鈦、矽化鎳、矽化鈷或其等之一組合)、一半導體材料多晶或非晶半導體材料，包含至少一種元素半導體元素或至少一種化合物半導體材料、導電奈米粒子(例如，釕奈米粒子)、金屬點。在一些實施例中，記憶體材料126包括氮化矽。
記憶體材料126 (例如，在X方向上及在Y方向上)之一厚度可在從約4 nm至約10 nm (諸如從約4 nm至約6 nm，從約6 nm至約8 nm，或從約8 nm至約10 nm)之範圍內。然而，本發明不限於此且記憶體材料126之厚度可不同於上文描述之厚度。
電荷阻擋材料124可由一介電材料形成且包含一介電材料，諸如(舉例而言)氧化物(例如，二氧化矽)、氮化物(氮化矽)及氮氧化物(氮氧化矽)或另一材料之一或多者。在一些實施例中，電荷阻擋材料124包括氮氧化矽。
電荷阻擋材料124 (例如，在X方向上及在Y方向上)之一厚度可在從約4 nm至約12 nm (諸如從約4 nm至約6 nm，從約6 nm至約8 nm，從約8 nm至約10 nm，或從約10 nm至約12 nm)之範圍內。然而，本發明不限於此且電荷阻擋材料124之厚度可不同於上文描述之厚度。
在一些實施例中，穿隧介電材料128、記憶體材料126及電荷阻擋材料124一起可包括經組態以捕獲一電荷之一結構，諸如(舉例而言)氧化物-氮化物-氧化物(ONO)結構。在一些此等實施例中，穿隧介電材料128包括二氧化矽，記憶體材料126包括氮化矽，且電荷阻擋材料124包括二氧化矽。在其他實施例中，穿隧介電材料128、記憶體材料126及電荷阻擋材料124一起包括氧化物-氮化物-氮氧化物結構。在一些此等實施例中，穿隧介電材料128包括氮氧化矽，記憶體材料126包括氮化矽，且電荷阻擋材料124包括二氧化矽。
障壁材料122可由以下一或多者形成且包含其等：金屬氧化物(例如，氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鉭、氧化釓、氧化鈮、氧化鈦之一或多者)、介電矽化物(例如，矽化鋁、矽酸鉿、矽酸鋯、矽化鑭、矽化釔、矽化鉭)及介電氮化物(例如，氮化鋁、氮化鉿、氮化鑭、氮化釔、氮化鉭)。在一些實施例中，障壁材料122包括氧化鋁。
障壁材料122 (例如，在X方向上及在Y方向上)之一厚度可在從約2 nm至約10 nm (諸如從約2 nm至約4 nm，從約4 nm至約6 nm，從約6 nm至約8 nm，從約8 nm至約10 nm)之範圍內。然而，本發明不限於此且障壁材料122之厚度可不同於上文描述之厚度。
繼續參考圖1C，在形成絕緣材料132之後，可諸如藉由將微電子裝置結構100曝露至一化學機械平坦化(CMP)程序而移除堆疊結構102上方之絕緣材料之部分。移除絕緣材料之部分可曝露通道材料130之水平延伸部分。
現參考圖1E，絕緣材料132之一部分可經移除(例如，凹入)以形成凹部134。絕緣材料132可經凹入，使得絕緣材料132之一上表面實質上與絕緣結構104及額外絕緣結構106之階層108之一最上者(例如，最上階層108之一最上表面)共面。在一些實施例中，絕緣材料132之一上表面實質上與絕緣結構104或額外絕緣結構106之一最上者共面。
可藉由舉例而言將絕緣材料132曝露於一濕式蝕刻劑或一乾式蝕刻劑而使絕緣材料132凹入。藉由非限制性實例，可藉由將絕緣材料132曝露於一濕式蝕刻劑(諸如氫氟酸(HF))而選擇性地(例如，相對於其他材料，諸如通道材料130)移除絕緣材料132。在其他實施例中，藉由將絕緣材料132曝露於包含六氟化硫(SF 6)、三氟化氮(NF 3)、四氟化碳(CF 4)及氧氣、三氟甲烷(CHF 3)、六氟甲烷(C 2F 6)、八氟丙烷(C 3F 8)、八氟環戊烯(C 5F 8)及一氧化碳之一或多者之一乾式蝕刻劑而選擇性地移除絕緣材料132。然而，本發明不限於此且絕緣材料132可藉由除所描述方法以外之方法凹入。
現參考圖1F，在使絕緣材料132凹入之後，一第一導電材料136可保形地形成於微電子裝置結構100上方及凹部134內(圖1E)。可藉由CVD、ALD、電漿增強ALD、PVD、PECVD或LPCVD之一或多者形成第一導電材料136。在一些實施例中，藉由ALD形成第一導電材料136。
第一導電材料136可由一或多種N型導電性材料(例如，摻雜有至少一種N型摻雜劑(諸如砷、磷、銻及鉍之一或多者)之多晶矽)形成且包含一或多種N型導電性材料。在一些實施例中，第一導電材料136包括N摻雜多晶矽，諸如摻雜有磷、砷或兩者之多晶矽。在一些實施例中，第一導電材料136包括與通道材料130之材料組合物不同之一材料組合物。在一些實施例中，第一導電材料136之摻雜劑不同於通道材料130之摻雜劑。在一些實施例中，第一導電材料136之摻雜劑之一濃度大於通道材料130之摻雜劑之一濃度。
第一導電材料136之一厚度T可在從約20 nm至約40 nm (諸如從約20 nm至約30 nm，或從約30 nm至約40 nm)之範圍內。如本文中將描述，可選擇第一導電材料136之厚度T以控制導電接觸結構(例如，導電接觸結構144 (圖1G))與一橫向相鄰材料之間之一空隙(例如，空隙146 (圖1H))之一尺寸。在一些實施例中，由於支柱120展現一實質上圓形截面形狀，故將瞭解，第一導電材料136可包括一環形形狀。
第一導電材料136之水平相鄰部分之間之一開口138可具有從約15 nm至約25 nm (諸如從約15 nm至約20 nm，或從約20 nm至約25 nm)之範圍內之一尺寸(例如，直徑) D2。然而，本發明不限於此且尺寸D2可不同於上文描述之尺寸。
參考圖1G，一障壁材料140可形成於開口138中(圖1F)且一第二導電材料142可形成於障壁材料140上方。障壁材料140保形地上覆於微電子裝置結構100之表面。第二導電材料142可透過第一導電材料136與通道材料130電連通。在一些實施例中，第二導電材料142及障壁材料140形成一導電接觸結構144 (其在本文中亦可被稱為一「汲極接觸點」)。可諸如藉由將微電子裝置結構100曝露於一CMP程序以曝露第一導電材料136之一上表面而移除開口138外部之障壁材料140及第二導電材料142之部分。
障壁材料140可包含經配製且經組態以減少或防止第二導電材料142之材料擴散至第一導電材料136的一或多個材料。藉由非限制性實例，障壁材料140可包含：一第一材料，其包括直接在第一導電材料136之(例如，在Z方向上)垂直延伸側壁及第一導電材料136之(例如，在X方向上及在Y方向上)水平延伸部分上且與其等接觸之鈦；及一第二材料，其包括上覆於第一材料之氮化鈦。在一些此等實施例中，第二導電材料142可直接上覆於且接觸障壁材料140之第二材料。在一些實施例中，第一導電材料136及障壁材料140之介面包括矽化鈦。
第二導電材料142可由導電材料形成且包含導電材料。在一些實施例中，第二導電材料142包括鎢。
現參考圖1H，在形成導電接觸結構144之後，可選擇性地移除第一導電材料136及通道材料130之部分以在第二導電材料142與穿隧介電材料128之(例如，在Z方向上)垂直延伸側壁之間形成空隙(例如，空間、間隙、氣隙、真空區) 146。
可藉由舉例而言將微電子裝置結構100曝露於經配製且經組態以選擇性地移除多晶矽(諸如(舉例而言)一或多個SF 6、氯氣(Cl 2)、氫氣(H 2)、氨氣(NH 3)、二氟甲烷(CH 2F 2)、氟氣(F 2)或另一材料)之一乾式蝕刻劑而選擇性地移除第一導電材料136及通道材料130。在一些實施例中，乾式蝕刻劑包括含氫材料(例如，H 2及NH 3之一或多者)及至少另一材料(例如，NF 3、CF 4、SF 6、C 2F 6、CHF 3、CH 2F 2、C 3F 8、C 4F 8及F 2之一或多者)。
在一些實施例中，第一導電材料136之一部分保持未移除。在一些此等實施例中，導電接觸結構144至少部分延伸至第一導電材料136中一高度H。因此，障壁材料140及導電材料142之一下部分(對應於高度H)可與第一導電材料136形成一實質上歐姆接觸，從而促進通道材料130與導電材料142之間之電氣連續性及通道材料與導電材料142之間之一減小電阻。
高度H可在從約50 nm至約400 nm (諸如從約50 nm至約100 nm，從約100 nm至約200 nm，從約200 nm至約300 nm，或從約300 nm至約400 nm)之範圍內。然而，本發明不限於此且高度H可不同於上文描述之高度。
參考圖1I，可相對於電荷阻擋材料124及第二導電材料142選擇性地移除穿隧介電材料128及記憶體材料126之部分以增加空隙146之大小。移除穿隧介電材料128及記憶體材料126之部分可增加導電接觸結構144之(例如，在Z方向上)垂直延伸側壁與電荷阻擋材料124之側壁之間之空隙146之各者(例如，在X方向上、在Y方向上)之橫向尺寸。藉由非限制性實例，穿隧介電材料128及記憶體材料126可曝露於包含氫氟酸、氟化銨、水、醋酸、硝酸、磷酸或鹽酸之一或多者之一濕式蝕刻劑以相對於電荷阻擋材料124選擇性地移除穿隧介電材料128及記憶體材料126。
在一些實施例中，障壁材料122及電荷阻擋材料124之(例如，在X方向上、在Y方向上)橫向延伸部分可保留在介電材料116上方。障壁材料122及電荷阻擋材料124之(例如，在Z方向上)垂直延伸部分可與空隙146橫向相鄰。
在一些實施例中，諸如在期望一較大空隙146之情況下，可移除電荷阻擋材料124、障壁材料122及介電材料116之一或多者之至少一部分以曝露介電材料116之(例如，在Z方向上)垂直延伸部分。在一些此等實施例中，介電材料116之一部分可保留在(例如，在X方向上、在Y方向上)橫向相鄰導電接觸結構144之間。在一些此等實施例中，空隙146 (例如，在X方向上、在Y方向上)之一橫向尺寸可大於橫向相鄰空隙146之間之介電材料116之一對應橫向尺寸。
現參考圖1J，一額外介電材料148可形成(例如，非保形地形成)於微電子裝置結構100上方。在一些此等實施例中，(例如，在Z方向上)垂直上覆於空隙146及導電接觸結構144之額外介電材料148 (例如，在Z方向上)之一垂直上表面(例如，在Z方向上)垂直高於垂直上覆於電荷阻擋材料124及介電材料116之額外介電材料148之上表面。
可藉由CVD、ALD、電漿增強ALD、PVD、PECVD或LPCVD之一或多者形成額外介電材料148。在一些實施例中，藉由一非保形CVD程序形成額外介電材料148。
額外介電材料148可由上文參考介電材料116描述之材料之一或多者形成且包含其等。在一些實施例中，額外介電材料148包括實質上與介電材料116相同之材料組合物。在一些實施例中，額外介電材料148包括二氧化矽。
空隙146可個別地包括一區(例如，實質上無固體、液體、氣體及其他物態之各者之一區)、空氣(例如，氮氣及氧氣之一混合物)或一或多個程序氣體(例如，前體氣體)，諸如用於形成額外介電材料148之氣體。在一些實施例中，空隙146包括真空。在又其他實施例中，空隙146包括正矽酸乙酯(TEOS) (Si(OC 2H 5) 4)、矽烷(SiH 4)、(3-巰丙基)三甲氧基甲矽烷、(3-氨丙基)三甲氧基甲矽烷、氨基矽烷(例如，三(二甲氨基)矽烷(3DMAS)、雙(二乙氨基)矽烷(BDEAS)、雙(叔丁基氨基)矽烷、二仲丁基氨基矽烷(DSBAS))或另一材料之一或多者。在一些實施例中，空隙146包括一氣體且實質上無一液體或一固體。
空隙146之一介電常數可小於二氧化矽之一介電常數。在一些實施例中，空隙146之介電常數小於約3.9。空隙146之介電常數可在從約1.0至約3.8 (諸如從約1.0至約1.2，從約1.2至約1.5，從約1.5至約2.0，從約2.0至約2.5，從約2.5至約3.0，或從約3.0至約3.8)之範圍內。在一些實施例中，空隙146之介電常數係約1.0。
組合參考圖1K及圖1L，在形成額外介電材料148之後，狹槽結構150可經形成穿過堆疊結構102以促進透過所謂的「替換閘極」或「後閘極」處理動作用導電結構154替換額外絕緣結構106。圖1K係透過圖1L之剖面線K-K截取之微電子裝置結構100之一簡化截面視圖，圖1L係微電子裝置結構100之一俯視圖。
狹槽(本文中亦被稱為「替換閘極狹槽」)可經形成穿過對應於狹槽結構150之位置處之堆疊結構102以延伸穿過額外介電材料148、電荷阻擋材料124及障壁材料122之(例如，在X方向上、在Y方向上)橫向延伸部分、介電材料116及絕緣結構104及額外絕緣結構106 (圖1J)之階層108。在一些實施例中，狹槽可曝露源極階層110，諸如第一源極材料112。
可透過狹槽選擇性地移除(例如，挖出)額外絕緣結構106 (圖1J)且可用一導電材料填充(例如，在Z方向上)垂直相鄰絕緣結構104之間之空間以形成導電結構154及包含絕緣結構104及導電結構154之階層158之一堆疊結構156。導電結構154可定位於對應於透過狹槽移除之額外絕緣結構106之位置的位置處。
在形成導電結構154之後，可用一或多個材料填充狹槽以形成狹槽結構150。在一些實施例中，狹槽結構150包含一絕緣材料152。絕緣材料152可包含上文參考絕緣結構104描述之材料之一或多者。在一些實施例中，絕緣材料152包括二氧化矽。在其他實施例中，狹槽結構150包含舉例而言位於其側壁上之一襯層材料及與該襯層材料水平相鄰之一導電材料。在一些此等實施例中，襯層材料可包括一絕緣材料，諸如(舉例而言)二氧化矽；且導電材料可包含多晶矽或鎢且可(例如，諸如透過第一源極材料112)與源極階層110電連通。
導電結構154可由至少一種導電材料形成且包含至少一種導電材料，諸如至少一種金屬(例如，鎢(W)、鈦(Ti)、鉬(Mo)、鈮(Nb)、釩(V)、鉿(Hf)、鉭(Ta)、鉻(Cr)、鋯(Zr)、鐵(Fe)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鎳(Ni)、鈀(Pa)、鉑(Pt)、銅(Cu)、銀(Ag)、金(Au)、鋁(Al))、至少一種合金(例如，一Co基合金、一Fe基合金、一Ni基合金、一Fe及Ni基合金、一Co及Ni基合金、一Fe及Co基合金、一Co及Ni及Fe基合金、一Al基合金、一Cu基合金、一鎂(Mg)基合金、一Ti基合金、一鋼材、一低碳鋼、一不鏽鋼)、至少一種導電摻雜半導體材料(例如，導電摻雜多晶矽、導電摻雜鍺(Ge)、導電摻雜矽鍺(SiGe))、至少一種含導電金屬之材料(例如，一導電金屬氮化物、一導電金屬矽化物、一導電金屬碳化物、一導電金屬氧化物)或其等之組合。在一些實施例中，導電結構154由鎢形成且包含鎢。
導電結構154之各者可個別地包含至少一種導電材料之一實質上均勻分佈，或至少一種導電材料之一實質上不均勻分佈。在一些實施例中，堆疊結構156之階層158之各者之導電結構154之各者展現導電材料之一實質上均勻分佈。在額外實施例中，堆疊結構156之階層158之至少一者之導電結構154之至少一者展現至少一種導電材料之一實質上不均勻分佈。導電結構154可舉例而言由至少兩種不同導電材料之一堆疊形成且包含該堆疊。堆疊結構156之階層158之各者之導電結構154可各為實質上平坦的，且可各展現一所要厚度。
在一些實施例中，導電結構154可包含環繞導電結構154 (諸如在導電結構154與絕緣結構104之間)之一導電襯層材料。導電襯層材料可包括舉例而言可形成導電結構154之一晶種材料。導電襯層材料可由舉例而言一金屬(例如，鈦、鉭)、金屬氮化物(例如，氮化鎢、氮化鈦、氮化鉭)或另一材料形成且包含其等。在一些實施例中，導電襯層材料包括氮化鈦。
可採用堆疊結構156之至少一個下導電結構154作為微電子裝置結構100之至少一個下選擇閘極(例如，至少一個源極側選擇閘極(SGS))。在一些實施例中，採用堆疊結構156之一垂直最下階層158之一單一(例如，僅一個)導電結構154作為微電子裝置結構100之一下選擇閘極(例如，一SGS)。另外，可採用堆疊結構156之上導電結構154作為微電子裝置結構100之上選擇閘極(例如，汲極側選擇閘極(SGD))。在一些實施例中，採用堆疊結構156之一垂直最上階層158之水平相鄰導電結構154 (例如，藉由額外狹槽結構彼此分離開)作為微電子裝置結構100之上選擇閘極(例如，SGD)。在一些實施例中，採用多於一個(例如，兩個、四個、五個、六個)導電結構154作為微電子裝置結構之一上選擇閘極(例如，一SGD)。
繼續參考圖1K，導電結構154之形成可形成記憶體胞元157之串155，各記憶體胞元157定位於一導電結構154及記憶體胞元材料(例如，障壁材料122、電荷阻擋材料124、記憶體材料126及穿隧介電材料128)及通道材料130之一相交點處。在圖1L中，以虛線繪示串155以指示串定位於額外介電材料148下面。
各空隙146之至少一部分可定位於記憶體胞元157之串155之橫向邊界內(例如，在X方向上、在Y方向上)。藉由非限制性實例，各空隙146之至少一部分可定位於藉由舉例而言通道材料130界定之橫向邊界內。在一些實施例中，實質上全部空隙146可定位於記憶體胞元157之串155之橫向邊界內。
現參考圖1M，在形成導電結構154之後，微電子裝置結構100可曝露於一CMP程序以移除額外絕緣材料148之垂直上部分(例如，在Z方向上)且形成額外絕緣材料148之一實質上平坦上表面。在一些實施例中，CMP程序可經組態以停止在導電接觸結構144上。將微電子裝置結構100曝露於CMP程序可曝露導電接觸結構144之一上表面。
在一些實施例中，在曝露導電接觸結構144之一上表面之後，額外絕緣材料148之表面可相對於導電接觸結構144之一上表面凹入。藉由非限制性實例，微電子裝置結構100可曝露於經配製且經組態以相對於導電接觸結構144選擇性地移除額外絕緣材料148之一乾式蝕刻劑。舉例而言，可藉由將額外絕緣材料148曝露於包含三氟甲烷、氬氣、氧氣之一或多者之一反應性離子蝕刻(RIE)程序而選擇性地移除額外絕緣材料148。在其他實施例中，可藉由曝露於一或多個濕式蝕刻劑(諸如氫氟酸、硝酸及氨氣之一或多者)而選擇性地移除額外絕緣材料148。
參考圖1N，一介電材料160可保形地形成於微電子裝置結構100上方且一蝕刻停止材料162可保形地形成於介電材料160上方。在形成蝕刻停止材料162之後，微電子裝置結構100可曝露於一CMP程序以曝露介電材料160之一上表面，諸如(例如，在Z方向上)垂直上覆於導電接觸結構144之介電材料160之一部分以曝露蝕刻停止材料162之一部分。
介電材料160可由絕緣材料形成且包含絕緣材料，諸如上文參考介電材料116描述之材料之一或多者。在一些實施例中，介電材料160包括氧化物材料，諸如二氧化矽。蝕刻停止材料162可包括展現相對於介電材料160之一蝕刻選擇性之一材料。藉由非限制性實例，蝕刻停止材料162可由上文參考額外絕緣結構106描述之材料之一或多者形成且包含其等。在一些實施例中，蝕刻停止材料162包括氮化物材料，諸如氮化矽。
可藉由CVD、ALD、電漿增強ALD、PVD、PECVD或LPCVD之一或多者個別地形成介電材料160及蝕刻停止材料162。在一些實施例中，藉由CVD個別地形成介電材料160及蝕刻停止材料162。
現參考圖1O，可選擇性地移除上覆於導電接觸結構144之介電材料160之部分以形成上覆於導電接觸結構144之開口且曝露導電接觸結構144之一最上表面。在一些實施例中，藉由將介電材料160曝露於包含四氟化碳、氧氣、氫氣、氨氣及三氟化氮之一或多者之一乾式蝕刻劑而選擇性地移除介電材料160。
在曝露導電接觸結構144之最上表面之後，一導電材料164可形成於開口內且與導電接觸結構144電連通。可藉由舉例而言濺鍍形成導電材料164。然而，本發明不限於此且可藉由其他方法形成導電材料164。
導電材料164可由一或多個導電材料形成且包含一或多個導電材料。在一些實施例中，導電材料164包括實質上與導電材料142相同之材料組合物。在一些實施例中，導電材料164包括鎢。
繼續參考圖1O，在形成導電材料164之後，微電子裝置結構100可曝露於一CMP程序以從蝕刻停止材料162之表面移除導電材料164之部分且形成包括導電材料164之導電著陸墊結構166。
現參考圖1P，一導電接觸點170可形成為與導電著陸墊結構166電連通。舉例而言，一額外蝕刻停止材料168可形成於蝕刻停止材料162上方。開口可經形成穿過額外蝕刻停止材料168以曝露導電著陸墊結構166之至少一部分且導電接觸點170可形成於開口內且與導電著陸墊結構166之導電材料164電連通。
在形成導電接觸點170之後，導電線(例如，存取線，諸如位元線)可形成為與導電接觸點170電連通且可透過導電接觸結構144與記憶體胞元157之串155之通道材料電連通。在一些實施例中，導電線在實質上垂直於狹槽結構150 (圖1K、圖1L)之方向之一方向上延伸。
儘管微電子裝置結構100已被描述及繪示為包含導電著陸墊結構166，然本發明不限於此。在其他實施例中，導電接觸結構144透過一或多個導電接觸結構(例如，一導電插塞結構)與一導電線電連通。
儘管微電子裝置結構100已被描述及繪示為包括具有一特定組態之記憶體胞元157，然本發明不限於此。在一些實施例中，記憶體胞元157可包括所謂的「MONOS」 (金屬-氧化物-氮化物-氧化物-半導體)記憶體胞元。在額外實施例中，記憶體胞元157包括所謂的「TANOS」 (氮化鉭-氧化鋁-氮化物-氧化物-半導體)記憶體胞元，或所謂的「BETANOS」 (頻帶/障壁設計TANOS)記憶體胞元，其等之各者係MONOS記憶體胞元之子集。在其他實施例中，記憶體胞元157包括所謂的「浮動閘極」記憶體胞元，包含作為電荷儲存結構之浮動閘極(例如，金屬浮動閘極)。浮動閘極可水平介入串155之中心結構與導電結構154之間。
與不包含空隙146之習知微電子裝置之電容導電接觸結構及導電線相比，形成導電接觸結構144以包含(例如，在X方向上、在Y方向上)與導電材料142水平相鄰之空隙146可促進展現一減小電容(例如，電容耦合)之導電接觸結構144及導電線之形成。舉例而言，由於空隙146與習知介電材料(例如，二氧化矽)相比可展現一減小電容，故可減小導電材料142之電容貢獻(由於水平相鄰導電材料142之間之電容與水平相鄰導電材料142之間之絕緣材料(例如，空隙146內之材料及介電材料116)之介電常數成比例)。
儘管圖1A至圖1P已被描述及繪示為形成最上導電結構154以包括微電子裝置結構100之上選擇閘極(例如，汲極側選擇閘極(SGD))，然本發明不限於此。在其他實施例中，可在一所謂的「取消整合選擇閘極形成」程序中獨立於其他導電結構154形成包括上選擇閘極之最上導電結構154。在一些此等實施例中，開口可經形成穿過包含絕緣結構104及額外絕緣結構106之交替階層之一第一堆疊結構，如上文參考圖1A及圖1B描述。包括障壁材料122、電荷阻擋材料124、記憶體材料126、穿隧介電材料128、通道材料130及絕緣材料132之支柱可形成於開口中，如上文參考圖1C及圖1D描述。
在一些實施例中，一導電材料(或一犧牲材料)形成於支柱之上部分內且與各支柱之通道材料電連通。絕緣結構及額外絕緣結構之額外階層形成於第一堆疊結構上方以形成垂直上覆於第一堆疊結構之一第二堆疊結構。開口經形成穿過第二堆疊結構以曝露第一堆疊結構之支柱之導電材料。在一些實施例中，第二堆疊結構之開口至少部分橫向(例如，在X方向上、在Y方向上)偏離第一堆疊結構之支柱。可透過開口移除導電材料之至少一部分且一額外通道材料可形成於第二堆疊結構之開口內且與支柱之通道材料電連通。可用一絕緣材料填充開口之剩餘部分。此後，狹槽可經形成穿過第二堆疊結構及第一堆疊結構且第一堆疊結構及第二堆疊結構之額外絕緣結構可經移除且用導電結構替換，如上文參考圖1K描述。第二堆疊結構之導電結構可包括微電子裝置結構之上選擇閘極(例如，汲極側選擇閘極(SGD))。可如上文參考圖1M至圖1P描述般完成微電子裝置結構之製造。
圖2繪示包含一微電子裝置結構200之一微電子裝置201 (例如，一記憶體裝置，諸如一雙層疊3D NAND快閃記憶體裝置)之一部分之一部分剖視圖。微電子裝置結構200可實質上類似於在先前參考圖1P描述之處理階段之後之微電子裝置結構100。如圖2中展示，微電子裝置結構200可包含界定用於將存取線206連接至導電階層205 (例如，導電層、導電板，諸如導電結構154 (圖1P))之接觸區之一階梯結構220。微電子裝置結構200可包含彼此串聯耦合之記憶體胞元203 (例如，記憶體胞元157 (圖1P))之垂直串207 (例如，串155 (圖1P))。垂直串207可垂直(例如，在Z方向上)且正交地延伸至導電線及階層205，諸如資料線202 (例如，位元線)、一源極階層204 (例如，源極階層110 (圖1P))、導電階層205、存取線206、第一選擇閘極208 (例如，上選擇閘極、汲極選擇閘極(SGD)，諸如導電結構154之上導電結構)、選擇線209及一第二選擇閘極210 (例如，一下選擇閘極、一源極選擇閘極(SGS)，諸如導電結構154之下導電結構)。第一選擇閘極208可水平劃分(例如，在Y方向上)成藉由狹槽結構230 (例如，狹槽結構150 (圖1K、圖1L))彼此水平分離(例如，在Y方向上)之多個區塊結構232及子區塊。
資料線202可透過導電接觸結構234 (例如，導電接觸結構144 (圖1P)) 電耦合至垂直串207。
垂直導電接觸點211可如展示般使組件彼此電耦合。舉例而言，選擇線209可電耦合至第一選擇閘極208且存取線206可電耦合至導電階層205。微電子裝置201亦可包含定位於記憶體陣列下方之一控制單元212，控制單元212可包含經組態以控制微電子裝置201之其他特徵(例如，記憶體胞元203之垂直串207)之各種操作的控制邏輯裝置。藉由非限制性實例，控制單元212可包含電荷泵(例如，V CCP電荷泵、V NEGWL電荷泵、DVC2電荷泵)、延遲鎖定迴路(DLL)電路系統(例如，環形振盪器)、V dd調節器、驅動器(例如，串驅動器)、解碼器(例如，本端層疊解碼器、行解碼器、列解碼器)、感測放大器(例如，均衡(EQ)放大器、隔離(ISO)放大器、NMOS感測放大器(NSA)、PMOS感測放大器(PSA))、修復電路系統(例如，行修復電路系統、列修復電路系統)、I/O裝置(例如，本端I/O裝置)、記憶體測試裝置、MUX、錯誤檢查及校正(ECC)裝置、自再新/損耗均衡裝置及其他晶片/層疊控制電路系統之一或多者(例如，各者)。舉例而言，控制單元212可電耦合至資料線202、源極階層204、存取線206、第一選擇閘極208及第二選擇閘極210。在一些實施例中，控制單元212包含CMOS (互補金屬氧化物半導體)電路系統。在此等實施例中，控制單元212可特性化為具有一「陣列下CMOS」 (「CuA」)組態。
第一選擇閘極208可沿一第一方向(例如，X方向)水平延伸且可在垂直串207之一第一端部(例如，一上端)處耦合至記憶體胞元203之垂直串207之各自第一群組。第二選擇閘極210可形成為一實質上平坦組態且可在記憶體胞元203之垂直串207之一第二相對端部(例如，一下端)處耦合至垂直串207。
資料線202 (例如，位元線)可沿相對於第一選擇閘極208延伸之第一方向成一角度(例如，垂直於第一方向)的一第二方向(例如，沿Y方向)水平延伸。資料線202可在垂直串207之第一端部(例如，上端)處耦合至垂直串207之各自第二群組。耦合至一各自第一選擇閘極208之垂直串207之一第一群組可與耦合至一各自資料線202之垂直串207之一第二群組共用一特定垂直串207。因此，可在一特定第一選擇閘極208及一特定資料線202之一相交點處選定一特定垂直串207。因此，第一選擇閘極208可用於選擇記憶體胞元203之垂直串207之記憶體胞元203。
導電階層205可在各自水平面中延伸。導電階層205可垂直堆疊，使得各導電階層205耦合至記憶體胞元203之全部垂直串207，且記憶體胞元203之垂直串207垂直延伸穿過導電階層205之堆疊。導電階層205可耦合至導電階層205耦合至之記憶體胞元203之控制閘極或可形成該等控制閘極。各導電階層205可耦合至記憶體胞元203之一特定垂直串207之一個記憶體胞元203。
第一選擇閘極208及第二選擇閘極210可操作以選擇一特定資料線202與源極階層204之間之記憶體胞元203之一特定垂直串207。因此，可藉由操作(例如，藉由選擇)耦合至一特定記憶體胞元203之適當第一選擇閘極208、第二選擇閘極210及導電階層205而選擇特定記憶體胞元203且將其電耦合至一資料線202。
階梯結構220可經組態以透過垂直導電接觸點211在存取線206與導電階層205之間提供電連接。換言之，可經由與和特定導電階層205電連通之一各自垂直導電接觸點211電連通之一存取線206選擇導電階層205之一特定層級。
如上文描述，參考微電子裝置結構100，與導電接觸結構234 (例如，導電接觸結構144 (圖1P))橫向相鄰之空隙146 (圖1P)可減小橫向相鄰導電接觸結構234之間及導電接觸結構234與資料線202之間之電容耦合。
因此，根據本發明之一些實施例，一種微電子裝置包括：一堆疊結構，其包括配置成階層之導電結構及絕緣結構之一垂直交替序列；記憶體胞元串，其等垂直延伸穿過該堆疊結構，該等記憶體胞元串個別地包括垂直延伸穿過該堆疊結構之一通道材料；一導電接觸結構，其垂直上覆於該等記憶體胞元串之一記憶體胞元串之該通道材料且與該通道材料電連通；及一空隙，其與該導電接觸結構橫向相鄰，該導電接觸結構藉由該空隙、一介電材料及與一橫向相鄰導電接觸結構橫向相鄰之一額外空隙而與該橫向相鄰導電接觸結構分離開。
此外，根據本發明之額外實施例，一種形成一微電子裝置之方法包括：形成垂直上覆於包括配置成階層之絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之一介電材料；形成包括一絕緣材料、一通道材料及垂直延伸穿過該介電材料及該堆疊結構之一或多個記憶體胞元材料之支柱；使該絕緣材料至少凹入至該等絕緣結構及額外絕緣結構之一最上階層；形成與該通道材料電連通之一第一導電材料；形成與該第一導電材料電連通之一第二導電材料；選擇性地移除該第一導電材料及該通道材料之部分以形成與該第二導電材料橫向相鄰之一空隙；及形成與該第二導電材料電連通之一導電著陸墊。
此外，根據本發明之進一步實施例，一種記憶體裝置包括：一堆疊結構，其包括配置成階層之交替導電結構及絕緣結構；一介電材料，其垂直上覆於該堆疊結構；記憶體胞元串，其等延伸穿過該堆疊結構，該等記憶體胞元串之各者包括一通道材料及一或多個記憶體胞元材料；一第一導電接觸點，其與該等記憶體胞元串之一第一者之該通道材料電連通；一第二導電接觸點，其與該等記憶體胞元串之一第二者之該通道材料電連通；一第一空隙，其橫向圍繞該第一導電接觸點；及一第二空隙，其橫向圍繞該第二導電接觸點。
根據額外實施例，一種形成一記憶體裝置之方法包括：形成穿過一介電材料及包括絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之開口；在藉由該等開口曝露之該堆疊結構及該介電材料之垂直側壁上形成一或多個記憶體胞元材料及一通道材料；在該等開口之一上部分中形成與該通道材料電連通之多晶矽材料；在該多晶矽材料上形成一導電材料；移除該多晶矽材料之一部分以在該導電材料周圍形成一空隙；及在該導電材料上方垂直形成一導電線。
本發明之微電子裝置(例如，微電子裝置201 (圖2))及微電子裝置結構(例如，微電子裝置結構100、200)可包含於本發明之電子系統之實施例中。舉例而言，圖3係根據本發明之實施例之一電子系統303之一方塊圖。電子系統303可包括舉例而言一電腦或電腦硬體組件、一伺服器或其他網路硬體組件、一蜂巢式電話、一數位相機、一個人數位助理(PDA)、攜帶型媒體(例如，音樂)播放器、一Wi-Fi或具備蜂巢式功能之平板電腦(諸如(舉例而言)一IPAD®或SURFACE®平板電腦)、一電子書、一導航裝置等。電子系統303包含至少一個記憶體裝置305。記憶體裝置305可包含舉例而言本文中之一微電子裝置結構(例如，微電子裝置結構100、200)及本文中先前描述之一微電子裝置(例如，微電子裝置201)之一或多者之一實施例。
電子系統303可進一步包含至少一個電子信號處理器裝置307 (通常被稱為一「微處理器」)。電子信號處理器裝置307可視情況包含本文中先前描述之一微電子裝置及一微電子裝置結構之一或多者之一實施例。電子系統303可進一步包含用於由一使用者將資訊輸入至電子系統303中的一或多個輸入裝置309，諸如(舉例而言)一滑鼠或其他指標裝置、一鍵盤、一觸控墊、一按鈕或一控制面板。電子系統303可進一步包含用於將資訊(例如，視覺或音訊輸出)輸出給一使用者的一或多個輸出裝置311，諸如(舉例而言)一監視器、一顯示器、一印表機、一音訊輸出插孔、一揚聲器等。在一些實施例中，輸入裝置309及輸出裝置311可包括一單一觸控螢幕裝置，該單一觸控螢幕裝置可用於將資訊輸入至電子系統303且將視覺資訊輸出給一使用者。輸入裝置309及輸出裝置311可與記憶體裝置305及電子信號處理器裝置307之一或多者電連通。
參考圖4，描繪一基於處理器之系統400。基於處理器之系統400可包含本文中先前描述且根據本發明之實施例製造之一微電子裝置及一微電子裝置結構之一或多者。基於處理器之系統400可為各種類型之任一者，諸如一電腦、傳呼器、蜂巢式電話、個人行事曆、控制電路或其他電子裝置。基於處理器之系統400可包含一或多個處理器402 (諸如一微處理器)以控制基於處理器之系統400中之系統功能及請求之處理。基於處理器之系統400之處理器402及其他子組件可包含本文中先前描述且根據本發明之實施例製造之一微電子裝置及一微電子裝置結構之一或多者。
基於處理器之系統400可包含與處理器402可操作通信的一電源供應器404。舉例而言，若基於處理器之系統400係一攜帶型系統，則電源供應器404可包含一燃料電池、一電力收集裝置、永久電池、可替換電池及可再充電電池之一或多者。電源供應器404亦可包含一AC配接器；因此，舉例而言，可將基於處理器之系統400插入至一壁式插座中。舉例而言，電源供應器404亦可包含一DC配接器，使得可將基於處理器之系統400插入至一車輛點煙器或一車輛電力埠中。
各種其他裝置可取決於基於處理器之系統400執行之功能而耦合至處理器402。舉例而言，一使用者介面406可耦合至處理器402。使用者介面406可包含諸如按鈕、切換器、一鍵盤、一光筆、一滑鼠、一數化器及尖筆、一觸控螢幕、一語音辨識系統、一麥克風或其等之一組合的輸入裝置。一顯示器408亦可耦合至處理器402。顯示器408可包含一LCD顯示器、一SED顯示器、一CRT顯示器、一DLP顯示器、一電漿顯示器、一OLED顯示器、一LED顯示器、一三維投影、一音訊顯示器、或其等之一組合。此外，一RF子系統/基頻處理器410亦可耦合至處理器402。RF子系統/基頻處理器410可包含耦合至一RF接收器且耦合至一RF傳輸器(未展示)的一天線。一通信埠412或多於一個通信埠412亦可耦合至處理器402。舉例而言，通信埠412可經調適以耦合至一或多個周邊裝置414 (諸如一數據機、一印表機、一電腦、一掃描器、或一相機)或耦合至一網路(諸如一區域網路、遠端區域網路、內部網路或網際網路)。
處理器402可藉由實施儲存於記憶體中之軟體程式而控制基於處理器之系統400。舉例而言，軟體程式可包含一作業系統、資料庫軟體、繪圖軟體、文字處理軟體、媒體編輯軟體、或媒體播放軟體。記憶體可操作地耦合至處理器402以儲存各種程式且促進各種程式之執行。舉例而言，處理器402可耦合至系統記憶體416，其可包含自旋扭矩轉移磁性隨機存取記憶體(STT-MRAM)、磁性隨機存取記憶體(MRAM)、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、賽道記憶體及其他已知記憶體類型之一或多者。系統記憶體416可包含揮發性記憶體、非揮發性記憶體或其等之一組合。系統記憶體416通常為大的，使得其可儲存動態載入應用程式及資料。在一些實施例中，系統記憶體416可包含半導體裝置，諸如本文中先前描述之一微電子裝置及一微電子裝置結構之一或多者。
處理器402亦可耦合至非揮發性記憶體418，此並不意味系統記憶體416必須為揮發性的。非揮發性記憶體418可包含待結合系統記憶體416使用之STT-MRAM、MRAM、唯讀記憶體(ROM) (諸如一EPROM、電阻式唯讀記憶體(RROM))及快閃記憶體之一或多者。非揮發性記憶體418之大小通常選擇為恰好足夠大以儲存任何必要作業系統、應用程式及固定資料。此外，舉例而言，非揮發性記憶體418可包含一高容量記憶體，諸如磁碟機記憶體，諸如包含電阻式記憶體或其他類型之非揮發性固態記憶體的一混合驅動器。非揮發性記憶體418可包含微電子裝置，諸如本文中先前描述之一微電子裝置及一微電子裝置結構之一或多者。
因此，在至少一些實施例中，一種電子裝置包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦合至該輸入裝置及該輸出裝置；及一記憶體裝置，其可操作地耦合至該處理器裝置且包括至少一個微電子裝置結構。至少一個微電子裝置結構包括：記憶體胞元串，其等垂直延伸穿過絕緣結構及導電結構之一垂直交替序列；一導電材料，其與該等記憶體胞元串之一者之一通道材料電連通；及一空隙，其與該導電材料橫向相鄰且在藉由該等記憶體胞元串之該一者界定之橫向邊界內。
下文闡述本發明之額外非限制性實例性實施例：
實施例1：一種微電子裝置，其包括：一堆疊結構，其包括配置成階層之導電結構及絕緣結構之一垂直交替序列；記憶體胞元串，其等垂直延伸穿過該堆疊結構，該等記憶體胞元串個別地包括垂直延伸穿過該堆疊結構之一通道材料；一導電接觸結構，其垂直上覆於該等記憶體胞元串之一記憶體胞元串之該通道材料且與該通道材料電連通；及一空隙，其與該導電接觸結構橫向相鄰，該導電接觸結構藉由該空隙、一介電材料及與一橫向相鄰導電接觸結構橫向相鄰之一額外空隙而與該橫向相鄰導電接觸結構分離開。
實施例2：如實施例1之微電子裝置，其中該空隙包括一環形截面形狀。
實施例3：如實施例1或實施例2之微電子裝置，其中該空隙之一介電常數在從約1.0至約1.5之範圍內。
實施例4：如實施例1至3中任一項之微電子裝置，其進一步包括將該通道材料電連接至該導電接觸結構的一半導體材料，該導電接觸結構至少部分地垂直延伸至該半導體材料中。
實施例5：如實施例1至4中任一項之微電子裝置，其進一步包括垂直上覆於該導電接觸結構之一導電著陸墊。
實施例6：如實施例1至5中任一項之微電子裝置，其中該空隙從該導電接觸結構橫向延伸至橫向圍繞該等記憶體胞元串之該通道材料之一穿隧介電材料。
實施例7：如實施例1至6中任一項之微電子裝置，其中該空隙之至少一部分至少部分定位於該等記憶體胞元串之橫向邊界內。
實施例8：如實施例1至7中任一項之微電子裝置，其中該導電接觸結構垂直延伸於該介電材料之一上表面上方。
實施例9：如實施例1至8中任一項之微電子裝置，其中該空隙包括一氣體或真空。
實施例10：一種形成一微電子裝置之方法，該方法包括：形成垂直上覆於包括配置成階層之絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之一介電材料；形成包括一絕緣材料、一通道材料及垂直延伸穿過該介電材料及該堆疊結構之一或多個記憶體胞元材料之支柱；使該絕緣材料至少凹入至該等絕緣結構及額外絕緣結構之一最上階層；形成與該通道材料電連通之一第一導電材料；形成與該第一導電材料電連通之一第二導電材料；選擇性地移除該第一導電材料及該通道材料之部分以形成與該第二導電材料橫向相鄰之一空隙；及形成與該第二導電材料電連通之一導電著陸墊。
實施例11：如實施例10之方法，其進一步包括選擇性地移除該等記憶體胞元材料之一或多者以增大該空隙之一橫向尺寸。
實施例12：如實施例10或實施例11之方法，其進一步包括：形成穿過該堆疊結構之狹槽；及藉由該等狹槽用導電結構替換該堆疊結構之該等額外絕緣結構。
實施例13：如實施例10至12中任一項之方法，其進一步包括在形成與該第二導電材料電連通之該導電著陸墊之前形成垂直上覆於該第二導電材料、該空隙及該介電材料之一額外介電材料。
實施例14：如實施例10至13中任一項之方法，其中選擇性地移除該第一導電材料及該通道材料之部分包括選擇性地移除多晶矽以形成該空隙。
實施例15：如實施例10至14中任一項之方法，其中選擇性地移除該第一導電材料及該通道材料之部分包括選擇性地移除該第一導電材料之一部分，該第一導電材料之一剩餘部分圍繞該第二導電材料之一垂直下部分。
實施例16：如實施例10至15中任一項之方法，其中形成與該通道材料電連通之一第一導電材料包括形成與該通道材料電連通之摻雜多晶矽，該摻雜多晶矽具有大於該通道材料之一摻雜劑濃度。
實施例17：一種記憶體裝置，其包括：一堆疊結構，其包括配置成階層之交替導電結構及絕緣結構；一介電材料，其垂直上覆於該堆疊結構；記憶體胞元串，其等延伸穿過該堆疊結構，該等記憶體胞元串之各者包括一通道材料及一或多個記憶體胞元材料；一第一導電接觸點，其與該等記憶體胞元串之一第一者之該通道材料電連通；一第二導電接觸點，其與該等記憶體胞元串之一第二者之該通道材料電連通；一第一空隙，其橫向圍繞該第一導電接觸點；及一第二空隙，其橫向圍繞該第二導電接觸點。
實施例18：如實施例17之記憶體裝置，其中該第一空隙及該第二空隙之一介電常數小於二氧化矽之一介電常數。
實施例19：如實施例17或實施例18之記憶體裝置，其進一步包括與該通道材料及該第一導電接觸點電連通之一導電材料，該導電材料包括高於該通道材料之摻雜劑之一濃度。
實施例20：如實施例17至19中任一項之記憶體裝置，其中該一或多個記憶體胞元材料橫向介於該第一導電接觸點與該第二導電接觸點之間。
實施例21：如實施例17至20中任一項之記憶體裝置，其進一步包括垂直上覆於該第一導電接觸點且與該第一導電接觸點電連通之一位元線。
實施例22：如實施例17至21中任一項之記憶體裝置，其中該第一導電接觸點包括鎢。
實施例23：如實施例17至22中任一項之記憶體裝置，其中該介電材料、該第一空隙及該第二空隙橫向介於該第一導電接觸點與該第二導電接觸點之間。
實施例24：一種形成一記憶體裝置之方法，該方法包括：形成穿過一介電材料及包括絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之開口；在藉由該等開口曝露之該堆疊結構及該介電材料之垂直側壁上形成一或多個記憶體胞元材料及一通道材料；在該等開口之一上部分中形成與該通道材料電連通之一多晶矽材料；在該多晶矽材料上形成一導電材料；移除該多晶矽材料之一部分以在該導電材料周圍形成一空隙；及在該導電材料上方垂直形成一導電線。
實施例25：如實施例24之方法，其中形成一多晶矽材料包括形成包括大於該通道材料之一濃度之摻雜劑之該多晶矽材料。
實施例26：如實施例24或實施例25之方法，其進一步包括在移除該多晶矽材料之該部分之後移除與該導電材料橫向相鄰之該通道材料之一部分。
實施例27：如實施例24至26中任一項之方法，其進一步包括在該導電材料及該空隙上方形成一非保形氧化物材料。
實施例28：一種電子系統，其包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦合至該輸入裝置及該輸出裝置；及一記憶體裝置，其可操作地耦合至該處理器裝置且包括至少一個微電子裝置結構，該至少一個微電子裝置結構包括：記憶體胞元串，其等垂直延伸穿過絕緣結構及導電結構之一垂直交替序列；一導電材料，其與該等記憶體胞元串之一者之一通道材料電連通；及一空隙，其與該導電材料橫向相鄰且在藉由該等記憶體胞元串之該一者界定之橫向邊界內。
實施例29：如實施例28之電子系統，其中該空隙具有大於該導電材料之一橫向尺寸的一橫向尺寸。
實施例30：如實施例28或實施例29之電子系統，其中該空隙包括一真空一或氣體。
實施例31：如實施例28至30中任一項之電子系統，其進一步包括該導電材料與該通道材料之間之多晶矽。
雖然已結合圖描述特定闡釋性實施例，但一般技術者將辨識並瞭解，本發明涵蓋之實施例不限於本文中明確展示且描述之該等實施例。實情係，可在不脫離本發明涵蓋之實施例之範疇之情況下進行本文中描述之實施例之許多添加、刪除及修改，諸如下文中主張之添加、刪除及修改，包含合法等效物。另外，來自一項所揭示實施例之特徵可與另一所揭示實施例之特徵組合同時仍涵蓋於本發明之範疇內。
100:微電子裝置結構 102:堆疊結構 104:絕緣結構 106:額外絕緣結構 108:階層 110:源極階層 112:第一源極材料 114:第二源極材料 116:介電材料 118:開口 120:支柱 122:障壁材料 124:電荷阻擋材料 126:記憶體材料 128:穿隧介電材料 130:通道材料 132:絕緣材料 134:凹部 136:第一導電材料 138:開口 140:障壁材料 142:第二導電材料 144:導電接觸結構 146:空隙 148:額外介電材料/額外絕緣材料 150:狹槽結構 152:絕緣材料 154:導電結構 155:串 156:堆疊結構 157:記憶體胞元 158:階層 160:介電材料 162:蝕刻停止材料 164:導電材料 166:導電著陸墊結構 168:蝕刻停止材料 170:導電接觸點 200:微電子裝置結構 201:微電子裝置 202:資料線 203:記憶體胞元 204:源極階層 205:導電階層 206:存取線 207:垂直串 208:第一選擇閘極 209:選擇線 210:第二選擇閘極 211:垂直導電接觸點 212:控制單元 220:階梯結構 230:狹槽結構 232:區塊結構 234:導電接觸結構 303:電子系統 305:記憶體裝置 307:電子信號處理器裝置 309:輸入裝置 311:輸出裝置 400:基於處理器之系統 402:處理器 404:電源供應器 406:使用者介面 408:顯示器 410:RF子系統/基頻處理器 412:通信埠 414:周邊裝置 416:系統記憶體 418:非揮發性記憶體 D 1:水平尺寸/直徑 D 2:尺寸/直徑
圖1A至圖1P係繪示根據本發明之實施例之形成一微電子裝置之一方法之簡化截面視圖(圖1A、圖1C、圖1E至圖1K及圖1M至圖1P)及簡化俯視圖(圖1B、圖1D及圖1L)； 圖2係根據本發明之實施例之一微電子裝置之一部分剖視圖； 圖3係根據本發明之實施例之一電子系統之一方塊圖；及 圖4係根據本發明之實施例之一基於處理器之系統之一方塊圖。
100:微電子裝置結構
104:絕緣結構
110:源極階層
112:第一源極材料
114:第二源極材料
116:介電材料
122:障壁材料
124:電荷阻擋材料
126:記憶體材料
128:穿隧介電材料
130:通道材料
132:絕緣材料
136:第一導電材料
140:障壁材料
142:第二導電材料
144:導電接觸結構
146:空隙
148:額外介電材料/額外絕緣材料
154:導電結構
155:串
156:堆疊結構
157:記憶體胞元
158:階層
160:介電材料
162:蝕刻停止材料
164:導電材料
166:導電著陸墊結構
168:蝕刻停止材料
170:導電接觸點
D2:尺寸/直徑

Claims (31)

  1. 一種微電子裝置，其包括： 一堆疊結構，其包括配置成階層之導電結構及絕緣結構之一垂直交替序列； 記憶體胞元串，其等垂直延伸穿過該堆疊結構，該等記憶體胞元串個別地包括垂直延伸穿過該堆疊結構之一通道材料； 一導電接觸結構，其垂直上覆於該等記憶體胞元串之一記憶體胞元串之該通道材料且與該通道材料電連通；及 一空隙，其與該導電接觸結構橫向相鄰，該導電接觸結構藉由該空隙、一介電材料及與一橫向相鄰導電接觸結構橫向相鄰之一額外空隙而與該橫向相鄰導電接觸結構分離開。
  2. 如請求項1之微電子裝置，其中該空隙包括一環形截面形狀。
  3. 如請求項1之微電子裝置，其中該空隙之一介電常數在從約1.0至約1.5之範圍內。
  4. 如請求項1之微電子裝置，其進一步包括將該通道材料電連接至該導電接觸結構的一半導體材料，該導電接觸結構至少部分地垂直延伸至該半導體材料中。
  5. 如請求項1之微電子裝置，其進一步包括垂直上覆於該導電接觸結構之一導電著陸墊。
  6. 如請求項1之微電子裝置，其中該空隙從該導電接觸結構橫向延伸至橫向圍繞該記憶體胞元串之該通道材料之一穿隧介電材料。
  7. 如請求項1之微電子裝置，其中該空隙之至少一部分至少部分定位於該記憶體胞元串之橫向邊界內。
  8. 如請求項1至7中任一項之微電子裝置，其中該導電接觸結構垂直延伸於該介電材料之一上表面上方。
  9. 如請求項1至7中任一項之微電子裝置，其中該空隙包括一氣體或一真空。
  10. 一種形成一微電子裝置之方法，該方法包括： 形成垂直上覆於包括配置成階層之絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之一介電材料； 形成包括一絕緣材料、一通道材料及垂直延伸穿過該介電材料及該堆疊結構之一或多個記憶體胞元材料的支柱； 使該絕緣材料至少凹入至該等絕緣結構及額外絕緣結構之一最上階層； 形成與該通道材料電連通之一第一導電材料； 形成與該第一導電材料電連通之一第二導電材料； 選擇性地移除該第一導電材料及該通道材料之部分以形成與該第二導電材料橫向相鄰之一空隙；及 形成與該第二導電材料電連通之一導電著陸墊。
  11. 如請求項10之方法，其進一步包括選擇性地移除該等記憶體胞元材料之一或多者以增大該空隙之一橫向尺寸。
  12. 如請求項10之方法，其進一步包括： 形成穿過該堆疊結構之狹槽；及 藉由該等狹槽用導電結構替換該堆疊結構之該等額外絕緣結構。
  13. 如請求項10之方法，其進一步包括在形成與該第二導電材料電連通之該導電著陸墊之前形成垂直上覆於該第二導電材料、該空隙及該介電材料之一額外介電材料。
  14. 如請求項10之方法，其中選擇性地移除該第一導電材料及該通道材料之部分包括選擇性地移除多晶矽以形成該空隙。
  15. 如請求項10至14中任一項之方法，其中選擇性地移除該第一導電材料及該通道材料之部分包括選擇性地移除該第一導電材料之一部分，該第一導電材料之一剩餘部分圍繞該第二導電材料之一垂直下部分。
  16. 如請求項10至14中任一項之方法，其中形成與該通道材料電連通之一第一導電材料包括形成與該通道材料電連通之摻雜多晶矽，該摻雜多晶矽具有大於該通道材料之一摻雜劑濃度。
  17. 一種記憶體裝置，其包括： 一堆疊結構，其包括配置成階層之交替導電結構及絕緣結構； 一介電材料，其垂直上覆於該堆疊結構； 記憶體胞元串，其等延伸穿過該堆疊結構，該等記憶體胞元串之各者包括一通道材料及一或多個記憶體胞元材料； 一第一導電接觸點，其與該等記憶體胞元串之一第一者之該通道材料電連通； 一第二導電接觸點，其與該等記憶體胞元串之一第二者之該通道材料電連通； 一第一空隙，其橫向圍繞該第一導電接觸點；及 一第二空隙，其橫向圍繞該第二導電接觸點。
  18. 如請求項17之記憶體裝置，其中該第一空隙及該第二空隙之一介電常數小於二氧化矽之一介電常數。
  19. 如請求項17之記憶體裝置，其進一步包括與該通道材料及該第一導電接觸點電連通之一導電材料，該導電材料包括高於該通道材料之摻雜劑之一濃度。
  20. 如請求項17之記憶體裝置，其中該一或多個記憶體胞元材料橫向介於該第一導電接觸點與該第二導電接觸點之間。
  21. 如請求項17至20中任一項之記憶體裝置，其進一步包括垂直上覆於該第一導電接觸點且與該第一導電接觸點電連通之一位元線。
  22. 如請求項17至20中任一項之記憶體裝置，其中該第一導電接觸點包括鎢。
  23. 如請求項17至20中任一項之記憶體裝置，其中該介電材料、該第一空隙及該第二空隙橫向介於該第一導電接觸點與該第二導電接觸點之間。
  24. 一種形成一記憶體裝置之方法，該方法包括： 形成穿過一介電材料及包括絕緣結構及額外絕緣結構之一垂直交替序列之一堆疊結構之開口； 在藉由該等開口曝露之該堆疊結構及該介電材料之垂直側壁上形成一或多個記憶體胞元材料及一通道材料； 在該等開口之一上部分中形成與該通道材料電連通之一多晶矽材料； 在該多晶矽材料上形成一導電材料； 移除該多晶矽材料之一部分以在該導電材料周圍形成一空隙；及 在該導電材料上方垂直形成一導電線。
  25. 如請求項24之方法，其中形成一多晶矽材料包括形成包括大於該通道材料之一濃度之摻雜劑之該多晶矽材料。
  26. 如請求項24之方法，其進一步包括在移除該多晶矽材料之該部分之後移除與該導電材料橫向相鄰之該通道材料之一部分。
  27. 如請求項24至26中任一項之方法，其進一步包括在該導電材料及該空隙上方形成一非保形氧化物材料。
  28. 一種電子系統，其包括： 一輸入裝置； 一輸出裝置； 一處理器裝置，其可操作地耦合至該輸入裝置及該輸出裝置；及 一記憶體裝置，其可操作地耦合至該處理器裝置且包括至少一個微電子裝置結構，該至少一個微電子裝置結構包括： 記憶體胞元串，其等垂直延伸穿過絕緣結構及導電結構之一垂直交替序列； 一導電材料，其與該等記憶體胞元串之一者之一通道材料電連通；及 一空隙，其與該導電材料橫向相鄰且在藉由該等記憶體胞元串之該一者界定之橫向邊界內。
  29. 如請求項28之電子系統，其中該空隙具有大於該導電材料之一橫向尺寸的一橫向尺寸。
  30. 如請求項28之電子系統，其中該空隙包括一真空或一氣體。
  31. 如請求項28至30中任一項之電子系統，其進一步包括該導電材料與該通道材料之間之多晶矽。
TW110147119A 2021-01-05 2021-12-16 包含與導電接觸點相鄰之空隙之微電子裝置，及相關記憶體裝置、電子系統及方法 TW202243219A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/141,722 US20220216094A1 (en) 2021-01-05 2021-01-05 Microelectronic devices including voids neighboring conductive contacts, and related memory devices, electronic systems, and methods
US17/141,722 2021-01-05

Publications (1)

Publication Number Publication Date
TW202243219A true TW202243219A (zh) 2022-11-01

Family

ID=82218802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147119A TW202243219A (zh) 2021-01-05 2021-12-16 包含與導電接觸點相鄰之空隙之微電子裝置，及相關記憶體裝置、電子系統及方法

Country Status (3)

Country Link
US (1) US20220216094A1 (zh)
TW (1) TW202243219A (zh)
WO (1) WO2022150131A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11844224B2 (en) * 2021-01-13 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory structure and method of forming the same
US20230018127A1 (en) * 2021-07-19 2023-01-19 Micron Technology, Inc. Microelectronic devices with channel sub-regions of differing microstructures, and related methods and systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847302B2 (en) * 2012-04-10 2014-09-30 Sandisk Technologies Inc. Vertical NAND device with low capacitance and silicided word lines
KR20140063144A (ko) * 2012-11-16 2014-05-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9466667B2 (en) * 2014-09-10 2016-10-11 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9515085B2 (en) * 2014-09-26 2016-12-06 Sandisk Technologies Llc Vertical memory device with bit line air gap
US10163926B2 (en) * 2017-05-16 2018-12-25 Macronix International Co., Ltd. Memory device and method for fabricating the same
KR102641737B1 (ko) * 2018-06-21 2024-03-04 삼성전자주식회사 3차원 반도체 메모리 장치

Also Published As

Publication number Publication date
WO2022150131A1 (en) 2022-07-14
US20220216094A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
US11925037B2 (en) Microelectronic devices with isolation trenches in upper portions of tiered stacks, and related methods
US20240099007A1 (en) Memory devices and related electronic systems
US11715685B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
TW202243219A (zh) 包含與導電接觸點相鄰之空隙之微電子裝置，及相關記憶體裝置、電子系統及方法
CN115643762A (zh) 具有不同微结构沟道子区的微电子装置及相关方法和系统
US20230207389A1 (en) Microelectronic devices including contact structures
US20230253043A1 (en) Electronic devices including support pillars in slot regions, and related memory devices, systems, and methods
US20220415917A1 (en) Microelectronic devices including conductive structures
US20220406719A1 (en) Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
US20220359398A1 (en) Microelectronic devices including differently sized conductive contact structures, and related memory devices, electronic systems, and methods
TW202218088A (zh) 包括與階梯結構相鄰之隔離結構之微電子裝置、及相關記憶體裝置、電子系統、及方法
CN114388516A (zh) 具有包含金属插塞的狭缝结构的微电子装置及相关方法及系统
US11594495B2 (en) Microelectronic devices including conductive levels having varying compositions, and related memory devices, electronic systems, and methods
US20230057754A1 (en) Microelectronic devices including slot structures, and related memory devices, electronic systems, and methods
US12004346B2 (en) Microelectronic devices with nitrogen-rich insulative structures
US11856763B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20220293625A1 (en) Methods of forming microelectronic devices with nitrogen-rich insulative structures, and related microelectronic devices, memory devices, and electronic systems
US20230380193A1 (en) Memory devices including strings of memory cells and related systems
US20230335439A1 (en) Microelectronic devices including slot structures, and related electronic systems and methods of forming the microelectronic devices
US20240074184A1 (en) Electronic devices comprising a stepped pillar region, and related methods
TW202238965A (zh) 包括階梯結構之微電子裝置及相關的記憶體裝置、電子系統及方法
CN115768117A (zh) 包含存储器单元的竖直串的电子装置以及相关存储器装置、系统和方法
TW202245232A (zh) 包括介電材料之電子裝置及相關的系統及方法
CN114823496A (zh) 形成微电子装置的方法和相关微电子装置、存储器装置和电子系统