CN114388516A - 具有包含金属插塞的狭缝结构的微电子装置及相关方法及系统 - Google Patents

具有包含金属插塞的狭缝结构的微电子装置及相关方法及系统 Download PDF

Info

Publication number
CN114388516A
CN114388516A CN202111159198.4A CN202111159198A CN114388516A CN 114388516 A CN114388516 A CN 114388516A CN 202111159198 A CN202111159198 A CN 202111159198A CN 114388516 A CN114388516 A CN 114388516A
Authority
CN
China
Prior art keywords
structures
microelectronic device
metal
fill material
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111159198.4A
Other languages
English (en)
Inventor
罗双强
I·V·恰雷
J·B·德胡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114388516A publication Critical patent/CN114388516A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及具有包含金属插塞的狭缝结构的微电子装置及相关方法及系统。微电子装置可包含包括绝缘结构与导电结构的竖直交替序列的堆叠结构，所述堆叠结构划分成块部分。所述微电子装置可另外包含水平插入于所述堆叠结构的所述块部分之间的狭缝结构。所述狭缝结构中的每一者可包含：电介质衬层，其覆盖所述堆叠结构的侧面及下伏于所述堆叠结构的额外结构的上面；及插塞结构，其包括由所述电介质衬层包围的至少一种金属。

Description

具有包含金属插塞的狭缝结构的微电子装置及相关方法及 系统
优先权主张
此申请案主张2020年10月2日申请的题为“具有包含金属插塞的狭缝结构的微电子装置及相关方法及系统(MICROELECTRONIC DEVICES WITH SLIT STRUCTURES INCLUDINGMETAL PLUGS AND RELATED METHODS AND SYSTEMS)”的序列号为17/062,373的美国专利申请案的申请日的权益。
技术领域
本公开的实施例涉及微电子装置设计及制造领域。更特定来说，本公开涉及用于形成具有包含竖直交替的导电结构及绝缘结构的分层堆叠结构的微电子装置(例如，存储器装置，例如3D NAND存储器装置)的方法、相关系统及用于形成此类结构及装置的方法。
背景技术
存储器装置为电子系统提供数据存储。快闪存储器装置是各种存储器装置类型中的一者，并且在现代计算机及其它电子装置中有众多用途。常规快闪存储器储器装置可包含具有按行及列布置的大量电荷存储器装置(例如，存储器单元，例如非易失性存储器单元)的存储器阵列。在NAND架构类型的快闪存储器中，按列布置的存储器单元串联耦合，并且所述列的第一存储器单元耦合到数据线(例如位线)。
在“三维NAND”存储器装置(其在本文中也可称为“3D NAND”存储器装置)中，即，一种类型的竖直存储器装置，不仅存储器单元以行及列样式布置在水平阵列中，而且水平阵列的层级彼此堆叠(例如，作为竖直存储器单元串)来提供存储器单元的“三维阵列”。层级的堆叠使导电材料与绝缘(例如电介质)材料竖直交替。导电材料用作例如存储器单元的存取线(例如字线)的控制栅极。竖直结构(例如包括通道结构及隧穿结构的柱)沿存储器单元的竖直串延伸。串的漏极端与竖直结构(如柱)顶部及底部中的一者邻近，而串的源极端与柱的顶部及底部中的另一者邻近。漏极端可操作地连接到位线，而源极端可操作地连接到源极线。3D NAND存储器装置还包含例如存取线(例如字线)与装置的其它导电结构之间的电连接，使得竖直串的存储器单元可被选择用于写入、读取及擦除操作。
3D NAND存储器装置的密度可通过增加堆叠中的层级的数目来增加。然而，在堆叠中具有大量层级会给制造带来挑战。举例来说，形成于堆叠中以定义堆叠中的单独块的狭缝可具有相对高的宽高比(例如，相较于宽度的大深度)，这可能给制造带来困难且可导致缺陷。
发明内容
公开了一种微电子装置，其可包含包括绝缘结构与导电结构的竖直交替序列的堆叠结构，所述堆叠结构划分成块部分。所述微电子装置可另外包含水平插入于所述堆叠结构的所述块部分之间的狭缝结构。所述狭缝结构中的每一者可包含：电介质衬层，其覆盖所述堆叠结构的侧面及下伏于所述堆叠结构的额外结构的上面；及插塞结构，其包括由所述电介质衬层包围的至少一种金属。
另外，公开了一种微电子装置，其包含堆叠结构，所述堆叠结构包括与绝缘结构竖直交错的导电结构，所述堆叠结构其中具有包括所述导电结构的水平端的至少一个阶梯结构。所述微电子装置可另外包含狭缝结构，其竖直延伸穿过所述堆叠结构且各自具有大于或等于约40比1的宽高比。所述狭缝结构中的每一者可包含电介质衬层、由所述电介质衬层部分包围的半导电填充材料及由所述半导电填充材料部分包围的金属结构。所述金属结构可经配置以防止所述半导电填充材料内的裂缝传播到所述狭缝结构的边界外。
公开了一种形成微电子装置的方法，其可包含形成延伸穿过包括绝缘结构与导电结构的竖直交替序列的堆叠结构的至少一个狭缝开口。所述方法可进一步包含：在所述会少一个狭缝开口内形成电介质衬层；及在所述至少一个狭缝开口的在所述电介质衬层的所述形成之后剩余的部分内形成金属结构，所述金属结构的侧面及底面由所述电介质衬层基本上包围。
公开了一种电子系统，其可包含输入装置、输出装置及可操作地耦合到所述输入装置及所述输出装置的处理器装置。所述电子系统可进一步包含存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构。所述至少一个微电子装置结构可包含源极结构及下伏于所述源极结构的堆叠结构。所述堆叠结构可包含绝缘结构与导电结构的竖直交替序列。所述至少一个微电子装置结构可进一步包含狭缝结构，其竖直延伸穿过所述堆叠结构且将所述堆叠结构划分成块部分。所述狭缝结构中的每一者可包含与所述源极结构直接接触的电介质衬层、由所述电介质衬层部分包围的半导电填充材料及由所述半导电填充材料部分包围的金属插塞。
附图说明
图1是根据本公开的实施例的具有包含金属插塞的狭缝结构的微电子装置结构的横截面、立面、示意性说明。
图2是图1的微电子装置结构的垂直横截面、立面、示意性说明。
图3到图6及图8到图11结合图1及2是根据本公开的实施例的用于制造图1及2中说明的微电子装置结构的处理的各个阶段期间的横截面、立面、示意性说明。
图7是用于图1及2中说明的微电子装置结构的制造中的光罩的部分的示意性说明。
图12是根据本公开的另外实施例的具有包含金属插塞的狭缝结构的微电子装置结构的横截面、立面、示意性说明。
图13是图12的微电子装置结构的垂直横截面、立面、示意性说明。
图14到图20结合图12及13是根据本公开的实施例的用于制造图12及13中说明的微电子装置结构的处理的各个阶段期间的横截面、立面、示意性说明。
图21是根据本公开的另外实施例的具有包含金属插塞的狭缝结构的微电子装置结构的横截面、立面、示意性说明。
图22是图21的微电子装置结构的垂直横截面、立面、示意性说明。
图23到图28结合图21及22是根据本公开的实施例的用于制造图21及22中说明的微电子装置结构的处理的各个阶段期间的横截面、立面、示意性说明。
图29是根据本公开的实施例的微电子装置的局部、剖面、透视、示意性说明。
图30是根据本公开的实施例的电子系统的框图。
图31是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
根据本公开的实施例的结构(例如微电子装置结构)、设备(例如微电子装置)及系统(例如电子系统)包含具有竖直交替的绝缘结构及导电结构的堆叠结构。在堆叠结构下方，一或多个额外结构(例如至少一个基底结构、至少一个衬底、至少一个基底材料)支撑堆叠结构。举例来说，堆叠结构可经布置于源极结构上方。狭缝结构包含至少一个电介质衬层(例如电介质氧化物衬层)且填充材料(例如多晶硅填充材料)可延伸穿过堆叠结构且到源极结构中。电介质衬层可电隔离狭缝结构的填充材料与源极结构。狭缝结构可将堆叠结构划分成块部分。狭缝结构可具有相对高的宽高比(例如，竖直深度相对于水平宽度的比率)。另外，狭缝结构可进一步包含其端处的金属结构(例如金属插塞)。举例来说，金属插塞可由钛、氮化钛及钨中的一或多者组成。填充材料内(例如，由于狭缝结构的相对高的宽高比、蚀刻弓度及/或填充材料的填充能力所致)的空隙(例如开口、缝)也可被填充(例如，基本上填充)有金属，此可妨碍(例如，防止)裂缝形成于狭缝结构内。然而，即使至少一个狭缝结构的填充材料内的至少一些空隙未被填充金属且裂缝形成于狭缝结构内，也可防止裂缝通过定位于狭缝结构的端处的金属插塞传播到狭缝结构的水平区外。因此，微电子装置结构中的缺陷可通过在狭缝结构内包含金属插塞来减少。
如本文所使用，术语“开口”意指一体积延伸通过至少一个结构或至少一种材料，从而在所述至少一个结构或至少一种材料中留下间隙，或一体积在结构或材料之间延伸，从而在结构或材料之间留下间隙。除非另有描述，否则“开口”不一定缺乏材料。也就是说，“开口”不一定是空的空间。在结构或材料中或结构或材料之间形成的“开口”可包括不同于在其中或其之间形成开口的结构或材料的结构或材料。并且，在开口内“暴露”的结构或材料不一定与大气或非固体环境接触。在开口内“暴露”的结构或材料可与安置在开口内的其它结构或材料邻近或接触。
如本文所使用，术语“衬底”意指并且包含在其上形成例如存储器单元内的组件的组件的基底材料或其它构造。衬底可为半导体衬底、支撑结构上的基半导体材料、金属电极或在其上形成有一或多种材料、结构或区的半导体衬底。衬底可为常规硅衬底或包含半导体材料的其它块体衬底。如本文中使用，术语“块体衬底”意指并且不仅包含硅晶片，而且还包含绝缘体上硅(“SOI”)衬底，例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底，基底半导体基础上的硅的外延层，以及其它半导体或光电材料，例如硅锗(Si1-xGex，其中x是例如0.2及0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)等。此外，当在下文描述中参考“衬底”时，先前工艺阶段可已被用于在基底半导体结构或基础中形成材料、结构或结。
如本文中使用，术语“绝缘材料”意指并且包含电绝缘材料。绝缘材料可由以下中的至少一或多者形成且包含所述一或多者：至少一种电介质氧化物材料(例如氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)及氧化镁(MgOx)以下中的一或多者)、至少一种电介质氮化物材料(例如氮化硅(SiNy))、至少一种电介质氮氧化物材料(例如氮氧化硅(SiOxNy))及至少一种电介质碳氮氧化物材料(例如碳氮氧化硅(SiOxCzNy))及/或空气。本文中包含“x”、“y”及/或“z”中的一或多者的化学式(例如SiOx、AlOx、HfOx、NbOx、TiOx、SiNy、SiOxNy、SiOxCzNy)表示针对另一元素(例如Si、Al、Hf、Nb、Ti)的每一个原子分别含有一种元素的“x”个原子、另一元素的“y”个原子及额外元素(如果存在)的“z”个原子的平均比率的材料。由于化学式表示相对原子比率且不限制化学结构，所以绝缘材料或绝缘结构可包括一或多个化学计量化合物及/或一或多个非化学计量化合物，且“x”、“y”及“z”(如果存在)的值可为整数或可为非整数。如本文中使用，术语“非化学计量化合物”意指并且包含具有无法由明确界定的自然数比率表示且违反定比定律的元素组合物的化学化合物。另外，“绝缘结构”意指并且包含由绝缘材料形成且包含绝缘材料的结构。
如本文中使用，“导电材料”意指并且包含导电材料，例如以下中的一或多者：金属(例如钨(W)、钛(T)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))、合金(例如Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)、导电含金属材料(例如导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)及导电掺杂半导体材料(例如导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))。另外，“导电结构”意指并且包含由导电材料形成且包含导电材料的结构。
如本文中使用，术语“牺牲”在参考材料或结构使用时意指并且包含在制造工艺期间形成但在制造工艺完成之前移除(例如，基本上移除)的材料或结构。
如本文中使用，术语“竖直”、“纵向”、“水平”及“横向”是参考结构的主平面且不一定由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面由具有比结构的其它表面相对更大的面积的结构的表面界定。参考图，“水平”或“横向”方向可垂直于所指示的“Z”轴，且可平行于所指示的“X”轴及/或平行于所指示的“Y”轴；且“竖直”或“纵向”方向可平行于所指示的“Z”轴、可垂直于所指示的“X”轴，且可垂直于所指示的“Y”轴。
如本文中使用，术语“宽度”意指并且包含讨论中的材料或结构的沿着水平平面的(例如，处于特定标高，如果被识别)、定义最大距离的、沿着此平面的尺寸。举例来说，至少部分中空的结构的“宽度”是所述结构的最外边缘或侧壁之间的水平尺寸，例如中空、圆柱结构的外径。
如本文所使用，术语“厚度”或“薄度”意指并且包含在直线方向上的尺寸，所述直线方向垂直于具有不同组合物或可以其它方式与论述其厚度、薄度或高度的材料或结构区分开的紧邻材料或结构的最近表面。
如本文所使用，术语“之间”是空间相对术语，其用于描述一种材料、结构或子结构相对于至少两种其它材料、结构或子结构的相对安置。术语“之间”可涵盖一种材料、结构或子结构直接邻近其它材料、结构或子结构的安置，以及一种材料、结构或子结构间接邻近于其它材料、结构或子结构的安置。
如本文中使用，描述为彼此“相邻”的特征(例如区域、结构、装置)意指并且包含经定位成彼此最接近(例如，最靠近)的一(或若干)公开本体的特征。不匹配“相邻”特征的一(或若干)公开本体的额外特征(例如额外区域、额外结构、额外装置)可经安置于“相邻”特征之间。换句话说，“相邻”特征可经定位成彼此直接邻近，使得没有其它特征介入于“相邻”特征之间；或“相邻”特征可经定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的本体之外的本体的至少一个特征经定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征意指并且包含经定位成彼此竖直最接近(例如，竖直最靠近)的一(或若干)公开本体的特征。此外，描述为彼此“水平相邻”的特征意指并且包含经定位成水平最接近(例如，水平最靠近)的一(或若干)公开本体的特征。
如本文所使用，术语“约”及“大约”在参考特定参数的数值使用时包含数值及偏离所述数值的程度，所属领域的一般技术人员将理解所述偏离程度在特定参数的可接受公差内。举例来说，关于数值的“约”或“大约”可包含在从数值的90.0％到110.0％的范围内的额外数值，例如在从数值的95.0％到105.0％的范围内，在从数值的97.5％到102.5％的范围内，在从数值的99.0％到101.0％的范围内，在从数值的99.5％到100.5％的范围内，或在从数值的99.9％到100.1％的范围内。
如本文所使用，术语“大体上”在指代参数、性质或条件时，意指并且包含参数、性质或条件等于给定值或在与给定值的某一变动程度内，使得所属领域的一般技术人员将理解此给定值是可接受地满足的，例如在可接受的制造公差内。通过实例的方式，取决于大体上满足的特定参数、性质或条件，当所述值满足至少90.0％、满足至少95.0％、满足至少99.0％或甚至满足至少99.9％时，所述参数、性质或条件可“大体上”为给定值。
如本文中使用，将一元件称为在另一元件“上”或“之上”意指并且包含所述元件直接在另一元件的顶部上、直接邻近(例如，横向邻近、竖直邻近)另一元件、直接在另一元件下面或直接接触另一元件。其还包含元件间接在另一元件的顶部上、间接邻近(例如，横向邻近、竖直邻近)另一元件、间接在另一元件下面或接近另一元件，其中在其之间存在其它元件。相反，当一元件被称为“直接在另一元件上”或“直接邻近另一元件”时，不存在中间元件。
如本文所使用，为便于描述，可使用例如“在……之下”、“下”、“底部”、“在……上方”、“上”、“顶部”及类似者的其它空间相对术语来描述一个元件或特征与另一元件或特征的关系，如图式中所说明。除非另有说明，否则空间相对术语希望涵盖除图式中描绘的定向之外的材料的不同定向。举例来说，如果图中的材料倒转，那么被描述为“在”其它元件或特征“之下”或“下”或“底部上”的元件将接着定向成“在”其它元件或特征“之上”或“顶上”。因此，取决于使用术语的上下文，术语“在……之下”可涵盖之上及之下两个定向，这对于所属领域的一般技术人员来说是显而易见的。可使材料以其它方式定向(旋转九十度、颠倒等)，并相应地解释本文所使用的空间相对描述语。
如本文所使用，术语“层阶”及“标高”是空间相对术语，其用于描述一种材料或特征与另一种材料或特征的关系，如图式中所说明，使用—作为参考点—参考材料或结构所定位的衬底的主表面。如本文所使用，“层阶”及“标高”各自由平行于主表面的水平面界定。“较低层阶”及“较低标高”更接近衬底的主表面，而“较高层阶”及“较高标高”则距主表面更远。除非另有指定，否则这些空间相对术语希望涵盖除如图式中所描绘的定向之外的材料的不同定向。举例来说，图式中的材料可颠倒、旋转等，其中空间相对“标高”描述符保持不变，这是因为参考的主表面同样也将被分别重新定向。
如本文所使用，术语“包括”、“包含”、“具有”及其语法等效物是包含性或开放性术语，其不排除额外的、未引用的元件或方法步骤，但这些术语也包含更具限制性的术语“由……组成”及“基本上由……组成”及其语法等效物。因此，描述为“包括”、“包含”及/或“具有”材料的结构可为在一些实施例中也包含额外材料的结构及/或在一些实施例中不包含任何其它材料的结构。同样地，被描述为“包括”、“包含”及/或“具有”物种的组合物(例如，气体)可为在一些实施例中还包含额外物种的组合物及/或在一些实施例中不包含任何其它物种的组合物。
如本文所使用，关于材料、结构、特征或方法动作的术语“可”指示考虑将其用于实施本公开的实施例，并且此术语优先于限制性更强的术语“是”使用以便避免应排除或必须排除可与其组合使用的其它、可兼容材料、结构、特征及方法的任何暗示。
如本文中使用，“及/或”包含相关联列项中的一或多者的任一者及所有组合。
如本文使用，单数形式“一(a/an)”及“所述”希望同样也包含复数形式，除非上下文另外明确指示。
如本文所使用，术语“经配置”及“配置”意指并指代参考材料、结构、组合件或设备的大小、形状、材料组合物、定向及布置，以便于促进参考材料、结构、组合件或设备以预定方式的参考操作或性质。
本文呈现的说明并不意在是任何特定材料、结构、子结构、区、子区、装置、系统或制造阶段的实际视图，而仅仅是用于描述本公开的实施例的理想化表示。
本文参考作为示意图的横截面图来描述实施例。因此，将预期由于例如制造技术及/或公差造成的与说明的形状的变动。因此，本文所描述的实施例不应被解释为限于如所说明的特定形状或结构，而是可包含导致例如由制造技术引起的形状偏差。举例来说，所说明或描述为盒形的结构可具有粗糙及/或非线性特征。此外，所说明的锐角可为圆角。因此，图式中所说明的材料、特征及结构本质上是示意性的，并且其形状不希望说明材料、特征或结构的精确形状，并且不限制本权利要求书的范围。
下文描述提供特定细节，例如材料类型及处理条件，以便提供对所公开设备(例如，装置、系统)及方法的实施例的透彻描述。然而，所属领域的一般技术人员将理解，可在不采用这些特定细节的情况下实践设备及方法的实施例。实际上，所述设备及方法的实施例可结合工业中采用的常规半导体制造技术来实践。
本文所描述的制造工艺不形成用于处理设备(例如，装置、系统)或其结构的完整工艺流程。工艺流程的其余部分为所属领域的一般技术人员所知。因此，本文仅描述理解本设备(例如，装置、系统)及方法的实施例所必需的方法及结构。
除非上下文另外指示，否则本文中描述的材料可通过包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强ALD、物理气相沉积(“PVD”)(例如溅镀)或外延生长的任何合适技术形成。取决于要形成的特定材料，用于沉积或生长材料的技术可由所属领域的一般技术人员选择。
除非上下文另外指示，否则可通过包含(但不限于)蚀刻(例如，干蚀刻、湿蚀刻、气相蚀刻)、离子铣削、研磨平坦化、或其它已知方法的任何合适技术完成本文中描述的材料的移除。
在参考图时，相似编号始终指代相似组件。图式不一定按比例绘制。
图1说明根据本公开的实施例的用于可包含于系统中的设备(例如，存储器装置，例如3D NAND存储器装置)的微电子装置结构100(例如，存储器装置结构，例如3D NAND存储器装置结构)的横截面图。微电子装置结构100包含堆叠结构112，其具有：竖直交替的绝缘结构114，其包括绝缘材料(例如，电介质氧化物，例如氧化硅)；及导电结构116，其包括导电材料(例如，金属，例如钨(W)；导电掺杂半导电材料，例如导电掺杂多晶硅)。
在堆叠结构112下方，一或多个衬底或其它基底材料支撑堆叠结构112。举例来说，堆叠结构112可经布置于源极结构118上方，源极结构118可包括多晶硅材料。
可包括至少一个电介质衬层(例如电介质氧化物衬层122)且可至少部分填充有填充材料(例如多晶硅填充材料124)的狭缝结构120可延伸穿过堆叠结构112且到源极结构118中。电介质氧化物衬层122可电隔离狭缝结构120的多晶硅填充材料124与源极结构118。狭缝结构120可类似地延伸到细长沟槽且将堆叠结构112划分成块部分132。
例如绝缘结构134(例如氧化物结构)及位线136的额外结构可上覆于堆叠结构112及狭缝结构120。
狭缝结构120可具有相对高的宽高比(例如，深度相对于宽度的比率)。在一些实施例中，狭缝结构120可具有大于40:1的宽高比。在另外实施例中，狭缝结构120可具有大于50:1的宽高比。在又另外实施例中，狭缝结构120可具有大于60:1的宽高比。形成于狭缝结构120中的多晶硅填充材料124可包含空隙138(例如开口及/或缝)，这是由于狭缝结构120的相对高的宽高比、蚀刻弓度及多晶硅填充材料124的填充能力。
狭缝结构120可个别地进一步包含其上竖直端处(例如，在Z方向上)的金属结构140(例如金属插塞)。举例来说，金属结构140可由钛、氮化钛及钨中的一或多者形成且包含钛、氮化钛及钨中的一或多者。另外，任选地，填充材料124内的空隙138(例如开口、缝)也可填充(例如基本上填充)额外金属结构141。金属结构140可与额外金属结构141(如果存在的话)成一体且连续。金属结构140及额外金属结构141(如果存在的话)可有助于防止裂缝形成于狭缝结构120内。然而，即使填充材料124内的空隙138中的一或多者未填充有额外金属结构141中的一者且裂缝形成于狭缝结构120内，也可通过定位于狭缝结构120的上竖直端处的金属结构140防止裂缝传播到狭缝结构120外。
狭缝结构120的多晶硅填充材料124及电介质衬层122可处于压应力下。同时，可由金属材料(例如钨)形成且包含所述金属材料的导电结构116可处于张应力下。根据本公开的方法形成的根据本公开的实施例的微电子装置结构及微电子装置可防止由此类应力(及在材料形成工艺期间的其它应力，例如热应力)所造成的裂缝传播以便缓解(例如防止)可由裂缝传播所致的短路及/或其它缺陷。
在一些实施例中，金属结构140及额外金属结构141(如果存在的话)由钨形成且包含钨。钨可防止裂缝传播，这是由于钨具有任何纯金属的最高熔点(3422℃、6192℉)、最低蒸气压(在高于1650℃、3000℉的温度下)及最低热膨胀系数。低热膨胀及高熔融源自形成于钨原子之间的强共价键。
图2说明在垂直于图1中展示的横截面的方向上穿过块部分132(图1)截取的微电子装置结构100的另一横截面图。如展示，导电结构116的水平端(例如，在X方向上)可经布置成阶梯配置。阶梯接触件142可从导电结构116的端延伸到绝缘结构134。阶梯接触件142可由与金属结构140相同的导电材料形成，例如钨。接触件144(例如位线接触件)可将阶梯接触件142电连接到下伏位线136(例如数字线、数据线)。
因此，公开一种微电子装置，其可包含包括绝缘结构与导电结构的竖直交替序列的堆叠结构，所述堆叠结构划分成块部分。所述微电子装置可另外包含水平插入于所述堆叠结构的所述块部分之间的狭缝结构。所述狭缝结构中的每一者可包含：电介质衬层，其覆盖所述堆叠结构的侧面及下伏于所述堆叠结构的额外结构的上面；及插塞结构，其包括由所述电介质衬层包围的至少一种金属。
另外，公开一种微电子装置，其包含堆叠结构，所述堆叠结构包括与绝缘结构竖直交错的导电结构，所述堆叠结构其中具有包括所述导电结构的水平端的至少一个阶梯结构。所述微电子装置可另外包含狭缝结构，其竖直延伸穿过所述堆叠结构且各自具有大于或等于约40比1的宽高比。所述狭缝结构中的每一者可包含电介质衬层、由所述电介质衬层部分包围的半导电填充材料及由所述半导电填充材料部分包围的金属结构。所述金属结构可经配置以防止所述半导电填充材料内的裂缝传播到所述狭缝结构的边界外。
图3说明中间制造阶段中的微电子装置结构100。如展示，狭缝开口146可经形成通过堆叠结构112的绝缘材料114及导电结构116且延伸到源极结构118或到其中且分离堆叠结构112的块部分132。电介质衬层122(例如电介质氧化物衬层)可经形成以邻近堆叠结构112的导电结构116提供电介质屏障。
接着参考图4，狭缝开口146的未被电介质衬层122占据的部分可经填充有填充材料124(例如多晶硅填充材料)。鉴于狭缝开口146的相对高的宽高比，包括狭缝开口146的剩余未填充部分的空隙138(例如开口及/或缝)可被填充材料124包围(例如，水平包围、竖直包围)。
共同参考图5及6，硬掩模148可经形成于堆叠结构112之上。如图6中展示，开口150(例如孔隙、穿孔)可经形成于阶梯结构152之上的硬掩模148中。另外，如图5中展示，开口154可经形成于狭缝开口146内的填充材料124之上的硬掩模148中。
图7描绘具有用于在硬掩模148(图6)中形成开口150的特征158的光罩156的部分的示意图。尽管特征158可具有大体上方形形状，但引导通过光罩156的特征158的光可由于光学特征(例如透镜)而形成圆形光束，从而导致开口150具有大体上圆柱形状。除了用于在阶梯结构152之上的硬掩模148中形成开口150的特征158之外，光罩156可另外包含用于在狭缝开口146(图5)内的填充材料124之上形成开口154的特征160。
接着参考图8，额外开口162可通过填充材料124的部分的移除经形成于狭缝开口146内的填充材料124中，例如通过蚀刻工艺。额外开口162可延伸到填充材料124中的空隙138。
接着参考图9，另外开口164可经形成于阶梯区域中，每一开口164延伸到阶梯结构152的导电结构116。另外开口164可在相同蚀刻程序期间与开口162同时形成于填充材料124中。举例来说，原位蚀刻可经执行以创建另外开口164，另外开口164在阶梯结构152的梯级(对应于导电结构116的水平端)处延伸到堆叠结构112的导电结构116以用于形成阶梯接触件142(图2)。同时，如图8中展示，原位蚀刻可在每一狭缝开口146内的填充材料124中蚀刻开口162。
接着参考图10，硬掩模148可被移除且一或多种金属材料(例如钛、氮化钛及钨中的一或多者)可经形成于额外开口162中以形成金属结构140(例如金属插塞)。任选地，针对延伸到空隙138的额外开口162中的任一者，空隙138还可经填充有一或多种金属材料以形成额外金属结构141。如果空隙138被完全填充有金属，那么其可防止裂缝形成于填充材料124内。然而，即使空隙未被完全填充且裂缝形成于狭缝内，也可通过定位于狭缝的端处的金属插塞防止裂缝传播到狭缝外。
接着参考图11，阶梯接触件142可经形成于另外开口150中。阶梯接触件142可与金属结构140的形成同时形成，且可以与金属结构140相同的金属材料形成。接着，例如绝缘结构134(例如氧化物结构)及位线136的额外结构可经形成于堆叠结构112及狭缝结构120(图1)之上。
因此，公开一种形成微电子装置的方法，其可包含形成延伸穿过包括绝缘结构与导电结构的竖直交替序列的堆叠结构的至少一个狭缝开口。所述方法可进一步包含：在所述会少一个狭缝开口内形成电介质衬层；及在所述至少一个狭缝开口的在所述电介质衬层的所述形成之后剩余的部分内形成金属结构，所述金属结构的侧面及底面由所述电介质衬层基本上包围。
图12说明根据本公开的额外实施例的用于可包含于系统中的设备(例如，存储器装置，例如3D NAND存储器装置)的微电子装置结构200(例如，存储器装置结构，例如3DNAND存储器装置结构)的横截面图。类似于图1的微电子装置结构100，微电子装置结构200包含堆叠结构212，其具有：竖直交替的绝缘结构214，其包括绝缘材料(例如，电介质氧化物，例如氧化硅)；及导电结构216，其包括导电材料(例如，金属，例如钨(W)；导电掺杂半导电材料，例如导电掺杂多晶硅)。
在堆叠结构212下方，一或多个衬底或其它基底材料支撑堆叠结构212。举例来说，堆叠结构212可经布置于源极结构118上方，源极结构118可包括多晶硅材料。
可包括至少一个电介质衬层(例如电介质氧化物衬层222)且可至少部分填充有填充材料(例如填充材料224)的狭缝结构220可延伸穿过堆叠结构212且到源极结构218中。电介质氧化物衬层222可电隔离狭缝结构220的填充材料224与源极结构218。狭缝结构220可类似地延伸到细长沟槽且将堆叠结构212划分成块部分232。
例如绝缘结构234(例如氧化物结构)及位线236的额外结构可上覆于堆叠结构212及狭缝结构220。
狭缝结构220可具有相对高的宽高比(例如，深度相对于宽度的比率)。在一些实施例中，狭缝结构220可具有大于40:1的宽高比。在另外实施例中，狭缝结构220可具有大于50:1的宽高比。在又另外实施例中，狭缝结构220可具有大于60:1的宽高比。形成于狭缝结构220中的填充材料224可包含空隙238(例如开口及/或缝)，这是由于狭缝结构220的相对高的宽高比、蚀刻弓度及填充材料224的填充能力。
狭缝结构220可进一步包含金属结构，例如金属插塞240，其可填充狭缝结构220的端处的区域。举例来说，金属插塞240可由钛、氮化钛及钨中的一或多者组成。填充材料224内的空隙238可保持敞开。然而，即使在填充材料224内的空隙238未被填充的情况下，如果裂缝形成于狭缝结构220内，那么可通过定位于狭缝结构220的端处的金属塞240防止裂缝传播到狭缝结构220外。
在一些实施例中，可利用钨且金属插塞240可为形成于每一狭缝结构220内的钨插塞。如先前论述，钨可为防止裂缝传播的非常有效的金属。
图13说明在垂直于图12中展示的横截面的方向上穿过块部分232(图12)截取的微电子装置结构200的另一横截面图。如展示，导电结构216的水平端(例如，在X方向上)可经布置成阶梯配置。阶梯接触件242可从导电结构216的端延伸到绝缘结构234。阶梯接触件242可由与金属结构240相同的导电材料形成，例如钨。接触件244(例如位线接触件)可将阶梯接触件电连接到下伏位线236(例如数字线、数据线)。
图14说明中间制造阶段中的微电子装置结构200。如展示，狭缝开口246的未被电介质衬层222占据的部分可经填充有填充材料224(例如多晶硅填充材料)。鉴于狭缝开口246的相对高的宽高比，包括狭缝开口146的剩余未填充部分的空隙238(例如开口及/或缝)可被填充材料224包围(例如，水平包围、竖直包围)。
接着参考图15，个别开口262可通过移除填充材料224的部分经形成于狭缝开口246中的每一者内的填充材料224中，例如通过蚀刻工艺。如果利用湿蚀刻工艺，那么可在开口262到达任何空隙238之前停止蚀刻以防止任何化学蚀刻剂(例如四甲基氢氧化铵(TMAH)或氨与过氧化氢混合物(APM))进入任何空隙238。任选地，可利用干蚀刻工艺，且蚀刻可形成延伸到空隙238且暴露空隙238的开口。
共同参考图16及17，硬掩模248可经形成于堆叠结构212及开口262之上。如图17中展示，开口250(例如孔、穿孔)可经形成于阶梯结构252之上的硬掩模248中。
接着参考图18，开口264可经形成于阶梯区域中，每一开口264延伸到阶梯结构252的导电结构216。举例来说，原位蚀刻可经执行以创建开口264，开口264在阶梯结构252的梯级(对应于导电结构116的水平端)处延伸到导电结构216以用于阶梯接触件242(图13)的形成。在形成开口264时，硬掩模248可覆盖并保护填充材料224。
接着参考图19，硬掩模248可被移除且一或多种金属材料(例如钛、氮化钛及钨中的一或多者)可经形成于狭缝开口246内的填充材料224的开口262中以形成金属结构240(例如金属插塞)。任选地，如果开口262中的任一者延伸到空隙238，那么空隙238还可经填充有一或多种金属材料。如果空隙被完全填充有金属，那么其可防止任何裂缝形成于填充材料224内。然而，即使空隙未被完全填充且裂缝形成于狭缝内，也可通过定位于狭缝的端处的金属插塞防止裂缝传播到狭缝外。
接着参考图20，阶梯接触件242可经形成于开口250中。阶梯接触件242可与金属结构240的形成同时形成，且可以与金属结构240相同的金属材料形成。接着，例如绝缘结构234(例如氧化物结构)及位线236的额外结构可经形成于堆叠结构212及狭缝结构220(图12)之上。
图21说明根据本公开的实施例的用于可包含于系统中的设备(例如，存储器装置，例如3D NAND存储器装置)的微电子装置结构300(例如，存储器装置结构，例如3D NAND存储器装置结构)的横截面图。类似于图1的微电子装置结构100，微电子装置结构300包含堆叠结构312，其具有：竖直交替的绝缘结构314，其包括绝缘材料(例如，电介质氧化物，例如氧化硅)；及导电结构316，其包括导电材料(例如，金属，例如钨(W)；导电掺杂半导电材料，例如导电掺杂多晶硅)。
在堆叠结构312下方，一或多个衬底或其它基底材料支撑堆叠结构312。举例来说，堆叠结构312可经布置于源极结构318上方，其可包括多晶硅材料。
可包括至少一个电介质衬层(例如电介质氧化物衬层322)且可至少部分填充有填充材料(例如金属填充材料)以形成金属结构340的狭缝结构320可延伸穿过堆叠结构312且到源极结构318中。电介质氧化物衬层322可电隔离狭缝结构320的金属结构340与源极结构318。狭缝结构320可类似地延伸到细长沟槽且将堆叠结构312划分成块部分332。
例如绝缘结构334(例如氧化物结构)及位线336的额外结构可上覆于堆叠结构312及狭缝结构320。
狭缝结构320可具有相对高的宽高比(例如，深度相对于宽度的比率)。在一些实施例中，狭缝结构320可具有大于40:1的宽高比。在另外实施例中，狭缝结构320可具有大于50:1的宽高比。在又另外实施例中，狭缝结构320可具有大于60:1的宽高比。形成于狭缝结构320中的金属结构340可包含空隙338(例如开口及/或缝)，这是由于狭缝结构320的相对高的宽高比、蚀刻弓度及金属填充材料的填充能力。
金属结构340可由钛、氮化钛及钨中的一或多者组成。金属结构340内的空隙338可保持敞开。然而，即使在金属结构340内的空隙338未被填充的情况下，也可通过填充狭缝结构320的电介质氧化物衬层322的金属结构340防止裂缝形成及/或传播到狭缝结构320外。
在一些实施例中，可利用钨且金属结构340可为形成于每一狭缝结构320内的钨插塞。如先前论述，钨可为防止裂缝传播的非常有效的金属。
图22说明在垂直于图21中展示的横截面的方向上穿过块部分332(图21)截取的微电子装置结构200的另一横截面图。如展示，导电结构316的水平端(例如，在X方向上)可经布置成阶梯配置。阶梯接触件342可从导电结构316的端延伸到绝缘结构334。阶梯接触件342可由与金属结构340相同的导电材料形成，例如钨。接触件344(例如位线接触件)可将阶梯接触件电连接到下伏位线336(例如数字线、数据线)。
图23说明中间制造阶段中的微电子装置结构300。如展示，狭缝开口346可经形成通过堆叠结构312的绝缘材料314及导电结构316且延伸到源极结构318中且分离堆叠结构312的块部分332。电介质衬层322(例如电介质氧化物衬层)可经形成以邻近堆叠结构312的导电结构316提供电介质屏障。
共同参考图24及25，硬掩模348可经形成于堆叠结构312及狭缝开口346之上。如图25中展示，开口350(例如孔、穿孔)可经形成于阶梯结构352之上的硬掩模348中。
接着参考图26，开口364可经形成于阶梯区域中，每一开口364延伸到阶梯结构352的导电结构316。举例来说，原位蚀刻可经执行以创建开口364，开口364在阶梯结构352的梯级(对应于导电结构116的水平端)处延伸到堆叠结构312的导电结构316以用于形成阶梯接触件342(图22)。在形成开口364时，硬掩模348可覆盖并保护狭缝开口346。
接着参考图27，硬掩模348可被移除且一或多种金属材料(例如钛、氮化钛及钨中的一或多者)可经形成于开口362中以形成金属结构340(例如金属插塞)。
接着参考图28，阶梯接触件342可经形成于开口350中。阶梯接触件342可与金属结构340的形成同时形成，且可以与金属结构340相同的金属材料形成。接着，例如绝缘结构334(例如氧化物结构)及位线336的额外结构可经形成于堆叠结构312及狭缝结构320(图21)之上。
图29说明包含微电子装置结构1102的微电子装置1100(例如，存储器装置，例如3DNAND快闪存储器装置)的部分的局部、剖面、透视、示意性说明。微电子装置结构1102可基本上类似于图1到2的微电子装置结构100、图12到13的微电子装置结构200及/或图21到22的微电子装置结构300。
如图29中说明，微电子装置结构1102可进一步包含定义用于将存取线1106连接到导电结构1108(例如导电结构116(图1)、导电结构216(图12)、导电结构316(图21))的接触件区域的至少一个阶梯结构1104(例如阶梯结构152(图2)、阶梯结构252(图13)、阶梯结构352(图22))。
微电子装置结构1102还可包含彼此串联耦合的存储器单元1114的竖直串1110。存储器单元1114可经形成于存储器单元柱与导电结构1108的相交点处。在一些实施例中，存储器单元1114包括所谓的“MONOS”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元1114包括所谓的“TANOS”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元或所谓的“BETANOS”(带/屏障工程TANOS)存储器单元，其中每一者是MONOS存储器单元的子集。在另外实施例中，存储器单元1114包括包含浮动栅极(例如金属浮动栅极)作为电荷存储结构的所谓的“浮动栅极”存储器单元。浮动栅极可水平介入于存储器单元柱的中央结构与导电结构1108之间。竖直串1110可相对于导电结构1108、数据线1112、源极层级1116(例如堆叠结构112下方的源极结构118(图1)、堆叠结构212下方的源极结构218(图2)、堆叠结构312下方的源极结构318(图21))、存取线1106、第一选择栅极1118(例如上选择栅极、漏极选择栅极(SGD))、选择线1120及第二选择栅极1122(例如下选择栅极、源极选择栅极(SGS))竖直(例如，在Z方向上)且正交延伸。第一选择门1118可经提供于通过狭缝1130(例如狭缝结构120(图1)、狭缝结构220(图12)、狭缝结构320(图21))彼此分离(例如，在Y方向上)的多个块1124内。
竖直导电接触件1126可如说明那样将组件电耦合到彼此。举例来说，选择线1120可经电耦合到第一选择栅极1118，且存取线1106可经电耦合到导电层级1108。微电子装置1100还可包含定位在存储器阵列下方的控制单元1128，控制单元1128可包含串驱动器电路系统、传递门、用于选择栅极的电路系统、用于选择导电线(例如数据线1112、存取线1106)的电路系统、用于放大信号的电路系统及用于感测信号的电路系统中的至少一者。举例来说，控制单元1128可经电耦合到数据线1112、源极层级1116、存取线1106、第一选择栅极1118及第二选择栅极1122。在一些实施例中，控制单元1128包含CMOS(互补金属氧化物半导体)电路系统。在此类实施例中，控制单元1128可经特性化为具有“阵列下CMOS”(“CuA”)配置。
第一选择栅极1118可在第一方向(例如X方向)上水平延伸，且可在竖直串1110的第一端(例如上端)处经耦合到存储器单元1114的相应第一群组的竖直串1110。第二选择栅极1122可经形成为基本上平面配置且可在存储器单元1114的竖直串1110的第二对置端(例如下端)处耦合到竖直串1110。
数据线1112(例如位线)可在与第一选择栅极1118在其上延伸的第一方向成一定角度(例如，垂直)的第二方向上(例如，在Y方向上)水平延伸。数据线1112可在竖直串1110的第一端(例如上端)处耦合到竖直串1110的相应第二群组。耦合到相应第一选择栅极1118的第一群组的竖直串1110可与耦合到相应数据线1112的第二群组的竖直串1110共享特定竖直串1110。因此，可选择特定第一选择栅极1118与特定数据线1112的相交点处的特定竖直串1110。因此，第一选择栅极1118可用于选择存储器单元1114的竖直串1110的存储器单元1114。
导电结构1108(例如局部字线板)可在相应水平平面中延伸。导电结构1108可经竖直堆叠，使得每一导电层级1108耦合到存储器单元1114的所有竖直串1110，且存储器单元1114的竖直串1110竖直延伸穿过导电结构1108。导电结构1108可耦合到导电结构1108耦合到其的存储器单元1114的控制栅极或可形成存储器单元1114的控制栅极。每一导电结构1108可耦合到存储器单元1114的特定竖直串1110的一个存储器单元1114。
第一选择栅极1118及第二选择栅极1122可操作以选择特定数据线1112与源极层级1116之间的存储器单元1114的特定竖直串1110。因此，特定存储器单元1114可通过耦合到特定存储器单元1114的适当第一选择栅极1118、第二选择栅极1122及导电层级1108的操作(例如，通过选择适当第一选择栅极1118、第二选择栅极1122及导电层级1108)经选择且电耦合到数据线1112。
阶梯结构1104可经配置以通过竖直导电接触件1126在存取线1106与导电层级1108之间提供电连接。换句话说，导电结构1108的特定层阶可经由与和特定导电结构1108电通信的导电接触件1126中的相应者电通信的存取线1106中的一者选择。
数据线1112可通过导电结构1132经电耦合到竖直串1110。
包含本公开的微电子装置结构(例如微电子装置结构100(图1到2)、微电子装置结构200(图12到13)、微电子装置结构300(图21到22))的微电子装置(例如微电子装置1100)可用于本公开的电子系统的实施例中。举例来说，图30是根据本公开的实施例的电子系统1200的框图。电子系统1200可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或启用蜂窝的平板计算机(例如
Figure BDA0003289473360000171
或
Figure BDA0003289473360000172
平板计算机、电子书、导航装置)等。电子系统1200包含至少一个存储器装置1202。存储器装置1202可包含具有根据先前在本文中描述的实施例的方法形成的结构的例如先前在本文中描述的微电子装置及/或结构的实施例(例如微电子装置结构100(图1到2)、微电子装置结构200(图12到13)、微电子装置结构300(图21到22))。
因此，公开一种电子系统，其可包含输入装置、输出装置及可操作地耦合到所述输入装置及所述输出装置的处理器装置。所述电子系统可进一步包含存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构。所述至少一个微电子装置结构可包含源极结构及下伏于所述源极结构的堆叠结构。所述堆叠结构可包含绝缘结构与导电结构的竖直交替序列。所述至少一个微电子装置结构可进一步包含狭缝结构，其竖直延伸穿过所述堆叠结构且将所述堆叠结构划分成块部分。所述狭缝结构中的每一者可包含与所述源极结构直接接触的电介质衬层、由所述电介质衬层部分包围的半导电填充材料及由所述半导电填充材料部分包围的金属插塞。
电子系统1200可进一步包含至少一个电子信号处理器装置1204(通常称为“微处理器”)。处理器装置1204可任选地包含先前在本文中描述的微电子装置及/或微电子装置结构的实施例(例如微电子装置结构100(图1到2)、微电子装置结构200(图12到13)、微电子装置结构300(图21到22))。电子系统1200可进一步包含用于由用户将信息输入到电子系统1200中的一或多个输入装置1206，例如(举例来说)鼠标或其它指示装置、键盘、触摸垫、按钮或控制面板。电子系统1200可进一步包含用于将信息(例如视觉或音频输出)输出给用户的一或多个输出装置1208，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置1206及输出装置1208可包括既可用于将信息输入到电子系统1200中又将视觉信息输出给用户的单个触摸屏装置。输入装置1206及输出装置1208可与存储器装置1202及电子信号处理器装置1204中的一或多者电连通。
参考图31，展示基于处理器的系统1300的框图。基于处理器的系统1300可包含根据本公开的实施例制造的各种微电子装置(例如图29的微电子装置1100)及微电子装置结构(例如微电子装置结构100(图1到2)、微电子装置结构200(图12到13)、微电子装置结构300(图21到22))。基于处理器的系统1300可为各种类型中的任一者，例如计算机、传呼机、蜂窝电话、个人备忘录、控制电路或另一电子装置。基于处理器的系统1300可包含用于控制基于处理器的系统1300中的系统功能及请求的处理的一或多个处理器1302，例如微处理器。处理器1302及基于处理器的系统1300的其它子组件可包含根据本公开的实施例制造的微电子装置(例如图29的微电子装置1100)及微电子装置结构(例如微电子装置结构100(图1到2)、微电子装置结构200(图12到13)、微电子装置结构300(图21到22))。
基于处理器的系统1300可包含可操作地与处理器1302通信的电力供应器1304。举例来说，如果基于处理器的系统1300是便携式系统，那么电力供应器1304可包含燃料电池、电力收集装置、永久电池、可更换电池及可/或可再充电电池中的一或多者。电力供应器1304还可包含AC适配器；因此，例如，基于处理器的系统1300可插入到壁式插座中。电力供应器1304还可包含DC适配器使得基于处理器的系统1300可插入到例如车辆点烟器或车辆电源端口中。
各种其它装置可取决于基于处理器的系统1300执行的功能耦合到处理器1302。举例来说，用户接口1306可耦合到处理器1302。用户接口1306可包含一或多个输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化仪及光笔、触摸屏、语音辨识系统、麦克风或其组合。显示器1308也可耦合到处理器1302。显示器1308可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，RF子系统/基带处理器1310也可耦合到处理器1302。RF子系统/基带处理器1310可包含耦合到RF接收器及RF发射器的天线。通信端口1312或多于一个通信端口1312也可耦合到处理器1302。通信端口1312可经调适以耦合到一或多个外围装置1314(例如调制解调器、打印机、计算机、扫描仪或相机)或耦合到网络，(例如局域网(LAN)、远程局域网、内部网络或因特网)。
处理器1302可通过实施存储于存储器(例如系统存储器1316)中的软件程序控制基于处理器的系统1300。软件程序可包含例如操作系统、数据库软件、绘图软件、字处理软件、媒体编辑软件及/或媒体播放软件。存储器(例如系统存储器1316)可操作地耦合到处理器1302以存储各种程序及促进各种程序的执行。举例来说，处理器1302可耦合到系统存储器1316，系统存储器1316可包含自旋力矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器及/或其它已知存储器类型中的一或多者。系统存储器1316可包含易失性存储器、非易失性存储器或其组合。系统存储器1316通常是大型的使得其可动态地存储经加载应用程序及数据。在一些实施例中，系统存储器1316可包含上文描述的半导体装置(例如图30的微电子装置1100)及结构(例如微电子装置结构100(图1到2)、微电子装置结构200(图12到13)、微电子装置结构300(图21到22))或其组合。
处理器1302还可耦合到非易失性存储器1318，此并不暗示系统存储器1316必须是易失性的。非易失性存储器1318可包含将结合系统存储器1316使用的STT-MRAM、MRAM、只读存储器(ROM)(例如EPROM、电阻只读存储器(RROM)))及快闪存储器中的一或多者。非易失性存储器1318的大小通常经选择以仅大到足以存储任何必要操作系统、应用程序及固定数据。另外，非易失性存储器1318可包含高容量存储器(例如磁盘驱动存储器，例如包含电阻性存储器或其它类型的非易失性固态存储器的混合驱动器)。非易失性存储器1318可包含上文描述的微电子装置(例如图29的微电子装置1100)及结构(例如微电子装置结构100(图1到2)、微电子装置结构200(图12到13)、微电子装置结构300(图21到22))。
虽然所公开结构、设备(例如，装置)、系统及方法容易进行各种修改且其实施方案具有替代形式，但特定实施例已在图式中通过实例的方式展示并且已在本文中详细描述。然而，本公开不希望受限于所公开的特定形式。而是，本公开涵盖落入由所附权利要求书及其法律等效物定义的本公开范围内的所有修改、组合、等效物、变型及替代物。

Claims (24)

1.一种微电子装置，其包括：
堆叠结构，其包括绝缘结构与导电结构的竖直交替序列，所述堆叠结构划分成块部分；及
狭缝结构，其水平插入于所述堆叠结构的所述块部分之间，所述狭缝结构中的每一者包括：
电介质衬层，其覆盖所述堆叠结构的侧面及下伏于所述堆叠结构的额外结构的上面；及
插塞结构，其包括由所述电介质衬层包围的至少一种金属。
2.根据权利要求1所述的微电子装置，其中所述狭缝结构中的至少一者的所述插塞结构经定位于所述狭缝结构中的所述至少一者的上竖直边界处。
3.根据权利要求2所述的微电子装置，其进一步包括在包括所述导电结构的水平端的阶梯的梯级处延伸到所述堆叠结构的所述导电结构中的至少一些的导电接触件，所述导电接触件包括所述至少一种金属。
4.根据权利要求1所述的微电子装置，其中所述至少一种金属包括钨。
5.根据权利要求1所述的微电子装置，其中所述狭缝结构中的一或多者进一步包括插入于其所述电介质衬层与所述插塞结构之间的填充材料。
6.根据权利要求5所述的微电子装置，其中所述填充材料包括多晶硅。
7.根据权利要求5所述的微电子装置，其中所述狭缝结构中的所述一或多者进一步包括下伏于所述插塞结构且由所述填充材料包围的金属材料。
8.根据权利要求5所述的微电子装置，其中所述狭缝结构中的一或多者进一步包括下伏于所述插塞结构且由所述填充材料包围的空隙。
9.根据权利要求1所述的微电子装置，其中所述狭缝结构中的至少一者的所述电介质衬层包括电介质氧化物。
10.根据权利要求1所述的微电子装置，其中所述狭缝结构中的每一者的宽高比大于或等于约40比1。
11.一种微电子装置，其包括：
堆叠结构，其包括与绝缘结构竖直交错的导电结构，所述堆叠结构其中具有包括所述导电结构的水平端的至少一个阶梯结构；及
狭缝结构，其竖直延伸穿过所述堆叠结构且各自具有大于或等于约40比1的宽高比，所述狭缝结构中的每一者包括：
电介质衬层；
半导电填充材料，其由所述电介质衬层部分包围；及
金属结构，其由所述半导电填充材料部分包围，所述金属结构经配置以防止所述半导电填充材料内的裂缝传播到所述狭缝结构的边界外。
12.根据权利要求11所述的微电子装置，其中所述狭缝结构中的每一者的所述金属结构仅部分竖直延伸穿过所述堆叠结构。
13.根据权利要求11所述的微电子装置，其中所述狭缝结构中的每一者的所述金属结构包括钨。
14.根据权利要求11所述的微电子装置，其进一步包括所述狭缝结构中的至少一者进一步包括下伏于所述金属结构且由所述半导电填充材料包围的空隙空间。
15.根据权利要求11所述的微电子装置，其中所述半导电填充材料包括多晶硅。
16.一种形成微电子装置的方法，所述方法包括：
形成延伸穿过包括绝缘结构与导电结构的竖直交替序列的堆叠结构的至少一个狭缝开口；
在所述至少一个狭缝开口内形成电介质衬层；及
在所述至少一个狭缝开口的在所述电介质衬层的所述形成之后剩余的部分内形成金属结构，所述金属结构的侧面及底面内由所述电介质衬层基本上包围。
17.根据权利要求16所述的方法，其进一步包括：
在所述至少一个狭缝开口内邻近于所述电介质衬层形成多晶硅填充材料；及
在形成所述金属结构之前移除所述多晶硅填充材料的部分。
18.根据权利要求17所述的方法，其进一步包括与移除多晶硅填充材料的所述部分同时形成竖直延伸到所述导电结构中的至少一些且暴露所述至少一些的开口。
19.根据权利要求18所述的方法，其进一步包括与形成所述金属结构同时在所述开口中形成导电接触件。
20.根据权利要求19所述的方法，其进一步包括：
在所述堆叠结构之上形成硬掩模；
在所述硬掩模中形成在所述狭缝开口之上延伸的开口；及
在所述硬掩模中形成在阶梯结构之上的开口。
21.根据权利要求20所述的方法，其进一步包括与移除所述多晶硅填充材料的部分同时形成延伸到所述阶梯结构的阶梯接触开口。
22.根据权利要求16所述的方法，其进一步包括在下伏填充材料内的空隙之上形成所述金属结构。
23.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：
源极结构；
堆叠结构，其上覆于所述源极结构，所述堆叠结构包括绝缘结构与导电结构的竖直交替序列；及
狭缝结构，其竖直延伸穿过所述堆叠结构且将所述堆叠结构划分成块部分，所述狭缝结构中的每一者包括：
电介质衬层，其与所述源极结构直接接触；
半导电填充材料，其由所述电介质衬层部分包围；及
金属插塞，其由所述半导电填充材料部分包围。
24.根据权利要求23所述的电子系统，其中所述存储器装置包括3D NAND快闪存储器装置。
CN202111159198.4A 2020-10-02 2021-09-30 具有包含金属插塞的狭缝结构的微电子装置及相关方法及系统 Pending CN114388516A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/062,373 2020-10-02
US17/062,373 US11985823B2 (en) 2020-10-02 2020-10-02 Microelectronic devices with slit structures including metal plugs and related systems

Publications (1)

Publication Number Publication Date
CN114388516A true CN114388516A (zh) 2022-04-22

Family

ID=80931666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111159198.4A Pending CN114388516A (zh) 2020-10-02 2021-09-30 具有包含金属插塞的狭缝结构的微电子装置及相关方法及系统

Country Status (2)

Country Link
US (2) US11985823B2 (zh)
CN (1) CN114388516A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12082409B2 (en) * 2022-02-17 2024-09-03 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636806B2 (en) * 2016-05-23 2020-04-28 SK Hynix Inc. Semiconductor device and manufacturing method thereof
JP7121141B2 (ja) * 2018-05-03 2022-08-17 長江存儲科技有限責任公司 ３次元メモリデバイスのスルーアレイコンタクト（ｔａｃ）
WO2021146901A1 (en) * 2020-01-21 2021-07-29 Yangtze Memory Technologies Co., Ltd. Interconnect structures of three-dimensional memory devices

Also Published As

Publication number Publication date
US11985823B2 (en) 2024-05-14
US20240292623A1 (en) 2024-08-29
US20220109001A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
CN116326238A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统
US20240292623A1 (en) Methods of forming microelectronic devices, and related electronic systems
US20230389318A1 (en) Methods of forming microelectronic devices
US20240339357A1 (en) Methods of forming microelectronic devices including voids neighboring conductive contacts, and related electronic systems
US20240099007A1 (en) Memory devices and related electronic systems
TW202238965A (zh) 包括階梯結構之微電子裝置及相關的記憶體裝置、電子系統及方法
CN114388523A (zh) 具有凹入导电结构的电子装置及相关方法和系统
CN115942748A (zh) 包含阶梯结构的微电子装置，及相关存储器装置、电子系统及方法
US11688689B2 (en) Electronic devices including stair step structures, and related memory devices, systems, and methods
WO2022076287A1 (en) Microelectronic devices with support pillars spaced along a slit region between pillar array blocks, and related methods and systems
US11637178B2 (en) Microelectronic devices including isolation structures neighboring staircase structures, and related memory devices, electronic systems, and methods
CN114078758A (zh) 微电子装置以及相关存储器装置、电子系统和方法
CN117596882A (zh) 包含包括由狭槽结构隔离的导电结构的堆叠的电子装置以及相关系统及方法
US20230253043A1 (en) Electronic devices including support pillars in slot regions, and related memory devices, systems, and methods
KR102707320B1 (ko) 계단형 구조를 포함한 마이크로전자 디바이스, 관련 메모리 디바이스, 전자 시스템 및 방법
US20220406719A1 (en) Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
CN114823686A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统
CN115312524A (zh) 微电子装置和相关存储器装置、电子系统和方法
US11605589B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11856763B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230380193A1 (en) Memory devices including strings of memory cells and related systems
US20240081057A1 (en) Electronic devices including a metal silicide material over a source contact, and related memory devices, systems, and methods of forming

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination