TW202240713A - 電子裝置的製作方法 - Google Patents

電子裝置的製作方法 Download PDF

Info

Publication number
TW202240713A
TW202240713A TW110147324A TW110147324A TW202240713A TW 202240713 A TW202240713 A TW 202240713A TW 110147324 A TW110147324 A TW 110147324A TW 110147324 A TW110147324 A TW 110147324A TW 202240713 A TW202240713 A TW 202240713A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
conductive
conductive layer
electronic device
Prior art date
Application number
TW110147324A
Other languages
English (en)
Inventor
紀仁海
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202111237369.0A external-priority patent/CN114649215A/zh
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202240713A publication Critical patent/TW202240713A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Pressure Sensors (AREA)
  • Laminated Bodies (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種電子裝置的製作方法，包括提供第一載板、設置第一基板於第一載板上、設置第一導電結構於第一基板上、移除第一載板、提供第二載板、設置第二基板於第二載板上、設置第二導電結構於第二基板上、移除第二載板、以及結合第一基板及第二基板。

Description

電子裝置的製作方法
本發明是有關於一種電子裝置的製作方法，且特別是有關於一種有兩個基板結合的電子裝置的製作方法。
在一些電子裝置中，兩層導電層之間需間隔出適當的距離以滿足特定的應用需求。若在同一個基板上形成兩層導電層，兩層導電層之間例如以介電層來間隔出距離，當介電層的厚度太厚可能發生基板翹曲問題。因此，需要一種可兼顧將兩層導電層之間間隔出適當的距離且改善基板的翹曲問題的製程方法。
根據本揭露的一實施例，電子裝置的製作方法包括提供第一載板、設置第一基板於第一載板上、設置第一導電結構於第一基板上、移除第一載板、提供第二載板、設置第二基板於第二載板上、設置第二導電結構於第二基板上、移除第二載板、以及結合第一基板及第二基板。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
本揭露通篇說明書與所附的申請專利範圍中會使用某些詞彙來指稱特定元件。本領域具有通常知識者應理解，電子裝置製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與申請專利範圍中，「含有」與「包含」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。
本文中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本揭露。在附圖中，各圖式繪示的是特定實施例中所使用的方法、結構及/或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。
本揭露中所敘述之一結構（或層別、元件、基材）位於另一結構（或層別、元件、基材）之上/上方，可以指二結構相鄰且直接連接，或是可以指二結構相鄰而非直接連接。非直接連接是指二結構之間具有至少一中間結構（或中間層別、中間元件、中間基材、中間間隔），一結構的下側表面相鄰或直接連接於中間結構的上側表面，另一結構的上側表面相鄰或直接連接於中間結構的下側表面。而中間結構可以是單層或多層的實體結構或非實體結構所組成，並無限制。在本揭露中，當某結構設置在其他結構「上」時，有可能是指某結構「直接」在其他結構上，或指某結構「間接」在其他結構上，即某結構和其他結構間還夾設有至少一結構。
術語「大約」、「等於」、「相等」或「相同」、「實質上」或「大致上」一般解釋為在所給定的值或範圍的20%以內，或解釋為在所給定的值或範圍的10%、5%、3%、2%、1%或0.5%以內。
說明書與申請專利範圍中所使用的序數例如「第一」、「第二」等之用詞用以修飾元件，其本身並不意含及代表該（或該些）元件有任何之前的序數，也不代表某一元件與另一元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞，據此，說明書中的第一構件在申請專利範圍中可能為第二構件。
本揭露中所敘述之電性連接或耦接，皆可以指直接連接或間接連接，於直接連接的情況下，兩電路上元件的端點直接連接或以一導體線段互相連接，而於間接連接的情況下，兩電路上元件的端點之間具有開關、二極體、電容、電感、電阻、其他適合的元件、或上述元件的組合，但不限於此。
在本揭露中，厚度、長度與寬度的量測方式可以是採用光學顯微鏡量測而得，厚度或寬度則可以由電子顯微鏡中的剖面影像量測而得，但不以此為限。另外，任兩個用來比較的數值或方向，可存在著一定的誤差。另外，本揭露中所提到的術語「等於」、「相等」、「相同」、「實質上」或「大致上」通常代表落在給定數值或範圍的10%範圍內。此外，用語「給定範圍為第一數值至第二數值」、「給定範圍落在第一數值至第二數值的範圍內」表示所述給定範圍包括第一數值、第二數值以及它們之間的其他數值。若第一方向垂直於第二方向，則第一方向與第二方向之間的角度可介於80度至100度之間；若第一方向平行於第二方向，則第一方向與第二方向之間的角度可介於0度至10度之間。
須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。
除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與所屬技術領域中具有通常知識者所通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。
在本揭露中，電子裝置可包括顯示裝置、背光裝置、天線裝置、感測裝置或拼接裝置，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。顯示裝置可為非自發光型顯示裝置或自發光型顯示裝置。天線裝置可為液晶型態的天線裝置或非液晶型態的天線裝置，感測裝置可為感測電容、光線、熱能或超聲波的感測裝置，但不以此為限。在本揭露中，電子元件可包括被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體、IC晶片等。二極體可包括發光二極體或光電二極體。發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot LED)，但不以此為限。拼接裝置可例如是顯示器拼接裝置或天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。下文將以顯示裝置做為電子裝置或拼接裝置以說明本揭露內容，但本揭露不以此為限。
須說明的是，下文中不同實施例所提供的技術方案可相互替換、組合或混合使用，以在未違反本揭露精神的情況下構成另一實施例。
圖1A至圖1I是根據本揭露的一些實施例的電子裝置的製造流程的局部剖面示意圖。請參照圖1A，電子裝置的製造流程可包括提供一第一載板C1，以及設置離型層R1和第一基板SUB1於第一載板C1上，但不限於此。換句話說，離型層R1可設置在第一載板C1上且位於第一載板C1和第一基板SUB1之間。在其他實施例中，可根據需求於離型層R1和第一基板SUB1之間更設置其他層。在一些實施例中，第一載板C1可具有支撐特性的材料。剛性載板可包括石英基板、玻璃基板、陶瓷基板、藍寶石基板、軟硬混合板、其他硬質基板或上述之組合，但不以此為限。在一些實施例中，離型層R1可用以將第一基板SUB1暫時固定在第一載板C1上。在一些實施例中，離型層R1可包括雷射離型層或其他類型的離型層，但不以此為限。在一些實施例中，離型層R1可例如透過物理性或化學性的方式離型，但不以此為限。
第一基板SUB1可設置在離型層R1上。第一基板SUB1可包括可撓性基板、可彎折性基板、硬質基板或上述基板的組合，但不限於此。舉例來說，第一基板SUB1的材料可包括聚合物、其他合適的材料或上述之組合，但不以此為限。舉例來說，第一基板SUB1的材料可包括PET、聚醯亞胺(Polyimide)、液態晶體聚合物(liquid crystal polymer，LCP)、環烯烴聚合物(cyclo olefin polymer，COP）、環氧樹脂、味之素堆積膜(AjinomotoBuild-up Film，ABF)、雙馬來醯亞胺(Bismaleimide)、氟樹脂(fluororesin)及/或其他合適的材料或上述之組合，但不限於此。在一些實施例中，第一基板SUB1可例如包括玻璃、陶瓷、石英、藍寶石或上述材料的組合，但不限於此。在一些實施例中，第一基板SUB1的材料可具有低的介質損耗值(Dielectric Loss，Df)特性，但不限於此。
在一些實施例中，第一基板SUB1的厚度T1可大於或等於5μm且小於或等於1000μm(5μm≦厚度T1≦1000μm)，但不以此為限。在一些實施例中，第一基板SUB1的厚度T1可大於或等於50μm且小於或等於900μm(50μm≦厚度T1≦900μm)。在一些實施例中，第一基板SUB1的厚度T1可大於或等於150μm且小於或等於800μm(150μm≦厚度T1≦800μm)。在一些實施例中，第一基板SUB1可包括單層材料或複合層材料。上述之第一基板SUB1的厚度T1可根據所選用的材料或者層別數而有所不同。
電子裝置的製造流程可包括設置第一導電結構CS1於第一基板SUB1上。詳細來說，在一些實施例中，在第一基板SUB1上設置導電層CL1，介電層DL1可選擇性設置於第一基板SUB1與導電層CL1之間。在一些實施例中，介電層DL1的材料可包括氮化矽(SiNx)、矽氧化物(SiOx)、其他合適的材料或上述之組合，但不以此為限。如上經由將介電層DL1設置於第一基板SUB1與導電層CL1之間，可提高導電層CL1附著於第一基板SUB1的良率，以降低第一基板SUB1被剝離(peeling)的機會。另外，介電層DL1可降低第一基板SUB1受水氧入侵的機會。換句話說，介電層DL1可直接設置在第一基板SUB1上。在其他實施例中(未繪示)，導電層CL1可直接設置於在第一基板SUB1上，但不限於此。換句話說，導電層CL1與第二基板SUB1之間未有其他層別。在一些實施例中，可在第一基板SUB1上設置保護層PL1，保護層PL1可設置於導電層CL1上，但不限於此。在一些實施例中，可根據需求於上述層疊之間更設置其他層或刪除其中任幾層。
在一些實施例中，當介電層DL1設置於第一基板SUB1與導電層CL1之間時，介電層DL1可為圖案化介電層。舉例來說，介電層DL1可包括曝露出部分第一基板SUB1的開口A1。
在一些實施例中，導電層CL1可設置在介電層DL1和保護層PL1之間，且導電層CL1可為圖案化導電層。舉例來說，導電層CL1可局部覆蓋介電層DL1且延伸進開口A1中以覆蓋被開口A1所露出的介電層DL1的側壁。在一些實施例中，導電層CL1可透過開口A1接觸部分的第一基板SUB1。在一些實施例中，導電層CL1可包括單層導電層或多層導電層。在一些實施例中，導電層CL1的材料可包括金屬，如鈦(Ti)、銅(Cu)、鋁(Al)、鉬(Mo)、其他合適的材料或上述之組合，但不以此為限。
透過上述製作流程，於第一基板SUB1上設置第一導電結構CS1。在一些實施例中，第一導電結構CS1可包括至少一導電層(如導電層CL1)和至少一介電層(如介電層DL1)，但不限於此。
在一些實施例中，保護層PL1可設置在第一導電結構CS1(包括介電層DL1及/或導電層CL1)上，但不限於此。保護層PL1可為圖案化保護層。舉例來說，保護層PL1可包括曝露出部分第一基板SUB1的開口A2。在一些實施例中，在第一基板SUB1的法線方向(如方向Z)上，保護層PL1的開口A2可重疊於介電層DL1的開口A1。在一些實施例中，在第一基板SUB1的法線方向(如方向Z)上，保護層PL1的開口A2在第一基板SUB1上的正投影面積(未標示)可例如大於或等於介電層DL1的開口A1在第一基板SUB1上的正投影面積(未標示)，但不限於此。
在一些實施例中，保護層PL1的開口A2可曝露出部分導電層CL1，例如可曝露出延伸進開口A1中的導電層CL1。在一些實施例中，保護層PL1的材料可包括氮化矽(SiNx)、矽氧化物(SiOx)、其他合適的材料或上述之組合，但不以此為限。保護層PL1可降低導電層CL1受水氧入侵的機會。
請參照圖1B，電子裝置的製造流程還可包括在保護層PL1上設置保護層PL2，但不限於此。在一些實施例中，保護層PL2可用以作為臨時保護膜(Temporary Protective Film，TPF)。在一些實施例中，保護層PL2可例如於後續的電子裝置的製造流程(可參考後續圖1G)中被移除，但不限於此。在一些實施例中，保護層PL2可包括單層材料或複合材料。當保護層PL2為複合材料，可包括膜層、膠層及/或其他合適材料的組合，但不限於此。上述膜層例如包括聚對苯二甲酸乙二酯(polyethylene terephthalate、PET)、膜聚醯亞胺(Polyimide PI)、其他合適材料及/或上述之組合，但不限於此。上述膠材例如包括感壓膠、壓克力膠、環氧樹脂(Epoxy)、矽膠(silicon)、其他合適材料及/或上述之組合，但不限於此。
請參照圖1B，在一些實施例中，電子裝置的製造流程還可包括移除第一載板C1。舉例來說，在形成保護層PL2之後，可通過對離型層R1進行離型步驟以使第一載板C1與第一基板SUB1分離。在一些實施例中，保護層PL2可具有支撐特性，其可例如於移除第一載板C1後用以支撐第一基板SUB1，但不限於此。
請參照圖1C，電子裝置的製造流程還可包括提供第二載板C2，以及設置離型層R2和第二基板SUB2於第二載板C2上。在其他實施例中，可根據需求於離型層R2和第二基板SUB2之間更設置其他層。在一些實施例中，載板C2可具有支撐特性的材料。載板C2可包括石英基板、玻璃基板、陶瓷基板、藍寶石基板、軟硬混合板、其他硬質基板或上述之組合，但不以此為限。在一些實施例中，離型層R2可用以將第二基板SUB2暫時固定在載板C2上。在一些實施例中，離型層R2可包括雷射離型層或其他類型的離型層，但不以此為限。在一些實施例中，離型層R2可例如透過物理性或化學性的方式離型，但不以此為限。
請參照圖1C，第二基板SUB1可設置在離型層R2上。第二基板SUB2可包括可撓性基板、可彎折性基板、硬質基板或上述基板的組合，但不限於此。舉例來說，第二基板SUB2的材料可為聚合物、其他合適的材料或上述之組合，但不以此為限。舉例來說，第二基板SUB2的材料可包括PET、聚醯亞胺、液態晶體聚合物、環烯烴聚合物(COP）、環氧樹脂、味之素堆積膜(ABF)、雙馬來醯亞胺、氟樹脂及/或其他合適的材料或上述之組合，但不限於此。在一些實施例中，第二基板SUB2的材料可例如包括玻璃、陶瓷、石英、藍寶石或上述材料的組合，但不限於此。在一些實施例中，第二基板SUB2的材料可具有低的介質損耗值(Dielectric Loss，Df)特性，但不限於此。在一些實施例中，第二基板SUB2的厚度T2可大於或等於5μm且小於或等於1000μm(5μm≦厚度T2≦1000μm)，但不以此為限。在一些實施例中，第二基板SUB2的厚度T2可大於或等於50μm且小於或等於900μm(50μm≦厚度T2≦900μm)。在一些實施例中，第二基板SUB2的厚度T2可大於或等於150μm且小於或等於800μm(150μm≦厚度T2≦800μm)。在一些實施例中，第二基板SUB2可包括單層材料或複合層材料。上述之第二基板SUB2的厚度T2可根據所選用的材料或者層別數而有所不同。
在一些實施例中，第一基板SUB1的厚度T1及第二基板SUB2的厚度T2之總和可大於或等於10μm且小於或等於2000μm(10μm≦T1+T2≦2000μm)，但不限於此。在一些實施例中，第一基板SUB1的厚度T1及第二基板SUB2的厚度T2之總和可大於或等於100μm且小於或等於1700μm(100μm≦T1+T2≦1700μm)。在一些實施例中，第一基板SUB1的厚度T1及第二基板SUB2的厚度T2之總和可大於或等於200μm且小於或等於1500μm(200μm≦T1+T2≦1500μm)。在一些實施例中，當電子裝置應用於天線時，上述之第一基板SUB1的厚度T1及第二基板SUB2的厚度T2之總和可根據電子裝置所應用的頻率而設計，例如頻率與「厚度T1及厚度T2之總和」可大致呈反比關係，但不限於此。
在一些實施例中，第一基板SUB1以及第二基板SUB2中至少一個的材料為聚合物。在一些實施例中，第一基板SUB1以及第二基板SUB2為聚合物。在一些實施例中，第一基板SUB1的厚度T1與第二基板SUB的厚度T2可以相同或不同。在一些實施例中，第一基板SUB1與第二基板SUB2的面積不同。在一些實施例中，第一基板SUB1的材料可例如與第二基板SUB的材料相同或不同。
請參照圖1C，電子裝置的製造流程還可包括設置第二導電結構CS2於第二基板SUB2上。詳細來說，在一些實施例中，第二基板SUB2上設置導電層CL2。在一些實施例中，介電層DL2可選擇性設置於第二基板SUB2與導電層CL2之間。在一些實施例中，介電層DL2的材料可包括氮化矽(SiNx)、矽氧化物(SiOx)、其他合適的材料或上述之組合，但不以此為限。如上經由將介電層DL2設置於第二基板SUB2與導電層CL2之間，可提高導電層CL2附著於第二基板SUB2的良率，以降低第二基板SUB2剝離的機會。另外，介電層DL2可降低第二基板SUB2受水氧入侵的機會。其他實施例中(未繪示)，導電層CL2可直接設置於在第二基板SUB2上，但不限於此。換句話說，導電層CL2與第二基板SUB2之間未有其他層別。在一些實施例中，在導電層CL2上可設置介電層DL3、導電層CL3及/或保護層PL3，但不限於此。可根據需求於上述層疊之間更設置其他層或刪除其中任幾層。
在一些實施例中，介電層DL2可設置在第二基板SUB2上且位於第二基板SUB2和導電層CL2之間。介電層DL2可為圖案化介電層。舉例來說，介電層DL2可包括曝露出第二基板SUB2的開口A3。在一些實施例中，介電層DL2的材料相似介電層DL1，故不再重覆敘述。在一些實施例中，介電層DL2可用以降低第二基板SUB2受水氧入侵的機會，或降低第二基板SUB2剝離的問題。
在一些實施例中，導電層CL2可設置在介電層DL2和介電層DL3之間，且導電層CL2可為圖案化導電層。舉例來說，導電層CL2可局部覆蓋介電層DL2且延伸進開口A3中以覆蓋被開口A3所露出的介電層DL2的側壁。在一些實施例中，導電層CL2可透過開口A3接觸部分的第二基板SUB2。在一些實施例中，導電層CL2可為單層導電層或多層導電層。導電層CL2的材料可包括金屬，如鈦、銅、鋁(Al)、鉬(Mo)、其他合適的材料或上述之組合，但不以此為限。
在一些實施例中，介電層DL3可設置在導電層CL2上且位於導電層CL2和導電層CL3之間。介電層DL3可為圖案化介電層。介電層DL3可包括曝露出部分導電層CL2的開口A4。在一些實施例中，在第二基板SUB2的法線方向上，介電層DL3的開口A4可例如未重疊於介電層DL2的開口A3。在一些實施例中，介電層DL3的材料可包括氮化矽、矽氧化物、環氧樹脂（Epoxy）、壓克力材料、馬來醯亞胺(Bismaleimide)、聚醯亞胺(polyimide)、光阻材料、其他合適的材料或上述之組合，但不限於此。在一些實施例中，介電層DL3可具有阻焊材料(Solder Resist)特性。
在一些實施例中，導電層CL3可設置在介電層DL3上且位於介電層DL3和保護層PL3之間。導電層CL3可為圖案化導電層。舉例來說，導電層CL3可局部覆蓋介電層DL3。在一些實施例中，部分的導電層CL3可延伸進開口A4中並與部分的導電層CL2接觸。在一些實施例中，部分的導電層CL3可延伸進開口A4中並與被開口A4所露出的介電層DL3的部分側壁接觸，但不限於此。在一些實施例中，導電層CL3可為單層導電層或多層導電層。導電層CL3的材料可類似於導電層CL2，故不再重覆敘述。
在一些實施例中，保護層PL3可設置在介電層DL3和導電層CL3上。保護層PL3可為圖案化保護層。舉例來說，保護層PL3可具有曝露出局部導電層CL3的開口A5，且具有曝露出局部導電層CL3及局部介電層DL3的開口A5’，但不以此為限。在一些實施例中，保護層PL3的材料可包括氮化矽、矽氧化物(SiOx)、其他合適的材料或上述之組合，但不以此為限。在一些實施例中，保護層PL3可用以降低水氣入侵的機會。
透過上述的製作流程，於第二基板SUB2上設置第二導電結構CS2。在一些實施例中，第二導電結構CS2可包括至少一導電層(如導電層CL2及/或導電層CL3)和至少一介電層(如介電層DL2及/或介電層DL3)，但不限於此。
請參照圖1D，電子裝置的製造流程還可包括在保護層PL3上形成保護層PL4。在一些實施例中，保護層PL4可為臨時保護膜，但不限於此。在一些實施例中，保護層PL4可例如於後續的電子裝置的製造流程(可參考後續圖1G)中被移除，但不限於此。在一些實施例中，保護層PL4的材料可類似於上述保護層PL2，故不再重覆敘述。
在一些實施例中，電子裝置的製造流程還可包括移除載板C2。舉例來說，在形成保護層PL4之後，可通過對離型層R2進行離型步驟以使第二載板C2與第二基板SUB2分離。在一些實施例中，保護層PL4可具有支撐特性，其可例如於移除第二載板C2後用以支撐第二基板SUB2，但不限於此。
在一些實施例中，可在完成圖1A及圖1B所示的步驟後再接續圖1C及圖1D所示的步驟。或者，可在完成圖1C及圖1D所示的步驟後再接續圖1A及圖1B所示的步驟。圖1A至圖1D所繪示出的導電層、介電層及/或保護層的數量僅為釋例，形成在第一基板SUB1或第二基板SUB2上的導電層、介電層及/或保護層的數量可依需求改變。另外，圖1A至圖1D所繪示出的各層的開口數量或設置的對應關係僅為釋例，可根據需求調整。
請參照圖1E，電子裝置的製造流程可包括結合第一基板SUB1及第二基板SUB2。舉例來說，在一些實施例中，第一基板SUB1可透過膠材GL接合(或貼合)第二基板SUB2。膠材GL可包括壓克力膠、環氧樹脂(epoxy)膠、感壓膠、紫外光(UV)膠、其他合適的材料或上述之組合，但不以此為限。在第一基板SUB1貼合至第二基板SUB2後，在第一基板SUB1的法線方向(如方向Z)上，介電層DL1的開口A1可大致重疊於介電層DL2的開口A3。第一基板SUB1的法線方向(如方向Z)上，介電層DL3的開口A5’可大致重疊於介電層DL2的開口A3及/或介電層DL1的開口A1。
請參照圖1F，電子裝置的製造流程還可包括對結合(或貼合)後的第一基板SUB1和第二基板SUB2進行通孔製程，以形成一通孔TH，通孔TH可貫穿第一基板SUB1和第二基板SUB2。通孔製程可包括以雷射或是其他合適的方式形成通孔TH，但不以此為限。在第一基板SUB1的法線方向(如方向Z)上，通孔TH的形成位置可例如重疊於開口A1、開口A3及/或開口A5’。在一些實施例中，通孔TH可例如曝露出部分導電層(導電層CL1、導電層CL2及/或導電層CL3)。
在一些實施例中，如圖1F所示，可例如從第二基板側進行通孔製程，使通孔TH於不同的剖視截面下具有不同的孔徑的寬度。例如通孔TH的剖視形狀可近似於倒立梯形，但不限於此。詳細來說，通孔TH對應於導電層CL3處的孔徑的寬度R3可例如大於通孔TH對應於導電層CL2處的孔徑的寬度R2，且通孔TH對應於導電層CL2處的孔徑的寬度R2可例如大於通孔TH對應於導電層CL1處的孔徑的寬度R1，但不限於此。上述之孔徑的寬度R3、孔徑的寬度R2可例如量測於一剖面下，對應各導電層中之最遠離第二基板SUB2的導電層的表面處所量測的孔徑的寬度。另外，上述之孔徑的寬度R1可例如量測於同一剖面下，對應最遠離第一基板SUB1的導電層CL1的表面處所量測的孔徑的寬度。
在其他實施例中(未繪示)，可例如從第一基板SUB1的一側進行通孔製程，使得通孔TH的剖視形狀近似於正立梯形。舉例來說，上述之孔徑的寬度R1可例如大於孔徑的寬度R2，且孔徑的寬度R2可例如大於的寬度孔徑R3。或者，在其他實施例中(未繪示)，可分別從第二基板SUB2的一側和第一基板SUB1的一側分別進行通孔製程，使得通孔TH的剖視形狀近似於沙漏形狀。舉例來說，通孔TH在對應保護層PL4之遠離第二基板SUB2的表面處的孔徑的寬度可例如大於通孔TH在對應膠材GL處的孔徑的寬度，而通孔TH在對應保護層PL2之遠離第一基板SUB1的表面處的孔徑的寬度可例如大於通孔TH在對應膠材GL處的孔徑的寬度，但不限於此。
在一些實施例中，電子裝置的製造流程還可包括對被通孔TH曝露出來的表面進行改質步驟。舉例來說，可對被通孔TH曝露出來的非金屬層別(例如介電層、保護層)的表面進行改質步驟。在一些實施例中，改質步驟例如可在通孔TH曝露出來的層別表面上形成膠體鈀(未繪示)，以利後續製程時導電材料能夠附著在所述材料表面上，但不限於此。
請參照圖1G，電子裝置的製造流程還可包括設置一導電層CL在通孔TH中，第一導電結構CS1以及第二導電結構CS2可透過導電層CL而電性連接。導電層CL例如可設置在被通孔TH所曝露出來的層別表面上。導電層CL可經由通孔TH與被通孔TH所曝露出來的線路(如導電層CL1中的部分線路、導電層CL2中的部分線路以及導電層CL3中的部分線路)電性連接。導電層CL可包括金屬，金屬可包括鈦(Ti)、銅(Cu)、鋁(Al)、鉬(Mo)、其他合適的材料或上述之組合，但不以此為限。在一些實施例中，導電層CL的形成方法可包括化鍍、沉積或其他合適方式，但不以此為限。
在一些實施例中，電子裝置的製造流程還可包括移除保護層PL2及/或保護層PL4。在一些實施例中，可在形成導電層CL之前移除保護層PL2及/或保護層PL4。在其他實施例中，可在形成導電層CL之後移除保護層PL2及/或保護層PL4。換句話說，保護層PL2及/或保護層PL4可例如於最終的電子裝置中被移除。
請參照圖1H，電子裝置的製造流程還可包括在通孔TH中形成導電材料CC。導電材料CC可例如被導電層CL環繞。在一些實施例中，導電材料CC可例如與導電層CL接觸而彼此電性連接。在一些實施例中，導電材料CC的材料可包括導電的聚合物材料、金屬材料、透明導電材料或上述之組合，例如導電材料CC可包括銅膏、銀膏、奈米銅、其他導電材料或上述之組合。
請參照圖1H，在一些實施例中，電子裝置的製造流程還可包括設置多個接墊PD1，多個接墊PD1可例如設置於第二基板SUB2上，接墊PD1可例如形成在保護層PL3的開口A5及/或開口A5’中，但不限於此。舉例來說，多個接墊PD1可例如由電鍍鎳浸金(Electroless Nickel Immersion Gold，ENIG)形成，但不以此為限，多個接墊PD1的材料可根據需求而調整。
請參照圖1I，在一些實施例中，電子裝置的製造流程還可包括接合電子元件EC至第一基板SUB1以及第二基板SUB2中的一個。在一些實施例中，電子元件EC可包括被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體、IC晶片等，但不限於此。在一些實施例中，電子元件EC的多個接墊PD2可例如分別透過多個導電元件CB接合至第二基板SUB2上的多個接墊PD1，但不限於此。在其他實施例中(未繪示)，多個接墊PD1可設置在第一基板SUB1上，而電子元件EC的多個接墊PD2可例如分別透過多個導電元件CB接合至第一基板SUB1上的多個接墊PD1，但不限於此。
在上述接合步驟後，即初步完成電子裝置1的製造。電子裝置1可包括第一基板SUB1、第二基板SUB2、第一導電結構CS1及/或第二導電結構CS2。第一基板SUB1具有第一表面S1以及與第一表面S1相對的第二表面S2。第二基板SUB2具有面向第二表面S2的第三表面S3以及與第三表面S3相對的第四表面S4。第一導電結構CS1設置在第一表面S1上。第二導電結構CS2設置在第四表面S4上。第二表面S2貼合至第三表面S3，且第一基板SUB1以及第二基板SUB2的厚度大於或等於5μm且小於或等於1000μm。舉例來說，第二表面S2可透過膠材GL貼合至第三表面S3，但不以此為限。
在一些實施例中，電子裝置1還可包括通孔TH、導電層CL及/或電子元件EC。通孔TH可例如貫穿第一基板SUB1及第二基板SUB2。導電層CL可設置在通孔TH中，第一導電結構CS1及第二導電結構CS2可透過導電層CL而電性連接。在一些實施例中，第一導電結構CS1可包括至少一導電層(如導電層CL1)和至少一介電層(如介電層DL1)，至少一介電層的其中一個(如介電層DL1)可直接設置在第一基板SUB1上，但不限於此。在一些實施例中，第二導電結構CS2可包括至少一導電層(如導電層CL2及/或導電層CL3)和至少一介電層(如介電層DL2及/或介電層DL3)，至少一介電層的其中一個(如介電層DL2)可直接設置在第二基板SUB2上，但不限於此。在其他實施例中(未繪示)，第一導電結構CS1可為一導電層(例如導電層CL1)，該導電層可直接設置在第一基板SUB1上。在其他實施例中(未繪示)，第二導電結構CS2可為一導電層(例如導電層CL2)，該導電層可直接設置在第二基板SUB2上。
在一些實施例中，如圖1I所示，導電層CL1、導電層CL2中的部分線路(如線路CK1)和導電層CL3中的部分線路(如線路CK2)可例如透過導電層CL電性連接。舉例來說，以電子裝置1為天線裝置為例，導電層CL1、導電層CL2中的部分線路(如線路CK1)和導電層CL3中的部分線路(如線路CK2)可透過對應的接墊PD1及/或導電元件CB電性連接至電子元件EC的第一訊號，第一訊號例如為射頻訊號，但不限於此。另一方面，如圖1I所示，導電層CL2中的部分線路(如線路CK3)和導電層CL3中的部分線路(如線路CK4)可透過對應的接墊PD1及/或導電元件CB電性連接至第二訊號，第二訊號例如為接地訊號，但不限於此。在一些實施例中，第一訊號與第二訊號具有一電位差。
在一些實施例中，第一導電結構CS1中最靠近第一基板SUB1的導電層(如導電層CL1)和第二導電結構CS2中最靠近第二基板SUB2的導電層(如導電層CL2)之間可具有距離D。在一些實施例中，當電子裝置應用於天線時，距離D可根據電子裝置所應用的頻率或是其他參數(例如上述兩導電層的阻抗)而設計不同，其中頻率與「距離D」可大致呈反比關係，但不限於此。在一些實施例中，如圖1I所示，上述之兩層導電層之間的距離D可透過設置於兩層導電層之間的絕緣層及/或介電層所間隔出。舉例來說，如圖1I所示，距離D可例如由基板(例如第一基板SUB1及第二基板SUB2)、介電層(例如介電層DL1、介電層DL2及介電層DL3)、保護層(例如保護層PL1及保護層PL3)及/或膠材(例如膠材GL)等所間隔出，而距離D的數值可例如由此些層別於方向Z上的厚度之總和所求出。透過上述設置於兩層導電層之間的絕緣層及/或介電層，可以調控距離D在一些實施例中，距離D可例如大於或等於10μm且小於或等於2000μm(10μm≦距離D≦2000μm)，但不限於此。在一些實施例中，距離D可例如大於或等於100μm且小於或等於1800μm(100μm≦距離D≦1800μm)，但不限於此。在一些實施例中，距離D可例如大於或等於200μm且小於或等於1500μm(200μm≦距離D≦1500μm)，但不限於此。
在一些實施例中，電子裝置1可作為電路板，第一導電結構CS1及/或第二導電結構CS2可為重佈線層(redistribution layer，RDL)，但不限於此。
在一些實施例中，透過將不同導電層分別形成在兩個基板上，可降低翹曲問題。此外，相較於透過雙面製程在一個基板的相對兩面上形成不同的導電層，本實施例採用於不同基板上單面形成導電層，可降低製程難度。
圖2是根據本揭露的一些實施例的電子裝置的局部剖面示意圖。請參照圖2，電子裝置1’與圖1I的電子裝置1的主要差異說明如下。電子裝置1’可不包括圖1I的導電層CL，導電材料CC可例如與被通孔TH所暴露的膜層(如導電層CL1)或線路(如線路CK1和線路CK2)接觸而電性連接。舉例來說，在進行通孔製程後(如圖1F所示)，可例如在通孔TH中形成導電材料CC。導電材料CC的材料可如上所述。
圖3是根據本揭露的一些實施例的電子裝置的俯視示意圖。
在一些實施例中，於俯視電子裝置的方向上看，第一基板SUB1與第二基板SUB2的面積不同。舉例來說，第二基板SUB2的面積可例如大於第一基板SUB1的面積，但不限於此。在一些實施例中，電子元件EC可接合至第一基板SUB1與第二基板SUB2中的一者，電子元件EC可例如接合至面積較大的第二基板SUB2)上，但不限於此。在其他實施例中(未繪示)，第一基板SUB1的面積可例如大於第二基板SUB2的面積。
在其他實施例中(未繪示)，但於俯視電子裝置的方向上看，第一基板SUB1與第二基板SUB2的外型可以相同或不同。在其他實施例中(未繪示)，於俯視電子裝置的方向上看，第一基板SUB1與第二基板SUB2的面積或外型類似，但將第一基板SUB1與第二基板SUB2結合時可例如些微偏移，以使部分第一基板SUB1例如未與第二基板SUB2重疊，但不限於此。
需注意的是，雖然圖示未繪示，但第一基板SUB1與第二基板SUB2之間可根據需求設置其他基板或是聚合物。另外，當第一基板SUB1與第二基板SUB2之間設置其他基板或是聚合物時，可選擇性透過其他膠材(未繪示)將其他基板(或是聚合物)與第一基板SUB1及/或第二基板SUB2貼合。
綜合以上所述，在本揭露的實施例中，透過將不同導電層分別形成在兩個基板上，並以兩個基板來維持不同導電層之間的距離，有助於改善製程成本、時間或基板的翹曲問題。此外，採用單面製程可降低製程難度。在一些實施例中，透過採用聚合物基板作為第一基板和第二基板，可便於進行通孔製程或降低基板在進行通孔製程中破片或裂開的機率。在一些實施例中，電子裝置可包括貫穿第一基板和第二基板的通孔，通孔中可形成導電材料，透過適當選擇導電材料，可進一步提升散熱或導熱效果。
以上各實施例僅用以說明本揭露的技術方案，而非對其限制；儘管參照前述各實施例對本揭露進行了詳細的說明，本領域具有通常知識者應當理解：其依然可以對前述各實施例所記載的技術方案進行組合或修改，或者對其中部分或者全部技術特徵進行等同替換；而這些組合、修改或者替換，並不使相應技術方案的本質脫離本揭露各實施例技術方案的範圍。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾，且各實施例間的特徵可任意互相混合替換而成其他新實施例。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露的保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一請求項構成個別的實施例，且本揭露之保護範圍也包括各個請求項及實施例的組合。本揭露之保護範圍當視隨附之申請專利範圍所界定者為準。
1、1’:電子裝置 A1、A2、A3、A4、A5、A5’:開口 C1:第一載板 C2:第二載板 CB:導電元件 CC:導電材料 CK1、CK2、CK3、CK4:線路 CL、CL1、CL2、CL3:導電層 CS1:第一導電結構 CS2:第二導電結構 D:距離 DL1、DL2、DL3:介電層 EC:電子元件 GL:膠材 PD1、PD2:接墊 PL1、PL2、PL3、PL4:保護層 R1、R2:離型層 S1:第一表面 S2:第二表面 S3:第三表面 S4:第四表面 SUB1:第一基板 SUB2:第二基板 T1、T2:厚度 TH:通孔 Z:方向
圖1A至圖1I是根據本揭露的一些實施例的電子裝置的製造流程的局部剖面示意圖。 圖2是根據本揭露的一些實施例的電子裝置的局部剖面示意圖。 圖3是根據本揭露的一些實施例的電子裝置的俯視示意圖。
1:電子裝置
CB:導電元件
CC:導電材料
CK1、CK2、CK3、CK4:線路
CL、CL1、CL2、CL3:導電層
CS1:第一導電結構
CS2:第二導電結構
D:距離
DL1、DL2、DL3:介電層
EC:電子元件
GL:膠材
PD1、PD2:接墊
PL1、PL3:保護層
S1:第一表面
S2:第二表面
S3:第三表面
S4:第四表面
SUB1:第一基板
SUB2:第二基板
T1、T2:厚度
TH:通孔
Z:方向

Claims (10)

  1. 一種電子裝置的製作方法，包括： 提供一第一載板； 設置一第一基板於所述第一載板上； 設置一第一導電結構於所述第一基板上； 移除所述第一載板； 提供一第二載板； 設置一第二基板於所述第二載板上； 設置一第二導電結構於所述第二基板上； 移除所述第二載板；以及 結合所述第一基板及所述第二基板。
  2. 如請求項1所述的電子裝置的製作方法，其中所述第一基板透過一膠材結合所述第二基板。
  3. 如請求項1所述的電子裝置的製作方法，還包括： 形成一通孔，所述通孔貫穿所述第一基板以及所述第二基板。
  4. 如請求項3所述的電子裝置的製作方法，還包括： 設置一導電層在所述通孔中，其中所述第一導電結構以及所述第二導電結構透過所述導電層而電性連接。
  5. 如請求項1所述的電子裝置的製作方法，其中所述第一基板以及所述第二基板的厚度大於或等於5μm且小於或等於1000μm。
  6. 如請求項1所述的電子裝置的製作方法，其中所述第一基板以及所述第二基板中至少一個的材料為聚合物。
  7. 如請求項1所述的電子裝置的製作方法，其中所述第一基板以及所述第二基板中的材料均為聚合物。
  8. 如請求項1所述的電子裝置的製作方法，其中所述第一基板與所述第二基板的面積不同。
  9. 如請求項1所述的電子裝置的製作方法，其中所述第一基板與所述第二基板的厚度不同。
  10. 如請求項1所述的電子裝置的製作方法，還包括： 接合一電子元件至所述第一基板以及所述第二基板中的一個。
TW110147324A 2020-12-18 2021-12-17 電子裝置的製作方法 TW202240713A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063127168P 2020-12-18 2020-12-18
US63/127,168 2020-12-18
CN202111237369.0A CN114649215A (zh) 2020-12-18 2021-10-22 电子装置的制作方法
CN202111237369.0 2021-10-22

Publications (1)

Publication Number Publication Date
TW202240713A true TW202240713A (zh) 2022-10-16

Family

ID=78845114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147324A TW202240713A (zh) 2020-12-18 2021-12-17 電子裝置的製作方法

Country Status (3)

Country Link
US (1) US20220199508A1 (zh)
EP (1) EP4017228A1 (zh)
TW (1) TW202240713A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117528896A (zh) * 2022-07-27 2024-02-06 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663064B2 (en) * 2004-09-25 2010-02-16 Banpil Photonics, Inc. High-speed flex printed circuit and method of manufacturing
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board

Also Published As

Publication number Publication date
US20220199508A1 (en) 2022-06-23
EP4017228A1 (en) 2022-06-22

Similar Documents

Publication Publication Date Title
TWI221664B (en) Structure of chip package and process thereof
US9282628B2 (en) Component built-in board and method of manufacturing the same
CN110504282B (zh) 一种显示基板及其制作方法、显示装置
TW200812448A (en) Flexible electronic assembly
JP2004152884A (ja) 半導体装置用基板及びこの製造方法、並びに半導体装置
CN113724590A (zh) 可拉伸显示面板
JP7485467B2 (ja) 駆動基板及びその製作方法並びに表示装置
US20210195761A1 (en) Manufacturing method of package structure
TW201942641A (zh) 用於背光模組的封裝結構
US20220367370A1 (en) Electronic device
TW202240713A (zh) 電子裝置的製作方法
CN109524421B (zh) 转接基板及其制造方法、阵列基板及显示装置
TWI707615B (zh) 內埋式元件結構及其製造方法
US11445617B2 (en) Package structure and manufacturing method thereof
US20190380200A1 (en) Embedded component structure and manufacturing method thereof
CN114156396B (zh) 显示背板、显示背板的制造方法和显示装置
TWI704854B (zh) 線路板結構及其製作方法、具有線路板結構之顯示裝置及其製作方法
CN114649215A (zh) 电子装置的制作方法
TW202349565A (zh) 電子裝置及其製造方法
TWI804110B (zh) 電子裝置及其製造方法
TWI816254B (zh) 電子裝置的製造方法
TWI789133B (zh) 顯示裝置
US11830833B2 (en) Electronic substrate and electronic device
TWI834098B (zh) 電子元件及其製造方法
TWI840996B (zh) 電子裝置及其製造方法