TW202240318A - 曝光裝置、曝光方法、元件製造方法、以及元件 - Google Patents

曝光裝置、曝光方法、元件製造方法、以及元件 Download PDF

Info

Publication number
TW202240318A
TW202240318A TW111110542A TW111110542A TW202240318A TW 202240318 A TW202240318 A TW 202240318A TW 111110542 A TW111110542 A TW 111110542A TW 111110542 A TW111110542 A TW 111110542A TW 202240318 A TW202240318 A TW 202240318A
Authority
TW
Taiwan
Prior art keywords
exposure
pattern
substrate
wiring
mentioned
Prior art date
Application number
TW111110542A
Other languages
English (en)
Inventor
渡邉陽司
Original Assignee
日商尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商尼康股份有限公司 filed Critical 日商尼康股份有限公司
Publication of TW202240318A publication Critical patent/TW202240318A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明提供一種曝光裝置，其不僅能夠應對晶片之位置偏移，而且能夠以高產量來製造元件。本發明之曝光裝置將形成於引出電極之上層之感光層進行曝光，上述引出電極設置於排列在基板上之複數個半導體晶片上，上述曝光裝置包括：基板平台，載置沿著單軸方向而排列有上述複數個半導體晶片之上述基板；曝光部，朝向在上述半導體晶片上設置於沿著上述單軸方向而延伸之電極形成區域中的上述引出電極照射曝光用光；圖案決定部，決定上述曝光部於上述感光層上曝光之曝光圖案；以及控制部，至少控制上述基板平台及上述曝光部。上述圖案決定部使用來自測量部之輸出而將使上述引出電極與相對於上述基板之既定位置連結之轉接配線之圖案決定為上述曝光圖案，上述測量部對設置於上述基板上之複數個半導體晶片之位置進行測量而求出上述複數個半導體晶片之位置偏移。上述控制部一邊藉由上述基板平台而使上述基板自上述單軸方向之一側向另一側移動，一邊藉由上述曝光部而將上述轉接配線之圖案於上述感光層上曝光於在上述單軸方向上延伸之曝光區域中。

Description

曝光裝置、曝光方法、元件製造方法、以及元件
本發明係關於一種曝光裝置、曝光方法、元件製造方法、以及元件。
於半導體元件之製造中，使用於晶圓上進行半導體晶片之封裝的晶圓級封裝技術。又，於晶圓級封裝技術中，已知應對半導體晶片相對於晶圓之位置偏移的必要性（專利文獻1）。 [現有技術文獻] [專利文獻]
[專利文獻1]美國專利第8799845號說明書
根據第1形態，提供一種曝光裝置，其係將形成於引出電極之上層之感光層進行曝光者，上述引出電極設置於排列在基板上之複數個半導體晶片上；上述曝光裝置包括： 基板平台，載置沿著單軸方向而排列有上述複數個半導體晶片之上述基板； 曝光部，朝向設置於在上述半導體晶片上沿著上述單軸方向而延伸之電極形成區域中的上述引出電極照射曝光用光； 圖案決定部，決定上述曝光部於上述感光層上曝光之曝光圖案；以及 控制部，至少控制上述基板平台及上述曝光部； 上述圖案決定部使用來自測量部之輸出而將使上述引出電極與相對於上述基板之既定位置連結之轉接配線之圖案決定為上述曝光圖案，上述測量部對設置於上述基板上之複數個半導體晶片之位置進行測量而求出上述複數個半導體晶片之位置偏移；並且 上述控制部一邊藉由上述基板平台而使上述基板自上述單軸方向之一側向另一側移動，一邊藉由上述曝光部而將上述轉接配線之圖案於上述感光層上曝光於在上述單軸方向上延伸之曝光區域中。
根據第2形態，提供一種曝光方法，其係將形成於引出電極之上層之感光層進行曝光者，上述引出電極設置於在基板上沿著單軸方向而排列之複數個半導體晶片上；上述曝光方法包括： 對設置於上述基板上之複數個半導體晶片之位置進行測量而求出上述複數個半導體晶片之位置偏移； 朝向在上述複數個半導體晶片上設置於沿著上述單軸方向而延伸之電極形成區域中的上述引出電極照射曝光用光； 使用上述所求出之上述複數個半導體晶片之位置偏移，將使上述引出電極與相對於上述基板之既定位置連結之轉接配線之圖案決定為上述曝光圖案；以及 一邊使上述基板自上述單軸方向之一側向另一側移動，一邊將上述轉接配線之圖案於上述感光層上曝光於在上述單軸方向上延伸之曝光區域中。
根據第3形態，提供一種元件製造方法，其係製造包括：包含引出電極之複數個半導體晶片、一端與上述引出電極電性連接之轉接配線以及與上述轉接配線之另一端電性連接之輸出配線的元件者，其包括： 於上述複數個半導體晶片上形成感光層； 使用第2形態之曝光方法，於上述感光層上曝光上述轉接配線之圖案； 將上述經曝光之上述感光體層進行顯影而形成感光層之圖案；以及 使用所形成之上述感光層之圖案來形成上述轉接配線。
根據第4形態，提供一種元件，其係包括基板、以及設置於上述基板上之複數個半導體晶片者，其包括： 上述轉接配線層，使用第3形態之元件製造方法而形成於上述複數個半導體晶片上；以及 上述輸出配線圖案，形成於上述轉接配線層上。
〈實施方式〉 參照圖1～圖19，對本發明之實施方式之曝光系統ES、以及使用曝光系統ES之元件製造方法進行說明。
[曝光系統ES] 如圖1所示，實施方式之曝光系統ES主要包括：測量部（第1測量部）100、圖案決定部200、圖案曝光部300、遮罩曝光部400、以及控制部500。
關於測量部100、圖案決定部200、圖案曝光部300、遮罩曝光部400之各自之構成，以被處理對象為晶圓W 0之情形為例進行說明。控制部500對曝光系統ES之動作進行整體性控制。
[測量部100] 測量部100進行晶圓W 0之對準測量。
如圖2、圖3（a）、及圖3（b）所示，測量部100主要包括：定盤110、滑件120、驅動系統130、測量單元140、第1位置測量系統150（圖3（a））、第2位置測量系統160、以及測量控制部170。於測量部100之說明中，將於水平面內相互正交之2個方向設為X 1方向、Y 1方向，且將鉛直方向設為Z 1方向。
定盤110係俯視時為矩形之長方體構件。定盤110之上表面為平坦度高之平面，作為引導滑件120之移動之引導面來發揮功能。
滑件120支持晶圓W 0而於水平面內移動。滑件120係以可滑動之方式配置於定盤110之上表面。滑件120係俯視時為矩形之板狀，於其上表面之中央部設置有俯視時為圓形之凹部121（圖3（a）、圖3（b））。於凹部121設置有晶圓固持器122。
驅動系統130使滑件120於X 1方向及Y 1方向上移動。驅動系統130主要包括：一對線性引導件131a、131b以及可動平台。
一對線性引導件131a、131b分別為長方體之基座，於定盤110之X 1方向之兩側各配置1個。一對線性引導件131a、131b分別於俯視時為矩形，長邊方向與Y 1方向一致。
可動平台包括於X 1方向上配置於滑件120之兩側的第1板構件132a、第2板構件132b，以及於Y 1方向上配置於滑件120之兩側的第3板構件132c、第4板構件132d。第1板構件132a～第4板構件132d連結為包圍滑件120之框狀。
於第1板構件132a之下表面，經由連結構件133a而固定有動子134a1。動子134a1與設置於線性引導件131a之上表面近旁之定子134a2一併構成Y軸線性馬達134a。同樣，於第2板構件132b之下表面，經由連結構件133b而固定有動子134b1。動子134b1與配置於線性引導件131b之上表面近旁之定子134b2一併構成Y軸線性馬達134b。動子134a1、134b1藉由未圖示之空氣軸承，而自定子134a2、134b2稍微上浮。
於第3板構件132c之上表面設置有定子135c2。定子135c2與固定於滑件120上之動子135c1一併構成XY線性馬達135c。同樣，於第4板構件132d之上表面設置有定子135d2。定子135d2與固定於滑件120上之動子135d1一併構成XY線性馬達135d。動子135c1、135d1藉由未圖示之空氣軸承，而自定子135c2、135d2稍微上浮。
可動平台藉由Y軸線性馬達134a、134b，相對於一對線性引導件131a、131b而向Y 1方向移動。滑件120藉由XY線性馬達135c、135d，相對於可動平台而向X 1方向移動，且向Y 1方向微小移動。
測量單元140對滑件120上之測量對象所具有之標記（一例為對準標記）進行光學性檢測。測量單元140主要包括標記檢測系統141。
作為標記檢測系統141之一例，可使用作為圖像處理方式之成像式對準感測器之一種的FIA（Field Image Alignment，場像對準）系統，其藉由以鹵素燈等之寬帶（寬頻帶）光來照射標記，對該標記之圖像進行圖像處理而測量標記位置。除此以外，可使用繞射光干涉型、光束掃描型等任意之對準檢測系統來作為標記檢測系統141。標記檢測系統141包括鏡筒141s、以及鏡筒141s之內部之具有光軸AX1之光學系統（未圖示），對滑件120上之測量對象射出檢測光。標記檢測系統141亦可具有對光學系統之焦點位置進行調整之對準自動焦距功能。
第1位置測量系統150主要包括：頭HD1、滑件120之下表面120e、以及設置於下表面120e之光柵G1。
頭HD1配置於設置在定盤110之上表面之中央部的凹部110a之內部。
光柵G1包括：將X 1方向設為週期方向之反射型之繞射光柵（X繞射光柵）、以及將Y 1方向設為週期方向之反射型繞射光柵（Y繞射光柵）。X繞射光柵與Y繞射光柵之間距可設為1 μm來作為一例。
頭HD1對光柵G1照射複數個光束，並且接受來自光柵G1之繞射光束。由頭HD1及光柵G1來構成編碼器系統151。利用編碼器系統151來測量滑件120之X 1方向之位置、以及Y 1方向之位置。
又，頭HD1對滑件120之下表面120e照射4根測長光束，並且接受來自下表面120e之返回光束。由頭HD1及滑件120之下表面120e來構成雷射干涉儀系統152。利用雷射干涉儀系統152來測量滑件120之Z 1方向之位置、θX 1方向之位置、以及θY 1方向之位置。
第2位置測量系統160主要由頭HD2a、HD2b以及光柵G2a、G2b所構成。
頭HD2a設置於自標記檢測系統141之鏡筒141s向X 1方向一側延伸之頭安裝構件161a之前端。頭HD2b設置於自標記檢測系統141之鏡筒141s向X 1方向另一側延伸之頭安裝構件161b之前端。
光柵G2a、G2b設置於經由支持構件162a、162b而固定於定盤110上之標尺構件163a、163b之上表面。光柵G2a、G2b為反射型之二維光柵，且與頭HD2a、HD2b相向。
由頭HD2a及光柵G2a來構成編碼器系統164a，且由頭HD2b及光柵G2b來構成編碼器系統164b。利用編碼器系統164a、164b，來測量定盤110之相對於標記檢測系統141之X 1方向、Y 1方向、Z 1方向、θX 1方向、θY 1方向、θZ 1方向之位置。
測量控制部170對驅動系統130、測量單元140、第1位置測量系統150及第2位置測量系統160進行整體性控制，執行對於晶圓W 0之對準測量。
作為具有上述構成之測量部100，亦可使用美國專利申請公開第2019/257647號、美國專利第10684562號說明書、美國專利第10698326號說明書、美國專利第10775708號說明書、美國專利第10777441號說明書中所揭示之測量裝置。
[圖案決定部200] 圖案決定部200基於由測量部100而得之對準測量之結果，來決定圖案曝光部300對晶圓W 0之感光層進行曝光之曝光圖案。
如圖4所示，圖案決定部200主要包括：存儲部210、決定部220及接收部230。
存儲部210存儲用於決定圖案之表格。決定部220基於該表格及測量部100之測量結果來決定圖案。接收部230接收來自測量部100之輸出且發送至決定部220。
關於圖案決定部200，詳情如後述。
[圖案曝光部300] 圖案曝光部300將圖案決定部200所決定之圖案曝光於晶圓W 0之感光層上。
如圖5所示，圖案曝光部300主要包括：照明系統310、圖案生成裝置320、投影光學系統330、平台裝置340、對準檢測系統（第2測量部）350及圖案曝光控制部360。於圖案曝光部300之說明中，將於水平面內相互正交之2個方向設為X 3方向、Y 3方向，且將鉛直方向設為Z 3方向。
照明系統310主要包括：光源系統（未圖示）、照明光學系統311、及反射鏡312。光源系統之一例包括固體雷射光源（DFB（Distributed Feedback，分散式回饋）半導體雷射、光纖雷射等）。照明光學系統311包括：用以變更照明條件之成形光學系統、光學積分器、視場光闌、中繼透鏡系（均未圖示）。
圖案生成裝置320係生成對載置於平台裝置340之平台341（後述）上之晶圓W 0之感光層進行投影之圖案的電子遮罩・系統。圖案生成裝置320主要包括可變成形遮罩321、及遮罩驅動部322。
如圖6所示，可變成形遮罩321包括於X 3-Y 3平面內配置為矩陣狀（二維狀、陣列狀）之複數個微鏡機構M。微鏡機構M分別包括：微鏡M1、以及設置在與微鏡M1之反射面相反之側的驅動機構M2。驅動機構M2使微鏡M1圍繞於X 3方向上延伸之軸而旋轉。
遮罩驅動部322根據來自圖案曝光控制部360之控制信號來驅動複數個微鏡機構M之各自之驅動機構M2，將微鏡M1於打開狀態（打開位置）與關閉狀態（關閉位置）之間切換。
於來自照明系統310之照明光IL射入至處於打開狀態之微鏡M1之情形時，照明光IL之0次繞射光IL 0射入至投影光學系統330。另一方面，於來自照明系統310之照明光IL射入至處於關閉狀態之微鏡M1之情形時，照明光IL之0次繞射光IL 0到達自投影光學系統330脫離之非曝光用光程。圖案生成裝置320藉由將複數個微鏡M1分別設定為打開狀態及關閉狀態中之任一者，來對照明光IL賦予圖案。
投影光學系統330將由圖案生成裝置320所生成之圖案，以投影倍率β（一例為β＝1/200、1/400、1/500等）來縮小投影至配置於平台341上之晶圓W 0上。即，藉由經由圖案生成裝置320之能量束，將由圖案生成裝置320所生成之圖案曝光於晶圓W 0上。投影光學系統包括：鏡筒330s、以及以既定之位置關係來配置於鏡筒330s之內部之複數個光學元件（未圖示）。
平台裝置340主要包括平台（基板平台）341、雷射干涉儀342、及平台控制部343。
平台341經由設置於上表面中央之晶圓固持器（未圖示）來保持晶圓W 0。平台341可藉由未圖示之平台驅動系統而向X 3方向、Y 3方向及Z 3方向移動，且可圍繞向Z 3方向延伸之軸而旋轉。
雷射干涉儀342藉由對設置於平台341之端面的反射面照射測長光束，而以例如0.5～1 nm左右之解析度來即時檢測平台341之X 3方向、Y 3方向、θZ 3方向（圍繞向Z 3方向延伸之軸之方向）之位置。
平台控制部343根據來自圖案曝光控制部360之控制信號來控制平台341之移動。
對準檢測系統（測量部、第2測量部）350配置於投影光學系統330之側面。本實施方式中，對形成於晶圓W 0上之街道線或位置檢測用標記（基板對準標記）進行檢測之成像式對準感測器用作對準檢測系統350。對準檢測系統350之詳細構成例如揭示於日本專利特開平9-219354號公報。對準檢測系統350之檢測結果供給至圖案曝光控制部360。
圖案曝光控制部360控制照明系統310、圖案生成裝置320、平台裝置340等之動作，將利用可變成形遮罩321來逐次生成之圖案之圖像，經由投影光學系統330而形成於由平台341所保持之晶圓W 0上。
若藉由來自照明系統310之照明光IL來對可變成形遮罩321進行照明，則由可變成形遮罩321之處於打開狀態之微鏡M1來反射之照明光IL、即藉由可變成形遮罩321來賦予圖案之照明光IL射入至投影光學系統330，該圖案之縮小圖像（部分倒立圖像）形成於由平台341所保持上之晶圓W 0上之投影區域IA。
本實施方式中，圖案曝光控制部360係如圖7中之軌道Rt所表示般，以步進掃描方式進行曝光。即，首先，自晶圓W 0上之被曝光區域（拍攝區域）內之位於X 3方向之最正側的起始地點STA，使投影區域IA向-Y 3側移動（即，使平台341向+Y 3側移動）來進行掃描曝光（掃描曝光）。其次，進行使投影區域IA向-X 3側移動（即，使平台341向+X 3側移動）之步進動作。其次，使投影區域IA向+Y側移動（即，使平台341向-Y 3側移動）來進行掃描曝光。然後亦反覆進行掃描曝光及步進動作，對曝光區域之全域進行曝光。將藉由一次掃描曝光來曝光之向Y 3方向延伸之區域稱為「曝光區域」。
圖案曝光控制部360於掃描曝光中，使平台341以適當之速度移動，與此同時，使由可變成形遮罩321生成之圖案滾動（即，使由可變成形遮罩321所生成之圖案之形狀變化）。投影區域IA之X 3方向之寬度於本實施方式中為0.1～0.2 mm左右。
作為具有上述構成之圖案曝光部300，亦可使用美國專利第8089616號、美國專利公開第2020/00257205號所揭示之曝光裝置。
[遮罩曝光部400] 遮罩曝光部400將預先決定且形成於標線（光罩）上之圖案，曝光於晶圓W 0之感光層上。
如圖8所示，遮罩曝光部400主要包括：照明系統410、標線平台裝置420、投影光學系統430、晶圓平台裝置440、對準檢測系統450、遮罩曝光控制部460。於遮罩曝光部400之說明中，將於水平面內相互正交之2個方向設為X 4方向、Y 4方向，且將鉛直方向設為Z 4方向。
照明系統410包括：光源、以及經由送光光學系統而與該光源連接之照明光學系統（均未圖示）。光源之一例為ArF準分子雷射光源（波長193 nm）。照明光學系統將來自光源之照明光，以大致均勻之照度，對標線平台裝置420之由標線平台421所保持之標線R 0上之照明區域IAR照射。照明區域IAR係向X 4方向細長地延伸之狹縫狀之區域。
標線平台裝置420主要包括標線平台421、以及標線雷射干涉儀422。
標線平台421經由設置於中央部之固持器來保持標線R 0。標線平台421可藉由未圖示之標線平台驅動系統，而向X 4方向及Y 4方向微小驅動，且可以既定衝程範圍來向掃描方向（Y 4方向）驅動。
標線雷射干涉儀422藉由對設置於標線平台421之端面上之移動鏡MR1照射測長光束，以例如0.25 nm左右之解析度來即時檢測標線平台421之X 4方向、Y 4方向及θZ 4方向之位置。
投影光學系統430將形成於標線R 0上之圖案，以既定之投影倍率（一例為1/4、1/5、1/8等）來縮小投影至配置於晶圓平台441（後述）上之晶圓W 0上。投影光學系統包括：鏡筒430s、以及以既定之位置關係來配置於鏡筒430s之內部的複數個光學元件（未圖示）。
晶圓平台裝置440主要包括晶圓平台441、及雷射干涉儀442。
晶圓平台441經由設置於上表面中央之晶圓固持器（未圖示）來保持晶圓W 0。晶圓平台441藉由未圖示之平台驅動系統而以既定衝程向X 4方向及Y 4方向驅動，並且向Z 4方向、θX 4方向、θY 4方向及θZ 4方向微小驅動。
雷射干涉儀442藉由對設置於晶圓平台441之端面上之移動鏡MR2照射測長光束，而以例如0.25 nm左右之解析度來即時檢測晶圓平台441之X 4方向、Y 4方向、θZ 4方向、θX 4方向、θY 4方向之位置資訊。
對準檢測系統450設置於投影光學系統430之鏡筒430s之側面。對準檢測系統450對形成於晶圓上之對準標記等進行檢測。作為對準檢測系統450，可使用作為圖像處理方式之成像式對準感測器之一種的FIA（Field Image Alignment，場像對準）系統。亦可代替圖像處理方式之對準系統，或者除此以外，還使用繞射光干涉型之對準系統。
遮罩曝光控制部460對照明系統410、標線平台裝置420、投影光學系統430、晶圓平台裝置440進行綜合性地控制，將形成於標線平台裝置420所保持之標線R 0上之圖案之圖像，經由投影光學系統430而形成於由晶圓平台441所保持之晶圓W 0上。本實施方式之遮罩曝光控制部460係以步進掃描方式進行曝光來控制各部。
具有上述構成之遮罩曝光部400亦可使用美國專利第10684562號說明書所揭示之曝光裝置。
[元件製造方法] 關於使用曝光系統ES來製造半導體元件之元件製造方法，以製造圖9、圖10所示之半導體元件10之情形為例來進行說明。
如圖9（a）、圖9（b）所示，半導體元件10具有基板11、固定層12、第1絕緣層131、第2絕緣層132、第3絕緣層133、第4絕緣層134、第5絕緣層135自下方起依此順序積層而成之積層結構。
基板11係由矽所形成之平板。
作為一例，固定層12係利用聚醯亞胺等絕緣材料來形成。如圖9（b）、圖10（a）所示，於固定層12之內部設置有半導體晶片CP1、CP2、CP3。
半導體晶片CP1～CP3具有相互相同之構成。以下，於不需要相互區別之情形時僅稱為半導體晶片CP。
如圖11所示，半導體晶片CP包括：俯視時為大致正方形之基板SB、電路CR、8個複數個引出電極T、以及4個對準標記（晶片對準標記）AM。關於半導體晶片CP，於圖11中將4個引出電極T所排列之方向稱為電極排列方向（單軸方向），且將基板SB之面內方向且與電極排列方向正交之方向稱為正交方向。
基板SB係由樹脂等來形成之平板。
電路CR設置於基板SB之俯視中央部。電路CR係以發揮既定功能之方式來設計，且設置於基板SB上。
8個引出電極T分別為用以將電路CR與半導體晶片CP之外部連接之電極。8個引出電極T分別藉由設置於基板SB內之配線（未圖示）而連接於電路CR。
8個引出電極T分別設置於基板SB之上表面的於基板SB之俯視時未設置電路CR之區域。8個引出電極T內之4個係於電路CR之正交方向之一側，於電極排列方向上排列為一行來設置。8個引出電極T內之其餘4個係於電路CR之正交方向之另一側，於電極排列方向上排列為一行來設置。
將於電路CR之正交方向之一側劃定的設置有4個引出電極T之區域稱為第1電極形成區域TA1。將於電路CR之正交方向之另一側劃定的設置有4個引出電極T之區域稱為第2電極形成區域TA2。第1、第2電極形成區域TA1、TA2分別為沿著電極排列方向而延伸之長條之區域。
第1、第2電極形成區域TA1、TA2分別於基板SB之俯視時為電路CR之外側之區域，於第1、第2電極形成區域TA1、TA2未設置電路CR。第1電極形成區域TA1、第2形成區域TA2於正交方向上夾持電路CR。
第1、第2電極形成區域TA1、TA2劃定於在正交方向上自基板SB之中央部遠離之位置。第1電極形成區域TA1與第2形成區域TA2於正交方向上相互分離而局部存在。
本實施方式中，引出電極T於半導體晶片CP之正交方向上，僅設置於未設置電路CR之區域。
4個對準標記AM於基板SB之四角各設置1個。對準標記AM分別可為十字形狀之標記、盒狀之標記等。
作為一例，第1絕緣層131～第5絕緣層135係由二氧化矽（SiO 2）等絕緣材料來形成。
如圖9（b）、圖10（b）所示，於第1絕緣層131之內部設置有複數個通孔V1。複數個通孔V1分別設置於半導體晶片CP1～CP3之引出電極T上。
如圖9（b）、圖10（c）所示，於第2絕緣層132之內部設置有轉接配線（轉接配線層）W2。本實施方式之半導體元件10之轉接配線W2係由與複數個通孔V1分別連接之配線之組所構成（詳情如後述）。轉接配線W2將通孔V1與通孔V3（後述）連接。
如圖9（b）、圖10（d）所示，於第3絕緣層133之內部設置有複數個通孔V3。複數個通孔V3分別與構成轉接配線W2之複數個配線連接。
如圖9（b）、圖10（e）所示，於第4絕緣層134之內部設置有再配線（再配線層）W4。本實施方式之半導體元件10之再配線W4包括輸出配線（輸出配線層）W41及晶片間配線（晶片間配線層）W42。
輸出配線W41係由一端位於通孔V3之位置且另一端位於與通孔V3不同之位置的配線之組所構成。輸出配線W41與通孔V1、V3及轉接配線W2一併，將半導體晶片CP1～CP3與電極T 10（後述）連接。
晶片間配線W42係由一端位於通孔V3之位置且另一端位於與該通孔V3不同之通孔V3之位置的配線之組所構成。晶片間配線W42與通孔V1、V3及轉接配線W2一併，將半導體晶片CP1～CP3相互連接。
如圖9（b）、圖10（f）所示，於第5絕緣層135之內部設置有複數個電極（電極層）T 10。電極T 10設置於構成輸出配線W41之複數個配線之各自的與連接於通孔V3之端部相反之側之端部上。
本實施方式之元件製造方法如圖12之流程圖所示，主要包括：晶片安裝步驟S1、誤差測量步驟S2、轉接配線圖案決定步驟S3、轉接配線形成步驟S4、再配線形成步驟S5、以及切割步驟S6。
[晶片安裝步驟S1] 於晶片安裝步驟S1中，準備晶圓W，於晶圓W上安裝複數個半導體晶片。本實施方式中，使用圖13（a）所示之直徑300 mm之矽晶圓來作為晶圓W。
首先，如圖13（a）所示，將晶圓W分成複數個區劃SC。複數個區劃SC分別為矩形，於晶圓W上配置為矩陣狀。以下之說明中，將區劃SC之短邊方向、長邊方向分別稱為區劃SC及晶圓W之X方向、Y方向。將晶圓W之厚度方向稱為區劃SC及晶圓W之Z方向。此外，亦可於晶圓W上形成電路圖案。於該情形時，複數個區劃SC亦可以晶圓W上之複數個電路圖案形成區域間之街道線來分割。
其次，將半導體晶片CP1～CP3（圖11）安裝於複數個區劃SC之每一個上。
本實施方式中，以半導體晶片CP1及半導體晶片CP2排列於X方向，且半導體晶片CP2及半導體晶片CP3排列於Y方向之方式，於區劃SC內配置半導體晶片CP1～CP3（圖13（b））。
半導體晶片CP1～CP3於區劃SC中之配置係以半導體晶片CP1～CP3之電極排列方向與區劃SC之Y方向一致，且半導體晶片CP1～CP3之正交方向與區劃SC之X方向一致之方式來進行。
如圖13（b）所示之狀態中，半導體晶片CP1及半導體晶片CP2排列於X方向，且半導體晶片CP1之引出電極T及半導體晶片CP2之引出電極T於Y方向上位於相同位置。又，半導體晶片CP2及半導體晶片CP3排列於Y方向，且半導體晶片CP2之引出電極T及半導體晶片CP3之引出電極T於X方向上位於相同位置。半導體晶片CP1～CP3之電極排列方向一致。
半導體晶片CP2之第1電極形成區域TA1及半導體晶片CP3之第1電極形成區域TA1沿著Y方向而排列為一直線狀，半導體晶片CP2之第2電極形成區域TA2及半導體晶片CP3之第2電極形成區域TA2沿著Y方向而排列為一直線狀。如上所述，藉由將複數個半導體晶片CP之第1電極形成區域TA1或者第2電極形成區域TA2排列為一直線狀，則於利用圖案曝光部300之曝光中，可將於Y 3軸方向延伸之曝光區域（藉由一次掃描曝光來曝光之區域）與複數個半導體晶片CP之第1電極形成區域TA1或者第2電極形成區域TA2重疊。藉此，可效率良好地進行利用圖案曝光部300之曝光（詳情如後述）。
以下之說明中，將如圖13（b）般配置之半導體晶片CP1～CP3之位置稱為「設計位置」。
於晶圓W之區劃SC之每一個上配置半導體晶片CP1～CP3後，利用樹脂來形成固定層12，將半導體晶片CP1～CP3固定於晶圓W上。固定層12之上表面與半導體晶片CP1～CP3之上表面亦可為齊平（圖13（c））。
本說明書中，亦可將於晶片安裝步驟S1之完畢時間點所獲得的藉由固定層12而於晶圓W上安裝有半導體晶片CP之狀態者理解為元件。
[誤差測量步驟S2] 於晶片安裝步驟S1中，當於晶圓W上安裝半導體晶片CP1～CP3時，半導體晶片CP1～CP3多自設計位置（圖13（b））偏移而固定。半導體晶片CP1～CP3之相對於設計位置之位置偏移例如係由於使樹脂硬化而形成固定層12時之樹脂之不均勻收縮等而產生。
於圖14中示出位置偏移之一例。圖14中，將半導體晶片CP1～CP3之設計位置以虛線表示，且將半導體晶片CP1～CP3之實際位置以實線表示。半導體晶片CP1相對於設計位置而向-X方向及-Y方向偏移。半導體晶片CP2相對於設計位置而向+X方向及-Y方向偏移。關於半導體晶片CP3，未產生相對於設計位置之偏移。
於誤差測量步驟S2中，藉由測量部100，來測量各區劃SC之半導體晶片CP1～CP3的相對於設計位置之X方向之偏移量ΔX、Y方向之偏移量ΔY、以及圍繞於Z方向上延伸之軸的旋轉方向之偏移量Δθ。以下，將X方向之偏移量ΔX、Y方向之偏移量ΔY、以及圍繞向Z方向延伸之軸之旋轉方向之偏移量Δθ之組合稱為位置偏移資訊DI。
首先，於測量部100之滑件120之晶圓固持器122上設置晶圓W。此時，使晶圓W之X方向、Y方向與測量部100之X 1方向、Y 1方向一致。
其次，藉由測量部100之標記檢測系統141，來檢測晶圓W之對準標記（基板對準標記）（未圖示）以及半導體晶片CP1～CP3之對準標記（晶片對準標記）AM。
晶圓W上之各區劃SC之位置、以及各區劃SC中之半導體晶片CP1～CP3之設計位置為已知，因此可藉由檢測晶圓W之對準標記來求出半導體晶片CP1～CP3之設計位置。又，半導體晶片CP1～CP3分別具有配置於四角之4個對準標記AM，因此可基於該等之檢測，來求出半導體晶片CP1～CP3之各自之實際位置。
因此，基於晶圓W之對準標記之檢測結果、以及半導體晶片CP1～CP3之各自之對準標記AM之檢測結果，可算出半導體晶片CP1～CP3之各自之位置偏移資訊DI。位置偏移資訊DI之算出例如藉由測量部100之測量控制部170來進行。
測量控制部170將所求出之位置偏移資訊DI輸出至圖案決定部200。
[轉接配線圖案決定步驟S3] 於轉接配線圖案決定步驟S3中，圖案決定部200於每個區劃SC中決定轉接配線W2之圖案。
本實施方式之元件製造方法中形成轉接配線W2之原因如下所述。
本實施方式之元件製造方法中，於後述之再配線形成步驟S5中，使用藉由遮罩曝光部400之曝光來形成再配線W4（圖10（e））之圖案。此處，再配線W4之圖案係以配置於設計位置（圖13（b））之半導體晶片CP1～CP3為基準來設計。因此，例如若如圖14所示，半導體晶片CP1～CP3之實際位置相對於設計位置而偏移，則可於半導體晶片CP1～CP3之引出電極T與再配線W4之間產生斷絕等連接不良。
因此，本實施方式之元件製造方法中，形成由直線狀之配線之組所構成之轉接配線W2（圖10（c）），上述直線狀之配線之組在位於實際位置之半導體晶片CP1～CP3之引出電極T之位置、與位於設計位置之半導體晶片CP1～CP3之引出電極T之位置之間延伸。藉此，即便於半導體晶片CP1～CP3之實際位置相對於設計位置而偏移之情形時，半導體晶片CP1～CP3與再配線W4亦經由轉接配線W2而良好地連接。
此處，轉接配線W2之圖案根據半導體晶片CP之相對於設計位置之位置偏移之形態而多種多樣。因此，於轉接配線圖案決定步驟S3中，對於半導體晶片CP1～CP3之每一個，基於誤差測量步驟S2中所取得之位置偏移資訊DI來決定轉接配線W2之圖案。
具體而言，轉接配線W2之圖案例如以如下方式來決定。
首先，圖案決定部200之決定部220經由接收部230，自測量部100之測量控制部170收取半導體晶片CP1～CP3之各自之位置偏移資訊DI。
其次，決定部220對於半導體晶片CP1～CP3之每一個，基於所收取之位置偏移資訊DI、及存儲於存儲部210中之表格TB，來決定轉接配線W2之圖案。
於表格TB中，多種位置偏移資訊DI、與多種圖案資訊PI相對應而存儲。多種圖案資訊PI分別包含與所對應之位置偏移資訊DI相適合的轉接配線W2之圖案。即，於表格TB中，半導體晶片CP可具有之各種種類之位置偏移、與應形成於具有該位置偏移之半導體晶片CP上之轉接配線W2之圖案相對應而存儲。
具體而言，例如於圖15所示之表格TB1中，對於作為-100[nm]與+100[nm]之間之10 nm刻度之既定值的偏移量ΔX及偏移量ΔY、與作為+100[μrad]之偏移量Δθ的各種組合，存儲對應之圖案資訊PI。
同樣，於圖15所示之表格TB2中，對於作為-100[nm]與+100[nm]之間之10 nm刻度之既定值的偏移量ΔX及偏移量ΔY、與作為-90[μrad]之偏移量Δθ的各種組合，存儲所對應之圖案資訊PI。於圖15所示之表格TB3中，對於作為-100[nm]與+100[nm]之間之10 nm刻度之既定值的偏移量ΔX及偏移量ΔY、與作為-100[μrad]之偏移量Δθ的各種組合，存儲對應之圖案資訊PI。
於表格TB中，除表格TB1～TB3以外，亦包含關於偏移量ΔX、偏移量ΔY、偏移量Δθ之各種組合而存儲所對應之圖案資訊PI之複數個表格。
多種圖案資訊PI分別包括8個圖案PT，其於位於實際位置之半導體晶片CP之8個引出電極T、與位於設計位置之半導體晶片CP之8個引出電極T之間延伸（圖16）。
圖16所示之圖案資訊PI係與偏移量ΔX為-50[nm]、偏移量ΔY為-50[nm]、偏移量Δθ為0[μrad]之位置偏移資訊DI對應之圖案資訊PI。該圖案資訊PI中所包含之8個圖案PT分別包括：大致正方形之第1端部PT1、大致正方形之第2端部PT2、以及於第1端部PT1與第2端部PT2之間延伸之直線部PT3。
第1端部PT1之中心CT1相對於第2端部PT2之中心CT2，於X方向上僅分離50[nm]，且於Y方向上僅分離50[nm]。即，圖案PT分別於在位於實際位置之半導體晶片CP之引出電極T之位置形成有第1端部PT1之情形時，以在位於設計位置之半導體晶片CP之電極T之位置坐落有第2端部PT2之方式來設計。
於複數個圖案資訊PI之間，所包含之圖案PT之直線部PT3之長度（配線長度）以及延伸存在方向之至少一者不同。在與偏移量Δθ為0[μrad]之位置偏移資訊DI對應之圖案資訊PI中，如圖16所示，8個圖案PT之直線部PT3之長度以及延伸存在方向相同。與此相對，在與偏移量Δθ不為0[μrad]之位置偏移資訊DI對應之圖案資訊PI中，8個圖案PT之直線部PT3之長度以及延伸存在方向不相同。
於偏移量ΔX、偏移量ΔY、偏移量Δθ均為零、或小至可無視之程度的情形時，選擇僅包括第1端部PT1且不包括第2端部PT2及直線部PT3之大致正方形之圖案之組合。
決定部220對於半導體晶片CP1～CP3之每一個，讀取自測量部100收取之位置偏移資訊DI中所包含之偏移量ΔX、偏移量ΔY、偏移量Δθ，自表格TB中選擇與該組合對應之圖案資訊PI。而且，將藉由所選擇之圖案資訊PI來示出之圖案決定為用於該半導體晶片之轉接配線W2之圖案。
決定部220將所決定之圖案作為曝光圖案而發送至圖案曝光部300。
[轉接配線形成步驟S4] 於轉接配線形成步驟S4中，將具有於轉接配線圖案決定步驟S3中所決定之圖案的轉接配線W2形成於各區劃SC之半導體晶片CP1～CP3上。具體而言，轉接配線W2例如以如下順序來形成。
（1）於固定層12（圖17（a））上形成第1絕緣層131，於第1絕緣層131上形成第1感光層141（圖17（b））。此外，於固定層12覆蓋半導體晶片CP之上部之情形時，固定層12發揮第1絕緣層131之功能，因此亦可不形成第1絕緣層131，而是於固定層12上形成第1感光層。
（2）使用圖案曝光部300，將圖案生成裝置320中生成之通孔V1（圖10（b））之圖案投影至第1感光層141上。利用圖案曝光部300之掃描曝光係使掃描方向與半導體晶片CP1～CP3之電極排列方向一致而進行。而且，將通孔V1之圖案被曝光之位置之第1感光層141以及第1絕緣層131去除（圖17（c）），將殘留之第1感光層141亦去除後，於殘留於第1絕緣層131上之凹部中埋入導體（一例為銅）（圖17（d））。藉此，於第1絕緣層131之內部形成通孔V1。
通孔V1形成於位於實際位置之半導體晶片CP1～CP3之引出電極T之位置。通孔V1之位置可基於誤差測量步驟S2之測量結果而決定。
（3）於第1絕緣層131上形成第2絕緣層132，於第2絕緣層132上形成第2感光層142（圖17（e））。
（4）使用圖案曝光部300，將於圖案生成裝置320中生成之轉接配線W2（圖10（c））之圖案（即，轉接圖案決定步驟S3中所決定之圖案）投影至第2感光層142上。利用圖案曝光部300之掃描曝光係使掃描方向與半導體晶片CP1～CP3之電極排列方向（晶圓W之Y方向）一致而進行。而且，將轉接配線W2之圖案被曝光之位置之第2感光層142及第2絕緣層132去除（圖17（f）），將殘留之第2感光層142亦去除後，於殘留於第2絕緣層132上之凹部中埋入導體（圖17（g））。藉此，於第2絕緣層132之內部形成轉接配線（轉接配線層）W2。此外，於在形成有通孔V1之第1絕緣層131上形成第2絕緣層132之前，可進行第1絕緣層131之平坦化處理（例如CMP（Chemical Mechanical Polishing，化學機械研磨），亦可進行形成有轉接配線W2之第2絕緣層132之平坦化處理。又，亦可進行形成通孔V1之前之第1絕緣層131之平坦化處理。
[再配線形成步驟S5] 於再配線形成步驟S5中，將具有預先決定之圖案之再配線W4、及電極T 10形成於各區劃SC之轉接配線W2上。具體而言，再配線W4例如以如下順序來形成。
（1）於第2絕緣層132上形成第3絕緣層133，於第3絕緣層133上形成第3感光層143。而且，使用遮罩曝光部400，將預先形成於標線（光罩）上之通孔V3（圖10（d））之圖案投影至第3感光層143上，將通孔V3之圖案被曝光之位置之第3感光層143及第3絕緣層133去除（圖18（a））。將殘留之第3感光層143亦去除後，於殘留於第3絕緣層133上之凹部中埋入導體（圖18（b））。藉此，於第3絕緣層133之內部形成通孔V3。通孔V3形成於位於設計位置之半導體晶片CP1～CP3之引出電極之位置。此處，亦可於第3絕緣層133之形成後進行平坦化處理。
（2）於第3絕緣層133上形成第4絕緣層134，於第4絕緣層134上形成第4感光層144（圖18（c））。此外，亦可於第4絕緣層134之形成後進行平坦化處理。
（3）使用遮罩曝光部400，將預先形成於標線（光罩）上之再配線W4（圖10（e））之圖案（遮罩圖案）投影至第4感光層144上。然後，將再配線W4之圖案被曝光之位置之第4感光層144以及第4絕緣層134去除（圖18（d）），將殘留之第4感光層144亦去除後，於殘留於第4絕緣層134上之凹部中埋入導體（圖18（e））。藉此，於第4絕緣層134之內部形成再配線（再配線層）W4。
（4）於第4絕緣層134上形成第5絕緣層135，於第5絕緣層135上形成第5感光層145（圖18（f））。
（5）使用遮罩曝光部400，將形成於標線上之電極T 10（圖10（f））之圖案投影至第5感光層145上。然後，將電極T 10之圖案被曝光之位置之第5感光層145以及第5絕緣層135去除（圖18（g）），將殘留之第5感光層145亦去除後，於殘留於第5絕緣層135上之凹部中埋入導體（圖18（h））。藉此，於第5絕緣層135之內部形成電極T 10。
[切割步驟S6] 於切割步驟S6中，將晶圓W分斷為每個區劃SC。藉此，形成複數個（本實施方式中為86個）半導體元件10。以區劃SC為單位來切斷之晶圓W之各部成為半導體元件10之基板11。
以下歸納本實施方式之曝光系統ES、以及使用其之元件製造方法之效果。
本實施方式之曝光系統ES包括：圖案決定部200，決定轉接配線W2之圖案；以及圖案曝光部300，形成具有圖案決定部200所決定之圖案之轉接配線W2。又，本實施方式之元件製造方法包括：轉接配線圖案決定步驟S3，使用圖案決定部200來決定轉接配線W2之圖案；以及轉接配線形成步驟S3，使用圖案曝光部300來形成具有所決定之圖案之轉接配線W2。
因此，即便於配置於晶圓W上之半導體晶片CP1～CP3之位置相對於設計位置而偏移之情形時，亦可藉由轉接配線W2，將以與位於設計位置之半導體晶片CP1～CP3連接之方式來設計的再配線W4、與位於自設計位置偏移之位置的半導體晶片CP1～CP3進行轉接（電性連接），來良好地連接。
如上所述，作為將位於相對於設計位置而偏移之位置的半導體晶片與再配線連接之方法，如專利文獻1般，考慮基於半導體晶片之位置偏移來再設計再配線自身之圖案。然而，若根據可為各種形態之半導體晶片之位置偏移，每次再設計再配線自身之圖案，則需要大量之處理時間。
與此相對，本實施方式不變更再配線自身之圖案，形成將位於相對於設計位置而偏移之位置的半導體晶片之引出電極與再配線進行轉接之轉接配線。因此，無需再設計再配線之圖案，可以高產量來製造元件。
又，於本實施方式之曝光系統ES、以及使用其之元件製造方法中，由於不變更再配線自身之圖案，故而可使用預先形成有再配線之圖案的標線（光罩），利用遮罩曝光機400來進行再配線之形成。因此，與使用圖案曝光機來形成再設計之再配線的專利文獻1之方法相比，可以高產量來製造元件。
進而，於本實施方式之曝光系統ES、以及使用其之元件製造方法中，對於轉接配線W2之圖案之決定，使用存儲有多種位置偏移資訊DI與多種圖案資訊PI之對應的表格TB。因此，取得半導體晶片CP之位置偏移資訊DI後，無需複雜之處理，可參照表格TB來迅速地決定轉接配線W2之圖案。
於本實施方式之曝光系統ES、以及使用其之元件製造方法中，半導體晶片CP1～CP3之各自之引出電極T於電路CR之外側，僅設置於在電極排列方向上延伸之第1、第2電極形成區域TA1、TA2中。又，半導體晶片CP1～CP3於晶圓W上之區劃SC中，以電極排列方向相互一致之方式來配置。進而，半導體晶片CP2及半導體晶片CP3係以如下方式來配置：半導體晶片CP2之第1電極形成區域TA1與半導體晶片CP3之第1電極形成區域TA1排列於一直線上，且半導體晶片CP2之第2電極形成區域TA2與半導體晶片CP3之第2電極形成區域TA2排列於一直線上。
因此，於轉接配線形成步驟S4中，當形成轉接配線W2或通孔V1、V3時，無需將區劃SC之X方向之全域進行曝光，僅將半導體晶片CP1～CP3之第1、第2電極形成區域TA1、TA2所存在之一部分區域進行曝光即可。
若考慮到轉接配線形成步驟S4中之曝光由圖案曝光部300來進行之方面，上述方面尤其有利。即，圖案曝光部300之投影區域IA之X方向（非掃描方向）之寬度小，通常為0.1～0.2 mm左右。因此，於半導體晶片之電極存在於區劃SC之X方向之全域中之情形時，於步進掃描方式之曝光中，必須進行非常多之掃描曝光及步進動作。
與此相對，本實施方式之曝光系統ES、以及使用其之元件製造方法中，如圖19所示，只要對與半導體晶片CP2、CP3之第1電極形成區域TA1重疊之第1曝光區域EA1，與半導體晶片CP2、CP3之第2電極形成區域TA2重疊之第2曝光區域EA2，與半導體晶片CP1之第1電極形成區域TA1重疊之第3曝光區域EA3，以及與半導體晶片CP1之第2電極形成區域TA2重疊之第4曝光區域EA4，進行曝光即可。因此，例如，如圖19之軌道Rt2所表示，自起始地點STA2開始進行掃描曝光，可藉由4次掃描曝光及3次步進動作來完成對1個區劃SC之曝光。
如上所述，本實施方式之曝光系統ES、以及使用其之元件製造方法中，於區劃SC之X方向中，半導體晶片CP1～CP3之引出電極T局部存在於一部分區域中。因此，可效率良好地進行轉接配線形成步驟S4中之利用圖案曝光部300之曝光，可提高元件製造之產量。
〈變形例〉 上述實施方式中，亦可使用以下之變形形態。
上述實施方式中，半導體晶片CP1～CP3具有相互相同之構成，但並不限定於此。半導體晶片CP1～CP3亦可為相互不同之構成。又，半導體晶片CP1～CP3中之引出電極T之數量及配置亦為任意。於第1電極形成區域TA1及/或第2電極形成區域TA2中，排列於電極排列方向上之引出電極T之行亦可於正交方向上排列而設置複數行。又，半導體晶片CP所具有之對準標記AM之數量及配置可以獲得所需之位置偏移資訊DI之方式來任意設定。
配置於區劃SC中之半導體晶片之數量、以及配置於區劃SC中之半導體晶片之配置、排列為任意。但，於配置複數個半導體晶片之情形，且各半導體晶片包括排列於既定方向上之引出電極之情形時，藉由以該既定方向一致之方式來配置複數個半導體晶片，可減少利用圖案曝光部300之掃描曝光之次數。又，藉由以複數個半導體晶片之電極形成區域排列於一直線上之方式來排列複數個半導體晶片，可進而減少利用圖案曝光部300之掃描曝光之次數。
上述實施方式中，使用測量部100來進行誤差測量步驟S2，但並不限定於此。例如，亦可使用圖案曝光裝置300之對準系統350來進行誤差測量步驟S2。於該情形時，亦可自曝光系統ES中省略測量部100。
上述實施方式之圖案決定部200中，存儲部210存儲表格TB，決定部220自表格TB中選擇1個圖案資訊PI來決定轉接配線W2之圖案。
然而，並不限定於此，存儲部210亦可存儲粗調整表格及微調整表格來代替表格TB，決定部220亦可將選自粗調整表格中之1個圖案資訊與選自微調整表格中之1個圖案資訊加以組合來決定轉接配線W2之圖案。
於該情形時，例如，粗調整表格存儲多種位置偏移資訊DI與多種粗調整圖案資訊之對應，微調整表格存儲多種位置偏移資訊DI與多種微調整圖案資訊之對應。
粗調整圖案資訊各自所包含之8個粗調整圖案PTR（第1轉接配線之圖案）（圖20（a））包括：大致正方形之第1端部PTR1、大致正方形之第2端部PTR2、以及於第1端部PTR1與第2端部PTR2之間延伸之直線部PTR3。
微調整圖案資訊各自所包含之8個微調整圖案PTF（第2轉接配線之圖案）（圖20（b））包括：大致正方形之第1端部PTF1、大致正方形之第2端部PTF2、以及於第1端部PTF1與第2端部PTF2之間延伸之直線部PTF3。
粗調整圖案PTR之直線部PTR3亦可較微調整圖案PTF之直線部PTF3更長。粗調整圖案PTR之直線部PTR3亦可較微調整圖案PTF之直線部PTF3而言，長度之調整幅度更廣。作為一例，多種粗調整圖案PTR之直線部PTR3之長度限制於10 μm～12 μm左右之幅度，多種微調整圖案PTF之直線部PTF3之長度限制於10 μm～10.2 μm左右之幅度。
於所決定之轉接配線W2之圖案中，粗調整圖案PTR之第1端部PTR1形成於半導體晶片CP之引出電極T之位置，粗調整圖案PTR之第2端部PTR2配置於自輸出配線W4稍微分離之位置（第1位置）。而且，微調整圖案PTF之第1端部PTF1形成於粗調整圖案PTR之第2端部PTR2之位置，微調整圖案PTF之第2端部PTF2形成於與再配線W4連接之位置（第2位置）。基於轉接配線W2之粗調整圖案PTR而形成之部分與基於微調整圖案PTF而形成之部分可於同一絕緣層內形成為一層配線層，亦可於形成於分別不同之絕緣層內。
如上所述，藉由將表格TB分為粗調整表格及微調整表格，可減少存儲部210中所應存儲之資訊量。例如於使用表格TB之情形時，必須與100種之位置偏移資訊DI對應而存儲100種之圖案資訊PI。於該情形時，若使用微調整表格及粗調整表格，則於粗調整表格中存儲10種之粗調整圖案資訊，且於微調整表格中存儲10種之微調整圖案資訊，可藉由將其搭配來提供100種圖案資訊。即，僅存儲共計20種之圖案資訊即可。
上述實施方式中，於用以決定再配線W4之圖案及轉接配線W2之圖案的圖案資訊PI於半導體晶片CP上不存在位置偏移之情形、或者位置偏移小至可無視之程度之情形時，作為轉接配線W2之圖案，以選擇於X方向及Y方向上均無延伸之點狀圖案之方式來設計。
然而，並不限定於此，亦可以於半導體晶片CP上無位置偏移之情形時，選擇在與半導體晶片CP之電極排列方向交叉之方向上延伸之直線狀圖案之方式，來設計再配線W4之圖案及圖案資訊PI。
藉此，例如，如圖21所示，於半導體晶片CP之實際位置（圖21之實線）自半導體晶片CP之設計位置（圖21之虛線）向電極排列方向大幅度偏移之情形時，亦不會產生圖案PT彼此之短路，可形成轉接配線W2。
於上述實施方式之表格TB中，與1種圖案資訊PI對應之位置偏移資訊DI之數量為任意。轉接配線W2未必需要以半導體晶片CP之端部T位於圖案PT之第1端部PT1之中心部之方式來形成，只要以半導體晶片CP之端部T與第1端部PT1電性連接之方式來形成即可。因此，可利用1種圖案資訊PI來覆蓋類似之複數種之位置偏移狀態。
上述實施方式之表格TB係以如下方式來構成：關於偏移量ΔX、偏移量ΔY，每10[nm]對應不同之圖案資訊PI，且關於偏移量Δθ，每10[μrad]對應不同之圖案資訊PI。亦可構成為於大於其之週期中所對應之圖案資訊PI變化，亦可構成為於小於其之週期中所對應之圖案資訊PI變化。
上述實施方式中，圖案決定部200使用存儲部210所存儲之表格TB來決定轉接配線W2之圖案，但並不限定於此。圖案決定部200亦可不使用表格TB來決定轉接配線W2之圖案。具體而言，例如亦可基於位置偏移資訊DI，藉由既定之計算處理來導出轉接配線W2之圖案。
半導體晶片CP1～CP3除包括沿著電極排列方向而排列之引出電極T以外，亦可於電極排列方向上之電路CR之兩側進而包括排列於正交方向之引出電極T。
於對於如上所述之半導體晶片CP1～CP3，利用圖案曝光部300來對轉接配線W2之圖案進行曝光之情形時，首先以晶圓W之Y方向與圖案曝光部300之Y 3方向一致之方式，將晶圓W設置於平台341上。然後，如圖22所示，自起始地點STA3起進行沿著路徑Rt3之步進掃描方式之曝光，將第1曝光區域EA1、第2曝光區域EA2、第3曝光區域EA3、第4曝光區域EA4進行曝光。藉此，進行用以形成與排列於導體晶片CP1～CP3之電極排列方向上之引出電極T連接之轉接配線W2。
其次，首先使晶圓W圍繞在Z方向上延伸之軸而旋轉90°，以晶圓W之X方向與圖案曝光部300之Y 3方向一致之方式將晶圓W設置於平台341上。然後，如圖22所示，自起始地點STA4起進行沿著路徑Rt4之步進掃描方式之曝光，將第5曝光區域EA5、第6曝光區域EA6、第7曝光區域EA7、第8曝光區域EA8進行曝光。藉此，進行用以形成與排列於半導體晶片CP1～CP3之正交方向上之引出電極T連接之轉接配線W2之曝光。
於藉由沿著電極排列方向（晶圓W之Y方向）之掃描曝光來對排列於正交方向上之電極T進行曝光之情形時，由於正交方向（晶圓W之X方向）上之電極T之存在區域廣，故而導致掃描曝光之次數增加。然而，藉由使晶圓W旋轉來改變掃描方向，可效率良好地進行曝光。
上述實施方式中，圖案決定部200自圖案曝光裝置300、遮罩曝光部400分離而設置，但並不限定於此。圖案決定部200亦可作為圖案曝光裝置300或者遮罩曝光部400之一部分來設置。又，亦可將包括圖案決定部200之圖案曝光裝置300或者包括圖案決定部200之遮罩曝光部400構成為獨立於曝光系統ES之曝光裝置。
上述實施方式中，將再配線W4之圖案全部以遮罩曝光裝置400來曝光，但並不限定於此。亦可於標線（光罩）上，僅形成再配線W4（輸出配線W41及/或晶片間配線W42）之圖案之至少一部分，僅將再配線W4之圖案之至少一部分以遮罩曝光裝置400來曝光。殘留之圖案亦可以圖案曝光裝置300來曝光。
上述實施方式中，於轉接配線形成步驟S4中，使用圖案曝光部300將轉接配線W2之圖案進行曝光，但並不限定於此。於轉接配線形成步驟S4中，亦可使用遮罩曝光部400將轉接配線W2之圖案進行曝光。
上述實施方式中，於再配線形成步驟S5中，使用遮罩曝光部400將再配線W4之圖案進行曝光，但並不限定於此。於再配線形成步驟S5中，亦可使用圖案曝光部300將再配線W4之圖案進行曝光。
轉接配線W2亦可未必為將半導體晶片CP之引出電極T與再配線W4連接之配線。轉接配線W2可為將引出電極T與相對於晶圓W之既定位置連結之配線，轉接配線W2之圖案可為如上所述之配線之圖案。於該情形時，圖案PT之第2端部PT2、或微調整圖案PTF之第2端部PTF2形成於該既定位置。
上述實施方式中，於晶圓W之複數個區劃SC之每一個中安裝有複數個半導體晶片CP1～CP3，但亦可於複數個區劃SC之每一個中安裝1個半導體晶片。於該情形時，只要以安裝於一個區劃SC中之半導體晶片之電極排列方向、與安裝於位於該一個區劃之Y方向側之另一區劃中之半導體晶片之電極排列方向相同，與Y方向一致之方式，將半導體晶片配置於區劃SC中。
上述實施方式中，使用矽製之晶圓W，但並不限定於此。亦可使用由玻璃、樹脂等所形成之任意基板來代替矽製之晶圓W。又，上述實施方式中，使用圓形基板，但例如亦可使用角形基板。
只要維持本發明之特徵，則本發明並不限定於上述實施方式，本發明之技術性思想之範圍內所考慮之其他形態亦包含於本發明之範圍內。
（附記） 據本發明所屬技術領域中具有通常知識者所理解，上述複數個實施方式或者其變形例為以下形態之具體例。
（第1項） 一種元件製造方法，其係製造如下元件者，上述元件包括：包含引出電極之複數個半導體晶片、一端與上述引出電極電性連接之轉接配線、以及與上述轉接配線之另一端電性連接之輸出配線；上述元件製造方法包括： 對設置於基板上之上述複數個半導體晶片之位置進行測量，求出上述複數個半導體晶片之自設計位置起之位置偏移；以及 基於上述位置偏移來決定上述轉接配線之圖案。
（第2項） 如第1項所記載之元件製造方法，其進而包括： 於上述複數個半導體晶片上形成感光層；以及 藉由經由圖案形成裝置之能量束，而於上述感光層上曝光上述所決定之轉接配線之圖案。
（第3項） 如第2項所記載之元件製造方法，其進而包括： 使用上述經曝光之上述感光層來形成上述轉接配線； 於上述轉接配線上形成與上述感光層不同之感光層；以及 藉由經由包括上述輸出配線之至少一部分遮罩圖案之遮罩的曝光用光，於不同之上述感光層上曝光上述輸出配線之圖案。
（第4項） 如第2項或第3項所記載之元件製造方法，其進而包括： 一邊使上述基板自上述複數個半導體晶片所排列之單軸方向之一側向另一側移動，一邊將上述轉接配線之圖案於上述感光層上曝光於在上述單軸方向上延伸之曝光區域中。
（第5項） 如第4項所記載之元件製造方法，其中， 當將上述曝光區域設為第1曝光區域時，進而包括： 於對上述第1曝光區域之曝光後，使設置有上述複數個半導體晶片之上述基板在與上述單軸方向交叉之方向上移動；以及 一邊使上述基板自上述單軸方向之上述另一側向上述一側移動，一邊將上述轉接配線之圖案於上述感光層上曝光於第2曝光區域中，上述第2曝光區域於上述交叉方向上自上述第1曝光區域分離。
（第6項） 如第1項～第5項中任一項所記載之元件製造方法，其中， 上述引出電極設置於在上述半導體晶片上沿著上述單軸方向而延伸之電極形成區域。
（第7項） 如第1項～第6項中任一項所記載之元件製造方法，其包括： 準備上述基板；以及 於上述基板上之複數個區劃中安裝上述複數個半導體晶片。
（第8項） 如第7項所記載之元件製造方法，其中， 將上述基板分斷為上述複數個區劃。
（第9項） 如第1項～第8項中任一項所記載之元件製造方法，其中， 上述轉接配線之另一端相對於上述基板而位於既定位置。
（第10項） 如第1項～第9項中任一項所記載之元件製造方法，其中， 上述轉接配線之圖案之決定包括基於上述位置偏移，自預先存儲之複數個配線圖案中選擇至少1個配線圖案。
（第11項） 如第10項所記載之元件製造方法，其中， 上述複數個配線圖案分別為直線狀之圖案，上述複數個配線圖案之配線長度及延伸存在方向中之至少一者相互不同。
（第12項） 如第10項或第11項所記載之元件製造方法，其中， 上述預先存儲之複數個配線圖案包括： 複數個第1配線圖案、以及 複數個第2配線圖案，即各自之配線長度較上述複數個第1配線圖案之各自之配線長度短的第2配線圖案；並且 自上述預先存儲之複數個配線圖案中選擇至少1個配線圖案，包括選擇上述複數個第1配線圖案之1個及上述複數個第2配線圖案之1個。
（第13項） 如第1項～第12項中任一項所記載之元件製造方法，其中， 上述複數個半導體晶片分別包括：設置於中央部之電路、以及與上述電路電性連接且於第1方向上設置於上述電路之外側之複數個上述引出電極；並且 於上述複數個半導體晶片之各自中，上述複數個引出電極排列在與上述第1方向交叉之第2方向。
（第14項） 如第13項所記載之元件製造方法，其中， 當上述複數個半導體晶片位於上述設計位置時，上述複數個半導體晶片之各自之上述複數個引出電極之排列方向相互一致。
（第15項） 如第14項所記載之元件製造方法，其中， 上述轉接配線之圖案之決定包括基於上述位置偏移而自預先存儲之複數個配線圖案中選擇至少1個配線圖案，並且 於不存在上述位置偏移之情形時，選擇在與上述第2方向交叉之方向上延伸之圖案來作為上述至少1個配線圖案。
（第16項） 如第2項或第3項所記載之元件製造方法，其中， 上述複數個半導體晶片分別包括設置於上述複數個半導體晶片之中央部之電路； 上述引出電極包括：複數個第1引出電極，其與上述電路電性連接，且於第1方向上沿著與上述第1方向交叉之第2方向而設置於上述電路之外側；以及複數個第2引出電極，與上述電路電性連接，且於上述第2方向上沿著上述第1方向而設置於上述電路之外側； 當上述複數個半導體晶片位於上述設計位置時，上述複數個半導體晶片之各自之上述第2引出電極所排列之方向相互一致；並且 上述元件製造方法包括：藉由經由圖案形成裝置之能量束，於上述感光層上曝光上述所決定之轉接配線之圖案； 沿著上述複數個半導體晶片之第1方向來掃描曝光上述能量束；以及 沿著上述複數個半導體晶片之第2方向來掃描曝光上述能量束。
（第17項） 一種曝光系統，包括： 測量部，對設置於基板上之複數個半導體晶片之位置進行測量； 圖案決定部，基於上述所測量之位置來求出上述複數個半導體晶片之自設計位置起之位置偏移，且基於該位置偏移來決定將上述複數個半導體晶片與輸出配線進行轉接之轉接配線之圖案；以及 圖案曝光部，藉由經由圖案形成裝置之能量束，於上述複數個半導體晶片上曝光上述所決定之轉接配線之圖案。
（第18項） 如第17項所記載之曝光系統，其進而包括遮罩曝光部，藉由經由包括上述輸出配線之至少一部分遮罩圖案之遮罩的曝光用光，於使用經曝光之上述轉接配線之圖案而形成之上述轉接配線上曝光上述輸出配線之圖案。
（第19項） 如第17項或第18項所記載之曝光系統，其中， 上述圖案決定部包括： 存儲部，存儲複數種之上述位置偏移與複數個配線圖案之對應關係；以及 決定部，基於上述位置偏移及上述對應關係來決定上述轉接配線之圖案。
（第20項） 如第17項或第18項所記載之曝光系統，其中， 上述圖案決定部包括： 存儲部，存儲複數種之上述位置偏移與複數個第1配線圖案之第1對應關係、以及複數種之上述位置偏移與複數個第2配線圖案之第2對應關係；以及 決定部，基於上述位置偏移、第1對應關係及第2對應關係來決定上述轉接配線之圖案； 上述複數個第2配線圖案之各自之配線長度較上述複數個第1配線圖案之各自之配線長度短；並且 上述決定部根據基於上述位置偏移及第1對應關係而選擇之複數個第1配線圖案之1個、以及基於上述位置偏移及第2對應關係而選擇之複數個第2配線圖案之1個，來決定上述轉接配線之圖案。
（第21項） 如第17項～第20項中任一項所記載之曝光系統，其中， 上述圖案曝光部包括上述圖案決定部。
（第22項） 一種曝光裝置，其係將設置於基板上之複數個半導體晶片進行曝光者，其包括： 圖案決定部，基於上述複數個半導體晶片之自設計位置起之位置偏移，來決定將上述複數個半導體晶片及輸出配線進行轉接之轉接配線之圖案；以及 曝光部，藉由經由使用來自上述圖案決定部之輸出而設定之圖案形成裝置之能量束，於上述複數個半導體晶片上曝光上述所決定之轉接配線之圖案。
（第23項） 如第22項所記載之曝光裝置，其中， 上述圖案決定部包括： 存儲部，存儲複數種之上述位置偏移與複數個配線圖案之對應關係；以及 決定部，基於上述位置偏移及上述對應關係，來決定上述轉接配線之圖案。
（第24項） 如第22項或第23項所記載之曝光裝置，其中， 上述圖案決定部包括： 存儲部，存儲複數種之上述位置偏移與複數個第1配線圖案之第1對應關係、以及複數種之上述位置偏移與複數個第2配線圖案之第2對應關係；以及 決定部，基於上述位置偏移、第1對應關係及第2對應關係，來決定上述轉接配線之圖案； 上述複數個第2配線圖案之各自之配線長度較上述複數個第1配線圖案之各自之配線長度短；並且 上述決定部根據基於上述位置偏移及第1對應關係而選擇之複數個第1配線圖案之1個、以及基於上述位置偏移及第2對應關係而選擇之複數個第2配線圖案之1個，來決定上述轉接配線之圖案。
（第25項） 一種元件，其係包括基板、以及設置於上述基板上之複數個半導體晶片者； 上述複數個半導體晶片分別包括：設置於中央部之電路、以及與上述電路電性連接且於上述電路之外側排列於一方向之複數個電極；並且 上述複數個半導體晶片係以上述複數個半導體晶片之各自之上述複數個電極所排列之上述一方向相互一致或者基本一致之方式，固定於上述晶圓上。
（第26項） 如第25項所記載之元件，其中， 上述複數個電極僅設置於上述電路之外側。
（第27項） 如第25項或第26項所記載之元件，其中， 上述複數個半導體晶片中之至少2個設置於上述基板上之第1區劃中，上述複數個半導體晶片中之與上述至少2個不同之至少2個上述半導體晶片設置於上述基板上之與上述第1區劃不同之第2區劃中。
（第28項） 如第27項所記載之元件，其中， 於上述第1及第2區劃之各自中，上述至少2個半導體晶片排列於上述一方向。
（第29項） 如第25項～第28項中任一項之元件，其進而包括將上述複數個半導體晶片固定於上述基板上之固定層；並且 上述固定層之上表面與上述複數個半導體晶片之上表面齊平。
（第30項） 如第27項～第29項中任一項所記載之元件，其進而包括設置於上述複數個半導體晶片之上方之輸出配線層；並且 上述輸出配線層於上述每個區劃中包括將上述至少2個半導體晶片連接之輸出配線。
（第31項） 如第30項所記載之元件，其進而包括設置於上述複數個半導體晶片之上方且上述輸出配線層之下方的轉接配線層；並且 上述轉接配線層於上述複數個區域之每一個中，包括將上述至少2個半導體晶片與上述輸出配線圖案進行電性轉接之轉接配線。
10:半導體元件 11:基板 12:固定層 100:測量部 110:定盤 110a:凹部 120:滑件 120e:下表面 121:凹部 122:晶圓固持器 130:驅動系統 131:第1絕緣層 131a、131b:線性引導件 132:第2絕緣層 132a:第1板構件 132b:第2板構件 132c:第3板構件 132d:第4板構件 133:第3絕緣層 133a、133b:連結構件 134:第4絕緣層 134a:Y軸線性馬達 134a1:動子 134a2:定子 134b:Y軸線性馬達 134b1:動子 134b2:定子 135:第5絕緣層 135c:XY線性馬達 135c1:動子 135c2:定子 135d:XY線性馬達 135d1:動子 135d2:定子 140:測量單元 141:標記檢測系統 141s:鏡筒 142:第2感光層 143:第3感光層 144:第4感光層 145:第5感光層 150:第1位置測量系統 151:編碼器系統 152:雷射干涉儀系統 160:第2位置測量系統 161a、161b:頭安裝構件 162a、162b:支持構件 163a、163b:標尺構件 164a、164b:編碼器系統 170:測量控制部 200:圖案決定部 210:存儲部 220:決定部 230:接收部 300:圖案曝光部 320:圖案生成裝置 310:照明系統 311:照明光學系統 312:反射鏡 321:可變成形遮罩 322:遮罩驅動部 330:投影光學系統 330s:鏡筒 340:平台裝置 341:平台 342:雷射干涉儀 343:平台控制部 350:對準檢測系統 360:圖案曝光控制部 400:遮罩曝光部 410:照明系統 420:標線平台裝置 422:標線雷射干涉儀 430:投影光學系統 430s:鏡筒 440:晶圓平台裝置 441:晶圓平台 442:雷射干涉儀 450:對準檢測系統 460:遮罩曝光控制部 500:控制部 AM:對準標記 AX1:光軸 CP、CP1、CP2、CP3:半導體晶片 CR:電路 CT1、CT2:中心 G1、G2a、G2b:光柵 EA1:第1曝光區域 EA2:第2曝光區域 EA3:第3曝光區域 EA4:第4曝光區域 EA5:第5曝光區域 EA6:第6曝光區域 EA7:第7曝光區域 EA8:第8曝光區域 ES:曝光系統 HD1、HD2a、HD2b:頭 IA:投影區域 IAR:照明區域 IL:照明光 IL 0:0次繞射光 M:微鏡機構 M1:微鏡 M2:驅動機構 MR1、MR2:移動鏡 PI:圖案資訊 PT:圖案 PT1:第1端部 PT2:第2端部 PT3:直線部 PTF:微調整圖案 PTF1:第1端部 PTF2:第2端部 PTF3:直線部 PTR:粗調整圖案 PTR1:第1端部 PTR2:第2端部 PTR3:直線部 R 0:標線 Rt、Rt2:軌道 Rt3、Rt4:路徑 SB:基板 SC:區劃 STA、STA2、STA3、STA4:起始地點 T:引出電極 T 10:電極 TA1:第1電極形成區域 TA2:第2電極形成區域 TB、TB1、TB2、TB3:表格 V1、V3:通孔 W、W 0:晶圓 W2:轉接配線（轉接配線層） W4:再配線（再配線層） W41:輸出配線（輸出配線層） W42:晶片間配線（晶片間配線層）
[圖1]係表示本發明之實施方式之曝光系統之構成之方塊圖。 [圖2]係測量部之立體圖。 [圖3]圖3（a）係由標記檢測系統之包含光軸之面且與Y 1方向正交之面所形成的測量部之主要部分之剖面圖。圖3（b）係由標記檢測系統之包含光軸之面且與X 1方向正交之面所形成的測量部之主要部分之剖面圖。 [圖4]係表示圖案決定部之構成之方塊圖。 [圖5]係表示圖案曝光部之整體構成之概略圖。 [圖6]係圖案生成裝置之可變成形遮罩之平面圖。 [圖7]係表示圖案曝光部所進行之步進掃描方式之曝光中的投影區域相對於晶圓之移動之情況的說明圖。 [圖8]係表示遮罩曝光部之整體構成之概略圖。 [圖9]圖9（a）係本發明之實施方式之半導體元件之平面圖。圖9（b）係圖9（a）之B-B線剖面圖。 [圖10]圖10（a）係圖9（a）之元件之固定層之俯視圖。圖10（b）係圖9（a）之元件之第1絕緣層之俯視圖。圖10（c）係圖9（a）之元件之第2絕緣層以及轉接配線層之俯視圖。圖10（d）係圖9（a）之元件之第3絕緣層之俯視圖。圖10（e）係圖9（a）之元件之第4絕緣層以及再配線層之俯視圖。圖10（f）係圖9（a）之元件之第5絕緣層以及電極層之俯視圖。 [圖11]係本發明之實施方式之半導體元件所包括之半導體晶片之俯視圖。 [圖12]係表示本發明之實施方式之元件製造方法之流程圖。 [圖13]圖13（a）係元件製造方法中所使用之晶圓之平面圖。圖13（b）係表示晶圓之區劃之1個的平面圖。圖13（b）中，於晶圓之1個區劃內，3個半導體晶片配置於其設計位置。圖13（c）係圖13（b）之C-C線剖面圖。 [圖14]係晶圓之區劃之平面圖，表示位於半導體晶片之設計位置以及自該設計位置偏移之位置的半導體晶片。 [圖15]係表示表格之概略的說明圖。 [圖16]係表示表格所存儲之圖案資訊之一例的概略圖。 [圖17]圖17（a）～圖17（g）係於轉接配線形成步驟中，用以對在半導體晶片上形成轉接配線層之步驟進行說明之剖面圖。剖面之位置為圖13（b）之C-C線剖面之位置。 [圖18]圖18（a）～圖18（h）係於再配線形成步驟中，用以對在半導體晶片上形成再配線層之步驟進行說明之剖面圖。剖面之位置為圖13（b）之C-C線剖面之位置。 [圖19]係晶圓之1區劃之平面圖，表示於實施方式之轉接配線形成步驟中利用圖案曝光部來曝光轉接配線之圖案時的投影區域相對於半導體晶片之移動之情況。 [圖20]圖20（a）係表示變形例之粗調整表格所存儲之粗調整圖案之一例的概略圖。圖20（b）係表示變形例之微調整表格所存儲之微調整圖案之一例的概略圖。 [圖21]係晶圓之1區劃之一部分之平面圖，表示位於相對於設計位置而於電極排列方向上直線狀地偏移之位置的半導體晶片、以及與該半導體晶片對應之變形例之轉接配線圖案。 [圖22]係晶圓之1區劃之平面圖，表示於變形例之轉接配線形成步驟中利用圖案曝光部來曝光轉接配線之圖案時的投影區域相對於半導體晶片之移動之情況。
12:固定層
131:第1絕緣層
132:第2絕緣層
133:第3絕緣層
134:第4絕緣層
135:第5絕緣層
CP1、CP2、CP3:半導體晶片
T10:電極
V1、V3:通孔
W2:轉接配線(轉接配線層)
W41:輸出配線(輸出配線層)
W42:晶片間配線(晶片間配線層)

Claims (26)

  1. 一種曝光裝置，其係將形成於引出電極之上層之感光層進行曝光者，上述引出電極設置於排列在基板上之複數個半導體晶片上；上述曝光裝置包括： 基板平台，載置沿著單軸方向而排列有上述複數個半導體晶片之上述基板； 曝光部，朝向在上述半導體晶片上設置於沿著上述單軸方向而延伸之電極形成區域中的上述引出電極照射曝光用光； 圖案決定部，決定上述曝光部於上述感光層上曝光之曝光圖案；以及 控制部，至少控制上述基板平台及上述曝光部； 上述圖案決定部使用來自測量部之輸出而將使上述引出電極與相對於上述基板之既定位置連結之轉接配線之圖案決定為上述曝光圖案，上述測量部對設置於上述基板上之複數個半導體晶片之位置進行測量而求出上述複數個半導體晶片之位置偏移；並且 上述控制部一邊藉由上述基板平台而使上述基板自上述單軸方向之一側向另一側移動，一邊藉由上述曝光部而將上述轉接配線之圖案於上述感光層上曝光於在上述單軸方向上延伸之曝光區域中。
  2. 如請求項1之曝光裝置，其中， 上述複數個半導體晶片中之至少2個半導體晶片中之上述電極形成區域，與在上述單軸方向上延伸之上述曝光區域重疊。
  3. 如請求項1或2之曝光裝置，其中， 當將上述曝光區域設為第1曝光區域時， 上述控制部於對上述第1曝光區域之曝光後，使用上述基板平台而使設置有上述複數個半導體晶片之上述基板在與上述單軸方向交叉之方向上移動； 一邊藉由上述基板平台而使上述基板自上述單軸方向之上述另一側向上述一側移動，一邊藉由上述曝光部而使上述轉接配線之圖案於上述感光層上曝光於第2曝光區域中，上述第2曝光區域於上述交叉方向上自上述第1曝光區域分離。
  4. 如請求項3之曝光裝置，其中， 上述第1及第2曝光區域與上述複數個半導體晶片之各自之中央部不重疊。
  5. 如請求項1至4中任一項之曝光裝置，其中， 上述電極形成區域在與上述單軸方向交叉之方向上自上述半導體晶片之中央分離而局部存在。
  6. 如請求項1至5中任一項之曝光裝置，其中， 上述圖案決定部包括： 存儲部，存儲複數種之上述位置偏移與複數種之轉接配線之圖案的對應關係；以及 決定部，基於來自上述測量部之輸出及上述對應關係，來決定上述轉接配線之圖案。
  7. 如請求項6之曝光裝置，其中， 上述存儲部存儲上述複數種之轉接配線之圖案，且 上述決定部自上述複數種之轉接配線之圖案中選擇至少一個轉接配線之圖案。
  8. 如請求項6或7之曝光裝置，其中， 上述轉接配線之圖案包括：自上述引出電極延伸至第1位置之第1轉接配線之圖案、以及自上述第1位置延伸至第2位置之第2轉接配線之圖案。
  9. 如請求項8之曝光裝置，其中， 上述存儲部存儲複數種之上述第1及第2轉接配線之圖案， 上述決定部係以上述第2位置成為上述既定位置之方式，自上述複數種之上述第1及第2轉接配線之圖案中選擇至少一個第1轉接配線之圖案及至少一個第2轉接配線之圖案。
  10. 如請求項1至9中任一項之曝光裝置，其中， 上述曝光部包括形成與上述曝光圖案之一部分對應之光圖案的光圖案形成構件；並且 由上述光圖案形成構件所形成之光圖案，於上述基板上隨著向上述單軸方向之移動而變化。
  11. 如請求項1至10中任一項之曝光裝置，其中， 上述轉接配線之圖案係於一方向上延伸存在之圖案。
  12. 如請求項1至11中任一項之曝光裝置，其中， 上述測量部對設置於上述基板上之基板對準標記以及設置於上述複數個半導體晶片之每一個上之晶片對準標記進行測量。
  13. 如請求項1至12中任一項之曝光裝置，其包括上述測量部。
  14. 如請求項1至13中任一項之曝光裝置，其包括接收部，接收來自設置於外部之上述測量部之輸出，且向上述圖案決定部傳送。
  15. 如請求項13之曝光裝置，其中， 當將設置於外部之上述測量部設為第1測量部時， 上述第1測量部對設置於上述基板上之基板對準標記以及設置於上述複數個半導體晶片之每一個上之晶片對準標記進行測量；並且 上述曝光裝置包括對設置於上述基板上之上述基板對準標記進行測量之第2測量部。
  16. 如請求項1至15中任一項之曝光裝置，其中， 當將上述曝光區域設為第1曝光區域時， 上述控制部於對上述第1曝光區域之曝光後，一邊使用上述基板平台而使設置有上述複數個半導體晶片之上述基板在與上述單軸方向交叉之方向上移動，一邊利用上述曝光部而將上述轉接配線之圖案於上述感光層上，曝光於與上述第1曝光區域交叉之第2曝光區域。
  17. 如請求項16之曝光裝置，其中， 上述第1及第2曝光區域與上述複數個半導體晶片之各自之中央部不重疊。
  18. 如請求項1至17中任一項之曝光裝置，其中， 上述曝光部包括可變圖案生成構件，其將與由上述圖案決定部所決定之上述曝光圖案相應之光圖案形成於上述感光層上。
  19. 一種曝光方法，其係將形成於引出電極之上層之感光層進行曝光者，上述引出電極設置於排列在基板上之複數個半導體晶片上； 上述曝光方法使用如請求項1至18中任一項之曝光裝置，將上述感光層進行曝光。
  20. 一種曝光方法，其係將形成於引出電極之上層之感光層進行曝光者，上述引出電極設置於在基板上沿著單軸方向而排列之複數個半導體晶片上；上述曝光方法包括： 對設置於上述基板上之複數個半導體晶片之位置進行測量而求出上述複數個半導體晶片之位置偏移； 朝向在上述複數個半導體晶片上設置於沿著上述單軸方向而延伸之電極形成區域中的上述引出電極照射曝光用光； 使用上述所求出之上述複數個半導體晶片之位置偏移，將使上述引出電極與相對於上述基板之既定位置連結之轉接配線之圖案決定為上述曝光圖案；以及 一邊使上述基板自上述單軸方向之一側向另一側移動，一邊將上述轉接配線之圖案於上述感光層上曝光於在上述單軸方向上延伸之曝光區域中。
  21. 如請求項19或20之曝光方法，其中， 當將上述曝光區域設為第1曝光區域時，進而包括： 於對上述第1曝光區域之曝光後，使設置有上述複數個半導體晶片之上述基板在與上述單軸方向交叉之方向上移動；以及 一邊使上述基板自上述單軸方向之上述另一側向上述一側移動，一邊將上述轉接配線之圖案於上述感光層上曝光於第2曝光區域中，上述第2曝光區域於上述交叉方向上自上述第1曝光區域分離。
  22. 如請求項21之曝光方法，其中， 上述第1及第2曝光區域與上述複數個半導體晶片之各自之中央部不重疊。
  23. 如請求項19至22中任一項之曝光方法，其中， 上述測量包括對設置於上述基板上之基板對準標記以及設置於上述複數個半導體晶片之每一個上之晶片對準標記進行測量。
  24. 一種元件製造方法，其係製造如下元件者，上述元件包括：包含引出電極之複數個半導體晶片、一端與上述引出電極電性連接之轉接配線、以及與上述轉接配線之另一端電性連接之輸出配線；上述元件製造方法包括： 於上述複數個半導體晶片上形成感光層； 使用如請求項19至23中任一項之曝光方法，將上述轉接配線之圖案曝光於上述感光層上； 將上述經曝光之上述感光體層進行顯影而形成感光層之圖案；以及 使用所形成之上述感光層之圖案來形成上述轉接配線。
  25. 如請求項24之元件製造方法，其包括： 於形成有上述轉接配線之轉接配線層上形成第2感光層；以及 藉由經由具有上述輸出配線之至少一部分遮罩圖案之光罩的曝光用光，將上述輸出配線之圖案之至少一部分曝光於上述第2感光層上。
  26. 一種元件，其係包括基板、以及設置於上述基板上之複數個半導體晶片者，其包括： 上述轉接配線層，使用如請求項25之元件製造方法而形成於上述複數個半導體晶片上；以及 上述輸出配線圖案，形成於上述轉接配線層上。
TW111110542A 2021-04-12 2022-03-22 曝光裝置、曝光方法、元件製造方法、以及元件 TW202240318A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-067085 2021-04-12
JP2021067085A JP2022162313A (ja) 2021-04-12 2021-04-12 露光装置、露光方法、デバイス製造方法、及びデバイス

Publications (1)

Publication Number Publication Date
TW202240318A true TW202240318A (zh) 2022-10-16

Family

ID=83640569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110542A TW202240318A (zh) 2021-04-12 2022-03-22 曝光裝置、曝光方法、元件製造方法、以及元件

Country Status (7)

Country Link
US (1) US20240184214A1 (zh)
EP (1) EP4325294A1 (zh)
JP (1) JP2022162313A (zh)
KR (1) KR20230169943A (zh)
CN (1) CN117083571A (zh)
TW (1) TW202240318A (zh)
WO (1) WO2022220010A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219354A (ja) 1996-02-13 1997-08-19 Nikon Corp 位置検出装置及び該装置を備えた露光装置
TWI443472B (zh) 2007-07-13 2014-07-01 尼康股份有限公司 Pattern forming method and apparatus, exposure method and apparatus, and component manufacturing method and element
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
JP2013058520A (ja) * 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
JP5779145B2 (ja) * 2012-06-28 2015-09-16 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、そのプログラム、および描画装置
TWI696042B (zh) 2015-02-23 2020-06-11 日商尼康股份有限公司 測量裝置、微影系統及曝光裝置、以及管理方法、重疊測量方法及元件製造方法
JP6649636B2 (ja) 2015-02-23 2020-02-19 株式会社ニコン 計測装置、リソグラフィシステム及び露光装置、並びにデバイス製造方法
CN111610696A (zh) 2015-02-23 2020-09-01 株式会社尼康 基板处理系统及基板处理方法、以及组件制造方法
JP6730851B2 (ja) * 2016-06-01 2020-07-29 キヤノン株式会社 決定方法、形成方法、プログラム、および物品の製造方法
EP3506012A4 (en) 2016-08-24 2020-04-15 Nikon Corporation MEASURING SYSTEM, SUBSTRATE PROCESSING SYSTEM, AND DEVICE MANUFACTURING METHOD
JPWO2018061945A1 (ja) 2016-09-30 2019-07-11 株式会社ニコン 計測システム及び基板処理システム、並びにデバイス製造方法
EP3598236A4 (en) 2017-03-16 2021-01-20 Nikon Corporation CONTROL DEVICE AND CONTROL PROCESS, EXPOSURE DEVICE AND EXPOSURE PROCESS, DEVICE MANUFACTURING PROCESS, DATA PRODUCTION PROCESS AND PROGRAM

Also Published As

Publication number Publication date
EP4325294A1 (en) 2024-02-21
WO2022220010A1 (ja) 2022-10-20
JP2022162313A (ja) 2022-10-24
KR20230169943A (ko) 2023-12-18
US20240184214A1 (en) 2024-06-06
CN117083571A (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
US11067894B2 (en) Exposure method, exposure apparatus, and device manufacturing method
KR101477468B1 (ko) 이동체 구동 방법 및 이동체 구동 시스템, 패턴 형성 방법 및 패턴 형성 장치, 노광 방법 및 노광 장치, 그리고 디바이스 제조 방법
KR20100124245A (ko) 위치 계측 시스템 및 위치 계측 방법, 이동체 장치, 이동체 구동 방법, 노광 장치 및 노광 방법, 패턴 형성 장치, 그리고 디바이스 제조 방법
US20110102761A1 (en) Stage apparatus, exposure apparatus, and device fabricating method
CN113093484B (zh) 测量系统、测量方法及曝光装置
TW201721302A (zh) 曝光裝置及曝光方法、以及平面顯示器製造方法
CN113267964B (zh) 曝光装置及曝光方法、以及平面显示器制造方法
JP2010087310A (ja) 露光装置およびデバイス製造方法
TW202240318A (zh) 曝光裝置、曝光方法、元件製造方法、以及元件
JP2012242811A (ja) マスク、露光装置、露光方法、及びデバイス製造方法