TW202230656A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW202230656A
TW202230656A TW110121259A TW110121259A TW202230656A TW 202230656 A TW202230656 A TW 202230656A TW 110121259 A TW110121259 A TW 110121259A TW 110121259 A TW110121259 A TW 110121259A TW 202230656 A TW202230656 A TW 202230656A
Authority
TW
Taiwan
Prior art keywords
component
dielectric layer
thermoelectric
control mechanism
thermal control
Prior art date
Application number
TW110121259A
Other languages
English (en)
Other versions
TWI767751B (zh
Inventor
陳又豪
李惠宇
管瑞豐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI767751B publication Critical patent/TWI767751B/zh
Publication of TW202230656A publication Critical patent/TW202230656A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

根據本發明的一些實施例，一種半導體結構包含一光學組件及一熱控制機構，該熱控制機構相鄰於該光學組件且經組態以控制該光學組件之一溫度。該熱控制機構包含一導電結構、一第一熱電部件及與該第一熱電部件相對之一第二熱電部件。該第一熱電部件及該第二熱電部件電連接至該導電結構。該第一熱電部件及該第二熱電部件具有相反導電類型。該半導體結構進一步包含包圍該光學組件及該熱控制機構之一部分之一第一介電層，其中該導電結構在該第一介電層上方，且該第一熱電部件及該第二熱電部件由該第一介電層包圍。該半導體結構進一步包含延伸穿過該第一介電層且電連接至該導電結構之一第一通路。

Description

半導體結構及其製造方法
本發明實施例係有關半導體結構及其製造方法。
半導體行業已歸因於各種組件(例如，光電裝置、電組件等)之整合密度之不斷改良而經歷快速增展。為適應半導體裝置之小型化規模，已開發用於晶片級封裝之各種技術及應用，涉及具有不同功能之較大數目個不同組件。整合密度之改良起因於最小構件大小之反覆減小，此允許更多組件整合至一給定區域中。
因而，半導體裝置之製造涉及此一小且薄的半導體裝置上之許多步驟及操作。因此，以一小型化規模製造半導體裝置變得更複雜。此外，涉及具有不同材料之較大數目個不同組件，從而歸因於半導體裝置之高功率密度而導致對熱管理及熱量消散效率之更大需求。
根據本發明的一實施例，一種半導體結構包括：一光學組件；一熱控制機構，其相鄰於該光學組件且經組態以控制該光學組件之一溫度，其中 該熱控制機構包含一導電結構、一第一熱電部件及與該第一熱電部件相對之一第二熱電部件，該第一熱電部件及該第二熱電部件電連接至該導電結構，且該第一熱電部件及該第二熱電部件具有相反導電類型；一第一介電層，其包圍該光學組件及該熱控制機構之一部分，其中該導電結構在該第一介電層上方，且該第一熱電部件及該第二熱電部件由該第一介電層包圍；及一第一通路，其延伸穿過該第一介電層且電連接至該導電結構。
根據本發明的一實施例，一種半導體結構包括：一光學組件；一電組件，其相鄰於該光學組件；一熱控制機構，其在該電組件與該光學組件之間；一熱感測電路，其在該熱控制機構與該光學組件之間，其中該熱感測電路經組態以控制一電流流動通過該熱控制機構之一電流方向，該熱感測電路電連接至該熱控制機構，且該熱感測電路更靠近該光學組件而非該電組件；及 一第一介電層，其包圍該光學組件、該電組件之至少一部分、該熱控制機構之至少一部分及該熱感測電路之至少一部分。
根據本發明的一實施例，一種製造一半導體結構之方法包括：形成包圍一光學組件之一第一介電層；形成相鄰於該光學組件且至少部分由該第一介電層包圍之一熱控制機構，其中形成該熱控制機構包括：形成具有一第一導電類型之一第一熱電部件，形成具有與該第一導電類型相反之一第二導電類型之一第二熱電部件，其中該第二熱電部件與該第一熱電部件相對；及將一導電結構形成於該熱控制機構上方且電連接至該熱控制機構；及將一第二介電層形成於該第一介電層上方且包圍該導電結構。
以下揭露提供用於實施所提供標的物之不同構件之許多不同實施例或實例。在下文描述元件及配置之特定實例以簡化本揭露。當然，此等僅係實例且不旨在係限制性。例如，在以下描述中，一第一構件形成在一第二構件上方或上可包含其中第一構件及第二構件形成為直接接觸之實施例，且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一構件及第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清晰之目的且本身並不指示所論述之各種實施例及/或構形之間的一關係。
此外，為便於描述，諸如「在 ……下面」、「在 ……下方」、「下」、「在 ……上面」、「在 ……上方」、「上」、「在 ……上」及類似物之空間相對術語可在本文中用於描述一個元件或構件與圖中繪示之另一(些)元件或構件之關係。空間相對術語旨在涵蓋除在圖中描繪之定向以外的使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述符。
如本文中使用，儘管諸如「第一」、「第二」及「第三」之術語描述各種元件、組件、區、層及/或區段，然此等元件、組件、區、層及/或區段不應被此等術語限制。此等術語僅可用於將一個元件、組件、區、層或區段彼此區分。諸如「第一」、「第二」及「第三」之術語當在本文中使用時並不暗示一序列或順序，除非由背景內容明確指示。
儘管闡述本揭露之廣範疇之數值範圍及參數係近似值，但儘可能精確地報告在具體實例中闡述之數值。然而，任何數值固有地含有必然由各自測試量測中發現之標準偏差所引起之某些誤差。另外，如本文中使用，術語「實質上」、「近似」及「約」通常意謂在可由一般技術者所預期之一值或範圍內。替代地，術語「實質上」、「近似」或「約」意謂在由一般技術者考量時在平均值之一可接受標準誤差內。一般技術者可理解，可接受標準誤差可根據不同技術而變化。
除了在操作/工作實例中之外，或除非另外明確指定，否則全部數值範圍、量、值及百分比(諸如針對材料數量、持續時間、溫度、操作條件、量之比率及本文中揭示之其等之類似物之數值範圍、量、值及百分比)應被理解為在全部例項中由術語「實質上」、「近似」或「約」修飾。因此，除非相反地指示，否則本揭露及隨附發明申請專利範圍中闡述之數值參數係可視需要變動之近似值。至少，各數值參數應至少依據所報告之有效數字之數字且藉由應用普通捨入技術解釋。本文中可將範圍表達為自一個端點至另一端點或在兩個端點之間。除非另外指定，否則本文中揭示之全部範圍皆包含端點。
亦可包含其他構件及製程。例如，可包含測試結構以協助3D封裝或3DIC裝置之驗證測試。測試結構可包含例如形成於一重佈層中或一基板上之測試墊，其等允許3D封裝或3DIC之測試、探針及/或探針卡之使用及類似物。可對中間結構以及最終結構執行驗證測試。另外，本文中揭示之結構及方法可與併入已知良好晶粒之中間驗證之測試方法結合使用以增加良率且降低成本。
使用數個操作製造一半導體結構。在半導體結構之製造期間，將具有不同功能性及尺寸之組件(諸如半導體晶片或晶粒)彼此堆疊且整合至一單一模組中。將該等組件放置於一基板或另一組件上，且形成一模製件以囊封該等組件。在半導體結構之操作期間，在一些例項中，該等組件之各者發射熱量。若半導體結構內部之累積熱量達到某一溫度，則組件之效能在一些例項中降低，尤其在組件係一熱敏光學組件之情況下。半導體結構之可靠性及效能將受到不利影響。因此，包含於半導體結構中之一熱量消散機構有助於將熱量消散至周圍環境且維持半導體結構之操作效率。
在本揭露中，提供一種半導體結構及一種製造一半導體結構之方法。特定言之，下文揭示包含一光學組件、一熱控制機構、一第一介電層及一第一通路之一半導體結構。下文亦揭示包含一光學組件、一電組件、一熱控制機構、一熱感測電路及一第一介電層之一半導體結構。此外，下文亦揭示製造包含光學組件及熱控制機構之一半導體結構之一方法。在一些實施例中亦包含其他構件及程序。半導體結構包含熱控制機構，該熱控制機構經組態以控制光學組件之一溫度，以便改良光學組件之效能。
熱控制機構能夠將從光學組件發射之熱量引導朝向半導體結構之一周邊。熱量能夠藉由熱控制機構有效且高效地消散至周圍。因此，維持或增強半導體結構之效能。
圖1係根據本揭露之一些實施例之一半導體結構100之一剖面圖。圖2係圖1中之一熱控制機構120之一放大俯視圖。在一些實施例中，參考圖1及圖2，半導體結構100包含一光學組件111、熱控制機構120、一第一介電層101及一第一通路130。
在一些實施例中，光學組件111由第一介電層101包圍。在一些實施例中，光學組件111經組態以傳輸一光學或光信號。在一些實施例中，光學組件111包含一第一表面111a及與第一表面111a相對之一第二表面111b。在一些實施例中，光學組件111之第一表面111a與第一介電層101之一第三表面101a處於一相同位準。在一些實施例中，光學組件111之第一表面111a由第一介電層101之第三表面101a暴露。在一些實施例中，光學組件111之第一表面111a低於第一介電層101之第三表面101a。在一些實施例中，光學組件111之第一表面111a係光學組件111之一前側。在一些實施例中，第二表面111b係光學組件111之一後側。光學組件111能夠執行各種操作，諸如傳輸或處理一光學信號。在一些實施例中，光學組件111包含光電裝置，諸如調變器、移相器、光電二極體、波導、偵測器、光柵及/或耦合器。在一些實施例中，光學組件111包含矽或類似物。
在一些實施例中，第一介電層101包圍光學組件111。在一些實施例中，第一介電層101與光學組件111之一側壁接觸。在一些實施例中，第一介電層101未與光學組件111之第一表面111a接觸。
在一些實施例中，第一介電層101包含低介電係數材料。低介電係數材料之介電常數(k值)低於3.0，或低於約2.5，且因此介電材料亦被稱為一極低介電係數(ELK)材料。在一些實施例中，第一介電層101包含具有低於光學組件111之一折射率之一折射率之一介電材料。在一些實施例中，第一介電層101包含二氧化矽或類似物。在一些實施例中，第一介電層101包含聚合物，諸如聚醯亞胺、聚苯並㗁唑(PBO)或類似物。在一些實施例中，第一介電層101包含一單層膜或包含複數個介電子層之一複合堆疊。在一些實施例中，介電子層包括相同材料或不同材料。
在一些實施例中，一第二介電層102放置於光學組件111及第一介電層101上方。在一些實施例中，第二介電層102與光學組件111之第一表面111a接觸。在一些實施例中，第二介電層102放置於第一介電層101之第三表面101a上。在一些實施例中，第二介電層102未與光學組件111之第一表面111a接觸。
在一些實施例中，第二介電層102包含低介電係數材料。在一些實施例中，第二介電層102包含具有低於光學組件111之折射率之一折射率之一介電材料。在一些實施例中，第二介電層102包含二氧化矽或類似物。在一些實施例中，第二介電層102包含聚合物，諸如聚醯亞胺、聚苯并㗁唑(PBO)或類似物。在一些實施例中，第二介電層102包含一單層膜或包含複數個介電子層之一複合堆疊。在一些實施例中，介電子層包括相同材料或不同材料。在一些實施例中，第一介電層101及第二介電層102包括相同材料或不同材料。
在一些實施例中，第一通路130延伸穿過第一介電層101。在一些實施例中，複數個第一通路130延伸穿過第一介電層101。在一些實施例中，第一通路130放置於第一介電層101內。在一些實施例中，第一通路130之一端至少部分延伸至第一介電層101外部。在一些實施例中，第一通路130從第一介電層101突出。在一些實施例中，第二介電層102包圍第一通路130之一突出部分。在一些實施例中，熱控制機構120放置於第一通路130與光學組件111之間。
在一些實施例中，第一通路130包含一導電材料，諸如金、銀、銅、鎳、鎢、鋁、錫及/或其等之合金。在一些實施例中，第一通路130係一貫穿介電質通路(TDV)。在一些實施例中，第一通路130之一高度實質上等於第一介電層101之一厚度。在一些實施例中，第一通路130之高度實質上大於第一介電層101之厚度。
在一些實施例中，第一通路130之一直徑在約2 μm與約50 μm之間。當第一通路130之直徑大於50 μm時，半導體結構100之成本過高；當第一通路130之直徑小於2 μm時，第一通路130之電阻過高。在一些實施例中，第一通路130之直徑在約10 μm與約25μm之間。在一些實施例中，第一通路130之一長度在約5 μm與約500 μm之間。當第一通路130之長度大於500 μm時，半導體結構100之成本過高；當第一通路130之長度小於5 μm時，第一介電層101過薄而難以製造。在一些實施例中，第一通路130之長度在約20 μm與約250 μm之間。
在一些實施例中，熱控制機構120相鄰於光學組件111放置且經組態以將熱量從光學組件111消散至半導體結構100之一周邊或周圍。在一些實施例中，熱控制機構120經組態以將熱量從光學組件111傳遞至半導體結構100之另一部分或另一組件。在一些實施例中，熱控制機構120包含一熱電冷卻器(TEC)。在一些實施例中，熱控制機構120放置於第一介電層101及/或第二介電層102中。
在一些實施例中，熱控制機構120與光學組件111之間的一距離D1在約0.01 μm與約1.0 μm之間。當距離D1小於0.01 μm時，半導體結構100之成本過高；當距離D1大於1.0 μm時，用於從光學組件111傳遞熱量之熱控制機構120之效率過低。在一些實施例中，如圖1及圖2中展示，熱控制機構120及光學組件111沿著一X方向放置。在一些實施例中，如圖2中展示，熱控制機構120在一俯視圖中包圍光學組件111。在一些實施例中，熱控制機構120及光學組件111在俯視圖中橫向偏移。
在一些實施例中，參考圖1及圖2，熱控制機構120包含一導電結構121，導電結構121電連接至第一通路130且放置於第一介電層101上方。在一些實施例中，導電結構121包含導電材料，諸如銅或類似物。在一些實施例中，熱控制機構120電連接至複數個第一通路130。在一些實施例中，熱控制機構120進一步包含一第一熱電部件124及與第一熱電部件124相對之一第二熱電部件125。在一些實施例中，第一熱電部件124及第二熱電部件125由第一介電層101包圍，電連接至導電結構121，且具有不同導電類型。在一些實施例中，第一熱電部件124及第二熱電部件125具有相反導電類型。
在一些實施例中，第一熱電部件124及第二熱電部件125具有不同席貝克(Seebeck)係數。在一些實施例中，第一熱電部件124包含p型熱電材料，且第二熱電部件125包含n型熱電材料。在一些實施例中，第一熱電部件124包含n型熱電材料，且第二熱電部件125包含p型熱電材料。在一些實施例中，第一熱電部件124係一P接面，且第二熱電部件125係一N接面。在一些實施例中，第一熱電部件124包含銅或類似物。在一些實施例中，第二熱電部件125包含碲化鉍(Bi 2Te 3)、碲化鉛(PbTe)或類似物。
在一些實施例中，導電結構121放置於第一熱電部件124及第二熱電部件125上方。在一些實施例中，導電結構121放置於第一通路130上方。在一些實施例中，導電結構121放置於第一介電層101之第三表面101a上方。在一些實施例中，導電結構121由第二介電層102包圍。在一些實施例中，導電結構121經組態以連接至一電源。
在一些實施例中，導電結構121包含一第一導電部件122及與第一導電部件122相對之一第二導電部件123。在一些實施例中，第一熱電部件124及第二熱電部件125放置於第一導電部件122與第二導電部件123之間。在一些實施例中，第一導電部件122、第二導電部件123、第一熱電部件124及第二熱電部件125串聯連接。在一些實施例中，第二介電層102包圍第一導電部件122及第二導電部件123。在一些實施例中，第一導電部件122及第二導電部件123在第二介電層102內橫向延伸。
在一些實施例中，第一導電部件122及第二導電部件123彼此平行延伸。在一些實施例中，第一導電部件122及第二導電部件123放置於第一熱電部件124及第二熱電部件125上方。在一些實施例中，第一導電部件122及第二導電部件123放置於第一通路130上方，且第一導電部件122及第二導電部件123之一者電連接至第一通路130。在一些實施例中，第一導電部件122及第二導電部件123包含導電材料，諸如金、銀、銅、鎳、鎢、鋁、錫及/或其等之合金。
在一些實施例中，第一熱電部件124之一寬度W1在約0.04 μm與約100 μm之間。當寬度W1大於100 μm時，半導體結構100之成本過高；當寬度W1小於0.04 μm時，第一熱電部件124之電阻過高。在一些實施例中，第一熱電部件124之寬度W1在約0.04 μm與約10 μm之間。在一些實施例中，第二熱電部件125之一寬度W2在約0.04 μm與約100 μm之間。類似地，當寬度W2大於100 μm時，半導體結構100之成本過高；當寬度W2小於0.04 μm時，第二熱電部件125之電阻過高。在一些實施例中，第二熱電部件125之寬度W2在約0.04 μm與約10 μm之間。在一些實施例中，第一熱電部件124之寬度W1實質上等於第二熱電部件125之寬度W2。在一些實施例中，第一熱電部件124之寬度W1不同於第二熱電部件125之寬度W2。
在一些實施例中，第一熱電部件124之一第一厚度T1及第二熱電部件125之一第二厚度T2實質上大於約0.2 μm。在一些實施例中，第一厚度T1及第二厚度T2在約0.2 μm與約50 μm之間。當厚度T1、T2大於50 μm時，半導體結構100之成本過高；當厚度T1、T2小於0.2 μm時，第一熱電部件124及第二熱電部件125之電阻過高。在一些實施例中，第一厚度T1及第二厚度T2在約0.2 μm與約2 μm之間。在一些實施例中，第一熱電部件124之一第一厚度T1及第二熱電部件125之一第二厚度T2實質上正交於第一介電層101之第三表面101a。在一些實施例中，第一熱電部件124之一長度L或第二熱電部件125之長度L實質上大於第一厚度T1及第二厚度T2。在一些實施例中，第一厚度T1實質上等於第二厚度T2。
在一些實施例中，第一熱電部件124及第二熱電部件125在一俯視圖中放置於第一導電部件122與第二導電部件123之間。在一些實施例中，第一熱電部件124之一部分及第二熱電部件125之一部分在一俯視圖中與第一導電部件122及第二導電部件123重疊。在一些實施例中，第一熱電部件124及第二熱電部件125彼此相鄰。在一些實施例中，第一導電部件122及第二導電部件123延伸於第一熱電部件124與第二熱電部件125之間。在一些實施例中，第一熱電部件124及第二熱電部件125由第一介電層101之第三表面101a暴露。
在一些實施例中，第一熱電部件124包含第一熱電部件124之各端處之一擴散阻障層。在一些實施例中，第二熱電部件125亦包含第二熱電部件125之各端處之擴散阻障層。在一些實施例中，擴散阻障層包含鈦、金、銅或類似物。在一些實施例中，擴散阻障層放置於第一熱電部件124與第一導電部件122之間或第一熱電部件124與第二導電部件123之間。在一些實施例中，擴散阻障層放置於第二熱電部件125與第一導電部件122之間或第二熱電部件125與第二導電部件123之間。
在一些實施例中，第一熱電部件124與第二熱電部件125分開一第二距離D2。在一些實施例中，第一熱電部件124與第二熱電部件125之間的第二距離D2實質上在約0.04 μm與約10 μm之間。當距離D2大於10 μm時，半導體結構100之大小必須擴展；當距離D2小於0.04 μm時，形成可靠半導體裝置存在一挑戰。在一些實施例中，第二距離D2在約0.04 μm與約1 μm之間。在一些實施例中，第二距離D2小於第一熱電部件124之長度L或第二熱電部件125之長度L。
在一些實施例中，第一熱電部件124之一第三厚度T3及第二熱電部件125之一第四厚度T4實質上正交於第一介電層101之第三表面101a。在一些實施例中，長度L實質上大於第三厚度T3及第四厚度T4。在一些實施例中，第一厚度T1及第二厚度T2實質上大於第三厚度T3或第四厚度T4。在一些實施例中，第三厚度T3實質上等於第四厚度T4。在一些實施例中，第一厚度T1實質上大於第三厚度T3及第四厚度T4。在一些實施例中，第二厚度T2實質上大於第三厚度T3及第四厚度T4。在一些實施例中，第一導電部件122或第二導電部件123之一寬度W3實質上等於第一熱電部件124或第二熱電部件125之寬度W1。
在一些實施例中，導電結構121進一步包含一第二通路126a及一第三通路126b，其等分別電連接至第一熱電部件124及第二熱電部件125。在一些實施例中，第二介電層102包圍第二通路126a及第三通路126b。在一些實施例中，第二通路126a放置於第一導電部件122與第一熱電部件124之間或第二導電部件123與第一熱電部件124之間。在一些實施例中，第三通路126b放置於第一導電部件122與第二熱電部件125之間或第二導電部件123與第二熱電部件125之間。在一些實施例中，導電結構121包含複數個第二通路126a及複數個第三通路126b。在一些實施例中，擴散阻障層放置於第一熱電部件124與第二通路126a之間。在一些實施例中，擴散阻障層放置於第二熱電部件125與第三通路126b之間。在一些實施例中，省略第二通路126a及第三通路126b，且第一導電部件122及第二導電部件123附接至第一熱電部件124及第二熱電部件125。因而，熱控制機構120經組態以具有一最小化厚度。
在一些實施例中，熱控制機構120藉由施加一電壓來操作。在一些實施例中，透過導電結構121施加電壓。當將電壓施加至熱控制機構120時，第一導電部件122與第二導電部件123之間存在一溫度差。因而，熱量能夠透過第一熱電部件124及第二熱電部件125從第一導電部件122及第二導電部件123傳遞及消散。例如，從光學組件111產生之熱量或光學組件111周圍之熱量能夠藉由熱控制機構120消散。在一些實施例中，熱量從第一導電部件122引導朝向第二導電部件123。因此，熱量能夠消散朝向半導體結構100之周邊或包圍熱控制機構120之環境。在一些實施例中，光學組件111係熱敏的，且因此熱控制機構120能夠將熱量引導離開光學組件111，以便防止光學組件111被熱量損壞。
在一些實施例中，一散熱器140熱及/或電連接至第一通路130且經組態以散佈從光學組件111或光學組件111周圍消散之熱量。在一些實施例中，散熱器140放置於第一介電層101下方。在一些實施例中，第一熱電部件124及第二熱電部件125透過第一通路130及導電結構121電連接至散熱器140。在一些實施例中，散熱器140放置於第一介電層101之一第四表面101b上方。在一些實施例中，散熱器140在一俯視圖中與熱控制機構120及光學組件111重疊。在一些實施例中，散熱器140包含導電材料，諸如金、銀、銅、鎳、鎢、鋁、錫及/或其等之合金。
在一些實施例中，半導體結構100進一步包含經組態以傳輸一信號之一第四通路150。在一些實施例中，第四通路150延伸穿過第一介電層101。在一些實施例中，第四通路150放置於第一介電層101內。在一些實施例中，第四通路150之一端至少部分由第一介電層101暴露。在一些實施例中，第四通路150從第一介電層101突出。在一些實施例中，第二介電層102包圍從第一介電層101突出之第四通路150之一部分。在一些實施例中，第四通路150與散熱器140電隔離。在一些實施例中，第四通路150相鄰於第一通路130放置。在一些實施例中，第四通路150相鄰於熱控制機構120放置。在一些實施例中，第一通路130放置於第四通路150與熱控制機構120之間。在一些實施例中，第一通路130之長度實質上等於第四通路150之長度。在一些實施例中，第四通路150係一貫穿介電質通路(TDV)。
在一些實施例中，由第二介電層102包圍之一第一互連結構103電連接至熱控制機構120及第一通路130。在一些實施例中，由第二介電層102包圍之第一互連結構103電連接至第四通路150。在一些實施例中，第一互連結構103包含分佈在第二介電層102中且由其包圍之複數個導電圖案。在一些實施例中，複數個導電圖案包含通路部分103a及墊部分103b。在一些實施例中，第四通路150電連接至第一互連結構103之墊部分103b之一者。在一些實施例中，熱控制機構120電連接至通路部分103a之至少一者及墊部分103b之至少一者。在一些實施例中，第一導電部件122及第二導電部件123與墊部分103b之至少一者實質上齊平。在一些實施例中，第一互連結構103包含一導電材料，諸如金、銀、銅、鎳、鎢、鋁、錫及/或其等之合金。
在一些實施例中，一鈍化層104放置於第二介電層102及第一互連結構103上方。在一些實施例中，鈍化層104經組態以在第一互連結構103上方提供一溝槽，其中溝槽界定第一互連結構103之暴露部分。在一些實施例中，第一互連結構103之一些墊部分103b由鈍化層104暴露。在一些實施例中，鈍化層104包含介電材料，諸如聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並㗁唑(PBO)、氮化矽(SiN)、碳化矽(SiC)、氧化矽(SiO)、氮氧化矽(SiO)、低介電係數介電質(諸如碳摻雜氧化物)、極低介電係數介電質(諸如多孔碳摻雜二氧化矽)或其等之組合。
圖3係根據本揭露之一些實施例之一半導體結構200之一剖面圖。在一些實施例中，半導體結構200類似於半導體結構100，且進一步包含一電組件112。在一些實施例中，電組件112相鄰於光學組件111放置。在一些實施例中，電組件112電連接至光學組件111。在一些實施例中，熱控制機構120放置於光學組件111與電組件112之間。在一些實施例中，電組件112電連接至熱控制機構120。在一些實施例中，電組件112透過第一互連結構103電連接至熱控制機構120。在一些實施例中，電組件112相鄰於熱控制機構120放置。在一些實施例中，電組件112由第一介電層101及/或第二介電層102包圍。
在一些實施例中，熱控制機構120放置於光學組件111與電組件112之間。在一些實施例中，電組件112在一俯視圖中從熱控制機構120及光學組件111橫向偏移。在一些實施例中，光學組件111與電組件112電連接。
在一些實施例中，光學組件112經組態以傳輸一電信號。在一些實施例中，電組件112係一晶粒，諸如一邏輯裝置晶粒、中央運算單元(CPU)晶粒、一系統單晶片(SoC)或類似物。在一些實施例中，電組件112包含複數個導電部件112a，諸如墊或通路。在一些實施例中，導電部件112a在電組件112內形成一電路。在一些實施例中，導電部件112a包含金、銀、銅、鎳、鎢、鋁、鈀及/或其等之合金。
在一些實施例中，半導體結構200包含一光學部分210及相鄰於光學部分210之一電部分220。在一些實施例中，光學部分210在一俯視圖中從電部分220橫向偏移。由於光學組件111比電組件112更熱敏，所以在一些實施例中，光學部分210包含光學組件111及熱控制機構120，且電部分220包含電組件112。在一些實施例中，散熱器140放置於光學部分210中。在一些實施例中，散熱器140放置於光學部分210及電部分220中。在一些實施例中，光學組件111、電組件112及熱控制機構120放置於散熱器140上。
圖4係根據本揭露之一些實施例之一半導體結構300之一剖面圖。在一些實施例中，半導體結構300類似於半導體結構100，且進一步包含放置於光學組件111下方之電組件112及包圍熱控制機構120、光學組件111及電組件112之一模製件160。在一些實施例中，半導體結構300進一步包含放置於第二介電層102上之一RDL 106及放置於RDL 106上之一凸塊墊107及一第一導電凸塊108。
在一些實施例中，電組件112放置於散熱器140與光學組件111之間。在一些實施例中，熱控制機構120在一俯視圖中包圍光學組件111及電組件112。在一些實施例中，熱控制機構120及電組件112在一俯視圖中重疊。
在一些實施例中，電組件112放置於第一介電層101之第四表面101b上方。在一些實施例中，電組件112放置於第一介電層101下方。在一些實施例中，電組件112與第一介電層101之第四表面101b接觸。在一些實施例中，散熱器140放置於電組件112下方。在一些實施例中，第一通路130延伸穿過電組件112。在一些實施例中，第一通路130延伸穿過第一介電層101及電組件112。在一些實施例中，第四通路150電連接至放置於第二介電層102中之墊部分103b及電組件112。在一些實施例中，電組件112包含一基板。
在一些實施例中，半導體結構300包含放置於第二介電層102及第一互連結構103上之一重佈層(RDL) 106。在一些實施例中，RDL 106包含一第四介電層106a及由第四介電層106a包圍之一第二互連結構106b。在一些實施例中，RDL 106係一前側RDL。
在一些實施例中，第四介電層106a係一單一介電層。在一些實施例中，第四介電層106a包括多個介電層。在一些實施例中，第四介電層106a包含介電材料，諸如氧化矽、氮化矽、無摻雜矽玻璃或類似物。在一些實施例中，第四介電層106a包含聚合材料，諸如聚醯亞胺(PI)、聚苯並㗁唑(PBO)或類似物。在一些實施例中，第四介電層106a包含具有彼此不同或相同之介電材料之若干介電層。
在一些實施例中，第二互連結構106b由第四介電層106a包圍。在一些實施例中，第二互連結構106b延伸於第四介電層106a內。在一些實施例中，第二互連結構106b延伸穿過第四介電層106a之一或多個層。在一些實施例中，第二互連結構106b電連接至第一互連結構103、第一通路130及熱控制機構120。在一些實施例中，第二互連結構106b直接與第一互連結構103耦合。在一些實施例中，第二互連結構106b電連接至電組件112。在一些實施例中，第二互連結構106b電連接至第四通路150。在一些實施例中，第二互連結構106b包含導電材料，諸如金、銀、銅、鎳、鎢、鋁、錫及/或其等之合金。
在一些實施例中，一凸塊墊107放置於RDL 106上。在一些實施例中，凸塊墊107放置於第四介電層106a上且電連接至第二互連結構106b。在一些實施例中，凸塊墊107經組態以接納一導電部件或類似物。在一些實施例中，凸塊墊107包含一凸塊下金屬(UBM)墊。在一些實施例中，凸塊墊107透過第一互連結構103及第二互連結構106b電連接至熱控制機構120。在一些實施例中，凸塊墊107電連接至光學組件111。在一些實施例中，凸塊墊107電連接至電組件112。在一些實施例中，凸塊墊107透過第一互連結構103及第二互連結構106b電連接至第一通路130及散熱器140。在一些實施例中，凸塊墊107包含金、銀、銅、鎳、鎢、鋁、鈀及/或其等之合金。在一些實施例中，省略凸塊墊107。
在一些實施例中，第一導電凸塊108放置於RDL 106上且電連接至第一互連結構103及第二互連結構106b。在一些實施例中，第一導電凸塊108放置於凸塊墊107上。在一些實施例中，第一導電凸塊108包含導電材料，諸如銲料、銅、鎳、金或類似物。在一些實施例中，第一導電凸塊108係一焊球、一球柵陣列(BGA)球、一受控塌陷晶片連接(C4)凸塊、一支柱或類似物。在一些實施例中，第一導電凸塊108呈一球形、半球形或圓柱形形狀。
在一些實施例中，半導體結構300係一半導體封裝。在一些實施例中，半導體結構300係一半導體封裝之一部分。在一些實施例中，半導體結構300係一整合扇出(InFO)封裝，其中電組件112之I/O終端被扇出且重佈在一較大區域上。在一些實施例中，半導體結構300係一三維積體電路(3D IC)。在一些實施例中，半導體結構300係一基板上覆晶圓上覆晶片(CoWoS)結構。
在一些實施例中，模製件160包圍第一介電層101、第二介電層102及電組件112。在一些實施例中，模製件160與第一介電層101、第二介電層102及電組件112之側壁接觸。在一些實施例中，模製件160與散熱器140之側壁接觸且暴露散熱器140之至少一部分。在一些實施例中，模製件160包含一單層膜或一複合堆疊。在一些實施例中，RDL 106放置於模製件160上。
在一些實施例中，模製件160具有一高導熱率、一低吸濕率及一高撓曲強度。在一些實施例中，模製件160包含各種材料，諸如模塑料、模製底膠填充、環氧樹脂、樹脂或類似物。
圖5係根據本揭露之一些實施例之一半導體結構400之一剖面圖。在一些實施例中，半導體結構400類似於半導體結構300，且進一步包含放置於散熱器140下方之一晶粒113及電連接至晶粒113之一第二導電凸塊114。在一些實施例中，晶粒113放置於散熱器140下方且電連接至RDL 106之第二互連結構106b。在一些實施例中，晶粒113放置於電組件112下方。在一些實施例中，模製件160包圍晶粒113。在一些實施例中，晶粒113之一部分由模製件160暴露。
在一些實施例中，晶粒113經製造以在晶粒113內具有一預定功能電路，其中藉由微影操作產生預定功能電路。在一些實施例中，晶粒113係一記憶體晶粒、一動態隨機存取記憶體(DRAM)晶粒、一高頻寬記憶體(HBM)晶粒或類似物。在一些實施例中，晶粒113係一晶片或一封裝。在一些實施例中，晶粒113電連接至電組件112。
在一些實施例中，晶粒113包含一第五表面113a及與第五表面113a相對之一第六表面113b。在一些實施例中，第五表面113a係晶粒113之一前側或作用側。在一些實施例中，第六表面113b係晶粒113之一後側或非作用側。在一些實施例中，第五表面113a直接耦合至散熱器140。在一些實施例中，第六表面113b由模製件160暴露。
在一些實施例中，晶粒113包含放置於晶粒113上方或其內之若干第二墊113c。在一些實施例中，第二墊113c透過一第五通路131電連接至RDL 106之第二互連結構106b。在一些實施例中，第五通路131放置於RDL 106與晶粒113之間。在一些實施例中，模製件160包圍第五通路131。在一些實施例中，第二墊113c透過第二導電凸塊114、第五通路131及第二互連結構106b電連接至熱控制機構120及第一通路130。在一些實施例中，第二墊113c電連接至第四通路150。
在一些實施例中，第二墊113c放置於晶粒113之第五表面113a上方。在一些實施例中，第二墊113c電連接至晶粒113上方或其內之一電路。在一些實施例中，第二墊113c經組態以電連接至晶粒113外部之一電路。在一些實施例中，第二墊113c經組態以電連接至一導電跡線或一導電結構。在一些實施例中，第二墊113c包含金、銀、銅、鎳、鎢、鋁、鈀及/或其等之合金。為清晰及簡單起見，圖5僅繪示晶粒113上方之兩個第二墊113c，然而，一般技術者將容易理解，在一些實施例中，晶粒113上方存在一或多個第二墊113c。
圖6係根據本揭露之一些實施例之一半導體結構500之一剖面圖。在一些實施例中，半導體結構500類似於半導體結構100，且進一步包含放置於散熱器140下方之電組件112及包圍第一及第二以及第三介電層101、102、電組件112及散熱器140之模製件160。在一些實施例中，半導體結構500進一步包含放置於電組件112下方之RDL 106，其中凸塊墊107及第一導電凸塊108放置於RDL 106下方。在一些實施例中，RDL 106電連接至電組件112。
在一些實施例中，散熱器140放置於光學組件111與電組件112之間。在一些實施例中，散熱器140與電組件112電隔離。在一些實施例中，第二互連結構106b電連接至第一互連結構103。
在一些實施例中，第四通路150包含放置於第一及第二介電層101、102中之一第一部分151及放置於電組件112中之一第二部分152。在一些實施例中，一第三導電凸塊109放置於第一部分151與第二部分152之間且電連接至其等。在一些實施例中，第三導電凸塊109包含導電材料，諸如銲料、銅、鎳、金或類似物。在一些實施例中，第一導電凸塊108係一焊球、一球柵陣列(BGA)球、一受控塌陷晶片連接(C4)凸塊、一支柱或類似物。在一些實施例中，第三導電凸塊109呈一球形、半球形或圓柱形形狀。
圖7係根據本揭露之一些實施例之一半導體結構600之一剖面圖。在一些實施例中，半導體結構600類似於半導體結構500，且進一步包含放置於鈍化層104上方之晶粒113及將晶粒103電連接至第一互連結構103之一第四導電凸塊115。在一些實施例中，晶粒113放置於第二介電層102上方。在一些實施例中，熱控制機構120之至少一部分放置於晶粒113與電組件112之間。
在一些實施例中，第四導電凸塊115由模製件160包圍。在一些實施例中，模製件160放置於鈍化層104與晶粒113之間。在一些實施例中，第四導電凸塊115放置於第一互連結構103與晶粒113之間。在一些實施例中，第四導電凸塊115包含導電材料，諸如銲料、銅、鎳、金或類似物。在一些實施例中，第四導電凸塊115係一焊球、一球柵陣列(BGA)球、一受控塌陷晶片連接(C4)凸塊、一支柱或類似物。在一些實施例中，第四導電凸塊115呈一球形、半球形或圓柱形形狀。
圖8係根據本揭露之一些實施例之一半導體結構700之一剖面圖。在一些實施例中，半導體結構700類似於半導體結構100，且進一步包含相鄰於熱控制機構120之電組件112。在一些實施例中，電組件112相鄰於第一介電層101及第二介電層102之一堆疊放置。在一些實施例中，電組件112之一厚度實質上等於第一介電層101及第二介電層102之一總厚度。在一些實施例中，電組件112電連接至第二互連結構106b。
在一些實施例中，散熱器140放置於第一通路130、熱控制機構120及光學組件111下方。在一些實施例中，鈍化層104相鄰於散熱器140放置，且散熱器140由鈍化層104暴露。在一些實施例中，鈍化層104放置於電組件112下方。
在一些實施例中，模製件160包圍光學部分210及電部分220。在一些實施例中，模製件160之一部分162放置於光學部分210與電部分220之間。在一些實施例中，模製件160之部分162使光學部分210與電部分220分開。在一些實施例中，模製件160之部分162放置於電組件112與第一及第二介電層101、102之堆疊之間。在一些實施例中，模製件160之部分162放置於RDL 103與鈍化層104之間。
在一些實施例中，RDL 106放置於第二介電層102與電組件112之間。在一些實施例中，鈍化層104放置於第一介電層101及電組件112下方。在一些實施例中，模製件包圍RDL 106及鈍化層104。
圖9係根據本揭露之一些實施例之一半導體結構800之一剖面圖。在一些實施例中，參考圖9，半導體結構800包含一光學組件111、相鄰於光學組件111之一電組件112、在光學組件111與電組件112之間的一熱控制機構120、一第一介電層101及一熱感測電路170。熱感測電路170放置於熱控制機構120與光學組件111之間且經組態以控制一電流流動通過熱控制機構120之一電流方向。在一些實施例中，省略一第一通路130及一散熱器140。
在一些實施例中，熱控制機構120、熱感測電路170及光學組件111放置於一光學部分210中。熱感測電路170電連接至熱控制機構120且更靠近光學組件111而非電組件112。在一些實施例中，熱感測電路170與光學組件111之間的一第三距離D3在約0.01 μm與約1.0 μm之間以進行最佳熱感測。當距離D3小於0.01 μm時，半導體結構100之成本過高；當距離D3大於1.0 μm時，熱感測電路170無法精確地感測光學組件111之狀況。在一些實施例中，第三距離D3在約0.02 μm與約0.5 μm之間。在一些實施例中，熱感測電路170包含一能隙溫度感測器。
在一些實施例中，第一介電層101包圍熱感測電路170之至少一部分。在一些實施例中，一第二介電層102包圍熱感測電路170之至少一部分。在一些實施例中，熱控制機構120在一俯視圖中包圍熱感測電路170及光學組件111。
在一些實施例中，熱感測電路170透過一導電結構121電連接至熱控制機構120。在一些實施例中，熱感測電路170透過一第一導電部件122及一第二導電部件123電連接至熱控制機構120。在一些實施例中，熱感測電路170透過一第一互連結構103電連接至電組件112。
圖10A及圖10B係圖9中之半導體結構800之一部分之放大透視圖。熱感測電路170控制電流流動通過熱控制機構120之電流方向，且使熱控制機構120將熱量從光學組件111傳遞至電組件112以冷卻光學組件111。因而，熱控制機構120能夠調整光學組件111及電組件112兩者之溫度。在一些實施例中，藉由控制電流方向，冷卻光學組件111。在一些實施例中，熱控制機構120能夠將熱量從電組件112傳遞至光學組件111，同時維持光學組件111之溫度或光學組件111周圍之溫度低於一預定臨限值溫度且確保對光學組件111之效能或功能不具有不利影響。因而，熱控制機構120能夠調整光學組件111及電組件112兩者之溫度。在一些實施例中，藉由控制電流方向，電組件112能夠在光學組件111之溫度受到控制時消散熱量。
在一些實施例中，參考圖10A，一電流181流動通過熱控制機構120，且熱量182從光學組件111傳遞至電組件112。在一些實施例中，電流181從第二導電部件123流動至一第一熱電部件124且從第一導電部件122流動至一第二熱電部件125，且熱量從光學組件111消散至電組件112。在一些實施例中，熱控制機構120包圍熱感測電路170及光學組件111，電流逆時針流動，且熱量從光學組件111消散至電組件112。
在一些實施例中，參考圖10B，電流181流動通過熱控制機構120，且熱量182從電組件112傳遞至光學組件111。在一些實施例中，電流181從第二導電部件123流動至第二熱電部件125且從第一導電部件122流動至第一熱電部件124，且熱量從電組件112消散。在一些實施例中，熱控制機構120包圍熱感測電路170及光學組件111，電流順時針流動，且熱量從電組件112消散至光學組件111。
圖11係根據本揭露之一些實施例之用於製造一半導體結構之一方法M10之一流程圖。如圖11中繪示，方法M10包含若干操作：(O101)形成由一第一介電層包圍之一光學組件；(O102)形成相鄰於光學組件且由第一介電層包圍之一熱控制機構；及(O103)形成放置於熱控制機構上方且電連接至熱控制機構且由第一介電層上方之一第二介電層包圍之一導電結構。熱控制機構之形成包含形成一第一導電類型之一第一熱電部件及形成一第二導電類型之一第二熱電部件，其中第一導電類型與第二導電類型相反且第一熱電部件與第二熱電部件相對地放置。
圖12至圖21係根據本揭露之一些實施例之各種製造階段期間之一半導體結構之示意性剖面圖。在一些實施例中，方法M10可用於形成如圖1中繪示之半導體結構100。
如圖12中繪示，在操作O101中，形成由一第一介電層101包圍之一光學組件111。在一些實施例中，光學組件111嵌入於第一介電層101中。在一些實施例中，第一介電層101藉由適合製造技術形成，諸如旋塗、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)或類似物。在一些實施例中，第一介電層101包括一單一層或彼此堆疊之多個層。
在一些實施例中，操作O101進一步包含調整光學組件111之一第一表面111a以與第一介電層101之一第三表面101a共面。在一些實施例中，操作O101進一步包含透過第一介電層101之第三表面101a暴露光學組件111之第一表面111a。
在一些實施例中，在操作O102中，形成相鄰於光學組件111且由第一介電層101包圍之一熱控制機構120。圖13及圖15至圖17繪示熱控制機構120之形成。在一些實施例中，熱控制機構120之形成及一第一RDL 103之形成同時或單獨地執行。
在一些實施例中，參考圖13，一第一熱電部件124及一第二熱電部件125放置於第一介電層101內。在一些實施例中，第二熱電部件125相鄰於第一熱電部件124放置。在一些實施例中，藉由在第一介電層101之開口內摻雜一第一熱電材料及不同於第一熱電材料之一第二熱電材料而形成第一熱電部件124及第二熱電部件125。在一些實施例中，第一熱電部件124及第二熱電部件125藉由電鍍操作形成。在一些實施例中，第一熱電部件124及第二熱電部件125呈如上文描述或圖1及圖2中展示之組態。在一些實施例中，第一熱電部件124及第二熱電部件125之頂表面與第一介電層101之第三表面101a實質上齊平或實質上共面。
在一些實施例中，參考圖14，一電組件112之一導電部件112a相鄰於第一熱電部件124及第二熱電部件125放置。在一些實施例中，第一熱電部件124及第二熱電部件125之形成及導電部件112a之放置同時或單獨地執行。在一些實施例中，電組件112之導電部件112a藉由光微影術、電鍍或任何其他適合操作形成。在一些實施例中，電組件112之放置包含將電組件112 (諸如一晶粒)安置於第一介電層101上方。在一些實施例中，電組件112呈如上文描述或如圖3中展示之一組態。
在一些實施例中，參考圖15，形成一第一通路130。在一些實施例中，藉由移除第一介電層101之一部分以形成一開口且接著將一導電材料放置至開口中而形成第一通路130。在一些實施例中，第一介電層101之部分之移除包含光微影術、蝕刻或任何其他適合操作。在一些實施例中，導電材料之放置包含濺射、電鍍或任何其他適合操作。在一些實施例中，第一通路130呈如上文描述或如圖1及圖3中繪示之一組態。
在一些實施例中，參考圖16，在第一介電層102上方形成一第二介電層102。在一些實施例中，第二介電層102藉由適合製造技術形成，諸如旋塗、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)或類似物。在一些實施例中，第二介電層102包括一單一層或彼此堆疊之多個層。
在一些實施例中，在第二介電層102內形成一導電結構121、一第一互連結構103。在一些實施例中，導電結構121及第一互連結構103呈如上文描述或如圖1及圖3中繪示之一組態。在一些實施例中，第二通路126a、第三通路126b及從第一介電層101突出之第一通路130之一部分由第二介電層102包圍。在一些實施例中，電組件112由第一介電層101及/或第二介電層102包圍。在一些實施例中，第一通路130、第一熱電部件124及第二熱電部件125放置於電組件112與光學組件111之間。
在一些實施例中，第一互連結構103電連接至熱控制機構120及電組件112。在一些實施例中，互連結構103之一些墊部分103b由第二介電層102暴露。
在一些實施例中，參考圖17，方法M10進一步包含形成電連接至第一通路130之一散熱器140。在一些實施例中，在光學組件111、熱控制機構120、第一通路130及電組件112下方形成散熱器140。在一些實施例中，散熱器140藉由適合製造技術形成，諸如化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)或類似物。在一些實施例中，散熱器140呈如上文描述或圖1及圖3中繪示之一組態。
在一些實施例中，參考圖18，方法M10進一步包含在第二介電層102及第一互連結構103上方形成一鈍化層104。在一些實施例中，一些墊部分103b由鈍化層104暴露。在一些實施例中，鈍化層104呈如上文描述或圖1及圖3中繪示之一組態。
在一些實施例中，參考圖19，代替形成第一通路130及散熱器140，方法M10進一步包含形成放置於熱控制機構120與光學組件111之間的一熱感測電路170。在一些實施例中，熱感測電路170呈如上文描述或圖9中繪示之一組態。
在一些實施例中，熱感測電路170透過第一互連結構103電連接至熱控制機構120及電組件112。在一些實施例中，熱感測電路170在一俯視圖中由熱控制機構120包圍。在一些實施例中，熱控制機構120之形成及熱感測電路170之形成同時或單獨地執行。
在一些實施例中，在第二介電層102及第一互連結構103上方形成鈍化層104。在一些實施例中，電連接至熱感測電路170之一些墊部分103b由鈍化層104暴露。在一些實施例中，鈍化層104呈如上文描述或圖9中繪示之一組態。
本揭露之一態樣係關於一種半導體結構。該半導體結構包含一光學組件。該半導體結構進一步包含相鄰於該光學組件且經組態以控制該光學組件之一溫度之一熱控制機構。該熱控制機構包含一導電結構、一第一熱電部件及與該第一熱電部件相對之一第二熱電部件。該第一熱電部件及該第二熱電部件電連接至該導電結構。該第一熱電部件及該第二熱電部件具有相反導電類型。該半導體結構進一步包含包圍該光學組件及該熱控制機構之一部分之一第一介電層，其中該導電結構在該第一介電層上方，且該第一熱電部件及該第二熱電部件由該第一介電層包圍。該半導體結構進一步包含延伸穿過該第一介電層且電連接至該導電結構之一第一通路。在一些實施例中，該半導體結構進一步包含電連接至該第一通路之一散熱器，其中該散熱器在該第一介電層上方。在一些實施例中，該散熱器在該第一介電層之一第一表面上方，且該導電結構在該第一介電層之與該第一表面相對之一第二表面上方。在一些實施例中，該導電結構包含一第二通路及一第三通路，其中該第二通路電連接至該第一熱電部件，且該第三通路電連接至該第二熱電部件。在一些實施例中，該半導體結構進一步包含該光學組件及該第一介電層上方之一第二介電層，其中該導電結構由該第二介電層包圍。在一些實施例中，該第一熱電部件及該第二熱電部件透過該第一通路及該導電結構電連接至該散熱器。在一些實施例中，該熱控制機構包圍該光學組件。在一些實施例中，該半導體結構進一步包含電連接至該熱控制機構之一電組件。在一些實施例中，該熱控制機構在該電組件與該光學組件之間。在一些實施例中，該半導體結構進一步包含該散熱器與該光學組件之間的一電組件。在一些實施例中，該半導體結構進一步包含一電組件，其中該散熱器在該電組件與該光學組件之間。在一些實施例中，該熱控制機構與該光學組件之間的一距離在從約0.01 μm至約1.0 μm之範圍內。
此描述之一態樣係關於一種半導體結構。該半導體結構包含一光學組件。該半導體結構進一步包含相鄰於該光學組件之一電組件。該半導體結構進一步包含該電組件與該光學組件之間的一熱控制機構。該半導體結構進一步包含該熱控制機構與該光學組件之間的一熱感測電路，其中該熱感測電路經組態以控制一電流流動通過該熱控制機構之一電流方向，該熱感測電路電連接至該熱控制機構，且該熱感測電路更靠近該光學組件而非該電組件。該半導體結構進一步包含包圍該光學組件、該電組件之至少一部分、該熱控制機構之至少一部分及該熱感測電路之至少一部分之一第一介電層。在一些實施例中，該熱控制機構包含電連接至該第一通路且在該第一介電層上方之一導電結構、一第一熱電部件及與該第一熱電部件相對之一第二熱電部件，其中該第一熱電部件及該第二熱電部件由該第一介電層包圍，電連接至該導電結構，且具有相反導電類型。在一些實施例中，該熱感測電路與該光學組件之間的一距離在從約0.01 μm至約1.0 μm之範圍內。
此描述之一態樣係關於一種製造一半導體結構之方法。該方法包含形成包圍一光學組件之一第一介電層。該方法進一步包含形成相鄰於該光學組件且至少部分由該第一介電層包圍之一熱控制機構。形成該熱控制機構包含：形成具有一第一導電類型之一第一熱電部件；形成具有與該第一導電類型相反之一第二導電類型之一第二熱電部件，其中該第二熱電部件與該第一熱電部件相對；及將一導電結構形成於該熱控制機構上方且電連接至該熱控制機構。該方法進一步包含將一第二介電層形成於該第一介電層上方且包圍該導電結構。在一些實施例中，該導電結構之形成包含：形成延伸於該第一熱電部件與該第二熱電部件之間的一第一導電部件，其中該第一導電部件由該第二介電層包圍；及形成延伸於該第一熱電部件與該第二熱電部件之間且相鄰於該第一導電部件之一第二導電部件，其中該第二導電部件由該第二介電層包圍。在一些實施例中，該第一熱電部件及該第二熱電部件之各者藉由電鍍形成。在一些實施例中，該方法進一步包含形成延伸穿過該第一介電層且電連接至該熱控制機構之一通路；及形成電連接至該通路之一散熱器。在一些實施例中，該方法進一步包含相鄰於該熱控制機構放置一電組件，其中該電組件由該第一介電層或該第二介電層包圍，且該熱控制機構在該電組件與該光學組件之間；及在該熱控制機構與該光學組件之間形成一熱感測電路。
前文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作為設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應認知，此等等效構造不脫離本揭露之精神及範疇，且其等可在不脫離本揭露之精神及範疇的情況下在本文中進行各種改變、替換及更改。
100:半導體結構 101:第一介電層 101a:第三表面 101b:第四表面 102:第二介電層 103:第一互連結構 103a:通路部分 103b:墊部分 104:鈍化層 106:重佈層(RDL) 106a:第四介電層 106b:第二互連結構 107:凸塊墊 108:第一導電凸塊 109:第三導電凸塊 111:光學組件 111a:第一表面 111b:第二表面 112:電組件 112a:導電部件 113:晶粒 113a:第五表面 113b:第六表面 113c:第二墊 114:第二導電凸塊 115:第四導電凸塊 120:熱控制機構 121:導電結構 122:第一導電部件 123:第二導電部件 124:第一熱電部件 125:第二熱電部件 126a:第二通路 126b:第三通路 130:第一通路 131:第五通路 140:散熱器 150:第四通路 151:第一部分 152:第二部分 160:模製件 162:部分 170:熱感測電路 181:電流 182:熱量 200:半導體結構 210:光學部分 220:電部分 300:半導體結構 400:半導體結構 500:半導體結構 600:半導體結構 700:半導體結構 800:半導體結構 M10:方法 O101:操作 O102:操作 O103:操作 T1:第一厚度 T2:第二厚度 T3:第三厚度 T4:第四厚度 D1:距離 D2:第二距離 D3:第三距離 L:長度 W1:寬度 W2:寬度
當結合隨附圖式閱讀時自下列實施方式更好理解本揭露之態樣。應注意，根據行業中之標準實踐，各種構件不按比例繪製。事實上，為清晰論述，各種構件之尺寸可任意增大或減小。
圖1係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖2係圖1中之半導體結構之一部分之一放大俯視圖。
圖3係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖4係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖5係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖6係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖7係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖8係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖9係根據本揭露之一些實施例之一半導體結構之一剖面圖。
圖10A及圖10B係圖9中之半導體結構之一部分之放大透視圖。
圖11係根據本揭露之一些實施例之製造一半導體結構之一方法之一流程圖。
圖12至圖19係根據本揭露之一些實施例之各種製造階段期間之一半導體結構之剖面圖。
100:半導體結構
101:第一介電層
101a:第三表面
101b:第四表面
102:第二介電層
103:第一互連結構
103a:通路部分
103b:墊部分
104:鈍化層
111:光學組件
111a:第一表面
111b:第二表面
120:熱控制機構
121:導電結構
122:第一導電部件
123:第二導電部件
124:第一熱電部件
125:第二熱電部件
126a:第二通路
126b:第三通路
130:第一通路
140:散熱器
150:第四通路
T1:第一厚度
T2:第二厚度
T3:第三厚度
T4:第四厚度
D1:距離
W1:寬度
W2:寬度

Claims (20)

  1. 一種半導體結構，其包括： 一光學組件； 一熱控制機構，其相鄰於該光學組件且經組態以控制該光學組件之一溫度，其中 該熱控制機構包含一導電結構、一第一熱電部件及與該第一熱電部件相對之一第二熱電部件， 該第一熱電部件及該第二熱電部件電連接至該導電結構，且 該第一熱電部件及該第二熱電部件具有相反導電類型； 一第一介電層，其包圍該光學組件及該熱控制機構之一部分，其中該導電結構在該第一介電層上方，且該第一熱電部件及該第二熱電部件由該第一介電層包圍；及 一第一通路，其延伸穿過該第一介電層且電連接至該導電結構。
  2. 如請求項1之半導體結構，其進一步包括： 一散熱器，其電連接至該第一通路，其中該散熱器在該第一介電層上方。
  3. 如請求項2之半導體結構，其中該散熱器在該第一介電層之一第一表面上方，且該導電結構在該第一介電層之與該第一表面相對之一第二表面上方。
  4. 如請求項1之半導體結構，其中該導電結構包含一第二通路及一第三通路，其中該第二通路電連接至該第一熱電部件，且該第三通路電連接至該第二熱電部件。
  5. 如請求項1之半導體結構，其進一步包括： 一第二介電層，其在該光學組件及該第一介電層上方， 其中該導電結構由該第二介電層包圍。
  6. 如請求項2之半導體結構，其中該第一熱電部件及該第二熱電部件透過該第一通路及該導電結構電連接至該散熱器。
  7. 如請求項1之半導體結構，其中該熱控制機構包圍該光學組件。
  8. 如請求項1之半導體結構，其進一步包括： 一電組件，其電連接至該熱控制機構。
  9. 如請求項8之半導體結構，其中該熱控制機構在該電組件與該光學組件之間。
  10. 如請求項2之半導體結構，其進一步包括： 一電組件，其在該散熱器與該光學組件之間。
  11. 如請求項2之半導體結構，其進一步包括： 一電組件，其中該散熱器在該電組件與該光學組件之間。
  12. 如請求項1之半導體結構，其中該熱控制機構與該光學組件之間的一距離在從約0.01 μm至約1.0 μm之範圍內。
  13. 一種半導體結構，其包括： 一光學組件； 一電組件，其相鄰於該光學組件； 一熱控制機構，其在該電組件與該光學組件之間； 一熱感測電路，其在該熱控制機構與該光學組件之間，其中該熱感測電路經組態以控制一電流流動通過該熱控制機構之一電流方向，該熱感測電路電連接至該熱控制機構，且該熱感測電路更靠近該光學組件而非該電組件；及 一第一介電層，其包圍該光學組件、該電組件之至少一部分、該熱控制機構之至少一部分及該熱感測電路之至少一部分。
  14. 如請求項13之半導體結構，其中該熱控制機構包括： 一導電結構，其電連接至該第一通路且在該第一介電層上方， 一第一熱電部件，及 一第二熱電部件，其與該第一熱電部件相對，其中該第一熱電部件及該第二熱電部件由該第一介電層包圍，電連接至該導電結構，且具有相反導電類型。
  15. 如請求項13之半導體結構，其中該熱感測電路與該光學組件之間的一距離在從約0.01 μm至約1.0 μm之範圍內。
  16. 一種製造一半導體結構之方法，其包括： 形成包圍一光學組件之一第一介電層； 形成相鄰於該光學組件且至少部分由該第一介電層包圍之一熱控制機構，其中形成該熱控制機構包括： 形成具有一第一導電類型之一第一熱電部件， 形成具有與該第一導電類型相反之一第二導電類型之一第二熱電部件，其中該第二熱電部件與該第一熱電部件相對；及 將一導電結構形成於該熱控制機構上方且電連接至該熱控制機構；及 將一第二介電層形成於該第一介電層上方且包圍該導電結構。
  17. 如請求項16之方法，其中該導電結構之該形成包含： 形成延伸於該第一熱電部件與該第二熱電部件之間的一第一導電部件，其中該第一導電部件由該第二介電層包圍；及 形成延伸於該第一熱電部件與該第二熱電部件之間且相鄰於該第一導電部件之一第二導電部件，其中該第二導電部件由該第二介電層包圍。
  18. 如請求項16之方法，其中該第一熱電部件及該第二熱電部件之各者藉由電鍍形成。
  19. 如請求項16之方法，其進一步包括： 形成延伸穿過該第一介電層且電連接至該熱控制機構之一通路；及 形成電連接至該通路之一散熱器。
  20. 如請求項16之方法，其進一步包括： 相鄰於該熱控制機構放置一電組件，其中該電組件由該第一介電層或該第二介電層包圍，且該熱控制機構在該電組件與該光學組件之間；及 在該熱控制機構與該光學組件之間形成一熱感測電路。
TW110121259A 2021-01-29 2021-06-10 半導體結構及其製造方法 TWI767751B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163143524P 2021-01-29 2021-01-29
US63/143,524 2021-01-29
US17/237,607 US12029123B2 (en) 2021-01-29 2021-04-22 Semiconductor structure and method of manufacturing a semiconductor structure
US17/237,607 2021-04-22

Publications (2)

Publication Number Publication Date
TWI767751B TWI767751B (zh) 2022-06-11
TW202230656A true TW202230656A (zh) 2022-08-01

Family

ID=82527265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121259A TWI767751B (zh) 2021-01-29 2021-06-10 半導體結構及其製造方法

Country Status (3)

Country Link
US (2) US12029123B2 (zh)
CN (1) CN114824051A (zh)
TW (1) TWI767751B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976660B (zh) * 2024-03-27 2024-06-21 湖北江城实验室 一种半导体结构及其热测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7523617B2 (en) 2004-10-22 2009-04-28 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics
EP2370755A2 (en) 2008-12-11 2011-10-05 Lamos Inc. Thermo-electric structure
KR101928005B1 (ko) 2011-12-01 2019-03-13 삼성전자주식회사 열전 냉각 패키지 및 이의 열관리 방법
US9625186B2 (en) 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
US9291776B2 (en) * 2013-11-27 2016-03-22 Huawei Technologies Co., Ltd. Apparatus and method for differential thermal optical switch control

Also Published As

Publication number Publication date
TWI767751B (zh) 2022-06-11
CN114824051A (zh) 2022-07-29
US20230389428A1 (en) 2023-11-30
US20220246818A1 (en) 2022-08-04
US12029123B2 (en) 2024-07-02

Similar Documents

Publication Publication Date Title
US11380598B2 (en) Integrated circuit package and method of forming same
KR102366537B1 (ko) 반도체 상호접속 구조물 및 방법
TWI720094B (zh) 整合式扇出型堆疊式封裝及其形成方法
US20200043892A1 (en) Chip Packages and Methods of Manufacture Thereof
US10134702B2 (en) Semiconductor chip, semiconductor package including the same, and method of manufacturing semiconductor chip
US8319331B2 (en) Semiconductor device
US20160351472A1 (en) Integrated circuit device and method of manufacturing the same
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
TW202109804A (zh) 接合結構及其形成方法
TWI727523B (zh) 封裝結構及其製造方法
JP5808345B2 (ja) 熱管理のための微細加工されたピラーフィン
US20230389428A1 (en) Method of manufacturing semiconductor structure
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
US20230005835A1 (en) Semiconductor package
US10867892B1 (en) Semiconductor structure and manufacturing method thereof
US20220246578A1 (en) Memory device and manufacturing method thereof
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same
US20240321792A1 (en) Semiconductor package
US11756869B2 (en) Semiconductor package having UBM pad with gap separating central portion from peripheral portion
US20240234276A9 (en) Fan-out semiconductor package and method of manufacturing the fan-out semiconductor package
US20240021515A1 (en) Semiconductor structure and method of manufacturing thereof
US20090160066A1 (en) Semiconductor element, semiconductor device, and fabrication method thereof