TW202229157A - 帶有拓樸結構的致動層圖案化 - Google Patents

帶有拓樸結構的致動層圖案化 Download PDF

Info

Publication number
TW202229157A
TW202229157A TW110130512A TW110130512A TW202229157A TW 202229157 A TW202229157 A TW 202229157A TW 110130512 A TW110130512 A TW 110130512A TW 110130512 A TW110130512 A TW 110130512A TW 202229157 A TW202229157 A TW 202229157A
Authority
TW
Taiwan
Prior art keywords
layer
hard mask
wafer
device wafer
mems
Prior art date
Application number
TW110130512A
Other languages
English (en)
Inventor
李大成
艾倫 庫士柏森
Original Assignee
美商伊凡聖斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商伊凡聖斯股份有限公司 filed Critical 美商伊凡聖斯股份有限公司
Publication of TW202229157A publication Critical patent/TW202229157A/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

一種方法包含，熔化接合處理晶圓到裝置晶圓的第一側。此方法進一步包含，沉積硬遮罩在裝置晶圓的第二側上，其中第二側是平面的。蝕刻停止層沉積在硬遮罩和裝置晶圓的第二側的暴露部分之上。介電層形成在蝕刻停止層之上。在介電層內形成通孔。通孔填充有導電材料。共晶接合層形成在導電材料之上。介電層的未被共晶接合層覆蓋的部分被蝕刻以暴露蝕刻停止層。蝕刻停止層的暴露部分被蝕刻。微機電系統(MEMS)裝置圖案蝕刻到裝置晶圓中。

Description

帶有拓樸結構的致動層圖案化
本發明涉及半導體裝置。 [相關申請案的對照參考]
本申請請求於2020年10月6日提交的美國臨時專利申請第63/198,251號標題為「帶有拓樸結構的致動層圖案化」的權益。
MEMS(微機電系統)是一類使用類似半導體的製程製造並具有機械特性的裝置。舉例而言，MEMS裝置可以包含移動或變形的能力。在許多情況下，但並非總是如此，MEMS與電信號相互作用。MEMS裝置可以指被實現為微機電系統的半導體裝置。MEMS裝置包含機械元件並且可以選擇地包含電子元件(例如用於感測的電子元件)。MEMS裝置包含但不限於例如陀螺儀、加速計、磁力計、壓力感測器等。隨著技術的進步，需要減小MEMS裝置的尺寸，從而導致晶粒尺寸減小。
本文提供一種方法，包含將處理晶圓熔化接合到裝置晶圓的第一側。本方法進一步包含，沉積硬遮罩在裝置晶圓的第二側上，其中第二側是平面的。蝕刻停止層沉積在硬遮罩和裝置晶圓的第二側的暴露部分之上。介電層形成在蝕刻停止層之上。通孔形成在介電層內。該通孔填充有導電材料。共晶接合層形成在導電材料之上。介電層的未被共晶接合層覆蓋的部分被蝕刻以暴露蝕刻停止層。蝕刻停止層的暴露部分被蝕刻。微機電系統(MEMS)裝置圖案被蝕刻到裝置晶圓中。
本文提供另一種方法，包含將處理晶圓熔化接合到裝置晶圓的第一側。硬遮罩被沉積在裝置晶圓的第二側上，其中第二側是平面的。蝕刻停止層被沉積在硬遮罩和裝置晶圓的第二側的暴露部分之上。通孔形成在介電層內。該通孔填充有導電材料。共晶接合層形成在導電材料之上。介電層的未被共晶接合層覆蓋的部分被蝕刻以暴露蝕刻停止層。微機電系統(MEMS)裝置圖案被蝕刻到裝置晶圓中。
本文提供一種裝置，包含處理晶圓和具有與第二側相對的第一側的裝置晶圓，其中裝置晶圓的第一側熔化接合到處理晶圓。裝置晶圓的第二側具有第一部分和第二部分，其中該第二部分包括介電層，該介電層包含形成在其中的通孔，以及 其中該通孔填充有導電材料，以及 其中該裝置晶圓的第二側的第二部分還包含形成在介電層上並且進一步形成在通孔和導電材料上的共晶接合層。
藉由閱讀以下詳細描述，這些和其他特徵和優點將變得顯而易見。
在更詳細地描述各種實施例之前，應當理解這些實施例不是限制性的，因為這些實施例中的元件可以變化。同樣應當理解，本文描述及/或描繪的特定實施例具有可以容易地與特定實施例分離並且可選地與若干其他實施例中的任一個組合或替代本文描述的若干其他實施例中的任一個中的元件的元件。
還應當理解，本文使用的術語是為了描述某些概念，而不是為了限制。除非另有定義，否則本文使用的所有技術及科學術語具有與實施例所屬領域中通常理解的相同的含義。
除非另有說明，序數(例如，第一、第二、第三等)用於區分或識別一組元件或步驟中的不同元件或步驟，並且不對所屬實施例中的元件或步驟提供順序或數字限制。舉例而言，「第一」、「第二」及「第三」元件或步驟不必一定按該順序出現，並且其實施例不限於三個元件或步驟。還應當理解的是，除非另有說明，任何標籤如「左」、「右」、「前」、「後」、「頂」、「中」、「底」、「旁邊」、「向前」、「反向」、「上覆」、「底層」、「向上」、「向下」或其他類似術語，例如「上部」、「下部」、「上方」、「之下」、「下方」、「之間」、「之上」、「垂直」、「水平」、「近端」、「遠端」等是為了方便而使用的，並不意味著例如任何特定的固定位置、定向或方向。相反的，此類標籤用於反映例如相對位置、定向或方向。還應當理解，「一」、「一個」及「該」的單數形式包含複數形式，除非上下文另有明確指定。
諸如「之上」、「上覆」、「上方」等的術語被理解為指可能直接接觸或可能具有介於其間的其他元件的元件。舉例而言，兩層可以重疊接觸，其中一層在另一層之上並且兩層物理接觸。在另一範例中，兩層可以由一或多個層分開，其中第一層在第二層之上並且一或多個中間層在第一層與第二層之間，使得第一層和第二層不物理接觸。
MEMS感測器中支座的存在會導致光阻厚度不均勻，從而導致微影變異。以前的解決方案側重於增加支座和關鍵MEMS特徵之間的距離，但是這些解決方案增加了晶粒尺寸。其他解決方案專注於降低支座高度，然而這些解決方案在接合對上使用更大的支座，進而增加相應互補金屬氧化物半導體(CMOS)晶圓的製程複雜度。在其他解決方案中，在製造期間使用塗覆在MEMS表面上的硬遮罩，以減少導電支座與關鍵MEMS特徵之間的距離。硬遮罩用於建立平面拓樸結構，以減少或防止光阻在支座周圍堆積。導電支座(例如多晶矽)需要厚的支座層的沉積和摻雜。另一種方法是使用非導電支座(例如氧化物)但尚未在其中形成通孔以提供所需的電性連接。與導電層相比，就可製造性而言，期望使用非導電層以形成厚的支座層。
參考圖1，顯示根據本實施例的一態樣的處於製造早期階段的MEMS晶圓。在一些實施例中，熔化接合氧化物102將處理矽晶圓104熔化接合到裝置矽晶圓110的第一側(也可以稱為致動層)。裝置矽晶圓110的第二側是平面的並且與第一側相對。在一些實施例中，粗糙的多晶矽層112沉積在裝置矽晶圓110的第二側上。在一些實施例中，粗糙的多晶矽層112直接沉積在裝置矽晶圓110的第二側上。應當理解，粗糙的多晶矽層112是可選的並且其提高靜摩擦。在其他實施例中，可以沒有粗糙的多晶矽層112。可以理解，粗糙的多晶矽層112可以用不同的材料代替以提高靜摩擦。在其他實施例中，在粗糙的多晶矽上增加部分蝕刻步驟以增加粗糙度。可以理解，此步驟是可選的，其進一步提高靜摩擦。在其他實施例中，裝置矽被圖案化以在粗糙的多晶矽沉積之前提供宏觀拓樸結構(例如凹坑)。可以理解，此步驟是可選的，其進一步提高靜摩擦。
圖2顯示根據本實施例的一態樣在硬遮罩沉積之後的MEMS晶圓。硬遮罩114沉積在裝置矽晶圓110的第二側上。在多種實施例中，硬遮罩114包含氧化物並且是與裝置矽晶圓110不同的材料。在一些實施例中，硬遮罩114直接沉積在覆蓋裝置矽晶圓110的第二側的粗糙的多晶矽層112上。
圖3顯示根據本實施例的一態樣在圖案化硬遮罩之後的MEMS晶圓。蝕刻硬遮罩114以形成對應於MEMS裝置圖案的圖案化的硬遮罩115。硬遮罩114的蝕刻蝕刻硬遮罩114的完整厚度，從而暴露粗糙的多晶矽層112的部分。
圖4顯示根據本實施例的一態樣在蝕刻停止層沉積之後的MEMS晶圓。蝕刻停止層116沉積在圖案化的硬遮罩115和粗糙的多晶矽層112的暴露部分之上。應當理解，可以藉由將不同材料用於硬遮罩114層及在後續階段形成的支座(如在其他實施例中討論的)來省略蝕刻停止層116的使用。應當理解，蝕刻停止層116可以包含氮化物、氮氧化物或多晶矽。
圖5顯示根據本實施例的一態樣在蝕刻停止層之上形成介電層之後的MEMS晶圓。電介質118沉積在蝕刻停止層116之上。電介質118用於形成支座(稍後討論)。電介質118可以包含與硬遮罩114相似的材料。應當理解，如上所述，如果硬遮罩114和電介質118由不同材料形成(在本案後面的實施例中描述)，則可以省略蝕刻停止層116。應當理解，可以使用電漿增強化學氣相沉積(PECVD)-氧化物來沉積電介質118以形成支座。在一些實施例中，電介質118可選地藉由化學機械研磨製程被平坦化。在其他實施例中，在沉積電介質118之前可選地增加藉由化學機械研磨製程的額外的電介質沉積和平坦化。與在沉積電介質118之後增加化學機械研磨製程相比，優點是更好地控制電介質118的厚度。
圖6顯示根據本實施例的一態樣在介電層之上沉積光阻之後的MEMS晶圓。光阻119沉積在電介質118之上並被圖案化。
圖7顯示根據本實施例的一態樣在其中形成通孔之後的MEMS晶圓。電介質118的暴露部分(未被光阻119覆蓋)對應於將要形成的通孔。如此一來，例如藉由微影蝕刻，穿過電介質118的暴露部分形成通孔120。在一些實施例中，通孔120延伸穿過蝕刻停止層116。在一些實施例中，通孔120進一步延伸穿過粗糙的多晶矽層112的一部分。應當理解，在一些實施例中，通孔120可以延伸到達裝置矽晶圓110的第二側的頂表面。
圖8顯示根據本實施例的一態樣在移除光阻之後的MEMS晶圓。在形成通孔120之後，移除光阻119。
圖9顯示根據本實施例的一態樣在填充通孔之後的MEMS晶圓。通孔120填充有通孔填充物122，例如，諸如鎢、銅、多晶矽、氮化鈦等的導電材料，以提供一旦彼此共晶接合的MEMS和CMOS之間的電性連接。
圖10顯示根據本實施例的一態樣在形成共晶接合層之後的MEMS晶圓。可以在介電層118和填充有通孔填充物122的通孔120的部分之上沉積共晶接合層124，例如鍺、鋁等。在一些實施例中，共晶接合層124透過濺射製程形成。
圖11顯示根據本實施例的一態樣在共晶接合層之上形成光阻層之後的MEMS晶圓。光阻123被沉積/圖案化以覆蓋對應於支座的共晶接合層124的部分。在此實施例中，光阻123覆蓋通孔120、通孔填充物122和靠近並圍繞通孔120的電介質118的部分。光阻123層保護位於下方的共晶接合層124。
圖12顯示根據本實施例的一態樣在暴露蝕刻停止層的蝕刻製程之後的MEMS晶圓。共晶接合層124的暴露部分和其下方的介電層118被蝕刻以暴露下方的蝕刻停止層116。在一些實施例中，被光阻123覆蓋的共晶接合層124維持在原位，而暴露的介電層118(未被光阻123覆蓋)則被蝕刻及移除。
圖13顯示根據本實施例的一態樣在移除蝕刻停止層之後的MEMS晶圓。移除暴露的蝕刻停止層116以暴露下方的圖案化的硬遮罩115以及粗糙的多晶矽層112的暴露部分。
圖14顯示根據本實施例的一態樣在蝕刻MEMS裝置圖案之後的MEMS晶圓。蝕刻對應於未被圖案化的硬遮罩115層覆蓋的裝置矽晶圓110及/或粗糙的多晶矽層112的MEMS裝置圖案。即，蝕刻粗糙的多晶矽層112及/或裝置矽晶圓110的暴露部分以形成MEMS裝置圖案。
圖15顯示根據本實施例的一態樣在移除圖案化的硬遮罩之後的MEMS晶圓。在形成MEMS裝置圖案之後移除暴露的圖案化的硬遮罩115。在進一步的步驟(未示出)中，裝置矽晶圓110的支座(共晶接合層124和下方層所在的位置)藉由共晶接合被共晶接合到CMOS晶圓。在各種實施例中，支座上的共晶接合金屬124(例如鍺)可以與CMOS晶圓上的另一種共晶接合金屬(例如鋁)形成共晶接合。
圖16顯示根據本實施例的一態樣的於製造早期階段的MEMS晶圓。在一些實施例中，熔化接合氧化物102將處理矽晶圓104熔化接合到裝置矽晶圓210的第一側(也可以稱為致動層)。裝置矽晶圓210的第二側是平面的並且與第一側相對。
圖17顯示根據本實施例的一態樣在硬遮罩沉積之後的MEMS晶圓。硬遮罩214沉積在裝置矽晶圓210的第二側上。在各種實施例中，硬遮罩214包含氧化物並且是與裝置矽晶圓210不同的材料。在一些實施例中，硬遮罩214直接沉積在裝置矽晶圓210的第二側上。
圖18顯示根據本實施例的一態樣在圖案化硬遮罩之後的MEMS晶圓。蝕刻硬遮罩214以形成對應於MEMS裝置圖案的圖案化的硬遮罩215。硬遮罩214的蝕刻蝕刻硬遮罩214的完整厚度，從而暴露裝置矽晶圓210的部分。
圖19顯示根據本實施例的一態樣在蝕刻停止層沉積之後的MEMS晶圓。蝕刻停止層216沉積在圖案化的硬遮罩215和裝置矽晶圓210的暴露部分之上。應當理解，可以藉由將不同材料用於硬遮罩214層及在後續階段形成的支座(如在其他實施例中討論的)來省略蝕刻停止層216的使用。應當理解，蝕刻停止層216可以包含氮化物、氮氧化物或多晶矽。
圖20顯示根據本實施例的一態樣在蝕刻停止層之上形成介電層之後的MEMS晶圓。電介質218沉積在蝕刻停止層216之上。電介質218用於形成支座(稍後討論)。電介質218可以包含與硬遮罩214相似的材料。應當理解，如上所述，如果硬遮罩214和電介質218由不同材料形成(在本案後面的實施例中描述)，則可以省略蝕刻停止層216。應當理解，可以使用電漿增強化學氣相沉積(PECVD)-氧化物來沉積電介質218以形成支座。在一些實施例中，電介質218可選地藉由化學機械研磨製程被平坦化。
圖21顯示根據本實施例的一態樣在介電層之上沉積光阻之後的MEMS晶圓。光阻219沉積在電介質218之上並被圖案化。
圖22顯示根據本實施例的一態樣在其中形成通孔之後的MEMS晶圓。電介質218的暴露部分(未被光阻219覆蓋)對應於將要形成的通孔。如此一來，例如藉由微影蝕刻，穿過電介質218的暴露部分形成通孔220。在一些實施例中，通孔220延伸穿過蝕刻停止層216。在一些實施例中，通孔220進一步延伸穿過裝置矽晶圓210的第二側的頂表面的部分。
圖23顯示根據本實施例的一態樣在移除光阻之後的MEMS晶圓。在形成通孔220之後，移除光阻219。
圖24顯示根據本實施例的一態樣在填充通孔之後的MEMS晶圓。通孔220填充有通孔填充物222，例如，諸如鎢、銅、多晶矽、氮化鈦等的導電材料，以提供一旦彼此共晶接合的MEMS和CMOS之間的電性連接。
圖25顯示根據本實施例的一態樣在形成共晶接合層之後的MEMS晶圓。可以在介電層218和填充有通孔填充物222的通孔220的部分之上沉積共晶接合層224，例如鍺、鋁等。在一些實施例中，共晶接合層224透過濺射製程形成。
圖26顯示根據本實施例的一態樣在共晶接合層之上形成光阻層之後的MEMS晶圓。光阻223被沉積/圖案化以覆蓋對應於支座的共晶接合層224的部分。在此實施例中，光阻223覆蓋通孔220、通孔填充物222和靠近並圍繞通孔220的電介質218的部分。光阻223層保護位於下方的共晶接合層224。
圖27顯示根據本實施例的一態樣在暴露蝕刻停止層的蝕刻製程之後的MEMS晶圓。共晶接合層224的暴露部分和其下方的介電層218被蝕刻以暴露下方的蝕刻停止層216。在一些實施例中，被光阻223覆蓋的共晶接合層224維持在原位，而暴露的介電層218(未被光阻223覆蓋)則被蝕刻及移除。
圖28顯示根據本實施例的一態樣在移除蝕刻停止層之後的MEMS晶圓。移除暴露的蝕刻停止層216以暴露下方的圖案化的硬遮罩215以及裝置矽晶圓210的暴露部分。
圖29顯示根據本實施例的一態樣在蝕刻MEMS裝置圖案之後的MEMS晶圓。蝕刻對應於未被圖案化的硬遮罩215層覆蓋的裝置矽晶圓210的MEMS裝置圖案。即，蝕刻裝置矽晶圓210的暴露部分以形成MEMS裝置圖案。
圖30顯示根據本實施例的一態樣在移除圖案化的硬遮罩之後的MEMS晶圓。在形成MEMS裝置圖案之後移除暴露的圖案化的硬遮罩215。在進一步的步驟(未示出)中，裝置矽晶圓210的支座(共晶接合層224和下方層所在的位置)藉由共晶接合被共晶接合到CMOS晶圓。在各種實施例中，支座上的共晶接合金屬224(例如鍺)可以與CMOS晶圓上的另一種共晶接合金屬(例如鋁)形成共晶接合。
圖31顯示根據本實施例的一態樣的於製造早期階段的MEMS晶圓。在一些實施例中，熔化接合氧化物102將處理矽晶圓104熔化接合到裝置矽晶圓310的第一側(也可以稱為致動層)。裝置矽晶圓310的第二側是平面的並且與第一側相對。在一些實施例中，粗糙的多晶矽層312沉積在裝置矽晶圓310的第二側上。在一些實施例中，粗糙的多晶矽層312直接沉積在裝置矽晶圓310的第二側上。應當理解，粗糙的多晶矽層312是可選的並且其提高靜摩擦。在其他實施例中，可以沒有粗糙的多晶矽層312。可以理解，粗糙的多晶矽層312可以用不同的材料代替以提高靜摩擦。
圖32顯示根據本實施例的一態樣在硬遮罩沉積之後的MEMS晶圓。硬遮罩314沉積在裝置矽晶圓310的第二側上。在各種實施例中，硬遮罩314包含氧化物並且是與裝置矽晶圓110不同的材料。在一些實施例中，硬遮罩314直接沉積在覆蓋裝置矽晶圓310的第二側的粗糙的多晶矽層312上。
圖33顯示根據本實施例的一態樣在圖案化硬遮罩之後的MEMS晶圓。蝕刻硬遮罩314以形成對應於MEMS裝置圖案的圖案化的硬遮罩315。硬遮罩314的蝕刻蝕刻硬遮罩314的完整厚度，從而暴露粗糙的多晶矽層312的部分。
圖34顯示根據本實施例的一態樣在圖案化的硬遮罩之上形成介電層之後的MEMS晶圓。電介質318沉積在圖案化的硬遮罩315和粗糙的多晶矽層312的暴露部分之上。電介質318用於形成支座(稍後討論)。與之前的實施例不同，電介質318可以包含與硬遮罩314不同的材料，因而不需要使用蝕刻停止層。應當理解，可以使用電漿增強化學氣相沉積(PECVD)-氧化物來沉積電介質318以形成支座。在一些實施例中，電介質318可選地藉由化學機械研磨製程被平坦化。
圖35顯示根據本實施例的一態樣在介電層之上沉積光阻之後的MEMS晶圓。光阻319沉積在電介質318之上並被圖案化。
圖36顯示根據本實施例的一態樣在其中形成通孔之後的MEMS晶圓。電介質318的暴露部分(未被光阻319覆蓋)對應於將要形成的通孔。如此一來，例如藉由微影蝕刻，穿過電介質318的暴露部分形成通孔320。在一些實施例中，通孔320延伸穿過圖案化的硬遮罩315。在一些實施例中，通孔320進一步延伸穿過粗糙的多晶矽層312的一部分。應當理解，在一些實施例中，通孔320可以延伸到達裝置矽晶圓310的第二側的頂表面。
圖37顯示根據本實施例的一態樣在移除光阻之後的MEMS晶圓。在形成通孔320之後，移除光阻319。
圖38顯示根據本實施例的一態樣在填充通孔之後的MEMS晶圓。通孔320填充有通孔填充物322，例如，諸如鎢、銅、多晶矽、氮化鈦等的導電材料，以提供一旦彼此共晶接合的MEMS與CMOS之間的電性連接。
圖39顯示根據本實施例的一態樣在形成共晶接合層之後的MEMS晶圓。可以在介電層318和填充有通孔填充物322的通孔320的部分之上沉積共晶接合層324，例如鍺、鋁等。在一些實施例中，共晶接合層324透過濺射製程形成。
圖40顯示根據本實施例的一態樣在共晶接合層之上形成光阻層之後的MEMS晶圓。光阻323被沉積/圖案化以覆蓋對應於支座的共晶接合層324的部分。在此實施例中，光阻323覆蓋通孔320、通孔填充物322和靠近並圍繞通孔320的電介質318的部分。光阻323層保護位於下方的共晶接合層324。
圖41顯示根據本實施例的一態樣在暴露圖案化的硬遮罩的蝕刻製程之後的MEMS晶圓。共晶接合層324的暴露部分和其下方的介電層318被蝕刻以暴露下方的圖案化的硬遮罩315。在一些實施例中，被光阻323覆蓋的共晶接合層324維持在原位，而暴露的介電層318(未被光阻323覆蓋)則被蝕刻及移除。
圖42顯示根據本實施例的一態樣在蝕刻MEMS裝置圖案之後的MEMS晶圓。蝕刻對應於未被圖案化的硬遮罩315層覆蓋的裝置矽晶圓310及/或粗糙的多晶矽層312的MEMS裝置圖案。即，蝕刻粗糙的多晶矽層312及/或裝置矽晶圓310的暴露部分以形成MEMS裝置圖案。
圖43顯示根據本實施例的一態樣在移除圖案化的硬遮罩之後的MEMS晶圓。在形成MEMS裝置圖案之後移除暴露的圖案化的硬遮罩315。在進一步的步驟(未示出)中，裝置矽晶圓310的支座(共晶接合層324和下方層所在的位置)藉由共晶接合被共晶接合到CMOS晶圓。在各種實施例中，支座上的共晶接合金屬324(例如鍺)可以與CMOS晶圓上的另一種共晶接合金屬(例如鋁)形成共晶接合。
圖44顯示根據本實施例的一態樣的帶有拓樸結構的致動層圖案化的示例性流程圖。流程圖對應於以上所述的圖1至30。在步驟4402，處理晶圓被熔化接合到裝置晶圓的第一側。在可選的步驟4404，粗糙的多晶矽層直接沉積在裝置晶圓的第二側上。在步驟4406，硬遮罩沉積在裝置晶圓的第二側上。在步驟4408，硬遮罩被圖案化以在裝置晶圓的第二側上形成暴露部分。在步驟4410，蝕刻停止層沉積在硬遮罩和裝置晶圓的第二側的暴露部分之上。在步驟4412，介電層形成在蝕刻停止層之上。在步驟4414，在介電層內形成通孔。在步驟4416，通孔填充有導電材料。在步驟4418，共晶接合層形成在導電材料之上。應當理解，在一些實施例中，共晶接合層沉積在介電層和通孔之上，並且隨後被圖案化和蝕刻。在步驟4420，蝕刻介電層的未被共晶接合層覆蓋的部分以暴露蝕刻停止層。在步驟4422，蝕刻/移除蝕刻停止層的暴露部分。在步驟4424，MEMS裝置圖案被蝕刻到裝置晶圓中。在一些實施例中，移除剩餘的暴露的硬遮罩。
圖45顯示根據本實施例的一態樣的帶有拓樸結構的致動層圖案化的另一示例性流程圖。流程圖對應於以上所述的圖31至43。在步驟4502，處理晶圓被熔化接合到裝置晶圓的第一側。在可選的步驟4504，粗糙的多晶矽層直接沉積在裝置晶圓的第二側上。在步驟4506，硬遮罩沉積在裝置晶圓的第二側上。在步驟4508，硬遮罩被圖案化以在裝置晶圓的第二側上形成暴露部分。在步驟4510，介電層形成在硬遮罩和裝置晶圓的暴露部分及/或粗糙的多晶矽層之上。在步驟4512，在介電層內形成通孔。在步驟4514，通孔填充有導電材料。在步驟4516，共晶接合層形成在導電材料之上。應當理解，在一些實施例中，共晶接合層沉積在介電層和通孔之上，並且隨後被圖案化和蝕刻。在步驟4518，蝕刻介電層的未被共晶接合層覆蓋的部分以暴露硬遮罩層。在步驟4520，蝕刻裝置矽晶圓的暴露部分以形成MEMS裝置圖案。在步驟4522，蝕刻/移除硬遮罩的暴露部分。
雖然已經藉由特定範例描述及/或說明實施例，並且雖然已經相當詳細地描述這些實施例及/或範例，但申請人的意圖不是限制或以任何方式限制本實施例的範疇到如此的細節。實施例的額外變化及/或修改可以容易地出現，以其更廣泛的態樣，並且實施例可以包含這些變化及/或修改。因此，在不脫離本文描述的概念的範圍的情況下，可以對前述實施例及/或範例進行變更。上述實施方式和其他實施方式在所附申請專利範圍要求的範圍內。
102:熔化接合氧化物 104:處理矽晶圓 110:裝置矽晶圓 112:粗糙的多晶矽層 114:硬遮罩 115:圖案化的硬遮罩 116:蝕刻停止層 118:電介質 119:光阻 120:通孔 122:通孔填充物 123:光阻 124:共晶接合層 210:裝置矽晶圓 214:硬遮罩 215:圖案化的硬遮罩 216:蝕刻停止層 218:電介質 219:光阻 220:通孔 222:通孔填充物 223:光阻 224:共晶接合層 310:裝置矽晶圓 312:粗糙的多晶矽層 314:硬遮罩 315:圖案化的硬遮罩 318:電介質 319:光阻 320:通孔 322:通孔填充物 323:光阻 324:共晶接合層 4402:步驟 4404:步驟 4406:步驟 4408:步驟 4410:步驟 4412:步驟 4414:步驟 4416:步驟 4418:步驟 4420:步驟 4422:步驟 4424:步驟 4502:步驟 4504:步驟 4506:步驟 4508:步驟 4510:步驟 4512:步驟 4514:步驟 4516:步驟 4518:步驟 4520:步驟 4522:步驟
[圖1]顯示根據本實施例的一態樣的於製造早期階段的MEMS晶圓。 [圖2]顯示根據本實施例的一態樣在硬遮罩沉積之後的MEMS晶圓。 [圖3]顯示根據本實施例的一態樣在圖案化硬遮罩之後的MEMS晶圓。 [圖4]顯示根據本實施例的一態樣在蝕刻停止層沉積之後的MEMS晶圓。 [圖5]顯示根據本實施例的一態樣在蝕刻停止層之上形成介電層之後的MEMS晶圓。 [圖6]顯示根據本實施例的一態樣在介電層之上沉積光阻之後的MEMS晶圓。 [圖7]顯示根據本實施例的一態樣在其中形成通孔之後的MEMS晶圓。 [圖8]顯示根據本實施例的一態樣在移除光阻之後的MEMS晶圓。 [圖9]顯示根據本實施例的一態樣在填充通孔之後的MEMS晶圓。 [圖10]顯示根據本實施例的一態樣在形成共晶接合層之後的MEMS晶圓。 [圖11]顯示根據本實施例的一態樣在共晶接合層之上形成光阻層之後的MEMS晶圓。 [圖12]顯示根據本實施例的一態樣在暴露蝕刻停止層的蝕刻製程之後的MEMS晶圓。 [圖13]顯示根據本實施例的一態樣在移除蝕刻停止層之後的MEMS晶圓。 [圖14]顯示根據本實施例的一態樣在蝕刻MEMS裝置圖案之後的MEMS晶圓。 [圖15]顯示根據本實施例的一態樣在移除圖案化的硬遮罩之後的MEMS晶圓。 [圖16]顯示根據本實施例的一態樣的於製造早期階段的MEMS晶圓。 [圖17]顯示根據本實施例的一態樣在硬遮罩沉積之後的MEMS晶圓。 [圖18]顯示根據本實施例的一態樣在圖案化硬遮罩之後的MEMS晶圓。 [圖19]顯示根據本實施例的一態樣在蝕刻停止層沉積之後的MEMS晶圓。 [圖20]顯示根據本實施例的一態樣在蝕刻停止層之上形成介電層之後的MEMS晶圓。 [圖21]顯示根據本實施例的一態樣在介電層之上沉積光阻之後的MEMS晶圓。 [圖22]顯示根據本實施例的一態樣在其中形成通孔之後的MEMS晶圓。 [圖23]顯示根據本實施例的一態樣在移除光阻之後的MEMS晶圓。 [圖24]顯示根據本實施例的一態樣在填充通孔之後的MEMS晶圓。 [圖25]顯示根據本實施例的一態樣在形成共晶接合層之後的MEMS晶圓。 [圖26]顯示根據本實施例的一態樣在共晶接合層之上形成光阻層之後的MEMS晶圓。 [圖27]顯示根據本實施例的一態樣在暴露蝕刻停止層的蝕刻製程之後的MEMS晶圓。 [圖28]顯示根據本實施例的一態樣在移除蝕刻停止層之後的MEMS晶圓。 [圖29]顯示根據本實施例的一態樣在蝕刻MEMS裝置圖案之後的MEMS晶圓。 [圖30]顯示根據本實施例的一態樣在移除圖案化的硬遮罩之後的MEMS晶圓。 [圖31]顯示根據本實施例的一態樣的於製造早期階段的MEMS晶圓。 [圖32]顯示根據本實施例的一態樣在硬遮罩沉積之後的MEMS晶圓。 [圖33]顯示根據本實施例的一態樣在圖案化硬遮罩之後的MEMS晶圓。 [圖34]顯示根據本實施例的一態樣在圖案化的硬遮罩之上形成介電層之後的MEMS晶圓。 [圖35]顯示根據本實施例的一態樣在介電層之上沉積光阻之後的MEMS晶圓。 [圖36]顯示根據本實施例的一態樣在其中形成通孔之後的MEMS晶圓。 [圖37]顯示根據本實施例的一態樣在移除光阻之後的MEMS晶圓。 [圖38]顯示根據本實施例的一態樣在填充通孔之後的MEMS晶圓。 [圖39]顯示根據本實施例的一態樣在形成共晶接合層之後的MEMS晶圓。 [圖40]顯示根據本實施例的一態樣在共晶接合層之上形成光阻層之後的MEMS晶圓。 [圖41]顯示根據本實施例的一態樣在暴露圖案化的硬遮罩的蝕刻製程之後的MEMS晶圓。 [圖42]顯示根據本實施例的一態樣在蝕刻MEMS裝置圖案之後的MEMS晶圓。 [圖43]顯示根據本實施例的一態樣在移除圖案化的硬遮罩之後的MEMS晶圓。 [圖44]顯示根據本實施例的一態樣的帶有拓樸結構的致動層圖案化的示例性流程圖。 [圖45]顯示根據本實施例的一態樣的帶有拓樸結構的致動層圖案化的另一示例性流程圖。

Claims (25)

  1. 一種方法，包括： 熔化接合處理晶圓到裝置晶圓的第一側； 沉積硬遮罩在該裝置晶圓的第二側上，其中該第二側是平面的； 沉積蝕刻停止層在該硬遮罩和該裝置晶圓的該第二側的暴露部分之上； 形成介電層在該蝕刻停止層之上； 形成通孔在該介電層內； 用導電材料填充該通孔； 形成共晶接合層在該導電材料之上； 蝕刻該介電層的未被該共晶接合層覆蓋的部分以暴露該蝕刻停止層； 蝕刻該蝕刻停止層的暴露部分；以及 把微機電系統(MEMS)裝置圖案蝕刻到該裝置晶圓中。
  2. 如請求項1之方法，進一步包括直接在該裝置晶圓的該第二側上沉積粗糙的多晶矽層，並且其中該硬遮罩直接沉積在該粗糙的多晶矽層上。
  3. 如請求項2之方法，其中，該通孔延伸到該粗糙的多晶矽層中。
  4. 如請求項1之方法，進一步包括圖案化該硬遮罩以形成圖案化的硬遮罩層，該圖案化的硬遮罩層形成該裝置晶圓的該第二側的該暴露部分。
  5. 如請求項4之方法，其中，該MEMS圖案對應於圖案化的硬遮罩層。
  6. 如請求項1之方法，其中，該蝕刻停止層包括氮化物、氮氧化物或多晶矽。
  7. 如請求項1之方法，其中，該共晶接合層包括鍺。
  8. 如請求項1之方法，其中，該導電材料包括鎢、銅、多晶矽或氮化鈦。
  9. 如請求項1之方法，進一步包括在該蝕刻MEMS裝置圖案之後蝕刻該硬遮罩的暴露部分。
  10. 一種方法，包括： 熔化接合處理晶圓到裝置晶圓的第一側； 沉積硬遮罩在該裝置晶圓的第二側上，其中該第二側是平面的； 形成介電層在該硬遮罩和該裝置晶圓的該第二側的暴露部分之上； 形成通孔在該介電層內； 用導電材料填充該通孔； 形成共晶接合層在該導電材料之上； 蝕刻該介電層的未被該共晶接合層覆蓋的部分以暴露該硬遮罩；以及 把微機電系統(MEMS)裝置圖案蝕刻到該裝置晶圓中。
  11. 如請求項10之方法，進一步包括直接在該裝置晶圓的該第二側上沉積粗糙的多晶矽層，並且其中該硬遮罩直接沉積在該粗糙的多晶矽層上。
  12. 如請求項11之方法，其中，該通孔延伸到該粗糙的多晶矽層中。
  13. 如請求項10之方法，進一步包括圖案化該硬遮罩以形成圖案化的硬遮罩層，該圖案化的硬遮罩層形成該裝置晶圓的該第二側的該暴露部分。
  14. 如請求項10之方法，其中，該共晶接合層包括鍺。
  15. 如請求項10之方法，其中，該導電材料包括鎢、銅、多晶矽或氮化鈦。
  16. 如請求項10之方法，進一步包括在該蝕刻MEMS裝置圖案之後蝕刻該硬遮罩的暴露部分。
  17. 一種裝置，包括： 處理晶圓；以及 具有與第二側相對的第一側的裝置晶圓，其中該裝置晶圓的該第一側熔化接合至該處理晶圓， 其中該裝置晶圓的該第二側具有第一部分和第二部分，其中該第二部分包括介電層，該介電層包含形成在其中的通孔，並且其中該通孔填充有導電材料，並且其中該裝置晶圓的該第二側的該第二部分進一步包含形成在該介電層上並且進一步形成在該通孔和該導電材料上的共晶接合層。
  18. 如請求項17之裝置，進一步包括直接設置在該裝置晶圓的該第二側上的粗糙的多晶矽層。
  19. 如請求項17之裝置，其中該第二部分進一步包含設置在該裝置晶圓的該第二側上的硬遮罩層，並且其中該硬遮罩設置在該介電層與該裝置晶圓的該第二側之間。
  20. 如請求項19之裝置，其中該通孔延伸到該硬遮罩中。
  21. 如請求項17之裝置，其中該第二部分進一步包含設置在該裝置晶圓的該第二側上的蝕刻停止層，並且其中該蝕刻停止層設置在該介電層與該裝置晶圓的該第二側之間。
  22. 如請求項21之裝置，其中該通孔延伸到該蝕刻停止層中。
  23. 如請求項17之裝置，其中該通孔延伸到該裝置晶圓的該第二側中。
  24. 如請求項17之裝置，其中該第一部分包含形成在其中的微機電系統(MEMS)裝置圖案。
  25. 如請求項17之裝置，進一步包括共晶接合到該裝置晶圓的該共晶接合層的互補金屬氧化物半導體(CMOS)。
TW110130512A 2020-10-06 2021-08-18 帶有拓樸結構的致動層圖案化 TW202229157A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063198251P 2020-10-06 2020-10-06
US63/198,251 2020-10-06
US17/195,346 US11618674B2 (en) 2020-10-06 2021-03-08 Actuator layer patterning with topography
US17/195,346 2021-03-08
PCT/US2021/045428 WO2022076079A1 (en) 2020-10-06 2021-08-10 Actuator layer patterning with topography
WOPCT/US21/45428 2021-08-10

Publications (1)

Publication Number Publication Date
TW202229157A true TW202229157A (zh) 2022-08-01

Family

ID=80932217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130512A TW202229157A (zh) 2020-10-06 2021-08-18 帶有拓樸結構的致動層圖案化

Country Status (3)

Country Link
US (2) US11618674B2 (zh)
TW (1) TW202229157A (zh)
WO (1) WO2022076079A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11542154B2 (en) * 2021-03-18 2023-01-03 Invensense, Inc. Sensor with dimple features and improved out-of-plane stiction

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497747B2 (en) * 2012-11-28 2019-12-03 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US9006015B2 (en) 2013-01-24 2015-04-14 Taiwan Semiconductor Manfacturing Company, Ltd. Dual layer microelectromechanical systems device and method of manufacturing same
US9617150B2 (en) * 2013-10-09 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US10906802B2 (en) 2018-10-30 2021-02-02 Invensense, Inc. Actuator layer patterning with topography

Also Published As

Publication number Publication date
WO2022076079A1 (en) 2022-04-14
US20220106188A1 (en) 2022-04-07
US11618674B2 (en) 2023-04-04
US20230202835A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US8357560B2 (en) Package of MEMS device and method for fabricating the same
TWI495049B (zh) 微電子裝置及其積體電路之製造方法
TWI353339B (en) System and method of encapsulation
TWI499010B (zh) 微機電系統裝置及其製造方法
US7615394B2 (en) Method for fabricating MEMS device package that includes grinding MEMS device wafer to expose array pads corresponding to a cap wafer
CN111115550B (zh) 集成互补金属氧化物半导体-微机电系统器件及其制法
US9598275B2 (en) Pressure sensor and manufacture method thereof
JP5911194B2 (ja) マイクロエレクトロニクスデバイスの製造方法およびその方法によるデバイス
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
US20230202835A1 (en) Actuator layer patterning with topography
US10773951B2 (en) CMOS-MEMS integrated device without standoff in MEMS
US11919769B2 (en) Sensor with dimple features and improved out-of-plane stiction
US10745270B2 (en) Actuator layer patterning with topography
US9227832B1 (en) Pressure sensor and manufacture method thereof
US9000556B2 (en) Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration
US20230036136A1 (en) Semiconductor device and method of manufacturing same
US20230045257A1 (en) Method and system for fabricating a mems device
US9919920B1 (en) Systems and methods for mask reduction techniques
JP2008149394A (ja) Ｍｅｍｓデバイスの製造方法