TW202226476A - 用以控制黏著劑流動之疏水性形貌體 - Google Patents

用以控制黏著劑流動之疏水性形貌體 Download PDF

Info

Publication number
TW202226476A
TW202226476A TW110135429A TW110135429A TW202226476A TW 202226476 A TW202226476 A TW 202226476A TW 110135429 A TW110135429 A TW 110135429A TW 110135429 A TW110135429 A TW 110135429A TW 202226476 A TW202226476 A TW 202226476A
Authority
TW
Taiwan
Prior art keywords
die
substrate
package
hydrophobic
epoxy
Prior art date
Application number
TW110135429A
Other languages
English (en)
Inventor
巴森 奇亞戴
黃璟軼
易寬 白
林子寅
威波爾 梅塔
約瑟夫 范諾德
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW202226476A publication Critical patent/TW202226476A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4212—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element being a coupling medium interposed therebetween, e.g. epoxy resin, refractive index matching material, index grease, matching liquid or gel
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本文中所說明之實施例係可有關於與用以阻擋或減緩環氧樹脂之擴散的疏水性形貌體相關的設備、程序及技術。這些疏水性形貌體係置放在一晶粒表面上抑或是一基體表面上，以控制基體中晶粒之間的環氧樹脂擴散，以防止圓角之形成。具有這些疏水性形貌體之封裝體可包括一基體；一晶粒，其具有一第一側以及與該第一側相對的一第二側，該晶粒之該第二側係與該基體之一表面實體耦接；以及一疏水性形貌體，其係與該晶粒之該第二側或該基體之該表面耦接，以減少環氧樹脂在該基體或晶粒上的一流動。在實施例中，這些疏水性形貌體可包括在該基體或晶粒上之一化學阻障或一雷射剝除區域。其他實施例可被說明及/或請求。

Description

用以控制黏著劑流動之疏水性形貌體
本揭露內容之實施例係大體上有關於半導體封裝的領域，且特別是在組件耦接期間之黏著劑流動。
虛擬機器及雲端運算的持續成長將增加對可靠的經製造之半導體封裝體的需求，包括光學封裝體。
於本發明的一個態樣中，揭示一種封裝體，其包含：一基體：一晶粒，其具有一第一側以及與該第一側相對的一第二側，該第二側係與該基體之一表面實體耦接；以及一疏水性形貌體，其與該晶粒之該第二側或該基體之該表面耦接，以減少一黏著劑在該基體或該晶粒上之一流動。
本文所說明之實施例可有關於用以減少在光學封裝體組裝期間擴散之環氧樹脂底填之面積的設備、程序、系統及技術。環氧樹脂底填之過量擴散可導致，例如圓角可能出現在一晶粒之一側邊上。這些圓角可由環氧樹脂之一珠粒形成，其被牽引在一晶粒之該側邊或一面上方。雖然小尺寸的圓角可增加結合的表面積且為一晶粒提供結構黏著劑及撐持，但是大尺寸的圓角可實體干擾光學纖維陣列之處置且阻擋光學信號耦合。
舉例而言，對於一頂側光學晶片製程而言，若一環氧樹脂圓角係覆蓋一矽側壁，則其將干擾可為一光學耦接器或連接器之部分的一纖維處置陣列釋放。對於使用一V形槽結構來附接光學纖維的側光學晶片程序，特別是玻璃光學纖維而言，若環氧樹脂形成一圓角或流出至纖維附接位置，則該環氧樹脂將干擾或阻擋光學纖維的光徑。如下文所論述，在諸如一纖維附接單元(FAU)之組件經設計來耦接至且懸突於一晶粒之一頂部上，其中該FAU之一表面係不能與該晶粒之一表面完全地實體耦接時，其他問題發生。因此，沿著關鍵晶粒邊緣達到最小或甚至零環氧樹脂圓角係對於光子學應用而言變得非常重要。
在實施例中，可使用疏水性形貌體來阻擋或減緩環氧樹脂之擴散。這些疏水性形貌體可置放在一晶粒表面上抑或是一基體表面上，以控制關於晶粒與基體之間的特定區域或區之環氧樹脂擴散。具有這些疏水性形貌體之封裝體的實施例係可包括一基體；一晶粒，其具有一第一側及與該第一側相對的一第二側，該晶粒之該第二側係與該基體之一表面實體耦接；以及一疏水性形貌體，其係與該晶粒之該第二側或該基體之該表面耦接，以減少環氧樹脂在該基體或晶粒上的一流動。在實施例中，這些疏水性形貌體可使用在一晶粒陰影區域下方，在一基體側上抑或是一晶粒側上。
在實施例中，藉由減緩環氧樹脂之流動，疏水性形貌體將減少或消除在晶粒之側面上或若一晶粒為一懸突晶粒時則在該晶粒之底側上的圓角形成。可使用一化學阻障或一雷射剝除阻障來形成一疏水性形貌體，然而，亦可使用其他疏水性化學物質、材料或結構來形成環氧樹脂阻障。在實施例中，這些疏水性形貌體大體上亦可被使用來減緩黏著劑的流動，該黏著劑可包括環氧樹脂材料或樹脂材料。
在舊有實行方式中，可基於半導體封裝需求來最適化毛細底填(CUF)材料以減少潤濕。此外，用於製造程序期間之環氧樹脂施配的參數可針對封裝需求而更改或最適化。此外，實體溝槽可置放在基體上，以停止環氧樹脂擴散。然而，這些舊有實行方式之每一者係不能滿足對於光學封裝體總成可能要求的容差需求。舉例而言，實體溝槽可僅施用至一基體，以大致200 µm之一典型寬度，且這些實體溝槽係不能夠施用至一晶粒側表面。在一些舊有實行方式中，可藉由完全不使用任何環氧樹脂或黏著劑來解決圓角形成的問題。然而，此舊有方法會導致沒有環氧樹脂或黏著劑之一實體上較弱的封裝體，其中組件更可能與該封裝體分開且導致不良的封裝體表現。
在以下詳細說明中，參考形成本文之一部分的隨附圖式，其中通篇類似數字指示類似部分，且其中藉由本揭露內容之標的可於其中實施之例示實施例的方式來展示。應理解的是，可利用其他的實施例且結構或邏輯可以有所改變，而不脫離本揭露內容之範圍。因此，以下詳細說明不是採限制的意思而且實施例之範圍係由所附申請專利範圍及彼等之等效內容所界定。
就本揭露內容之目的，短語「A及/或B」表示(A)、(B)、或(A及B)。就本揭露內容之目的，短語「A、B、及/或C」表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B、及C)。
本說明可使用透視為基之說明，諸如頂部/底部、內/外、上方/下方、及類似者。此等說明僅用以有助於論述且非意欲將本文中所說明的實施例之應用限定於任何特別的定向。
說明可使用短語「在一實施例中」或「在實施例中」，其各自可指一或多個相同或不同的實施例。此外，如關於本揭露內容之實施例所使用，用語「包含」、「包括」、「具有」、及其類似者為同義的。
用語「與…耦接」以及其衍生詞可被使用於本文中。「耦接」可意謂下列之一或多者。「耦接」可意謂二或更多元件呈直接實體或電氣接觸。然而，「耦接」亦可意謂二或更多元件彼此間接接觸，但又仍彼此協作或相互作用，且可意謂一或更多其他元件在稱為彼此耦接之元件之間耦接或連接。用語「直接耦接」可意謂二或多個元件呈直接接觸。
各種操作可用最有助於理解所請求標的之方式，說明成依序進行之多個分立的操作。然而，說明之順序不應被解釋為暗示這些操作必須依照順序。
於本文使用時，用語「模組」可指、可為或者可包括：一ASIC、一電子電路、執行一或多個軟體或韌體程式的一處理器(共用、專用或群組)及/或記憶體(共用、專用或群組)、一組合邏輯電路，及/或提供所說明之功能性的其他合適組件。
本文中之各種圖式可繪示一或多個封裝體總成的一或多個層體。本文中所繪示之該等層體係被繪示為不同封裝體總成之層體的相對位置之範例。該等層體出於解釋目的繪示，且不按比例繪製。因此，不應從該等圖式來假定層體的相對大小，且只有就具體指示或論述之一些實施例可假定大小、厚度或尺寸。
圖1例示在使用舊有底填技術將一晶粒附接至一基體時所形成之兩種範例類型的環氧樹脂圓角。舊有封裝體100包括一基體102，其使用一球柵陣列(BGA) 106來與一晶粒104實體且電氣耦接。在該舊有封裝體100生產程序期間，將一環氧樹脂108施加在該基體102與該晶粒104之間，以提供該基體102與該晶粒104在實體耦接上的額外強度。另外，該環氧樹脂108可對該BGA 106提供電氣保護。
在舊有環氧樹脂流動程序中，環氧樹脂108將流動超過晶粒104之一邊緣105且流入區110中。此外，部分由於毛細作用及表面能量，一些環氧樹脂108將行進上該晶粒104之邊緣且形成一圓角112。稍後在製造程序中，若必須將該晶粒104向下蝕刻，則環氧樹脂之此圓角112將保留且可能高於該晶粒104之經蝕刻的高度，且導致晶粒堆疊問題，特別是在舊有封裝體100係為一光學封裝體的情況下。此將在下文關於圖2進一步論述。應注意舊有封裝體100係展示環氧樹脂108僅在該晶粒104的一側流入區110。然而，在舊有實行方式中，該環氧樹脂108將擴散至該晶粒104之所有四側。
舊有封裝體150展示圓角形成之另一範例。相似於舊有封裝體100，有一基體152，其使用一球柵陣列156來電氣且實體耦接至晶粒154。一環氧樹脂158已經在該基體152與該晶粒154之間流動。如所示，該晶粒154係包括在該晶粒154之底側的V形槽，其中光學纖維係光學耦接至該晶粒154。
在舊有製造期間，環氧樹脂158可流動超過基體152的一邊緣153且流入區160中且向上行進。取決於該環氧樹脂158之特性及黏度，在流動期間，該環氧樹脂158可流入區162中，且形成一水平圓角。應注意，此圓角162將阻擋纖維俐落地躺臥進V形槽157中，且亦可完全或部分地阻擋任何光學輸入155進入晶粒154中。
在舊有實行方式中，舊有封裝體100的環氧樹脂區110及圓角112，以及舊有封裝體150的環氧樹脂區160及圓角162係基於所使用之環氧樹脂或黏著劑的類型、程序的環境溫度及/或封裝體在環氧樹脂流動程序期間的定向，而可在形狀、斜度、濃度上有變化。應理解的是，在封裝體100及封裝體150的這些舊有實行方式中，在從製造釋出之前，額外的動作需要被採取以清除所產生的圓角162、112。由於該所需之清潔程序，此將增加一光子學封裝體之製造程序的額外時間及成本，以及所得封裝體之品質及/或穩固性的一減小。此外，用以移除圓角162、112之清潔程序係可將化學或物理應力引入至基體102、152及/或晶粒104、154，此可進一步折損所得封裝體的操作品質。
圖2例示在耦接一第二晶粒時之一後晶粒蝕刻環氧樹脂圓角的一舊有實行方式。舊有封裝體200係包括一基體202、一晶粒204以及環氧樹脂208，其等可相似於圖1之封裝體100的基體102、晶粒104以及環氧樹脂108。由於環氧樹脂流動程序，一圓角210已形成在該晶粒204之側邊上。如所示，該晶粒204具有50 µm的一高度。舊有封裝體200展示在該晶粒204已蝕刻之前的一製造點。
舊有封裝體250展示在晶粒254已被蝕刻至13至15 µm之間的一高度之後的晶粒254，其可相似於晶粒204。在此蝕刻之後，圓角260現在延伸高於該經蝕刻之晶粒254的高度。在此時點，一FAU 270係被附接至該經蝕刻之晶粒254的一頂部表面。在實施例中，該FAU 270可與該經蝕刻的晶粒254光學及/或電氣耦接。如所示，該FAU 270之定位係用以懸突於該經蝕刻的晶粒254上；然而，此是不可能的，因為該圓角260之高度係高於該經蝕刻之晶粒254的頂部。因此，為了適當地附接該FAU 270，製造程序中之一額外動作將必需包括將可相似於圓角210的該圓角260移除或縮短至少至其與該經蝕刻之晶粒254之頂部齊平的點。在其他舊有實行方式中，替代與該經蝕刻之晶粒254耦接的該FAU 270，可有一些其他組件，諸如待與頂部耦接且懸突於經蝕刻之晶粒254上的一矽主動或被動晶粒。
圖3例示根據各種實施例之藉由一疏水性阻障所生成的一後晶粒蝕刻環氧樹脂圓角。封裝體300展示在製造該封裝體300時實行一或多個疏水性形貌體的結果。該封裝體300係包括一基體302、晶粒304以及環氧樹脂308，其等可相似於圖2之基體202、晶粒204以及環氧樹脂208。在該環氧樹脂308的流動之前，如下文進一步論述之疏水性形貌體係可施用至該晶粒304之最接近該基體302之表面的一表面，或者在該基體302之最接近該晶粒304之一表面的一表面上。如下文進一步論述，這些疏水性形貌體，其可包括一化學阻障或一雷射剝除，係可落入該晶粒304的一陰影區域內。
在環氧樹脂308的流動之後，在實施例中，一圓角310可在晶粒304之一側邊處形成。由於疏水性形貌體係置放在該晶粒304抑或是該基體302上，該圓角310之高度將實質上低於一舊有圓角的高度，例如圖2之舊有圓角210。
封裝體350展示在晶粒354已被蝕刻至13至15 µm之間的一高度之後的晶粒354，其可相似於晶粒304。在此蝕刻之後，圓角310係仍低於經蝕刻之晶粒354的高度。在此時點，一FAU 370，其可相似於圖2之FAU 270，係可附接至該經蝕刻之晶粒354的一頂部表面。在實施例中，該FAU 370可與該經蝕刻之晶粒354光學及/或電氣耦接，且該FAU 370之一定位係將懸突於該經蝕刻的晶粒354。在其他舊有實行方式中，替代與該經蝕刻之晶粒354耦接的該FAU 370，可有一些其他組件，諸如待與頂部耦接且懸突於經蝕刻之晶粒354的一矽主動或被動晶粒。因此，圖3之封裝體300、350，不需要額外的製造動作來修改該圓角310，減少製造時間及成本，以及增加所得封裝體的品質。
圖4例示根據各種實施例之具有兩個晶粒陰影的一基體，該等兩個晶粒陰影展示施加係一化學阻障之一疏水性形貌體的範例。封裝體400係包括一基體402，其可相似於圖3之基體302。晶粒陰影413、433係展示在該基體上，其中其等各別的晶粒係未示出。在實施例中，晶粒陰影413、433可為一晶粒在該晶粒(未示出)附接至該基體402之後在該基體402上所做出的一X-Y覆蓋區，該晶粒可相似於圖3之晶粒304。在實施例中，該晶粒陰影可包括一BGA可佔用的區域，例如圖1之BGA 106。
化學阻障417可設置在基體402上，部分地在晶粒陰影413a內且部分地在晶粒陰影413b之外側。該化學阻障417可經定位以最小化一圓角，諸如圖3之圓角310，其可在晶粒處於適當位置時在一晶粒陰影413之邊緣413c處或附近形成。在環氧樹脂流動期間，諸如圖3之環氧樹脂310的環氧樹脂係可流入區域413a。當環氧樹脂遇到該化學阻障417時，該環氧樹脂可顯著地減緩或停止前進超過該化學阻障。
在實施例中，化學阻障417可為具有一高觸變指數之一材料。在實施例中，該化學阻障417可使用一噴嘴來施用至基體402，或者可使用可置放在該基體402上的一模板來施加，該化學阻障417可施用在該模板上。如所示，該化學阻障417可形成一環，其具有一內部區417a及一外部區417b。在環氧樹脂流動期間，環氧樹脂可插入該內部區417a中且流動朝向晶粒陰影邊緣413c，該環氧樹脂係顯著地減緩或停止於該處。
在另一實施例中，化學阻障427可設置在基體402上，且部分地劃分陰影區域433。如所示，環氧樹脂可積設在區433a中，且流動朝向陰影晶粒邊緣433c，該環氧樹脂將被該化學阻障427減緩或停止於該處。結果，當晶粒被插入時，靠近陰影晶粒邊緣433c處將有最小至沒有環氧樹脂圓角。
圖5例示根據各種實施例之一封裝體的一截面圖，其包括一晶粒、一零環氧樹脂圓角及一化學阻障。封裝體500係為包括可相似於圖3之晶粒304之一晶粒504的一截面圖。該晶粒504係透過一BGA 506電氣耦接至基體502，其可相似於圖3之基體302。在環氧樹脂流動之前，化學阻障517，其可相似於圖4之化學阻障417或427，係置放在該基體502上。
該化學阻障517在此實施例中係具有小於150 µm的一小寬度。結果，該化學阻障517可相合於晶粒或基體表面處的開放空間中。在晶粒504之右下角處所得的環氧樹脂圓角507係為該化學阻障517有效地停止環氧樹脂508擴散的結果。
圖6例示根據各種實施例之用以實行一疏水性化學阻障之一程序中的各種階段。封裝體600係展示使用BGA 606來與基體602電氣且實體耦接的晶粒604。在此實施例中，疏水性化學阻障617係置放在該基體602上、在晶粒604之晶粒陰影內。當環氧樹脂608流動時，該疏水性化學阻障617減緩該流動，使得該環氧樹脂608不流動超過晶粒邊緣604a。在此範例中，不形成環氧樹脂圓角。在實施例中，封裝體600可展示用以針對一頂部附接程序而在一基體上施用一化學阻障的一技術。
封裝體620係展示具有使用BGA 606來與基體602電氣且實體耦接之晶粒604的另一實施例。在此實施例中，疏水性化學阻障617係施用至該晶粒604之一底部表面。當環氧樹脂608流動時，疏水性化學阻障617阻擋該流動，所以其不流動至晶粒邊緣604a。在此範例中，不形成環氧樹脂圓角。結果，對於封裝體600及封裝體620而言，諸如圖3之FAU 370的一FAU係可在晶粒604已被蝕刻之後，直接定位於該晶粒604之頂部且懸突於該晶粒，而沒有因諸如圖1之環氧樹脂圓角112的一環氧樹脂圓角而失準。在實施例中，封裝體620可展示用以針對一頂部附接程序而在一晶粒604側邊上施用一化學阻障的一技術。
封裝體640係展示具有使用BGA 606來與基體602電氣且實體耦接之晶粒654的另一實施例，該晶粒654可相似於圖1之晶粒154。疏水性化學阻障617係置放在該基體602之頂部處，以阻擋環氧樹脂608之流動免於在該晶粒654之V形槽657區段下面流動。以此方式，與該V形槽657耦接之光纖(未示出)係可俐落地與晶粒654光學耦接。在實施例中，封裝體640可展示用以針對一側邊附接程序而在一基體602上施用一化學阻障的一技術。
封裝體660係展示具有使用BGA 606來與基體602電氣且實體耦接之晶粒654的另一實施例。疏水性化學阻障617係設置在該晶粒654之一底部處，以防止或減緩環氧樹脂608在V形槽區域657下面流動。以此方式，與該V形槽657耦接之光纖(未示出)係可俐落地與晶粒654光學耦接。在實施例中，封裝體660可展示用以針對一側邊附接程序而在一晶粒604側邊上施用一化學阻障的一技術。
圖7為根據各種實施例之一基體之一由上而下的視圖，其具有展示一疏水性剝除阻障之置放的二個晶粒陰影。封裝體700係包括一基體702，其可相似於圖3之基體302。晶粒陰影713、733係展示在該基體上，其中其等各別的晶粒係未展示。
剝除阻障717可設置在基體702上、在晶粒陰影713內。該剝除阻障717可經定位以最小化一圓角，諸如圖3之圓角310，其可在陰影晶粒713之邊緣713a處或附近形成。在環氧樹脂流動期間，諸如圖3之環氧樹脂308的環氧樹脂係可流入由該剝除阻障717所形成在該基體702上之一環的一內部區域717a中。當環氧樹脂遇到該剝除阻障717時，該環氧樹脂可顯著地減緩或停止前進超過該剝除阻障。在實施例中，可使用一雷射來施行雷射剝除，以形成該剝除阻障717。在實施例中，該剝除阻障717可施用至該基體702或晶粒之一表面，例如圖3之晶粒304之一表面。
剝除阻障727可設置在基體702上，且部分地劃分陰影區域733。如所示，環氧樹脂可積設在區733a中，且流動朝向陰影晶粒邊緣733b，該環氧樹脂將被該剝除阻障727減緩或停止於此處。結果，當晶粒係與該基體702耦接時，靠近陰影晶粒邊緣733b處將有最小至沒有環氧樹脂圓角。
圖8展示根據各種實施例之用於一疏水性剝除阻障的範例圖案。在實施例中，可有多數個不同的剝除阻障圖案，其可用以在諸如圖7之基體702的一基體上、抑或是在諸如圖3之晶粒304之一晶粒的一表面上產生疏水性區。疏水性剝除阻障圖案的一些範例係在此處說明。然而，此並非是一組限制的剝除阻障圖案。可根據實施例使用其他圖案。
疏水性剝除阻障圖案800係展示可包括複數個剝除孔洞804之一由上而下的視圖，其等在一表面802上形成一方形圖案柵格。在實施例中，每一孔洞804可定位在一特定列及一特定行內。在實施例中，該表面802可為圖7之一基體702的一表面，或圖3之一晶粒304的一表面。
疏水性剝除阻障圖案820係展示可包括複數個剝除孔洞814之一由上而下的視圖，該等孔洞在一表面812上形成一六角形圖案柵格。在實施例中，每一孔洞814可沿著一或多個對角線定位。在實施例中，該表面812可為圖7之基體702的一表面，或圖3之一晶粒304的一表面。
疏水性剝除阻障圖案830係展示可相似於一菲涅耳透鏡圖案之一圖案的一側視圖。在實施例中，圖案830可被蝕刻進圖7之一基體702的一表面、或圖3之一晶粒304的一表面中，以便於減緩環氧樹脂在該阻障圖案830處或跨該阻障圖案830的流動。在實施例中，圖案830之設計的部分可被使用，或可沿著表面重複。該圖案830，不論是否為週期性的，係可在一結構之頂部上的環氧樹脂之間生成一能量平衡以及在該結構之間的懸掛。此能量平衡係減緩/降低環氧樹脂流動，造成疏水性傾向。在實施例中，疏水性剝除阻障圖案800、820、830可包括雷射誘發週期性或重複結構，以生成不促進環氧樹脂流動之一所得的表面形貌體。
圖9展示根據各種實施例之一剝除阻障的一截面圖，其包括具有各種範圍之環氧樹脂擴散或樹脂擴散的一方形圖案孔洞。圖900展示諸如圖8之疏水性剝除阻障圖案800的一方形圖案的一範例截面圖，其經蝕刻進可相似於圖8之基體802的基體902中。在該基體902中之剝除孔洞可相似於圖8之剝除孔洞804。如所示，諸如環氧樹脂或樹脂之不同黏著劑係可具有不同特性，且因此在遇到疏水性剝除阻障圖案時會表現不同。圖900所示之範例係展示環氧樹脂擴散停止之處，以及進到樹脂要停止之阻障的距離。這些距離可基於所使用之圖案及材料而變化。
圖10展示根據各種實施例之舊有環氧樹脂擴散相對於具有雷射剝除阻障之減少環氧樹脂擴散的範例影像。封裝體1000係展示不使用疏水性剝除阻障圖案之一舊有封裝體之一自上而下的視圖。如所示，當環氧樹脂1008在晶粒1004與基體1002之間流動時，可看見環氧樹脂突出塊1008a流動遠超出該晶粒1004之邊緣。這些環氧樹脂突出區域1008a可正形成例如圖1之環氧樹脂圓角112的環氧樹脂圓角，其可使其他晶粒接合至晶粒1004的接合變得困難。
封裝體1050係展示根據實施例之使用疏水性剝除阻障圖案之一封裝體之一實施例之一自上而下的視圖。如所示，當環氧樹脂1058係在晶粒1054與基體1052之間流動時，沒有流動超過該晶粒1054之邊緣的環氧樹脂突出塊。此係由於一雷射剝除阻障1017，其可相似於圖7之一雷射剝除阻障717。
圖11例示根據各種實施例之用以實行一疏水性剝除阻障之一程序中的各種階段。封裝體1100係展示使用BGA 1106來與基體1102電氣且實體耦接的晶粒1104。在此實施例中，疏水性剝除阻障1117係置放在該基體1102上、在晶粒1104之晶粒陰影內。當環氧樹脂1108流動時，該疏水性剝除阻障1117減緩該流動，使得該環氧樹脂1108不流動超過晶粒邊緣1104a。在此範例中，不形成環氧樹脂圓角。在實施例中，封裝體1100可展示用以針對一頂部附接程序而在一基體1102上施用一雷射剝除阻障的一技術。
封裝體1120係展示具有使用BGA 1106來與基體1102電氣且實體耦接之晶粒1104的另一實施例。在此實施例中，疏水性剝除阻障1117係施用至該晶粒1104之一底部表面。當環氧樹脂1108流動時，疏水性剝除阻障1117阻擋該環氧樹脂流動，所以其不延伸超過晶粒邊緣1104a。在此範例中，不形成環氧樹脂圓角。結果，對於封裝體1100及封裝體1120而言，諸如圖3之FAU 370的一FAU係可在該晶粒1104已被蝕刻之後，直接定位於該晶粒1104之頂部且懸突於該晶粒，而沒有因諸如圖1之環氧樹脂圓角112的一環氧樹脂圓角而失準。在實施例中，封裝體1120可展示用以針對一頂部附接程序而在一晶粒1104上施用一雷射剝除阻障的一技術。
封裝體1140係展示具有使用BGA 1106來與基體1102電氣且實體耦接之晶粒1154的另一實施例，該晶粒1154可相似於圖1之晶粒154。疏水性剝除阻障1117係置放在該基體1102之頂部處，以阻擋環氧樹脂1108之流動免於在該晶粒1154之V形槽1157區段下面流動。以此方式，與該V形槽1157耦接之光纖(未示出)係可俐落地與晶粒1154光學耦接。在實施例中，封裝體1140可展示用於一側邊附接程序之一基體1102上的一雷射剝除阻障。
封裝體1160係展示具有使用BGA 1106來與基體1102電氣且實體耦接之晶粒1154的另一實施例。疏水性剝除阻障1117係設置在該晶粒1154之一底部處，以防止或減緩環氧樹脂1108在V形槽區域1157下面流動。以此方式，與該V形槽1157耦接之光纖(未示出)係可俐落地與晶粒1154光學耦接。在實施例中，封裝體1160可展示用於一側邊附接程序之一晶粒1154上的一雷射剝除阻障。
圖12為根據各種實施例之用以將一疏水性阻障實行在一封裝體上的一程序。程序1200可使用本文中且特別是關於圖1-11所說明之設備、系統、技術或程序來實行。
在方塊1202，程序可包括識別一基體。在實施例中，該基體可相似於圖3之基體302、352；圖4之基體402；圖5之基體502；圖6之基體602；圖7之基體702；圖8之基體802、812；圖9之基體902；圖10之基體1002、1052；或圖11之基體1102。基體之識別係用來識別一晶粒隨後可使用本文所說明之一或多個實施例來對其附接的基體。
在方塊1204，該程序可進一步包括識別一晶粒，其具有一第一側以及與該第一側相對的一第二側，其中該第二側係用以與該基體之一表面實體耦接。在實施例中，該晶粒可相似於圖3之晶粒304、354；圖5之晶粒504；圖6之晶粒604、654；圖10之晶粒1004、1054；或圖11之晶粒1104、1154。
在方塊1206，該程序可進一步包括將一疏水性形貌體施加至該基體或至該晶粒之第二側，以減少一黏著劑在該基體或晶粒上之一流動，該黏著劑係用以實體耦接該基體及該晶粒。在實施例中，該疏水性形貌體可包括一疏水性化學阻障，其可相似於圖4之疏水性化學阻障417、427；圖5之疏水性化學阻障517；或圖6之疏水性化學阻障617。在實施例中，該疏水性形貌體可包括呈一圖案之形式的一疏水性剝除阻障，其可相似於圖7之疏水性剝除阻障717、727；圖8之疏水性剝除阻障800、820；圖9之疏水性剝除阻障917；圖10之疏水性剝除阻障1017；或圖11之疏水性剝除阻障1117。
圖13為根據本發明之一實施例之一電腦系統1300的一示意圖。根據本揭露內容中所闡述之若干揭露的實施例及其等效物中之任一者，所繪示之電腦系統1300(亦稱為電子系統1300)可實施一疏水性形貌體以控制黏著劑流動。該電腦系統1300可為諸如一輕省電腦的一行動裝置。該電腦系統1300可為諸如一無線智慧型手機的一行動裝置。該電腦系統1300可為一桌上型電腦。該電腦系統1300可為一手持式閱讀器。該電腦系統1300可為一伺服器系統。該電腦系統1300可為一超級電腦或高效能運算系統。
在一實施例中，該電子系統1300為包括一系統匯流排1320的一電腦系統，該系統匯流排1320係用以電氣耦接該電子系統1300之各種組件。根據各種實施例，該系統匯流排1320為一單個匯流排或匯流排之任何組合。該電子系統1300包括提供電力給積體電路1310的一電壓源1330。在一些實施例中，該電壓源1330係透過該系統匯流排1320供應電流給該積體電路1310。
根據一實施例，積體電路1310係電氣耦接至系統匯流排1320，且包括任何電路或電路之組合。在一實施例中，該積體電路1310係包括一處理器1312，其可為任何類型。於本文使用時，該處理器1312可意指任何類型之電路，諸如但不限於一微處理器、一微控制器、一圖形處理器、一數位信號處理器，或另一處理器。在一實施例中，該處理器1312係包括或耦接包括用以控制黏著劑流動之一疏水性形貌體的一組件，如本文所揭露。在一實施例中，SRAM實施例係見於處理器的快取記憶體中。可包括在該積體電路1310中之其他類型的電路係一定製電路或一特定應用積體電路(ASIC)，諸如一通訊電路1314，供使用於諸如蜂巢式電話、智慧型手機、呼叫器、可攜式電腦、雙向無線電及相似電子系統的無線裝置中；或用於伺服器的一通訊電路。在一實施例中，該積體電路1310係包括晶粒上記憶體1316，諸如靜態隨機存取記憶體(SRAM)。在一實施例中，該積體電路1310係包括內嵌式晶粒上記憶體1316，諸如內嵌式動態隨機存取記憶體(eDRAM)。
在一實施例中，積體電路1310係與一後續積體電路1311互補。有益的實施例係包括一雙處理器1313及一雙通訊電路1315及雙晶粒上記憶體1317，諸如SRAM。在一實施例中，雙積體電路1310係包括內嵌式晶粒上記憶體1317，諸如eDRAM。
在一實施例中，電子系統1300亦包括一外部記憶體1340，其進而可包括合適於特定應用的一或多個記憶體元件，諸如呈RAM形式的一主記憶體1342；一或多個硬式驅動機1344；及/或一或更多驅動機，其處理可移除式媒體1346，諸如磁碟片、緻密碟(CD)、數位多功能碟(DVD)、快閃記憶體驅動機及本技藝已知之其他可移除式媒體。根據一實施例，該外部記憶體1340亦可為內嵌式記憶體1348，諸如一晶粒堆疊中之第一晶粒。
在一實施例中，電子系統1300亦包括一顯示裝置1350、一音訊輸出1360。在一實施例中，該電子系統1300係包括一輸入裝置，諸如一控制器1370，其可為一鍵盤、滑鼠、軌跡球、遊戲控制器、麥克風、語音辨識裝置，或任何將資訊輸入進該電子系統1300中的其他輸入裝置。在一實施例中，一輸入裝置1370為一攝影機。在一實施例中，一輸入裝置1370為一數位錄音機。在一實施例中，一輸入裝置1370為一攝影機及一數位錄音機。
如本文所示，積體電路1310可在多種不同的實施例中實行，其包括：根據若干所揭露實施例及其等效內容中之任一者的具有用以控制黏著劑流動之一疏水性形貌體的一封裝體基體；一電子系統；一電腦系統；一或多個製造一積體電路的方法；以及一或多個製造包括一封裝體基體之一電子總成的方法，該封裝體基體係具有根據各種實施例中所闡述之若干所揭露實施例及其等效內容中之任一者的具有用以控制黏著劑流動之一疏水性形貌體的一封裝體基體。根據若干所揭露的具有用以控制黏著劑流動之一疏水性形貌體之封裝體基體的實施例及其等效內容中之任一者，就一處理器安裝基體中所嵌入之一微電子晶粒而言，元件、材料、幾何形狀、尺寸及操作順序都可變化以符合特定I/O耦接需求，包括陣列接點計數、陣列接點配置。如圖13之虛線所表示，可包括一基礎基體。亦如圖13所繪示，亦可包括被動裝置。
各種實施例可包括上文所說明的實施例之任何合適組合，包括在上文以聯合形式(及)說明的實施例之替代(或)實施例(例如，「及」可為「及/或」)。此外，一些實施例可包括一或多個製造物件(例如，非暫時性電腦可讀媒體)，具有儲存其上之在被執行時產生上述實施例中任一者之動作的指令。此外，一些實施例可包括具有用於進行上文所說明的實施例之各種操作之任何合適構件的設備或系統。
對所例示實施例的以上說明，包括摘要中所說明者，關於所揭露之精確形式並不意圖為窮盡性的或限制性的。雖然本文中為了例示之目的，說明了具體的實施例，惟如相關領域的習知技藝者將認知到的，在該等實施例之範圍內各種等效的修改是有可能的。
可按照上述詳細說明而對該等實施例做出這些修改。以下申請專利範圍中所用之用語不應解釋為將該等實施例限於說明書及申請專利範圍中所揭露之特定實行方式。反之，本發明的範圍完全由下面的申請專利範圍判定，其將根據已建構之申請專利範圍詮釋的準則來解釋。
以下段落說明各種實施例之範例。
範例
範例1為一種封裝體，其包含：一基體；一晶粒，其具有一第一側以及與該第一側相對的一第二側，該第二側係與該基體的一表面實體耦接；以及一疏水性形貌體，其係與該晶粒之該第二側或該基體之該表面耦接，以減少一黏著劑在該基體或該晶粒上的一流動。
範例2可包括範例1之封裝體，其中該黏著劑為下列之一選定者：環氧樹脂或樹脂。
範例3可包括範例1之封裝體，其中該疏水性形貌體係用以減少該黏著劑在與該疏水性形貌體接觸時之流動。
範例4可包括範例1之封裝體，其中該疏水性形貌體係至少部分地設置在一晶粒陰影區域內。
範例5可包括範例4之封裝體，其中該疏水性形貌體係包圍該晶粒上或該基體之該表面上之一區域上的一區域。
範例6可包括範例1之封裝體，其中該疏水性形貌體係進一步包括一化學阻障。
範例7可包括範例6之封裝體，其中該化學阻障係包括具有一高觸變指數的一材料。
範例8可包括範例6之封裝體，其中該化學阻障係設置在一晶粒邊緣旁邊。
範例9可包括範例6之封裝體，其中該化學阻障之一寬度係小於150微米。
範例10可包括範例1-9中任一者之封裝體，其中該疏水性形貌體係進一步包括一圖案阻障。
範例11可包括範例10之封裝體，其中該圖案阻障係包括複數個孔洞。
範例12可包括範例11之封裝體，其中該等複數個孔洞係以下列之一選定者布置：一方形圖案或一六角形圖案。
範例13可包括範例10之封裝體，其中該圖案阻障係以雷射剝除形成。
範例14為一種方法，其包含：識別一基體；識別一晶粒，其具有一第一側以及與該第一側相對的一第二側，其中該第二側係與該基體之一表面實體耦接；以及將一疏水性形貌體施加至該基體或至該晶粒之該第二側，以減少一黏著劑在該基體或晶粒上之一流動，該黏著劑係用以實體耦接該基體及該晶粒。
範例15可包括範例14之方法，其進一步包含實體耦接該基體之該表面與該晶粒之該第二側。
範例16可包括範例15之方法，其進一步包含在該晶粒之該第二側與該基體之該表面之間流動該黏著劑。
範例17可包括範例14-16中任一者之方法，其中該疏水性形貌體為下列之一選定者：環氧樹脂或樹脂。
範例18為一種封裝體，其包含：一基體；一第一晶粒，其具有一第一側以及與該第一側相對的一第二側，該第二側係與該基體之一表面實體耦接；以及一疏水性形貌體，其係與該第一晶粒之該第二側或該基體之該表面耦接，以減少一黏著劑在該基體上或該第一晶粒上之一流動；一第二晶粒，其具有一第一側以及與該第一側相對的一第二側，該第二晶粒之該第二側係與該第一晶粒之該第一側實體耦接；以及其中在該黏著劑之一流動後所形成之一圓角，其鄰近於垂直於該第一晶粒之該第一側之該第一晶粒之一邊緣表面處，係不實體接觸與該第一晶粒耦接的該第二晶粒。
範例19可包括範例18之封裝體，其中在該黏著劑之該流動之後且在將該第二晶粒之該第二側實體耦接至該第一晶粒之前，該第一晶粒之該第一側係被蝕刻。
範例20可包括範例18-19中任一者之封裝體，其中該第二晶粒係為一纖維附接單元(FAU)晶粒。
100,150:舊有封裝體,封裝體 102,152,202,302,352,402,502,602,702,902,1002,1052,1102:基體 104,154,204,254,304,354,504,604,654,1004,1054,1104,1154:晶粒 105,153,713a:邊緣 106:球柵陣列,BGA 108,158,208,308,508,608,1008,1058,1108:環氧樹脂 110,160:區,環氧樹脂區 112,162,210,260,507:圓角 155:光學輸入 156:球柵陣列 157:V形槽 200,250:舊有封裝體 270,370:FAU 300,350,400,500,600,620,640,660,700,1000,1050,1100,1120,1140,1160:封裝體 310:圓角,環氧樹脂 413,413b:晶粒陰影 413a:晶粒陰影,區域 413c:邊緣,晶粒陰影邊緣 417,427,517:化學阻障,疏水性化學阻障 417a:內部區 417b:外部區 433:陰影區域,晶粒陰影 433a,733a:區 433c,733b:陰影晶粒邊緣 506,606,1106:BGA 604a,1104a:晶粒邊緣 617:疏水性化學阻障 657,1157:V形槽,V形槽區域 713:晶粒陰影,陰影晶粒 717:剝除阻障,雷射剝除阻障,疏水性剝除阻障 717a:內部區域 727:剝除阻障,疏水性剝除阻障 733:晶粒陰影,陰影區域 800,820:疏水性剝除阻障圖案,疏水性剝除阻障 802,812:表面,基體 804,814:剝除孔洞,孔洞 830:疏水性剝除阻障圖案,圖案,阻障圖案 900:圖 917,1117:疏水性剝除阻障 1008a:環氧樹脂突出塊,環氧樹脂突出區域 1017:雷射剝除阻障,疏水性剝除阻障 1200:程序 1202,1204,1206:方塊 1300:電腦系統,電子系統 1310:積體電路,雙積體電路 1311:後續積體電路 1312:處理器 1313:雙處理器 1314:通訊電路 1315:雙通訊電路 1316:晶粒上記憶體,內嵌式晶粒上記憶體 1317:雙晶粒上記憶體,內嵌式晶粒上記憶體 1320:系統匯流排 1330:電壓源 1340:外部記憶體 1342:主記憶體 1344:硬式驅動機 1346:可移除式媒體 1348:內嵌式記憶體 1350:顯示裝置 1360:音訊輸出 1370:控制器,輸入裝置
圖1例示在使用舊有底填技術將一晶粒附接至一基體時所形成之兩種範例類型的環氧樹脂圓角。
圖2例示在耦接一第二晶粒時之一後晶粒蝕刻環氧樹脂圓角的一舊有實行方式。
圖3例示根據各種實施例之藉由一疏水性阻障所生成的一後晶粒蝕刻環氧樹脂圓角。
圖4例示根據各種實施例之具有兩個晶粒陰影的一基體，該等兩個晶粒陰影展示施加係一化學阻障之一疏水性形貌體的範例。
圖5例示根據各種實施例之一封裝體的一截面圖，其包括一晶粒、一零環氧樹脂圓角及一化學阻障。
圖6例示根據各種實施例之用以實行一疏水性化學阻障之一程序中的各種階段。
圖7為根據各種實施例之一基體之一由上而下的視圖，其具有展示一疏水性剝除阻障之置放的二個晶粒陰影。
圖8展示根據各種實施例之用於一疏水性剝除阻障的範例圖案。
圖9展示根據各種實施例之一剝除阻障的一截面圖，其包括具有各種範圍之環氧樹脂擴散或樹脂擴散的一方形圖案孔洞。
圖10展示根據各種實施例之舊有環氧樹脂擴散相對於具有雷射剝除阻障之減少環氧樹脂擴散的範例影像。
圖11例示根據各種實施例之用以實行一疏水性剝除阻障之一程序中的各種階段。
圖12為根據各種實施例之用以將一疏水性阻障實行在一封裝體上的一程序。
圖13為根據本發明之一實施例之一電腦系統的一示意圖。
500:封裝體
502:基體
504:晶粒
506:BGA
507:圓角
508:環氧樹脂
517:化學阻障，疏水性化學阻障

Claims (20)

  1. 一種封裝體，其包含： 一基體： 一晶粒，其具有一第一側以及與該第一側相對的一第二側，該第二側係與該基體之一表面實體耦接；以及 一疏水性形貌體，其與該晶粒之該第二側或該基體之該表面耦接，以減少一黏著劑在該基體或該晶粒上之一流動。
  2. 如請求項1之封裝體，其中該黏著劑為下列之一選定者：環氧樹脂或樹脂。
  3. 如請求項1之封裝體，其中該疏水性形貌體係用以減少該黏著劑在與該疏水性形貌體接觸時之該流動。
  4. 如請求項1之封裝體，其中該疏水性形貌體係至少部分地設置在一晶粒陰影區域內。
  5. 如請求項4之封裝體，其中該疏水性形貌體係包圍該晶粒上或該基體之該表面上之一區域上的一區域。
  6. 如請求項1之封裝體，其中該疏水性形貌體係進一步包括一化學阻障。
  7. 如請求項6之封裝體，其中該化學阻障包括具有一高觸變指數的一材料。
  8. 如請求項6之封裝體，其中該化學阻障係設置在一晶粒邊緣旁邊。
  9. 如請求項6之封裝體，其中該化學阻障之一寬度係小於150微米。
  10. 如請求項1、2、3、4、5、6、7、8或9之封裝體，其中該疏水性形貌體係進一步包括一圖案阻障。
  11. 如請求項10之封裝體，其中該圖案阻障係包括複數個孔洞。
  12. 如請求項11之封裝體，其中該等複數個孔洞係以下列之一選定者布置：一方形圖案或一六角形圖案。
  13. 如請求項10之封裝體，其中該圖案阻障係以雷射剝除形成。
  14. 一種方法，其包含： 識別一基體； 識別一晶粒，其具有一第一側以及與該第一側相對的一第二側，其中該第二側係與該基體之一表面實體耦接；以及 將一疏水性形貌體施加至該基體或至該晶粒之該第二側，以減少一黏著劑在該基體或晶粒上之一流動，該黏著劑係用以實體耦接該基體及該晶粒。
  15. 如請求項14之方法，其進一步包含實體耦接該基體之該表面與該晶粒之該第二側。
  16. 如請求項15之方法，其進一步包含在該晶粒之該第二側與該基體之該表面之間流動該黏著劑。
  17. 如請求項14、15或16之方法，其中該疏水性形貌體為下列之一選定者：環氧樹脂或樹脂。
  18. 一種封裝體，其包含： 一基體； 一第一晶粒，其具有一第一側以及與該第一側相對的一第二側，該第二側係與該基體之一表面實體耦接； 一疏水性形貌體，其係與該第一晶粒之該第二側或該基體之該表面耦接，以減少一黏著劑在該基體上或該第一晶粒上之一流動； 一第二晶粒，其具有一第一側以及與該第一側相對的一第二側，該第二晶粒之該第二側係與該第一晶粒之該第一側實體耦接；以及 其中在該黏著劑之一流動後所形成之一圓角，其鄰近於垂直於該第一晶粒之該第一側之該第一晶粒之一邊緣表面處，係不實體接觸與該第一晶粒耦接的該第二晶粒。
  19. 如請求項18之封裝體，其中在該黏著劑之該流動之後且在將該第二晶粒之該第二側實體耦接至該第一晶粒之前，該第一晶粒之該第一側係被蝕刻。
  20. 如請求項18或19之封裝體，其中該第二晶粒係為一纖維附接單元(FAU)晶粒。
TW110135429A 2020-12-23 2021-09-23 用以控制黏著劑流動之疏水性形貌體 TW202226476A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/132,851 US20220196937A1 (en) 2020-12-23 2020-12-23 Hydrophobic feature to control adhesive flow
US17/132,851 2020-12-23

Publications (1)

Publication Number Publication Date
TW202226476A true TW202226476A (zh) 2022-07-01

Family

ID=78211787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135429A TW202226476A (zh) 2020-12-23 2021-09-23 用以控制黏著劑流動之疏水性形貌體

Country Status (4)

Country Link
US (1) US20220196937A1 (zh)
EP (1) EP4020529A1 (zh)
CN (1) CN114664751A (zh)
TW (1) TW202226476A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919356B2 (en) * 2007-07-31 2011-04-05 International Business Machines Corporation Method and structure to reduce cracking in flip chip underfill
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8895365B2 (en) * 2012-08-31 2014-11-25 Intel Corporation Techniques and configurations for surface treatment of an integrated circuit substrate

Also Published As

Publication number Publication date
US20220196937A1 (en) 2022-06-23
CN114664751A (zh) 2022-06-24
EP4020529A1 (en) 2022-06-29

Similar Documents

Publication Publication Date Title
US10008480B2 (en) Package-on-package structure with through molding via
US20160211180A1 (en) Semiconductor piece manufacturing method
US20020037631A1 (en) Method for manufacturing semiconductor devices
JP2008028325A (ja) 半導体装置の製造方法
US7816793B2 (en) Apparatus for facilitating proximity communication between chips
KR20090021019A (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
TW201803073A (zh) 電氣互連橋接技術
CN109860065B (zh) 一种扇出型封装方法
US10714528B2 (en) Chip package and manufacturing method thereof
TW202226476A (zh) 用以控制黏著劑流動之疏水性形貌體
WO2020237987A1 (zh) 一种降低扇出型封装翘曲的方法
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
US11916035B2 (en) Package structure and manufacturing method thereof
CN109920765B (zh) 一种扇出型封装器件
CN211320101U (zh) 半导体结构
CN102832158B (zh) 半导体器件的制造装置和半导体器件的制造方法
CN205609508U (zh) 叠层封装体组件以及封装体叠层组件
US20150155247A1 (en) Bridge structure for embedding semiconductor die
US20220413235A1 (en) Substrate cavity with stepped walls
CN111554616B (zh) 一种芯片封装方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
US20220415770A1 (en) Multi-level die coupled with a substrate
CN104517895B (zh) 半导体封装件及其制法