TW202226364A - 脈衝式電容耦合電漿製程 - Google Patents

脈衝式電容耦合電漿製程 Download PDF

Info

Publication number
TW202226364A
TW202226364A TW110130836A TW110130836A TW202226364A TW 202226364 A TW202226364 A TW 202226364A TW 110130836 A TW110130836 A TW 110130836A TW 110130836 A TW110130836 A TW 110130836A TW 202226364 A TW202226364 A TW 202226364A
Authority
TW
Taiwan
Prior art keywords
power level
phase
pulse
power
plasma
Prior art date
Application number
TW110130836A
Other languages
English (en)
Inventor
彼得 凡特薩克
艾洛克 蘭傑
谷口謙介
森北信也
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202226364A publication Critical patent/TW202226364A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

一種方法，包含實施一第一開啟階段，該第一開啟階段包含將一SP脈衝施加至一SP電極以產生電漿，在該第一開啟階段之後實施一第二開啟階段，在該第二開啟階段之後實施一角隅蝕刻階段，以及在該角隅蝕刻階段之後實施一副產物管理階段。該SP脈衝於該第一開啟階段結束時終止。該第二開起階段包含將一第一BP脈衝施加於與一目標基板耦合的一BP電極。該第一BP脈衝包含一第一BP功率準位，並且將該電漿之離子朝向目標基板加速。該角隅蝕刻階段包含施加一BP尖峰，該BP尖峰包含大於該第一BP功率準位的一第二BP功率準位。該BP尖峰之持續期間小於該第一BP脈衝之持續時間。

Description

脈衝式電容耦合電漿製程
[相關申請案的交互參照]本申請案主張以下申請案之優先權：美國非臨時專利申請案第17/001,327號，申請於西元2020年8月24日，在此藉由引用全部納入。
本發明大致上關聯於電漿處理，及在特定實施例之中，關聯於使用電容耦合電漿及脈衝功率的電漿處理之系統及方法。
在微電子工作件內之裝置製造可能涉及一系列製造技術，包含在基板上形成、圖案化、及去除多個材料層。許多此類技術需要高深寬比，例如高深寬比蝕刻（例如用於NAND製造的記憶體蝕刻）、高深寬比接點（HARC）蝕刻（例如用於邏輯接點），以及其他後端製程（BEOL）蝕刻。
現代半導體裝置製造製程尋求將高深寬比製程推向更大的極限。舉例而言，試圖滿足嚴格的傾斜、深寬比、及橢圓度需求，已使用與非常高源功率及偏壓功率組合的利用低溫、定制波型、及/或同步功率（亦即同時打開源功率及偏壓功率）的方法。
電容耦合電漿（CCP）系統可能係用於高深寬比製程。較高的功率及電壓、額外的頻率、及較低的處理溫度可能都是改善製程控制所需要的，但會顯著增加CCP系統的複雜性。因此，更靈活的硬體允許了在電漿處理期間在通量、能量、及化學性的精確控制，同時實現較低複雜度可能是可取的。
根據本發明的一實施例，一種電漿蝕刻方法包含實施一第一開啟階段，包含向一源功率（SP）電極施加一源功率脈衝，以在一電漿處理室之中產生電漿，在該第一開啟階段之後，實施一第二開啟階段，在該第二開啟階段之後實施一角隅蝕刻階段，在該角隅蝕刻階段之後實施一副產物管理階段。該SP脈衝包含一第一SP功率準位並且在該第一開啟階段結束時終止。該第二開啟階段包含將一第一偏壓功率（BP）脈衝施加於一BP電極，該BP電極耦合至在該電漿處理室內之一目標基板。該第一BP脈衝包含一第一BP功率準位，並且將該電漿之離子朝目標基板加速，以在該目標基板之一可蝕刻材料之中蝕刻一凹部。該角隅蝕刻階段包含施加一BP尖峰，該BP尖峰包含大於該第一BP功率準位的一第二BP功率準位。該BP尖峰之持續時間小於該第一BP脈衝的持續時間。該副產物管理階段包含：以小於該第一SP功率準位的一第二SP功率準位將源功率施加於該SP電極，以及以小於該第一BP功率準位的一第三BP功率準位將偏壓功率施加於該BP電極。
根據本發明的另一替代實施例，一種電漿處理方法，包含：提供包含一第一SP功率準位的一第一SP脈衝至一SP電極，以產生一電容耦合電漿於一電漿處理室之中；以及提供包含一第一BP準位的一第一BP脈衝至一BP電極，該BP電極與在該電漿處理室內之一目標基板耦合。該第一SP脈衝停止於該輝光階段之終點。該方法進一步包含在該輝光階段之後實施一餘輝階段。該餘輝階段包含：在該電容耦合電漿之餘輝之中，對該BP電極提供一第二BP脈衝。該第二BP脈衝包含小於該第一BP功率準位的一第二BP功率準位。
根據本發明的又另一替代實施例，一種電漿處理方法包含循環地實施以下步驟：同時地，將包含一第一SP功率準位的SP施加至一SP電極以產生在一電漿處理室中之一電容耦合電漿，以及將包含一第一BP功率準位的BP施加至與在該電漿處理室內之一目標基板耦合的一BP電極；將該SP從該第一SP功率準位減少至一第二SP功率準位；將該BP從該第一BP功率準位減少至一第二BP功率準位；以及將該BP從該第二BP功率準位減少至一第三BP功率準位。
以下將細節討論各種不同實施例的製作及使用。然而需理解到，在此描述的各種不同實施例適用在廣泛種類的特定背景之中。討論的特定實施例僅係對各種不同實施例的製作及使用的特定方式的說明，且不應被理解為在限制範圍之中。
隨著高深寬比電漿製程的能力擴大，諸如傾斜緩和、深寬比相關蝕刻緩和、及橢圓度緩和之需求變得更加嚴格且難以實現（例如，增加非常高的功率）。為了滿足這些需求，已經採用了幾種技術。例如，已經使用了低溫電漿處理及特製波形（tailored waveform）（例如，組合諧波頻率以形成諸如近似方波的各種波形）。然而，這些技術是複雜的解決方案，可能昂貴且難以成功實施。此外，作為大量的相依部分之結果，複雜性亦可能降低靈活性。
CCP 電漿適用於高深寬比電漿製程，因為CCP電漿具有中等密度並且可以耦合非常高的偏壓。例如，中等密度電漿也可能導致低度的蝕刻前驅物解離，這對於選擇性及速率來說可能是必要的。CCP電漿對於諸如氧化矽（SiO 2）、氮化矽（Si 3N 4）、及低κ介電質蝕刻的介電質蝕刻可能特別有用。例如，CCP電漿可以用於記憶體結構（例如NAND層）的介電質蝕刻。
亦可以使用對電漿系統的功率施加的修改，例如源功率（SP）及偏壓功率（BP）的脈衝施加。源功率脈衝可以包括高頻（HF）射頻（RF）功率，而偏壓功率脈衝可以包括具有直流（DC）偏移的低頻（LF）RF功率或者單純地是直流（DC）功率。當然可以使用其他RF頻率範圍，例如特高頻（VHF）、中頻（MF）、特低頻（VLF）、及其他者。
傳統的脈衝方法使用同步脈衝，包括SP脈衝及BP脈衝之同時或主要重疊應用。然而，傳統的同步脈衝具有嚴重降低偏壓電源在源功率開啟時增加電壓的效用的缺點。因此，必須為BP脈衝採用更高的功率，以試圖在存在SP脈衝的情況下增加電壓。
然而，高功率及同步脈衝的盲目應用對於CCP系統可能尤其成問題。例如，考慮到所施加功率的強度，離子能量可能相對較低。此外，離子溫度可能係高的，導致離子運動受熱支配。在電漿中的解離速率也可能相對低，這可能導致化學控制的缺乏、最小的離子能量/角度控制、以及在關閉階段期間的沉積增加（例如，聚合物可能傾倒到壁和晶圓上）。藉由利用巨大的功率（例如，源功率及偏壓功率二者為數十kW），可以（略微）增加對於同步脈衝技術的製程空間，但至少由於上述原因，除了能量效率低之外，這不是最佳的。
此外，在使用同步脈衝時存在權衡。同步脈衝技術可以將HF RF功率用於SP脈衝，以及將LF RF功率用於BP脈衝。需要大的HF功率以產生所需的通量，但增加的通量會抑制離子能量。相反，高離子能量和垂直度需要大LF功率。隨著HF功率的增加，電漿密度增加而使得以合理的功率產生高能離子更加困難，從而導致用於BP脈衝的非常大的功率供給（例如 20 kW、40 kW 等）。但是隨著電壓增加較大的LF功率，鞘厚度也會增加，從而減少電漿的體積並需要更多的HF功率用於SP脈衝以維持電漿。由於較大的鞘，電漿產生區域受到擠壓，從而降低離子密度和離子通量。
在傳統脈衝方法中使用的SP脈衝及BP脈衝的同步應用期間，源及偏壓功率的固有耦合阻止了離子能量及電漿化學的理想解耦。結果是減少了對電漿參數的控制並降低了電漿處理期間的精確度。本文描述的電漿處理的實施例系統與方法使用交錯多階段脈衝方案以獨立地控制離子與自由基的比率並最大化提取電壓的能力以克服這些缺點。
在此描述的電漿處理方法可以有利地提供對各種電漿參數的增強與獨立控制。例如，可以有利地實現增加的離子通量、自由基通量、以及兩者之間的比率。實施例電漿處理方法的另一個可能的好處是增加了對離子能量與自由基能量的控制。特別地，可以藉由包括反相的源和偏壓功率而有利地獲得離子能量和離子垂直度的理想最大化。
實施例電漿處理方法的另一個可能的益處是對電漿化學性質的增強與獨立控制。例如，使用如本文所述的額外脈衝階段可以有利地控制諸如氟（F）與碳（C）之比率的化學比率。使用不同相位的增強化學控制可以有利地在整個電漿製程中提供適當程度的聚合物堆積，以防止不希望的影響，例如堵塞（例如在小通孔的開口處）或撞球桿形傾斜（cue-tipping）（遮罩的彎曲）、及遮罩腐蝕。
在此描述的電漿處理方法也可以有利地實現優於傳統技術的改進的製程裕度。例如，HARC 蝕刻（例如邏輯接點）、NAND記憶體蝕刻、及其他BEOL蝕刻製程以及其他高深寬比製程的製程裕度可以加以改進。此外，實施例電漿處理方法可以使用CCP系統及方法，其有利地保持了CCP對於HARC、NAND、BEOL、及其他者的益處，同時增加了反相脈衝技術的各種益處。電容耦合和反相脈衝的這種組合使用可以有利地產生高功率和高離子能量，從而改善深寬比（例如高達100、及更高）。
下面提供的實施例描述了用於電漿處理的各種系統和方法，並且具體而言，用於電漿處理的系統和方法，其包括向CCP電漿施加脈衝源功率和偏壓功率。以下的敘述描述了實施例。圖1A、1B、及1C係用於描述實施例電漿處理方法。在實施例電漿製程期間的兩個目標基板使用圖2及圖3加以描述。使用圖4A、4B、及4C描述另一個實施例電漿處理方法。圖5及圖6用於描述另一對實施例電漿處理方法。圖7A、7B、及7C用於描述另一實施例電漿處理方法。使用圖8描述一個實施例電容耦合電漿處理系統。使用圖9及10描述了電漿處理的三個實施例方法。
圖1A、1B、及1C繪示根據本發明實施例的例示電漿處理方法，其中圖1A繪示電漿處理方法的示意時序圖，圖1B繪示對應的定性圖，而圖1C繪示對應的目標基板。
參考圖1A及1B，示意時序圖100包括呈脈衝提供的源功率SP及偏壓功率BP，以在循環150的各個階段產生活性物種及高能離子。例如，循環150可以是應用於CCP系統的先進脈衝技術（APT）。循環150包括以SP和BP二者的功率及持續時間表徵的各種階段（例如，如圖所示的4個階段）。在各種實施例中，循環150被重複地實施（例如，循環地）。例如，循環150可以實施多次（例如＞＞1），確切的次數取決於所選電漿製程的具體目標。
循環150包括第一開啟階段110，在此期間第一SP脈衝112係以 P S1＞0的功率施加。也可以在第一開啟階段110期間施加具有功率 P B1的第一BP脈衝114。第一開啟階段110係由等於第一SP脈衝112的脈衝持續時間的持續時間 t 1加以定義。第一BP脈衝114可以或可以不延伸到第一開啟階段110的結束，如可選的擴展BP脈衝113所示。
第一開啟階段110的持續時間 t 1大於約10μs。在一些實施例中， t 1係在約10 μs與約100 μs之間。在一個實施例中，第一開啟階段110的持續時間 t 1是大約20μs。
在第一開啟階段110期間，可能存在較高程度的電漿及自由基產生與較低程度的離子授能及蝕刻之結合。第一開啟階段110可被稱為SP階段（例如，因為較高功率的SP支配對電漿的影響）、電漿產生階段、或起因於特徵電漿及自由基產生的輝光階段。
第一開啟階段110影響各種電漿參數，如圖1B的定性曲線圖102所示，圖1B包括離子通量曲線105 、自由基通量曲線106 、離子能量曲線107、及副產物通量曲線108。在第一開啟階段110期間，由於在第一SP脈衝112中SP的施加，離子通量 Γ i及自由基通量 Γ r二者係高的。當BP包含在第一開啟階段110中時，可產生一些離子能量 ε i。可以包括第一BP脈衝114以授予一些 ε i（例如用於厚度控制）。然而，由於在施加SP的同時亦施加BP的效用降低， ε i係低的。低 ε i亦可導致最小蝕刻及低副產物通量 Γ bp。
在第一開啟階段110期間，由於電漿產生期間電漿密度增加，可能存在高電漿電流。 P B1可以相對高以實現由於高電漿電流而可能需要的高偏壓電壓。然而，在非常電負性的情況下，電漿密度在第一開啟階段110期間可能係低的並且可能不需要相對高的 P B1。
在源功率階段（第一開啟階段110）期間，SP是高的並且電漿輝光被保持。SP在源功率階段後減少，並且所產生的電漿進入餘輝狀態。餘輝可能是有用的，因為電漿密度正在下降並且溫度（離子及電子）正在下降，這有優勢地允許離子角變窄及離子能量增加。
有優勢地，當在SP階段的餘輝中離子密度下降並且溫度下降時，可以最大化 ε i並且優化離子垂直度。結果，第二開啟階段120係在第一開啟階段110之後，在此期間施加具有持續時間 t 2及功率 P B2＞0的第二BP脈衝124。在第二開啟階段120期間，SP較低（ P S2＜ P S1）並且可能為零。在第二開啟階段120中包含第二SP脈衝122可增加 P B2的絕對值以補償其在存在SP時偏壓電壓的降低效果。
第二開啟階段120的持續時間 t 2大於約10μs。在一些實施例中， t 2在約10μs與約100μs之間。在一實施例中，第二開啟階段120的持續時間 t 2是大約40μs。
如定性圖102所示，離子能量 ε i在第二開啟階段120中增加。由於從施加的BP到電漿餘輝的 ε i增加，第二開啟階段120可被稱為BP階段、餘輝階段、或主蝕刻階段（因為增加的 ε i促進蝕刻）。副產物通量 Γ bp可能會因蝕刻期間的副產物形成而急劇增加。離子不再在餘輝中產生並且被 BP 從電漿中耗盡，因此離子通量 Γ i可能降低，而自由基通量 Γ r可能保持相對恆定。
隨著偏壓電壓的增加，離子能量（ ε i）增加，並且離子角分佈變窄。第二開啟階段120期間的離子能量控制和角度控制允許其用作主要蝕刻階段。當包括並且如圖所示時，第一BP脈衝114可以在第一SP脈衝112結束之前結束（即在第二開啟階段120中SP功率的減少或去除之前降低到第二BP脈衝124的準位）。這可以在進入第二開啟階段120時有利地防止或減少不期望的電壓尖峰。
在第一開啟階段110的結束（第一SP脈衝112的結束）與第二開啟階段120的開始（第二BP脈衝124的開始）之間也可能存在延遲。離子與自由基的比率及 ε i二者也可能是在階段之間的延遲以及在第二BP脈衝124期間的可選源功率的函數。如果第一BP脈衝114係包括在第一開啟階段110中，則 P B2可以小於 P B1，因為在第二開啟階段120期間的SP較低並且可能完全省略。
涉及SP及BP脈衝的脈衝施加的幾種方案可加以實施。例如，SP可以保持恆定（處於適合永久維持電漿的功率準位），而只有BP加以脈衝（偏壓脈衝）。在這種情況下，由於連續的電漿輝光，通量總是高的。然而，當 BP 開啟時，離子能量是低的，而當 BP 關閉時（即處於電漿電位），離子能量甚至更低。亦即，由於高電漿密度，離子能量無法因為SP開啟而有效地增加。
如前所述，也可以同步施加SP脈衝及BP脈衝（同步脈衝）。在此實施方式中，在開啟和關閉階段之間存在化學變化，但沒有獨立的化學控制。此外，由於SP始終與BP同時開啟，因此存在弱離子能量及角度控制。在開啟階段中離子能量亦係低的，並且接著在關閉階段中係較低的（即熱）。在關閉階段中可能發生大量的聚合物沉積。
另一種脈衝方案是將BP保持在一個恆定準位，並對SP（源脈衝）進行脈衝。與偏壓脈衝及同步脈衝相比，源脈衝包括只有BP開啟的階段，並且因此可以利用餘輝階段。然而，由於BP保持恆定，因此當 SP 開啟時，BP有著嚴重降低的有效性。此外，當SP及BP二者開啟時，由於較大的鞘降低離子濃度並需要更多功率，因此電漿產生區域可能被擠壓（即減少）。
SP脈衝和BP脈衝也可以彼此獨立地加以脈衝（非同步脈衝）。非同步脈衝可能包括部分重疊的SP及BP脈衝或完全不重疊的SP及BP脈衝。在非同步脈衝實施方式中，一些SP及BP脈衝可能是同步的，而另一些則是非同步的。SP和BP的功率在不同的時間也可能不同。由於這個原因，非同步脈衝實施方式可以有利地提供靈活性以在電漿製程期間去耦和及增強對各種電漿參數的控制。
仍參照圖1A和1B，循環150還包括可選的第三階段130，在該期間以 P B3＞ P B2的功率施加第三BP脈衝134達持續時間 t 3。例如，可選的第三階段130可以是較短的階段（ t 3＜ t 2及/或 t 1）並且可以包括非常高（例如，盡可能高）的偏壓功率 P B3。由於 t 3的短持續時間及 P B3的大強度，所以第三BP脈衝134可被稱為BP尖峰。為此原因，可選的第三階段130可被稱為BP尖峰階段。
可選的第三階段130的持續時間 t 3大於約10μs。在一些實施例中， t 3係在約10μs與約30μs之間。在一個實施例中，可選的第三階段130的持續時間 t 3是大約20μs。
非常高的 P B3之目的可係在 BP 階段結束時產生電壓尖峰（以及離子能量尖峰）。亦即，相對於在第二開啟階段120之終點的 t 2，可選的第三階段130可以被視為發生持續一短暫的時間 t 3的BP階段的一部分。在可選的第三階段130期間，SP被去除或進一步減少（包括可選的一可選的第三SP脈衝132，如圖所示）。
在可選的第三階段130期間， ε i呈尖峰而 Γ i由於缺乏電漿產生且由於來自電漿的離子的進一步消耗而繼續減少。由於高能離子的蝕刻， Γ bp中的對應尖峰也可能發生。此 Γ bp尖峰的大小可能小於在第二開啟階段120中的尖峰，因為與在BP階段的起點時相比，存在較少的離子及較少的高能有利區域。
可選的第四階段140也可以被包括在循環150中。在可選的第四階段140期間，可以在持續時間 t 4內減少或完全去除SP及BP二者（ P S4＜ P S1， P B4＜ P B2）。例如，第四BP脈衝144可被包含或省略。類似地，第四SP脈衝142可被包括。第三SP脈衝132的功率可能類似於第四SP脈衝142的功率。也就是說，如果省略一個，則兩者都可以省略，並且如果包含一個，則兩者可具有相同的功率。然而，這不是必需的。
可選的第四階段140的持續時間 t 4大於約100μs。在一些實施例中， t 4係在大約100μs與大約2ms之間。在一實施例中，可選的第四階段140的持續時間 t 4是大約200μs。
可選的第四階段140可以在下一循環的BP階段與SP階段之間提供延遲，以允許從電漿處理室去除（即泵出）副產物。由於副產物可以藉由減少或移除功率加以移除和控制，可選的第四階段140可以被稱為關閉階段或副產物管理階段。
在某些情況下，在沒有任何功率的情況下，在可選的第四階段140期間，副產物堆積仍可能以不期望的準位發生。因此，如圖所示，在可選的第四階段140期間可以施加剛好足夠的SP及/或BP以控制堆積。這可能導致在可選的第四階段140期間 Γ i、 ε i、及 Γ bp略微增加，如在圖1B中的交替關閉階段曲線109所示。
現在參考圖1C，在與圖1A和1B的電漿處理方法的階段相對應的處理的各個階段期間的目標基板104被顯示。在該具體示例中，電漿處理方法係應用於高深寬比蝕刻製程。目標基板104包括可蝕刻材料160。在一些實施例中，可蝕刻材料160包括矽。在一實施例中，可蝕刻材料160是塊體矽。在各種實施例中，可蝕刻材料160是介電質並且在一個實施例中是SiO 2。替代地，可蝕刻材料可以是Si 3N 4、高κ介電質、及其他者。再者，可蝕刻材料160也可以是多層結構（例如SiO 2/Si 3N 4或Si/SiO 2等的交替層）。
遮罩161係設置在可蝕刻材料160上方。遮罩161可以在蝕刻製程期間保護可蝕刻材料160。此處繪示了處於中間步驟的目標基板104，其中已經藉由遮罩161中的開口形成凹部162。例如，凹部162可以是孔洞（基本上是1D結構）或溝槽（基本上是2D結構）。
在第一開啟階段110期間，可以在遮罩161與可蝕刻材料160的暴露表面處形成聚合物。聚合物可以主要形成在遮罩的頂表面處並且於凹部162的底部處堆積在角隅中（繪示為角隅堆積163）。聚合物堆積可以有利地保護遮罩表面與側壁並且與促進蝕刻的可蝕刻材料160形成混合層165。例如，混合層165可以包括來自可蝕刻材料160與蝕刻劑（例如SiO 2和CF 2）二者的物種。
作為具體示例，高深寬比蝕刻製程可以是使用氟碳化合物（C x F y ）蝕刻劑的氧化物蝕刻。在很大的程度上，對這種製程的化學控制被認為是對目標基板104處的氟與氟碳化合物物種的比率予以控制。例如，CF 2物種（自由基及離子）在各種產生的氟碳化合物中可能具有特別高的代表性。因此，化學控制可以在概念上被認為是在氧化物蝕刻的各個階段對F:CF 2之比率予以控制。在第一開啟階段110中，C x F y 物種在電漿中解離，產生F、CF 2、及CF 2 +（其中可能有許多其他物質），這導致F:CF 2增加。
在第一開啟階段110之後，在第二開啟階段120期間由SP的減少或去除引起的餘輝之中施加的BP將促進凹部162中氧化物的蝕刻。在第一開啟階段110中產生的離子（例如CF 2 +）係由來自BP的偏壓電壓提供能量，並且可以轟擊混合層165以將凹部162的底部蝕刻到循環蝕刻深度166（例如，在第二開啟階段120之中每BP脈衝的深度）。
與前一階段相反，F:CF 2在第二開啟階段120 中減少（例如由於重組）。增加的持續時間（ t 2）可以有利地允許這種化學變化的更佳使用。例如，在主蝕刻期間可能需要更多的碳以保護遮罩，因為離子更為高能。
在第二開啟階段120期間產生的副產物167也可能沉積在遮罩161的頂部及側壁之上、以及在凹部162的側壁上。這種副產物堆積也可以藉由鈍化提供保護。然而，副產物167也可能沉積在凹部162的角隅及底部。如圖所示，副產物167可能進一步加劇在第一開啟階段110中開始的角隅堆積163的影響。
在循環150期間，HF功率可用於SP脈衝，而LF功率可用於BP脈衝。在一實施例中，SP脈衝包括有著大於約13.56MHz之頻率（且在一實施例中約40MHz）的RF功率。在其他實施例中，HF功率可以是27MHz、40MHz、60MHz、100MHz、200MHz、及更高。LF（BP）功率的頻率越低，耦合越大，導致更高的離子能量 ε i。例如，可能需要足夠低的頻率BP以處於雙峰頻率。在一些實施例中，BP脈衝包括RF功率，該RF功率有著小於約13 MHz（並且在一實施例中約500 kHz）的頻率。例如，LF功率可以在大約100kHz到大約13MHz的範圍內。在其他實施例中，BP脈衝是DC脈衝。
當被包括時，可選的第三階段130可以藉由產生使內部角隅蝕刻168的離子角分佈變窄的能量尖峰而作為角隅蝕刻階段。較低的 SP 與非常高的 BP 相結合可以有利地增加 BP 脈衝的有效性，從而增加電壓並產生離子能量尖峰。由於餘輝中的大部分離子在第二開啟階段120期間已耗盡，因此離子通量 Γ i較低，從而有益地降低了濺射的風險，同時仍向凹部162的底部提供高能離子。
在可選的第三階段130中的離子的窄角分佈及高能量可以有利地輸送期望的能量以清理角隅。如圖1C中示意地顯示，這擴大了凹部162之底部的不希望有的「V」形。由於低通量、短持續時間、以及在凹部162的底部沒有混合層，蝕刻深度可能不會受到可選的第三階段130的顯著影響。由於電漿製程可循環地實施，可選的第三階段130可以用於控制膜的堆積。
可選的第四階段140可以被包括而用於遮罩及側壁清理169。例如，在可選的第四階段140期間，可以泵出比期望的更不揮發性的副產物（例如殘留的硬遮罩材料等）。然而，在一些應用（例如介電質蝕刻）中，可能不使用可選的第四階段140，因為F可能充分揮發Si產物，導致每個循環的副產物堆積可忽略不計。
可選的第四階段140可以有利地減少電漿製程的在未來循環中的堵塞。在某些情況下，一些 SP 和/或 BP 可能需要從遮罩及側壁表面釋放副產物，以允許將它們從系統中去除。可選的第四階段140的持續時間可以是副產物的停留時間的數量級。
通常，佔空比（例如，在給定循環中各脈衝的開啟時間百分比）可能會取決於應用的具體情況而有很大差異。例如，階段之每一者可以在約3％至約90％的範圍內的任何位置。此外，每個階段的具體時序也可能取決於脈衝頻率。例如，非常長的階段可能會降低脈衝頻率。
圖2繪示根據本發明之實施例的利用電漿參數的平衡控制的例示電漿製程期間的目標基板的示意圖。圖2的目標基板可以是本文描述的其他目標基板的具體實施方式，例如圖1C的目標基板。類似標記的元素可以如前所述。
參照圖2，目標基板204包括可蝕刻材料260、遮罩261、及凹部262。應當注意，此處及在下文中為了簡潔及清楚而採用以下約定：其中在各種實施例中，遵循樣式「_10」的元件可能是電漿處理室的相關實施方式。例如，除非另有說明，否則可蝕刻材料260可以類似於可蝕刻材料160 。類似的約定也被用於其他元件，藉由使用類似的術語並結合上述三位數編號系統可以清楚地表明這一點。
在諸如本文描述的實施例電漿製程之任一者的電漿製程期間，可以控制電漿參數以實現期望的結果。由目標基板204示意性繪示的具體示例是電漿蝕刻製程（例如高深寬比），其中氟碳化合物（FC）用作蝕刻劑。此製程可能對HARC及NAND應用及其他者係有用的。FC蝕刻劑可以是具有化學式C x F y 的任何合適的FC物種。例如，FC蝕刻劑可以是CF 4、C 4F 8、C 5F 8、C 2F 6、C 4F 6、C 5F 6、及其他者。FC蝕刻劑也可以是氫氟碳化合物（例如CHF 3、CH 3F）及/或與O 2、H 2、NF 3、SF 6、Ar、He等組合。
如圖所示，可以將三種主要種類的物種輸送到目標基板204：FC自由基71、F自由基72、及離子73。FC自由基71可以包括包含F及C二者的任何自由基（F x C y ）。在一個實施例中，FC自由基71包括CF 2自由基（如圖所示）。在一些情況下，許多不同的FC自由基物種可被輸送至其中大部分為CF 2的FC自由基71。F自由基72是電中性的F原子。
在電漿蝕刻製程期間，可以在電漿中產生多種離子73。在各種實施例中，離子73包括FC離子。在一些實施例中，離子73包括C x F y +離子並且在一個實施例中包括CF 2 +離子。例如，如上所述，雖然可能存在許多種類的FC離子，但離子73可主要包括CF 2 +離子。離子73亦可包括F離子等（例如來自惰性物質例如Ar +的離子）。
在電漿蝕刻製程期間，聚合物264可能堆積在遮罩261的表面之上以及在可蝕刻材料260的暴露表面（即凹部262的側壁及底部）之上。藉由分別形成遮罩表面鈍化層274及側壁鈍化層275，聚合物264可以用於有利地鈍化遮罩261與凹部262的側壁。例如，聚合物264可以是碳聚合物。由於幾何（及其他）考慮，聚合物264可以在遮罩261的表面處比在側壁（如圖所示）更大量的堆積。
在凹部262的底部，亦可形成混合層265。例如，混合層可包括由源自可蝕刻材料260與蝕刻劑二者的元素形成的各種化合物。在一些實施例中，混合層265包含Si及O二者，並且在一個實施例中，混合層265主要藉由CF 2和SiO 2物種的相互作用形成。混合層265可以有利地特別容易藉由高能離子（例如CF 2 +離子）的轟擊而被去除。
在圖2中示意地繪示幾個期望的特性。例如，凹部262有著垂直側壁，其一直延伸到凹部262之底部。具體地，在凹部262的頂部、中間（例如，沒有彎曲）、或底部未經受凹部262的加寬。此外，聚合物264理想地形成在遮罩261上以及在凹部262中。例如，遮罩表面鈍化層274沒有延伸到凹部262的開口之上，而且也沒有暴露遮罩261的任何部分。此外，側壁鈍化層275均勻地形成到凹部262的底部並且比遮罩表面鈍化層274更薄。混合層265形成在凹部262的底部（並且可以如圖1C所示向側面向上延伸少量）。
在圖2中所示的期望的特性可能使用本文描述的實施例電漿處理方法加以實現。特別地，在各種電漿製程中對FC自由基71 、F自由基72、及離子73的通量的獨立（或幾乎獨立）控制可以有利地促進期望的特性。例如，提供足夠的FC自由基71可以提供所描述的遮罩保護並減緩濺射。此外，足夠的FC自由基71也可用於保護側壁。
此外，提供足夠的F自由基72及離子73可以防止凹部262的開口堵塞。即，F自由基72可以與聚合物264反應並且離子73可以藉由轟擊去除聚合物264以提供遮罩表面鈍化層274 （以及側壁鈍化層275 ）的厚度控制。此外，可以提供足夠垂直的離子73以防止凹部262的彎曲（例如由於來自寬角離子的側壁蝕刻）。類似地，提供足夠的高能離子73及FC自由基71可以有利地維持蝕刻製程（例如在混合層265處）。
其他因素也可能影響對FC自由基71、F自由基72、及離子73向基板之輸送的控制。例如，在電漿處理室中的壓力可能影響離子能量及離子通量。再者，可調節自由基通量的程度可能取決於停留時間。
所有上述考量對於隨著時間保持一致的蝕刻輪廓及恆定的蝕刻率可能是重要的。各種物種的期望（即最佳）通量可根據電漿製程循環中的階段而不同。此外，系統可能會隨著時間而改變。因此，參數的控制可以在電漿製程的後續循環中動態改變以有利地保持恆定的蝕刻率及一致的蝕刻輪廓（例如進入蝕刻製程的數十分鐘）。
例如，因為當凹部更淺時蝕刻率更高，所以最初可以使用SP脈衝和BP脈衝。然而，隨著製程繼續且凹部變深，蝕刻率可能會減慢。可以延長BP脈衝及/或可以利用BP功率尖峰（例如角隅蝕刻階段）以補償及保持一致的蝕刻輪廓與恆定的蝕刻率。當電漿製程不是自限性時，電漿參數的動態控制可能扮演重要角色。
圖3繪示根據本發明的實施例的在利用電漿參數的不平衡控制的例示電漿製程期間的另一目標基板的示意圖。相似標記的元件可能如前所述。
參考圖3，目標基板304包括可蝕刻材料360、遮罩361、凹部362、及設置在遮罩361上方的聚合物364。目標基板304的描繪與目標基板204的描繪相似，不同之處在於展示了在凹部362處提供過量或不足量的FC自由基71、F自由基72、及離子73的各種不期望的影響，而非圖2之期望的效果。為清楚起見，未繪示側壁鈍化層。
如前所述，在電漿製程期間，足量的FC自由基71（FC自由基通量 Γ FC）可具有期望的效果。然而，凹部262處的過量FC自由基通量74可能導致不期望地阻止或減少（阻塞）進一步蝕刻的懸垂部。相比之下，不足的FC自由基通量75可能導致在遮罩表面中堆積的聚合物364太少，並且隨著遮罩邊緣被腐蝕而不期望地加寬凹部362的開口。這種加寬還可能亦導致側壁不期望地傾斜（「V」形）。腐蝕可能導致臨界尺寸（CD）損失（例如逐漸變細（tapering））。
類似地，足夠高能的離子（離子能量 ε i）也可能具有理想的效果。然而，過多的離子能量76可能去除保護遮罩的聚合物364，並且促進不期望的遮罩腐蝕。相反，不足的離子能量77可能允許聚合物364保留在凹部362的開口處並導致堵塞。如所示，低離子能量亦可防止離子到達凹部362的底部並增加離子的角度分佈，從而導致淺蝕刻深度（例如降低側壁垂直度）及彎曲（例如由於缺乏側壁鈍化）。由於側壁散射，離子73也可能損失能量，而進一步降低蝕刻速率。
由於這個原因，在SP階段（例如圖1A的第一開啟階段110 ）期間提供BP可以有利地提供聚合物隨時間堆積的厚度控制。當遮罩361係厚的時，防止凹部362的開口堵塞可能是特別重要的。例如，NAND 遮罩可以是 2 µm 厚。然而，即使在 HARC 製程中使用的硬遮罩也可能受益於最佳聚合物沉積，以確保高深寬比（例如100或更高）。此外，選擇性可能依賴於聚合物沉積，但過多會減少或阻止蝕刻。
充足的F自由基72（F自由基通量 Γ F）也在最佳範圍內提供有益效果。但是，對於 FC 自由基71及離子73，太少或太多都會有問題。例如，過量的F自由基通量78可能導致腐蝕，而不足的F自由基通量79可能導致堵塞。
圖4A、4B、及4C繪示根據本發明實施例的另一例示電漿處理方法，其中圖4A繪示電漿處理方法的示意時序圖，圖4B繪示相應的定性圖，而圖4C繪示對應的目標基板。圖4A、4B、及4C的電漿處理方法可與本文描述的其他電漿處理方法（例如圖1A、1B、及1C的電漿處理方法）的具體實施方式結合，或者圖4A、4B、及4C的電漿處理方法可是本文描述的其他電漿處理方法（例如圖1A、1B、及1C的電漿處理方法）的具體實施方式。相似標記的元件可以如前所述。
參考圖4A和4B，示意時序圖400包括呈脈衝提供的源功率SP和偏壓功率BP，以在循環450的各個階段產生活性物種與高能離子。循環450包括以SP及BP二者的功率及持續時間表徵的各個階段。循環450包括在其期間以功率 P S1＞0施加SP脈衝412的第一開啟階段410，以及在其期間以功率 P B2＞0施加BP脈衝424的第二開啟階段420。
除了第一開啟階段410以及第二開啟階段420（其可以是類似於圖1A的第一開啟階段110及第二開啟階段120），示意時序圖400亦包括第一關閉階段415以及第二關閉階段425，該第一關閉階段415在BP脈衝424之開始之前，該第二關閉階段425在該BP脈衝424之終點之後。第一關閉階段415是介於電漿製程的SP階段與BP階段之間的延遲。
第二關閉階段425也是延遲，但是係在BP階段與隨後的SP階段之間。例如，第二關閉階段425也可以用作副產物管理階段（例如類似於圖1A的可選的第四階段140）。替代地，第二關閉階段425可以是除了副產物管理階段之外或代替副產物管理階段而包括的獨立階段。
圖4B中繪示包括對應於示意時序圖400的離子通量曲線405的定性圖402。在第一開啟階段410中及在第二開啟階段420中的離子通量 Γ i的行為類似於圖1B中的類似階段。然而，相比之下， Γ i在第一關閉階段415與在第二關閉階段425期間基本上減少至零。離子輸送中的這種有效暫停允許化學控制並且可以有利地促進期望的聚合物堆積控制。
現在參考圖4C，目標基板404包括可蝕刻材料460、遮罩461、及形成在遮罩461上及在凹部462中的聚合物464。如圖所示，在SP 階段與 BP 階段之間的延遲可以藉由允許F:CF 2的比率在施加BP脈衝之前減少而提供與離子控制分離的化學控制。在目標基板404處C的增加濃度可以有利地允許聚合物464堆積，從而保護遮罩461及凹部462之側壁免受離子轟擊損壞。
由於聚合物堆積是中性驅動的製程（由FC自由基71表示），聚合物464可以主要形成在遮罩表面上而不是在凹部462的底部。在第二開啟階段420中，離子73被輸送到凹部462的底部，實施由循環蝕刻深度466所示的主蝕刻。遮罩461可以有利地受到在第一關閉階段415期間堆積的聚合物464所保護。類似地，在第一開啟階段410中產生的F自由基72也可以去除聚合物464。第二關閉階段425可以提供在第一開啟階段410期間允許聚合物464堆積並保護遮罩461的益處。
可以適當地選擇第一關閉階段持續時間 t O1（第一關閉階段415的）及第二關閉階段持續時間 t O2（第二關閉階段425的）以允許足夠的聚合物堆積並保護遮罩461而不堆積會導致堵塞的過多的聚合物。在各種實施例中， t O1大於約5μs。在一些實施例中， t O1係在約5μs與約50μs之間。然而，在其他實施例中， t O1介於約5μs與約10μs之間。在一實施例中，第一關閉階段持續時間 t O1是大約20μs。
第二關閉階段持續時間 t O2可以類似於或不同於第一關閉階段持續時間 t O1。通常， t O2可以比 t O1短（例如，由於與第二開啟階段420相反的在第一開啟階段410中之聚合物腐蝕的速率降低）。在各種實施例中， t O2大於約5μs。在一些實施例中， t O2係介於約5μs與約10μs之間。在一實施例中，第二關閉階段持續時間 t O2係約為5μs。
圖5繪示根據本發明實施例的又另一例示電漿處理方法的示意時序圖。圖5的電漿處理方法可以與本文描述的其他電漿處理方法（例如，圖1A、1B、及1C之電漿處理方法）之具體實施方式結合，或者圖5的電漿處理方法是本文描述的其他電漿處理方法（例如，圖1A、1B、及1C之電漿處理方法）之具體實施方式。類似標記的元素可以如前所述。
參考圖5，示意時序圖500包括呈脈衝提供的源功率SP與偏壓功率BP，以在循環550的各個階段產生活性物種及高能離子。循環550包括以SP及BP二者的功率及持續時間表徵的各個階段。循環550包括第一開啟階段510以及第二開啟階段520，在第一開啟階段510期間第一SP脈衝512係以功率 P S1＞0加以施加，在第二開啟階段520期間BP脈衝524係以功率 P B2＞0加以施加，且第二SP脈衝522係以功率 P S2＜ P S1加以施加。
亦包括第一關閉階段515及第二關閉階段525，在此等期間不提供BP。如圖所示，可以在第一關閉階段515與第二關閉階段525之一或二者期間提供第二SP脈衝522。例如，SP可以保持在較低準位直到接下來的SP階段。在第二開啟階段520期間的較低SP結合第一關閉階段515可以有利地實現進一步的化學控制和/或離子控制。
圖6繪示根據本發明實施例的又另一例示電漿處理方法的示意時序圖。圖6的電漿處理方法可以與本文描述的其他電漿處理方法（例如圖1A、1B、及1C的電漿處理方法）之具體實施方式結合，或者圖6的電漿處理方法可以是其他電漿處理方法（例如圖1A、1B、及1C的電漿處理方法）之具體實施方式。類似標記的元件可以如前所述。
參考圖6，示意時序圖600包括呈脈衝提供的源功率SP及偏壓功率BP，以在循環650的各個階段產生活性物種及高能離子，循環650包括在其期間以功率 P S1＞0施加第一SP脈衝612的第一開啟階段610、在其期間以功率 P SO1＜ P S1施加第二SP脈衝622的第一關閉階段615、在其期間以功率 P B2＞0施加BP脈衝624的第二開啟階段620、以及在其期間不施加SP或BP的可選的第二關閉階段625。
與圖5的電漿處理方法相反，在第二開啟階段520或可選的第二關閉階段525中不保持SP。可選地，如可選的第二SP脈衝擴展623所示，第二SP脈衝622可以被擴展到（或甚至貫穿）第二開啟階段620。在第一關閉階段615期間但不在可選的第二關閉階段625之中的額外電流，相比於第二關閉階段625，可有利地促進在第一關閉階段615期間增加的聚合。
圖7A、7B、及7C繪示根據本發明實施例的又另一例示電漿處理方法，其中圖7A繪示電漿處理方法的示意時序圖，圖7B繪示相應的定性圖，而圖7C繪示對應的目標基板。圖7A、7B、及7C的電漿處理方法可以與這裡描述的其他電漿處理方法（例如圖1A、1B、及1C的電漿處理方法）之具體實施方式結合，或者圖7A、7B、及7C的電漿處理方法可以是這裡描述的其他電漿處理方法（例如圖1A、1B、及1C的電漿處理方法）之具體實施方式。類似標記的元件可以如前所述。
參考圖7A，示意時序圖700包括呈脈衝提供的源功率SP及偏壓功率BP，以在循環750的各個階段產生活性物種和高能離子，該循環750包括在其期間以功率 P S1＞0施加第一SP脈衝712的第一開啟階段710、第一關閉階段715、在其期間施加BP的第二開啟階段720、以及可選的第二關閉階段725。第二開啟階段720的持續時間可以是微秒量級，例如20微秒。
與圖4A的第二開啟階段420相反，第二開啟階段720包括BP脈衝列726，其包括多個BP尖峰728。例如，每個BP尖峰728可以是短持續時間的DC脈衝（例如1μs DC脈衝、400kHz脈衝、或更長的諸如13MHz、1MHz、900kHz等）。替代地，每個BP尖峰728可包括一列DC脈衝。
現在參考圖7B及7C，繪示與示意時序圖700對應的離子能量與角度分佈703（IEADF）的定性圖702與定性圖示。定性圖702包括與圖4B的離子通量曲線405類似的離子通量曲線705，除了在第二開啟階段720期間在每個BP尖峰728之後 Γ i下降到基本上為零之外。
如方框751所示，在第一開啟階段710期間離子具有中等能量及廣角。在第一關閉階段715期間，離子仍然具有廣角，但是如方框752中所示的能量（例如熱）少得多。BP脈衝列726的每個BP尖峰728在第二開啟階段720期間產生具有窄角分佈的高能離子，如方框753所示。方框754再次繪示在第二關閉階段725期間SP與BP為關閉的非常低的離子能量。
在第二開啟階段720中包含BP脈衝列726可以有利地減少在BP階段期間具有寬角分佈的離子通量。例如，離子在穿過發展完全的鞘時可能失去垂直度（例如，由於碰撞）。在施加BP的情況下，鞘可能隨時間變得更加發展。提供短持續時間的BP尖峰728可以防止鞘變得發展完全，並且有利地在整個第二開啟階段720輸送高垂直度離子。
圖8繪示根據本發明實施例的例示CCP系統的方塊圖。圖8的CCP系統可用於實施示意時序圖以實施如本文所述的任何實施例方法，例如圖1A的示意時序圖。再者，圖8的CCP系統可用於實施如本文所述的任何實施例方法，例如圖9-11的方法。類似標記的元件可以如前所述。
參考圖8，CCP系統801包括設置在電漿處理室884中的目標基板804，在該電漿處理室884內，在SP電極888與BP電極889之間產生CCP電漿886。目標基板804可以電耦合到BP電極889。例如， BP電極889可以是基板固持器，並且在一個實施例中是靜電卡盤。
SP係經由SP控制路徑887提供至SP電極888，而BP係經由BP控制路徑897提供至BP電極889。提供至SP電極888的SP在電漿處理室884內產生CCP電漿886。SP控制路徑887包括透過SP阻抗匹配網路883耦合到SP電極888的SP函數產生器885。SP函數產生器885係耦合至輸出調整源信號的SP脈衝調整電路881。SP函數產生器885將波形（例如正弦波形）疊加到調整源信號上以產生輸送到SP電極888的SP脈衝。
類似地，BP控制路徑897包括經由可選的BP阻抗匹配電路893而與BP電極889耦合的可選的BP函數產生器895。BP控制路徑897亦包括可選的BP脈衝調整電路891。可選的BP函數產生器895可以耦合到可選的BP脈衝調整電路891 ，其輸出經調整的源信號。可選的BP函數產生器895可以將波形（例如正弦波形）疊加到調整的源信號上以產生輸送到BP電極889的BP脈衝。SP函數產生器885與可選的BP函數產生器895二者可以包括放大電路以允許在脈衝週期的不同階段期間調整SP脈衝和BP脈衝的振幅。
替代地，可以省略可選的BP函數產生器895及可選的BP阻抗匹配電路893，並且可以將BP直接供給至BP電極889 。這種配置可以與直接提供給BP電極889的DC功率一起使用。例如，藉由將可選的BP脈衝調整電路891直接耦合至BP電極889，可以在BP電極889處產生BP脈衝列。
在BP脈衝除了時間偏移之外與SP脈衝相同的特定情況下，BP控制路徑897可以使用SP脈衝調整電路881並且省略可選的BP脈衝調整電路891 。然而，與SP脈衝相比，可選的BP脈衝調整電路891可以有利地實現關於BP脈衝的脈衝寬度、振幅、及形狀的更大靈活性。
上述的一個以上元件可加以包括在控制SP脈衝和BP脈衝之時序的控制器880中。控制器880中亦包括脈衝調整時序電路882。脈衝調整時序電路882可以接收來自SP脈衝調整電路881的輸入並且調整由可選的BP脈衝調整電路891所調整的信號的時序。脈衝調整時序電路882亦可以控制SP脈衝調整電路881及可選的BP脈衝調整電路891二者的時序。
儘管CCP系統801被顯示為在頂部電極處提供SP並且在底部電極處提供BP，但情況並非必須如此。例如，在替代配置中，CCP系統801可以在底部電極處提供SP及BP二者，而頂部電極作為反電極運作。
圖9繪示根據本發明實施例的電漿處理的例示方法。圖9的方法可以與其他方法結合，並且使用如本文所述的系統和設備加以實施。例如，圖9之方法可以與圖1A-8的實施任何一者組合。儘管以邏輯順序繪示，但圖9的步驟的配置及數量不限於此。如可能對本領域中通常知識者而言顯而易見的，圖9之方法步驟可以以任何合適的順序實施或彼此同時地實施。
參考圖9，電漿處理方法900的步驟910包括實施第一開啟階段，該第一開啟階段包括將SP脈衝施加至SP電極以在電漿處理室中產生電漿，SP脈衝包括第一SP功率準位並且在第一開啟階段結束時終止。步驟920包括在第一開啟階段之後實施第二開啟階段，該第二開啟階段包括將第一BP脈衝施加至與電漿處理室內的目標基板耦合的BP電極，第一BP脈衝包括第一BP功率準位並且將電漿的離子朝向目標基板加速以在目標基板之可蝕刻材料中蝕刻一凹部。
在步驟930之中，在第二開啟階段之後實施角隅蝕刻階段，該角隅蝕刻階段包括施加BP尖峰，該BP尖峰包括大於第一BP功率準位的第二BP功率準位。BP 尖峰的持續時間小於第一 BP 脈衝的持續時間。步驟940包括在角隅蝕刻階段之後實施副產物管理階段，副產物管理階段包括以小於第一SP功率準位的第二SP功率準位向SP電極施加源功率，並以低於第一 BP 功率準位的第三 BP 功率準位施加偏壓功率至 BP 電極。步驟910、920、930、及940可以作為循環950的一部分而循環地實施。
圖10繪示根據本發明的實施例的電漿處理的另一例示方法。圖10的方法可以與其他方法結合，以及使用如本文所述的系統及設備加以實施。例如，圖10的方法可以與圖1A-8的實施例之任何一者結合。此外，圖10的方法可以與其他方法結合，例如圖9的方法。儘管以邏輯順序繪示，但圖10的步驟的設置及數量不限於此。如可能對本領域中通常知識者而言顯而易見的，圖10之方法步驟可以以任何合適的順序實施或彼此同時地實施。
參考圖10，方法1000的步驟1010包括實施輝光階段，該輝光階段包括向SP電極提供包括第一SP功率準位的第一SP脈衝以在電漿處理室中產生電容耦合電漿，該第一SP脈衝在輝光階段結束時終止，以及向與在電漿處理室內的目標基板耦合的BP電極提供包括第一BP功率準位的第一BP脈衝。步驟1020包括在輝光階段之後實施餘輝階段，餘輝階段包括在電容耦合電漿的餘輝中向BP電極提供第二BP脈衝，該第二BP脈衝包括小於第一BP功率準位的第二BP功率準位。步驟1010及1020可以作為循環1050的一部分而循環地實施。
本發明的例示實施例概述於此。其他實施例亦可由說明書之整體以及在此申請的發明申請專利範圍加以理解。
示例1。一種電漿蝕刻方法，包含：實施一第一開啟階段，包含向一源功率（SP）電極施加一源功率脈衝，以在一電漿處理室之中產生電漿，該SP脈衝包含一第一SP功率準位並且在該第一開啟階段結束時終止；在該第一開啟階段之後，實施一第二開啟階段，該第二開啟階段包含將一第一偏壓功率（BP）脈衝施加於一BP電極，該BP電極耦合至在該電漿處理室內之一目標基板，該第一BP脈衝包含一第一BP功率準位並且將該電漿之離子朝目標基板加速以在該目標基板之一可蝕刻材料之中蝕刻一凹部；在該第二開啟階段之後實施一角隅蝕刻階段，該角隅蝕刻階段包含施加一BP尖峰，該BP尖峰包含大於該第一BP功率準位的一第二BP功率準位，其中該BP尖峰之持續時間小於該第一BP脈衝的持續時間；以及在該角隅蝕刻階段之後實施一副產物管理階段，該副產物管理階段包含：以小於該第一SP功率準位的一第二SP功率準位將源功率施加於該SP電極，以及以小於該第一BP功率準位的一第三BP功率準位將偏壓功率施加於該BP電極。
示例2。如示例1之電漿蝕刻方法，進一步包含：循環地實施該第一開啟階段、該第二開啟階段、該角隅蝕刻階段、以及該副產物管理階段。
示例3。如示例1及2之其中一者之電漿蝕刻方法，其中該第一開啟階段進一步包含：同時地施加一第二BP脈衝與該SP脈衝，該第二BP脈衝包含大於該第一BP功率準位的一第四BP功率準位。
示例4。如示例3之電漿蝕刻方法，其中施加該第二BP脈衝之步驟包含：在該SP脈衝終止之前，將該第四BP功率準位降低至該第一BP功率準位。
示例5。如示例1至4之其中一者之電漿蝕刻方法，進一步包含：在該第一開啟階段之後且在該第二開啟階段之前實施一關閉階段，該關閉階段包含不向該BP電極施加偏壓功率。
示例6。如示例1至5之其中一者之電漿蝕刻方法，其中該第二SP功率準位與該第三BP功率準位二者皆大於零。
示例7。一種電漿處理方法，包含：實施一輝光階段，包含：提供包含一第一源功率（SP）功率準位的一第一SP脈衝至一SP電極，以產生一電容耦合電漿於一電漿處理室之中，該第一SP脈衝在該輝光階段結束時終止，以及提供包含一第一偏壓功率（BP）功率準位的一第一BP脈衝至一BP電極，該BP電極與在該電漿處理室內之一目標基板耦合；以及在該輝光階段之後實施一餘輝階段，該餘輝階段包含：在該電容耦合電漿之餘輝之中，對該BP電極提供一第二BP脈衝，該第二BP脈衝包含小於該第一BP功率準位的一第二BP功率準位。
示例8。如示例7之電漿處理方法，進一步包含：循環地實施該輝光階段以及該餘輝階段。
示例9。如示例7及8之其中一者之電漿處理方法，其中該SP包含大於約27 MHz的高頻功率，並且其中該BP包含介於約100 kHz與約13 MHz之間的低頻功率。
示例10。如示例7至9之其中一者之電漿處理系統，其中該餘輝階段進一步包含：將一第二SP脈衝提供至該SP電極，該第二SP脈衝包含小於該第一SP功率準位的一第二SP功率準位。
示例11。如示例7至10之其中一者之電漿處理方法，進一步包含：在該輝光階段之後實施一第一關閉階段，該第一關閉階段包含：不對該BP電極施加偏壓功率以延遲提供該第二BP脈衝。
示例12。如示例11之電漿處理方法，其中該第一關閉階段進一步包含：對該SP電極施加一第二SP脈衝，該第二SP脈衝包含小於該第一SP功率準位的一第二SP功率準位。
示例13。如示例11及12之其中一者之電漿處理方法，進一步包含：在該餘輝階段之後實施一第二關閉階段，該第二關閉階段包含：不對該BP電極施加偏壓功率以延遲一後續餘輝階段。
示例14。如示例13之電漿處理方法，其中該第一關閉階段、該餘輝階段、以及該第二關閉階段進一步包含對該SP電極施加一第二SP脈衝，該第二SP脈衝包含小於該第一SP功率準位的一第二SP功率準位。
示例15。如示例7至14之其中一者之電漿處理方法，其中該餘輝階段進一步包含在該第二BP脈衝之後將一BP尖峰提供至該BP電極，該BP尖峰包含大於該第二BP功率準位的一第三BP功率準位，其中該BP尖峰之持續期間係小於該第二BP脈衝之該持續期間。
示例16。如示例7至15之其中一者之電漿處理方法，其中該第二BP脈衝係一BP脈衝列，其包含複數的BP尖峰，其中該BP係直流（DC）功率。
示例17。一種電漿處理方法，包含循環地實施以下步驟：同時地，將包含一第一源功率（SP）功率準位的SP施加至一SP電極以產生在一電漿處理室中之一電容耦合電漿，以及將包含一第一偏壓功率（BP）功率準位的BP施加至與在該電漿處理室內之一目標基板耦合的一BP電極；將該SP從該第一SP功率準位減少至一第二SP功率準位；將該BP從該第一BP功率準位減少至一第二BP功率準位；以及將該BP從該第二BP功率準位減少至一第三BP功率準位。
示例18。如示例17之電漿處理方法，進一步包含：在將該SP從該第一SP功率準位減少至該第二SP功率準位之步驟之前，將該BP從該第一BP功率準位減少至該第二BP功率準位。
示例19。如示例17及18之其中一者之電漿處理方法，其中將該BP從該第一BP功率準位減少至該第二BP功率準位之步驟包含：將該BP從該第一BP功率準位減少至零；在一非零持續期間，不對該BP電極施加偏壓功率；以及將該BP從零增加至該第二BP功率準位。
示例20。如示例17至19之其中一者之電漿處理方法，進一步包含：在將該BP從該第一BP功率準位減少至該第二BP功率準位之後，並且在將該BP從該第二BP功率準位減少至該第三BP功率準位之前，將該BP從該第二BP功率準位增加至一第四BP功率準位；以及將該BP從該第四BP功率準位減少至該第三BP功率準位。
儘管本發明已參考示意實施例加以敘述，此實施方法章節不旨在被理解為限制性意義的。示意實施例的各種不同修改及組合，以及本發明的其他實施例，在本技藝中通常知識者參考本實施方法章節之後將係顯而易見的。因此，旨在使附隨的發明申請專利範圍包含任何的如此修改或實施例。
71:FC自由基 72:F自由基 73:離子 74:過量FC自由基通量 75:不足的FC自由基通量 76:過多的離子能量 77:不足的離子能量 78:過量的F自由基通量 79:不足的F自由基通量 100:示意時序圖 102:定性曲線圖 104:目標基板 105:離子通量曲線 106:自由基通量曲線 107:離子能量曲線 108:副產物通量曲線 110:第一開啟階段 112:第一SP脈衝 113:擴展BP脈衝 114:第一BP脈衝 120:第二開啟階段 122:第二SP脈衝 124:第二BP脈衝 130:第三階段 132:第三SP脈衝 134:第三BP脈衝 140:第四階段 142:第四SP脈衝 144:第四BP脈衝 150:循環 160:可蝕刻材料 161:遮罩 162:凹部 163:角隅堆積 165:混合層 166:循環蝕刻深度 167:副產物 168:內部角隅蝕刻 169:遮罩及側壁清理 204:目標基板 260:可蝕刻材料 261:遮罩 262:凹部 264:聚合物 265:混合層 274:遮罩表面鈍化層 275:側壁鈍化層 304:目標基板 360:可蝕刻材料 361:遮罩 362:凹部 364:聚合物 400:示意時序圖 402:定性圖 404:目標基板 405:離子通量曲線 410:第一開啟階段 412:SP脈衝 415:第一關閉階段 420:第二開啟階段 424:BP脈衝 425:第二關閉階段 450:循環 460:可蝕刻材料 461:遮罩 462:凹部 464:聚合物 466:循環蝕刻深度 500:示意時序圖 510:第一開啟階段 512:第一SP脈衝 515:第一關閉階段 520:第二開啟階段 522:第二SP脈衝 524:BP脈衝 525:第二關閉階段 550:循環 600:示意時序圖 610:第一開啟階段 612:第一SP脈衝 615:第一關閉階段 620:第二開啟階段 622:第二SP脈衝 623:第二SP脈衝擴展 624:BP脈衝 625:第二關閉階段 650:循環 700:示意時序圖 703:離子能量與角度分佈 705:離子通量曲線 710:第一開啟階段 712:第一SP脈衝 715:第一關閉階段 720:第二開啟階段 725:第二關閉階段 726:BP脈衝列 728:BP尖峰 750:循環 752:方框 753:方框 754:方框 801:CCP系統 804:目標基板 880:控制器 881:SP脈衝調整電路 882:脈衝調整時序電路 883:SP阻抗匹配網路 884:電漿處理室 885:SP函數產生器 886:CCP電漿 887:SP控制路徑 888:SP電極 889:BP電極 891:BP脈衝調整電路 893:BP阻抗匹配電路 895:BP函數產生器 897:BP控制路徑 900:電漿處理方法 910:步驟 920:步驟 930:步驟 940:步驟 950:循環 1000:方法 1010:步驟 1020:步驟 1050:循環
為了更完整地理解本發明及其優勢，現在參考以下結合附隨圖式所做的描述，其中：
圖1A、1B、及1C繪示根據本發明的一實施例的例示電漿處理方法，其中圖1A繪示該電漿處理方法的一示意時序圖，圖1B繪示一對應的定性圖，而圖1C繪示一對應的目標基板；
圖2繪示根據本發明之實施例的在電漿製程期間利用電漿參數之平衡控制的一目標基板之示意圖；
圖3繪示根據本發明之實施例的在例示電漿製程期間利用電漿參數之不平衡控制的另一目標基板之示意圖；
圖4A、4B、及4C繪示根據本發明之實施例的另一例示電漿處理方法，其中圖4A繪示該電漿處理方法之示意時序圖，圖4B繪示一對應的定性圖，並且圖4C繪示一對應的目標基板；
圖5繪示根據本發明之實施例的又另一例示電漿處理方法之示意時序圖；
圖6繪示根據本發明之實施例的又另一例示電漿處理方法之示意時序圖；
圖7A、7B、及7C繪示根據本發明之實施例的又另一例示電漿處理方法，其中圖7A繪示電漿處理方法之示意時序圖，圖7B繪示一對應定性圖，而圖7C繪示一對應的目標基板；
圖8繪示根據本發明之實施例的一例示電容耦合電漿系統之方塊圖；
圖9繪示根據本發明之實施例的例示電漿處理方法；及
圖10繪示根據本發明之實施例的另一例示電漿處理方法。
在不同圖示之中相對應的數字及符號通常指涉相對應的部分，除非另外有所指示。該等圖示為了清楚說明實施例的相關態樣而繪製，且不必然依比例繪製。在圖示之中繪製的特徵的邊緣不必然指示該特徵範圍的終止。
104:目標基板
160:可蝕刻材料
161:遮罩
162:凹部
163:角隅堆積
165:混合層
166:循環蝕刻深度
167:副產物
168:內部角隅蝕刻
169:遮罩及側壁清理

Claims (20)

  1. 一種電漿蝕刻方法，包含： 實施一第一開啟階段，包含向一源功率（SP）電極施加一SP脈衝以在一電漿處理室之中產生電漿，在該第一開啟階段期間該SP脈衝包含一第一SP功率準位； 在該第一開啟階段之後，實施一第二開啟階段，該第二開啟階段包含將一第一偏壓功率（BP）脈衝施加於一BP電極，該BP電極耦合至在該電漿處理室內之一目標基板，該第一BP脈衝包含一第一BP功率準位並且將該電漿之離子朝該目標基板加速以在該目標基板之一可蝕刻材料之中蝕刻一凹部； 在該第二開啟階段之後實施一角隅蝕刻階段，該角隅蝕刻階段包含施加一BP尖峰，該BP尖峰包含大於該第一BP功率準位的一第二BP功率準位，其中該BP尖峰之持續時間小於該第一BP脈衝的持續時間；以及 在該角隅蝕刻階段之後實施一副產物管理階段，該副產物管理階段包含： 以小於該第一SP功率準位的一第二SP功率準位將源功率施加於該SP電極，以及 以小於該第一BP功率準位的一第三BP功率準位將偏壓功率施加於該BP電極。
  2. 如請求項1之電漿蝕刻方法，進一步包含： 循環地實施該第一開啟階段、該第二開啟階段、該角隅蝕刻階段、以及該副產物管理階段。
  3. 如請求項1之電漿蝕刻方法，其中該第一開啟階段進一步包含： 同時地施加一第二BP脈衝與該SP脈衝，該第二BP脈衝包含大於該第一BP功率準位的一第四BP功率準位。
  4. 如請求項3之電漿蝕刻方法，其中施加該第二BP脈衝之步驟包含：在該第一開啟階段之持續時間之後，將該第四BP功率準位減少至該第一BP功率準位。
  5. 如請求項1之電漿蝕刻方法，進一步包含： 在該第一開啟階段之後且在該第二開啟階段之前實施一關閉階段，該關閉階段包含不向該BP電極施加偏壓功率。
  6. 如請求項1之電漿蝕刻方法，其中該第二SP功率準位與該第三BP功率準位二者皆大於零。
  7. 一種電漿處理方法，包含： 實施一輝光階段，包含： 提供包含一第一源功率（SP）功率準位的一第一SP脈衝至一SP電極，以產生一電容耦合電漿於一電漿處理室之中，該第一SP脈衝於該輝光階段結束時終止，以及 提供包含一第一偏壓功率（BP）功率準位的一第一BP脈衝至一BP電極，該BP電極與在該電漿處理室內之一目標基板耦合；以及 在該輝光階段之後實施一餘輝階段，該餘輝階段包含：在該電容耦合電漿之餘輝之中，對該BP電極提供一第二BP脈衝，該第二BP脈衝包含小於該第一BP功率準位的一第二BP功率準位。
  8. 如請求項7之電漿處理方法，進一步包含： 循環地實施該輝光階段以及該餘輝階段。
  9. 如請求項7之電漿處理方法，其中該SP包含大於約27 MHz的高頻功率，並且其中該BP包含介於約100 kHz與約13 MHz之間的低頻功率。
  10. 如請求項7之電漿處理系統，其中該餘輝階段進一步包含： 將一第二SP脈衝提供至該SP電極，該第二SP脈衝包含小於該第一SP功率準位的一第二SP功率準位。
  11. 如請求項7之電漿處理方法，進一步包含： 在該輝光階段之後，當該第一BP功率準位為零時，實施一第一關閉階段，該第一關閉階段包含：在實施該餘輝階段之前，不對該BP電極施加偏壓功率。
  12. 如請求項11之電漿處理方法，其中該第一關閉階段進一步包含：對該SP電極施加一第二SP脈衝，該第二SP脈衝包含小於該第一SP功率準位的一第二SP功率準位。
  13. 如請求項11之電漿處理方法，進一步包含： 在該餘輝階段之後實施一第二關閉階段，該第二關閉階段包含：在實施一後續輝光階段之前，不對該BP電極施加偏壓功率。
  14. 如請求項13之電漿處理方法，其中該第一關閉階段、該餘輝階段、以及該第二關閉階段進一步包含對該SP電極施加一第二SP脈衝，該第二SP脈衝包含小於該第一SP功率準位的一第二SP功率準位。
  15. 如請求項7之電漿處理方法，其中該餘輝階段進一步包含在該第二BP脈衝之後將一BP尖峰提供至該BP電極，該BP尖峰包含大於該第二BP功率準位的一第三BP功率準位，其中該BP尖峰之持續期間係小於該第二BP脈衝之該持續期間。
  16. 如請求項7之電漿處理方法，其中該第二BP脈衝係一BP脈衝列，其包含複數的BP尖峰，其中該BP係直流（DC）功率，並且該第一BP功率準位係零。
  17. 一種電漿處理方法，包含循環地實施以下步驟： 同時地，將包含一第一源功率（SP）功率準位的SP施加至一SP電極以在一電漿處理室中產生一電容耦合電漿，以及將包含一第一偏壓功率（BP）功率準位的BP施加至與在該電漿處理室內之一目標基板耦合的一BP電極； 將該SP從該第一SP功率準位減少至一第二SP功率準位； 將該BP從該第一BP功率準位減少至一第二BP功率準位；以及 將該BP從該第二BP功率準位減少至一第三BP功率準位。
  18. 如請求項17之電漿處理方法，進一步包含： 在將該SP從該第一SP功率準位減少至該第二SP功率準位之步驟之前，將該BP從該第一BP功率準位減少至該第二BP功率準位。
  19. 如請求項17之電漿處理方法，其中將該BP從該第一BP功率準位減少至該第二BP功率準位之步驟包含： 將該BP從該第一BP功率準位減少至零； 在一非零持續期間，不對該BP電極施加偏壓功率；以及 將該BP從零增加至該第二BP功率準位。
  20. 如請求項17之電漿處理方法，進一步包含： 在將該BP從該第一BP功率準位減少至該第二BP功率準位之後，並且在將該BP從該第二BP功率準位減少至該第三BP功率準位之前， 將該BP從該第二BP功率準位增加至一第四BP功率準位；以及 將該BP從該第四BP功率準位減少至該第三BP功率準位。
TW110130836A 2020-08-24 2021-08-20 脈衝式電容耦合電漿製程 TW202226364A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/001,327 2020-08-24
US17/001,327 US11545364B2 (en) 2020-08-24 2020-08-24 Pulsed capacitively coupled plasma processes

Publications (1)

Publication Number Publication Date
TW202226364A true TW202226364A (zh) 2022-07-01

Family

ID=80269765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130836A TW202226364A (zh) 2020-08-24 2021-08-20 脈衝式電容耦合電漿製程

Country Status (4)

Country Link
US (2) US11545364B2 (zh)
KR (1) KR20230053681A (zh)
TW (1) TW202226364A (zh)
WO (1) WO2022046270A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102655337B1 (ko) * 2021-07-16 2024-04-05 가부시키가이샤 아루박 성막 방법 및 성막 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978886B1 (ko) * 2007-02-13 2010-08-31 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리방법 및 플라즈마처리장치
US9123509B2 (en) 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
US9269587B2 (en) * 2013-09-06 2016-02-23 Applied Materials, Inc. Methods for etching materials using synchronized RF pulses
US11417501B2 (en) * 2015-09-29 2022-08-16 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method
US9788405B2 (en) 2015-10-03 2017-10-10 Applied Materials, Inc. RF power delivery with approximated saw tooth wave pulsing
US9824896B2 (en) 2015-11-04 2017-11-21 Lam Research Corporation Methods and systems for advanced ion control for etching processes
US10504744B1 (en) 2018-07-19 2019-12-10 Lam Research Corporation Three or more states for achieving high aspect ratio dielectric etch
US20200058469A1 (en) 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing

Also Published As

Publication number Publication date
US20230081352A1 (en) 2023-03-16
KR20230053681A (ko) 2023-04-21
US11545364B2 (en) 2023-01-03
WO2022046270A1 (en) 2022-03-03
US20220059358A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
JP6719602B2 (ja) 材料改質とｒｆパルスを用いた選択的エッチング
US8962488B2 (en) Synchronized radio frequency pulsing for plasma etching
KR100775175B1 (ko) 높은 어스펙트비의 반도체장치 에칭방법
KR101154559B1 (ko) 플라즈마 에칭 장치 및 플라즈마 에칭 방법
TW200947546A (en) Substrate plasma processing apparatus and plasma processing method
JP2021182620A (ja) プラズマ処理装置
US10193066B2 (en) Apparatus and techniques for anisotropic substrate etching
US11972925B2 (en) Plasma processing apparatus and plasma processing method
JP2023501162A (ja) 基板の処理方法及び装置
JP2019087626A (ja) プラズマエッチング方法
US20230081352A1 (en) Pulsed Capacitively Coupled Plasma Processes
KR102438638B1 (ko) 플라즈마 에칭 방법
JP2021182619A (ja) プラズマ処理方法およびプラズマ処理装置
US20230268161A1 (en) Plasma processing method and plasma processing apparatus
JP2022115719A (ja) プラズマ処理装置及びプラズマ処理方法
TW202245053A (zh) 蝕刻方法及蝕刻處理裝置
JP2022102856A (ja) プラズマ処理装置及びプラズマ処理方法
CN115066735A (zh) 使用低频偏置脉冲的等离子体加工方法
US20240162007A1 (en) Reducing aspect ratio dependent etch with direct current bias pulsing
WO2022244638A1 (ja) プラズマ処理装置及びｒｆシステム
WO2022259868A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP2022102855A (ja) プラズマ処理装置及びプラズマ処理方法
TW202343526A (zh) 利用先進脈衝控制的遠端源脈動
TW202420373A (zh) 以直流偏壓脈衝減低有關蝕刻的深寬比
TW202416374A (zh) 在電漿蝕刻腔室中蝕刻半導體基板之方法與設備