TW202224185A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202224185A
TW202224185A TW110125615A TW110125615A TW202224185A TW 202224185 A TW202224185 A TW 202224185A TW 110125615 A TW110125615 A TW 110125615A TW 110125615 A TW110125615 A TW 110125615A TW 202224185 A TW202224185 A TW 202224185A
Authority
TW
Taiwan
Prior art keywords
film
pattern
active pattern
insulating film
conductive film
Prior art date
Application number
TW110125615A
Other languages
English (en)
Inventor
裵洙瀯
朴鍾昊
李東洙
金完敦
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202224185A publication Critical patent/TW202224185A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires

Abstract

本發明提供一種半導體裝置，包含：第一主動圖案及第二主動圖案，安置於基板上；場絕緣膜，安置於第一主動圖案與第二主動圖案之間；第一閘極結構，與第一主動圖案相交；以及第二閘極結構，與第二主動圖案相交，其中第一閘極結構包含第一主動圖案上的第一閘極絕緣膜、第一閘極絕緣膜上的第一上部插入膜以及第一上部插入膜上的第一上部導電膜，且第二閘極結構包含第二主動圖案上的第二閘極絕緣膜、第二閘極絕緣膜上的第二上部插入膜以及第二上部插入膜上的第二上部導電膜。第一上部插入膜及第二上部插入膜中的每一者可包含氮化鋁膜。第一上部導電膜及第二上部導電膜中的每一者可包含鋁。

Description

半導體裝置
本發明是關於一種半導體裝置。
作為用於增大半導體裝置的密度的縮放技術，已建議多閘極電晶體，其中鰭或奈米線型多通道主動圖案（或矽主體）形成於基板上且閘極形成於多通道主動圖案的表面上。
由於多閘極電晶體使用三維（three-dimensional；3D）通道，故可促進縮放。此外，可增強電流控制能力而不增加多閘極電晶體的閘極的長度。此外，可有效地抑制短通道效應（short channel effect；SCE），亦即，通道區的電位受汲極電壓影響的現象。然而，可難以減小或調變包含p型金屬氧化物半導體（p-type metal-oxide semiconductor；PMOS）及n型金屬氧化物半導體（n-type metal-oxide semiconductor；NMOS）兩者的多閘極電晶體的臨限電壓，此是因為具有恰當厚度的適當p型功函數膜及適當n型功函數膜為所需的，同時這些功函數膜的厚度的減小已達到其限制，且在這些多閘極電晶體中的每一者中存在用於厚金屬膜沈積的有限空間。
本發明的實施例提供一種能夠減小或調變電晶體的臨限電壓的半導體裝置。
本發明的實施例亦提供一種製造能夠減小或調變電晶體的臨限電壓的半導體裝置的方法。
根據本發明的實施例，提供一種半導體裝置，包含：第一主動圖案及第二主動圖案，安置於基板上且彼此鄰近；場絕緣膜，安置於基板上，位於第一主動圖案與第二主動圖案之間，且與第一主動圖案及第二主動圖案直接接觸；第一閘極結構，與第一主動圖案相交，位於基板上；以及第二閘極結構，與第二主動圖案相交，位於基板上，其中第一閘極結構包含在第一主動圖案上的第一閘極絕緣膜、在第一閘極絕緣膜上的第一上部插入膜以及在第一上部插入膜上且與第一上部插入膜接觸的第一上部導電膜，第二閘極結構包含在第二主動圖案上的第二閘極絕緣膜、在第二閘極絕緣膜上的第二上部插入膜以及在第二上部插入膜上且與第二上部插入膜接觸的第二上部導電膜，第一上部插入膜及第二上部插入膜中的每一者包含氮化鋁膜，且第一上部導電膜及第二上部導電膜中的每一者包含鋁。
根據本發明的實施例，提供一種半導體裝置，包含：第一主動圖案及第二主動圖案，安置於基板上且彼此鄰近；場絕緣膜，安置於基板上，位於第一主動圖案與第二主動圖案之間，且與第一主動圖案及第二主動圖案直接接觸；以及閘極結構，與第一主動圖案及第二主動圖案相交，位於場絕緣膜上，其中閘極結構包含安置於第一主動圖案及第二主動圖案上的閘極絕緣膜、安置於第一主動圖案上的閘極絕緣膜的部分上且限定場絕緣膜的頂部表面上的階梯的下部導電膜、氮化鋁膜以及上部導電膜，所述氮化鋁膜安置於下部導電膜上，跨越第一主動圖案及第二主動圖案，所述上部導電膜安置於氮化鋁膜上，跨越第一主動圖案及第二主動圖案，且包含鋁。
根據本發明的實施例，提供一種半導體，包含：第一主動圖案，安置於基板上，第一主動圖案包含第一下部圖案及與第一下部圖案分離的第一薄片圖案；第二主動圖案，安置於基板上，第二主動圖案包含鄰近於第一下部圖案的第二下部圖案及與第二下部圖案分離的第二薄片圖案；場絕緣膜，安置於第一主動圖案與第二主動圖案之間，且與第一主動圖案及第二主動圖案直接接觸；以及閘極結構，包圍第一薄片圖案及第二薄片圖案，位於場絕緣膜上，其中閘極結構包含包圍第一薄片圖案及第二薄片圖案的閘極絕緣膜、在閘極絕緣膜上的下部導電膜、在下部導電膜上的氮化鋁膜以及在氮化鋁膜上的上部導電膜，且下部導電膜包圍第一薄片圖案，且不沿著第二薄片圖案的周邊形成。
根據本發明的實施例，提供一種半導體裝置，包含：第一主動圖案，安置於基板的第一區中；第二主動圖案，安置於基板的第二區中；第一閘極結構，安置於第一主動圖案上；以及第二閘極結構，安置於第二主動圖案上，其中第一閘極結構包含在第一主動圖案上的第一閘極絕緣膜及在第一閘極絕緣膜上且與第一閘極絕緣膜接觸的第一氮化鋁膜，第二閘極結構包含在第二主動圖案上的第二閘極絕緣膜及在第二閘極絕緣膜上且與第二閘極絕緣膜接觸的第二氮化鋁膜，第一氮化鋁膜的厚度不同於第二氮化鋁膜的厚度。
根據本發明的實施例，提供一種半導體裝置，包含：第一主動圖案，安置於基板上，第一主動圖案包含第一下部圖案及與第一下部圖案分離的第一薄片圖案；第二主動圖案，安置於基板上，第二主動圖案包含鄰近於第一下部圖案的第二下部圖案及與第二下部圖案分離的第二薄片圖案；場絕緣膜，安置於第一下部圖案與第二下部圖案之間，且與第一下部圖案及第二下部圖案直接接觸；以及閘極結構，安置於場絕緣膜上，閘極結構包圍第一薄片圖案及第二薄片圖案，其中閘極結構包含包圍第一薄片圖案及第二薄片圖案的閘極絕緣膜、與閘極絕緣膜接觸的插入膜、在插入膜上的下部導電膜以及在下部導電膜上的上部導電膜，插入膜的厚度在第一薄片圖案上比在第二薄片圖案上更大，插入膜包含氮化鈦鋁膜，且上部導電膜包含鋁。
在隨附圖式中，作為包含鰭型通道區的鰭型電晶體或包含奈米線或奈米薄片的電晶體的鰭場效應電晶體（fin field-effect transistor；finFET）說明為根據本發明的實施例的例示性半導體裝置，但本發明不限於此。舉例而言，本發明亦可適用於二維（two-dimensional；2D）材料類場效應電晶體（FET）及其異質結構。
根據本發明的實施例的半導體裝置可包含隧穿FET（tunneling FET；TFET）或三維（3D）電晶體。根據本發明的實施例的半導體裝置可包含雙極性接面電晶體（bipolar junction transistor；BJT）或橫向擴散金屬氧化物半導體（laterally-diffused metal-oxide semiconductor；LDMOS）電晶體。
圖1為根據本發明的實施例的半導體裝置的佈局圖。圖2A及圖2B為沿著圖1的線A-A截取的橫截面圖。圖3A及圖3B為沿著圖1的線B-B截取的橫截面圖。圖4A及圖4B為沿著圖1的線C-C截取的橫截面圖。
圖2B進一步說明除了圖2A中說明的結構之外的第一源極/汲極觸點180，且圖3B進一步說明除了圖3A中說明的結構之外的第二源極/汲極觸點280。
參考圖1至圖4B，半導體裝置可包含第一主動圖案AP1、第二主動圖案AP2、第一閘極結構50以及第一閘極切割結構GCS1。
基板100可為塊體矽（Si）基板或絕緣體上矽（silicon-on-insulator；SOI）基板。替代地，基板100可為矽（Si）基板或可包含另一材料，諸如矽鍺（SiGe）、絕緣體上SiGe（SiGe-on-insulator；SGOI）、銻化銦（InSb）、鉛碲（PbTe）化合物、砷化銦（InAs）、磷化銦（InP）、砷化鎵（GaAs）或銻化鎵（GaSb），但本發明不限於此。此外，基板100可包含一或多個半導體層或結構且可包含半導體裝置的主動或可操作部分。
第一主動圖案AP1及第二主動圖案AP2可安置於基板100上。第一主動圖案AP1及第二主動圖案AP2可在第二方向D2上延伸，且可在第一方向D1上彼此鄰近。舉例而言，第一主動圖案AP1及第二主動圖案AP2可在第一方向D1上彼此間隔開安置。第一方向D1可為與第二方向D2相交的方向。
第一主動圖案AP1可為在其中形成p型金屬氧化物半導體（PMOS）的區，且第二主動圖案AP2可為在其中形成n型金屬氧化物半導體（NMOS）的區。換言之，第一主動圖案AP1可安置於PMOS區中，且第二主動圖案AP2可安置於NMOS區中。第一主動圖案AP1可包含PMOS的通道區，且第二主動圖案AP2可包含NMOS的通道區。
在本發明的實施例中，第一主動圖案AP1及第二主動圖案AP2可為包含於邏輯區中的主動區。第一主動圖案AP1及第二主動圖案AP2可為包含於單一標準單元中的主動區。
在本發明的實施例中，第一主動圖案AP1及第二主動圖案AP2可為包含於靜態隨機存取記憶體（static random-access memory；SRAM）區中的主動區。第一主動圖案AP1可為在其中形成SRAM的上拉電晶體的區，且第二主動圖案AP2可為在其中形成SRAM的下拉電晶體或傳送電晶體的區。舉例而言，包含第一主動圖案AP1的上拉電晶體可為PMOS電晶體，且包含第二主動圖案AP2的下拉電晶體可為NMOS電晶體。然而，本發明不限於此。
第一主動圖案AP1可包含第一下部圖案BP1及多個第一薄片圖案NS1。第二主動圖案AP2可包含第二下部圖案BP2及多個第二薄片圖案NS2。
第一下部圖案BP1及第二下部圖案BP2可自基板100突出，且可在第二方向D2上延伸。舉例而言，第一下部圖案BP1及第二下部圖案BP2可藉由部分地移除基板100的上部部分來形成，且因此可與基板100一體地形成，但本發明不限於此。
第一下部圖案BP1及第二下部圖案BP2可在第一方向D1上彼此間隔開，且可由在第二方向D2上延伸的鰭溝槽FT分離。
第一薄片圖案NS1可安置於第一下部圖案BP1上，且可在第三方向D3上與第一下部圖案BP1間隔開。
第二薄片圖案NS2可安置於第二下部圖案BP2上，且可在第三方向D3上與第二下部圖案BP2間隔開。
第一薄片圖案NS1可在第三方向D3上依序配置，且可在第三方向D3上彼此間隔開。第二薄片圖案NS2可在第三方向D3上依序配置，且可在第三方向D3上彼此間隔開。此處，第三方向D3可為與第一方向D1及第二方向D2相交的方向。舉例而言，第三方向D3可為基板100的厚度方向。
圖2A及圖2B說明三個第一薄片圖案NS1配置於第三方向D3上，但本發明不限於此。舉例而言，第一薄片圖案NS1的數目可為2或大於3。類似地，圖3A及圖3B說明三個第二薄片圖案NS2配置於第三方向D3上，但本發明不限於此。舉例而言，第二薄片圖案NS2的數目可為2或大於3。
第一下部圖案BP1及第二下部圖案BP2可藉由蝕刻基板100的部分來形成或可包含自基板100生長的磊晶層。第一下部圖案BP1及第二下部圖案BP2可包含元素半導體材料，諸如矽（Si）或鍺（Ge）。此外，第一下部圖案BP1及第二下部圖案BP2可包含化合物半導體，諸如IV-IV族化合物半導體或III-V族化合物半導體。
IV-IV族化合物半導體可為例如含有碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩者的二元或三元化合物或藉由摻雜二元或三元化合物與IV族元素獲得的化合物。IV-IV族化合物半導體可包含例如矽鍺（SiGe）、碳化矽（SiC）或碳化矽鍺（SiGeC），但本發明不限於此。
III-V族化合物半導體可為例如藉由組合作為III族元素的鋁（Al）、鎵（Ga）以及銦（In）中的至少一者及作為V族元素的磷（P）、砷（As）以及銻（Sb）中的一者獲得的二元、三元或四元化合物。III-V族化合物半導體可包含例如磷化鎵（GaP）、砷化鎵（GaAs）、砷化銦（InAs）、磷化銦（InP）、銻化鎵（GaSb）、銻化銦（InSb）或砷化銦鎵（InGaAs），但本發明不限於此。
第一薄片圖案NS1可包含諸如矽（Si）或鍺（Ge）的元素半導體材料、IV-IV族化合物半導體及/或III-V族化合物半導體。第二薄片圖案NS2可包含諸如矽（Si）或鍺（Ge）的元素半導體材料、IV-IV族化合物半導體及/或III-V族化合物半導體。
在本發明的實施例中，第一薄片圖案NS1及第二薄片圖案NS2可包含實質上與基板100的材料或第一下部圖案BP1及第二下部圖案BP2的材料相同的材料。
第一薄片圖案NS1在第一方向D1上的寬度可與第一下部圖案BP1在第一方向D1上的寬度成比例增大或減小。第二薄片圖案NS2在第一方向D1上的寬度可與第二下部圖案BP2在第一方向D1上的寬度成比例增大或減小。
第一場絕緣膜105可形成於基板100上，且可填充鰭溝槽FT的至少部分。
第一場絕緣膜105可安置於基板100上，位於第一主動圖案AP1與第二主動圖案AP2之間，且可與第一主動圖案AP1及第二主動圖案AP2直接接觸。
第一場絕緣膜105可與第一主動圖案AP1及第二主動圖案AP2直接接觸，此意謂在可用作電晶體的通道區的第一主動圖案AP1與第二主動圖案AP2之間不存在其他主動圖案。舉例而言，第一主動圖案AP1可用作PMOS電晶體的通道區，且在第一場絕緣膜105插入其間的情況下鄰近於第一主動圖案AP1的第二主動圖案AP2可用作NMOS電晶體的通道區。
第一場絕緣膜105可安置於第一下部圖案BP1與第二下部圖案BP2之間，且可與第一下部圖案BP1及第二下部圖案BP2直接接觸。
在本發明的實施例中，第一場絕緣膜105可覆蓋第一下部圖案BP1的側壁的限定鰭溝槽FT的部分及/或第二下部圖案BP2的側壁的限定鰭溝槽FT的部分。舉例而言，第一下部圖案BP1的部分及/或第二下部圖案BP2的部分可在第三方向D3上突出超出第一場絕緣膜105的頂部表面105US。
在本發明的實施例中，第一場絕緣膜105可覆蓋第一下部圖案BP1的限定鰭溝槽FT的整個側壁及第二下部圖案BP2的限定鰭溝槽FT的整個側壁。舉例而言，第一下部圖案BP1及第二下部圖案BP2可不在第三方向D3上突出超出第一場絕緣膜105的頂部表面105US。
第一薄片圖案NS1及第二薄片圖案NS2可高於第一場絕緣膜105的頂部表面105US定位。
第一場絕緣膜105可包含例如氧化物膜、氮化物膜、氮氧化物膜或其組合。
參考圖4A，第一場絕緣膜105可填充鰭溝槽FT的至少部分。參考圖4B，第一場絕緣膜105可包含沿著鰭溝槽FT的側壁及底部表面延伸的場襯裡105a及安置於場襯裡105a上的場填充膜105b。
第一閘極結構50可形成於基板100上，且可安置於第一場絕緣膜105上。第一閘極結構50可在第一方向D1上延伸，且可與第一主動圖案AP1、第二主動圖案AP2以及第一場絕緣膜105相交。
第一閘極結構50可與第一下部圖案BP1及第二下部圖案BP2相交，且可包圍第一薄片圖案NS1中的每一者及第二薄片圖案NS2中的每一者。
第一閘極結構50可包含第一p型閘極結構120及第一n型閘極結構220。第一p型閘極結構120及第一n型閘極結構220可彼此直接接觸。
第一p型閘極結構120可形成於第一主動圖案AP1上，且可與第一主動圖案AP1相交。第一p型閘極結構120可包含p型閘極電極。
第一p型閘極結構120可與第一下部圖案BP1相交，且可包圍第一薄片圖案NS1中的每一者。
第一n型閘極結構220可形成於第二主動圖案AP2上，且可與第二主動圖案AP2相交。第一n型閘極結構220可包含n型閘極電極。
第一n型閘極結構220可與第二下部圖案BP2相交，且可包圍第二薄片圖案NS2中的每一者。
第一p型電晶體10p可限定於第一p型閘極結構120及第一主動圖案AP1在其中彼此相交的區中，且第一n型電晶體10n可限定於第一n型閘極結構220及第二主動圖案AP2在其中彼此相交的區中。此外，待描述的第一磊晶圖案150可包含於第一p型電晶體10p的源極/汲極中，且待描述的第二磊晶圖案250可包含於第一n型電晶體10n的源極/汲極中。
由於第一p型閘極結構120在第一場絕緣膜105上方延伸，故第一p型閘極結構120不僅與第一主動圖案AP1重疊，且亦與第一場絕緣膜105的部分重疊。由於第一n型閘極結構220在第一場絕緣膜105上方延伸，故第一n型閘極結構220不僅與第二主動圖案AP2重疊，且亦與第一場絕緣膜105的部分重疊。第一p型閘極結構120與第一n型閘極結構220之間的界面可置放於第一場絕緣膜105的頂部表面105US上。
第一閘極結構50可包含第一閘極絕緣膜（130及230）、第一下部導電膜122、第一上部插入膜（123及223）、第一上部導電膜（124及224）以及第一填充導電膜（125及225）。
第一p型閘極結構120可包含第（1_1）閘極絕緣膜130、第一下部導電膜122、第（1_1）上部插入膜123、第（1_1）上部導電膜124以及第（1_1）填充導電膜125。第一n型閘極結構220可包含第（1_2）閘極絕緣膜230、第（1_2）上部插入膜223、第（1_2）上部導電膜224以及第（1_2）填充導電膜225。舉例而言，第一下部導電膜122可形成於第一p型閘極結構120中的第（1_1）閘極絕緣膜130上，且在第一n型閘極結構220中不存在下部導電膜。
第（1_1）閘極絕緣膜130可安置於第一主動圖案AP1上，且可沿著第一場絕緣膜105的頂部表面105US及第一下部圖案BP1的頂部表面延伸。第（1_1）閘極絕緣膜130可包圍第一薄片圖案NS1中的每一者，且可沿著第一薄片圖案NS1的周邊安置。
第（1_2）閘極絕緣膜230可安置於第二主動圖案AP2上，且可沿著第一場絕緣膜105的頂部表面105US及第二下部圖案BP2的頂部表面延伸。第（1_2）閘極絕緣膜230可包圍第二薄片圖案NS2中的每一者，且可沿著第二薄片圖案NS2的周邊安置。第（1_1）閘極絕緣膜130及第（1_2）閘極絕緣膜230可與第一場絕緣膜105的頂部表面105US直接接觸。第（1_1）閘極絕緣膜130及第（1_2）閘極絕緣膜230可形成於相同層級上。此處，「在相同層級上形成兩個元件」的表述意謂兩個元件由相同製造製程形成，且可包含相同材料。第一閘極絕緣膜（130及230）可跨越第一主動圖案AP1及第二主動圖案AP2安置。
第（1_1）閘極絕緣膜130及第（1_2）閘極絕緣膜230可包含氧化矽（SiO 2）、氮氧化矽（SiON）、氮化矽（Si 3N 4）或具有大於氧化矽（SiO 2）的介電常數的高k材料。高k材料可包含例如下述者中的至少一者：氮化硼（BN）、氧化鉿（HfO 2）、氧化鉿矽（HfSiO 4）、氧化鉿鋯（HfZrO 4）、氧化鉿鉭（Hf 2Ta 2O 9）、氧化鉿鋁（HfAlO 3）、氧化鑭（La 2O 3）、氧化鑭鋁（LaAlO 3）、氧化鋯（ZrO 2）、氧化鋯矽（ZrSiO 4）、氧化鉭（Ta 2O 5）、氧化鈦（TiO 2）、氧化鋇鍶鈦（BaSrTi 2O 6）、氧化鋇鈦（BaTiO 3）、氧化鍶鈦（SrTiO 3）、氧化釔（Y 2O 3）、氧化鋰（Li 2O）、氧化鋁（Al 2O 3）、氧化鉛鈧鉭（Pb(Sc,Ta)O 3）、鋅鈮酸鉛[Pb(Zn 1/3Nb 2/3)O 3]或其組合。
圖2A至圖4B說明第（1_1）閘極絕緣膜130及第（1_2）閘極絕緣膜230為單層膜，但本發明不限於此。替代地，如圖19中所說明，第（1_1）閘極絕緣膜130及第（1_2）閘極絕緣膜230中的每一者可包含界面膜（圖19的531）及界面膜上的高k介電膜（圖19的532）。
第一下部導電膜122可安置於第一主動圖案AP1上。第一下部導電膜122可形成於第（1_1）閘極絕緣膜130上，且可安置於第一主動圖案AP1上的第一閘極絕緣膜（130及230）的部分上。第一下部導電膜122可包圍第一薄片圖案NS1中的每一者，且可沿著第一薄片圖案NS1的周邊安置。第（1_1）閘極絕緣膜130可插入於第一下部導電膜122與第一薄片圖案NS1中的每一者之間。
在本發明的實施例中，第一下部導電膜122可大體上填充第一下部圖案BP1與第一薄片圖案NS1之間及第一薄片圖案NS1之間的空間。舉例而言，當在第三方向D3上存在兩個鄰近第一薄片圖案NS1，例如第（1_1）薄片圖案NS1及第（1_2）薄片圖案NS1時，第一下部導電膜122可大體上填充自第（1_1）薄片圖案NS1的頂部表面至第（1_2）薄片圖案NS1的底部表面的空間。舉例而言，第一下部導電膜122可與第（1_1）薄片圖案NS1的頂部表面上方的第（1_1）閘極絕緣膜130直接接觸且與第（1_2）薄片圖案NS1的底部表面下方的第（1_1）閘極絕緣膜130直接接觸。
在本發明的實施例中，第一下部導電膜122可不完全填充第一下部圖案BP1與第一薄片圖案NS1之間及第一薄片圖案NS1之間的空間。
第一下部導電膜122不安置於第二主動圖案AP2上，且並不延伸至第二主動圖案AP2。第一下部導電膜122不形成於第（1_2）閘極絕緣膜230上，且不安置於第二主動圖案AP2上的第一閘極絕緣膜（130及230）的部分上。第一下部導電膜122並不包圍第二薄片圖案NS2中的每一者，且不沿著第二薄片圖案NS2的周邊形成。
第一下部導電膜122可包含末端部分122EP，其安置於第一場絕緣膜105的頂部表面105US上，位於第一主動圖案AP1與第二主動圖案AP2之間。舉例而言，第一下部導電膜122可在第一主動圖案AP1與第二主動圖案AP2之間限定第一場絕緣膜105的頂部表面105US上的第一階梯STR1。第一階梯STR1可具有由第一下部導電膜122的末端部分122EP形成的階梯形狀。第一下部導電膜122的末端部分122EP可在第一方向D1上接近第一主動圖案AP1與第二主動圖案AP2之間的第一場絕緣膜105的中心安置，但本發明不限於此。舉例而言，第一下部導電膜122的末端部分122EP可視電路設計及/或製造製程而定在相較於第二下部圖案BP2更靠近第一下部圖案BP1或相較於第一下部圖案BP1更靠近第二下部圖案BP2的位置處。
第一p型閘極結構120包含第一下部導電膜122，但第一n型閘極結構220可不包含第一下部導電膜122。當第一p型閘極結構120及第一n型閘極結構220彼此直接接觸時，第一p型閘極結構120及第一n型閘極結構220可由第一下部導電膜122彼此分離。舉例而言，由於第一下部導電膜122包含於第一p型閘極結構120中但不包含於第一n型閘極結構220中，故第一下部導電膜122的末端部分122EP為第一p型閘極結構120的末端部分。第一p型閘極結構120與第一n型閘極結構220之間的界面可置放於第一下部導電膜122的末端部分122EP中。由第一下部導電膜122限定的第一階梯STR1可定位於第一p型閘極結構120與第一n型閘極結構220之間。
第一下部導電膜122可為例如用於控制功函數的p型功函數膜。第一下部導電膜122可包含例如下述者中的至少一者：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）或碳氮化鉭（TaCN）。舉例而言，第一下部導電膜122可包含氮化鈦（TiN）。
第（1_1）上部插入膜123可安置於第一主動圖案AP1上，且可形成於第一下部導電膜122上。
在第一下部導電膜122大體上填充第一下部圖案BP1與第一薄片圖案NS1之間及第一薄片圖案NS1之間的空間的情況下，第（1_1）上部插入膜123可沿著第一下部導電膜122的外部輪廓延伸。第（1_1）上部插入膜123可不形成於第一下部圖案BP1與第一薄片圖案NS1之間及第一薄片圖案NS1之間的空間中，且可不沿著第一薄片圖案NS1的周邊形成。
第（1_2）上部插入膜223可安置於第二主動圖案AP2上，且可與第（1_1）上部插入膜123直接接觸。第（1_1）上部插入膜123及第（1_2）上部插入膜223可形成於相同層級上。第（1_2）上部插入膜223可形成於第（1_2）閘極絕緣膜230上。第（1_2）上部插入膜223可包圍第二薄片圖案NS2中的每一者，且可沿著第二薄片圖案NS2的周邊安置。舉例而言，第（1_2）閘極絕緣膜230可插入於第（1_2）上部插入膜223與第二薄片圖案NS2中的每一者之間。
第一上部插入膜（123及223）可安置於第一下部導電膜122上。舉例而言，第一上部插入膜（123及223）可與第一下部導電膜122直接接觸。第一上部插入膜（123及223）可跨越第一主動圖案AP1及第二主動圖案AP2安置。
由於第一下部導電膜122安置於第（1_1）上部插入膜123與第（1_1）閘極絕緣膜130之間，故第（1_1）上部插入膜123可不與第（1_1）閘極絕緣膜130接觸。
第（1_2）上部插入膜223可與第二主動圖案AP2上的第（1_2）閘極絕緣膜230直接接觸，且可與包圍第二薄片圖案NS2的第（1_2）閘極絕緣膜230直接接觸。
第（1_2）上部插入膜223可控制第（1_2）閘極絕緣膜230中的絕緣體中的偶極且可藉此控制功函數。舉例而言，第（1_2）上部插入膜223可為用以控制功函數且因此調變NMOS電晶體的臨限電壓的n型偶極層。第（1_1）上部插入膜123可防止稍後將描述的第（1_1）上部導電膜124擴散至第一下部導電膜122中，且可藉此防止可由第（1_1）上部導電膜124引起的功函數的任何變化。舉例而言，第（1_1）上部導電膜124可具有不同於第一下部導電膜122的一種類型的功函數。因此，第（1_1）上部導電膜124擴散至第一下部導電膜122中可減小第一下部導電膜122的功函數，然而，其可由插入其間的第（1_1）上部插入膜123防止。
第一上部插入膜（123及223）可包含例如鋁（Al）類氮化物。舉例而言，第一上部插入膜（123及223）可包含氮化鋁（AlN）。亦即，第（1_1）上部插入膜123及第（1_2）上部插入膜223可包含氮化鋁（AlN）膜。
在本發明的實施例中，第（1_1）上部插入膜123的厚度t11可與第（1_2）上部插入膜223的厚度t12相同。在本發明的實施例中，第（1_1）上部插入膜123的厚度t11可不同於第（1_2）上部插入膜223的厚度t12。待控制功函數的量可視第（1_1）上部插入膜123的厚度t11及第（1_2）上部插入膜223的厚度t12而變化。
第（1_1）上部導電膜124可安置於第一主動圖案AP1上。第（1_1）上部導電膜124可形成於第（1_1）上部插入膜123上，且可沿著第（1_1）上部插入膜123的輪廓形成。
第（1_1）上部導電膜124可不形成於第一下部圖案BP1與第一薄片圖案NS1之間及第一薄片圖案NS1之間的空間中。第（1_1）上部導電膜124可不沿著第一薄片圖案NS1的周邊形成。
第（1_2）上部導電膜224可安置於第二主動圖案AP2上，且可與第（1_1）上部導電膜124直接接觸。第（1_2）上部導電膜224可形成於第（1_2）上部插入膜223上。第（1_2）上部導電膜224可包圍第二薄片圖案NS2中的每一者，且可沿著第二薄片圖案NS2的周邊安置。
在本發明的實施例中，第（1_2）上部導電膜224可大體上填充第二下部圖案BP2與第二薄片圖案NS2之間及第二薄片圖案NS2之間的空間。舉例而言，當在第三方向D3上存在兩個鄰近第二薄片圖案NS2，例如第（2_1）薄片圖案NS2及第（2_2）薄片圖案NS2時，第（1_2）上部導電膜224可大體上填充自第（2_1）薄片圖案NS2的頂部表面至第（2_2）薄片圖案NS2的底部表面的空間。舉例而言，第（1_2）上部導電膜224可與第（2_1）薄片圖案NS2的頂部表面上方的第（1_2）上部插入膜223直接接觸且與第（2_2）薄片圖案NS2的底部表面下方的第（1_2）上部插入膜223直接接觸。
在本發明的實施例中，第（1_2）上部導電膜224可不完全填充第二下部圖案BP2與第二薄片圖案NS2之間及第二薄片圖案NS2之間的空間。
第一上部導電膜（124及224）可安置於第一上部插入膜（123及223）上，且可跨越第一主動圖案AP1及第二主動圖案AP2安置。舉例而言，第（1_1）上部導電膜124可與第（1_1）上部插入膜123直接接觸，且第（1_2）上部導電膜224可與第（1_2）上部插入膜223直接接觸。
第一上部導電膜（124及224）可為例如用於控制功函數的n型功函數膜。舉例而言，可為n型偶極層的第（1_2）上部插入膜223與可為n型功函數膜的第（1_2）上部導電膜224一起可控制功函數且因此可調變NMOS電晶體的臨限電壓。第一上部導電膜（124及224）可包含例如鋁（Al）。第一上部導電膜（124及224）可包含例如下述者中的至少一者：鈦鋁（TiAl）、氮化鈦鋁（TiAlN）、碳化鈦鋁（TiAlC）、碳氮化鈦鋁（TiAlCN）、鉭鋁（TaAl）、碳化鉭鋁（TaAlC）、氮化鉭鋁（TaAlN）或碳氮化鉭鋁（TaAlCN）。第（1_1）上部導電膜124及第（1_2）上部導電膜224可形成於相同層級上。
第一填充導電膜（125及225）可安置於第一上部導電膜（124及224）上，且可跨越第一主動圖案AP1及第二主動圖案AP2安置。舉例而言，第（1_1）填充導電膜125及第（1_2）填充導電膜225可分別安置於第（1_1）上部導電膜124及第（1_2）上部導電膜224上。舉例而言，第一填充導電膜（125及225）可填充由第一上部導電膜（124及224）包圍的空間。第（1_1）填充導電膜125可安置於第一主動圖案AP1上。第（1_2）填充導電膜225可安置於第二主動圖案AP2上。
第一填充導電膜（125及225）可包含例如下述者中的至少一者：鎢（W）、鋁（Al）、鈷（Co）、銅（Cu）、釕（Ru）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈦（Ti）或氮化鈦（TiN）。第（1_1）填充導電膜125及第（1_2）填充導電膜225可形成於相同層級上。
在本發明的實施例中，在第一上部導電膜（124及224）經形成為相對厚的情況下，第（1_1）填充導電膜125可不安置於在第三方向D3上與第一主動圖案AP1重疊的區域中。第（1_1）填充導電膜125可沈積於在第三方向D3上與第一場絕緣膜105重疊的區域中。
第一磊晶圖案150可安置於第一下部圖案BP1上。第一磊晶圖案150可安置於第一p型閘極結構120的至少一側上，且可連接至第一薄片圖案NS1。
第二磊晶圖案250可安置於第二下部圖案BP2上。第二磊晶圖案250可安置於第一n型閘極結構220的至少一側上，且可連接至第二薄片圖案NS2。
第一磊晶圖案150可包含於使用第一薄片圖案NS1作為通道區的第一p型電晶體10p的源極/汲極中。第二磊晶圖案250可包含於使用第二薄片圖案NS2作為通道區的第一n型電晶體10n的源極/汲極中。第一磊晶圖案150可電連接至第一薄片圖案NS1及第一下部圖案BP1，且可藉由第（1_1）閘極絕緣膜130及待描述的第一閘極間隔件140與第一p型閘極結構120電絕緣。第二磊晶圖案250可電連接至第二薄片圖案NS2及第二下部圖案BP2，且可藉由第（1_2）閘極絕緣膜230及待描述的第一閘極間隔件140與第一n型閘極結構220電絕緣。
參考圖2B，第一源極/汲極觸點180可安置於第一磊晶圖案150上，且可包含第一觸點障壁膜181及第一觸點填充膜182。第一金屬矽化物膜185可進一步安置於第一源極/汲極觸點180與第一磊晶圖案150之間以減小接觸電阻。
參考圖3B，第二源極/汲極觸點280可安置於第二磊晶圖案250上，且可包含第二觸點障壁膜281及第二觸點填充膜282。第二金屬矽化物膜285可進一步安置於第二源極/汲極觸點280與第二磊晶圖案250之間以減小接觸電阻。
第一源極/汲極觸點180的部分可插入於第一磊晶圖案150中。第二源極/汲極觸點280的部分可插入於第二磊晶圖案250中。第一源極/汲極觸點180的底部表面可定位於最下部第一薄片圖案NS1的頂部表面與最上部第一薄片圖案NS1的底部表面之間。第二源極/汲極觸點280的底部表面可定位於最下部第二薄片圖案NS2的頂部表面與最上部第二薄片圖案NS2的底部表面之間。然而，本發明不限於此。
第一觸點障壁膜181及第二觸點障壁膜281可包含例如下述者中的至少一者：鉭（Ta）、氮化鉭（TaN）、鈦（Ti）、氮化鈦（TiN）、釕（Ru）、鈷（Co）、鎳（Ni）、硼化鎳（NiB）、鎢（W）、氮化鎢（WN）、碳氮化鎢（WCN）、鋯（Zr）、氮化鋯（ZrN）、釩（V）、氮化釩（VN）、鈮（Nb）、氮化鈮（NbN）、鉑（Pt）、銥（Ir）、銠（Rh）或二維（2D）材料。2D材料可為金屬材料及/或半導體材料，且可包含2D同素異形體或2D化合物。舉例而言，2D材料可包含例如下述者中的至少一者：石墨烯、二硫化鉬（MoS 2）、二硒化鉬（MoSe 2）、二硒化鎢（WSe 2）或二硫化鎢（WS 2），但本發明不限於此。亦即，2D材料的類型不受特定限制。第一觸點填充膜182及第二觸點填充膜282可包含例如下述者中的至少一者：鋁（Al）、鎢（W）、鈷（Co）、釕（Ru）、銀（Ag）、金（Au）、錳（Mn）或鉬（Mo）。
第一金屬矽化物膜185及第二金屬矽化物膜285可包含金屬矽化物。
在本發明的實施例中，不同於圖2B及圖3B中所說明，第一源極/汲極觸點180及第二源極/汲極觸點280可分別不包含第一觸點障壁膜181及第二觸點障壁膜281。
在本發明的實施例中，不同於圖2B及圖3B中所說明，第一源極/汲極觸點180及第二源極/汲極觸點280可分別不插入於第一磊晶圖案150及第二磊晶圖案250中。舉例而言，第一源極/汲極觸點180及第二源極/汲極觸點280可分別沈積於頂部表面上而不插入至第一磊晶圖案150及第二磊晶圖案250中，且第一金屬矽化物膜185及第二金屬矽化物膜285可分別安置於其界面處。
第一閘極間隔件140可安置於第一閘極結構50的側壁上。舉例而言，第一閘極間隔件140可安置於第一p型閘極結構120的側壁及第一n型閘極結構220的側壁上。
參考圖3A及圖3B，安置於第二下部圖案BP2上的第一閘極間隔件140可包含第一外部間隔件141及第一內部間隔件142。第一內部間隔件142可安置於在第三方向D3上彼此鄰近的第二薄片圖案NS2之間。參考圖2A及圖2B，安置於第一下部圖案BP1上的第一閘極間隔件140可包含第一外部間隔件141，但可不包含第一內部間隔件142。
在本發明的實施例中，安置於第一下部圖案BP1上的第一閘極間隔件140及安置於第二下部圖案BP2上的第一閘極間隔件140可均包含第一外部間隔件141及第一內部間隔件142。在本發明的實施例中，安置於第一下部圖案BP1上的第一閘極間隔件140及安置於第二下部圖案BP2上的第一閘極間隔件140可均包含僅第一外部間隔件141，但可不包含第一內部間隔件142。
第一外部間隔件141及第一內部間隔件142可各自包含例如下述者中的至少一者：氮化矽（Si 3N 4）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）或其組合。在本發明的實施例中，第一外部間隔件141及第一內部間隔件142可包含相同材料。替代地，第一外部間隔件141及第一內部間隔件142可包含不同材料。
第一閘極封蓋圖案145可安置於第一閘極結構50上及第一閘極間隔件140上。第一閘極封蓋圖案145的頂部表面可置放於與層間絕緣膜190的頂部表面相同的平面上。
在本發明的實施例中，第一閘極封蓋圖案145可安置於第一閘極結構50上及第一閘極間隔件140之間。
第一閘極封蓋圖案145可包含例如下述者中的至少一者：氮化矽（Si 3N 4）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）或其組合。
一對第一閘極切割結構GCS1可安置於基板100上，且可安置於第一場絕緣膜105上。
第一閘極切割結構GCS1可經安置以在第一方向D1上彼此間隔開，且可在第二方向D2上延伸。第一主動圖案AP1及第二主動圖案AP2可在第一方向D1上安置於一對鄰近第一閘極切割結構GCS1之間。舉例而言，第一下部圖案BP1及第二下部圖案BP2可在第一方向D1上安置於所述對鄰近第一閘極切割結構GCS1之間。所述對鄰近第一閘極切割結構GCS1可在第二方向D2上與第一下部圖案BP1及第二下部圖案BP2平行延伸。
第一閘極結構50可在第一方向D1上安置於所述對鄰近第一閘極切割結構GCS1之間。第一閘極切割結構GCS1可在第一方向D1上分離一對鄰近閘極結構。第一閘極結構50的短側壁可面向第一閘極切割結構GCS1的對應側壁（參見圖1）。
第一閘極絕緣膜（130及230）並不沿著第一閘極切割結構GCS1中的每一者的側壁延伸。
在本發明的實施例中，第一閘極切割結構GCS1可沿著標準單元的邊界安置。舉例而言，第一閘極切割結構GCS1可為標準單元分離結構。在本發明的實施例中，第一閘極切割結構GCS1可安置於SRAM區中且可為閘極分離結構。
第一閘極切割結構GCS1可包含例如下述者中的至少一者：氮化矽（Si 3N 4）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）、氧化鋁（Al 2O 3）或其組合。第一閘極切割結構GCS1經說明為單層膜，但本發明不限於此。
第一閘極切割結構GCS1的頂部表面可置放於與第一閘極封蓋圖案145的頂部表面相同的平面上，但本發明不限於此。
第一閘極切割結構GCS1的底部表面經說明為比第一閘極絕緣膜（130及230）與第一場絕緣膜105之間的邊界更靠近基板100，但本發明不限於此。舉例而言，第一閘極切割結構GCS1可在第三方向D3上延伸，使得第一閘極切割結構GCS1的底部表面可各自至少達到第一場絕緣膜105上方的第一閘極絕緣膜（130及230）的頂部表面以在第一方向D1上分離一對鄰近閘極結構。
層間絕緣膜190可安置於第一磊晶圖案150及第二磊晶圖案250上。層間絕緣膜190可包含例如氧化矽（SiO 2）、氮化矽（Si 3N 4）、氮氧化矽（SiON）、可流動氧化物（flowable oxide；FOX）、東燃矽氮烷（tonen silazene；TOSZ）、未摻雜矽酸鹽玻璃（undoped silica glass；USG）、硼矽酸鹽玻璃（borosilica glass；BSG）、磷矽酸鹽玻璃（phosphosilica glass；PSG）、硼磷矽酸鹽玻璃（borophosphosilica glass；BPSG）、電漿增強四乙基正矽酸鹽（plasma-enhanced tetra ethyl ortho silicate；PETEOS）、氟矽酸鹽玻璃（fluoride silicate glass；FSG）、碳摻雜氧化矽（carbon-doped silicon oxide；CDO）、乾凝膠、氣凝膠、非晶形氟化碳、有機矽酸鹽玻璃（organo silicate glass；OSG）、聚對二甲苯、雙苯并環丁烯（bis-benzocyclobutene；BCB）、SiLK、聚醯亞胺、多孔聚合物材料或其組合，但本發明不限於此。
在第二方向D2上沿著第一閘極切割結構GCS1延伸的導線可安置於第一閘極切割結構GCS1上。
圖5為根據本發明的實施例的半導體裝置的橫截面圖。圖6至圖8為圖5的部分P的放大橫截面圖。為解釋方便起見，將在下文中描述圖5至圖8的半導體裝置，主要聚焦於與圖1至圖4B的半導體裝置的差異。
參考圖5至圖8，第一閘極結構50可更包含安置於第一閘極絕緣膜（130及230）與第一下部導電膜122之間的第一下部插入膜121。
第一下部插入膜121可安置於第一主動圖案AP1上。第一下部插入膜121可形成於第（1_1）閘極絕緣膜130上，且可安置於第一主動圖案AP1上的第一閘極絕緣膜（130及230）的部分上。舉例而言，第一下部插入膜121可與第（1_1）閘極絕緣膜130直接接觸。第一p型閘極結構120可包含第（1_1）閘極絕緣膜130、第一下部插入膜121、第一下部導電膜122、第（1_1）上部插入膜123、第（1_1）上部導電膜124以及第（1_1）填充導電膜125。
第一下部插入膜121可包圍第一薄片圖案NS1中的每一者，且可沿著第一薄片圖案NS1的周邊安置。舉例而言，第一下部插入膜121可插入於第（1_1）閘極絕緣膜130及第一下部導電膜122之間。
第一下部插入膜121不形成於第二主動圖案AP2上，且並不延伸至第二主動圖案AP2。第一下部插入膜121不安置於第二主動圖案AP2上的第一閘極絕緣膜（130及230）的部分上。第一下部插入膜121並不包圍第二薄片圖案NS2中的每一者，且不沿著第二薄片圖案NS2的周邊形成。
第一下部插入膜121可包含末端部分121EP，其在第一主動圖案AP1與第二主動圖案AP2之間安置於第一場絕緣膜105的頂部表面105US上。
參考圖6，第一下部插入膜121的末端部分121EP及第一下部導電膜122的末端部分122EP在第三方向D3在第一場絕緣膜105的頂部表面105US上經對準。換言之，第一下部導電膜122並不覆蓋第一下部插入膜121的末端部分121EP。
在本發明的實施例中，參考圖7，第一下部插入膜121的末端部分121EP可比第一下部導電膜122的末端部分122EP更靠近第二主動圖案AP2。換言之，第一下部插入膜121的末端部分121EP及第一下部導電膜122的末端部分122EP在第一場絕緣膜105的頂部表面105US上不對準。第一下部導電膜122並不覆蓋第一下部插入膜121的末端部分121EP。
在本發明的實施例中，參考圖8，第一下部導電膜122的末端部分122EP可比第一下部插入膜121的末端部分121EP更靠近第二主動圖案AP2。換言之，第一下部插入膜121的末端部分121EP及第一下部導電膜122的末端部分122EP在第一場絕緣膜105的頂部表面105US上不對準。第一下部導電膜122覆蓋第一下部插入膜121的末端部分121EP。第一下部插入膜121的末端部分121EP及第一下部導電膜122的末端部分122EP中的每一者可在第一方向D1上接近第一場絕緣膜105的中心安置，但本發明不限於此。舉例而言，第一下部插入膜121的末端部分121EP及第一下部導電膜122的末端部分122EP中的每一者可視電路設計及/或製造製程而定個別地在相較於第二下部圖案BP2更靠近第一下部圖案BP1或相較於第一下部圖案BP1更靠近第二下部圖案BP2的位置。處
第一下部插入膜121可控制第（1_1）閘極絕緣膜130中的絕緣體中的偶極且可藉此控制功函數。舉例而言，第一下部插入膜121可為用以控制功函數且因此調變PMOS電晶體的臨限電壓的p型偶極層。舉例而言，第一下部插入膜121可插入於第（1_1）閘極絕緣膜130與第一下部導電膜122之間，且與可為p型功函數膜的第一下部導電膜122一起可控制功函數且因此可調變PMOS電晶體的臨限電壓。
第一下部插入膜121可包含例如具有約1.5或高於1.5的電負性的金屬的氮化物或氧化物。如本文中所使用的術語「約」包含在如藉由所屬領域中具有通常知識者判定的特定值的偏差的可接受範圍內的所陳述值及均值，從而考慮到所討論的量測及與特定數量的量測相關聯的誤差（亦即，量測系統的限制）。舉例而言，「約」可意謂在一或多個標準偏差內，或在所陳述值的± 30%、20%、10%、5%內。舉例而言，第一下部插入膜121可包含下述者中的至少一者：氧化鉬（MoO）、氮化鉬（MoN）、氧化鈮（NbO）、氮化鈮（NbN）、氧化鎳（NiO）、氧化錫（SnO 2）及氧化鈦（TiO 2）。
圖9為根據本發明的實施例的半導體裝置的橫截面圖。為解釋方便起見，將在下文中描述圖9的半導體裝置，主要聚焦於與圖1至圖4B的半導體裝置的差異。
參考圖9，第一下部導電膜（122及222）可包含包圍第一薄片圖案NS1中的每一者的第（1_1）下部導電膜122及包圍第二薄片圖案NS2中的每一者的第（1_2）下部導電膜222。
第一n型閘極結構220可包含安置於第（1_2）閘極絕緣膜230與第（1_2）上部插入膜223之間的第（1_2）下部導電膜222。由於第（1_2）上部插入膜223形成於第（1_2）下部導電膜222上，故第（1_2）上部插入膜223可不與第（1_2）閘極絕緣膜230接觸。
在本發明的實施例中，第（1_1）下部導電膜122的厚度t21可大於第（1_2）下部導電膜222的厚度t22。舉例而言，第（1_2）下部導電膜222的厚度t22可相對薄，且因此第（1_2）下部導電膜222可不控制功函數或提供對功函數的顯著影響。此外，若存在對功函數的影響，則其可由其他功函數膜補償。舉例而言，可為n型偶極層的第（1_2）上部插入膜223與可為n型功函數膜的第（1_2）上部導電膜224一起可控制功函數且因此可調變NMOS電晶體的臨限電壓。
第一p型閘極結構120與第一n型閘極結構220之間的界面可為第一下部導電膜（122及222）的厚度在其中改變的位置。舉例而言，界面可在第（1_1）下部導電膜122的厚度t21在其中改變為第（1_2）下部導電膜222的厚度t22的位置處。第一下部導電膜（122及222）可限定在第一下部導電膜（122及222）的厚度在其中改變的位置處的第一階梯（圖4A的STR1）。
圖10為根據本發明的實施例的半導體裝置的橫截面圖。圖11為根據本發明的實施例的半導體裝置的橫截面圖。圖12為根據本發明的實施例的半導體裝置的橫截面圖。為解釋方便起見，將在下文中描述圖10至圖12的半導體裝置，主要聚焦於與圖1至圖4B的半導體裝置的差異。
參考圖10至圖12，半導體裝置中的每一者可更包含第二閘極切割結構GCS2，其在第一方向D1上安置於一對鄰近第一閘極切割結構GCS1之間。
第二閘極切割結構GCS2可在第一主動圖案AP1與第二主動圖案AP2之間安置於第一場絕緣膜105上。
第一閘極結構50可由第二閘極切割結構GCS2劃分成第一p型閘極結構120及第一n型閘極結構220。亦即，第二閘極切割結構GCS2可安置於第一p型閘極結構120與第一n型閘極結構220之間。第二閘極切割結構GCS2的底部表面經說明為比第一閘極絕緣膜（130及230）與第一場絕緣膜105之間的邊界更靠近基板100，但本發明不限於此。舉例而言，第二閘極切割結構GCS2可在第三方向D3上延伸，使得第二閘極切割結構GCS2的底部表面可至少達到第一場絕緣膜105上方的第一閘極絕緣膜（130及230）的頂部表面以在第一方向D1上分離第一p型閘極結構120及第一n型閘極結構220。
第二閘極切割結構GCS2可包含例如下述者中的至少一者：氮化矽（Si 3N 4）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）、氧化鋁（Al 2O 3）或其組合。第二閘極切割結構GCS2經說明為單層膜，但本發明不限於此。
參考圖10，第二閘極切割結構GCS2可安置於與第一下部導電膜122的末端部分（圖4A的122EP）重疊的區域中。因此，第一p型閘極結構120（不同於圖4A的其對應物）並不包含由第一下部導電膜122形成的第一階梯STR1。
在本發明的實施例中，參考圖11，第二閘極切割結構GCS2可安置於第一下部導電膜122不安置於其中的第一場絕緣膜105的部分上。因此，第一p型閘極結構120包含由第一下部導電膜122形成的第一階梯STR1。此外，第一p型閘極結構120可包含不具有插入於第一閘極絕緣膜（130及230）與第一上部插入膜（123及223）之間的第一下部導電膜122的部分。
在本發明的實施例中，參考圖12，第二閘極切割結構GCS2可將第一場絕緣膜105的頂部表面105US上的第一下部導電膜122的部分劃分成兩個區段。因此，第一n型閘極結構220可包含與第二閘極切割結構GCS2接觸的下部導電膜圖案122R。
圖13為根據本發明的實施例的半導體裝置的橫截面圖。為解釋方便起見，將在下文中描述圖13的半導體裝置，主要聚焦於與圖1至圖4B的半導體裝置的差異。
參考圖13，第一閘極絕緣膜（130及230）、第一上部插入膜（123及223）以及第一上部導電膜（124及224）可沿著第一閘極切割結構GCS1中的每一者的側壁延伸。
第一下部導電膜122亦可沿著第一閘極切割結構GCS1中的每一者的側壁延伸。
圖14為根據本發明的實施例的半導體裝置的橫截面圖。為解釋方便起見，將在下文中描述圖14的半導體裝置，主要聚焦於與圖1至圖4B的半導體裝置的差異。
參考圖14，第一閘極結構50可包含依序堆疊在第一主動圖案AP1及第二主動圖案AP2上的第一閘極絕緣膜（130及230）、第一共同插入膜（126及226）、第一下部導電膜（122及222）、第一上部導電膜（124及224）以及第一填充導電膜（125及225）。
第一p型閘極結構120可包含依序堆疊在第一主動圖案AP1上的第（1_1）閘極絕緣膜130、第（1_1）共同插入膜126、第（1_1）下部導電膜122、第（1_1）上部導電膜124以及第（1_1）填充導電膜125。
第一n型閘極結構220可包含依序堆疊在第二主動圖案AP2上的第（1_2）閘極絕緣膜230、第（1_2）共同插入膜226、第（1_2）下部導電膜222、第（1_2）上部導電膜224以及第（1_2）填充導電膜225。換言之，第一主動圖案AP1可安置於PMOS區中，且第二主動圖案AP2可安置於NMOS區中。
第一共同插入膜（126及226）可與第一閘極絕緣膜（130及230）直接接觸。第一共同插入膜（126及226）可控制第一閘極絕緣膜（130及230）中的絕緣體中的偶極且可藉此控制功函數。舉例而言，第（1_1）共同插入膜126可為p型偶極層以控制功函數且因此調變PMOS電晶體的臨限電壓。臨限舉例而言，第（1_1）共同插入膜126可插入於第（1_1）閘極絕緣膜130與第（1_1）下部導電膜122之間，且與可為p型功函數膜的第（1_1）下部導電膜122一起可控制功函數且因此可調變PMOS電晶體的臨限電壓。
第一共同插入膜（126及226）可包含例如氮化鈦鋁（TiAlN）。舉例而言，第（1_1）共同插入膜126的厚度t31可大於第（1_2）共同插入膜226的厚度t32。舉例而言，第（1_2）共同插入膜226的厚度t32可相對薄，且因此第（1_2）共同插入膜226可不控制功函數或提供對功函數的顯著影響。此外，若存在對功函數的影響，則其可由其他功函數膜補償。第一p型閘極結構120與第一n型閘極結構220之間的界面可為第一共同插入膜（126及226）的厚度在其中改變的位置。
第（1_1）下部導電膜122及第（1_2）下部導電膜222可形成於相同層級上。舉例而言，第（1_1）下部導電膜122的厚度可與第（1_2）下部導電膜222的厚度相同。替代地，第（1_1）下部導電膜122的厚度可大於第（1_2）下部導電膜222的厚度。舉例而言，第（1_2）下部導電膜222的厚度可相對薄，且因此第（1_2）下部導電膜222可不控制功函數或提供對功函數的顯著影響。此外，若存在對功函數的影響，則其可由其他功函數膜補償。安置於第（1_2）下部導電膜222上的可為n型功函數膜的第（1_2）上部導電膜224可控制功函數且因此可調變NMOS電晶體的臨限電壓。
圖15為根據本發明的實施例的半導體裝置的橫截面圖。為解釋方便起見，將在下文中描述圖15的半導體裝置，主要聚焦於與圖1至圖4B的半導體裝置的差異。
參考圖15，第一主動圖案AP1及第二主動圖案AP2可為自基板100突出的鰭型圖案。
第一主動圖案AP1及第二主動圖案AP2的部分可朝上突出超出第一場絕緣膜105的頂部表面105US。
第一閘極結構50可覆蓋第一主動圖案AP1及第二主動圖案AP2的朝上突出超出第一場絕緣膜105的頂部表面105US的部分。
在本發明的實施例中，比鰭溝槽FT更深的深溝槽DT可安置於第一主動圖案AP1與第二主動圖案AP2之間。
在本發明的實施例中，深溝槽DT可不形成於第一主動圖案AP1與第二主動圖案AP2之間。在本發明的實施例中，具有由第一場絕緣膜105覆蓋的其頂部表面的虛設鰭圖案可安置於第一主動圖案AP1與第二主動圖案AP2之間。
圖16為根據本發明的實施例的半導體裝置的佈局圖。圖17為沿著圖16的線D-D截取的橫截面圖。
圖16的第一區I中的第一主動圖案AP1、第二主動圖案AP2以及第一閘極結構50可與圖1至圖13中的任一者的其各別對應物實質上相同。此外，自圖16的佈局圖截取的橫截面圖可與圖4A至圖13的橫截面圖中的任一者實質上相同。因此，將在下文中描述圖16及圖17的半導體裝置，主要聚焦於圖16的第二區II，主要參考圖17。
參考圖16及圖17，半導體裝置可包含安置於第一區I中的第一主動圖案AP1、第二主動圖案AP2以及第一閘極結構50以及安置於第二區II中的第三主動圖案AP3、第四主動圖案AP4以及第二閘極結構60。
基板100可包含第一區I及第二區II。在本發明的實施例中，第一區I及第二區II可為邏輯區。在本發明的實施例中，第一區I及第二區II可為SRAM區。在本發明的實施例中，第一區I及第二區II中的一者可為邏輯區，且其他區可為SRAM區。
第三主動圖案AP3及第四主動圖案AP4可安置於基板100上。第三主動圖案AP3及第四主動圖案AP4可在第五方向D5上延伸，且可在第四方向D4上彼此鄰近。第五方向D5可為與第四方向D4相交的方向。第三主動圖案AP3可為在其中形成PMOS的區，且第四主動圖案AP4可為在其中形成NMOS的區。
第三主動圖案AP3可包含第三下部圖案BP3及多個第三薄片圖案NS3。第四主動圖案Ap4可包含第四下部圖案BP4及多個第四薄片圖案NS4。第三下部圖案BP3可在第四方向D4上與第四下部圖案BP4間隔開。第三下部圖案BP3及第四下部圖案BP4可由在第五方向D5上延伸的鰭溝槽FT彼此分離。
第三薄片圖案NS3可安置於第三下部圖案BP3上，且可在第三方向D3上與第三下部圖案BP3間隔開。第四薄片圖案NS4可安置於第四下部圖案BP4上，且可在第三方向D3與第四下部圖案BP4間隔開。第三下部圖案BP3及第四下部圖案BP4可藉由部分地移除基板100的上部部分來形成，且因此可與基板100一體地形成，但本發明不限於此。
第二場絕緣膜106可形成於基板100上。第二場絕緣膜106可在第三主動圖案AP3與第四主動圖案AP4之間安置於基板100上，且可與第三主動圖案AP3及第四主動圖案AP4直接接觸。第二場絕緣膜106可安置於第三下部圖案BP3與第四下部圖案BP4之間，且可與第三下部圖案BP3及第四下部圖案BP4直接接觸。第二場絕緣膜106可包含例如氧化物膜、氮化物膜、氮氧化物膜或其組合。
第二閘極結構60可形成於基板100上，且可安置於第二場絕緣膜106上。第二閘極結構60可在第四方向D4上延伸，且可與第三主動圖案AP3、第四主動圖案AP4以及第二場絕緣膜106相交。
第二閘極結構60可與第三下部圖案BP3及第四下部圖案BP4相交，且可包圍第三薄片圖案NS3中的每一者及第四薄片圖案NS4中的每一者。
第二閘極結構60可包含第二p型閘極結構320及第二n型閘極結構420。
第二p型閘極結構320可形成於第三主動圖案AP3上，且可與第三主動圖案AP3相交。第二p型閘極結構320可與第三下部圖案BP3相交，且可包圍第三薄片圖案NS3中的每一者。
第二n型閘極結構420可形成於第四主動圖案AP4上，且可與第四主動圖案AP4相交。第二n型閘極結構420可與第四下部圖案BP4相交，且可包圍第四薄片圖案NS4中的每一者。
第二p型電晶體20p可限定於第二p型閘極結構320及第三主動圖案AP3在其中彼此相交的區中，且第二n型電晶體20n可限定於第二n型閘極結構420及第四主動圖案AP4在其中彼此相交的區中。此外，待描述的第三磊晶圖案550可包含於第二p型電晶體20p的源極/汲極中，且待描述的第四磊晶圖案650可包含於第二n型電晶體20n的源極/汲極中。
第二閘極結構60可包含第二閘極絕緣膜（330及430）、第二下部導電膜322、第二上部插入膜（323及423）、第二上部導電膜（324及424）以及第二填充導電膜（325及425）。
第二p型閘極結構320可包含第（2_1）閘極絕緣膜330、第二下部導電膜322、第（2_1）上部插入膜323、第（2_1）上部導電膜324以及第（2_1）填充導電膜325。第二n型閘極結構420可包含第（2_2）閘極絕緣膜430、第（2_2）上部插入膜423、第（2_2）上部導電膜424以及第（2_2）填充導電膜425。
第二p型閘極結構320及第二n型閘極結構420可分別與圖1至圖4B的第一p型閘極結構120及第一n型閘極結構220實質上相同，且因此，將省略其詳細描述。
第二下部導電膜322可包含在第三主動圖案AP3與第四主動圖案AP4之間安置於第二場絕緣膜106的頂部表面106US上的末端部分322EP。第二下部導電膜322可在第三主動圖案AP3與第四主動圖案AP4之間限定第二場絕緣膜106的頂部表面106US上的第二階梯STR2。第二階梯STR2可具有由第二下部導電膜322的末端部分322EP形成的階梯形狀。第二下部導電膜322的末端部分322EP可在第一方向D1上接近第三主動圖案AP3與第四主動圖案AP4之間的第二場絕緣膜106的中心安置，但本發明不限於此。舉例而言，第二下部導電膜322的末端部分322EP可視電路設計及/或製造製程而定在相較於第四下部圖案BP4更靠近第三下部圖案BP3或相較於第三下部圖案BP3更靠近第四下部圖案BP4的位置處。
第二階梯STR2可定位於第二p型閘極結構320與第二n型閘極結構420之間的界面上。
第二上部插入膜（323及423）可安置於第二下部導電膜322上。舉例而言，第二上部插入膜（323及423）可與第二下部導電膜322直接接觸。第二上部插入膜（323及423）可跨越第三主動圖案AP3及第四主動圖案AP4安置。
在本發明的實施例中，第（2_1）上部插入膜323的厚度t13可與第（2_2）上部插入膜423的厚度t14相同。在本發明的實施例中，第（2_1）上部插入膜323的厚度t13可不同於第（2_2）上部插入膜423的厚度t14。待控制功函數的量可視第（2_1）上部插入膜323的厚度t13及第（2_2）上部插入膜423的厚度t14而變化。
參考圖4A及圖17，第（2_2）上部插入膜423的厚度t14可不同於第（1_2）上部插入膜223的厚度t12。
第二閘極封蓋圖案345可安置於第二閘極結構60上。
在本發明的實施例中，自圖16的佈局圖截取的橫截面圖可與圖5至圖13的橫截面圖中的一者實質上相同。在本發明的實施例中，第一主動圖案AP1、第二主動圖案AP2、第三主動圖案AP3以及第四主動圖案AP4可為在上文參考圖15所描述的鰭型圖案。
圖18為根據本發明的實施例的半導體裝置的佈局圖。圖19為沿著圖18的線E-E截取的橫截面圖。圖20及圖21為沿著圖18的線F-F截取的橫截面圖。
參考圖18至圖21，半導體裝置可包含安置於第三區III中的第五主動圖案AP5及第三閘極結構520以及安置於第四區IV中的第六主動圖案AP6及第四閘極結構620。
基板可包含第三區III及第四區IV。舉例而言，第三區III可為邏輯區或SRAM區。第四區IV可為輸入/輸出（input/output；I/O）區。
第五主動圖案AP5可安置於基板100上，且可在第七方向D7上延伸。第五主動圖案AP5可包含第五下部圖案BP5及在第三方向D3上與第五下部圖案BP5間隔開的第五薄片圖案NS5。第五主動圖案AP5可與圖1至圖13中的任一者的第一主動圖案AP1及第二主動圖案AP2實質上相同。
第三閘極結構520可與第五主動圖案AP5相交，且可在第六方向D6上延伸。第六方向D6可為與第七方向D7相交的方向。第三閘極結構520可包含依序堆疊在第五主動圖案AP5上的第三閘極絕緣膜530、第三上部插入膜523、第三上部導電膜524以及第三上部填充膜525。第三閘極絕緣膜530可包含第三界面膜531及第三高k介電膜532。第三界面膜531可包含例如氧化矽（SiO 2）膜，但本發明不限於此。
第六主動圖案AP6可安置於基板100上，且可在第九方向D9上延伸。第六主動圖案AP6可為上文參考圖15所描述的鰭型圖案。
參考圖20，在本發明的實施例中，第六主動圖案AP6可為形成為單一半導體膜的鰭型圖案。參考圖21，在本發明的實施例中，第六主動圖案AP6可包含第六下部圖案BP6及半導體堆疊圖案SCP。半導體堆疊圖案SCP可包含交替地堆疊的第一半導體圖案SSP1及第二半導體圖案SSP2。舉例而言，第一半導體圖案SSP1可包含與在形成第五薄片圖案NS5期間形成的犧牲半導體圖案的半導體材料相同的半導體材料。第二半導體圖案SSP2可包含與第五薄片圖案NS5的材料相同的材料。第一半導體圖案SSP1可包含具有相對於基板100及第二半導體圖案SSP2的蝕刻選擇性的材料。在本發明的實施例中，第一半導體圖案SSP1可包含SiGe，且第二半導體圖案SSP2可包含Si。
第四閘極結構620可與第六主動圖案AP6相交，且可在第八方向D8上延伸。第八方向D8可為與第九方向D9相交的方向。第四閘極結構620可包含依序堆疊在第六主動圖案AP6上的第四閘極絕緣膜630、第四上部插入膜623、第四上部導電膜624以及第四上部填充膜625。第四閘極絕緣膜630可包含第四界面膜631及第四高k介電膜632。第四界面膜631可包含例如氧化矽（SiO 2）膜，但本發明不限於此。舉例而言，第四界面膜631的厚度t42可大於第三界面膜531的厚度t41。
第三閘極結構520及第四閘極結構620可與圖3至圖4B的第一n型閘極結構220實質上相同，且因此，將省略其詳細描述。
在本發明的實施例中，第三閘極結構520及第四閘極結構620可更包含對應於圖4B中說明的第一下部導電膜122的下部導電膜及/或對應於圖5中說明的第一下部插入膜121的下部插入膜。
在本發明的實施例中，第四閘極結構620可不包含包含氮化鋁（AlN）膜的第四上部插入膜623。
第二閘極間隔件540可安置於第三閘極結構520的側壁上。舉例而言，第二閘極間隔件540可包含第二外部間隔件541及第二內部間隔件542，但本發明不限於此。
第三閘極間隔件640可安置於第四閘極結構620的側壁上。
第三閘極封蓋圖案545可安置於第三閘極結構520及第二閘極間隔件540上。第四閘極封蓋圖案645可安置於第四閘極結構620及第三閘極間隔件640上。
第三磊晶圖案550可安置於第五下部圖案BP5上，且可安置於第三閘極結構520的至少一側上。第四磊晶圖案650可安置於第六主動圖案AP6上，且可安置於第四閘極結構620的至少一側上。第三磊晶圖案550可電連接至第五薄片圖案NS5及第五下部圖案BP5，且藉由第三閘極絕緣膜530及第二閘極間隔件540與第三閘極結構520電絕緣。第四磊晶圖案650可電連接至第六主動圖案AP6（或第六下部圖案BP6及半導體堆疊圖案SCP），且藉由第四閘極絕緣膜630及第三閘極間隔件640與第四閘極結構620電絕緣。
圖22至圖24為說明根據本發明的實施例的製造半導體裝置的方法的橫截面圖。
詳言之，圖22至圖24為沿著圖1的線C-C截取的橫截面圖。
參考圖22，第一主動圖案AP1及第二主動圖案AP2可形成於基板100上以彼此間隔開。
第一主動圖案AP1可包含第一下部圖案BP1及第一薄片圖案NS1。第二主動圖案AP2可包含第二下部圖案BP2及第二薄片圖案NS2。
第一場絕緣膜105可覆蓋第一下部圖案BP1的側壁的限定鰭溝槽FT的至少部分及第二下部圖案BP2的側壁的限定鰭溝槽FT的至少部分。舉例而言，第一下部圖案BP1的部分及/或第二下部圖案BP2的部分可在第三方向D3上突出超出第一場絕緣膜105的頂部表面105US。
預閘極絕緣膜130p可沿著第一場絕緣膜105的頂部表面105US、第一下部圖案BP1的頂部表面以及第二下部圖案BP2的頂部表面延伸。預閘極絕緣膜130p可沿著第一薄片圖案NS1的周邊及沿著第二薄片圖案NS2的周邊形成。
預閘極絕緣膜130p可對應於圖4A的第一閘極絕緣膜（130及230）。
參考圖23，預下部插入膜121p及預下部導電膜122p可形成於第一主動圖案AP1上。預下部插入膜121p及預下部導電膜122p可形成於預閘極絕緣膜130p上。預下部插入膜121p可包圍第一薄片圖案NS1中的每一者，且可沿著第一薄片圖案NS1的周邊安置。預下部導電膜122p可形成於預下部插入膜121p上，且可大體上填充第一下部圖案BP1與第一薄片圖案NS1之間及第一薄片圖案NS1之間的空間。
預下部插入膜121p及預下部導電膜122p可不形成於第二主動圖案AP2上。
預下部插入膜121p及預下部導電膜122p可形成於第一主動圖案AP1及第二主動圖案AP2上。其後，可移除預下部插入膜121p及預下部導電膜122p在第二主動圖案AP2上的部分。
在本發明的實施例中，預下部插入膜121p可不形成於預閘極絕緣膜130p與預下部導電膜122p之間。
預下部插入膜121p可對應於圖5的第一下部插入膜121，且預下部導電膜122p可對應於圖5的第一下部導電膜122。
參考圖24，在形成預下部導電膜122p之後，預上部插入膜123p及預上部導電膜124p可依序形成於第一主動圖案AP1及第二主動圖案AP2上。
預上部插入膜123p可對應於圖5的第一上部插入膜（123及223），且預上部導電膜124p可對應於圖5的第一上部導電膜（124及224）。
其後，預填充導電膜可形成於預上部導電膜124p上，且圖5的第一閘極切割結構GCS1可經形成。因此，可獲得圖5的第一閘極結構50。
綜上所述，所屬領域中的技術人員將瞭解，在不背離如所附申請專利範圍中定義的本發明的精神及範疇的情況下，可對本文中所描述的具體實施例進行許多變化及修改。因此，本發明的一些所揭露實施例僅用於一般及描述性意義，且並非出於限制性的目的。
10n:第一n型電晶體 10p:第一p型電晶體 50:第一閘極結構 60:第二閘極結構 100:基板 105:第一場絕緣膜 105a:場襯裡 105b:場填充膜 105US、106US:頂部表面 106:第二場絕緣膜 120:第一p型閘極結構 121:第一下部插入膜 121EP、122EP、322EP:末端部分 121p:預下部插入膜 122、222:第一下部導電膜 122p:預下部導電膜 122R:下部導電膜圖案 123、223:第一上部插入膜 123p:預上部插入膜 124、224:第一上部導電膜 124p:預上部導電膜 125、225:第一填充導電膜 126、226:第一共同插入膜 130、230:第一閘極絕緣膜 130p:預閘極絕緣膜 140:第一閘極間隔件 141:第一外部間隔件 142:第一內部間隔件 145:第一閘極封蓋圖案 150:第一磊晶圖案 180:第一源極/汲極觸點 181:第一觸點障壁膜 182:第一觸點填充膜 185:第一金屬矽化物膜 190:層間絕緣膜 220:第一n型閘極結構 250:第二磊晶圖案 280:第二源極/汲極觸點 281:第二觸點障壁膜 282:第二觸點填充膜 320:第二p型閘極結構 322:第二下部導電膜 323、423:第二上部插入膜 324、424:第二上部導電膜 325、425:第二填充導電膜 330、430:第二閘極絕緣膜 345:第二閘極封蓋圖案 420:第二n型閘極結構 520:第三閘極結構 523:第三上部插入膜 524:第三上部導電膜 525:第三上部填充膜 530:第三閘極絕緣膜 531:第三界面膜 532:第三高k介電膜 540:第二閘極間隔件 541:第二外部間隔件 542:第二內部間隔件 545:第三閘極封蓋圖案 550:第三磊晶圖案 620:第四閘極結構 623:第四上部插入膜 624:第四上部導電膜 625:第四上部填充膜 630:第四閘極絕緣膜 631:第四界面膜 632:第四高k介電膜 640:第三閘極間隔件 645:第四閘極封蓋圖案 650:第四磊晶圖案 A-A、B-B、C-C、D-D、E-E、F-F:線 AP1:第一主動圖案 AP2:第二主動圖案 AP3:第三主動圖案 AP4:第四主動圖案 AP5:第五主動圖案 AP6:第六主動圖案 BP1:第一下部圖案 BP2:第二下部圖案 BP3:第三下部圖案 BP4:第四下部圖案 BP5:第五下部圖案 BP6:第六下部圖案 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 D5:第五方向 D6:第六方向 D7:第七方向 D8:第八方向 D9:第九方向 DT:深溝槽 FT:鰭溝槽 GCS1:第一閘極切割結構 GCS2:第二閘極切割結構 NS1:第一薄片圖案 NS2:第二薄片圖案 NS3:第三薄片圖案 NS4:第四薄片圖案 NS5:第五薄片圖案 P:部分 SCP:半導體堆疊圖案 SSP1:第一半導體圖案 SSP2:第二半導體圖案 STR1:第一階梯 STR2:第二階梯 t11、t12、t13、t14、t21、t22、t31、t32、t41、t42:厚度 I:第一區 II:第二區 III:第三區 IV:第四區
本發明的上述及其他態樣及特徵將藉由參考隨附圖式詳細描述其實施例而變得更顯而易見，其中： 圖1為根據本發明的實施例的半導體裝置的佈局圖。 圖2A及圖2B為沿著圖1的線A-A截取的橫截面圖。 圖3A及圖3B為沿著圖1的線B-B截取的橫截面圖。 圖4A及圖4B為沿著圖1的線C-C截取的橫截面圖。 圖5為根據本發明的實施例的半導體裝置的橫截面圖。 圖6至圖8為圖5的部分P的放大橫截面圖。 圖9為根據本發明的實施例的半導體裝置的橫截面圖。 圖10為根據本發明的實施例的半導體裝置的橫截面圖。 圖11為根據本發明的實施例的半導體裝置的橫截面圖。 圖12為根據本發明的實施例的半導體裝置的橫截面圖。 圖13為根據本發明的實施例的半導體裝置的橫截面圖。 圖14為根據本發明的實施例的半導體裝置的橫截面圖。 圖15為根據本發明的實施例的半導體裝置的橫截面圖。 圖16為根據本發明的實施例的半導體裝置的佈局圖。 圖17為沿著圖16的線D-D截取的橫截面圖。 圖18為根據本發明的實施例的半導體裝置的佈局圖。 圖19為沿著圖18的線E-E截取的橫截面圖。 圖20及圖21為沿著圖18的線F-F截取的橫截面圖。 圖22至圖24為說明根據本發明的實施例的製造半導體裝置的方法的橫截面圖。 由於圖1至圖24中的圖式意欲出於說明性目的，因此圖式中的元件未必按比例繪製。舉例而言，為了清楚起見，可放大或誇示元件中的一些。
50:第一閘極結構
100:基板
105:第一場絕緣膜
105US:頂部表面
120:第一p型閘極結構
122:第一下部導電膜
122EP:末端部分
123、223:第一上部插入膜
124、224:第一上部導電膜
125、225:第一填充導電膜
130、230:第一閘極絕緣膜
145:第一閘極封蓋圖案
220:第一n型閘極結構
AP1:第一主動圖案
AP2:第二主動圖案
BP1:第一下部圖案
BP2:第二下部圖案
C-C:線
FT:鰭溝槽
GCS1:第一閘極切割結構
NS1:第一薄片圖案
NS2:第二薄片圖案
STR1:第一階梯
t11、t12:厚度

Claims (20)

  1. 一種半導體裝置，包括： 第一主動圖案及第二主動圖案，安置於基板上且彼此鄰近； 場絕緣膜，安置於所述基板上，位於所述第一主動圖案與所述第二主動圖案之間，且與所述第一主動圖案及所述第二主動圖案直接接觸； 第一閘極結構，與所述第一主動圖案相交，位於所述基板上；以及 第二閘極結構，與所述第二主動圖案相交，位於所述基板上， 其中所述第一閘極結構包含在所述第一主動圖案上的第一閘極絕緣膜、在所述第一閘極絕緣膜上的第一上部插入膜以及在所述第一上部插入膜上且與所述第一上部插入膜接觸的第一上部導電膜， 所述第二閘極結構包含在所述第二主動圖案上的第二閘極絕緣膜、在所述第二閘極絕緣膜上的第二上部插入膜以及在所述第二上部插入膜上且與所述第二上部插入膜接觸的第二上部導電膜， 所述第一上部插入膜及所述第二上部插入膜中的每一者包含氮化鋁膜，且 所述第一上部導電膜及所述第二上部導電膜中的每一者包含鋁。
  2. 如請求項1所述的半導體裝置，其中 所述第一上部插入膜不與所述第一閘極絕緣膜接觸，且 所述第二上部插入膜與所述第二閘極絕緣膜直接接觸。
  3. 如請求項2所述的半導體裝置，其中 所述第一主動圖案安置於p型金屬氧化物半導體（PMOS）區中，且 所述第二主動圖案安置於n型金屬氧化物半導體（NMOS）區中。
  4. 如請求項2所述的半導體裝置，其中所述第一閘極結構更包含安置於所述第一上部插入膜與所述第一閘極絕緣膜之間的下部導電膜。
  5. 如請求項1所述的半導體裝置，其中 所述第一閘極結構更包含安置於所述第一閘極絕緣膜與所述第一上部插入膜之間的下部插入膜，且 所述下部插入膜包含具有約1.5或高於1.5的電負性的金屬的氮化物或氧化物。
  6. 如請求項5所述的半導體裝置，其中所述下部插入膜包含氧化鉬、氮化鉬、氧化鈮、氮化鈮、氧化鎳、氧化錫及氧化鈦中的至少一者。
  7. 如請求項5所述的半導體裝置，其中所述下部插入膜不形成於所述第二主動圖案上。
  8. 如請求項1所述的半導體裝置，其中 所述第一上部插入膜及所述第二上部插入膜彼此直接接觸，且 所述第一上部導電膜及所述第二上部導電膜彼此直接接觸。
  9. 如請求項8所述的半導體裝置，其中 所述第一閘極結構更包含安置於所述第一閘極絕緣膜與所述第一上部插入膜之間的下部插入膜及下部導電膜， 所述下部插入膜包含具有約1.5或高於1.5的電負性的金屬的氮化物或氧化物，且 所述下部插入膜的末端部分及所述下部導電膜的末端部分安置於所述場絕緣膜的頂部表面上。
  10. 如請求項1所述的半導體裝置，其中所述第一主動圖案及所述第二主動圖案中的每一者包含自所述基板突出的下部圖案及與所述下部圖案間隔開的薄片圖案。
  11. 一種半導體裝置，包括： 第一主動圖案及第二主動圖案，安置於基板上且彼此鄰近； 場絕緣膜，安置於所述基板上，位於所述第一主動圖案與所述第二主動圖案之間，且與所述第一主動圖案及所述第二主動圖案直接接觸；以及 閘極結構，與所述第一主動圖案及所述第二主動圖案相交，位於所述場絕緣膜上， 其中所述閘極結構包含閘極絕緣膜、下部導電膜、氮化鋁膜以及上部導電膜，所述閘極絕緣膜安置於所述第一主動圖案及所述第二主動圖案上，所述下部導電膜安置於所述第一主動圖案上的所述閘極絕緣膜的部分上且限定所述場絕緣膜的頂部表面上的階梯，所述氮化鋁膜安置於所述下部導電膜上並跨越所述第一主動圖案及所述第二主動圖案，所述上部導電膜安置於所述氮化鋁膜上並跨越所述第一主動圖案及所述第二主動圖案，且所述上部導電膜包含鋁。
  12. 如請求項11所述的半導體裝置，其中所述下部導電膜與所述氮化鋁膜直接接觸。
  13. 如請求項11所述的半導體裝置，其中所述氮化鋁膜在所述第二主動圖案上與所述閘極絕緣膜直接接觸。
  14. 如請求項11所述的半導體裝置，其中 所述閘極結構更包含下部插入膜，所述下部插入膜與所述閘極絕緣膜接觸，且所述下部插入膜插入於所述下部導電膜與所述閘極絕緣膜之間，且 所述下部插入膜包含具有約1.5或高於1.5的電負性的金屬的氮化物或氧化物。
  15. 如請求項14所述的半導體裝置，其中所述下部插入膜的末端部分安置於所述場絕緣膜的所述頂部表面上。
  16. 一種半導體裝置，包括： 第一主動圖案，安置於基板上，所述第一主動圖案包含第一下部圖案及與所述第一下部圖案分離的第一薄片圖案； 第二主動圖案，安置於所述基板上，所述第二主動圖案包含鄰近於所述第一下部圖案的第二下部圖案及與所述第二下部圖案分離的第二薄片圖案； 場絕緣膜，安置於所述第一主動圖案與所述第二主動圖案之間，且與所述第一主動圖案及所述第二主動圖案直接接觸；以及 閘極結構，在所述場絕緣膜上包圍所述第一薄片圖案及所述第二薄片圖案， 其中所述閘極結構包含閘極絕緣膜、下部導電膜、氮化鋁膜以及上部導電膜，所述閘極絕緣膜包圍所述第一薄片圖案及所述第二薄片圖案，所述下部導電膜位於所述閘極絕緣膜上，所述氮化鋁膜位於所述下部導電膜上，所述上部導電膜位於所述氮化鋁膜上，且 所述下部導電膜包圍所述第一薄片圖案，且不沿著所述第二薄片圖案的周邊形成。
  17. 如請求項16所述的半導體裝置，其中所述氮化鋁膜不形成於所述第一下部圖案與所述第一薄片圖案之間的空間中。
  18. 如請求項16所述的半導體裝置，其中所述氮化鋁膜與包圍所述第二薄片圖案的所述閘極絕緣膜接觸。
  19. 如請求項16所述的半導體裝置，更包括： 下部插入膜，沿著所述第一薄片圖案的周邊安置於所述閘極絕緣膜與所述下部導電膜之間， 其中所述下部插入膜不沿著所述第二薄片圖案的所述周邊形成。
  20. 如請求項19所述的半導體裝置，其中所述下部插入膜包含氧化鉬、氮化鉬、氧化鈮、氮化鈮、氧化鎳、氧化錫及氧化鈦中的至少一者。
TW110125615A 2020-08-21 2021-07-13 半導體裝置 TW202224185A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200105130A KR20220023426A (ko) 2020-08-21 2020-08-21 반도체 장치
KR10-2020-0105130 2020-08-21

Publications (1)

Publication Number Publication Date
TW202224185A true TW202224185A (zh) 2022-06-16

Family

ID=80269837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125615A TW202224185A (zh) 2020-08-21 2021-07-13 半導體裝置

Country Status (4)

Country Link
US (1) US20220059533A1 (zh)
KR (1) KR20220023426A (zh)
CN (1) CN114078844A (zh)
TW (1) TW202224185A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220392998A1 (en) * 2021-06-04 2022-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor gates and methods of forming the same
KR102651185B1 (ko) * 2022-03-22 2024-03-25 충북대학교 산학협력단 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자
WO2024056186A1 (en) * 2022-09-16 2024-03-21 Imec Vzw A gate all around device with a work function mismatch between inner and outer gates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173499B2 (en) * 2009-06-12 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a gate stack integration of complementary MOS device
US9711415B2 (en) * 2012-05-11 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Device for high-K and metal gate stacks
CN107958872B (zh) * 2016-10-17 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9997519B1 (en) * 2017-05-03 2018-06-12 International Business Machines Corporation Dual channel structures with multiple threshold voltages
KR102293127B1 (ko) * 2017-06-23 2021-08-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10692778B2 (en) * 2018-08-01 2020-06-23 International Business Machines Corporation Gate-all-around FETs having uniform threshold voltage
US11289579B2 (en) * 2019-09-29 2022-03-29 Applied Materials, Inc. P-type dipole for p-FET

Also Published As

Publication number Publication date
CN114078844A (zh) 2022-02-22
KR20220023426A (ko) 2022-03-02
US20220059533A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US10636886B2 (en) Semiconductor device
US10403739B2 (en) Method for fabricating semiconductor device
CN108573925B (zh) 半导体器件及用于制造其的方法
US11923413B2 (en) Semiconductor structure with extended contact structure
JP4639172B2 (ja) 半導体デバイス
KR20180050817A (ko) 반도체 장치 및 그 제조 방법
TW202224185A (zh) 半導體裝置
US11063065B2 (en) Semiconductor device having a negative capacitance using ferroelectrical material
US20220190134A1 (en) Semiconductor device
KR20170124748A (ko) 반도체 장치 제조 방법
KR102414339B1 (ko) 반도체 디바이스 구조체 및 그 형성 방법
KR20170087634A (ko) 반도체 장치 및 이의 제조 방법
TW202205620A (zh) 半導體元件
US11476327B2 (en) Semiconductor devices and methods of fabricating the same
TW202203074A (zh) 包含元件分離結構的半導體裝置
US20230326971A1 (en) Semiconductor device
TW202341493A (zh) 半導體裝置
KR20200005419A (ko) 반도체 장치
TW202232766A (zh) 半導體裝置
KR102375583B1 (ko) 반도체 장치 및 이의 제조 방법
KR102388352B1 (ko) 반도체 장치 및 이의 제조 방법
US20230086174A1 (en) Semiconductor device and method of fabricating the same
US20230031546A1 (en) Semiconductor device and method of fabricating the same
US20230389257A1 (en) Semiconductor device and method for fabricating the same
TW202332063A (zh) 半導體裝置