TW202215837A

TW202215837A - 主動式畫素感測電路及其驅動方法

Info

Publication number: TW202215837A
Application number: TW109135391A
Authority: TW
Inventors: 王浩宇; 張家銘
Original assignee: 友達光電股份有限公司
Priority date: 2020-10-13
Filing date: 2020-10-13
Publication date: 2022-04-16
Also published as: CN113114960A; CN113114960B; TWI744033B

Abstract

一種主動式畫素感測電路，包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、電容、光電二極體以及讀取電路。在補償期間，參考電壓經由第四電晶體傳送至第二電晶體的第二端，直到第二電晶體截止，以補償第二電晶體的臨界電壓。在曝光期間，光電二極體用以響應於一光線照射產生光電流。在讀取期間，讀取電路用以輸出與響應於光線照射所產生的光電流所對應的畫素感測輸出電壓。

Description

主動式畫素感測電路及其驅動方法

本案內容係關於一種主動式畫素感測電路，特別係關於一種電壓補償的主動式畫素感測電路。

主動式畫素感測電路(Active Pixel Sensor Circuit；APS circuit)相較於被動式畫素感測電路(Passive Pixel Sensor Circuit；PPS circuit)具有光敏度較高的優點。一般而言，X射線的照射會導致畫素感測電路的元件劣化，因此在相同的光感度下，主動式畫素感測電路所需的曝光時間較被動式畫素感測電路少，可以減少接收X射線的時間以延緩畫素感測電路的元件劣化的程度。然而，主動式畫素感測電路仍會因受X射線的照射而劣化以及均勻性，導致提供驅動電流的電晶體的臨界電壓的差異，造成讀出的畫素感測輸出電壓受臨界電壓的影響。

本揭示文件提供一種一種主動式畫素感測電路，包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、電容、光電二極體以及讀取電路。第一電晶體其第一端電性耦接一第一系統電壓端；電容其第一端電性耦接該第一電晶體之第二端；光電二極體用以響應於一光線照射產生一光電流，其第一端電性耦接該電容之第二端，其第二端電性耦接一第二系統電壓端；第二電晶其閘極端電性耦接該電容之第一端；第三電晶體其第一端電性耦接該第二電晶體之第二端以及該電容之第二端，其第二端電性耦接一系統偏壓端；以及第四電晶體，其第一端電性耦接該第二電晶體之第一端，其第二端電性耦接一讀取電路，該讀取電路用以輸出與響應於該光線照射所產生的該光電流對應的一畫素感測輸出電壓。

綜上所述，本揭露之主動使畫素感測電路補償第二電晶體之臨界電壓，使畫素感測結果不受臨界電壓影響。

下文係舉實施例配合所附圖式作詳細說明，以更好地理解本案的態樣，但所提供之實施例並非用以限制本案所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本案所涵蓋的範圍。此外，根據業界的標準及慣常做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同之符號標示來進行說明以便於理解。

本案說明書和圖式中使用的元件編號和訊號編號中的索引1~n，只是為了方便指稱個別的元件和訊號，並非有意將前述元件和訊號的數量侷限在特定數目。在本案說明書和圖式中，若使用某一元件編號或訊號編號時沒有指明該元件編號或訊號編號的索引，則代表該元件編號或訊號編號是指稱所屬元件群組或訊號群組中不特定的任一元件或訊號。

此外，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及／或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。

於本文中，當一元件被稱為『連接』或『耦接』時，可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。

請參閱第1圖，第1圖為本揭露一實施例之主動式畫素感測電路100的電路架構圖。如第1圖所示，主動式畫素感測電路100包含第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、電容C1、讀取電路RC以及光電二極體110。舉例來說，主動式畫素感測電路100可以用在相機、手機的感光元件、影像感測電路當中，以將光訊號轉換成電訊號。通常在感光元件或是影像感測電路中包含多個主動式畫素感測電路100，藉此將光學影像轉換成電訊號。然而，本揭示文件僅以一個主動式畫素感測電路100為例，在一些實施例中可以包含多個主動式畫素感測電路100。因此，本揭示文件不以此為限。在本揭示的實施例中，光電二極體110是以PIN型光電二極體(P-Intrinsic-N Photodiode；PIN Photodiode )為例。然而，光電二極體110也可以係選自感光電晶體、其他類型的光電二極體或是其他光感測元件。因此，本揭示文件不以此為限。

如第1圖所示，第一電晶體T1之第一端電性耦接第一系統電壓端VDD，第一電晶體T1之閘極端用以接收第一控制訊號S1，第一電晶體T1之第二端電性耦接電容C1之第一端。電容C1之第二端電性耦接光電二極體110之第一端。光電二極體110之第二端電性耦接第二系統電壓端VCOM。

第二電晶體T2之閘極端電性耦接第一電晶體T1之第二端以及電容C1之第一端，第二電晶體T2之第一端電性耦接第四電晶體T4之第一端，第二電晶體T2之第二端電性耦接第三電晶體T3之第一端、電容C1之第二端以及光電二極體110之第一端。第三電晶體T3之閘極端用以接收第二控制訊號S2，第三電晶體T3之第一端電性耦接系統偏壓端VBIAS。第四電晶體T4之閘極端用以接收第三控制訊號S3，第四電晶體T4之第一端電性耦接讀取電路RC。

讀取電路RC包含運算放大器OPA以及電容C2。運算放大器OPA的第一端電性耦接第四電晶體T4的第二端，運算放大器OPA的第二端電性耦接參考電壓端VREF，運算放大器OPA的輸出端用以輸出畫素感測輸出電壓Vout。電容C2之第一端電性耦接運算放大器OPA之輸出端，電容C2之第二端電性耦接運算放大器OPA之第一端。

其中，節點N1為第一電晶體T1之第二端與電容C1之第一端的連接處。節點N2為電容C1之第二端與第三電晶體T3之第一端的連接處。節點N3為第二電晶體T2之第一端與第四電晶體T4之第一端的連接處。

前述該些電晶體分別具有第一端、第二端以及閘極端(Gate)。當其中一電晶體的第一端為汲極端(源極端)時，該電晶體的第二端則為源極端(汲極端)。另外，前述電容具有第一端以及第二端，前述運算放大器具OPA有第一端、第二端以及輸出端。

第2圖為依據依實施例，第1圖中的主動式畫素感測電路100的控制訊號的時序圖。如第2圖所示，在主動式畫素感測電路100的控制時序中的一個顯示週期可分為五個期間，其分別為重置期間P1、補償期間P2、曝光期間P3、調節期間P4以及讀取期間P5。需特別說明的是，第2圖中的該些期間的時間長度僅用以示例，並非用以限制本揭露文件。

第一控制訊號S1在重置期間P1、補償期間P2以及曝光期間P3具有第一邏輯位準V1(例如：高邏輯位準)；第一控制訊號S1在調節期間P4以及讀取期間P5具有第二邏輯位準V2(例如：低邏輯位準)。第二控制訊號S2在重置期間P1、調節期間P4以及讀取期間P5具有第一邏輯位準；第二控制訊號S2在補償期間P2以及曝光期間P3具有第二邏輯位準。第三控制訊號S3在重置期間P1、補償期間P2以及讀取期間P5具有第一邏輯位準；第三控制訊號S3在曝光期間P3以及調節期間P4具有第二邏輯位準。

為使主動式畫素感測電路100的整理操作更佳清楚易懂，以下請一併參考第1~6圖。

第3圖為第1圖中的主動式畫素感測電路100在補償期間P2中的電路狀態圖。第4圖為第1圖中的主動式畫素感測電路100在曝光期間P3中的電路狀態圖。第5圖為第1圖中的主動式畫素感測電路100在調節期間P4中的電路狀態圖。第6圖為第1圖中的主動式畫素感測電路100在讀取期間P5中的電路狀態圖。

在重置期間P1，由於第一控制訊號S1、第二控制訊號S2以及第三控制訊號S3具有高邏輯位準，因此第一電晶體T1、第三電晶體T3以及第四電晶體T4導通。

詳細而言，於重置期間P1，第一系統電壓端VDD的電壓Vdd經由第一電晶體T1傳送至電容C1的第一端(節點N1)，使節點N1的電壓位準實質等於電壓Vdd。系統偏壓端VBIAS的電壓Vbias經由第三電晶體T3傳送至電容C1的第二端(節點N2)，使節點N2的電壓位準實質等於電壓Vbias。參考電壓端VREF的電壓Vref經由運算放大器OPA以及第四電晶體T4傳送至第二電晶體T2的第一端(節點N3)，使節點N3的電壓位準實質等於電壓Vref。如此一來，主動式畫素感測電路100即完成重置操作。

在實際應用中，第一系統電壓端VDD的電壓Vdd可以是-3伏特，第二系統電壓端VCOM的電壓Vss可以是-8伏特。並且，參考電壓端VREF的電壓Vref可以是1伏特，系統偏壓端VBIAS的電壓Vbias可以是-8伏特。

接著，在補償期間P2，由於第一控制訊號S1以及第三控制訊號S3具有高邏輯位準，因此第一電晶體T1以及第四電晶體T4會導通。另一方面，由於第二控制訊號S2具有低邏輯位準，因此第三電晶體T3會關閉。

詳細而言，於補償期間P2，第一系統電壓端VDD的電壓Vdd經由第一電晶體T1傳送至電容C1的第一端(節點N1)，因此節點N1的電壓位準實質等於電壓Vdd，使第二電晶體T2導通。參考電壓端VREF的電壓Vref經由第四電晶體T4以及第二電晶體T2拉高電容C2的第二端的電壓(節點N2)，直到第二電晶體T2截止。亦即，當第二電晶體T2的第二端的電壓與閘極端的電壓差一臨界電壓Vth時，第二電晶體T2關斷。此時，節點N2的電壓位準將會比節點N1的電壓位準低一個臨界電壓Vth。亦即，節點N2的電壓位準實質上等於(Vdd-Vth)。其中，上述的臨界電壓Vth為第二電晶體T2的臨界電壓。

接著，於曝光期間P3，主動式畫素感測電路100所裝設的裝置允許光線照射至光電二極體110(例如，開啟進光路徑上的光圈或是快門使周圍的環境光線照射至光電二極體110)，此時光電二極體110將隨著照光的強度而有不同大小的光電流。舉例而言，在相機中的影像感測器可以是多個主動式畫素感測電路100以陣列式排列。當相機快門開啟時，環境光線照射至多個主動式畫素感測電路100中的光電二極體110，光電二極體110依據環境光線中各自所對應的光學訊號分別產生光電流，例如，接收到環境光線中較暗部分的光電二極體110產生較小的光電流，接收到環境光線中較亮部分的光電二極體110產生較大的光電流。藉此，各個主動式畫素感測電路100的光電二極體110將來自環境光線中的光學訊號分別轉換為不同幅値大小的光電流。此外，於一些實施例中，在曝光期間P3之外，主動式畫素感測電路100所裝設的裝置將阻擋光線(例如關閉進光路徑上的光圈或是快門)照射至光電二極體110。

於曝光期間P3，由於第一控制訊號S1具有高邏輯位準，因此第一電晶體T1導通。另一方面，由於第二控制訊號S2以及第三控制訊號S3具有低邏輯位準，因此第三電晶體T3以及第四電晶體T4關斷。

詳細而言，於曝光期間P3，第一系統電壓端VDD的電壓Vdd經由第一電晶體T1傳送至電容C1的第一端(節點N1)，使節點N1的電壓位準實質等於電壓Vdd。並且，第三電晶體T3以及第四電晶體T4關斷，使第二電晶體T2與參考電壓端VREF以及系統偏壓端VBIAS電性隔絕。同時，光電二極體110產生響應於一光線照射的光電流，光電流使光電二極體110導通，使第二系統電壓端VCOM的電壓Vcom經由光電二極體110拉低電容C1的第二端(節點N2)的電壓，直到光電二極體110截止。此時，節點N2的電壓位準將會減少電壓ΔVp。亦即，第二電晶體T2的第二端(節點N2)的電壓位準實質上等於(Vdd-Vth-ΔVp)。

前述的電壓ΔVp由光電流的大小所對應，光電流由光線照射所響應。舉例而言，光線照射較強，光電流較大，電壓ΔVp較大。另一方面，光線照射較弱，光電流較小，電壓ΔVp較小。具體來說，光電流較大，流經光電二極體110的電流較多，節點N2的電壓位準所減少的電壓ΔVp的值將會較大。另一方面，光電流較小，流經光電二極體110的電流較少，節點N2的電壓位準所減少的電壓ΔVp的值將會較小。

接著，於調節期間P4，由於第二控制訊號S2具有高邏輯位準，因此第三電晶體T3會導通。另一方面，由於第一控制訊號S1以及第三控訊號S3具有低邏輯位準，因此第一電晶體T1以及第三電晶體T3會關斷。

詳細而言，第一電晶體T1關斷使電容C1的第一端與第一系統電壓端VDD電性隔絕。第四電晶體T4關斷使第二電晶體T2的第一端與參考電壓端VREF電性隔絕。系統偏壓端VBIAS的電壓Vbias經由第三電晶體T3傳送至電容C1的第二端(節點N2)，使節點N2的電壓位準降低電壓ΔV。亦即，節點N2的電壓位準實質等於電壓Vbias。並且系統偏壓端VBIAS的電壓Vbias透過電容耦合的方式經由電容C1耦合至電容C1的第一端(節點N1)，亦使節點N1的電壓位準降低電壓ΔV。亦即，電容C1的第一端的電壓位準實質等於電壓(Vdd-ΔV)。電容C1的第二端的電壓位準實質等於電壓(Vdd-Vth-ΔVp-ΔV)。此時，第二電晶體T2的閘極端與源極端的跨壓(Vgs)為(Vth+ΔVp)。

接著，於讀取期間P5，由於第二控制訊號S2以及第三控制訊號S3具有高邏輯位準，因此第三電晶體T3以及第四電晶體T4會導通。另一方面，由於第一控制訊號S1具有低邏輯位準，因此第一電晶體T1會關斷。

詳細而言，於讀取期間P5，由於第一電晶體T1關斷，使電容C1的第一端(節點N1)與第一系統電壓端VDD電性隔絕。第二電晶體T2的閘極端與源極端的跨壓(Vgs)仍為(Vth+ΔVp)。並且，由於第四電晶體T4導通，第二電晶體T2可以依據其閘極端與源極端的跨壓(Vgs)提供驅動電流Id給讀取電路RC。

一般而言，N型電晶體所能提供的驅動電流Id遵守以下公式：Id=k(Vgs-Vth) ²。其中，k為相關於第二電晶體T2的元件特性的一常數，Vth為第二電晶體T2的臨界電壓。

將上述第二電晶體T2的閘極端與源極端的跨壓(Vgs)代入上述驅動電流Id公式中，驅動電流Id=k((Vth+ΔVp)-Vth) ²。整理後，驅動電流Id=k(ΔVp) ²。電壓ΔVp為光電二極體110於曝光期間P3所產生的光電流導致節點N2被拉低的電壓位準。因此，若在曝光期間P3時照射至光電二極體開光110的光線較強，會使電壓ΔVp大，在讀取期間P5的驅動電流Id亦為較大。另一方面，若在曝光期間P3時照射至光電二極體110的光線較弱，會使電壓ΔVp較小，在讀取期間P5的驅動電流Id亦為較小。

於讀取期間P5，依據第二電晶體T2的閘極端與源極端的跨壓(Vgs)所提供的驅動電流Id經由第四電晶體T4傳送至讀取電路RC，使讀取電路RC輸出對應於驅動電流Id的畫素感測輸出電壓Vout，於此實施例中，此時讀取電路RC根據驅動電流Id的大小產生的畫素感測結果為類比形式的畫素感測輸出電壓Vout。

請參閱第7圖，第7圖為本揭露一實施例之主動式畫素感測電路100的電路架構圖。如第7圖所示，主動式畫素感測電路100更包含類比數位轉換器ADC(Analog-to-digital converter；ADC)。讀取電路RC電性耦接類比數位轉換器ADC。詳細而言，運算放大器OPA的輸出端電性耦接電容C2的第二端以及類比數位轉換器ADC。於讀取期間P5，讀取電路RC傳送類比形式的畫素感測輸出電壓Vout至類比數位轉換器ADC。亦即，類比數位轉換器ADC可以在電流模式讀取畫素感測輸出電壓Vout而不受臨界電壓Vth影響。類比數位轉換器ADC可用以將類比形式的畫素感測輸出電壓Vout轉換為數位形式的灰階值，此灰階值對應到在曝光期間P3光電二極體110上的光照強度。

請參閱第8圖，第8圖為本揭露一實施例之主動式畫素感測電路200的電路架構圖。如第8圖所示，主動式畫素感測電路200包含第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、電容C1、光電二極體110、讀取電路RC以及類比數位轉換器ADC。相較於第7圖的實施例，主動式畫素感測電路200與主動式畫素感測電路100的不同之處在於，讀取電路RC包含第五電晶體T5以及電容C2。詳細而言，第五電晶體T5的第一端電性耦接第四電晶體T4的第一端，第五電晶體T5的閘極端用以接收控制訊號Vb，第五電晶體T5的第二端電性耦接參考電壓端VREF。電容C2的第一端電性耦接第四電晶體T4的第二端以及類比數位轉換器ADC，電容C2的第二端接地。主動式畫素感測電路200其餘細部作動與連接關係大致相似於第7圖中的主動式畫素感測電路100，在此不在贅述。

值得注意的是，於讀取期間P5，控制訊號Vb具有高邏輯位準，因此第五電晶體T5導通。驅動電流Id由參考電壓端VREF、第五電晶體T5、第四電晶體T4、第二電晶體T2、第三電晶體T3流至系統偏壓端VBIAS。流經第二電晶體T2的電流與流經第五電晶體T5的電流一致。因此，讀取電路RC亦可傳送不經第二電晶體T2的臨界電壓Vth所影響的畫素感測輸出電壓Vout至類比數位轉換器ADC。亦即，類比數位轉換器ADC可以在電壓模式讀取畫素感測輸出電壓Vout而不受臨界電壓Vth影響。

前述該些電晶體T1~T5是以N型金屬氧化物版導體場效電晶體(N-type MOSFET, NMOS)開關作為舉例說明，但本揭示文件並不以此為限。於另一實施例中，本領域習知技藝人士可將上述該些電晶體T1~T5替換為P型金屬氧化物半導體場效電晶體(P-type MOSFET, PMOS)開關、C型金屬氧化物半導體場效電晶體(C-type MOSFET, CMOSFET)開關或其他相似的開關元件，並對系統電壓(例如，第一系統電壓端VDD及第二系統電壓端VCOM)、控制訊號(例如，第一控制訊號S1、第二控制訊號S2以及第三控制訊號S3)、參考電壓端VREF以及系統偏壓端VBIAS的邏輯位準相對應地調整，也可以達到與本實施例相同的功能。

值得注意的是，在本揭示文件之電路架構中，無論第二電晶體T2為增強型或空乏型場效電晶體，皆能補償第二電晶體T2之臨界電壓，使畫素感測輸出電壓Vout不受臨界電壓Vth影響。

綜上所述，本揭露之主動使畫素感測電路補償第二電晶體T2之臨界電壓，使畫素感測輸出電壓Vout不受臨界電壓影響。

雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下： 100,200:主動式畫素感測電路 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 T5:第五電晶體 C1:電容 110:光電二極體 RC:讀取電路 OPA:運算放大器 C2:電容 VDD:第一系統電壓端 VCOM:第二系統電壓端 VBIAS:系統偏壓端 VREF:參考電壓端 Vb:控制訊號 ADC:類比數位轉換器 S1:第一控制訊號 S2:第二控制訊號 S3:第三控制訊號 N1,N2,N3:節點 Vout:畫素感測輸出電壓

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為本揭露一實施例之主動式畫素感測電路的電路架構圖。第2圖為依據依實施例，第1圖中的主動式畫素感測電路的控制訊號的時序圖。第3圖為第1圖中的主動式畫素感測電路在補償期間中的電路狀態圖。第4圖為第1圖中的主動式畫素感測電路在曝光期間中的電路狀態圖。第5圖為第1圖中的主動式畫素感測電路在調節期間中的電路狀態圖。第6圖為第1圖中的主動式畫素感測電路在讀取期間中的電路狀態圖。第7圖為本揭露一實施例之主動式畫素感測電路的電路架構圖。第8圖為本揭露一實施例之主動式畫素感測電路的電路架構圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:主動式畫素感測電路

T1:第一電晶體

T2:第二電晶體

T3:第三電晶體

T4:第四電晶體

C1:電容

110:光電二極體

RC:讀取電路

OPA:運算放大器

C2:電容

VDD:第一系統電壓端

VCOM:第二系統電壓端

VBIAS:系統偏壓端

VREF:參考電壓端

S1:第一控制訊號

S2:第二控制訊號

S3:第三控制訊號

N1,N2,N3:節點

Vout:畫素感測輸出電壓

Claims

一種主動式畫素感測電路，包含：一第一電晶體，其第一端電性耦接一第一系統電壓端；一電容，其第一端電性耦接該第一電晶體之第二端；一光電二極體，用以響應於一光線照射產生一光電流，其第一端電性耦接該電容之第二端，其第二端電性耦接一第二系統電壓端；一第二電晶體，其閘極端電性耦接該電容之第一端；一第三電晶體，其第一端電性耦接該第二電晶體之第二端以及該電容之第二端，其第二端電性耦接一系統偏壓端；以及一第四電晶體，其第一端電性耦接該第二電晶體之第一端，其第二端電性耦接一讀取電路，其中該讀取電路用以輸出與響應於該光線照射所產生的該光電流對應的一畫素感測輸出電壓。
如請求項1所述之主動式畫素感測電路，其中：該第一電晶體之閘極端用以接收一第一控制訊號，以依據該第一控制訊號之邏輯位準將該第一系統電壓端之一第一系統電壓傳輸至該電容之第一端；該第三電晶體用以接收一第二控制訊號，以依據該第二控制訊號之邏輯位準將該系統偏壓端之一系統偏壓傳輸至該電容之第二端；以及該第四電晶體之閘極端用以接收一第三控制訊號，以依據該第三控制訊號之邏輯位準將來自該讀取電路的一參考電壓傳輸至該第二電晶體之第一端。
如請求項2所述之主動式畫素感測電路，其中於一重置期間，該第一控制訊號、該第二控制訊號以及該第三控制訊號具有一第一邏輯位準，使該第一電晶體、該第三電晶體以及該第四電晶體導通。
如請求項3所述之主動式畫素感測電路，其中於該重置期間，將該第一系統電壓傳送至該電容之第一端，將該系統偏壓傳送至該電容之第二端，並且將該參考電壓傳送至該第二電晶體之第一端。
如請求項2所述之主動式畫素感測電路，其中於一補償期間，該第一控制訊號以及該第三控制訊號具有一第一邏輯位準，使該第一電晶體以及該第四電晶體導通，該第二控制訊號具有一第二邏輯位準，使該第三電晶體關閉。
如請求項5所述之主動式畫素感測電路，其中於該補償期間，將該第一系統電壓傳送至該電容之第一端，該電容之第二端的電壓位準下降至該第二電晶體截止。
如請求項2所述之主動式畫素感測電路，其中於一曝光期間，該第一控制訊號具有一第一邏輯位準，使該第一電晶體導通，該第二控制訊號以及該第三控制訊號具有一第二邏輯位準，使該第三電晶體以及該第四電晶體關閉。
如請求項7所述之主動式畫素感測電路，其中於該曝光期間，將該第一系統電壓傳送至該電容之第一端，並且該光電二極體用以響應於該光線照射產生該光電流。
如請求項2所述之主動式畫素感測電路，其中於一調節期間，該第二控制訊號具有一第一邏輯位準，使該第三電晶體導通，該第一控制訊號以及該第三控制訊號具有一第二邏輯位準，使該第一電晶體以及該第四電晶體關閉。
如請求項9所述之主動式畫素感測電路，其中於該調節期間，將該系統偏壓傳送至該電容之第二端。
如請求項2所述之主動式畫素感測電路，其中於一讀取期間，該第二控制訊號以及該第三控制訊號具有一第一邏輯位準，使該第三電晶體以及該第四電晶體導通，該第一控制訊號具有一第二邏輯位準，使該第一電晶體關閉。
如請求項11所述之主動式畫素感測電路，其中於該讀取期間，將該第一系統電壓傳送至該電容之第一端，將該系統偏壓傳送至該電容之第二端，並且該讀取電路用以輸出與響應於該光線照射所產生的該光電流對應的該畫素感測輸出電壓。
一種驅動方法，用以驅動如請求項1所述之主動式畫素感測電路，該驅動方法包含：於一補償期間，藉由關斷該第三電晶體使該電容與該系統偏壓端電性隔絕；於一曝光期間，藉由關斷該第四電晶體使該第二電晶體與該讀取電路電性隔絕，並且該光電二極體用以響應於一光線照射產生一光電流；於一調節期間，藉由關斷該第一電晶體使該電容與該第一系統電壓端電性隔絕並且藉由導通該第三電晶體以將一系統偏壓傳送至該電容；以及於一讀取期間，藉由導通該第四電晶體使該讀取電路輸出與響應於該光線照射所產生的該光電流對應的一畫素感測輸出電壓。