TW202211294A - 晶圓檢查方法 - Google Patents

晶圓檢查方法 Download PDF

Info

Publication number
TW202211294A
TW202211294A TW110144332A TW110144332A TW202211294A TW 202211294 A TW202211294 A TW 202211294A TW 110144332 A TW110144332 A TW 110144332A TW 110144332 A TW110144332 A TW 110144332A TW 202211294 A TW202211294 A TW 202211294A
Authority
TW
Taiwan
Prior art keywords
cross
image
semiconductor
har
interest
Prior art date
Application number
TW110144332A
Other languages
English (en)
Other versions
TWI820526B (zh
Inventor
亞歷克斯 布克斯包姆
阿莫 艾維夏
迪米奇 克拉克寇夫
湯瑪斯 柯柏
尤傑 弗卡
李實琴
Original Assignee
德商卡爾蔡司Ｓｍｔ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商卡爾蔡司Ｓｍｔ有限公司 filed Critical 德商卡爾蔡司Ｓｍｔ有限公司
Publication of TW202211294A publication Critical patent/TW202211294A/zh
Application granted granted Critical
Publication of TWI820526B publication Critical patent/TWI820526B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/08—Measuring arrangements characterised by the use of optical techniques for measuring diameters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10072—Tomographic images
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30172—Centreline of tubular or elongated structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明關於一種3D斷層造影檢查方法，其用於檢查在半導體晶圓的檢查體積中的半導體特徵。獲得3D斷層造影影像，並選擇複數個2D橫截面影像。識別HAR結構的輪廓並提取偏差參數。偏差參數描述製造誤差，例如位移、半徑或直徑、面積或形狀的偏差。

Description

晶圓檢查方法
本發明關於藉由積體電路的橫截面來進行三維電路圖案檢查和量測的技術。更具體地，本發明關於在積體半導體樣本中獲得通道或HAR結構的3D體積影像的方法，並關於相應的電腦程式產品和相應的半導體檢查裝置。方法、電腦程式產品、和裝置可用於藉由使用掃描帶電粒子顯微鏡對積體半導體樣本內的通道或HAR結構的形狀或橫截面、傾斜或軌跡的定量計量、缺陷偵測、缺陷審查、以及檢查。
半導體結構是最佳的人造結構之一，且僅有很少的缺陷。這些稀少的缺陷是缺陷偵測或缺陷審查或定量計量裝置所尋找的特徵。
所製造的半導體結構係基於現有知識。舉例來說，在邏輯類型的樣本中，金屬線在金屬層或HAR(高外觀比)結構中平行延伸，或金屬通孔垂直於金屬層延伸。不同層中的金屬線之間的角度為0°或90°。另一方面，對於VNAND類型的結構，已知其橫截面平均上為球形。
藉由使用平面積體技術處理在矽基板上的一系列層來製造積體半導體。藉由投射曝光設備，在微影製程內首先對每一層進行平面化，然後藉由圖案進行結構化。通過多種技術將微影圖案轉移到矽層中，包含蝕刻、沉積、摻雜、或佈植。垂直於一組層的橫截面如圖1所示。積體半導體50包含一組層54.1、54.2、...、54.22，這些層是由平面積體技術製造為平行於頂表面52，並沿x-y方向。最低層54.22之外是半導體基板或晶圓的塊狀矽基板51，其整個深度並未示出。最低層54.22為藉由例如佈植而在矽基板中形成摻雜結構58的層。在該層的頂部，一系列由金屬導體構成的所謂金屬層(例如金屬層54.1、54.3、…54.17…)與一系列隔離層(例如隔離層54.2、54.4、…)交替出現。隔離層包含互連以接觸兩個相鄰的金屬層，例如金屬層54.1中的金屬結構56和金屬層54.3中的金屬結構之間的通孔55。最低的金屬層包含一系列的閘極57，其在相鄰的隔離層中具有接觸59。
隨著z方向上深度的增加，層中的最小特徵尺寸會變小。最低、最關鍵的層中的當前最小特徵尺寸或關鍵尺寸實際上低於10 nm，例如7 nm或5 nm，且在不久的將來會接近3 nm以下。隨著最小特徵尺寸的小擴展，對於層在x方向和y方向上的橫向放置的要求變得越來越苛刻。兩層的橫向重疊準確度的數量級通常為兩層中最小特徵尺寸的1/3。因此，最低層的橫向對準必須在幾奈米的數量級，且在不久的將來甚至會低於1奈米。
圖2顯示了穿過半導體裝置(例如NAND記憶體裝置)的橫截面的另一示例。在此示例中，數個柱(例如，由元件符號60表示的三個柱)延伸穿過一大組金屬層和隔離層54.1、…54.k、…54.z，並建立垂直於各層的導電連接。柱60也稱作HAR(高外觀比)結構，有時也稱作接觸通道。雖然以平面製造技術的高準確度一次製造了平行於表面52的金屬層內的金屬結構，但是柱60是由每一後續層中的大系列或小金屬結構彼此堆疊所形成的。因此，這些柱可能遭受若干損壞，成為各個平面層的處理中的誤差以及後續平面層之間的重疊誤差。然而，柱內的誤差或缺陷限制了半導體裝置的性能或可能導致此一裝置的故障。
用於分析積體半導體裝置的現有技術目前正在利用2D成像方法。舉例來說，藉由例如離子束銑削從半導體裝置形成薄切片或層狀物(lamella)，且藉由探針提取薄樣本。層狀物可為所謂的「平面視圖」或「交叉視圖」–樣本，其可為平行或垂直的積體半導體裝置。層狀物藉由例如掃描電子顯微鏡(SEM或STEM)或藉由透射電子顯微鏡(TEM)來進行進一步的分析。此方法需要從通道或柱的前面和後面將材料移除，這可能導致量測不精確。柱、孔、或通道的某些部分可能已從薄切片上移除，且成像層狀物中沒有這些部分。
另一種方法為平行或垂直於積體半導體裝置的個別相交平面的2D影像產生，其藉由使用交叉束或雙光束裝置進行銑削和成像而產生。然而，如上所述，HAR柱或孔或通道的製造形狀並非總是可預測或已知的。它們可能扭曲、彎曲並延伸到平面2D相交處之外。2D技術無法擷取這些結構的真實路徑或軌跡以及這些結構的形狀特性，因為HAR柱或孔或通道可能不限於平面的相交平面。接著，用於2D成像的橫截面可能由於稱作遮蔽(curtaining)的效果而劣化，使得橫截面表面顯示出一些波紋，且2D影像可僅包含半導體結構的一部分。2D成像方法僅捕獲其形狀的一部分，即其與成像表面或薄切片體積相交的部分。
近來，已引入了3D體積影像產生。3D體積影像是通過橫截面技術來產生，利用帶電粒子束系統對積體半導體進行切片和成像，以確定積體半導體中的預定體積的3D體積影像。這種橫截面成像技術包含產生和儲存大量的2D橫截面影像組，以及在一體積內配準2D橫截面影像，以產生高準確度的3D體積影像。帶電粒子系統可包含用於成像的電子顯微鏡(SEM)和用於切片的聚焦離子束系統(FIB)，或用於切片和成像的離子束系統。
因此，確定柱或孔的誤差或缺陷或結構(包含柱的內部結構)的偏差是一個問題。以高準確度從3D體積影像確定柱或孔的誤差或缺陷是另一個問題。
本發明的目的是提供用以獲得柱或HAR結構的3D體積影像的改進方法。特別地，方法允許藉由一系列橫截面影像對柱或HAR結構進行精確的3D重建。
本發明提供了一種藉由積體電路的橫截面對HAR結構的3D體積影像或3D形狀進行高精度3D重建的方法，且更具體地，本發明提供了一種用於獲得HAR的3D體積影像的方法、電腦程式產品和設備。
方法允許HAR結構的橫截面的直徑和形狀的定量計量，以及積體電路內的HAR結構的軌跡的確定。此外，本發明提供了一種方法、電腦程式產品和設備，用於確定通過積體半導體裝置的通道軌跡，並以在數奈米以下的數量級的高精度來確定通道軌跡與理想通道軌跡的偏差。
在本發明的具體實施例中，通過橫截面技術來量測積體半導體樣本內的這些柱的3D形狀，利用帶電粒子束系統對積體半導體進行切片和成像，以確定積體半導體內的預定體積的3D體積影像。這種橫截面成像技術包含一組橫截面影像的產生和儲存。帶電粒子系統可包含用於成像的電子顯微鏡(SEM)和用於切片的聚焦離子束系統(FIB)，或用於切片和成像的離子束系統。
3D記憶體晶片(VNAND或3D RAM)由彼此平行的許多柱狀結構組成，有時也稱作記憶體通道或「柱」。根據本發明的具體實施例，可藉由利用FIB-SEM顯微鏡的橫截面成像技術來研究包含這類3D記憶體裝置的樣本。FIB(聚焦離子束)用於逐層地從探針移除一材料薄層。在一示例中，FIB係配置使得切片被定向為垂直於柱/通道軸線，每個新的暴露表面將包含柱的覆蓋區，其通常具有圓形形狀並形成六邊形網格。隨著用FIB從探針移除材料的進行，每個新的暴露表面或切片都由SEM(掃描電子顯微鏡)或另一帶電粒子成像顯微鏡逐個地成像。使用2D切片影像堆集可重建柱的3D形狀。一切片中的柱的覆蓋區的典型數量可達到幾百個。影像切片的典型堆集可包含數百個影像。在大多數應用中，以3D重建柱時，高度的自動化是必不可少的。在一具體實施例中，描述了用於這類重建的自動化工作流程。
在本發明的具體實施例中，通過在積體電路的3D體積影像的相交平面內的影像處理和/或圖案識別來確定和提取至少一HAR結構的橫截面影像。由此，在預定體積內以高準確度確定至少一HAR結構的橫截面影像的精確位置。藉由重複確定和提取在積體電路的3D體積影像的後續相交平面中的至少一HAR結構的後續橫截面影像，產生在積體半導體內的預定體積內的HAR結構的單獨的3D體積影像。
在本發明的一具體實施例中，藉由影像處理來自動地評估至少一HAR結構的橫截面影像，以提取形狀特性，例如橫截面的橫向尺寸。在一示例中，橢圓近似於至少一HAR結構的橫截面。在另一示例中，形狀特性包含橫截面影像的面積。在一示例中，HAR結構的形狀特性用於缺陷偵測或缺陷審查。
在一具體實施例中，評估更包含以高準確度提取3D體積影像內的至少一HAR結構的橫截面影像的中心。中心的提取可藉由計算至少一HAR結構的橫截面影像的重心來完成。
藉由重複評估在積體電路的3D體積影像的後續相交平面中的至少一HAR結構的後續截面影像，產生了3D通道軌跡或3D軌跡。在一示例中，從3D軌跡與理想或設計軌跡的偏差中得出3D定位偏差軌跡。由於座標系統可配置使得設計軌跡垂直於積體半導體的頂表面在z方向上延伸，因此可沿著通道的3D軌跡或在z方向上評估3D定位偏差軌跡。從3D定位偏差軌跡，得出了最大定位偏差。在一示例中，導出了3D軌跡相對於z方向的最大傾斜角。在一個示例中，得出3D軌跡相對於z方向的擺動或扭曲形狀。
在一具體實施例中，以類似的方式重複地產生在積體半導體內的預定體積內沿著HAR結構的3D軌跡的形狀特性。由於可配置座標系統，使得設計軌跡在垂直於積體半導體頂表面的z方向上延伸，因此可沿通道的3D軌跡或在z方向上評估形狀特性。
在一具體實施例中，通道的電導率由通道中的最小橫截面面積來確定。在另一具體實施例中，提取在通道邊界表面內的峰、缺陷或破壞或夾雜物(inclusion)。
在一具體實施例中，至少針對兩個HAR結構來確定和評估HAR結構的3D軌跡和形狀特性。除了個別HAR結構的3D軌跡和形狀特性外，也評估至少兩個HAR結構的相對特性。相對特性包含通道鄰近性，例如3D軌跡的距離以及至少兩個HAR通道的外邊界的最小距離。
在一具體實施例中，本發明的方法包含分析積體半導體裝置內的一組HAR結構，其包含：獲得半導體樣本的3D斷層造影影像；從3D斷層造影影像中選擇2D橫截面影像段(cross section image segment)的子集，其每一者包含一組HAR結構的橫截面影像；識別在2D橫截面影像的子集中的該組HAR結構內的每一HAR結構的一輪廓(contour)；從該組HAR結構中的HAR結構的輪廓中提取偏差參數；分析偏差參數，其中偏差參數包含一或多個：相對於理想位置的位移、半徑或直徑的偏差、相對於一橫截面面積的偏差、相對於一橫截面的形狀的偏差。
在一具體實施例中，方法進一步包含對一組HAR結構中的至少一個HAR結構的至少一偏差參數進行統計分析。在一示例中，相對於理想位置的位移的偏差參數包含HAR結構的傾斜或擺動。
在一具體實施例中，方法更包含獲得3D斷層造影影像的步驟，包含藉由具有至少一帶電粒子光學鏡筒的帶電粒子顯微鏡來獲得3D斷層影像。
在一具體實施例中，方法更使用一帶電粒子顯微鏡，其包含相對於彼此以45°到90°之間的一角度配置的聚焦離子束系統(FIB)和掃描電子顯微鏡(SEM)。在一示例中，相對角度為90°，使得FIB定向為平行於半導體樣本的表面且SEM定向為垂直於半導體樣本的表面。
在一具體實施例中，方法更包含在識別每一HAR結構的至少一輪廓的步驟中的影像處理、邊緣偵測或圖案識別。
在一具體實施例中，方法更包含計算一組HAR結構中的至少一個HAR結構的至少一偏差參數的最小值或最大值。
在一具體實施例中，方法更包含至少計算兩個相鄰的HAR結構之間的距離以及兩個相鄰的HAR結構之間的最小距離。
在一具體實施例中，方法更包含對一組HAR結構的至少一個HAR結構中的至少一個局部缺陷或夾雜物的偵測和定位。
在一具體實施例中，方法更包含利用一高解析度掃描電子顯微鏡進行影像採集，以及對包含一核心和圍繞該核心的至少一層的至少一HAR結構的內部結構進行識別和定位。
在一具體實施例中，方法更包含從至少一HAR結構的內部結構的輪廓提取至少一偏差參數，並分析偏差參數。
在一具體實施例中，方法更包含製造程序特徵化、製造程序最佳化或/及製造程序監視的步驟。
根據本發明的一具體實施例的一設備為半導體檢查裝置，其包含：一聚焦離子束裝置(FIB)，適用於銑削一積體半導體樣本的一系列橫截面；一掃描電子束顯微鏡(SEM)，適用於對積體半導體樣本的該系列橫截面進行成像；以及一控制器，用於操作一組指令，其能夠執行方法的至少一具體實施例的步驟，其中聚焦離子束(FIB)和電子束顯微鏡(SEM)彼此形成約90°的一角度。
在一具體實施例中，晶圓檢查的方法包含以下步驟：獲得晶圓內部的檢查體積的3D體積影像；以及選擇代表檢查體積中感興趣的半導體特徵的橫截面的一組模板(template)。感興趣的半導體特徵可包含以下之一：金屬線、通孔、接觸、鰭、HAR結構、HAR通道、或閘極結構。方法更包含例如藉由使模板與3D體積影像的一組2D橫截面影像相關聯來確定檢查體積內感興趣的半導體特徵的橫截面的中心位置。方法更包含確定3D體積影像內感興趣的半導體特徵的輪廓的步驟、以及確定至少一代表性基元的參數的步驟，該基元與感興趣的半導體特徵的輪廓匹配。方法更包含分析參數的步驟。在一示例中，方法更包含以下步驟：將感興趣的半導體特徵的複數個橫截面的一子集分配給感興趣的特定半導體特徵。方法可進一步包含以下步驟：藉由使用雙光束系統的切片和影像方法(slice and image method)從樣本切片產生3D體積影像。雙光束系統可包含用於切片的FIB光束和用於成像的帶電粒子成像顯微鏡(例如SEM或HIM(氦離子顯微鏡))。方法可進一步包含以下步驟：從晶圓提取樣本件，並保持該樣本件。提取的步驟可包含以下步驟：將樣本件附接到探針、移動樣本件、並將樣本件附接到保持器。在一示例中，從晶圓提取樣本件的步驟是在雙光束裝置中執行。雙光束裝置可進一步包含組態用以從晶圓切割半導體樣本的雷射光束裝置，且方法可包含對晶圓進行雷射切割。分析參數的步驟可包含以下各項中的至少一項：統計平均和統計偏差的計算、與一參考基元(reference primitive)的比較、或與一晶圓座標的相關性。結果，獲得一組偏差參數。根據一具體實施例，方法包含將偏差參數分類為某種類型的缺陷。此類缺陷的示例為「對準誤差」、「變形的形狀」、「距離太小」、「直徑太小」等。
根據本發明的一態樣，本發明關於一電腦程式產品，其具有適於執行上述任何方法的程式碼。該程式碼可使用任何可能的程式化語言編寫，且可在電腦控制系統上執行。這樣的電腦控制系統可包含一或多個電腦或處理系統。
根據本發明的一態樣，本發明關於一半導體檢查裝置，其適於執行根據任一個上述具體實施例的任何方法。
HAR結構(通常也稱作「柱」、「孔」、或「通道」)是精細的，通常為柱狀的細長結構，其延伸穿過積體半導體樣本的重要部分，垂直於金屬層。在整個揭露內容中，術語「HAR結構」、「通道」或「柱」將用作同義詞。HAR結構的典型示例在圖2中顯示在通過半導體記憶體裝置50(例如NAND記憶體裝置)的影像中。HAR結構(例如柱或HAR結構)(其中三個以元件符號60表示)為記憶體胞的一部分，在該處電荷在積體電子裝置中注入、保持或量測、及抹除。HAR結構是在製造積體半導體期間在一系列相鄰層54.1、…、54.k、…、54.z中製造的，並且由相互堆疊的一系列段所構成。HAR結構的示例填充有絕緣或導電或半導體材料、或兩者的組合。HAR結構的其他示例為沒有任何材料(未填充的孔)。
在圖3a和圖3b中顯示了個別HAR結構60的示例。在此示例中，一系列的段(三個顯示為柱段62)彼此重疊，以形成細長的柱60。這些段可由細間隙63隔開。在另一示例(未示出)中，一系列空段可形成為細長的空心柱，然後填充。HAR結構具有高外觀比(HAR)，其中高度H明顯大於直徑D。典型的外觀比為H / D＞ 5，其中高度H的範圍為10奈米到約10 um(微米)，且直徑D的範圍從幾奈米到約1 um(微米)。在此示例中，在圖3b中垂直於z軸的橫截面中示出，HAR結構60的外輪廓66的形狀是圓形的。柱60的軌跡64平行於z方向並在圖3b所示的橫截面的外部輪廓66的圓形的重心處。對於理想的柱60，在每個z位置，輪廓66內部的橫截面的設計面積A是恆定的。除直徑D外，理想的圓形橫截面的半徑R(直徑D的一半)在整個柱中是恆定的。
HAR結構例如由在每個後續層中彼此堆疊的大系列或小金屬結構所形成。因此，HAR結構可能會遭受若干損壞或偏差，因此會成為個別平面層的處理中的誤差以及後續平面層之間的重疊誤差。然而，HAR結構內的誤差或缺陷限制了半導體裝置的性能或可能導致這種裝置的故障。圖4以簡化的模型顯示了此類缺陷的示例。圖4a顯示了放置或覆蓋誤差的影響。舉例來說，由於積體半導體的個別層之間的系統對準誤差，HAR結構60的軌跡74.1相對於z軸傾斜了角度Θ (70)，如圖4a的左半部分所示。在右側顯示的示例中，非線性或扭曲形狀的軌跡74.2是統計對準誤差的結果。由於積體半導體的個別層之間的統計隨機對準誤差，柱段(由72.1表示三個柱段)可能會橫向移位。因此，穿過柱60的每一橫截面的重心的軌跡將偏離設計軌跡，並可達到最大偏差Tmax (未示出)。
另外，柱段(例如具有較大直徑D1的段72.2或具有較小直徑D2 ＜D1的段72.3)可能偏離理想的設計尺寸和圓形形狀，從而也造成了軌跡74.2的橫向位置改變。橫向尺寸和形狀的這種偏差在圖4b中示出。上半部分顯示了橢圓形的輪廓76.1，其在橫截面的z位置具有HAR結構60的直徑Dx(z)和Dy(z)，下半部分顯示了橫截面的圓周形狀76.2與HAR結構60的理想圓形形狀66的總體偏差。輪廓76.2顯示了在不同方向上的不同直徑，其最小直徑為D3。這樣的誤差或偏差可能是由於例如微影光罩或成像誤差而引起的平面積體技術中的製造誤差所造成的。HAR結構也可僅部分地填充有材料，或可能發生了用錯誤材料填充的情況，或HAR結構60內可能存在間隙。這種缺陷或夾雜物可能遍布整個柱，也可沿柱的方向(z方向)被局部地限制在較小範圍內。結果，HAR結構的橫截面面積A(z)可偏離設計區域A並且在z上變化，且可在特定的z位置處具有最小的面積Amin 。
與理想或設計參數的偏差量對於積體半導體裝置的製造程序發展和製造程序的特徵化至關重要。偏差可為製程良率和製程穩定性及可靠性、以及積體半導體裝置本身的可靠性和性能的指標。在本發明的一具體實施例中，量測與理想或設計參數的偏差量(例如軌跡T(Z)或橫截面面積A(z))。圖5顯示了根據本發明的方法的實施方式。方法包含分析積體半導體裝置內的一組HAR結構，其包含獲得半導體樣本的3D斷層造影影像、從3D斷層造影影像選擇2D橫截面影像段的一子集(每個都包含一組HAR結構的橫截面影像)、識別在2D橫截面影像的子集中的該組HAR結構內的每一HAR結構的輪廓、從該組HAR結構的HAR結構的輪廓提取偏差參數、以及分析偏差參數。偏差參數包含以下的一或多個：相對於理想位置的位移、半徑或直徑的偏差、相對於橫截面面積的偏差、相對於橫截面形狀的偏差。
在步驟S1中，將半導體裝置的樣本裝載到顯微鏡室中。顯微鏡將在下文詳細說明。首先，藉由本技術領域中已知的方法為隨後的斷層造影成像方法製備積體半導體樣本。可藉由破壞半導體晶圓或藉由本技術領域中已知的任何其他方法(例如雷射切割)來產生樣本。作為替代，也可藉由本技術領域中已知的雷射切割或帶電粒子束銑削技術從顯微鏡室內的半導體晶圓製備樣本。或者在積體半導體的頂表面中銑出一凹槽以使橫截面近似垂直於頂表面，或是從積體半導體晶圓切出塊狀的積體半導體樣本並將其移除。此程序步驟有時稱作「提取(lift-out)」。從晶圓提取出用於進一步研究的樣本較佳具有長方體或塊的形狀，其尺寸最大為幾毫米，較佳的尺寸為約幾百微米。接著，為隨後的斷層造影成像步驟S2準備樣本。製備可包含樣本的對準和配準、樣本的選擇表面的初始銑削和拋光、保護層的沉積、以及在樣本表面上的基準標記的產生。基準表面可為樣本的至少單一側表面或兩個或更多個表面。
在步驟S2中，藉由斷層造影方法產生樣本的3D體積影像。從半導體樣本以奈米尺度產生3D斷層造影資料的一種常見方法為所謂的切片和成像方法，其例如由雙光束或交叉光束裝置來設計製作。在這種半導體檢查裝置中，兩個粒子光學系統成一定角度佈置。第一粒子光學系統可為掃描電子顯微鏡(SEM)，其適於對積體半導體樣本的一系列橫截面進行成像。第二粒子光學系統可為聚焦離子束光學系統(FIB)，其使用例如鎵(Ga)離子並且適用於銑削積體半導體樣本的一系列橫截面。半導體檢查裝置更包含用於操作一組指令的控制器，其能夠執行根據該方法的至少一具體實施例的步驟。
3D斷層造影資料產生方法(其獲得至少第一和第二橫截面影像)包含隨後使用聚焦離子束移除積體半導體樣本的橫截面表面層，以使新的橫截面可用於成像，並以帶電粒子束對積體半導體樣本的新橫截面進行成像。Ga離子的聚焦離子束(FIB)用於在半導體樣本的邊緣處逐層地切開層，並使用例如高解析度的掃描電子顯微鏡(SEM)(其解析度為數奈米)對每個橫截面進行成像。兩個粒子光學系統FIB和SEM可以約90°的角度彼此垂直或以45°至90°之間的一角度定向。根據2D橫截面影像序列，可重建積體半導體結構的3D影像。2D橫截面影像的距離dz可藉由FIB銑削或拋光製程來控制，並可在1 nm至10 nm之間，較佳為約3-5 nm。在整個揭露內容中，「橫截面影像」和「影像切片」將用作同義詞。
圖6a顯示了切片和影像方法的示意圖，以使用交叉光束顯微鏡1來獲得積體半導體樣本的3D體積影像。使用切片和影像方法，可藉由「分步重複(step and repeat)」方式來實現三維(3D)體積影像採集。為了簡化起見，以塊狀積體半導體樣本10來進行描述，但本發明不限於塊狀樣本10。可使用本技術領域中已知的幾種方式移除此材料切片，包含以掠射角使用聚焦離子束銑削或拋光，但聚焦離子束(FIB)5偶爾會接近法線入射。舉例來說，離子束9沿方向x掃描以形成新的橫截面2。因此，可使用具有掃描電子束7的CPB(未顯示)對新的橫截面表面11進行成像。橫截面表面層11由帶電粒子束(CPB)(例如電子束7)進行光柵掃描，第二FIB也可用於成像。圖中顯示了掃描成像線8的簡化光柵。成像系統的光軸可配置為平行於z方向，因此垂直於FIB 5的軸，或以角度6相對於FIB軸或y方向傾斜。CPB系統已用於以低於2 nm的高解析度對樣本的小區域進行成像。由偵測器(未示出)收集二次電子和反向散射電子，以揭示積體半導體樣本內部的材料對比度，且在橫截面影像18中顯示為不同的灰度級。金屬結構產生更明亮的量測結果。通過橫截面3和4以及另外的表面以相等的距離dz重複進行表面層移除和橫截面影像處理，並獲得通過樣本的不同深度的一系列2D橫截面影像20，從而建立三維3D資料集。兩個接續的影像切片之間的距離dz可為1 nm -10 nm。對於高精度重建，執行影像配準，其通常是指將橫截面影像精確地放置在3D體積中。影像配準可例如參考位置標記或所謂的基於特徵的配準來進行。此一3D體積影像產生係揭露於2019年9月20日申請的德國專利申請案DE 10 2019 006 645.6，其通過引用完全地併入本文。代表性的橫截面影像18是藉由以14 nm技術對商業英特爾處理器積體半導體晶片進行量測而獲得的。交叉光束顯微鏡1還包含數種其他裝置和單元，例如具有用於定位和移動樣本的多個自由度的平台、偵測器、用於沉積的氣源、用於導航的概覽相機、用於操縱樣本的操縱器、包含真空室、閥和埠的外殼、電源供應和用以控制交叉光束顯微鏡1的控制裝置。
圖6b進一步顯示了橫截面成像工作流程。程序開始於相應的場地準備，如上所述。接著，藉由連續的FIB切片以及使用帶電粒子束成像來產生2D橫截面影像的堆集。在銑削和成像過程中，會量測切片的厚度，並有可能調整帶電粒子透鏡以及FIB的焦點和消像散(stigmation)，從而最佳化切片和成像結果。消像散的步驟在本技術領域中是眾所周知的，其表示焦點和光斑尺寸的調整，例如對帶電粒子束柱進行微調以最小化像差(如像散)。從2D橫截面影像的堆集中，可確定3D資料集。例如藉由上述德國專利申請案DE 10 2019 006 645.6中描述的方法，以高準確度對橫截面影像進行配準及彼此對準。
圖17顯示在柱或HAR結構處的橫截面成像方法的簡化示例。產生一系列2D橫截面影像或影像切片，其包含兩個2D橫截面影像18.3和18.4。每一者包含感興趣的半導體特徵(在此示例中為柱60)的橫截面，例如橫截面78.3和78.4。
所描述的3D斷層造影具有幾個優點：有可能對3D結構進行整體成像。這些結構可為但不限於HAR(高外觀比)記憶體通道、FinFET、金屬線、通孔、接觸、鰭或閘極結構等。此外，有可能從任何方向將3D體積作為橫截面來查看，以可視化結構放置。換句話說，可產生任意的虛擬橫截面影像。可從3D資料集來確定3D模型，其允許從任何方向來可視化和量測3D模型中的3D特徵。另外，有可能提供2D和3D中的大量尺寸統計資料。
圖7a顯示了NAND記憶體裝置的3D體積影像，其包含數個柱(包含柱60.1和60.2)。樣本體積的3D體積影像內的NAND結構包含由結構69分隔的柱或HAR結構的數個組或群組68.1或68.2。
圖7b顯示了穿過3D體積影像的相交平面75的2D橫截面或相交影像，其平行於NAND裝置的頂表面，示出了數個柱的橫截面，包含橫截面78.1和78.2。橫截面還顯示了柱群組或HAR結構組的橫截面，如左側的柱群組79。
在步驟S3中，選擇穿過3D體積影像的z系列相交影像。選擇可例如利用圖形使用者介面(GUI)由使用者指令來完成。舉例來說，使用者可選擇六個平面，這些六個平面形成包含柱的立方體積的邊界。在例行檢查的另一示例中，可基於程式化指令並結合3D體積影像的配準和影像分析來自動地執行選擇。可能需要使用者輸入來確認自動選擇，或者使用者可經由圖形使用者介面來執行微調。結果，選擇了一柱群組，如群組68.1或79。從3D體積影像中提取z系列相交影像，其每一者包含多個橫截面影像，例如至少一柱60、60.1或60.2的78.1或78.2。z系列相交影像平行於HAR結構的長邊方向延伸，因此平行於z方向。z系列的每個相交影像表示至少一柱60、60.1或60.2在不同的z座標處的x-y橫截面78.1或78.2。因此，z系列包含一組HAR結構或柱的相交影像。
在一具體實施例中，以所謂的平面切片和成像方法獲取3D體積影像，其中從半導體樣本的頂層開始，逐層地銑削半導體樣本並對其進行成像。因此，由帶電粒子顯微鏡所獲得的2D影像的子集對應於包含柱的橫截面的z系列。在一具體實施例中，選擇影像區域平面視圖切片和成像方法，以包含預定的一組柱或HAR結構，且隨後獲取的3D體積影像對應於z系列的2D橫截面影像段。
在步驟S4中，通過影像處理來定位在z系列的2D相交影像中的一組柱或HAR結構的橫截面。影像處理的方法可包含對比度增強、濾波、臨界操作(例如剪切)、藉由形態操作的邊緣偵測、或圖形識別或其組合或其他方法，而所有這些方法都是本技術領域中眾所周知的。結果如圖8所示，其顯示了影像處理後的一系列柱。舉例來說，識別出柱80，並藉由邊緣偵測得出柱80的輪廓82。輪廓提取的其他示例可在Li Huanliang在4th National Conference on Electrical, Electronics and Computer Engineering (NCEECE 2015), 1185 – 1189 (2016)提出的Image Contour Extraction Method based on Computer Technology(基於電腦技術的影像輪廓提取方法)中找到。圖9a顯示沿著z方向的選定柱群組中的兩個柱90.1和90.2的z系列的輪廓92的堆集。
在步驟S5中，導出偏差參數，例如通過z系列的柱的橫截面的軌跡T(z)或面積A(z)。應當理解，偏差參數為參數相對於設計或理想參數的差，或為參數的變化，例如在z方向上或針對多個柱，而參數在z方向上或針對多個柱應為恆定的。
首先，在z系列的一z位置計算一系列柱的數量和中心。中心可藉由以下來計算：計算柱的橫截面影像的重心、或由本技術領域中已知的幾何或分析方法來計算輪廓的中心。舉例來說，可將最佳擬合的圓形或橢圓形擬合到外部輪廓(例如輪廓82)。簡化的幾何形狀(例如圓形或橢圓形)的擬合有助於減少描述柱與理想或設計形狀之間偏差的資料量。對於圓形或橢圓形，中心是眾所周知的。從每一柱的中心和z掃描中的每一z位置，得出柱中心的相對橫向位移向量。圖10放大顯示了圖8中所示的柱的位移向量。
可使用一柱的理想柱位置96來評估相對理想柱位置(顯示為點)的位移。理想的柱位置可分別從柱位置的設計或CAD資料得出，或者可藉由將規則網格最好地擬合到通過所有z平面的柱的中心的陣列來得出。CAD資料檔案可採取GDSII(圖形設計站/圖形資料系統II)格式或OASIS(開放式作品系統交換標準)格式。舉例來說，可藉由最小化位移向量的範數來實現最佳擬合。通過z系列的一個柱的剩餘位移向量(例如位移向量97)共同構成了穿過樣本的3D體積的柱的軌跡T(z)。圖11顯示了從頂層或在z方向中的不同深度，三個柱的位移向量或軌跡T(z)的x分量。
在一具體實施例中，評估兩個柱n和m之間的距離Dnm(z)。如圖9a和圖9b所示，藉由幾何或分析方法，將兩個輪廓92之間的最小距離向量94計算為兩個相鄰柱90.1、90.2的兩個輪廓之間的最小距離。根據最小距離向量，可將柱通過z系列的距離Dnm(z)計算為z的純量函數。圖9b顯示了分別在兩個z位置z1和z2處的柱p2和p2或p3和p4之間的兩個最小距離向量D23(z1)或D34(z2)。鄰近度太小的相鄰結構容易受到NAND裝置的功能性或可靠性下降的影響。
在一具體實施例中，步驟S5包含計算通過z的柱的輪廓的最佳擬合圓的半徑R(z)。可藉由最小距離方法或本技術領域已知的其他方法來執行最佳擬合圓的計算。圖12顯示了針對通過z的3個柱所獲得的半徑R(z)。
在一具體實施例中，步驟S5包含計算對柱的輪廓最佳擬合的橢圓的偏心率E(z)。最佳擬合的橢圓的計算可藉由最小距離方法或本技術領域已知的其他方法來執行。圖13顯示了針對通過z的3個柱所獲得的偏心率E(z)。
在一具體實施例中，方法步驟S5更包含對由堆集的輪廓92所包圍的表面積A(z)的評估。評估可從最佳擬合圓或最佳擬合橢圓進行解析，或藉由輪廓所覆蓋區域的數值積分來執行。在一具體實施例中，例如藉由面積A(z)的積分，可從輪廓92的這些堆疊中計算出柱的體積V。在一具體實施例中，針對每一柱計算最小面積Amin ，或計算量測面積A(z)與設計面積的偏差並將其顯示為dA(z)。
在一具體實施例中，接下來是步驟S6。在步驟S6中，進一步分析由步驟5所獲得的資料，例如針對統計特性、傾角或最大值或最小值。這種分析對於積體半導體裝置製造中的製程最佳化以及誤差追蹤很有用。舉例來說，藉由評估一個柱的T(z)，例如藉由T(z)的梯度計算或導數，來計算柱的傾斜角。統計分析可包含對許多柱的軌跡T(z)的分析，顯示偏差Tmean (z)的平均值以及許多柱的標準偏差Tsigma (z)。圖14顯示了通過z的一組柱的平均值計算的結果，以及在z上增加的標準偏差。以相同的方式，可分析例如兩個相鄰柱的距離Dnm(z)或柱的面積A(z)或dA(z)之類的偏差。此示例說明了用於半導體電路製造的平面積體技術的穩定性，包含隨著z位置的增加而增加的平面層數量引起的誤差傳播。
在一具體實施例中，計算偏差的最小值或最大值。作為一示例，將柱的最小面積Amin 評估為A(z)的最小值。最小面積Amin 可作為柱的電阻R的指標，其中R = ρ ∙ h / Amin 。在此，R為電阻，ρ為電阻率，h為長度，且Amin 為截面積。另一具體實施例包含對所有柱的全局最小面積Amin ， g 的計算。在另一示例中，將柱的最大位移Tmax 評估為T(z)的範數的最大值；另一具體實施例包含對所有柱的全局最大偏差Tmax ， g 的計算。
在步驟S7中，將分析和分析結果(例如上述偏差參數)列出或儲存在檔案或記憶體中。可將偏差參數與臨界值進行比較，或可將偏差參數累積到大量檢查運行中，以產生檢查結果的資料庫。舉例來說，如果最小距離Dmin 低於臨界值，則半導體裝置中的電荷可能洩漏，且一區塊的柱可能發生故障。然而，根據本發明的方法允許在製造期間或程序開發期間使用隨機樣本來檢查半導體晶圓，且可指出與設計或目標值的偏差，從而允許程序控制或程序最佳化。根據一具體實施例，方法包含將偏差參數分類為某種類型的缺陷。此類缺陷的示例為「對準誤差」、「變形的形狀」、「距離太小」、「直徑太小」等。
在一具體實施例中，評估柱的局部缺陷，例如用錯誤的材料填充、顆粒缺陷、污染或任何其他缺陷，這些缺陷導致圓周橫截面的局部偏差，在下文中也稱作夾雜物。在圖15a中顯示了一示例。兩柱在其橫截面101.1、101.2中顯示了此類夾雜物102.1、102.3。夾雜物可擴展到z系列相交影像中的幾個相交影像上。在輪廓提取後(如圖15b所示)，提取了輪廓103.1和103.2以及夾雜物104.1和104.2的面積。有缺陷的柱進一步以標記「x」標識。夾雜物104.1和104.2的面積會增加柱的外表面輪廓的粗糙度，並可能為故障的來源。舉例來說，將夾雜物104.1和104.2與參考夾雜物進行比較，以確定裝置是否發生故障或正常工作。在一具體實施例中，評估整個一組柱中的夾雜物或標記的數量，並因此在一組製造的半導體樣本上得出了程序誤差率以及例如進行監視。
在一具體實施例中，進一步分析內部柱結構。柱包含例如內部通道和由不同的導電或半導電材料製成的圍繞內部通道的多個層。舉例來說，核心通道周圍的數個層可包含隧道層、隔離層、電荷陷阱層、和阻擋層。在每個相交影像中，這些層藉由其材料對比度進行識別，且可按照與上述相同的方式進行分析，例如外部輪廓或輪廓，可得出層的環形區域的軌跡。圖16a顯示了一柱陣列的高解析度相交影像的示例，其由SEM在高解析度模式下所獲得。圖中顯示了在3行109.1、109.2和109.3中的一組柱。在行109.3中的一柱105的示例中，顯示了核心106、第一中間層107和第二外部層108；第二外部層108和第一中間層107由隔離層110隔開。圖16b分別顯示了所提取的柱105的輪廓組115的核心106及層107及108的輪廓116、117和118，以及一些其他柱的輪廓，例如相鄰柱的輪廓組111、112。
對於每組輪廓，核心和層的軌跡TC(z)、TL1(z)、TL2(z)、…以及柱的核心和層的相應面積AC(z)、AL1(z)、AL2(z)、…可按照與上述針對外部輪廓相同的方式進行計算。以與上述相同的方式，可以計算各層之間的內部距離，並可得出最小厚度或距離。圖16c在示例中顯示了針對輪廓116、117和118的相對於核心TC(z)的軌跡的半徑RC(z)、RL1(z)和RL2(z)。如上述，可藉由統計方法來分析一組柱的所有產生的參數。而且，可偵測並算出可能導致洩漏的層中的局部缺陷。這允許對特徵化柱內部結構的大量資料進行詳細的統計分析，例如核心和層的局部缺陷或夾雜物、或核心和層之間的距離。
上述方法可藉由能夠處理巨大圖形資料集的專用計算系統來執行。本發明的方法係實現為電腦程式產品並儲存在專用計算系統的內部記憶體中。控制器控制顯微鏡(例如交叉光束顯微鏡1)的操作，並將由顯微鏡產生的影像資料傳送到處理單元(例如圖形處理器單元(GPU))，控制器進一步控制以根據方法步驟S2至S6處理影像資料，控制器進一步控制以產生結果並將其儲存在記憶體裝置(例如，快閃、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、或其他合適的變化形式)。控制器係組態以根據電腦程式碼自動地操作系統。電腦程式碼實施於非暫態電腦可讀媒體中，並程式化以執行如上所述的任何數量的功能或演算法。電腦程式碼進一步組態為：控制器不時通過圖形使用者介面(GUI)通知使用者需要使用者輸入。控制器將系統設定為等待狀態，直到執行使用者輸入為止。這樣的使用者輸入可例如為藉由影像處理器執行的z系列2D橫截面影像的區域選擇或對z系列2D橫截面影像的區域選擇的確認。在步驟S7中，以標準輸出檔案格式或藉由圖形使用者介面進一步輸出結果，例如儲存在記憶體裝置中的偏差參數。
在檢查或審查應用中，在由複數個橫截面影像切片形成的3D資料堆集的分析過程中，需要高度自動化。在本發明的一具體實施例中，提供了一種自動化的工作流程，用於在裝置(例如3D記憶體晶片(VNAND或3DRAM))的生產期間對半導體晶圓進行3D檢查。舉例來說，3D記憶體晶片由彼此平行的許多柱狀結構所組成，有時也稱作記憶體通道或「柱」。可使用FIB-SEM顯微鏡，以橫截面成像技術來研究包含這種3D記憶體裝置的樣本。在一切片中的柱的覆蓋區的典型數量可達到幾百個，甚至多達1000個或更多。典型的影像切片堆集可包含數百個影像。在大多數應用中，在以3D重建柱時，高度自動化是必不可少的。
一個影像切片中的柱或其他半導體結構的覆蓋區的典型數量可達到幾百個，甚至多達1000個或更多。典型的3D資料堆集可包含數百個橫截面影像切片。因此，2D橫截面影像的3D堆集可包含超過柱的100.000的橫截面。另一方面，解析度低於2 nm的每個10µm x 10µm的2D影像切片都可輕鬆包含超過5個十億像素，甚至超過10個十億像素。從這個大量的3D體積影像資料中，推導出幾個參數，例如柱的大約100.000橫截面的中心位置、半徑和橢圓率，並提取約500.000數值。藉由使用例如擬合演算法和統計方法對數值進行分析，可實現進一步的縮減，並提供了重要的性能指標。性能指標的示例為偏差參數(例如橫截面面積的偏差)的最大值、兩柱之間的最小距離、複數個柱內的一柱的最大傾斜度、以及複數個柱的最大擺動參數、以及這些參數中任何一個的變化的描述符(例如統計方差)。根據自動化工作流程的具體實施例，以高產出量分析了柱或一般半導體結構的多達數千個影像橫截面。根據具體實施例的方法的細節將以3D記憶體晶片中的柱或HAR結構的示例來作描述，但方法通常適用於任何類型的半導體和晶圓。
根據具體實施例的方法包含減少3D體積影像內的資料量的幾個步驟。在自動偵測每個切片中的柱覆蓋區以及自動產生一些描述性參數(例如中心位置、最佳擬合半徑、橢圓率)的第一步驟中，約M = 10 Gigapixel或更多的大量像素減少到約N2 = 500.000第一數值。舉例來說，提取位於影像切片內的柱的交點處的中心座標的X座標和Y座標的列表。分析第一數值，並從例如中心位置得出每個柱的單一傾斜角度，並達成縮減至約N3 ＝ 10.000第二數值。藉由統計方法進一步處理第二數值，並進一步降低到例如低於10個性能指標。第一示例使用古典的影像處理技術，而第二示例使用基於機器學習(基於ML)的方法。根據具體實施例的方法需要用於半導體裝置的自動檢查的準備步驟。
晶圓檢查的工作流程示例包含對半導體特徵的重建，其可應用於使用上述FIB-SEM顯微鏡所獲得的3D體積影像上。一示例包含使用古典影像處理技術進行自動檢查的準備步驟，如圖18所示。在第一步驟C1中，例如藉由根據上述步驟S1和S2的方法產生代表性的3D體積影像資料。在影像獲取的步驟C1期間，例如以對準基準點或其他影像對準的方法將2D橫截面影像切片彼此對準。相鄰2D橫截面影像之間的殘餘對準誤差或偏移很小，且不超過預定的對準臨界值。在步驟C1之前，方法可包含以下步驟：將晶圓裝載到晶圓台上，晶圓對齊和配準，在晶圓表面上形成基準特徵，使用例如FIB或LASER光束產生溝槽，以及從晶圓上提取至少一樣本，例如利用探針(樣本附著在其上)。它可更包含將樣本定位在保持架上的步驟，該保持架可在FIB與雙光束檢查裝置的帶電粒子成像裝置的交叉處移動和定位。
在2D橫截面影像段或覆蓋區的註記的準備步驟C2中，例如，感興趣的柱覆蓋區由操作員註記。一或多個覆蓋區由操作員註記，以產生用於交叉相關的模板或訓練基於ML的物體偵測器。在註記步驟期間，使用者以交互方式註記一或多個切片中的一或多個覆蓋區。在一示例中，註記由圖形使用者介面輔助，其係組態以例如在由操作員使用電腦滑鼠或其他輸入裝置在2D橫截面影像的顯示器上選擇的位置處顯示一矩形或圓形。在一示例中，註記由影像處理演算法輔助以用於覆蓋區偵測。這類的演算法可包含濾波器操作、邊緣偵測或輪廓提取、或形態操作。在一示例中，用於覆蓋區偵測的演算法利用儲存在資料庫中的先前獲得的模板來執行交叉相關的操作或基於機器學習(「ML」)的物體偵測器，以幫助操作員選擇感興趣的橫截面影像段。
在步驟C3或模板產生步驟中，產生表示感興趣的半導體結構的橫截面影像特徵的模板。模板例如為理想化的橫截面影像特徵，其組態用於交叉相關。在一示例中，從步驟C2的註記覆蓋區導出模板或理想化的橫截面影像特徵。舉例來說，步驟C2的註記覆蓋區會自動對準並平均。另外，可應用例如降噪或銳化的影像處理技術。因此，模板是代表感興趣的半導體結構(例如HAR結構或柱)的「典型」或平均覆蓋區的影像。在模板的產生期間，確定模板的代表性中心位置，且相對於代表性中心位置調整模板影像。在一示例中，考慮數個感興趣的半導體結構，並對數個感興趣的半導體結構執行步驟C2和C3，以產生代表第一感興趣的半導體結構的至少一第一模板以及代表感興趣的半導體結構的第二模板。
在步驟C4中，執行一系列交叉相關。執行2D橫截面影像切片與在步驟C3中所產生的模板的交叉相關。所產生的2D交叉相關影像中的每個峰值(每個2D橫截面影像切片中模板的每一匹配位置有一個)表示所偵測到的感興趣半導體結構的覆蓋區或橫截面。為了提高覆蓋區偵測的敏感度及/或穩固性，可使用代表感興趣的第一半導體結構的不同模板來多次執行交叉相關。可例如在每次交叉相關操作之前使用一系列縮放因子來縮放代表感興趣的第一半導體結構的模板的改變。另外，不同的模板可用於不同的橫截面影像切片或例如3D體積影像中的不同的z位置。
在步驟C5中，產生通道覆蓋區的列表覆蓋區座標或中心座標，其與在每一2D影像橫截面影像切片中在步驟C4中偵測到的覆蓋區相對應。從2D影像橫截面影像切片中的橫向或x-y位置得出橫向座標，且從3D體積內的2D影像橫截面影像切片的z位置得出3D體積影像中的z座標。在步驟C4中在2D橫截面影像切片中偵測到的感興趣的半導體結構的2D橫截面影像特徵的中心位置對應在步驟C3中確定的模板的代表性中心位置。
在步驟C6中，將代表覆蓋區的2D截面影像特徵進行分割，亦即確定覆蓋區的邊界。這是針對個別覆蓋區「局部地」完成，亦即使用複數個2D子影像，每個子影像在步驟C5中所確定的中心位置處僅包含一覆蓋區。使用用於輪廓提取的已知演算法來計算邊界，例如邊緣偵測、形態操作、閾值化或等效方法。
在步驟C7中，將在步驟C6中確定的輪廓或邊界分配給感興趣的半導體結構，例如個別HAR結構或柱。屬於相鄰2D橫截面影像切片中的相同柱/通道的在步驟C6中計算的邊界或輪廓係例如根據其橫向中心座標來確定。因此，對於每個感興趣的半導體結構，產生在不同的2D橫截面影像切片中屬於該感興趣半導體結構的輪廓/邊界的列表。
步驟C1的預定對準臨界值可例如為兩個相鄰覆蓋區之間的距離的一半。在這種情況下，避免了將輪廓分配給感興趣的相應半導體結構的任何歧義。然而，在示例中，並非總是能夠識別和分配屬於相同的感興趣的半導體結構的輪廓。在此示例中，不能明確分配給感興趣的半導體結構的2D橫截面影像特徵的輪廓被標記為模糊的。
在步驟C8中，分析屬於相同的感興趣的半導體結構的覆蓋區(其在步驟C7中已在不同的2D橫截面影像切片中識別出)，並選擇性地改善了2D橫截面影像切片相對於彼此的橫向對準。為此目的，針對所有成對的相鄰2D橫截面影像切片，計算在一2D橫截面影像切片中的所有覆蓋區相對於在一相鄰2D橫截面影像切片中的相應覆蓋區的平均偏移。接著，將計算出的偏移應用於覆蓋區的相應中心座標。步驟C8的結果為一組列表，每一列表包含屬於感興趣的特定半導體結構(例如，HAR通道或柱)的校正中心位置和輪廓/邊界。
在示例中，在2D橫截面影像切片中以精確對準來考慮偏移，且對於在步驟C7中被標記為模糊的輪廓重複分配步驟C7。
在步驟C9(3D表面產生)中，對於每個通道，輪廓座標被提取為X-Y-和Z-座標，作為位於感興趣的特定半導體結構的表面上的表面點。表面點也可組合至原始形式，例如用於可視化或進一步分析的三角形網格或3D多邊形輪廓。因此，大量的表面或輪廓座標被簡化為由一組參數描述的預定基元或基元形式，其表示感興趣的半導體結構及其與理想形狀的預定典型偏差。基元可為傾斜或扭曲的圓柱體，其傾斜角和擺動由很少的參數來描述。
在步驟C10中，對感興趣的半導體結構進行定量特徵化。對於每個感興趣的半導體結構，提取或導出特徵化整個感興趣的半導體結構(例如，HAR結構或柱)的幾何形狀的一組參數。這類參數的示例是柱的平均半徑和橢圓率，以及參數對Z座標的相依性、柱軸的傾斜度和曲率、感興趣的相鄰半導體結構之間的接近度或最接近距離。可計算大量柱(例如，資料集中所有柱的統計特性) 的統計特性。這樣的特性的示例為一組柱的平均半徑及其標準偏差、柱的平均傾斜度、相鄰柱的平均接近度、或複數個柱上的參數的最大值和最小值。本技術領域中具有通常知識者可定義表示性能指標的複數個其他統計資訊，例如適合於監視專用製造程序步驟或適合於確定所製造的半導體裝置的代表性性能。步驟C10的結果也可與從同一晶圓或第二晶圓提取的其他樣本的其他檢查量測結果相關聯，或與從其製備樣本的晶圓上的位置相關聯。舉例來說，示例為柱的橫截面隨深度的變化、柱的傾斜(特別是在晶圓的邊緣處朝向晶圓的外圓周)、晶圓上傾斜角的變化。其他示例為柱的形狀，例如桶形的平均數量。結果，例如代表性基元也可與例如從半導體裝置的設計的CAD資料所獲得的參考基元進行比較。
在具體實施例的示例中，應用了基於機器學習(「ML」)的物體偵測器。代替如步驟C3中所描述的產生模板，在修改的步驟C3M中，使用在步驟C2中標識的已註記橫截面影像特徵來訓練機器學習演算法。接著，在修改的步驟C4M中應用機器學習算法，以自動偵測感興趣的半導體結構的橫截面影像特徵。
檢查方法也可進一步包含利用基於機器學習(ML)的局部分割的修改步驟C6M。在先前步驟中確定覆蓋區的座標之後，確定覆蓋區的邊界或輪廓，接著將覆蓋區分割並與背景分離。邊界或輪廓也可藉由使用基於ML的分割演算法來計算。
從上面的描述可清楚地看出，步驟C2和C3是準備步驟，且被執行以準備常規檢查任務。在例行檢查任務中，省略了步驟C2和C3，而是將在準備工作流程中所確定並例如儲存在資料庫中的一組預選模板用於步驟C4及以後的步驟。還應理解到，在常規檢查期間，步驟可以重疊。舉例來說，步驟C4可與步驟C1重疊，且可例如使用在步驟C1期間所獲得的第一2D橫截面影像開始進行藉由與模板相關聯來識別覆蓋區。某些程序步驟也可能以更改的順序來執行。舉例來說，可例如在精細對準的步驟C8之前，在一組代表性的感興趣的半導體結構上執行3D表面產生的步驟C9，且根據步驟C8的精細對準的執行可能受到代表性3D表面的分析結果的影響。精細對準的步驟C8也可能在步驟C5之後直接執行。
包含步驟C4至C10中的任何一個或包含修改後的步驟C4M或C6M的方法得益於更快的計算時間。在該方法中，在第一步驟中，3D體積影像的體積資料量減少到比第一數值少10000倍以上。第一數值包含感興趣的半導體結構的中心位置和輪廓座標的列表，例如在步驟C5至C7中獲得的。在步驟C9期間，將第一數值進一步減小為代表性基元形式(representative primitive form)的參數。由此，第一數值的數量進一步減小50倍為第二數值。該方法進一步受益於統計平均，包含在代表性基元的產生期間的步驟C9的統計平均。
上述示例在作為感興趣的半導體結構的HAR通道或柱的示例中進行了說明。其他感興趣的半導體結構可為邏輯探針中的通孔。通孔為包含各種IC元件的邏輯晶片的相鄰水平層之間的垂直接觸結構。可使用與3D記憶體探針中的HAR通道或柱相同的方式處理此類過孔。其他示例為邏輯晶片中的金屬線或連接。可使用與3D記憶體晶片中的記憶體通道相同的方式來處理一系列這種金屬線，其已知為(例如，從可得的設計資訊)彼此平行的。
根據本發明的方法可用於半導體裝置的製程開發或製造的製造程序特徵化、製造程序最佳化或/和製造程序監視。
上述具體實施例可完全或部分地彼此組合。同樣，本領域技術人員已知的方法、導出參數或統計值的修改在本發明的範疇內是可能的。儘管以順序S1至S5來解釋根據圖5的方法，但至少兩方法步驟的順序(例如方法步驟S2和S3的順序)是可交換。
1:交叉光束顯微鏡 2:橫截面 3:橫截面 4:橫截面 5:聚焦離子束 6:角度 7:電子束 8:掃描成像線 9:離子束 10:塊狀樣本 11:橫截面表面 18:橫截面影像 18.3、18.4:橫截面影像 20:橫截面影像 50:積體半導體 51:矽基板 52:頂表面 54.1-54.z:層 55:通孔 56:金屬結構 57:閘極 58:摻雜結構 59:接觸 60:柱 60.1、60.2:柱 62:柱段 63:細間隙 64:軌跡 66:外輪廓 68.1、68.2:柱群組 69:結構 70:角度 72.1-72.3:柱段 74.1、74.2:軌跡 75:相交平面 76.1、76.2:輪廓 78.1、78.2:橫截面 78.3、78.4:橫截面 79:群組 80:柱 82:輪廓 90.1、90.2:柱 92:輪廓 94:最小距離向量 96:理想柱位置 97:位移向量 101.1、101.2:橫截面 102.1、102.2:夾雜物 103.1、103.2:輪廓 104.1、104.2:夾雜物 105:柱 106:核心 107:層 108:層 109.1、109.2、109.3:行 110:隔離層 111:輪廓組 112:輪廓組 115:輪廓組 116:輪廓 117:輪廓 118:輪廓
參考以下附圖，將更加全面地理解本發明：
圖1a、1b為半導體裝置的示意圖；
圖2為NAND裝置的橫截面；
圖3為柱和柱的橫截面；
圖4為柱與理想形狀和形式的偏差；
圖5為根據本發明具體實施例的方法步驟；
圖6為交叉光束顯微鏡及切片和成像方法；
圖7為NAND結構的3D體積影像和相交影像；
圖8為影像處理和輪廓提取的結果；
圖9為兩個柱的輪廓組以及柱之間的距離；
圖10為在一相交平面中一組柱的位移向量；
圖11為通過z的三個柱(x座標)的軌跡；
圖12為通過z的三個柱的輪廓半徑；
圖13為通過z的三個柱的輪廓的偏心率；
圖14為通過z的一組柱的位移向量的統計分析；
圖15為柱的夾雜物或局部缺陷；
圖16a為一組柱的高解析度SEM影像；
圖16b、16c為柱的核心和層的輪廓；
圖17為通過柱的2D橫截面影像切片的簡化示意圖；
圖18顯示了包含自動化晶圓檢查的準備步驟的晶圓檢查方法。

Claims (7)

  1. 一種晶圓檢查方法，包含以下步驟：-      獲得一檢查體積的一3D體積影像； -      選擇代表感興趣的多個半導體特徵的多個橫截面的一組模板； -      藉由使該等模板與該3D體積影像的一組2D橫截面影像相關聯來確定在該檢查體積內的感興趣的多個半導體特徵的橫截面的多個中心位置； -      確定在該檢查體積內的感興趣的多個半導體特徵的多個輪廓； -      確定與感興趣的多個半導體特徵的該等輪廓匹配的至少一代表性基元形式的多個參數；以及 -      分析該等參數。
  2. 如請求項1所述之方法，其中該方法更包含將多個半導體特徵的該複數個橫截面的一子集分配給一感興趣的特定半導體特徵的步驟。
  3. 如請求項1所述之方法，更包含藉由利用一雙光束系統的一切片和影像方法來產生該3D體積影像。
  4. 如請求項1所述之方法，更包含從一晶圓提取一樣本件的步驟並保持該樣本件。
  5. 如請求項4所述之方法，其中該提取步驟在一雙光束裝置中執行。
  6. 如請求項5所述之方法，其中該提取步驟在包含一雷射裝置的一裝置中執行，且該提取步驟包含一雷射切割。
  7. 如請求項6所述之方法，其中分析該等參數的步驟包含以下各項中的至少一項：統計平均和統計偏差的計算、與一參考基元的比較、或與一晶圓座標的相關性。
TW110144332A 2019-10-31 2020-10-30 晶圓檢查方法 TWI820526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962928562P 2019-10-31 2019-10-31
US62/928,562 2019-10-31

Publications (2)

Publication Number Publication Date
TW202211294A true TW202211294A (zh) 2022-03-16
TWI820526B TWI820526B (zh) 2023-11-01

Family

ID=72644207

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110144332A TWI820526B (zh) 2019-10-31 2020-10-30 晶圓檢查方法
TW109137853A TWI767385B (zh) 2019-10-31 2020-10-30 半導體檢查裝置以及用以分析在一積體半導體裝置內的一組ｈａｒ結構的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109137853A TWI767385B (zh) 2019-10-31 2020-10-30 半導體檢查裝置以及用以分析在一積體半導體裝置內的一組ｈａｒ結構的方法

Country Status (5)

Country Link
US (1) US20220223445A1 (zh)
KR (1) KR20220074927A (zh)
CN (1) CN114599934A (zh)
TW (2) TWI820526B (zh)
WO (1) WO2021083581A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114689630A (zh) * 2020-12-30 2022-07-01 Fei 公司 用于对三维特征进行成像的方法和系统
US20220254060A1 (en) * 2021-02-09 2022-08-11 Fei Company 3d fiducial for precision 3d nand channel tilt/shift analysis
TWI812091B (zh) * 2021-04-21 2023-08-11 德商卡爾蔡司Ｓｍｔ有限公司 訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體
US20230115376A1 (en) * 2021-10-07 2023-04-13 Carl Zeiss Smt Gmbh Wafer-tilt determination for slice-and-image process
US20230196189A1 (en) * 2021-12-20 2023-06-22 Carl Zeiss Smt Gmbh Measurement method and apparatus for semiconductor features with increased throughput
WO2023117238A1 (en) * 2021-12-20 2023-06-29 Carl Zeiss Smt Gmbh Measurement method and apparatus for semiconductor features with increased throughput
WO2024088923A1 (en) * 2022-10-26 2024-05-02 Carl Zeiss Smt Gmbh Improved method and apparatus for segmentation of semiconductor inspection images
CN116995030B (zh) * 2023-09-27 2023-12-29 武汉华工激光工程有限责任公司 一种晶圆残片全自动切割方法及装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06190569A (ja) * 1992-12-25 1994-07-12 Ryoden Semiconductor Syst Eng Kk イオンビーム加工装置
WO1997002465A1 (en) * 1995-06-30 1997-01-23 Ultrapointe Corporation Method for characterizing defects on semiconductor wafers
JPH09259810A (ja) * 1996-03-22 1997-10-03 Sharp Corp 集束イオンビーム装置の被観察物解析方法
US5953388A (en) * 1997-08-18 1999-09-14 George Mason University Method and apparatus for processing data from a tomographic imaging system
US7248353B2 (en) * 2003-05-30 2007-07-24 Ebara Corporation Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples
JP4220358B2 (ja) * 2003-11-27 2009-02-04 株式会社日立ハイテクノロジーズ 半導体パターン計測方法
JP4413746B2 (ja) * 2004-10-28 2010-02-10 株式会社日立ハイテクノロジーズ 荷電粒子ビーム装置
DE102012202519A1 (de) * 2012-02-17 2013-08-22 Carl Zeiss Microscopy Gmbh Verfahren und Vorrichtungen zur Präparation mikroskopischer Proben mit Hilfe von gepulstem Licht
JP2014130077A (ja) * 2012-12-28 2014-07-10 Hitachi High-Technologies Corp パターン形状評価方法、半導体装置の製造方法及びパターン形状評価装置
WO2019089437A1 (en) * 2017-10-30 2019-05-09 W&wsens Devices Inc. Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) * 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
KR20160066028A (ko) * 2013-10-03 2016-06-09 오르보테크 엘티디. 검사, 시험, 디버그 및 표면 개질을 위한 전자빔 유도성 플라스마 프로브의 적용
EP2983193B1 (en) * 2014-08-05 2021-10-20 Aselta Nanographics Method for determining the parameters of an ic manufacturing process model
US10115040B2 (en) * 2016-09-14 2018-10-30 Kla-Tencor Corporation Convolutional neural network-based mode selection and defect classification for image fusion
US10887580B2 (en) * 2016-10-07 2021-01-05 Kla-Tencor Corporation Three-dimensional imaging for semiconductor wafer inspection
US11047806B2 (en) * 2016-11-30 2021-06-29 Kla-Tencor Corporation Defect discovery and recipe optimization for inspection of three-dimensional semiconductor structures
US10690602B2 (en) * 2017-02-17 2020-06-23 Kla-Tencor Corporation Methods and systems for measurement of thick films and high aspect ratio structures
WO2019050714A1 (en) * 2017-09-05 2019-03-14 Applied Materials, Inc. ASCENDING APPROACH FOR HIGH-FORM SHAPE FORMATION IN 3D MEMORY STRUCTURES
US10453646B2 (en) * 2017-09-06 2019-10-22 Fei Company Tomography-assisted TEM prep with requested intervention automation workflow
CN109064476B (zh) * 2018-07-24 2022-03-04 西安电子科技大学 一种基于水平集的ct胸片肺组织图像分割方法
CN109801271B (zh) * 2019-01-04 2021-11-23 上海联影医疗科技股份有限公司 钙化簇的定位方法、装置、计算机设备以及存储介质

Also Published As

Publication number Publication date
TWI767385B (zh) 2022-06-11
CN114599934A (zh) 2022-06-07
TW202133213A (zh) 2021-09-01
TWI820526B (zh) 2023-11-01
US20220223445A1 (en) 2022-07-14
WO2021083581A1 (en) 2021-05-06
KR20220074927A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
TWI767385B (zh) 半導體檢查裝置以及用以分析在一積體半導體裝置內的一組ｈａｒ結構的方法
US20220392793A1 (en) Methods of cross-section imaging of an inspection volume in a wafer
TWI776163B (zh) 得到積體半導體樣本之立體影像之方法、電腦程式產品、及半導體檢測裝置
US11231376B2 (en) Method for semiconductor wafer inspection and system thereof
CN114391178A (zh) 使用多扫描电子显微镜的晶片对准
US9318395B2 (en) Systems and methods for preparation of samples for sub-surface defect review
Neumann et al. 3D analysis of high-aspect ratio features in 3D-NAND
TWI812091B (zh) 訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體
WO2020100179A1 (ja) 画像形成方法及び画像形成システム
TWI822448B (zh) 確定積體半導體樣本中三維結構間的接觸區域尺寸的方法及其用途、電腦程式產品、以及半導體檢查裝置
TW202418221A (zh) 用於半導體檢查圖像分割的改進方法和裝置
WO2024088923A1 (en) Improved method and apparatus for segmentation of semiconductor inspection images